JP2003115195A - 耐障害性を有する磁気抵抗固体記憶装置 - Google Patents
耐障害性を有する磁気抵抗固体記憶装置Info
- Publication number
- JP2003115195A JP2003115195A JP2002216150A JP2002216150A JP2003115195A JP 2003115195 A JP2003115195 A JP 2003115195A JP 2002216150 A JP2002216150 A JP 2002216150A JP 2002216150 A JP2002216150 A JP 2002216150A JP 2003115195 A JP2003115195 A JP 2003115195A
- Authority
- JP
- Japan
- Prior art keywords
- ecc
- storage
- encoded data
- data block
- storage cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】 少なくとも幾つかの障害に対する耐性を有す
る磁気抵抗固体記憶装置を提供すること。 【解決手段】 記憶されている情報の誤り訂正符号化(E
CC)を実行する磁気抵抗固体記憶装置(MRAM)。製造時又
は使用時に、ECC符号化データの各論理ブロック及び／
又はそれに対応する一組の記憶セルが評価されて、継続
的な使用が適切であること、又は補修措置が必要である
か否かが判定される。第１の好適な方法では、ECC復号
化が試行されて、ECC符号化データブロックから情報が
回復不能であるか否かが判定される。第２の好適な方法
では、ECC復号化に先立ってパラメータ評価が行われ
る。
る磁気抵抗固体記憶装置を提供すること。 【解決手段】 記憶されている情報の誤り訂正符号化(E
CC)を実行する磁気抵抗固体記憶装置(MRAM)。製造時又
は使用時に、ECC符号化データの各論理ブロック及び／
又はそれに対応する一組の記憶セルが評価されて、継続
的な使用が適切であること、又は補修措置が必要である
か否かが判定される。第１の好適な方法では、ECC復号
化が試行されて、ECC符号化データブロックから情報が
回復不能であるか否かが判定される。第２の好適な方法
では、ECC復号化に先立ってパラメータ評価が行われ
る。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に磁気抵抗固
体記憶装置及び磁気抵抗固体記憶装置を制御する方法に
関し、特に誤り訂正符号化を採用した磁気抵抗固体記憶
装置に関する（但しこれに限定されるものではない）。 【０００２】 【従来の技術】一般的な固体記憶装置は、データを記憶
するための複数の記憶セルの１つ又は２つ以上のアレイ
を備えている。既存の半導体技術は、ダイナミックラン
ダムアクセスメモリ（DRAM）等の比較的短期のデータ記
憶に適した揮発性固体記憶装置、又はスタティックラン
ダムアクセスメモリ（SRAM）若しくは不揮発性フラッシ
ュ及びEEPROM装置等の比較的長期のデータ記憶のための
装置を提供する。しかしながら、他の多くの技術が既知
であり又は開発されている。 【０００３】最近、新たなタイプの不揮発性固体記憶装
置として、磁気抵抗記憶装置が開発された（例えば、ヒ
ューレット・パッカード・カンパニーの欧州特許出願公
開第EP-A-0918334号を参照）。また磁気抵抗固体記憶装
置は、磁気ランダムアクセスメモリ（MRAM）装置として
も既知である。MRAM装置は、電力消費が比較的低く、特
にデータ書込動作時に比較的アクセス時間が高速であ
る。そのため、MRAM装置は、短期と長期との両方の記憶
用途に理想的に適したものとなっている。 【０００４】 【発明が解決しようとする課題】MRAM装置は、記憶デー
タの許容不能な損失をもたらす可能性のある物理的障害
を受け易いという点で問題を生じさせるものである。MR
AM装置に対する現時点で利用可能な製造技術は制限を受
け易いものであり、その結果として、商業上許容可能な
MRAM装置の製造歩留りが比較的低くなる。より優れた製
造技術が開発中であるが、これらは製造の複雑性及びコ
ストを増大させる傾向がある。このため、装置歩留りを
向上させる一方でより低コストの製造技術を適用するこ
とが望まれる。更に、シリコン等の基板上に形成される
セル密度を増大させることも望まれるが、密度が増大す
ると、製造公差の制御がますます困難となり、この場合
も障害発生率が高くなり、装置の歩留りが低下すること
になる。MRAM装置は開発の比較的初期段階にあるため、
現行の製造技術の制限を許容する一方で、商業的に許容
され得る装置の大量生産を可能にすることが望まれる。 【０００５】 【課題を解決するための手段】本発明の目的は、少なく
とも幾つかの障害に対する耐性を有する磁気抵抗固体記
憶装置を提供することである。他の目的は、少なくとも
幾つかの障害に対する耐性を有するよう磁気抵抗固体記
憶装置を制御する方法を提供することである。 【０００６】好ましい目的は、系統的（systematic）障
害と偶発的（random）障害との両方を許容する磁気抵抗
固体記憶装置と、かかる装置を制御する方法とを提供す
ることにある。他の好ましい目的は、記憶データの如何
なる損失も伴うことなく少なくとも幾つかの障害を許容
することを可能にし、好ましくは実施が効率的であり、
好ましくはより低コストの製造技術を採用することを可
能にし、好ましくは装置の歩留りを高めることを可能に
する、磁気抵抗固体記憶装置並びにかかる装置を制御す
る方法を提供することにある。 【０００７】本発明の第１の態様によれば、ECC符号化
データブロックを記憶するための複数の記憶セルを有す
る磁気抵抗固体記憶装置を制御する方法が提供され、該
方法は、複数の一組の記憶セルにアクセスし、該アクセ
スした記憶セルに記憶されているECC符号化データブロ
ックから情報が回復不能であるか否かを判定する、とい
う各ステップを含む。 【０００８】第１の好ましい実施形態では、記憶されて
いるECC符号化データブロックから情報が回復不能であ
るか否かの判定は、ECC復号化の実行を試行することに
より行われる。ECC復号化が、ECC符号化データブロック
から情報を回復させることに成功した場合には、当該一
組の記憶セルを以降の読出し及び書込みアクセスサイク
ルで継続して使用することができる。一方、ECC復号化
が、ECC符号化データブロックから情報を回復し損なっ
た場合には、好ましくは当該一組の記憶セルに関して補
修措置がとられる。例えば、該補修措置は、該一組の記
憶セルを以降の読出し及び書込みサイクルで使用不能と
なるよう破棄することを含む。 【０００９】随意選択的に、本方法は、ECC符号化デー
タブロックにおける障害のあるシンボル(failed symbol
／以下「障害シンボル」と称す)をECC復号化ステップか
らの出力として識別し、該識別した障害シンボルの数を
しきい値と比較する、という各ステップを含む。該しき
い値は、ECC符号化データブロックをECC復号化すること
により訂正することができる障害シンボルの最大数の50
〜95％といった安全限界（safety margin）を適当に表
すものである。該安全限界は、ECC符号化データブロッ
クにおいて比較的高い割合の障害シンボルが識別された
が、それ以降も当該一組の記憶セルを使用し続けること
が妥当である、という状況を表すものである。以降の読
出し動作で更なる系統的又は偶発的障害に遭遇し得る場
合であっても障害シンボルの数は依然としてECC符号化
データブロックのECC復号化により訂正可能なものとな
ることを予期するのが妥当である。 【００１０】本発明の第２の好ましい実施形態では、ア
クセスされた一組の記憶セルは、ECC符号化データブロ
ックのECC復号化を試行する前にパラメータ値に基づい
て評価される。好ましくは、本方法は、アクセスされた
一組の記憶セルに記憶されているECC符号化データブロ
ックからオリジナル情報が回復不能であることが予期さ
れるか否かを判定することを含む。特に、ECC復号化を
正しく実行し損なう確率が許容不能なほどに高いことに
起因してオリジナル情報が回復不能になると予期される
か否かが判定される。オリジナル情報が回復不能である
と予期されない場合には、当該一組の記憶セルの使用を
続行することが可能である。好ましくは、第１及び第２
の実施形態を結合することにより、当該一組の記憶セル
の使用を続行すること又は補修措置を取ることの判定
を、第２の実施形態の場合のようなパラメータベースの
検査を実行した後、若しくは第１の実施形態の場合のよ
うなECC復号化を実行した後に行うこと、又は該判定を
それぞれの段階で行うことが可能である。 【００１１】好ましくは、第２の実施形態では、本方法
は、一組の記憶セルにアクセスすることから、物理的障
害により影響を受けたECC符号化データブロックにおけ
る障害シンボルを判定することを含む。ECC符号化デー
タブロックを誤り訂正復号化することにより訂正するこ
とができるシンボルよりも多くの障害シンボルがECC符
号化データブロックに存在するか否かを判定するのが適
当である。これにより、物理的障害に起因してECC符号
化データブロックのECC復号化がオリジナル情報の回復
に失敗し得る状況が確認される。換言すれば、ECC符号
化データブロックの復号化によってオリジナル情報が正
しく回復されないことになる許容できない可能性が存在
する。 【００１２】好ましくは、一組の記憶セルにアクセスす
ることは、パラメータ値を取得することを含み、該パラ
メータ値が１つ又は２つ以上の範囲と比較される。アク
セスされた一組の記憶セルの大部分について論理ビット
値が導出されるが、該記憶セルの幾つかが物理的障害に
よる影響を受けているものと識別することができるのが
適当である。識別された障害セルに基づいて障害計数が
確定される。障害数（failure count)は、単純に障害セ
ルの数を表すことが可能であるが、好ましくは、識別さ
れた障害セルによる影響を受けるECC符号化データブロ
ックの障害シンボルに基づくものであるのが適当であ
る。好ましくは、障害数はしきい値と比較される。第１
の随意選択事項として、該しきい値は、ECC符号化デー
タブロックをECC復号化することにより訂正することが
できる障害シンボルの総数を表すものとすることが可能
である。第２の随意選択事項として、該しきい値は、EC
C復号化により訂正可能な障害シンボルの合計数よりも
少ない安全限界（総数の約50〜95％等）を表すものとす
ることが可能である。この場合には、該しきい値は、取
得されたパラメータ値からMRAM装置における幾つかのタ
イプの物理的障害のみを容易に識別することができると
いう点で特に有用なものであり、該しきい値は、障害の
識別された数が与えられた場合に、まだ識別されていな
い更なる数の障害がECC符号化データブロックに影響を
与えることを可能にしつつECC復号化を実行することが
依然として妥当となるように、設定される。 【００１３】好都合には、512バイトといった１セクタ
を単位としてMRAM装置に記憶させるためにオリジナル情
報が受信される。該オリジナル情報セクタは、１つ又は
２つ以上のECC符号化データブロックを形成するよう誤
り訂正符号化される。好ましい実施形態では、リード・
ソロモン符号といった線形ECC方式が採用される。好都
合には、各オリジナル情報セクタは、４つのコードワー
ドを含む１セクタのECC符号化データを形成するよう符
号化される。各コードワードは、上述したECC符号化デ
ータブロックを形成するのが適当である。 【００１４】本発明の第２の態様によれば、磁気抵抗固
体記憶装置を制御する方法が提供され、該方法は、記憶
されることが望まれるオリジナル情報を受信し、該オリ
ジナル情報を誤り訂正符号化してECC符号化データブロ
ックを形成し、該ECC符号化データブロックを少なくと
も１つのアレイに配列された一組の磁気抵抗記憶セルに
格納し、該一組の記憶セルにアクセスし、該アクセスし
た一組の記憶セルからのECC符号化データブロックの論
理シンボル値を形成し、該ECC符号化データブロックを
誤り訂正復号化して回復情報を提供し、該復号化ステッ
プが回復情報を提供した場合には該回復情報を出力して
該一組の記憶セルの使用を継続し、また該復号化ステッ
プが回復情報を提供しなかった場合には該一組の記憶セ
ルに対して補修措置をとる、という各ステップを含むも
のである。 【００１５】好ましくは、本方法は、ECC復号化から、E
CC符号化データブロックにおける０又は１つ以上の障害
シンボルを識別し、該識別した障害シンボルの数をしき
い値と比較し、前記ECC復号化によりオリジナル情報が
回復しなかった場合すなわち前記識別された障害シンボ
ルの数が前記しきい値よりも大きい場合に前記アクセス
した前記一組の記憶セルに対して補修措置をとる、とい
う各ステップを含む。 【００１６】本発明の第３の態様によれば、磁気抵抗固
体記憶装置を制御する方法が提供され、該方法は、記憶
されることが望まれるオリジナル情報を受信し、該オリ
ジナル情報を誤り訂正符号化してECC符号化データブロ
ックを形成し、該ECC符号化データブロックを少なくと
も１つのアレイに配列された一組の磁気抵抗記憶セルに
格納し、該一組の記憶セルにアクセスし、該一組の記憶
セルにアクセスすることにより取得したパラメータ値を
１つ又は２つ以上の範囲と比較し、前記アクセスした一
組の記憶セルのうちの障害セルを識別し、該識別した障
害セルに基づいて障害数を形成し、該障害数をしきい値
と比較し、前記アクセスした一組の記憶セルに記憶され
ているECC符号化データブロックからオリジナル情報が
回復不能であると予期されるか否かを判定する、という
各ステップを含むものである。 【００１７】本発明の第４の態様によれば、磁気抵抗固
体記憶装置が提供され、該装置は、複数の磁気抵抗記憶
セルの少なくとも１つのアレイと、１つの単位のオリジ
ナル情報からECC符号化データブロックを形成するECC符
号化ユニットと、該ECC符号化データブロックを一組の
記憶セルに格納し、該一組の記憶セルにアクセスし、及
び該アクセスした一組の記憶セルに記憶されているECC
符号化データブロックからオリジナル情報が回復不能で
あるか否かを判定するよう構成されたコントローラとを
含むものである。 【００１８】ここで、本発明を一層良好に理解するため
に、及びその実施形態を如何に実施することが可能であ
るかを示すために、例示を目的として図面を参照する。 【００１９】 【発明の実施の形態】本発明の完全な理解を助けるため
に、まず、MRAM装置において見出される障害メカニズム
の説明を含めて、図１を参照して実施例としてのMRAM装
置について説明する。次いで、図２ないし図６を参照し
て、かかるMRAM装置を制御する好ましい方法について説
明する。 【００２０】図１は、複数の記憶セル16のアレイ10を含
む磁気抵抗固体記憶装置1を簡略化して示したものであ
る。該アレイ10は、数ある他の制御要素のなかでもECC
符号化及び復号化ユニット22を有するコントローラ20に
結合される。コントローラ20及びアレイ10は、単一の基
板上に形成することが可能であり、又は別々に構成する
ことも可能である。 【００２１】一好適実施形態では、アレイ10は、1024×
1024の記憶セルの配列(order)から構成され、そのほん
の一部を図示する。各セル16は、制御ライン12,14の交
差部に形成される。この実施例では、制御ライン12が行
を構成し、制御ライン14が列を構成している。１つの行
12と１つ又は２つ以上の列14とを選択して、必要とされ
る１つ又は複数の記憶セル16にアクセスする（アレイ10
の向きによっては、逆に１つの列と複数の行とを選択す
ることになる）。行及び列のラインは、複数の読み出し
／書き込み制御回路を含む制御回路18に結合されるのが
適当である。実装方法に応じて、１列につき１つの読み
出し／書き込み制御回路が提供され、又は複数の列の間
で複数の読み出し／書き込み制御回路が多重化され又は
共有される。この例では、制御ライン12,14は一般に直
交するが、他の一層複雑な格子構造とすることも可能で
ある。 【００２２】現時点での好適なMRAMデバイスの読み出し
動作では、制御回路18により、アレイ10内で、単一行の
ライン12と複数列のライン14（図１に太線で示す）とが
アクティブにされて、これによりアクティブにされたセ
ルから一組のデータが読み出される。この動作はスライ
スと呼ばれるものである。この例では、１行の長さl
は、1024個の記憶セルに相当し、アクセスされる記憶セ
ル16は、最小読出距離ｍ（例えばセル64個分）だけ隔置
され、読み出し処理時におけるセル間の干渉を最小限に
するようになっている。このため、各スライスは、アク
セスされたアレイから最大でｌ／ｍ＝1024／64＝16ビッ
トを提供するものとなる。 【００２３】所望の記憶容量のMRAMデバイスを提供する
ために、好適には、マクロアレイが形成されるように、
別個にアドレス指定可能な複数のアレイ10を配列する。
小さな複数のアレイ10（典型的には４つ）を層状に重ね
てスタックを形成し、複数の該スタックを16×16といっ
たレイアウトで共に配列するのが好都合である。好適に
は、各マクロアレイは、16×18×4又は16×20×4（幅×
高さ×スタック層数）なるレイアウトを有するものとな
る。随意選択的に、MRAMデバイスは、２つ以上のマクロ
アレイを含むことが可能である。現時点での好適なMRAM
デバイスでは、一度にアクセスできるのは、各スタック
における４つのアレイのうちの１つのみである。このた
め、１つのマクロアレイからの１つのスライスは、複数
のアレイ10のサブセットの１つの行からの一組のセルを
読み出すものとなる。該サブセットは好適には各スタッ
ク内の１つのアレイとなる。 【００２４】各記憶セル16は、適当な数値（好適には２
進値（すなわち０又は１））を表す１ビットデータを記
憶する。各記憶セルは、２つの薄膜を含み、該薄膜は、
平行及び逆平行として知られる２つの安定した磁化方向
の何れかを呈するものであることが適当である。該磁化
方向は、記憶セルの抵抗値に影響を及ぼす。記憶セル16
が逆平行状態にある場合には抵抗値が最大になり、記憶
セル16が平行状態にある場合には抵抗値が最小になる。
該逆平行状態が論理状態０を定義し、平行状態が論理状
態１を定義する（又はその逆である）ことが適当であ
る。更なる背景情報として、EP-A- 0 918 334(Hewlett
−Packard）に、本発明の好適な実施形態での使用に適
した磁気抵抗固体記憶装置の一例が開示されている。 【００２５】一般に信頼性は高いものの、記憶セル16に
データを高信頼性をもって格納するための該記憶装置の
能力に影響を与える障害が発生し得ることが分かった。
MRAMデバイス内の物理的な障害は、製造上の欠陥、内部
的な作用（読み出し処理におけるノイズ等）、環境によ
る作用（温度や周囲の電磁気ノイズ等）、又は使用して
いる装置の老朽化を含む様々な原因によって発生する。
一般に、障害は、系統的な(systematic)障害と偶発的な
(random)障害とに分類できる。系統的な障害は、特定の
記憶セル又は特定の記憶セルのグループに一貫して影響
を及ぼす。偶発的な障害は一過性のものであり、一貫し
て繰り返されるものではない。一般に、系統的な障害
は、製造上の欠陥や老朽化によって発生し、偶発的な障
害は、内部的な作用や外的な環境の作用によって発生す
る。 【００２６】障害は、きわめて望ましくないものであ
り、記憶装置内の少なくとも幾つかの記憶セルの書き込
みや読み出しの信頼性が失われることを意味する。障害
によって影響を受けるセルは、読み出し不能となる（こ
の場合には該セルから論理値を読み出すことができなく
なる）おそれがあり、又は該セルが信頼できないものと
なる（この場合には該セルから読み出した論理値が必ず
しも該セルに書き込まれた値と同じになるとは限らない
（例えば「１」が書き込まれていても「０」が読み出さ
れる））おそれがある。記憶装置の記憶容量及び信頼性
に大きく影響を与えて、最悪の場合には記憶装置全体が
使用不能になる。 【００２７】障害のメカニズムは様々な形をとるもので
あり、以下の例は、それらのうち分かっているものであ
る。 １．短絡ビット(shorted bits) 記憶セルの抵抗値が期待値を大きく下回る場所である。
短絡ビットは、同じ行及び同じ列に位置する全ての記憶
セルに影響を与える傾向を有するものである。 ２．開放ビット(open bits) 記憶セルの抵抗が期待値を大きく上回る場所である。開
放ビット障害は、同じ行又は同じ列もしくはその両方に
位置する全ての記憶セルに影響を与え得るものである
が、常に影響を与えるとは限らない。 ３．半選択ビット(half-select bits) 特定の行又は列の記憶セルへの書き込みによって同じ行
又は列に位置する別の記憶セルの状態を変化させる場所
である。それ故、半選択を被りやすいセルは、同じ行又
は列に位置する記憶セルへの書き込みアクセスに応じて
状態が変化する可能性があり、その結果として格納され
たデータが信頼できないものとなる。 ４．単一障害ビット 特定の記憶セルに障害が発生するが（例えば常に「０」
に固定される）、他の記憶セルに影響を与えることも、
他の記憶セルの動作から影響を受けることもない場所で
ある。 【００２８】これら４つの例の障害のメカニズムは、特
定の（１つ又は複数の）記憶セルに一貫して影響を及ぼ
すという点で、系統的なものである。障害のメカニズム
が１つのセルにしか影響を与えない場合には、これは孤
立障害(isolated failure)と呼ぶことができる。障害の
メカニズムが１グループのセルに影響を与える場合に
は、これはグループ障害と呼ぶことができる。 【００２９】MRAMデバイスの記憶セルを使用して任意の
適当な論理レイアウトに従いデータを格納することが可
能であるが、データは、基本的なデータ単位（例えばバ
イト）へと編成され、次いで一層大きな論理データ単位
（例えばセクタ）へとグループ化されるのが好ましい。
物理的な障害、特に多数のセルに影響を与えるグループ
障害は、多くのバイト、おそらくは多くのセクタに影響
を与え得るものである。物理的な障害による影響を受け
るバイトといった論理単位に関する情報を保持すること
は、そのために必要となるデータ量の多さ故、効率的で
ないことが分かっている。すなわち、少なくとも１つの
物理的な障害に起因して使用不能となるかかる論理単位
の全てのリストを生成しようとする際に生成される管理
データの量は、大きすぎて効率的に処理できないものと
なる傾向にある。更に、装置上でデータが如何に編成さ
れるかに依存して、１つの物理的な障害が多数の論理デ
ータ単位に潜在的に影響を与え、かかる影響を受けた全
てのバイトやセクタ又はその他の単位が装置の記憶容量
を大幅に低減させることになるおそれがある。例えば、
たった１つの記憶セルにおける短絡ビット障害といった
グループ障害は、同じ行又は列に位置する他の多くの記
憶セルに影響を与えるものとなる。このため、単一の短
絡ビット障害は、同一行に位置する他の1023個のセル
と、同一列に位置する他の1023個のセル、すなわち合計
2027個のセルに影響を与えるものとなり得る。かかる影
響を受ける2027個のセルは、多くのバイトの一部を形成
し、また多くのセクタの一部を形成している可能性があ
り、かかる場合には、該バイト及びセクタが単一のグル
ープ障害によって使用不能になることになる。 【００３０】製造上の障害を削減し、装置の寿命を延ば
すために、製造プロセス及びデバイス構成において幾つ
かの改良がなされたが、かかる改良は通常は、製造コス
ト及び複雑性の増大並びに装置の歩留まりの低下を伴う
ものとなる。このため、障害に応じて将来的なデータ損
失を防止する技術が開発されている最中である。１つの
例示的な技術が「スペアリング(sparing)」の使用であ
る。障害を含むものと識別された行は、冗長にされ（す
なわちスペアが確保され(spared)）、未使用の一組の追
加のスペア行のうちの１つに置換され、これと同様のこ
とが列に対しても行われる。しかし、物理的な置換（す
なわち、障害の発生した行又は列からの接続を代替的に
スペア行又は列に達するよう取り回すこと）が必要とな
り、又は論理アドレスを物理的な行及び列ラインへとマ
ッピングするために追加の制御オーバヘッドが必要とな
る。また、限られたスペアリング容量しか提供すること
ができない。これは、スペア行及び列を含めるよう装置
を拡大することにより、基板の一定面積当たりの装置密
度が低下し、また製造の複雑性が増大するからである。
したがって、障害が比較的よく発生する場合には、スペ
アリングは、考え得るデータ損失がもたらされることに
対処することができない。また、スペアリングは、偶発
的な障害を扱うのに有用なものではなく、スペアリング
容量の配分を決定するために更なる管理上のオーバヘッ
ドを伴うものとなる。 【００３１】本発明の好ましい実施形態は、耐エラー性
を有する(error tolerant)磁気抵抗固体記憶装置を提供
するために、好ましくは偶発的障害と系統的障害との両
方をに対する耐性を有すると共にそれら障害から回復す
るために、誤り訂正符号化を採用する。典型的には、誤
り訂正符号化は、記憶することが望まれるオリジナル情
報を受信すること、及び誤りを識別して理想的に訂正す
ることを可能にする符号化データを形成することを含
む。該符号化データは固体記憶装置に記憶される。読み
出し時に、該符号化された記憶データを誤り訂正復号化
することにより、オリジナル情報が回復される。広範な
誤り訂正符号化（ECC）方式が利用可能であり、それら
を単独で又は組み合せて採用することが可能である。適
当なECC方式は、単一ビットシンボルを用いる方式（例
えばBCH）とマルチビットシンボルを用いる方式（例え
ばリード・ソロモン）との両方を含むものとなる。 【００３２】誤り訂正符号化に関する一般的な背景情報
として、W.W.Peterson及びE.J.Weldon,Jrによる「Error
-Correcting Codes」（第2版、第12刷、1994、MIT Pres
s、Cambridge MA）を引用する。 【００３３】本発明の好ましい実施形態で使用されるリ
ード・ソロモン符号に関する一層詳細な文献は、S.B.Wi
cker及びV.K.Bhargava編の「Reed-Solomon Codes and t
heirApplications」（IEEE Press、New York、1994）であ
る。 【００３４】図２は、本発明の好適な実施形態で使用す
る論理データ構造の一例を示している。オリジナル情報
200は、512バイトからなる１セクタといった、所定の単
位で受信される。誤り訂正符号化が実行されて、符号化
データブロック202（この場合には符号化セクタ）が生
成される。該符号化セクタ202は、複数のシンボル206を
含み、該シンボル206は、シングルビット（例えばシン
グルビットシンボルを用いるBCH符号）とすること又は
マルチビット（例えばマルチビットシンボルを用いるリ
ード・ソロモン符号）から構成することが可能である。
好適なリードソロモン符号化方式では、各シンボル206
が８ビットで構成されるのが好都合であ。図２に示すよ
うに、符号化セクタ202は４つのコードワード204で構成
され、各コードワードは144〜160個のシンボルの配列で
構成される。各シンボルに対応する８ビットが８つの記
憶セル16に格納されるのが好都合である。これらの８つ
の記憶セルの何れかに影響を与える物理的な障害は、１
つ又は２つ以上のビットを信頼できない（すなわち誤っ
た値が読み出される）もの又は読み出せない（すなわち
値を取得できない）ものにし、欠陥のあるシンボルが提
供されることになる。 【００３５】符号化データ202の誤り訂正復号化は、障
害シンボル206を識別して訂正することを可能にする。
好適なリードソロモン方式は、線形誤り訂正符号の一例
であり、該符号の能力(power)に応じて最大で所定の最
大数の障害シンボル206の全てを数学的に識別して訂正
する。例えば、128バイトのオリジナル情報に対応する1
60個の８ビットシンボルと33シンボルの最小距離とを有
する[160,128,33]リードソロモン符号は、最大で16個の
障害シンボルを探し出して訂正することができる。採用
するECC方式は、実質的に全ての場合に符号化データ202
からオリジナル情報200を回復させるのに十分な能力を
有するものが選択される。ごくまれに、非常に多くの障
害による影響を受けているためオリジナル情報200を回
復させることができない符号化データブロック202に遭
遇することがある。また更に極めてまれではあるが、障
害に起因して訂正誤りが生じ、符号化データ202から回
復された情報がオリジナル情報200と等しくならない場
合がある。回復された情報がオリジナル情報と一致しな
い場合であっても、訂正誤りは、容易には判定されず、
オリジナル情報が回復不能であることを意味するものと
なる。 【００３６】現行のMRAMデバイスでは、グループ障害
は、同じ行又は列に位置する多数の記憶セルに影響を与
える傾向を有するものとなる。これは、従来の記憶装置
とは異なる環境を提供するものとなる。本発明の好適な
実施形態は、マルチビットシンボルを用いるECC方式を
採用する。製造プロセス及び装置設計が時間の経過と共
に変更される場合には、ビット・ベースの誤りを予測し
て記憶場所を編成し、次いでシングルビットシンボルを
使用するECC方式を適用するのが一層適当となる場合が
あり、以下の実施形態のうちの少なくとも幾つかはシン
グルビットシンボルを適用することが可能なものであ
る。 【００３７】図３は、図１のMRAM装置1を制御する好ま
しい方法の概要を単純化して示したフローチャートであ
る。 【００３８】ステップ301は、MRAM装置の複数の記憶セ
ル16にアクセスすることを含む。好ましくは、複数の記
憶セルは、コードワード204又は符号化セクタ202等の符
号化データブロックに対応する。行及び列制御ライン1
2,14を使用して複数のセル16にアクセスすることによ
り、複数の読み出し動作が実行される。該読み出し動作
は、シンボル206を形成するために使用される論理ビッ
ト値を提供し、次いで該シンボルが、コードワード204
等の完全な論理データブロックに組み込まれる。この実
施例では、４つのコードワード204が共に完全な符号化
セクタ202を形成し、該符号化セクタ202からオリジナル
情報セクタ200を回復させることができる。 【００３９】ステップ302は、オリジナル情報が符号化
データブロックから回復不能であるか否かを判定するこ
とを含む。すなわち、ステップ302は、符号化データブ
ロックの復号化により回復情報を生成することが不能で
あると予期されるか否かを判定すること、又は符号化デ
ータブロックの復号化を試行することにより回復情報が
生成されないか否かを判定することを含む。該判定ステ
ップは、論理的な評価技術として符号化データブロック
をECC復号化することによって実行することが可能であ
り、又は物理的な評価技術を使用して実行することが可
能であり、好適には、後に詳述するように論理的技術と
物理的技術との両方の組み合わせを採用する。 【００４０】ステップ302が、ECC復号化によって回復情
報が生成されなかったと判定し、又は回復情報を生成す
ることが予期されないと判定した場合には、ステップ30
4で補修措置がとられる。それ以外の場合には、ステッ
プ303でセルの使用が続行される。 【００４１】ステップ304の補修措置は、記憶セル16に
おけるその後の機能を管理するのに適したあらゆる形態
のものとすることが可能である。一例として、何らかの
偶発的な誤りを回避すると共に今度はECC復号化により
オリジナルデータを回復することができる符号化データ
に関するシンボル値が取得されることを期待して、ステ
ップ301のアクセスを直ちに繰り返すことが可能であ
る。第２の例として、将来的に考え得るデータ損失を回
避するために、障害コードワード204又は完全な符号化
セクタ202に対応する一組の記憶セル16を識別し破棄す
ることが可能である。現時点での好ましい実施形態で
は、符号化セクタ202に対応する組をなす記憶セルを使
用し又は破棄するのが最も好都合であるが、必要に応じ
て一層大きい又は小さい細分性(granularity)を適用す
ることが可能である。 【００４２】図４は、コードワード204又は符号化セク
タ202等の符号化データブロックに対応するアクセスさ
れた一組の記憶セル16の論理的評価を使用してMRAM装置
を制御する一層詳細な好ましい方法を示している。 【００４３】ステップ401は、上記ステップ301と等価
な、一組の記憶セル16にアクセスするステップを含む。 【００４４】ステップ402は、該ステップ401で記憶セル
にアクセスすることにより取得された符号化データブロ
ックのECC復号化を実行するステップを含む。 【００４５】ステップ403は、データブロックから回復
情報が生成されなかったという意味でステップ402のECC
復号化が成功しなかったか否かを判定するステップを含
む。ECC復号化が成功しなかった場合には、アクセスさ
れた記憶セル16からオリジナルデータ200を回復させる
ことは不可能であり、ステップ304の場合のような補修
措置をとることが可能である。 【００４６】随意選択的に、本方法は、ステップ402のE
CC復号化により識別される障害シンボルの数を求め、及
び識別された障害の数をしきい値と比較するステップ40
4を含むことが可能である。アクセスされた組をなす記
憶セルの何れかにおける物理的な障害は、障害シンボル
を生じさせるものとなり得る。該比較のために選択され
るしきい値は、好ましくは、ステップ402のECC復号化を
実行することにより訂正することができる最大障害数の
約50〜95％の範囲である。ステップ404におけるしきい
値は、この特定のデータブロックで複数の障害が識別さ
れたが、選択された一組の記憶セルが次回にアクセスさ
れる際に依然としてECC復号化を正しく実行することが
できると期待して該一組の記憶セルを使用し続けること
が依然として妥当であることに基づいて選択される。ス
テップ404におけるしきい値は、次のアクセスで更なる
障害（単数又は複数）が発生することを可能にすると共
に正しいECC復号化が実行されるのを依然として可能に
する安全限界（safety margin）を提供するものであ
る。 【００４７】ほぼ全ての実際的な場合において、採用さ
れるECC方式は、オリジナル情報セクタ200と等価な回復
情報を提供するのに十分強力なものである。オリジナル
情報200は、ステップ405でMRAM装置から出力される。 【００４８】図４の方法は、MRAM装置の使用中に好都合
に採用される。図４の方法は、装置が可変のユーザデー
タを記憶する場合に適当に適用され、これにより装置に
おけるデータ記憶の動的な管理が可能となる。例えば、
系統的誤りの数が装置の使用年数と共に増大することに
なり得る。セクタ202といった少数組の記憶セルは、信
頼できないものとなり、補修措置の際に現行の使用から
除去されなければならない。しかし、殆どのセクタは、
適当なECC方式を採用することにより、信頼性をもって
使用し続けられることが予期される。 【００４９】追加的又は代替的に、図４の方法は、MRAM
装置が、最初に製造されるとき、最初に設置されると
き、電源が投入されるとき、又は後に定期検査等の都合
のよいときに、好都合に適用される。検査データのサン
プルがセクタ等のブロックに適用され、図４の検査方法
が実行されて、該セクタの後の使用のための適合性が確
立される。 【００５０】図５は、MRAM装置1を制御する第２の好ま
しい方法を示している。図３及び図４の場合のように、
本方法は、コードワード204又は符号化セクタ202等の論
理データブロックと共に使用することを意図したもので
ある。 【００５１】ステップ501において、データブロックに
対応する一組の記憶セルが（好ましくは一組の読出し動
作で）アクセスされる。 【００５２】ステップ502は、ステップ401のアクセスか
ら、該アクセスされた一組の記憶セルに関する複数のパ
ラメータ値を取得することを含む。行及び列制御ライン
12,14に沿って読出電圧が印加されて、選択された記憶
セル16（２つの磁気薄膜の平行又は逆平行の状態により
確定される抵抗値を有するもの）にセンス電流が流れる
のが適当である。特定のセルの抵抗値は、スピントンネ
ル効果(spin tunneling)として知られる現象に従って決
定され、該セルは、磁気トンネル接合記憶セル(magneti
c tunnel junction storage cell)と呼ばれることが多
い。記憶セルの状態は、（抵抗値に比例する）センス電
流、又は既知の静電容量を放電するための応答時間とい
った関連するパラメータを測定することにより判定され
る。 【００５３】ステップ503は、取得されたパラメータ値
を１つ又は２つ以上の予測される範囲と比較することを
含む。該ステップ503の比較は、ほぼ全ての場合に、各
セル毎に論理値（例えば１又は０）を確立することを可
能にする。しかし、該比較はまた、好都合にも少なくと
も幾つかの形態の物理的な障害を識別することを可能に
する。例えば、短絡ビット障害は、特定の行及び特定の
列の全てのセルを非常に低い抵抗値へと導くものである
ことが分かった。また、開放ビット障害は、特定の行及
び列の全てのセルを非常に高い抵抗値にし得るものであ
る。取得されたパラメータ値を予測される範囲と比較す
ることにより、短絡ビット及び開放ビット障害といった
障害による影響を受けるセルを高い確度で識別すること
ができる。 【００５４】図６は、特定のセルが特定のパラメータ値
（この場合には抵抗値（r））を有することになる確率
（p）（左側曲線は論理「０」、右側曲線は論理「１」
に対応するもの）を例示するグラフである。任意の尺度
として、確率には０〜１の値が与えられ、抵抗値は０〜
100％の値でプロットされている。抵抗値の尺度は、５
つの範囲に分割されている。範囲601では、抵抗値は非
常に低く、予測される範囲は妥当な確度で短絡ビット障
害を表している。範囲602は、予期される境界内の低い
抵抗値を表しており、この実施例では、論理「0」と等
価であると判定される。範囲603は、如何なる確度でも
論理値を確定することができない中間の抵抗値を表して
いる。範囲604は、論理「1」を表す高い抵抗範囲であ
る。範囲605は、開放ビット障害を高い確度で予測する
ことができる非常に高い抵抗値である。図６に示す各範
囲は、純粋に例示を目的としたものであり、MRAM装置1
の物理的な構成、記憶セルがアクセスされる態様、及び
取得されるパラメータ値に応じて、他の多くの場合が考
え得る。１つ又は２つ以上の範囲は、例えば温度といっ
た環境的な要因や、１つ又は２つ以上の特定のセル及び
アレイ内でのそれらの位置に影響を与える要因、又はセ
ル自体の性質や採用するアクセスのタイプに応じて、適
当に較正することが可能である。 【００５５】再び図５を参照する。ステップ504は、ス
テップ503の比較において識別されるような物理的な障
害の数をカウントすることを含む。ステップ504におけ
るパラメータ障害のカウントは、識別された物理的障害
による影響を受ける複数のシンボル206（各々が１つ又
は２つ以上のビットを含むもの）の数に基づいて実行さ
れるのが適当である。 【００５６】ステップ505は、パラメータ障害の数、す
なわちパラメータ検査により識別された障害シンボルの
数を、所定のしきい値に対して比較することを含む。物
理的な障害の数は、あらゆる適当な形式で表すことが可
能である。採用するECC方式の性質に依存して、幾つか
のタイプの障害に他のタイプの障害とは異なる重み付け
をすることができる。記憶セルに記憶されるデータが符
号化データを表すものであるため、パラメータ障害の数
がECC方式の最大能力よりも大きい場合にはECC復号化に
よりオリジナルデータを回復させることができないと予
期される。このため、しきい値は、採用するECC方式が
訂正することができる最大障害数以下の値を表すように
選択するのが適当である。好ましくは、ステップ505に
おけるしきい値は、ECC復号化方式の最大能力よりも大
幅に小さくなるよう（最大能力の50〜95％位が適当）選
択される。特定の好ましい実施形態では、ステップ505
におけるしきい値は、採用するECC方式の最大能力の約5
0〜75％、適当には約60％を表すよう選択される。好ま
しくは、ステップ505は、パラメータ障害の数がしきい
値よりも多くなったことを判定することを含み、これに
よりECC復号化を実行することにより符号化データから
情報を回復させることができないことが（十分に高い確
率で）予期される。すなわち、パラメータ障害の数がし
きい値より大きい場合には、符号化データから情報が回
復不能である確率が許容可能な値よりも大きくなる。 【００５７】ステップ506は、識別されたパラメータ障
害の数に鑑みて、アクセスされたデータブロックに対応
する一組のセルの使用を続行すべきか否かを判定するこ
とを含む。必要に応じて、ステップ304において概説し
たような補修措置をとることができる。 【００５８】図５の物理的な評価は、装置の製造直後、
又はその取付時、又はその電源投入時、又は後の任意の
都合のよい時の検査手続きとして特に有用なものであ
る。一実施例では、図５の検査手続きは、一組の検査デ
ータを装置に書き込んだ後に装置から読み出すことによ
り、又は他の任意の適当なパラメータ検査により、実行
される。特に、図５の方法を採用して、製造上の欠陥に
起因して生じる系統的な誤りによって重大な影響を受け
るMRAM装置の領域を識別し、次いで補修措置をとった後
に、該装置が可変のユーザデータを記憶して実際に使用
されるようにするのが有用である。好ましい実施形態で
は、各セクタは４つのコードワードを有し、その４つの
コードワードの何れか１つがステップ505のしきい値を
上回る数のパラメータ障害を含む場合に、１つのセクタ
が冗長にされる。しきい値を上回る数の障害シンボルを
有する符号化セクタ202等のデータブロックは、装置の
その後の寿命において全く使用されない。これは、回復
不能なデータ誤りの発生率が高すぎるからである。検査
手続きで使用されるしきい値は、後に発生する少なくと
も１つ、及び好ましくは幾つかの障害が許容されるよう
に設定される。特に、該しきい値は、１つのデータブロ
ックにおいて、更なる系統的な障害が、少なくとも１
つ、好ましくは幾つかの偶発的な障害と共に許容される
ことを可能にするように設定される。 【００５９】図５のパラメータ評価は、特に、MRAM装置
における短絡ビット及び／又は開放ビット障害を判定す
る際に有用である。半選択ビット障害又は何らかの形態
の孤立ビット障害等の系統的な障害は、パラメータ検査
を使用してそれほど容易に検出可能なものではないが、
図４の場合のようなECC復号化を用いた論理的な評価に
よって一層容易に発見される。したがって、本発明の特
に好ましい実施形態では、図４の論理的な評価を図５の
パラメータ評価と組み合わせることにより、現時点で利
用可能な製造技術の制限を最低限にする一方で新たなMR
AM技術により提供されるかなりの利益を利用することを
可能にする実際的な装置が提供される。 【００６０】本明細書で説明したMRAM装置は、あらゆる
従来の固体記憶装置の代りに使用するのに理想的に適し
たものである。特に、該MRAM装置は、短期記憶装置（例
えばキャッシュメモリ）又は長期記憶装置（例えば固体
ハードディスク）の何れとして使用するのにも理想的に
適したものである。MRAM装置は、コンピューティングプ
ラットフォームといった単一の機器内で短期記憶及び長
期記憶の両方に採用することができるものである。 【００６１】磁気抵抗固体記憶装置及びかかる装置を制
御する方法について説明してきた。有利なことに、該記
憶装置は、オリジナルデータを損失することなく正しく
動作維持しつつ、系統的な障害及び一過性の障害を共に
含む比較的多数の誤りを許容することが可能である。よ
り単純かつ低コストの製造技術を採用すること、及び／
又は装置の歩留り及び装置密度を増大させることが可能
である。製造プロセスの改善に伴い、採用するECC方式
のオーバヘッドを低減させることが可能となる。しか
し、誤り訂正符号化及び復号化は、データブロック（例
えばセクタ又はコードワード）を使用状態のままにする
ことを可能にする（さもなくば１つの障害しか発生して
いない場合にブロック全体を破棄しなければならなくな
る）。したがって、本発明の好ましい実施形態は、論理
ブロックを大規模に破棄することを回避し、大規模なデ
ータマッピングによる管理又は物理的なスペアリングと
いった非効率的な制御方法の必要性を低減させ又は完全
に無くすものである。 【００６２】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。 1．ECC符号化データブロックを記憶するための複数の記
憶セルを有する磁気抵抗固体記憶装置を制御する方法で
あって、前記複数の一組の記憶セルにアクセスし、該ア
クセスされた記憶セルに記憶されているECC符号化デー
タブロックから情報が回復不能であるか否かを判定す
る、という各ステップを含む方法。 ２．前記ECC符号化データブロックのECC復号化の実行を
試行することにより情報が回復不能であるか否かを判定
するステップを含む、前項１に記載の方法。 ３．前記ECC復号化が前記ECC符号化データブロックから
情報を回復する場合に前記一組の記憶セルの使用を続行
するステップを含む、前項２に記載の方法。 ４．前記ECC復号化が前記ECC符号化データブロックから
情報を回復しない場合に前記一組の記憶セルに関する補
修措置をとるステップを含む、前項２に記載の方法。 ５．前記ECC復号化から、前記ECC符号化データブロック
における０又は１つ以上の障害シンボルを識別し、該識
別された障害シンボルの数をしきい値と比較する、とい
う各ステップを含む、前項２に記載の方法。 ６．前記アクセスされた一組の記憶セルに記憶されてい
るECC符号化データブロックからオリジナル情報が回復
不能であると予期されるか否かを判定するステップを含
む、前項１に記載の方法。 ７．前記ECC符号化データブロックのECC復号化を正しく
実行することができない確率が許容不能に高いことに基
づきオリジナル情報が回復不能であると予期する、前項
６に記載の方法。 ８．前記アクセスされた記憶セルに記憶されている前記
ECC符号化データブロックからオリジナル情報が回復不
能であると予期されない場合に前記一組の記憶セルの使
用を続行するステップを含む、前項６に記載の方法。 ９．前記アクセスされた記憶セルに記憶されているECC
符号化データブロックからオリジナル情報が回復不能で
あると予期される場合に前記一組の記憶セルに関する補
修措置をとるステップを含む、前項８に記載の方法。 10．前記一組の記憶セルにアクセスすることから、物理
的な障害により影響を受けた前記ECC符号化データブロ
ックにおける障害シンボルを判定するステップを含む、
前項６に記載の方法。 11．前記ECC符号化データブロックを誤り訂正復号化す
ることにより訂正することができる障害シンボル数より
も多くの障害シンボルが該ECC符号化データブロック中
に存在することを判定するステップを含む、前項10に記
載の方法。 12．前記ECC符号化データブロック中の障害シンボルに
起因して、該ECC符号化データブロックの復号化がオリ
ジナル情報を正しく回復させない確率が許容不能な確率
であることを判定するステップを含む、前項10に記載の
方法。 13．前記一組の記憶セルの各々毎のパラメータ値を取得
し、その各パラメータ値を１つ又は２つ以上の範囲と比
較する、という各ステップを含む、前項６に記載の方
法。 14．各パラメータ値を１つ又は２つ以上の範囲と比較す
る結果として各記憶セル毎の論理ビット値を導出するス
テップを含む、前項13に記載の方法。 15．前記一組の記憶セルのうち物理的な障害による影響
を受けているものとして１つ又は２つ以上のセルを識別
するステップを含む、前項13に記載の方法。 16．前記判定ステップが、前記識別されたセルに基づく
障害のカウント値をしきい値と比較するステップを含
む、前項15に記載の方法。 17．前記しきい値が、前記ECC符号化データブロックの
誤り訂正復号化により訂正することができる障害シンボ
ルの総数以下の障害シンボル数を表すものである、前項
16に記載の方法。 18．前記識別されたセルを使用して障害シンボルを判定
し、該障害シンボルのカウント値を前記しきい値と比較
する、という各ステップを含む、前項15に記載の方法。 19．前記ECC符号化データブロックの誤り訂正復号化に
より訂正することができる障害シンボルの最大数の約50
％から約95％の範囲に前記しきい値を設定する、前項18
に記載の方法。 20．前記判定ステップに応じて前記ECC符号化データブ
ロックを選択的にECC復号化するステップを含む、前項
６に記載の方法。 21．前記符号化データブロックが１セクタのオリジナル
情報に対応する、前項１に記載の方法。 22．１つの前記ECC符号化データブロックが１つのコー
ドワードであり、複数のコードワードをグループ化して
１セクタのオリジナル情報に対応する１つの符号化セク
タを形成するステップを含む、前項１に記載の方法。 23．前記記憶装置の使用前に実行される、前項１に記載
の方法。 24．前記記憶装置の使用中に実行される、前項１に記載
の方法。 25．磁気抵抗固体記憶装置を制御する方法であって、格
納することが望まれるオリジナル情報を受信し、該オリ
ジナル情報を誤り訂正符号化してECC符号化データブロ
ックを形成し、該ECC符号化データブロックを少なくと
も１つのアレイで配列された一組の磁気抵抗記憶セルに
格納し、該一組の記憶セルにアクセスし、該アクセスさ
れた一組の記憶セルから前記ECC符号化データブロック
の論理シンボル値を形成し、回復情報を提供するために
前記ECC符号化データブロックを誤り訂正復号化し、該
復号化ステップが回復情報を提供する場合に該回復情報
を出力して前記一組の記憶セルの使用を続行し、また該
復号化ステップが回復情報を提供しなかった場合に前記
一組の記憶セルに関する補修措置をとる、という各ステ
ップを含む方法。 26．前記ECC復号化から、前記ECC符号化データブロック
における０又は１つ以上の障害シンボルを識別し、該識
別された障害シンボルの数をしきい値と比較し、前記EC
C復号化がオリジナル情報を回復させなかった場合、す
なわち前記識別された障害シンボルの数が前記しきい値
よりも大きい場合に、前記アクセスされた一組の記憶セ
ルに関する補修措置をとる、という各ステップを含む、
前項25に記載の方法。 27．磁気抵抗固体記憶装置を制御する方法であって、格
納することが望まれるオリジナル情報を受信し、該オリ
ジナル情報を誤り訂正符号化してECC符号化データブロ
ックを形成し、該ECC符号化データブロックを少なくと
も１つのアレイで配列された一組の磁気抵抗記憶セルに
格納し、該一組の記憶セルにアクセスし、該一組の記憶
セルにアクセスすることにより取得されたパラメータ値
を１つ又は２つ以上の範囲と比較し、前記アクセスされ
た一組のセルにおける障害セルを識別し、該識別された
障害セルに基づき障害カウント値を形成し、該障害カウ
ント値をしきい値と比較し、前記アクセスされた一組の
記憶セルに記憶されている前記ECC符号化データブロッ
クからオリジナル情報が回復不能であると予期されるか
否かを判定する、という各ステップを含む方法。 28．オリジナル情報が回復不能であると予期されない場
合に前記ECC符号化データブロックの誤り訂正復号化を
選択的に試行し、又はオリジナル情報が回復不能である
と予期される場合に前記アクセスされた一組の記憶セル
に関して補修措置をとる、という各ステップを含む、前
項27に記載の方法。 29．前記障害カウント値を前記しきい値と比較する前記
ステップが、前記ECC符号化データブロックについてECC
復号化を正しく実行することができない可能性を許容可
能なもの又は許容不能なものとして示す、前項28に記載
の方法。 30．前記障害カウント値が、前記ECC符号化データブロ
ックにおける障害シンボルの数に基づくものであり、該
障害シンボルが前記障害セルに関して識別される、前項
27に記載の方法。 31．前記しきい値が、前記ECC符号化データブロックの
誤り訂正復号化により訂正することができる障害シンボ
ルの最大数の約50％から約95％を表すものである、前項
27に記載の方法。 32．磁気抵抗固体記憶装置であって、複数の磁気抵抗記
憶セルの少なくとも１つのアレイと、所定単位のオリジ
ナル情報からECC符号化データブロックを形成するECC符
号化ユニットと、前記ECC符号化データブロックを前記
一組の記憶セルに格納し、該一組の記憶セルにアクセス
し、及び該アクセスされた一組の記憶セルに記憶されて
いる前記ECC符号化データブロックから前記オリジナル
情報が回復不能であるか否かを判定するように構成され
たコントローラとを含む装置。 33．前項32に記載の磁気抵抗固体記憶装置を備える機
器。
体記憶装置及び磁気抵抗固体記憶装置を制御する方法に
関し、特に誤り訂正符号化を採用した磁気抵抗固体記憶
装置に関する（但しこれに限定されるものではない）。 【０００２】 【従来の技術】一般的な固体記憶装置は、データを記憶
するための複数の記憶セルの１つ又は２つ以上のアレイ
を備えている。既存の半導体技術は、ダイナミックラン
ダムアクセスメモリ（DRAM）等の比較的短期のデータ記
憶に適した揮発性固体記憶装置、又はスタティックラン
ダムアクセスメモリ（SRAM）若しくは不揮発性フラッシ
ュ及びEEPROM装置等の比較的長期のデータ記憶のための
装置を提供する。しかしながら、他の多くの技術が既知
であり又は開発されている。 【０００３】最近、新たなタイプの不揮発性固体記憶装
置として、磁気抵抗記憶装置が開発された（例えば、ヒ
ューレット・パッカード・カンパニーの欧州特許出願公
開第EP-A-0918334号を参照）。また磁気抵抗固体記憶装
置は、磁気ランダムアクセスメモリ（MRAM）装置として
も既知である。MRAM装置は、電力消費が比較的低く、特
にデータ書込動作時に比較的アクセス時間が高速であ
る。そのため、MRAM装置は、短期と長期との両方の記憶
用途に理想的に適したものとなっている。 【０００４】 【発明が解決しようとする課題】MRAM装置は、記憶デー
タの許容不能な損失をもたらす可能性のある物理的障害
を受け易いという点で問題を生じさせるものである。MR
AM装置に対する現時点で利用可能な製造技術は制限を受
け易いものであり、その結果として、商業上許容可能な
MRAM装置の製造歩留りが比較的低くなる。より優れた製
造技術が開発中であるが、これらは製造の複雑性及びコ
ストを増大させる傾向がある。このため、装置歩留りを
向上させる一方でより低コストの製造技術を適用するこ
とが望まれる。更に、シリコン等の基板上に形成される
セル密度を増大させることも望まれるが、密度が増大す
ると、製造公差の制御がますます困難となり、この場合
も障害発生率が高くなり、装置の歩留りが低下すること
になる。MRAM装置は開発の比較的初期段階にあるため、
現行の製造技術の制限を許容する一方で、商業的に許容
され得る装置の大量生産を可能にすることが望まれる。 【０００５】 【課題を解決するための手段】本発明の目的は、少なく
とも幾つかの障害に対する耐性を有する磁気抵抗固体記
憶装置を提供することである。他の目的は、少なくとも
幾つかの障害に対する耐性を有するよう磁気抵抗固体記
憶装置を制御する方法を提供することである。 【０００６】好ましい目的は、系統的（systematic）障
害と偶発的（random）障害との両方を許容する磁気抵抗
固体記憶装置と、かかる装置を制御する方法とを提供す
ることにある。他の好ましい目的は、記憶データの如何
なる損失も伴うことなく少なくとも幾つかの障害を許容
することを可能にし、好ましくは実施が効率的であり、
好ましくはより低コストの製造技術を採用することを可
能にし、好ましくは装置の歩留りを高めることを可能に
する、磁気抵抗固体記憶装置並びにかかる装置を制御す
る方法を提供することにある。 【０００７】本発明の第１の態様によれば、ECC符号化
データブロックを記憶するための複数の記憶セルを有す
る磁気抵抗固体記憶装置を制御する方法が提供され、該
方法は、複数の一組の記憶セルにアクセスし、該アクセ
スした記憶セルに記憶されているECC符号化データブロ
ックから情報が回復不能であるか否かを判定する、とい
う各ステップを含む。 【０００８】第１の好ましい実施形態では、記憶されて
いるECC符号化データブロックから情報が回復不能であ
るか否かの判定は、ECC復号化の実行を試行することに
より行われる。ECC復号化が、ECC符号化データブロック
から情報を回復させることに成功した場合には、当該一
組の記憶セルを以降の読出し及び書込みアクセスサイク
ルで継続して使用することができる。一方、ECC復号化
が、ECC符号化データブロックから情報を回復し損なっ
た場合には、好ましくは当該一組の記憶セルに関して補
修措置がとられる。例えば、該補修措置は、該一組の記
憶セルを以降の読出し及び書込みサイクルで使用不能と
なるよう破棄することを含む。 【０００９】随意選択的に、本方法は、ECC符号化デー
タブロックにおける障害のあるシンボル(failed symbol
／以下「障害シンボル」と称す)をECC復号化ステップか
らの出力として識別し、該識別した障害シンボルの数を
しきい値と比較する、という各ステップを含む。該しき
い値は、ECC符号化データブロックをECC復号化すること
により訂正することができる障害シンボルの最大数の50
〜95％といった安全限界（safety margin）を適当に表
すものである。該安全限界は、ECC符号化データブロッ
クにおいて比較的高い割合の障害シンボルが識別された
が、それ以降も当該一組の記憶セルを使用し続けること
が妥当である、という状況を表すものである。以降の読
出し動作で更なる系統的又は偶発的障害に遭遇し得る場
合であっても障害シンボルの数は依然としてECC符号化
データブロックのECC復号化により訂正可能なものとな
ることを予期するのが妥当である。 【００１０】本発明の第２の好ましい実施形態では、ア
クセスされた一組の記憶セルは、ECC符号化データブロ
ックのECC復号化を試行する前にパラメータ値に基づい
て評価される。好ましくは、本方法は、アクセスされた
一組の記憶セルに記憶されているECC符号化データブロ
ックからオリジナル情報が回復不能であることが予期さ
れるか否かを判定することを含む。特に、ECC復号化を
正しく実行し損なう確率が許容不能なほどに高いことに
起因してオリジナル情報が回復不能になると予期される
か否かが判定される。オリジナル情報が回復不能である
と予期されない場合には、当該一組の記憶セルの使用を
続行することが可能である。好ましくは、第１及び第２
の実施形態を結合することにより、当該一組の記憶セル
の使用を続行すること又は補修措置を取ることの判定
を、第２の実施形態の場合のようなパラメータベースの
検査を実行した後、若しくは第１の実施形態の場合のよ
うなECC復号化を実行した後に行うこと、又は該判定を
それぞれの段階で行うことが可能である。 【００１１】好ましくは、第２の実施形態では、本方法
は、一組の記憶セルにアクセスすることから、物理的障
害により影響を受けたECC符号化データブロックにおけ
る障害シンボルを判定することを含む。ECC符号化デー
タブロックを誤り訂正復号化することにより訂正するこ
とができるシンボルよりも多くの障害シンボルがECC符
号化データブロックに存在するか否かを判定するのが適
当である。これにより、物理的障害に起因してECC符号
化データブロックのECC復号化がオリジナル情報の回復
に失敗し得る状況が確認される。換言すれば、ECC符号
化データブロックの復号化によってオリジナル情報が正
しく回復されないことになる許容できない可能性が存在
する。 【００１２】好ましくは、一組の記憶セルにアクセスす
ることは、パラメータ値を取得することを含み、該パラ
メータ値が１つ又は２つ以上の範囲と比較される。アク
セスされた一組の記憶セルの大部分について論理ビット
値が導出されるが、該記憶セルの幾つかが物理的障害に
よる影響を受けているものと識別することができるのが
適当である。識別された障害セルに基づいて障害計数が
確定される。障害数（failure count)は、単純に障害セ
ルの数を表すことが可能であるが、好ましくは、識別さ
れた障害セルによる影響を受けるECC符号化データブロ
ックの障害シンボルに基づくものであるのが適当であ
る。好ましくは、障害数はしきい値と比較される。第１
の随意選択事項として、該しきい値は、ECC符号化デー
タブロックをECC復号化することにより訂正することが
できる障害シンボルの総数を表すものとすることが可能
である。第２の随意選択事項として、該しきい値は、EC
C復号化により訂正可能な障害シンボルの合計数よりも
少ない安全限界（総数の約50〜95％等）を表すものとす
ることが可能である。この場合には、該しきい値は、取
得されたパラメータ値からMRAM装置における幾つかのタ
イプの物理的障害のみを容易に識別することができると
いう点で特に有用なものであり、該しきい値は、障害の
識別された数が与えられた場合に、まだ識別されていな
い更なる数の障害がECC符号化データブロックに影響を
与えることを可能にしつつECC復号化を実行することが
依然として妥当となるように、設定される。 【００１３】好都合には、512バイトといった１セクタ
を単位としてMRAM装置に記憶させるためにオリジナル情
報が受信される。該オリジナル情報セクタは、１つ又は
２つ以上のECC符号化データブロックを形成するよう誤
り訂正符号化される。好ましい実施形態では、リード・
ソロモン符号といった線形ECC方式が採用される。好都
合には、各オリジナル情報セクタは、４つのコードワー
ドを含む１セクタのECC符号化データを形成するよう符
号化される。各コードワードは、上述したECC符号化デ
ータブロックを形成するのが適当である。 【００１４】本発明の第２の態様によれば、磁気抵抗固
体記憶装置を制御する方法が提供され、該方法は、記憶
されることが望まれるオリジナル情報を受信し、該オリ
ジナル情報を誤り訂正符号化してECC符号化データブロ
ックを形成し、該ECC符号化データブロックを少なくと
も１つのアレイに配列された一組の磁気抵抗記憶セルに
格納し、該一組の記憶セルにアクセスし、該アクセスし
た一組の記憶セルからのECC符号化データブロックの論
理シンボル値を形成し、該ECC符号化データブロックを
誤り訂正復号化して回復情報を提供し、該復号化ステッ
プが回復情報を提供した場合には該回復情報を出力して
該一組の記憶セルの使用を継続し、また該復号化ステッ
プが回復情報を提供しなかった場合には該一組の記憶セ
ルに対して補修措置をとる、という各ステップを含むも
のである。 【００１５】好ましくは、本方法は、ECC復号化から、E
CC符号化データブロックにおける０又は１つ以上の障害
シンボルを識別し、該識別した障害シンボルの数をしき
い値と比較し、前記ECC復号化によりオリジナル情報が
回復しなかった場合すなわち前記識別された障害シンボ
ルの数が前記しきい値よりも大きい場合に前記アクセス
した前記一組の記憶セルに対して補修措置をとる、とい
う各ステップを含む。 【００１６】本発明の第３の態様によれば、磁気抵抗固
体記憶装置を制御する方法が提供され、該方法は、記憶
されることが望まれるオリジナル情報を受信し、該オリ
ジナル情報を誤り訂正符号化してECC符号化データブロ
ックを形成し、該ECC符号化データブロックを少なくと
も１つのアレイに配列された一組の磁気抵抗記憶セルに
格納し、該一組の記憶セルにアクセスし、該一組の記憶
セルにアクセスすることにより取得したパラメータ値を
１つ又は２つ以上の範囲と比較し、前記アクセスした一
組の記憶セルのうちの障害セルを識別し、該識別した障
害セルに基づいて障害数を形成し、該障害数をしきい値
と比較し、前記アクセスした一組の記憶セルに記憶され
ているECC符号化データブロックからオリジナル情報が
回復不能であると予期されるか否かを判定する、という
各ステップを含むものである。 【００１７】本発明の第４の態様によれば、磁気抵抗固
体記憶装置が提供され、該装置は、複数の磁気抵抗記憶
セルの少なくとも１つのアレイと、１つの単位のオリジ
ナル情報からECC符号化データブロックを形成するECC符
号化ユニットと、該ECC符号化データブロックを一組の
記憶セルに格納し、該一組の記憶セルにアクセスし、及
び該アクセスした一組の記憶セルに記憶されているECC
符号化データブロックからオリジナル情報が回復不能で
あるか否かを判定するよう構成されたコントローラとを
含むものである。 【００１８】ここで、本発明を一層良好に理解するため
に、及びその実施形態を如何に実施することが可能であ
るかを示すために、例示を目的として図面を参照する。 【００１９】 【発明の実施の形態】本発明の完全な理解を助けるため
に、まず、MRAM装置において見出される障害メカニズム
の説明を含めて、図１を参照して実施例としてのMRAM装
置について説明する。次いで、図２ないし図６を参照し
て、かかるMRAM装置を制御する好ましい方法について説
明する。 【００２０】図１は、複数の記憶セル16のアレイ10を含
む磁気抵抗固体記憶装置1を簡略化して示したものであ
る。該アレイ10は、数ある他の制御要素のなかでもECC
符号化及び復号化ユニット22を有するコントローラ20に
結合される。コントローラ20及びアレイ10は、単一の基
板上に形成することが可能であり、又は別々に構成する
ことも可能である。 【００２１】一好適実施形態では、アレイ10は、1024×
1024の記憶セルの配列(order)から構成され、そのほん
の一部を図示する。各セル16は、制御ライン12,14の交
差部に形成される。この実施例では、制御ライン12が行
を構成し、制御ライン14が列を構成している。１つの行
12と１つ又は２つ以上の列14とを選択して、必要とされ
る１つ又は複数の記憶セル16にアクセスする（アレイ10
の向きによっては、逆に１つの列と複数の行とを選択す
ることになる）。行及び列のラインは、複数の読み出し
／書き込み制御回路を含む制御回路18に結合されるのが
適当である。実装方法に応じて、１列につき１つの読み
出し／書き込み制御回路が提供され、又は複数の列の間
で複数の読み出し／書き込み制御回路が多重化され又は
共有される。この例では、制御ライン12,14は一般に直
交するが、他の一層複雑な格子構造とすることも可能で
ある。 【００２２】現時点での好適なMRAMデバイスの読み出し
動作では、制御回路18により、アレイ10内で、単一行の
ライン12と複数列のライン14（図１に太線で示す）とが
アクティブにされて、これによりアクティブにされたセ
ルから一組のデータが読み出される。この動作はスライ
スと呼ばれるものである。この例では、１行の長さl
は、1024個の記憶セルに相当し、アクセスされる記憶セ
ル16は、最小読出距離ｍ（例えばセル64個分）だけ隔置
され、読み出し処理時におけるセル間の干渉を最小限に
するようになっている。このため、各スライスは、アク
セスされたアレイから最大でｌ／ｍ＝1024／64＝16ビッ
トを提供するものとなる。 【００２３】所望の記憶容量のMRAMデバイスを提供する
ために、好適には、マクロアレイが形成されるように、
別個にアドレス指定可能な複数のアレイ10を配列する。
小さな複数のアレイ10（典型的には４つ）を層状に重ね
てスタックを形成し、複数の該スタックを16×16といっ
たレイアウトで共に配列するのが好都合である。好適に
は、各マクロアレイは、16×18×4又は16×20×4（幅×
高さ×スタック層数）なるレイアウトを有するものとな
る。随意選択的に、MRAMデバイスは、２つ以上のマクロ
アレイを含むことが可能である。現時点での好適なMRAM
デバイスでは、一度にアクセスできるのは、各スタック
における４つのアレイのうちの１つのみである。このた
め、１つのマクロアレイからの１つのスライスは、複数
のアレイ10のサブセットの１つの行からの一組のセルを
読み出すものとなる。該サブセットは好適には各スタッ
ク内の１つのアレイとなる。 【００２４】各記憶セル16は、適当な数値（好適には２
進値（すなわち０又は１））を表す１ビットデータを記
憶する。各記憶セルは、２つの薄膜を含み、該薄膜は、
平行及び逆平行として知られる２つの安定した磁化方向
の何れかを呈するものであることが適当である。該磁化
方向は、記憶セルの抵抗値に影響を及ぼす。記憶セル16
が逆平行状態にある場合には抵抗値が最大になり、記憶
セル16が平行状態にある場合には抵抗値が最小になる。
該逆平行状態が論理状態０を定義し、平行状態が論理状
態１を定義する（又はその逆である）ことが適当であ
る。更なる背景情報として、EP-A- 0 918 334(Hewlett
−Packard）に、本発明の好適な実施形態での使用に適
した磁気抵抗固体記憶装置の一例が開示されている。 【００２５】一般に信頼性は高いものの、記憶セル16に
データを高信頼性をもって格納するための該記憶装置の
能力に影響を与える障害が発生し得ることが分かった。
MRAMデバイス内の物理的な障害は、製造上の欠陥、内部
的な作用（読み出し処理におけるノイズ等）、環境によ
る作用（温度や周囲の電磁気ノイズ等）、又は使用して
いる装置の老朽化を含む様々な原因によって発生する。
一般に、障害は、系統的な(systematic)障害と偶発的な
(random)障害とに分類できる。系統的な障害は、特定の
記憶セル又は特定の記憶セルのグループに一貫して影響
を及ぼす。偶発的な障害は一過性のものであり、一貫し
て繰り返されるものではない。一般に、系統的な障害
は、製造上の欠陥や老朽化によって発生し、偶発的な障
害は、内部的な作用や外的な環境の作用によって発生す
る。 【００２６】障害は、きわめて望ましくないものであ
り、記憶装置内の少なくとも幾つかの記憶セルの書き込
みや読み出しの信頼性が失われることを意味する。障害
によって影響を受けるセルは、読み出し不能となる（こ
の場合には該セルから論理値を読み出すことができなく
なる）おそれがあり、又は該セルが信頼できないものと
なる（この場合には該セルから読み出した論理値が必ず
しも該セルに書き込まれた値と同じになるとは限らない
（例えば「１」が書き込まれていても「０」が読み出さ
れる））おそれがある。記憶装置の記憶容量及び信頼性
に大きく影響を与えて、最悪の場合には記憶装置全体が
使用不能になる。 【００２７】障害のメカニズムは様々な形をとるもので
あり、以下の例は、それらのうち分かっているものであ
る。 １．短絡ビット(shorted bits) 記憶セルの抵抗値が期待値を大きく下回る場所である。
短絡ビットは、同じ行及び同じ列に位置する全ての記憶
セルに影響を与える傾向を有するものである。 ２．開放ビット(open bits) 記憶セルの抵抗が期待値を大きく上回る場所である。開
放ビット障害は、同じ行又は同じ列もしくはその両方に
位置する全ての記憶セルに影響を与え得るものである
が、常に影響を与えるとは限らない。 ３．半選択ビット(half-select bits) 特定の行又は列の記憶セルへの書き込みによって同じ行
又は列に位置する別の記憶セルの状態を変化させる場所
である。それ故、半選択を被りやすいセルは、同じ行又
は列に位置する記憶セルへの書き込みアクセスに応じて
状態が変化する可能性があり、その結果として格納され
たデータが信頼できないものとなる。 ４．単一障害ビット 特定の記憶セルに障害が発生するが（例えば常に「０」
に固定される）、他の記憶セルに影響を与えることも、
他の記憶セルの動作から影響を受けることもない場所で
ある。 【００２８】これら４つの例の障害のメカニズムは、特
定の（１つ又は複数の）記憶セルに一貫して影響を及ぼ
すという点で、系統的なものである。障害のメカニズム
が１つのセルにしか影響を与えない場合には、これは孤
立障害(isolated failure)と呼ぶことができる。障害の
メカニズムが１グループのセルに影響を与える場合に
は、これはグループ障害と呼ぶことができる。 【００２９】MRAMデバイスの記憶セルを使用して任意の
適当な論理レイアウトに従いデータを格納することが可
能であるが、データは、基本的なデータ単位（例えばバ
イト）へと編成され、次いで一層大きな論理データ単位
（例えばセクタ）へとグループ化されるのが好ましい。
物理的な障害、特に多数のセルに影響を与えるグループ
障害は、多くのバイト、おそらくは多くのセクタに影響
を与え得るものである。物理的な障害による影響を受け
るバイトといった論理単位に関する情報を保持すること
は、そのために必要となるデータ量の多さ故、効率的で
ないことが分かっている。すなわち、少なくとも１つの
物理的な障害に起因して使用不能となるかかる論理単位
の全てのリストを生成しようとする際に生成される管理
データの量は、大きすぎて効率的に処理できないものと
なる傾向にある。更に、装置上でデータが如何に編成さ
れるかに依存して、１つの物理的な障害が多数の論理デ
ータ単位に潜在的に影響を与え、かかる影響を受けた全
てのバイトやセクタ又はその他の単位が装置の記憶容量
を大幅に低減させることになるおそれがある。例えば、
たった１つの記憶セルにおける短絡ビット障害といった
グループ障害は、同じ行又は列に位置する他の多くの記
憶セルに影響を与えるものとなる。このため、単一の短
絡ビット障害は、同一行に位置する他の1023個のセル
と、同一列に位置する他の1023個のセル、すなわち合計
2027個のセルに影響を与えるものとなり得る。かかる影
響を受ける2027個のセルは、多くのバイトの一部を形成
し、また多くのセクタの一部を形成している可能性があ
り、かかる場合には、該バイト及びセクタが単一のグル
ープ障害によって使用不能になることになる。 【００３０】製造上の障害を削減し、装置の寿命を延ば
すために、製造プロセス及びデバイス構成において幾つ
かの改良がなされたが、かかる改良は通常は、製造コス
ト及び複雑性の増大並びに装置の歩留まりの低下を伴う
ものとなる。このため、障害に応じて将来的なデータ損
失を防止する技術が開発されている最中である。１つの
例示的な技術が「スペアリング(sparing)」の使用であ
る。障害を含むものと識別された行は、冗長にされ（す
なわちスペアが確保され(spared)）、未使用の一組の追
加のスペア行のうちの１つに置換され、これと同様のこ
とが列に対しても行われる。しかし、物理的な置換（す
なわち、障害の発生した行又は列からの接続を代替的に
スペア行又は列に達するよう取り回すこと）が必要とな
り、又は論理アドレスを物理的な行及び列ラインへとマ
ッピングするために追加の制御オーバヘッドが必要とな
る。また、限られたスペアリング容量しか提供すること
ができない。これは、スペア行及び列を含めるよう装置
を拡大することにより、基板の一定面積当たりの装置密
度が低下し、また製造の複雑性が増大するからである。
したがって、障害が比較的よく発生する場合には、スペ
アリングは、考え得るデータ損失がもたらされることに
対処することができない。また、スペアリングは、偶発
的な障害を扱うのに有用なものではなく、スペアリング
容量の配分を決定するために更なる管理上のオーバヘッ
ドを伴うものとなる。 【００３１】本発明の好ましい実施形態は、耐エラー性
を有する(error tolerant)磁気抵抗固体記憶装置を提供
するために、好ましくは偶発的障害と系統的障害との両
方をに対する耐性を有すると共にそれら障害から回復す
るために、誤り訂正符号化を採用する。典型的には、誤
り訂正符号化は、記憶することが望まれるオリジナル情
報を受信すること、及び誤りを識別して理想的に訂正す
ることを可能にする符号化データを形成することを含
む。該符号化データは固体記憶装置に記憶される。読み
出し時に、該符号化された記憶データを誤り訂正復号化
することにより、オリジナル情報が回復される。広範な
誤り訂正符号化（ECC）方式が利用可能であり、それら
を単独で又は組み合せて採用することが可能である。適
当なECC方式は、単一ビットシンボルを用いる方式（例
えばBCH）とマルチビットシンボルを用いる方式（例え
ばリード・ソロモン）との両方を含むものとなる。 【００３２】誤り訂正符号化に関する一般的な背景情報
として、W.W.Peterson及びE.J.Weldon,Jrによる「Error
-Correcting Codes」（第2版、第12刷、1994、MIT Pres
s、Cambridge MA）を引用する。 【００３３】本発明の好ましい実施形態で使用されるリ
ード・ソロモン符号に関する一層詳細な文献は、S.B.Wi
cker及びV.K.Bhargava編の「Reed-Solomon Codes and t
heirApplications」（IEEE Press、New York、1994）であ
る。 【００３４】図２は、本発明の好適な実施形態で使用す
る論理データ構造の一例を示している。オリジナル情報
200は、512バイトからなる１セクタといった、所定の単
位で受信される。誤り訂正符号化が実行されて、符号化
データブロック202（この場合には符号化セクタ）が生
成される。該符号化セクタ202は、複数のシンボル206を
含み、該シンボル206は、シングルビット（例えばシン
グルビットシンボルを用いるBCH符号）とすること又は
マルチビット（例えばマルチビットシンボルを用いるリ
ード・ソロモン符号）から構成することが可能である。
好適なリードソロモン符号化方式では、各シンボル206
が８ビットで構成されるのが好都合であ。図２に示すよ
うに、符号化セクタ202は４つのコードワード204で構成
され、各コードワードは144〜160個のシンボルの配列で
構成される。各シンボルに対応する８ビットが８つの記
憶セル16に格納されるのが好都合である。これらの８つ
の記憶セルの何れかに影響を与える物理的な障害は、１
つ又は２つ以上のビットを信頼できない（すなわち誤っ
た値が読み出される）もの又は読み出せない（すなわち
値を取得できない）ものにし、欠陥のあるシンボルが提
供されることになる。 【００３５】符号化データ202の誤り訂正復号化は、障
害シンボル206を識別して訂正することを可能にする。
好適なリードソロモン方式は、線形誤り訂正符号の一例
であり、該符号の能力(power)に応じて最大で所定の最
大数の障害シンボル206の全てを数学的に識別して訂正
する。例えば、128バイトのオリジナル情報に対応する1
60個の８ビットシンボルと33シンボルの最小距離とを有
する[160,128,33]リードソロモン符号は、最大で16個の
障害シンボルを探し出して訂正することができる。採用
するECC方式は、実質的に全ての場合に符号化データ202
からオリジナル情報200を回復させるのに十分な能力を
有するものが選択される。ごくまれに、非常に多くの障
害による影響を受けているためオリジナル情報200を回
復させることができない符号化データブロック202に遭
遇することがある。また更に極めてまれではあるが、障
害に起因して訂正誤りが生じ、符号化データ202から回
復された情報がオリジナル情報200と等しくならない場
合がある。回復された情報がオリジナル情報と一致しな
い場合であっても、訂正誤りは、容易には判定されず、
オリジナル情報が回復不能であることを意味するものと
なる。 【００３６】現行のMRAMデバイスでは、グループ障害
は、同じ行又は列に位置する多数の記憶セルに影響を与
える傾向を有するものとなる。これは、従来の記憶装置
とは異なる環境を提供するものとなる。本発明の好適な
実施形態は、マルチビットシンボルを用いるECC方式を
採用する。製造プロセス及び装置設計が時間の経過と共
に変更される場合には、ビット・ベースの誤りを予測し
て記憶場所を編成し、次いでシングルビットシンボルを
使用するECC方式を適用するのが一層適当となる場合が
あり、以下の実施形態のうちの少なくとも幾つかはシン
グルビットシンボルを適用することが可能なものであ
る。 【００３７】図３は、図１のMRAM装置1を制御する好ま
しい方法の概要を単純化して示したフローチャートであ
る。 【００３８】ステップ301は、MRAM装置の複数の記憶セ
ル16にアクセスすることを含む。好ましくは、複数の記
憶セルは、コードワード204又は符号化セクタ202等の符
号化データブロックに対応する。行及び列制御ライン1
2,14を使用して複数のセル16にアクセスすることによ
り、複数の読み出し動作が実行される。該読み出し動作
は、シンボル206を形成するために使用される論理ビッ
ト値を提供し、次いで該シンボルが、コードワード204
等の完全な論理データブロックに組み込まれる。この実
施例では、４つのコードワード204が共に完全な符号化
セクタ202を形成し、該符号化セクタ202からオリジナル
情報セクタ200を回復させることができる。 【００３９】ステップ302は、オリジナル情報が符号化
データブロックから回復不能であるか否かを判定するこ
とを含む。すなわち、ステップ302は、符号化データブ
ロックの復号化により回復情報を生成することが不能で
あると予期されるか否かを判定すること、又は符号化デ
ータブロックの復号化を試行することにより回復情報が
生成されないか否かを判定することを含む。該判定ステ
ップは、論理的な評価技術として符号化データブロック
をECC復号化することによって実行することが可能であ
り、又は物理的な評価技術を使用して実行することが可
能であり、好適には、後に詳述するように論理的技術と
物理的技術との両方の組み合わせを採用する。 【００４０】ステップ302が、ECC復号化によって回復情
報が生成されなかったと判定し、又は回復情報を生成す
ることが予期されないと判定した場合には、ステップ30
4で補修措置がとられる。それ以外の場合には、ステッ
プ303でセルの使用が続行される。 【００４１】ステップ304の補修措置は、記憶セル16に
おけるその後の機能を管理するのに適したあらゆる形態
のものとすることが可能である。一例として、何らかの
偶発的な誤りを回避すると共に今度はECC復号化により
オリジナルデータを回復することができる符号化データ
に関するシンボル値が取得されることを期待して、ステ
ップ301のアクセスを直ちに繰り返すことが可能であ
る。第２の例として、将来的に考え得るデータ損失を回
避するために、障害コードワード204又は完全な符号化
セクタ202に対応する一組の記憶セル16を識別し破棄す
ることが可能である。現時点での好ましい実施形態で
は、符号化セクタ202に対応する組をなす記憶セルを使
用し又は破棄するのが最も好都合であるが、必要に応じ
て一層大きい又は小さい細分性(granularity)を適用す
ることが可能である。 【００４２】図４は、コードワード204又は符号化セク
タ202等の符号化データブロックに対応するアクセスさ
れた一組の記憶セル16の論理的評価を使用してMRAM装置
を制御する一層詳細な好ましい方法を示している。 【００４３】ステップ401は、上記ステップ301と等価
な、一組の記憶セル16にアクセスするステップを含む。 【００４４】ステップ402は、該ステップ401で記憶セル
にアクセスすることにより取得された符号化データブロ
ックのECC復号化を実行するステップを含む。 【００４５】ステップ403は、データブロックから回復
情報が生成されなかったという意味でステップ402のECC
復号化が成功しなかったか否かを判定するステップを含
む。ECC復号化が成功しなかった場合には、アクセスさ
れた記憶セル16からオリジナルデータ200を回復させる
ことは不可能であり、ステップ304の場合のような補修
措置をとることが可能である。 【００４６】随意選択的に、本方法は、ステップ402のE
CC復号化により識別される障害シンボルの数を求め、及
び識別された障害の数をしきい値と比較するステップ40
4を含むことが可能である。アクセスされた組をなす記
憶セルの何れかにおける物理的な障害は、障害シンボル
を生じさせるものとなり得る。該比較のために選択され
るしきい値は、好ましくは、ステップ402のECC復号化を
実行することにより訂正することができる最大障害数の
約50〜95％の範囲である。ステップ404におけるしきい
値は、この特定のデータブロックで複数の障害が識別さ
れたが、選択された一組の記憶セルが次回にアクセスさ
れる際に依然としてECC復号化を正しく実行することが
できると期待して該一組の記憶セルを使用し続けること
が依然として妥当であることに基づいて選択される。ス
テップ404におけるしきい値は、次のアクセスで更なる
障害（単数又は複数）が発生することを可能にすると共
に正しいECC復号化が実行されるのを依然として可能に
する安全限界（safety margin）を提供するものであ
る。 【００４７】ほぼ全ての実際的な場合において、採用さ
れるECC方式は、オリジナル情報セクタ200と等価な回復
情報を提供するのに十分強力なものである。オリジナル
情報200は、ステップ405でMRAM装置から出力される。 【００４８】図４の方法は、MRAM装置の使用中に好都合
に採用される。図４の方法は、装置が可変のユーザデー
タを記憶する場合に適当に適用され、これにより装置に
おけるデータ記憶の動的な管理が可能となる。例えば、
系統的誤りの数が装置の使用年数と共に増大することに
なり得る。セクタ202といった少数組の記憶セルは、信
頼できないものとなり、補修措置の際に現行の使用から
除去されなければならない。しかし、殆どのセクタは、
適当なECC方式を採用することにより、信頼性をもって
使用し続けられることが予期される。 【００４９】追加的又は代替的に、図４の方法は、MRAM
装置が、最初に製造されるとき、最初に設置されると
き、電源が投入されるとき、又は後に定期検査等の都合
のよいときに、好都合に適用される。検査データのサン
プルがセクタ等のブロックに適用され、図４の検査方法
が実行されて、該セクタの後の使用のための適合性が確
立される。 【００５０】図５は、MRAM装置1を制御する第２の好ま
しい方法を示している。図３及び図４の場合のように、
本方法は、コードワード204又は符号化セクタ202等の論
理データブロックと共に使用することを意図したもので
ある。 【００５１】ステップ501において、データブロックに
対応する一組の記憶セルが（好ましくは一組の読出し動
作で）アクセスされる。 【００５２】ステップ502は、ステップ401のアクセスか
ら、該アクセスされた一組の記憶セルに関する複数のパ
ラメータ値を取得することを含む。行及び列制御ライン
12,14に沿って読出電圧が印加されて、選択された記憶
セル16（２つの磁気薄膜の平行又は逆平行の状態により
確定される抵抗値を有するもの）にセンス電流が流れる
のが適当である。特定のセルの抵抗値は、スピントンネ
ル効果(spin tunneling)として知られる現象に従って決
定され、該セルは、磁気トンネル接合記憶セル(magneti
c tunnel junction storage cell)と呼ばれることが多
い。記憶セルの状態は、（抵抗値に比例する）センス電
流、又は既知の静電容量を放電するための応答時間とい
った関連するパラメータを測定することにより判定され
る。 【００５３】ステップ503は、取得されたパラメータ値
を１つ又は２つ以上の予測される範囲と比較することを
含む。該ステップ503の比較は、ほぼ全ての場合に、各
セル毎に論理値（例えば１又は０）を確立することを可
能にする。しかし、該比較はまた、好都合にも少なくと
も幾つかの形態の物理的な障害を識別することを可能に
する。例えば、短絡ビット障害は、特定の行及び特定の
列の全てのセルを非常に低い抵抗値へと導くものである
ことが分かった。また、開放ビット障害は、特定の行及
び列の全てのセルを非常に高い抵抗値にし得るものであ
る。取得されたパラメータ値を予測される範囲と比較す
ることにより、短絡ビット及び開放ビット障害といった
障害による影響を受けるセルを高い確度で識別すること
ができる。 【００５４】図６は、特定のセルが特定のパラメータ値
（この場合には抵抗値（r））を有することになる確率
（p）（左側曲線は論理「０」、右側曲線は論理「１」
に対応するもの）を例示するグラフである。任意の尺度
として、確率には０〜１の値が与えられ、抵抗値は０〜
100％の値でプロットされている。抵抗値の尺度は、５
つの範囲に分割されている。範囲601では、抵抗値は非
常に低く、予測される範囲は妥当な確度で短絡ビット障
害を表している。範囲602は、予期される境界内の低い
抵抗値を表しており、この実施例では、論理「0」と等
価であると判定される。範囲603は、如何なる確度でも
論理値を確定することができない中間の抵抗値を表して
いる。範囲604は、論理「1」を表す高い抵抗範囲であ
る。範囲605は、開放ビット障害を高い確度で予測する
ことができる非常に高い抵抗値である。図６に示す各範
囲は、純粋に例示を目的としたものであり、MRAM装置1
の物理的な構成、記憶セルがアクセスされる態様、及び
取得されるパラメータ値に応じて、他の多くの場合が考
え得る。１つ又は２つ以上の範囲は、例えば温度といっ
た環境的な要因や、１つ又は２つ以上の特定のセル及び
アレイ内でのそれらの位置に影響を与える要因、又はセ
ル自体の性質や採用するアクセスのタイプに応じて、適
当に較正することが可能である。 【００５５】再び図５を参照する。ステップ504は、ス
テップ503の比較において識別されるような物理的な障
害の数をカウントすることを含む。ステップ504におけ
るパラメータ障害のカウントは、識別された物理的障害
による影響を受ける複数のシンボル206（各々が１つ又
は２つ以上のビットを含むもの）の数に基づいて実行さ
れるのが適当である。 【００５６】ステップ505は、パラメータ障害の数、す
なわちパラメータ検査により識別された障害シンボルの
数を、所定のしきい値に対して比較することを含む。物
理的な障害の数は、あらゆる適当な形式で表すことが可
能である。採用するECC方式の性質に依存して、幾つか
のタイプの障害に他のタイプの障害とは異なる重み付け
をすることができる。記憶セルに記憶されるデータが符
号化データを表すものであるため、パラメータ障害の数
がECC方式の最大能力よりも大きい場合にはECC復号化に
よりオリジナルデータを回復させることができないと予
期される。このため、しきい値は、採用するECC方式が
訂正することができる最大障害数以下の値を表すように
選択するのが適当である。好ましくは、ステップ505に
おけるしきい値は、ECC復号化方式の最大能力よりも大
幅に小さくなるよう（最大能力の50〜95％位が適当）選
択される。特定の好ましい実施形態では、ステップ505
におけるしきい値は、採用するECC方式の最大能力の約5
0〜75％、適当には約60％を表すよう選択される。好ま
しくは、ステップ505は、パラメータ障害の数がしきい
値よりも多くなったことを判定することを含み、これに
よりECC復号化を実行することにより符号化データから
情報を回復させることができないことが（十分に高い確
率で）予期される。すなわち、パラメータ障害の数がし
きい値より大きい場合には、符号化データから情報が回
復不能である確率が許容可能な値よりも大きくなる。 【００５７】ステップ506は、識別されたパラメータ障
害の数に鑑みて、アクセスされたデータブロックに対応
する一組のセルの使用を続行すべきか否かを判定するこ
とを含む。必要に応じて、ステップ304において概説し
たような補修措置をとることができる。 【００５８】図５の物理的な評価は、装置の製造直後、
又はその取付時、又はその電源投入時、又は後の任意の
都合のよい時の検査手続きとして特に有用なものであ
る。一実施例では、図５の検査手続きは、一組の検査デ
ータを装置に書き込んだ後に装置から読み出すことによ
り、又は他の任意の適当なパラメータ検査により、実行
される。特に、図５の方法を採用して、製造上の欠陥に
起因して生じる系統的な誤りによって重大な影響を受け
るMRAM装置の領域を識別し、次いで補修措置をとった後
に、該装置が可変のユーザデータを記憶して実際に使用
されるようにするのが有用である。好ましい実施形態で
は、各セクタは４つのコードワードを有し、その４つの
コードワードの何れか１つがステップ505のしきい値を
上回る数のパラメータ障害を含む場合に、１つのセクタ
が冗長にされる。しきい値を上回る数の障害シンボルを
有する符号化セクタ202等のデータブロックは、装置の
その後の寿命において全く使用されない。これは、回復
不能なデータ誤りの発生率が高すぎるからである。検査
手続きで使用されるしきい値は、後に発生する少なくと
も１つ、及び好ましくは幾つかの障害が許容されるよう
に設定される。特に、該しきい値は、１つのデータブロ
ックにおいて、更なる系統的な障害が、少なくとも１
つ、好ましくは幾つかの偶発的な障害と共に許容される
ことを可能にするように設定される。 【００５９】図５のパラメータ評価は、特に、MRAM装置
における短絡ビット及び／又は開放ビット障害を判定す
る際に有用である。半選択ビット障害又は何らかの形態
の孤立ビット障害等の系統的な障害は、パラメータ検査
を使用してそれほど容易に検出可能なものではないが、
図４の場合のようなECC復号化を用いた論理的な評価に
よって一層容易に発見される。したがって、本発明の特
に好ましい実施形態では、図４の論理的な評価を図５の
パラメータ評価と組み合わせることにより、現時点で利
用可能な製造技術の制限を最低限にする一方で新たなMR
AM技術により提供されるかなりの利益を利用することを
可能にする実際的な装置が提供される。 【００６０】本明細書で説明したMRAM装置は、あらゆる
従来の固体記憶装置の代りに使用するのに理想的に適し
たものである。特に、該MRAM装置は、短期記憶装置（例
えばキャッシュメモリ）又は長期記憶装置（例えば固体
ハードディスク）の何れとして使用するのにも理想的に
適したものである。MRAM装置は、コンピューティングプ
ラットフォームといった単一の機器内で短期記憶及び長
期記憶の両方に採用することができるものである。 【００６１】磁気抵抗固体記憶装置及びかかる装置を制
御する方法について説明してきた。有利なことに、該記
憶装置は、オリジナルデータを損失することなく正しく
動作維持しつつ、系統的な障害及び一過性の障害を共に
含む比較的多数の誤りを許容することが可能である。よ
り単純かつ低コストの製造技術を採用すること、及び／
又は装置の歩留り及び装置密度を増大させることが可能
である。製造プロセスの改善に伴い、採用するECC方式
のオーバヘッドを低減させることが可能となる。しか
し、誤り訂正符号化及び復号化は、データブロック（例
えばセクタ又はコードワード）を使用状態のままにする
ことを可能にする（さもなくば１つの障害しか発生して
いない場合にブロック全体を破棄しなければならなくな
る）。したがって、本発明の好ましい実施形態は、論理
ブロックを大規模に破棄することを回避し、大規模なデ
ータマッピングによる管理又は物理的なスペアリングと
いった非効率的な制御方法の必要性を低減させ又は完全
に無くすものである。 【００６２】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。 1．ECC符号化データブロックを記憶するための複数の記
憶セルを有する磁気抵抗固体記憶装置を制御する方法で
あって、前記複数の一組の記憶セルにアクセスし、該ア
クセスされた記憶セルに記憶されているECC符号化デー
タブロックから情報が回復不能であるか否かを判定す
る、という各ステップを含む方法。 ２．前記ECC符号化データブロックのECC復号化の実行を
試行することにより情報が回復不能であるか否かを判定
するステップを含む、前項１に記載の方法。 ３．前記ECC復号化が前記ECC符号化データブロックから
情報を回復する場合に前記一組の記憶セルの使用を続行
するステップを含む、前項２に記載の方法。 ４．前記ECC復号化が前記ECC符号化データブロックから
情報を回復しない場合に前記一組の記憶セルに関する補
修措置をとるステップを含む、前項２に記載の方法。 ５．前記ECC復号化から、前記ECC符号化データブロック
における０又は１つ以上の障害シンボルを識別し、該識
別された障害シンボルの数をしきい値と比較する、とい
う各ステップを含む、前項２に記載の方法。 ６．前記アクセスされた一組の記憶セルに記憶されてい
るECC符号化データブロックからオリジナル情報が回復
不能であると予期されるか否かを判定するステップを含
む、前項１に記載の方法。 ７．前記ECC符号化データブロックのECC復号化を正しく
実行することができない確率が許容不能に高いことに基
づきオリジナル情報が回復不能であると予期する、前項
６に記載の方法。 ８．前記アクセスされた記憶セルに記憶されている前記
ECC符号化データブロックからオリジナル情報が回復不
能であると予期されない場合に前記一組の記憶セルの使
用を続行するステップを含む、前項６に記載の方法。 ９．前記アクセスされた記憶セルに記憶されているECC
符号化データブロックからオリジナル情報が回復不能で
あると予期される場合に前記一組の記憶セルに関する補
修措置をとるステップを含む、前項８に記載の方法。 10．前記一組の記憶セルにアクセスすることから、物理
的な障害により影響を受けた前記ECC符号化データブロ
ックにおける障害シンボルを判定するステップを含む、
前項６に記載の方法。 11．前記ECC符号化データブロックを誤り訂正復号化す
ることにより訂正することができる障害シンボル数より
も多くの障害シンボルが該ECC符号化データブロック中
に存在することを判定するステップを含む、前項10に記
載の方法。 12．前記ECC符号化データブロック中の障害シンボルに
起因して、該ECC符号化データブロックの復号化がオリ
ジナル情報を正しく回復させない確率が許容不能な確率
であることを判定するステップを含む、前項10に記載の
方法。 13．前記一組の記憶セルの各々毎のパラメータ値を取得
し、その各パラメータ値を１つ又は２つ以上の範囲と比
較する、という各ステップを含む、前項６に記載の方
法。 14．各パラメータ値を１つ又は２つ以上の範囲と比較す
る結果として各記憶セル毎の論理ビット値を導出するス
テップを含む、前項13に記載の方法。 15．前記一組の記憶セルのうち物理的な障害による影響
を受けているものとして１つ又は２つ以上のセルを識別
するステップを含む、前項13に記載の方法。 16．前記判定ステップが、前記識別されたセルに基づく
障害のカウント値をしきい値と比較するステップを含
む、前項15に記載の方法。 17．前記しきい値が、前記ECC符号化データブロックの
誤り訂正復号化により訂正することができる障害シンボ
ルの総数以下の障害シンボル数を表すものである、前項
16に記載の方法。 18．前記識別されたセルを使用して障害シンボルを判定
し、該障害シンボルのカウント値を前記しきい値と比較
する、という各ステップを含む、前項15に記載の方法。 19．前記ECC符号化データブロックの誤り訂正復号化に
より訂正することができる障害シンボルの最大数の約50
％から約95％の範囲に前記しきい値を設定する、前項18
に記載の方法。 20．前記判定ステップに応じて前記ECC符号化データブ
ロックを選択的にECC復号化するステップを含む、前項
６に記載の方法。 21．前記符号化データブロックが１セクタのオリジナル
情報に対応する、前項１に記載の方法。 22．１つの前記ECC符号化データブロックが１つのコー
ドワードであり、複数のコードワードをグループ化して
１セクタのオリジナル情報に対応する１つの符号化セク
タを形成するステップを含む、前項１に記載の方法。 23．前記記憶装置の使用前に実行される、前項１に記載
の方法。 24．前記記憶装置の使用中に実行される、前項１に記載
の方法。 25．磁気抵抗固体記憶装置を制御する方法であって、格
納することが望まれるオリジナル情報を受信し、該オリ
ジナル情報を誤り訂正符号化してECC符号化データブロ
ックを形成し、該ECC符号化データブロックを少なくと
も１つのアレイで配列された一組の磁気抵抗記憶セルに
格納し、該一組の記憶セルにアクセスし、該アクセスさ
れた一組の記憶セルから前記ECC符号化データブロック
の論理シンボル値を形成し、回復情報を提供するために
前記ECC符号化データブロックを誤り訂正復号化し、該
復号化ステップが回復情報を提供する場合に該回復情報
を出力して前記一組の記憶セルの使用を続行し、また該
復号化ステップが回復情報を提供しなかった場合に前記
一組の記憶セルに関する補修措置をとる、という各ステ
ップを含む方法。 26．前記ECC復号化から、前記ECC符号化データブロック
における０又は１つ以上の障害シンボルを識別し、該識
別された障害シンボルの数をしきい値と比較し、前記EC
C復号化がオリジナル情報を回復させなかった場合、す
なわち前記識別された障害シンボルの数が前記しきい値
よりも大きい場合に、前記アクセスされた一組の記憶セ
ルに関する補修措置をとる、という各ステップを含む、
前項25に記載の方法。 27．磁気抵抗固体記憶装置を制御する方法であって、格
納することが望まれるオリジナル情報を受信し、該オリ
ジナル情報を誤り訂正符号化してECC符号化データブロ
ックを形成し、該ECC符号化データブロックを少なくと
も１つのアレイで配列された一組の磁気抵抗記憶セルに
格納し、該一組の記憶セルにアクセスし、該一組の記憶
セルにアクセスすることにより取得されたパラメータ値
を１つ又は２つ以上の範囲と比較し、前記アクセスされ
た一組のセルにおける障害セルを識別し、該識別された
障害セルに基づき障害カウント値を形成し、該障害カウ
ント値をしきい値と比較し、前記アクセスされた一組の
記憶セルに記憶されている前記ECC符号化データブロッ
クからオリジナル情報が回復不能であると予期されるか
否かを判定する、という各ステップを含む方法。 28．オリジナル情報が回復不能であると予期されない場
合に前記ECC符号化データブロックの誤り訂正復号化を
選択的に試行し、又はオリジナル情報が回復不能である
と予期される場合に前記アクセスされた一組の記憶セル
に関して補修措置をとる、という各ステップを含む、前
項27に記載の方法。 29．前記障害カウント値を前記しきい値と比較する前記
ステップが、前記ECC符号化データブロックについてECC
復号化を正しく実行することができない可能性を許容可
能なもの又は許容不能なものとして示す、前項28に記載
の方法。 30．前記障害カウント値が、前記ECC符号化データブロ
ックにおける障害シンボルの数に基づくものであり、該
障害シンボルが前記障害セルに関して識別される、前項
27に記載の方法。 31．前記しきい値が、前記ECC符号化データブロックの
誤り訂正復号化により訂正することができる障害シンボ
ルの最大数の約50％から約95％を表すものである、前項
27に記載の方法。 32．磁気抵抗固体記憶装置であって、複数の磁気抵抗記
憶セルの少なくとも１つのアレイと、所定単位のオリジ
ナル情報からECC符号化データブロックを形成するECC符
号化ユニットと、前記ECC符号化データブロックを前記
一組の記憶セルに格納し、該一組の記憶セルにアクセス
し、及び該アクセスされた一組の記憶セルに記憶されて
いる前記ECC符号化データブロックから前記オリジナル
情報が回復不能であるか否かを判定するように構成され
たコントローラとを含む装置。 33．前項32に記載の磁気抵抗固体記憶装置を備える機
器。
【図面の簡単な説明】
【図１】記憶セルのアレイを含む好ましいMRAM装置の概
要を示す説明図である。 【図２】好ましい論理データ構造を示す説明図である。 【図３】MRAM装置を制御する好ましい方法の概要を示す
フローチャートである。 【図４】MRAM装置を制御する第１の好ましい方法の概要
を示すフローチャートである。 【図５】MRAM装置を制御する第２の好ましい方法の概要
を示すフローチャートである。 【図６】MRAM装置の記憶セルから取得されるパラメータ
値を示すグラフである。 【符号の説明】 磁気抵抗固体記憶装置1 10 アレイ 12,14 制御ライン 16 記憶セル 18 制御回路 20 コントローラ 22 ECC符号化及び復号化ユニット
要を示す説明図である。 【図２】好ましい論理データ構造を示す説明図である。 【図３】MRAM装置を制御する好ましい方法の概要を示す
フローチャートである。 【図４】MRAM装置を制御する第１の好ましい方法の概要
を示すフローチャートである。 【図５】MRAM装置を制御する第２の好ましい方法の概要
を示すフローチャートである。 【図６】MRAM装置の記憶セルから取得されるパラメータ
値を示すグラフである。 【符号の説明】 磁気抵抗固体記憶装置1 10 アレイ 12,14 制御ライン 16 記憶セル 18 制御回路 20 コントローラ 22 ECC符号化及び復号化ユニット
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ケネス・アイ・エルドレッジ
アメリカ合衆国アイダホ州83709，ボイス,
カマス・ストリート・1111
(72)発明者 ジョナサン・ジェドワーブ
イギリス国ロンドン・エヌ14・５エスビ
ー，サウスゲート，シャムロック・ウェ
イ・５
(72)発明者 ドミニック・ポウル・マッカーシー
アメリカ合衆国カリフォルニア州94040,
マウンテン・ビュー，スラドキイ・アベニ
ュー・1052
(72)発明者 ステファン・モーレイ
イギリス国ブリストル・ビーエス35・２ピ
ーエックス，ソーンブリイ，ホプキンス・
クローズ・17
(72)発明者 ケネス・グラハム・パターソン
イギリス国ミドルセックス・ティーダブリ
ュ11・８イージー，テディントン，バイカ
レージ・ロード・13
(72)発明者 フレデリック・エイ・パーナー
アメリカ合衆国カリフォルニア州94306,
パロアルト，ラモナ・ストリート・3234
(72)発明者 ケネス・ケイ・スミス
アメリカ合衆国アイダホ州83713，ボイス,
ウェスト・レイダー・ドライブ・11776
(72)発明者 スチュワート・アール・ワイアット
アメリカ合衆国アイダホ州83704，ボイス,
バーンスデイル・ドライブ・10476
Ｆターム(参考） 5B018 GA04 HA14 NA10
5L106 AA07 BB12 GG05
Claims (1)
- 【特許請求の範囲】 【請求項１】ECC符号化データブロックを記憶するため
の複数の記憶セルを有する磁気抵抗固体記憶装置を制御
する方法であって、 前記複数の一組の記憶セルにアクセスし、 該アクセスされた記憶セルに記憶されているECC符号化
データブロックから情報が回復不能であるか否かを判定
する、という各ステップを含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/915179 | 2001-07-25 | ||
| US09/915,179 US20030023922A1 (en) | 2001-07-25 | 2001-07-25 | Fault tolerant magnetoresistive solid-state storage device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003115195A true JP2003115195A (ja) | 2003-04-18 |
| JP2003115195A5 JP2003115195A5 (ja) | 2005-10-20 |
Family
ID=25435364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002216150A Pending JP2003115195A (ja) | 2001-07-25 | 2002-07-25 | 耐障害性を有する磁気抵抗固体記憶装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US20030023922A1 (ja) |
| JP (1) | JP2003115195A (ja) |
| GB (1) | GB2380572B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007046349A1 (ja) * | 2005-10-18 | 2007-04-26 | Nec Corporation | Ｍｒａｍ、及びその動作方法 |
| WO2007046350A1 (ja) * | 2005-10-18 | 2007-04-26 | Nec Corporation | Ｍｒａｍの動作方法 |
| JP2008165518A (ja) * | 2006-12-28 | 2008-07-17 | Tdk Corp | メモリコントローラ及びフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
| US8510633B2 (en) | 2007-04-17 | 2013-08-13 | Nec Corporation | Semiconductor storage device and method of operating the same |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7036068B2 (en) * | 2001-07-25 | 2006-04-25 | Hewlett-Packard Development Company, L.P. | Error correction coding and decoding in a solid-state storage device |
| US6981196B2 (en) * | 2001-07-25 | 2005-12-27 | Hewlett-Packard Development Company, L.P. | Data storage method for use in a magnetoresistive solid-state storage device |
| US7275135B2 (en) * | 2001-08-31 | 2007-09-25 | Intel Corporation | Hardware updated metadata for non-volatile mass storage cache |
| US6973604B2 (en) | 2002-03-08 | 2005-12-06 | Hewlett-Packard Development Company, L.P. | Allocation of sparing resources in a magnetoresistive solid-state storage device |
| US6704230B1 (en) * | 2003-06-12 | 2004-03-09 | International Business Machines Corporation | Error detection and correction method and apparatus in a magnetoresistive random access memory |
| US7191379B2 (en) * | 2003-09-10 | 2007-03-13 | Hewlett-Packard Development Company, L.P. | Magnetic memory with error correction coding |
| US6894938B2 (en) * | 2003-10-03 | 2005-05-17 | Hewlett-Packard Development Company, L.P. | System and method of calibrating a read circuit in a magnetic memory |
| US7325157B2 (en) * | 2003-11-03 | 2008-01-29 | Samsung Electronics Co., Ltd | Magnetic memory devices having selective error encoding capability based on fault probabilities |
| US7472330B2 (en) * | 2003-11-26 | 2008-12-30 | Samsung Electronics Co., Ltd. | Magnetic memory which compares compressed fault maps |
| US6999366B2 (en) | 2003-12-03 | 2006-02-14 | Hewlett-Packard Development Company, Lp. | Magnetic memory including a sense result category between logic states |
| US7370260B2 (en) * | 2003-12-16 | 2008-05-06 | Freescale Semiconductor, Inc. | MRAM having error correction code circuitry and method therefor |
| US7210077B2 (en) * | 2004-01-29 | 2007-04-24 | Hewlett-Packard Development Company, L.P. | System and method for configuring a solid-state storage device with error correction coding |
| FR2875352B1 (fr) * | 2004-09-10 | 2007-05-11 | St Microelectronics Sa | Procede de detection et de correction d'erreurs pour une memoire et circuit integre correspondant |
| US20070011513A1 (en) * | 2005-06-13 | 2007-01-11 | Intel Corporation | Selective activation of error mitigation based on bit level error count |
| US8396041B2 (en) * | 2005-11-08 | 2013-03-12 | Microsoft Corporation | Adapting a communication network to varying conditions |
| US8381047B2 (en) | 2005-11-30 | 2013-02-19 | Microsoft Corporation | Predicting degradation of a communication channel below a threshold based on data transmission errors |
| US8120353B2 (en) | 2008-04-28 | 2012-02-21 | International Business Machines Corporation | Methods for detecting damage to magnetoresistive sensors |
| TWI426384B (zh) * | 2009-09-10 | 2014-02-11 | Robustflash Technologies Ltd | 資料寫入方法與系統 |
| US8626463B2 (en) * | 2009-12-23 | 2014-01-07 | Western Digital Technologies, Inc. | Data storage device tester |
| US8458526B2 (en) * | 2009-12-23 | 2013-06-04 | Western Digital Technologies, Inc. | Data storage device tester |
| US8370714B2 (en) * | 2010-01-08 | 2013-02-05 | International Business Machines Corporation | Reference cells for spin torque based memory device |
| JP4877396B2 (ja) * | 2010-01-20 | 2012-02-15 | 日本電気株式会社 | メモリ障害処理システム、および、メモリ障害処理方法 |
| JP2011198133A (ja) * | 2010-03-19 | 2011-10-06 | Toshiba Corp | メモリシステムおよびコントローラ |
| US8639993B2 (en) * | 2010-11-11 | 2014-01-28 | Microsoft Corporation | Encoding data to enable it to be stored in a storage block that includes at least one storage failure |
| KR20140026889A (ko) * | 2012-08-23 | 2014-03-06 | 삼성전자주식회사 | 선택적으로 리프레쉬를 수행하는 저항성 메모리 장치 및 저항성 메모리장치의 리프레쉬 방법 |
| KR102025340B1 (ko) | 2012-11-27 | 2019-09-25 | 삼성전자 주식회사 | 불휘발성 메모리를 포함하는 반도체 메모리 장치, 이를 포함하는 캐쉬 메모리 및 컴퓨터 시스템 |
| US9164832B2 (en) * | 2013-02-27 | 2015-10-20 | Seagate Technology Llc | ECC management for variable resistance memory cells |
| US10679718B2 (en) * | 2017-10-04 | 2020-06-09 | Western Digital Technologies, Inc. | Error reducing matrix generation |
| US10922025B2 (en) * | 2019-07-17 | 2021-02-16 | Samsung Electronics Co., Ltd. | Nonvolatile memory bad row management |
| CN113849347B (zh) * | 2021-09-27 | 2022-11-11 | 深圳大学 | 一种数据恢复装置、方法、系统及存储介质 |
Family Cites Families (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4069970A (en) * | 1976-06-24 | 1978-01-24 | Bell Telephone Laboratories, Incorporated | Data access circuit for a memory array |
| US4209846A (en) * | 1977-12-02 | 1980-06-24 | Sperry Corporation | Memory error logger which sorts transient errors from solid errors |
| US4216541A (en) * | 1978-10-05 | 1980-08-05 | Intel Magnetics Inc. | Error repairing method and apparatus for bubble memories |
| US4458349A (en) * | 1982-06-16 | 1984-07-03 | International Business Machines Corporation | Method for storing data words in fault tolerant memory to recover uncorrectable errors |
| US4718042A (en) * | 1985-12-23 | 1988-01-05 | Ncr Corporation | Non-destructive method and circuit to determine the programmability of a one time programmable device |
| US4939694A (en) * | 1986-11-03 | 1990-07-03 | Hewlett-Packard Company | Defect tolerant self-testing self-repairing memory system |
| US4816989A (en) * | 1987-04-15 | 1989-03-28 | Allied-Signal Inc. | Synchronizer for a fault tolerant multiple node processing system |
| US4845714A (en) | 1987-06-08 | 1989-07-04 | Exabyte Corporation | Multiple pass error correction process and apparatus for product codes |
| CA2019351A1 (en) | 1989-07-06 | 1991-01-06 | Francis H. Reiff | Fault tolerant memory |
| JPH03244218A (ja) | 1990-02-21 | 1991-10-31 | Nec Corp | ブロック符号復号装置及びその受信語信頼性評価方法 |
| US5233614A (en) | 1991-01-07 | 1993-08-03 | International Business Machines Corporation | Fault mapping apparatus for memory |
| US5263030A (en) | 1991-02-13 | 1993-11-16 | Digital Equipment Corporation | Method and apparatus for encoding data for storage on magnetic tape |
| US5504760A (en) * | 1991-03-15 | 1996-04-02 | Sandisk Corporation | Mixed data encoding EEPROM system |
| US5502728A (en) * | 1992-02-14 | 1996-03-26 | International Business Machines Corporation | Large, fault-tolerant, non-volatile, multiported memory |
| US5321703A (en) | 1992-03-13 | 1994-06-14 | Digital Equipment Corporation | Data recovery after error correction failure |
| US5459742A (en) * | 1992-06-11 | 1995-10-17 | Quantum Corporation | Solid state disk memory using storage devices with defects |
| US5590306A (en) | 1992-09-08 | 1996-12-31 | Fuji Photo Film Co., Ltd. | Memory card management system for writing data with usage and recording codes made significant |
| US5428630A (en) | 1993-07-01 | 1995-06-27 | Quantum Corp. | System and method for verifying the integrity of data written to a memory |
| US5488691A (en) | 1993-11-17 | 1996-01-30 | International Business Machines Corporation | Memory card, computer system and method of operation for differentiating the use of read-modify-write cycles in operating and initializaiton modes |
| DE69526279T2 (de) | 1994-02-22 | 2002-10-02 | Siemens Ag | Flexible Fehlerkorrekturcode/Paritätsbit-Architektur |
| IT1274925B (it) * | 1994-09-21 | 1997-07-29 | Texas Instruments Italia Spa | Architettura di memoria per dischi a stato solido |
| US5621690A (en) | 1995-04-28 | 1997-04-15 | Intel Corporation | Nonvolatile memory blocking architecture and redundancy |
| US5953351A (en) * | 1995-09-15 | 1999-09-14 | International Business Machines Corporation | Method and apparatus for indicating uncorrectable data errors |
| US5708771A (en) * | 1995-11-21 | 1998-01-13 | Emc Corporation | Fault tolerant controller system and method |
| US6112324A (en) | 1996-02-02 | 2000-08-29 | The Arizona Board Of Regents Acting On Behalf Of The University Of Arizona | Direct access compact disc, writing and reading method and device for same |
| JPH09212411A (ja) * | 1996-02-06 | 1997-08-15 | Tokyo Electron Ltd | メモリシステム |
| JPH09330273A (ja) * | 1996-06-10 | 1997-12-22 | Mitsubishi Electric Corp | メモリカードおよびメモリカードにおける誤り訂正方法 |
| US5864569A (en) | 1996-10-18 | 1999-01-26 | Micron Technology, Inc. | Method and apparatus for performing error correction on data read from a multistate memory |
| US5793795A (en) | 1996-12-04 | 1998-08-11 | Motorola, Inc. | Method for correcting errors from a jamming signal in a frequency hopped spread spectrum communication system |
| US5852874A (en) | 1997-02-19 | 1998-12-29 | Walker; Henry F. | Carton cutting device having a pivotal guard member |
| JPH10261043A (ja) | 1997-03-19 | 1998-09-29 | Toshiba Corp | 復合方法および復号装置およびバーコード処理システム |
| US6233182B1 (en) | 1997-04-16 | 2001-05-15 | Hitachi, Ltd. | Semiconductor integrated circuit and method for testing memory |
| US6009550A (en) | 1997-05-20 | 1999-12-28 | Seagate Technology, Inc. | PBA recovery apparatus and method for interleaved reed-solomon codes |
| US6223301B1 (en) * | 1997-09-30 | 2001-04-24 | Compaq Computer Corporation | Fault tolerant memory |
| US6275965B1 (en) | 1997-11-17 | 2001-08-14 | International Business Machines Corporation | Method and apparatus for efficient error detection and correction in long byte strings using generalized, integrated, interleaved reed-solomon codewords |
| US6169686B1 (en) | 1997-11-20 | 2001-01-02 | Hewlett-Packard Company | Solid-state memory with magnetic storage cells |
| US5852574A (en) * | 1997-12-24 | 1998-12-22 | Motorola, Inc. | High density magnetoresistive random access memory device and operating method thereof |
| US6279133B1 (en) * | 1997-12-31 | 2001-08-21 | Kawasaki Steel Corporation | Method and apparatus for significantly improving the reliability of multilevel memory architecture |
| EP0936743A1 (fr) | 1998-02-17 | 1999-08-18 | Koninklijke Philips Electronics N.V. | Décodage itératif pour codes binaires en bloc |
| JPH11306750A (ja) * | 1998-04-20 | 1999-11-05 | Univ Kyoto | 磁気型半導体集積記憶装置 |
| US6408401B1 (en) | 1998-11-13 | 2002-06-18 | Compaq Information Technologies Group, L.P. | Embedded RAM with self-test and self-repair with spare rows and columns |
| US6381726B1 (en) | 1999-01-04 | 2002-04-30 | Maxtor Corporation | Architecture for soft decision decoding of linear block error correcting codes |
| US7219368B2 (en) | 1999-02-11 | 2007-05-15 | Rsa Security Inc. | Robust visual passwords |
| US6249475B1 (en) * | 1999-04-05 | 2001-06-19 | Madrone Solutions, Inc. | Method for designing a tiled memory |
| US6584589B1 (en) | 2000-02-04 | 2003-06-24 | Hewlett-Packard Development Company, L.P. | Self-testing of magneto-resistive memory arrays |
| US6856572B2 (en) | 2000-04-28 | 2005-02-15 | Matrix Semiconductor, Inc. | Multi-headed decoder structure utilizing memory array line driver with dual purpose driver device |
| US6483740B2 (en) | 2000-07-11 | 2002-11-19 | Integrated Magnetoelectronics Corporation | All metal giant magnetoresistive memory |
| US6456525B1 (en) * | 2000-09-15 | 2002-09-24 | Hewlett-Packard Company | Short-tolerant resistive cross point array |
| US6400600B1 (en) * | 2000-09-30 | 2002-06-04 | Hewlett-Packard Company | Method of repairing defective tunnel junctions |
| US6684353B1 (en) | 2000-12-07 | 2004-01-27 | Advanced Micro Devices, Inc. | Reliability monitor for a memory array |
| US6407953B1 (en) | 2001-02-02 | 2002-06-18 | Matrix Semiconductor, Inc. | Memory array organization and related test method particularly well suited for integrated circuits having write-once memory arrays |
| US6504779B2 (en) * | 2001-05-14 | 2003-01-07 | Hewlett-Packard Company | Resistive cross point memory with on-chip sense amplifier calibration method and apparatus |
| US6633497B2 (en) * | 2001-06-22 | 2003-10-14 | Hewlett-Packard Development Company, L.P. | Resistive cross point array of short-tolerant memory cells |
| US7036068B2 (en) | 2001-07-25 | 2006-04-25 | Hewlett-Packard Development Company, L.P. | Error correction coding and decoding in a solid-state storage device |
| US6801471B2 (en) | 2002-02-19 | 2004-10-05 | Infineon Technologies Ag | Fuse concept and method of operation |
| US20030172339A1 (en) | 2002-03-08 | 2003-09-11 | Davis James Andrew | Method for error correction decoding in a magnetoresistive solid-state storage device |
-
2001
- 2001-07-25 US US09/915,179 patent/US20030023922A1/en active Pending
- 2001-11-28 US US09/997,199 patent/US7149948B2/en not_active Expired - Lifetime
-
2002
- 2002-03-08 US US10/093,851 patent/US7107508B2/en not_active Expired - Lifetime
- 2002-07-04 GB GB0215468A patent/GB2380572B/en not_active Expired - Fee Related
- 2002-07-25 JP JP2002216150A patent/JP2003115195A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007046349A1 (ja) * | 2005-10-18 | 2007-04-26 | Nec Corporation | Ｍｒａｍ、及びその動作方法 |
| WO2007046350A1 (ja) * | 2005-10-18 | 2007-04-26 | Nec Corporation | Ｍｒａｍの動作方法 |
| US7688617B2 (en) | 2005-10-18 | 2010-03-30 | Nec Corporation | MRAM and operation method of the same |
| JP4853735B2 (ja) * | 2005-10-18 | 2012-01-11 | 日本電気株式会社 | Ｍｒａｍ、及びその動作方法 |
| JP4905839B2 (ja) * | 2005-10-18 | 2012-03-28 | 日本電気株式会社 | Ｍｒａｍの動作方法 |
| US8281221B2 (en) | 2005-10-18 | 2012-10-02 | Nec Corporation | Operation method of MRAM including correcting data for single-bit error and multi-bit error |
| JP2008165518A (ja) * | 2006-12-28 | 2008-07-17 | Tdk Corp | メモリコントローラ及びフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
| JP4692843B2 (ja) * | 2006-12-28 | 2011-06-01 | Ｔｄｋ株式会社 | メモリコントローラ及びフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
| US8510633B2 (en) | 2007-04-17 | 2013-08-13 | Nec Corporation | Semiconductor storage device and method of operating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US7149948B2 (en) | 2006-12-12 |
| US7107508B2 (en) | 2006-09-12 |
| US20030023922A1 (en) | 2003-01-30 |
| US20030023928A1 (en) | 2003-01-30 |
| GB0215468D0 (en) | 2002-08-14 |
| GB2380572B (en) | 2005-05-18 |
| GB2380572A (en) | 2003-04-09 |
| US20030023925A1 (en) | 2003-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003115195A (ja) | 耐障害性を有する磁気抵抗固体記憶装置 | |
| US7036068B2 (en) | Error correction coding and decoding in a solid-state storage device | |
| US10108509B2 (en) | Dynamic enabling of redundant memory cells during operating life | |
| US10659081B2 (en) | Preprogrammed data recovery | |
| US6801471B2 (en) | Fuse concept and method of operation | |
| JP4905839B2 (ja) | Ｍｒａｍの動作方法 | |
| US7107507B2 (en) | Magnetoresistive solid-state storage device and data storage methods for use therewith | |
| US9141473B2 (en) | Parallel memory error detection and correction | |
| US7747926B2 (en) | Methods and apparatus for a memory device with self-healing reference bits | |
| JP2014110071A (ja) | エラー訂正パリティビットによるｍｒａｍスマートビット書き込みアルゴリズムの方法および装置 | |
| US7325157B2 (en) | Magnetic memory devices having selective error encoding capability based on fault probabilities | |
| US6643195B2 (en) | Self-healing MRAM | |
| US8464130B2 (en) | Memory device and method thereof | |
| US20030172339A1 (en) | Method for error correction decoding in a magnetoresistive solid-state storage device | |
| KR20140108886A (ko) | 이동 통신 시스템에서 메모리 제어 방법 및 장치 | |
| US10481976B2 (en) | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers | |
| Das et al. | Online correction of hard errors and soft errors via one-step decodable OLS codes for emerging last level caches | |
| JP2003115196A (ja) | 耐障害性を有する磁気抵抗固体記憶装置のための製造検査 | |
| Rossi et al. | Fast and compact error correcting scheme for reliable multilevel flash memories | |
| US20040141389A1 (en) | Solid state storage device and data storage method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050630 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050630 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080519 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080522 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081014 |