JP2003101221A - Method for manufacturing multilayer printed wiring board - Google Patents

Method for manufacturing multilayer printed wiring board

Info

Publication number
JP2003101221A
JP2003101221A JP2001287784A JP2001287784A JP2003101221A JP 2003101221 A JP2003101221 A JP 2003101221A JP 2001287784 A JP2001287784 A JP 2001287784A JP 2001287784 A JP2001287784 A JP 2001287784A JP 2003101221 A JP2003101221 A JP 2003101221A
Authority
JP
Japan
Prior art keywords
layer
resin
wiring board
plating
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001287784A
Other languages
Japanese (ja)
Other versions
JP4877694B2 (en
Inventor
Yasushi Inagaki
靖 稲垣
Shinichiro Ichikawa
慎一郎 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2001287784A priority Critical patent/JP4877694B2/en
Publication of JP2003101221A publication Critical patent/JP2003101221A/en
Application granted granted Critical
Publication of JP4877694B2 publication Critical patent/JP4877694B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a multilayer printed wiring board which has a conductor circuit in which a roughed surface is formed on the overall surface without undercut with a uniform thickness and in which no crack resultantly occurs in a resin insulating layer and no release occurs between the insulating layer and the circuit. SOLUTION: The method for manufacturing the multilayer printed circuit substrate comprises (1) a step of forming a thin film conductor layer 24 on the substrate and/or on the resin insulating layer 22, (2) a step of forming a thicker electrically plating layer 25 than the plating resist on the plating resist non-forming part after the plating resist 23 is formed by using the dry film on the part of the layer 2, (3) a step of etching the plating layer by using a first etching liquid, and (4) a step of removing the layer 24 existing under the resist 23 by using a second etching liquid after the resist 23 is removed and forming roughed surfaces on the surface of the layer 25 and the side face of the layer 24.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、多層プリント配線
板の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer printed wiring board.

【0002】[0002]

【従来の技術】従来、ビルドアップ多層プリント配線板
は、例えば、特開平4−55555号公報等に開示され
た方法により製造されている。すなわち、まず、銅箔が
貼り付けられた銅張積層板に貫通孔を形成し、続いて無
電解銅めっき処理を施すことによりスルーホールを形成
する。続いて、基板の表面を導体パターン状にエッチン
グ処理して導体回路を形成し、この導体回路の表面に、
エッチング等により粗化面を形成する。そして、この粗
化面を有する導体回路上に樹脂絶縁層を形成した後、露
光、現像処理を行ってバイアホール用開口を形成し、そ
の後、UV硬化、本硬化を経て層間樹脂絶縁層を形成す
る。
2. Description of the Related Art Conventionally, build-up multilayer printed wiring boards have been manufactured by the method disclosed in, for example, Japanese Patent Laid-Open No. 4-55555. That is, first, a through hole is formed in a copper clad laminate to which a copper foil is attached, and then a through hole is formed by performing an electroless copper plating process. Then, the surface of the substrate is etched into a conductor pattern to form a conductor circuit, and on the surface of the conductor circuit,
A roughened surface is formed by etching or the like. Then, after forming a resin insulating layer on the conductor circuit having this roughened surface, exposure and development processing is performed to form an opening for a via hole, and then UV curing and main curing are performed to form an interlayer resin insulating layer. To do.

【0003】さらに、層間樹脂絶縁層に酸や酸化剤など
により粗化処理を施した後、薄い無電解めっき層を形成
し、この無電解めっき層上にめっきレジストを形成し、
電気めっきにより厚付けを行い、めっきレジスト剥離
後、めっきレジスト下に存在している薄い無電解めっき
層をエッチング液により除去することにより独立した導
体回路を形成し、さらに、第二銅錯体と有機酸塩等によ
り導体回路表面に粗化面を形成する。この工程を繰り返
した後、最後に導体回路を保護するためのソルダーレジ
スト層を形成し、ICチップ等との接続のために開口を
形成し、露出した導体回路にめっき等を施し、半田ペー
ストを印刷して半田バンプを形成することにより、ビル
ドアップ多層プリント配線板の製造を完了する。
Further, after roughening the interlayer resin insulation layer with an acid or an oxidizing agent, a thin electroless plating layer is formed, and a plating resist is formed on the electroless plating layer.
After thickening by electroplating and removing the plating resist, an independent conductor circuit is formed by removing the thin electroless plating layer existing under the plating resist with an etching solution. A roughened surface is formed on the conductor circuit surface with an acid salt or the like. After repeating this process, finally, a solder resist layer for protecting the conductor circuit is formed, an opening is formed for connection with an IC chip, etc., the exposed conductor circuit is plated, and solder paste is applied. The manufacturing of the build-up multilayer printed wiring board is completed by printing and forming solder bumps.

【0004】しかしながら、このような方法によりビル
ドアップ多層プリント配線板を製造する場合、めっきレ
ジスト下に存在している薄い無電解めっき層をエッチン
グ液により除去すると、厚付けした電気めっき層の一部
も除去されてしまうため、電気めっき層が薄くなってし
まうという問題があった。また、粗化面を形成するため
にエッチングを行うと、導体回路の側面がエッチングさ
れすぎ、その形状がアンダーカット形状になったり、該
アンダーカット部分の粗化面の凹凸が小さい場合があっ
た。そのため、導体回路上に層間樹脂絶縁層を形成した
場合に、アンダーカット部分に樹脂が充填されなかった
り、アンダーカット部分と樹脂との密着性が低かったり
し、層間樹脂絶縁層にクラックが発生したり、層間樹脂
絶縁層と導体回路との剥離が発生するという問題があっ
た。
However, when the build-up multilayer printed wiring board is manufactured by such a method, if the thin electroless plating layer existing under the plating resist is removed by an etching solution, a part of the thickened electroplating layer is removed. Since it is also removed, there is a problem that the electroplating layer becomes thin. Further, when etching is performed to form a roughened surface, the side surface of the conductor circuit may be excessively etched, resulting in an undercut shape, or unevenness on the roughened surface of the undercut portion may be small. . Therefore, when the interlayer resin insulation layer is formed on the conductor circuit, the undercut portion is not filled with resin, or the adhesion between the undercut portion and the resin is low, and cracks occur in the interlayer resin insulation layer. In addition, there is a problem that the interlayer resin insulation layer and the conductor circuit are peeled off.

【発明が解決しようとする課題】[Problems to be Solved by the Invention]

【0005】そこで、このような問題を回避するため
に、電気めっきによる厚付けを行う際に、電気めっき層
を厚く、幅広く形成する方法もある。しかしながら、こ
の場合以下のような問題が生じる。即ち、電気めっき層
を厚く形成する場合には、図17に示すように、樹脂絶
縁層22上に薄膜導体層24を形成し(図17(a)参
照)、次に、薄膜導体層24上にめっきレジスト23を
形成した後(図17(b)参照)、電気めっき層25を
めっきレジスト23の厚さよりも厚くなるように形成す
る(図17(c)参照)。その結果、電気めっき層25
がめっきレジスト23の上部にまで形成され、めっきレ
ジスト23を剥離した際に、めっきレジスト23を全部
剥離させることができず、電気めっき層25側面の一部
にめっきレジスト残留物23aが存在してしまう(図1
7(d)参照)。
Therefore, in order to avoid such a problem, there is also a method of forming a thick and wide electroplating layer when performing thickening by electroplating. However, in this case, the following problems occur. That is, when the electroplating layer is formed thickly, as shown in FIG. 17, the thin film conductor layer 24 is formed on the resin insulating layer 22 (see FIG. 17A), and then on the thin film conductor layer 24. After the plating resist 23 is formed (see FIG. 17B), the electroplating layer 25 is formed to be thicker than the thickness of the plating resist 23 (see FIG. 17C). As a result, the electroplating layer 25
Is formed up to the top of the plating resist 23, and when the plating resist 23 is peeled off, the plating resist 23 cannot be completely peeled off, and the plating resist residue 23a exists on a part of the side surface of the electroplating layer 25. (Figure 1
7 (d)).

【0006】そのため、めっきレジスト23の下に存在
していた薄膜導体層を除去し(図17(e)参照)、さ
らに、電気めっき層23表面および薄膜導体層24側面
に粗化面を形成しようとした場合に、めっきレジスト残
留物23aが存在し、粗化面が形成されない部分が発生
してしまう(図17(f)参照)。このように、粗化面
の形成されない部分が存在すると、この部分では、導体
回路と樹脂絶縁層との密着性が不充分となり、層間樹脂
絶縁層と導体回路との剥離の原因となってしまう。
Therefore, the thin film conductor layer existing under the plating resist 23 should be removed (see FIG. 17 (e)), and a roughened surface should be formed on the surface of the electroplating layer 23 and the side surface of the thin film conductor layer 24. In that case, the plating resist residue 23a is present, and a portion where the roughened surface is not formed is generated (see FIG. 17 (f)). In this way, if there is a portion where the roughened surface is not formed, the adhesion between the conductor circuit and the resin insulating layer becomes insufficient at this portion, which causes separation between the interlayer resin insulating layer and the conductor circuit. .

【0007】また、電気めっき層25をめっきレジスト
23の厚さよりも厚く形成する場合には、電気めっき層
25の上面が平坦ならず、そのため、独立した導体回路
とした際に、厚さが不均一になるという問題もある。こ
のように、導体回路の厚さが不均一であると、得られる
多層プリント配線板が電気特性に劣るものとなってしま
う。
When the electroplating layer 25 is formed thicker than the thickness of the plating resist 23, the upper surface of the electroplating layer 25 is not flat, so that the thickness of the electroplating layer 25 is not uniform when it is formed as an independent conductor circuit. There is also the problem of becoming uniform. As described above, when the thickness of the conductor circuit is not uniform, the obtained multilayer printed wiring board has poor electrical characteristics.

【0008】また、電気めっき層を幅広く形成する場合
には、その分だけ、導体回路間が狭くなってしまうた
め、めっきレジストを剥離した後、該めっきレジスト下
に存在する薄膜導体層を除去しようとした際に、エッチ
ング液が導体回路間に充分に入りこめないことがある。
このような場合には、薄膜導体層の一部に除去されない
部分が生じ、導体回路間の短絡の原因となってしまう。
Further, when the electroplating layer is formed wide, the distance between the conductor circuits becomes narrower by that amount. Therefore, after removing the plating resist, the thin film conductor layer existing under the plating resist should be removed. In that case, the etching solution may not sufficiently enter between the conductor circuits.
In such a case, a part of the thin film conductor layer that is not removed occurs, which causes a short circuit between the conductor circuits.

【0009】また、電気めっき層を形成する際に、厚付
けを行ってもめっきレジスト上部に電気めっき層が形成
されないように、めっきレジストの厚さを厚く形成する
と、めっきレジストが厚くなるため、めっきレジスト非
形成部の深さが深くなり、その結果、めっきレジスト非
形成部の一部に電気めっき層を形成することができない
部分が発生する。
Further, when the electroplating layer is formed, if the electroplating layer is formed thick so that the electroplating layer is not formed on the plating resist even if the electroplating layer is thickened, the plating resist becomes thick, The depth of the plating resist non-formed portion becomes deep, and as a result, a portion where the electroplating layer cannot be formed occurs in a part of the plating resist non-formed portion.

【0010】本発明は、上述の問題を解決するためにな
されたものであり、その目的は、厚さが均一でアンダー
カット等がなく、表面全体に粗化面が形成された導体回
路を有し、その結果、層間樹脂絶縁層にクラックが発生
したり、層間樹脂絶縁層と導体回路との間で剥離が発生
したりすることがない多層プリント配線板の製造方法を
提供することにある。
The present invention has been made to solve the above problems, and an object thereof is to provide a conductor circuit having a uniform thickness, no undercut, etc., and a roughened surface formed on the entire surface. Then, as a result, it is an object of the present invention to provide a method for manufacturing a multilayer printed wiring board in which cracks do not occur in the interlayer resin insulating layer and peeling does not occur between the interlayer resin insulating layer and the conductor circuit.

【0011】[0011]

【課題を解決するための手段】本発明者らは、上記目的
の実現に向け鋭意研究した結果、めっきレジストを剥離
する前に第一のエッチング処理を行うことにより、めっ
きレジスト上の電気めっき層を除去するとともに、電気
めっき層をめっきレジストの厚さとほぼ同じ厚さとし、
続いて、上記めっきレジストを剥離した後に第二のエッ
チング処理を行うとともに粗化面形成処理を行うことに
より、厚さが均一でアンダーカットがなく、表面全体に
粗化面を有する導体回路が形成された多層プリント配線
板を製造できることを見いだし、以下に示す内容を要旨
構成とする発明に到達した。
Means for Solving the Problems As a result of intensive studies aimed at achieving the above object, the present inventors have found that an electroplating layer on a plating resist is formed by performing a first etching treatment before peeling the plating resist. And the thickness of the electroplating layer is almost the same as the thickness of the plating resist,
Then, after the plating resist is peeled off, a second etching process and a roughened surface forming process are performed to form a conductor circuit having a uniform thickness, no undercut, and a roughened surface on the entire surface. It was found that the above-mentioned multilayer printed wiring board can be manufactured, and an invention having the following contents as a gist constitution was reached.

【0012】即ち、本発明の多層プリント配線板の製造
方法は、基板上に導体回路と樹脂絶縁層とが順次形成さ
れ、これらの導体回路がバイアホールを介して接続され
てなる多層プリント配線板の製造方法であって、下記
(1)〜(4)の工程を含むことを特徴とする。 (1)上記基板上および/または上記樹脂絶縁層上に薄
膜導体層を形成する工程、(2)上記薄膜導体層上の一
部にドライフィルムを用いてめっきレジストを形成した
後、上記めっきレジスト非形成部に上記めっきレジスト
の厚さよりも厚い電気めっき層を形成する工程、(3)
第一のエッチング液を用いて上記電気めっき層をエッチ
ングする工程、および、(4)上記めっきレジストを剥
離した後、第二のエッチング液を用い、上記めっきレジ
ストの下に存在する薄膜導体層を除去するとともに上記
電気めっき層表面および上記薄膜導体層側面に粗化面を
形成する工程。
That is, the method for manufacturing a multilayer printed wiring board according to the present invention is a multilayer printed wiring board in which a conductor circuit and a resin insulating layer are sequentially formed on a substrate and these conductor circuits are connected through via holes. The manufacturing method of the above is characterized by including the following steps (1) to (4). (1) a step of forming a thin film conductor layer on the substrate and / or the resin insulating layer, (2) after forming a plating resist using a dry film on a part of the thin film conductor layer, and then the plating resist A step of forming an electroplating layer thicker than the thickness of the plating resist on the non-formation portion, (3)
A step of etching the electroplating layer with a first etching solution, and (4) removing the plating resist, and then using a second etching solution to remove a thin film conductor layer existing under the plating resist. A step of removing and forming a roughened surface on the surface of the electroplating layer and the side surface of the thin film conductor layer.

【0013】本発明の製造方法において、上記第一のエ
ッチング液は、塩化第二銅、塩化第二鉄、過硫酸塩、過
酸化水素/硫酸、アルカリエッチャントからなる群より
選択される少なくとも一種を含む溶液であることが望ま
しい。
In the manufacturing method of the present invention, the first etching solution is at least one selected from the group consisting of cupric chloride, ferric chloride, persulfate, hydrogen peroxide / sulfuric acid, and alkaline etchant. It is desirable that the solution contains.

【0014】また、上記第一のエッチング液は、第二銅
錯体と有機酸塩とを含む混合溶液、または、過酸化水素
と硫酸とを含む混合溶液であることが望ましい。
The first etching solution is preferably a mixed solution containing a cupric complex and an organic acid salt, or a mixed solution containing hydrogen peroxide and sulfuric acid.

【0015】上記製造方法において、上記第二のエッチ
ング液は、第二銅錯体と有機酸塩とを含む混合溶液、ま
たは、過酸化水素と硫酸とを含む混合溶液であることが
望ましい。
In the above manufacturing method, the second etching solution is preferably a mixed solution containing a cupric complex and an organic acid salt, or a mixed solution containing hydrogen peroxide and sulfuric acid.

【0016】また、上記製造方法において、上記第一の
エッチング液および上記第二のエッチング液は、第二銅
錯体と有機酸塩とを含む混合溶液または過酸化水素と硫
酸とを含む混合溶液であり、かつ、上記第一のエッチン
グ液および上記第二のエッチング液は、同一であること
が望ましい。
In the above manufacturing method, the first etching solution and the second etching solution are a mixed solution containing a cupric complex and an organic acid salt or a mixed solution containing hydrogen peroxide and sulfuric acid. It is desirable that the first etching liquid and the second etching liquid are the same.

【0017】また、上記製造方法において、上記(3)
の工程では、第一のエッチング液を用いて上記電気めっ
き層のエッチングを行った後、バフ研磨を行うことが望
ましい。
Further, in the above manufacturing method, the above (3)
In the step (1), it is desirable to perform buffing after etching the electroplating layer using the first etching liquid.

【0018】[0018]

【発明の実施の形態】本発明の多層プリント配線板の製
造方法は、基板上に導体回路と樹脂絶縁層とが順次形成
され、これらの導体回路がバイアホールを介して接続さ
れてなる多層プリント配線板の製造方法であって、下記
(1)〜(4)の工程を含むことを特徴とする。 (1)上記基板上および/または上記樹脂絶縁層上に薄
膜導体層を形成する工程、(2)上記薄膜導体層上の一
部にドライフィルムを用いてめっきレジストを形成した
後、上記めっきレジスト非形成部に上記めっきレジスト
の厚さよりも厚い電気めっき層を形成する工程、(3)
第一のエッチング液を用いて上記電気めっき層をエッチ
ングする工程、および、(4)上記めっきレジストを剥
離した後、第二のエッチング液を用い、上記めっきレジ
ストの下に存在する薄膜導体層を除去するとともに上記
電気めっき層表面および上記薄膜導体層側面に粗化面を
形成する工程。
BEST MODE FOR CARRYING OUT THE INVENTION A method for manufacturing a multilayer printed wiring board according to the present invention is a multilayer printed board in which a conductor circuit and a resin insulating layer are sequentially formed on a substrate, and these conductor circuits are connected through via holes. A method of manufacturing a wiring board is characterized by including the following steps (1) to (4). (1) a step of forming a thin film conductor layer on the substrate and / or the resin insulating layer, (2) after forming a plating resist using a dry film on a part of the thin film conductor layer, and then the plating resist A step of forming an electroplating layer thicker than the thickness of the plating resist on the non-formation portion, (3)
A step of etching the electroplating layer with a first etching solution, and (4) removing the plating resist, and then using a second etching solution to remove a thin film conductor layer existing under the plating resist. A step of removing and forming a roughened surface on the surface of the electroplating layer and the side surface of the thin film conductor layer.

【0019】上記多層プリント配線板の製造方法によれ
ば、めっきレジストを剥離する前に第一のエッチング処
理を行うため、めっきレジストの厚さより厚く形成され
た電気めっき層や、めっきレジストの上部に形成された
電気めっき層が除去され、その厚さが均一となる。その
結果、この工程の後に、めっきレジストの剥離処理を行
うと、めっきレジストは完全に剥離され、めっきレジス
ト残留物が導体回路の側面に存在することはない。本発
明では、上記めっきレジストを剥離した後に第二のエッ
チング処理を行うとともに粗化面形成処理を行うため、
厚さが均一でアンダーカットがなく、表面に粗化面を有
する導体回路が形成された多層プリント配線板を製造す
ることができ、このような製造方法で製造された多層プ
リント配線板では、上記した特性を有する導体回路が形
成されているため、樹脂絶縁層が導体回路に密着し、バ
イアホールも下の導体回路に密着する。その結果、接続
性、信頼性に優れた多層プリント配線板となる。
According to the above-mentioned method for manufacturing a multilayer printed wiring board, since the first etching treatment is performed before the plating resist is peeled off, the electroplating layer formed thicker than the thickness of the plating resist and the upper portion of the plating resist are formed. The formed electroplating layer is removed and its thickness becomes uniform. As a result, if the plating resist is peeled off after this step, the plating resist is completely peeled off, and the plating resist residue does not exist on the side surface of the conductor circuit. In the present invention, since the second etching treatment is performed and the roughened surface formation treatment is performed after the plating resist is peeled off,
It is possible to manufacture a multilayer printed wiring board having a uniform thickness and no undercut, and a conductor circuit having a roughened surface formed on the surface. In the multilayer printed wiring board manufactured by such a manufacturing method, Since the conductor circuit having the above characteristics is formed, the resin insulating layer adheres to the conductor circuit, and the via hole also adheres to the conductor circuit below. As a result, the multilayer printed wiring board has excellent connectivity and reliability.

【0020】図1は、本発明の製造方法において、樹脂
絶縁層上に導体回路を形成する工程の一例を示す断面図
である。本発明の製造方法では、図1に示すように、ま
ず、樹脂絶縁層22上に薄膜導体層24を形成する(図
1(a)参照)。上記樹脂絶縁層とは、例えば、層間樹
脂絶縁層のことをいう。
FIG. 1 is a sectional view showing an example of a step of forming a conductor circuit on a resin insulating layer in the manufacturing method of the present invention. In the manufacturing method of the present invention, as shown in FIG. 1, first, the thin film conductor layer 24 is formed on the resin insulating layer 22 (see FIG. 1A). The resin insulation layer means, for example, an interlayer resin insulation layer.

【0021】薄膜導体層24の材質としては、例えば、
スズ、亜鉛、銅、ニッケル、コバルト、タリウム、鉛等
が挙げられる。これらのなかでは、電気特性、経済性等
を考慮すると銅が望ましい。薄膜導体層24を形成する
方法としては、例えば、スパッタリング、無電解めっ
き、蒸着等が挙げられる。薄膜導体層24の厚さは、
0.3〜2.0μmが望ましい。上記厚さが0.3μm
未満では、樹脂絶縁層表面に粗化面が形成されている場
合、該粗化面の形状に薄膜導体層が追従することができ
ない場合があり、2.0μmを超えると、後述する工程
で薄膜導体層を除去する際に、薄膜導体層を完全に除去
することができず、短絡の原因となる場合があるからで
ある。なお、上記樹脂絶縁層の材料については後述す
る。
As the material of the thin film conductor layer 24, for example,
Examples thereof include tin, zinc, copper, nickel, cobalt, thallium and lead. Among these, copper is preferable in consideration of electrical characteristics, economy, and the like. Examples of the method for forming the thin film conductor layer 24 include sputtering, electroless plating, vapor deposition and the like. The thickness of the thin film conductor layer 24 is
0.3 to 2.0 μm is desirable. The thickness is 0.3 μm
When the thickness is less than 1.0 μm, the thin film conductor layer may not be able to follow the shape of the roughened surface when the roughened surface is formed on the surface of the resin insulating layer. This is because the thin film conductor layer cannot be completely removed when removing the conductor layer, which may cause a short circuit. The material of the resin insulation layer will be described later.

【0022】次に、薄膜導体層24上の一部にドライフ
ィルムを用いてめっきレジスト23を形成する(図1
(b)参照)。めっきレジスト23を形成する方法とし
ては、例えば、感光性ドライフィルムを薄膜導体層24
上に貼り付けた後、露光、現像処理を施してめっきレジ
スト非形成部を除去する方法等が挙げられる。上記ドラ
イフィルムとしては特に限定されず、例えば、市販の感
光性ドライフィルム等が挙げられる。めっきレジスト2
3の厚さとしては特に限定されず、形成する導体回路の
厚さ等を考慮して適宜選択すればよいが、通常、15〜
30μmが望ましい。
Next, a plating resist 23 is formed on a part of the thin film conductor layer 24 by using a dry film (see FIG. 1).
(See (b)). As a method for forming the plating resist 23, for example, a photosensitive dry film is used as the thin film conductor layer 24.
Examples of the method include a method of removing the plating resist non-formation portion by performing exposure and development treatment after the film is pasted on. The dry film is not particularly limited, and examples thereof include a commercially available photosensitive dry film and the like. Plating resist 2
The thickness of 3 is not particularly limited and may be appropriately selected in consideration of the thickness of the conductor circuit to be formed, etc.
30 μm is desirable.

【0023】次に、薄膜導体層24上のめっきレジスト
23非形成部に電気めっき層25を形成する。電気めっ
き層25は図1(c)に示すように、メッキレジスト2
3の厚さよりも厚く形成する。これは、電気めっき層2
5を厚く形成しておくことにより、後述するエッチング
処理を施して粗化面を有する導体回路を形成する際に、
該導体回路が薄くなりすぎず、所望の形状の導体回路を
形成することができるからである。このとき、電気めっ
き層25はめっきレジスト23の上部にまで形成しても
よい。
Next, an electroplating layer 25 is formed on the thin film conductor layer 24 on the portion where the plating resist 23 is not formed. As shown in FIG. 1C, the electroplating layer 25 is formed on the plating resist 2
It is formed thicker than the thickness of 3. This is the electroplating layer 2
By forming 5 thickly, when conducting a later-described etching process to form a conductor circuit having a roughened surface,
This is because the conductor circuit can be formed in a desired shape without becoming too thin. At this time, the electroplating layer 25 may be formed up to the upper part of the plating resist 23.

【0024】続いて、第一のエッチング液を用いて電気
めっき層25表層部を除去する(図1(d)参照)。こ
の場合、電気めっき層25の側面はめっきレジスト23
と接触しているため第一のエッチング液により除去され
ることがなく、電気めっき層25の表層部だけが第一の
エッチング液により除去されることとなる。そのため、
この工程を行うことにより、めっきレジスト23の上部
に形成された電気めっき層25が除去されるとともに、
電気めっき層25の上面が平坦化され、厚さの均一な電
気めっき層25を形成することができる。
Subsequently, the surface layer portion of the electroplating layer 25 is removed using the first etching solution (see FIG. 1 (d)). In this case, the side surface of the electroplating layer 25 has the plating resist 23.
Since it is in contact with the first etching solution, it is not removed by the first etching solution, and only the surface layer portion of the electroplated layer 25 is removed by the first etching solution. for that reason,
By performing this step, the electroplating layer 25 formed on the plating resist 23 is removed, and
The upper surface of the electroplated layer 25 is flattened, and the electroplated layer 25 having a uniform thickness can be formed.

【0025】上記第一のエッチング液を用いて電気めっ
き層25の表層部を除去した後、電気めっき層25上面
のバフ研磨を行なってもよい。特に、上記第一のエッチ
ング液を用いて電気めっき層25の表層部を除去した際
に、あまり長時間エッチングを行わなかった場合や低濃
度のエッチング液を用いてエッチングを行なった場合
に、バフ研磨を行なってもよい。
After removing the surface layer portion of the electroplating layer 25 using the first etching solution, the buffing of the upper surface of the electroplating layer 25 may be performed. In particular, when the surface layer portion of the electroplating layer 25 is removed by using the first etching solution described above, when etching is not performed for a long time or etching is performed by using a low concentration etching solution, the buffing is performed. You may grind.

【0026】これは、厚く形成した電気めっき層が、エ
ッチングにより薄くなることを避けるために、エッチン
グの条件を穏やかにした場合に、めっきレジスト23の
上部に電気めっき層が僅かに残留する場合があり、この
場合に、めっきレジスト23の上部に残留した電気めっ
き層をバフ研磨を用いて除去することにより、後の工程
でめっきレジスト23を確実に除去することができるか
らである。
This is because, in order to prevent the thickly formed electroplating layer from being thinned by etching, when the etching conditions are moderated, the electroplating layer may slightly remain above the plating resist 23. This is because, in this case, by removing the electroplating layer remaining on the upper portion of the plating resist 23 by buffing, the plating resist 23 can be reliably removed in a subsequent step.

【0027】上記第一のエッチング液としては、例え
ば、塩化第二銅、塩化第二鉄、過硫酸塩、過酸化水素/
硫酸、アルカリエッチャント等が挙げられる。これらの
第一のエッチング液は、単独で用いてもよいし、2種以
上併用してもよい。このようなエッチング液を用いて、
第一のエッチング処理を行う場合は、比較的薄い濃度の
エッチング液を用いて短時間でエッチング処理を行うこ
とにより、電気めっき層の厚さを確保する。そして、エ
ッチング処理終了後にバフ研磨を行うことにより電気め
っき層の上面をある程度平坦化するとともに、めっきレ
ジストの上部に、電気めっき層の残留物が存在する場合
には、これを除去してもよい。上記エッチング液を用い
て第一のエッチング処理を行う際の具体的な条件は、電
気めっき層の厚さや電気めっき層を構成する金属の種類
等を考慮して適宜選択すればよい。
Examples of the first etching solution include cupric chloride, ferric chloride, persulfate, hydrogen peroxide /
Sulfuric acid, alkali etchant, etc. may be mentioned. These first etching solutions may be used alone or in combination of two or more. With such an etching solution,
When performing the first etching process, the thickness of the electroplated layer is secured by performing the etching process in a short time using an etching solution having a relatively low concentration. Then, after the etching process is completed, buffing is performed to flatten the upper surface of the electroplating layer to some extent, and when a residue of the electroplating layer is present on the upper portion of the plating resist, it may be removed. . Specific conditions for performing the first etching treatment using the above etching solution may be appropriately selected in consideration of the thickness of the electroplating layer, the type of metal forming the electroplating layer, and the like.

【0028】また、上記第一のエッチング液としては、
例えば、第二銅錯体と有機酸塩とを含む混合溶液や、過
酸化水素と硫酸とを含む混合溶液等を用いてもよい。上
記第一のエッチング液として、第二銅錯体と有機酸塩と
を含む混合溶液や、過酸化水素と硫酸とを含む混合溶液
を用いた場合には、図1(d)に示すように、電気めっ
き層25表層部を除去するとともに、導体回路の上面に
粗化面25aを形成することができる。そのため、後述
する工程を経て、独立した導体回路を形成した際に、該
導体回路は充分な粗さの粗化面を有することとなる。
As the first etching solution,
For example, a mixed solution containing a cupric complex and an organic acid salt, a mixed solution containing hydrogen peroxide and sulfuric acid, or the like may be used. When a mixed solution containing a cupric complex and an organic acid salt or a mixed solution containing hydrogen peroxide and sulfuric acid is used as the first etching solution, as shown in FIG. It is possible to remove the surface layer portion of the electroplating layer 25 and form the roughened surface 25a on the upper surface of the conductor circuit. Therefore, when an independent conductor circuit is formed through the steps described below, the conductor circuit has a roughened surface with sufficient roughness.

【0029】上記第二銅錯体としては特に限定されない
が、アゾール類の第二銅錯体が望ましい。この種の第二
銅錯体は、金属銅等を酸化する酸化剤として作用する。
上記アゾール類としては、ジアゾール、トリアゾール、
テトラゾールが望ましい。なかでも、イミダゾール、2
−メチルイミダゾール、2−エチルイミダゾール、2−
エチル−4−メチルイミダゾール、2−フェニルイミダ
ゾール、2−ウンデシルイミダゾール等が望ましい。上
記第二銅錯体の添加量は、1〜15重量%が望ましい。
上記範囲の添加量では、第二銅錯体の溶解性および安定
性に優れるからである。
The cupric complex is not particularly limited, but cuprous complexes of azoles are preferable. This type of cupric complex acts as an oxidizing agent that oxidizes metallic copper and the like.
As the azoles, diazole, triazole,
Tetrazole is preferred. Among them, imidazole, 2
-Methylimidazole, 2-ethylimidazole, 2-
Ethyl-4-methylimidazole, 2-phenylimidazole, 2-undecylimidazole and the like are desirable. The addition amount of the cupric complex is preferably 1 to 15% by weight.
This is because when the amount added is in the above range, the solubility and stability of the cupric complex are excellent.

【0030】上記有機酸は、酸化銅を溶解させるため
に、上記第二銅錯体とともに配合する。アゾール類の第
二銅錯体を用いる場合には、有機酸は、蟻酸、酢酸、プ
ロピオン酸、酪酸、吉相酸、カプロン酸、アクリル酸、
クロトン酸、シュウ酸、マロン酸、コハク酸、グルタル
酸、マレイン酸、安息香酸、グリコール酸、乳酸、リン
ゴ酸、スルファミン酸からなる群より選択される少なく
とも一種が望ましい。また、有機酸の含有量は、0.1
〜30重量%が好ましい。酸化された銅の溶解性を維持
し、かつ、溶解安定性を確保するためである。
The organic acid is blended with the cupric complex to dissolve copper oxide. When a cupric complex of an azole is used, the organic acid is formic acid, acetic acid, propionic acid, butyric acid, valeric acid, caproic acid, acrylic acid,
At least one selected from the group consisting of crotonic acid, oxalic acid, malonic acid, succinic acid, glutaric acid, maleic acid, benzoic acid, glycolic acid, lactic acid, malic acid and sulfamic acid is desirable. The content of organic acid is 0.1
-30% by weight is preferred. This is for maintaining the solubility of the oxidized copper and ensuring the dissolution stability.

【0031】上記第二銅錯体と有機酸塩とを含む混合溶
液には、銅の溶解やアゾール類の酸化作用を補助するた
めに、フッ素イオン、塩素イオン、臭素イオン等のハロ
ゲンイオンを加えてもよい。上記ハロゲンイオンは、塩
酸、塩化ナトリウム等として供給することかできる。ハ
ロゲンイオンの添加量は、0.01〜20重量%が望ま
しい。層間樹脂絶縁層との密着性に優れた粗化面を形成
することができるからである。
To the mixed solution containing the cupric complex and the organic acid salt, halogen ions such as fluorine ion, chlorine ion and bromine ion are added in order to assist the dissolution of copper and the oxidation action of azoles. Good. The halogen ions can be supplied as hydrochloric acid, sodium chloride or the like. The amount of halogen ions added is preferably 0.01 to 20% by weight. This is because it is possible to form a roughened surface having excellent adhesion to the interlayer resin insulation layer.

【0032】上記第二銅錯体と有機酸塩とを含む混合溶
液は、上記第二銅錯体と有機酸と必要に応じてハロゲン
イオンとを、水に溶解することにより調製することがで
きる。また、市販のメック社製、商品名「メックエッチ
ボンド」を用いることができる。また、上記第二銅錯体
と有機酸塩とを含む混合溶液や上記過酸化水素と硫酸と
を含む混合溶液は、添加剤や安定剤を含んでいてもよ
い。
The mixed solution containing the cupric complex and the organic acid salt can be prepared by dissolving the cupric complex, the organic acid, and optionally a halogen ion in water. Further, a commercially available product manufactured by Mec Co., Ltd. under the trade name of "Mech Etch Bond" can be used. Further, the mixed solution containing the cupric complex and the organic acid salt and the mixed solution containing hydrogen peroxide and sulfuric acid may contain an additive or a stabilizer.

【0033】次に、めっきレジスト23を剥離し(図1
(e)参照)、その後、第二のエッチング液を用い、め
っきレジスト23の下に存在する薄膜導体層24を除去
するとともに電気めっき層25表面および薄膜導体層2
4側面に粗化面25aおよび粗化面24aを形成する
(図1(f)参照)。
Next, the plating resist 23 is peeled off (see FIG.
(See (e)), and then using the second etching solution, the thin film conductor layer 24 existing under the plating resist 23 is removed and the surface of the electroplating layer 25 and the thin film conductor layer 2 are removed.
A roughened surface 25a and a roughened surface 24a are formed on the four side surfaces (see FIG. 1 (f)).

【0034】上記第二のエッチング液としては、例え
ば、第二銅錯体と有機酸塩とを含む混合溶液、過酸化水
素と硫酸とを含む混合溶液等が挙げられる。上記第二の
エッチング液として、どのエッチング液を使用するか
は、第一のエッチング液を考慮して選択するのが望まし
く、具体的には、第一のエッチンク液および第二のエッ
チング液として、同一のエッチング液を用いることが望
ましい。
Examples of the second etching solution include a mixed solution containing a cupric complex and an organic acid salt, a mixed solution containing hydrogen peroxide and sulfuric acid, and the like. Which etching solution is used as the second etching solution is preferably selected in consideration of the first etching solution, and specifically, as the first etching solution and the second etching solution, It is desirable to use the same etching solution.

【0035】このような工程を経ることにより、樹脂絶
縁層上に表面に粗化面を有する導体回路を形成すること
ができる。なお、図1を参照しながら、樹脂絶縁層上に
導体回路を形成する方法について説明したが、基板上に
導体回路を形成する場合にも同様の方法を用いることが
できる。
Through these steps, it is possible to form a conductor circuit having a roughened surface on the resin insulating layer. Although the method for forming the conductor circuit on the resin insulating layer has been described with reference to FIG. 1, the same method can be used for forming the conductor circuit on the substrate.

【0036】次に、本発明のプリント配線板の製造方法
について、工程順に説明する。 (1) 本発明のプリント配線板の製造方法においては、ま
ず、絶縁性基板の表面に導体回路が形成された基板を作
製する。
Next, the method for manufacturing a printed wiring board of the present invention will be described in the order of steps. (1) In the method for producing a printed wiring board of the present invention, first, a substrate having a conductor circuit formed on the surface of an insulating substrate is produced.

【0037】上記絶縁性基板としては、樹脂基板が望ま
しく、具体的には、例えば、ガラスエポキシ基板、ポリ
エステル基板、ポリイミド基板、ビスマレイミド−トリ
アジン樹脂基板、熱硬化性ポリフェニレンエーテル基
板、フッ素樹脂基板、セラミック基板、銅張積層板、R
CC基板などが挙げられる。このとき、この絶縁性基板
に貫通孔を設けてもよい。この場合、貫通孔は直径10
0〜300μmのドリル、レーザ光等を用いて形成する
ことが望ましい。
As the insulating substrate, a resin substrate is desirable, and specifically, for example, a glass epoxy substrate, a polyester substrate, a polyimide substrate, a bismaleimide-triazine resin substrate, a thermosetting polyphenylene ether substrate, a fluororesin substrate, Ceramic substrate, copper clad laminate, R
Examples include CC substrates. At this time, a through hole may be provided in this insulating substrate. In this case, the through hole has a diameter of 10
It is desirable to use a drill of 0 to 300 μm, a laser beam, or the like.

【0038】(2) 次に、上述したような方法を用いて、
上記基板上に導体回路を形成する。即ち、無電解めっき
等により基板上に薄膜導体層を形成し、さらに、該薄膜
導体層上の一部にめっきレジストを形成した後、めっき
レジスト非形成部に、電気めっき層を形成する。続い
て、上記第一のエッチング液を用いて上記電気めっき層
表層部を除去し、さらに、上記めっきレジストを剥離し
た後、上記第二のエッチング液を用いて該めっきレジス
ト下に存在する薄膜導体層を除去するとともに、上記電
気めっき層表面および上記薄膜導体層側面に粗化面を形
成する。
(2) Next, using the method as described above,
Conductor circuits are formed on the substrate. That is, a thin film conductor layer is formed on a substrate by electroless plating, a plating resist is formed on a part of the thin film conductor layer, and then an electroplating layer is formed on a plating resist non-forming portion. Subsequently, the electroplating layer surface layer portion is removed using the first etching solution, and the plating resist is peeled off, and then the thin film conductor existing under the plating resist is used using the second etching solution. The layer is removed, and a roughened surface is formed on the surface of the electroplated layer and the side surface of the thin film conductor layer.

【0039】上記無電解めっきとしては銅めっきが望ま
しい。また、このとき形成される粗化面の平均粗度Rz
は、0.1〜5μmが望ましい。さらに、導体回路と層
間樹脂絶縁層との密着性、金属層のエッチングされやす
さ等を考慮すると2〜4μmがより望ましい。また、絶
縁性基板に貫通孔を設けた場合には、薄膜導体層を形成
する際に、該貫通孔の壁面にも同時に無電解めっきを施
してスルーホールを形成することにより、基板の両面の
導体回路間を電気的に接続してもよい。
Copper plating is desirable as the electroless plating. Further, the average roughness Rz of the roughened surface formed at this time
Is preferably 0.1 to 5 μm. Furthermore, considering the adhesion between the conductor circuit and the interlayer resin insulation layer, the easiness of etching of the metal layer, and the like, the thickness is more preferably 2 to 4 μm. Further, in the case where the through hole is provided in the insulating substrate, when the thin film conductor layer is formed, the wall surface of the through hole is also electroless plated at the same time to form the through hole. The conductor circuits may be electrically connected.

【0040】また、上記したような方法に代えて、以下
のような方法を用いて基板上に導体回路を形成してもよ
い。即ち、銅張基板を用いるか、基板上に無電解めっき
を施してベタの導体層を形成した後、基板上に導体回路
形状のエッチングレジストを形成し、エッチングを行う
ことにより導体回路を形成してもよい。
Further, instead of the above method, the following method may be used to form the conductor circuit on the substrate. That is, a copper clad substrate is used, or electroless plating is performed on the substrate to form a solid conductor layer, then a conductor circuit-shaped etching resist is formed on the substrate, and etching is performed to form a conductor circuit. May be.

【0041】さらに、この無電解めっきの後、通常、無
電解めっき層表面とスルーホールを形成した場合にはス
ルーホール内壁との粗化形成処理を行う。粗化形成処理
方法としては、例えば、黒化(酸化)−還元処理、有機
酸と第二銅錯体の混合水溶液によるスプレー処理、Cu
−Ni−P針状合金めっきによる処理等が挙げられる。
After the electroless plating, a roughening treatment is usually performed on the surface of the electroless plating layer and the inner wall of the through hole when the through hole is formed. Examples of the roughening formation treatment method include blackening (oxidation) -reduction treatment, spray treatment with a mixed aqueous solution of an organic acid and a cupric complex, and Cu.
-Ni-P needle-like alloy plating may be used.

【0042】上記黒化(酸化)−還元処理の具体的な方
法としては、NaOH(10g/l)、NaClO2
(40g/l)、Na3 PO4 (6g/l)を含む水溶
液を黒化浴(酸化浴)とする黒化処理、および、NaO
H(10g/l)、NaBH4 (6g/l)を含む水溶
液を還元浴とする還元処理を行う方法等が挙げられる。
As a concrete method of the above blackening (oxidation) -reduction treatment, NaOH (10 g / l), NaClO 2
(40 g / l), a blackening treatment using an aqueous solution containing Na 3 PO 4 (6 g / l) as a blackening bath (oxidizing bath), and NaO
Examples thereof include a method of performing reduction treatment using an aqueous solution containing H (10 g / l) and NaBH 4 (6 g / l) as a reducing bath.

【0043】(3) 次に、この導体回路が形成された基板
上に層間樹脂絶縁層を形成する。上記層間樹脂絶縁層の
材料としては、粗化面形成用樹脂組成物、ポリフェニレ
ンエーテル樹脂、ポリオレフィン樹脂、フッ素樹脂、熱
可塑性エラストマー等が挙げられる。上記層間樹脂絶縁
層は、未硬化の樹脂を塗布して成形してもよく、また、
未硬化の樹脂フィルムを熱圧着して形成してもよい。さ
らに、未硬化の樹脂フィルムの片面に銅箔等の金属層が
形成された樹脂フィルムを貼付してもよい。
(3) Next, an interlayer resin insulation layer is formed on the substrate on which the conductor circuit is formed. Examples of the material for the interlayer resin insulating layer include a resin composition for forming a roughened surface, a polyphenylene ether resin, a polyolefin resin, a fluororesin, and a thermoplastic elastomer. The interlayer resin insulation layer may be formed by applying an uncured resin,
It may be formed by thermocompression bonding an uncured resin film. Further, a resin film having a metal layer such as a copper foil formed on one surface of the uncured resin film may be attached.

【0044】上記粗化面形成用樹脂組成物としては、例
えば、酸または酸化剤に可溶性の粒子(以下、可溶性粒
子という)が酸または酸化剤に難溶性の樹脂(以下、難
溶性樹脂という)中に分散したものが挙げられる。な
お、上記「難溶性」および「可溶性」という語は、同一
の粗化液に同一時間浸漬した場合に、相対的に溶解速度
の早いものを便宜上「可溶性」といい、相対的に溶解速
度の遅いものを便宜上「難溶性」と呼ぶ。
Examples of the resin composition for forming a roughened surface include a resin in which particles soluble in an acid or an oxidizing agent (hereinafter referred to as soluble particles) are hardly soluble in an acid or an oxidizing agent (hereinafter referred to as a poorly soluble resin). The thing dispersed in is mentioned. It should be noted that the terms "poorly soluble" and "soluble" are referred to as "soluble" for the sake of convenience, and those having a relatively high dissolution rate when immersed in the same roughening solution for the same time are referred to as "relatively soluble". The slow one is called "poorly soluble" for convenience.

【0045】上記可溶性粒子としては、例えば、酸また
は酸化剤に可溶性の樹脂粒子(以下、可溶性樹脂粒
子)、酸または酸化剤に可溶性の無機粒子(以下、可溶
性無機粒子)、酸または酸化剤に可溶性の金属粒子(以
下、可溶性金属粒子)等が挙げられる。これらの可溶性
粒子は、単独で用いてもよいし、2種以上併用してもよ
い。
Examples of the soluble particles include resin particles soluble in an acid or an oxidizing agent (hereinafter, soluble resin particles), inorganic particles soluble in an acid or an oxidizing agent (hereinafter, soluble inorganic particles), acid or an oxidizing agent. Examples thereof include soluble metal particles (hereinafter, soluble metal particles). These soluble particles may be used alone or in combination of two or more kinds.

【0046】上記可溶性粒子の形状(粒径等)としては
特に限定されないが、(a)平均粒径が10μm以下の
可溶性粒子、(b)平均粒径が2μm以下の可溶性粒子
を凝集させた凝集粒子、(c)平均粒径が2〜10μm
の可溶性粒子と平均粒径が2μm以下の可溶性粒子との
混合物、(d)平均粒径が2〜10μmの可溶性粒子の
表面に平均粒径が2μm以下の耐熱性樹脂粉末または無
機粉末のいずれか少なくとも1種を付着させてなる疑似
粒子、(e)平均粒径が0.1〜0.8μmの可溶性粒
子と平均粒径が0.8μmを超え、2μm未満の可溶性
粒子との混合物、(f)平均粒径が0.1〜1.0μm
の可溶性粒子を用いることが望ましい。これらは、より
複雑なアンカーを形成することができるからである。
The shape (particle size, etc.) of the soluble particles is not particularly limited, but (a) soluble particles having an average particle size of 10 μm or less and (b) aggregating soluble particles having an average particle size of 2 μm or less are aggregated. Particles, (c) average particle size 2 to 10 μm
Mixture of soluble particles having a mean particle size of 2 μm or less, and (d) a heat-resistant resin powder having a mean particle size of 2 μm or less or an inorganic powder on the surface of the soluble particles having a mean particle size of 2 to 10 μm. (F) a mixture of soluble particles having an average particle size of 0.1 to 0.8 μm and soluble particles having an average particle size of more than 0.8 μm and less than 2 μm, (f) ) Average particle size is 0.1 to 1.0 μm
It is desirable to use soluble particles of This is because they can form more complex anchors.

【0047】上記可溶性樹脂粒子としては、熱硬化性樹
脂、熱可塑性樹脂等からなるものが挙げられ、酸あるい
は酸化剤からなる溶液に浸漬した場合に、上記難溶性樹
脂よりも溶解速度が速いものであれば特に限定されな
い。上記可溶性樹脂粒子の具体例としては、例えば、エ
ポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフ
ェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂、アミ
ノ樹脂(メラミン樹脂、尿素樹脂、グアナミン樹脂)等
からなるものが挙げられ、これらの樹脂の一種からなる
ものであってもよいし、2種以上の樹脂の混合物からな
るものであってもよい。
Examples of the soluble resin particles include those made of a thermosetting resin, a thermoplastic resin, etc., which have a faster dissolution rate than the hardly soluble resin when immersed in a solution containing an acid or an oxidizing agent. It is not particularly limited as long as it is. Specific examples of the soluble resin particles, for example, those made of epoxy resin, phenol resin, polyimide resin, polyphenylene resin, polyolefin resin, fluororesin, amino resin (melamine resin, urea resin, guanamine resin) and the like, It may be one of these resins or a mixture of two or more resins.

【0048】また、上記可溶性樹脂粒子としては、ゴム
からなる樹脂粒子を用いることもできる。上記ゴムとし
ては、例えば、ポリブタジエンゴム、エポキシ変性、ウ
レタン変性、(メタ)アクリロニトリル変性等の各種変
性ポリブタジエンゴム、カルボキシル基を含有した(メ
タ)アクリロニトリル・ブタジエンゴム等が挙げられ
る。これらのゴムを使用することにより、可溶性樹脂粒
子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸
を用いて可溶性樹脂粒子を溶解する際には、強酸以外の
酸でも溶解することができ、酸化剤を用いて可溶性樹脂
粒子を溶解する際には、比較的酸化力の弱い過マンガン
酸でも溶解することができる。また、クロム酸を用いた
場合でも、低濃度で溶解することができる。そのため、
酸や酸化剤が樹脂表面に残留することがなく、後述する
ように、粗化面形成後、塩化パラジウム等の触媒を付与
する際に、触媒が付与されなかったり、触媒が酸化され
たりすることがない。
As the soluble resin particles, resin particles made of rubber can be used. Examples of the rubber include polybutadiene rubber, various modified polybutadiene rubbers such as epoxy-modified, urethane-modified, (meth) acrylonitrile-modified, and (meth) acrylonitrile-butadiene rubber containing a carboxyl group. By using these rubbers, the soluble resin particles are easily dissolved in the acid or the oxidizing agent. That is, when dissolving soluble resin particles using an acid, it is possible to dissolve an acid other than a strong acid, and when dissolving soluble resin particles using an oxidizing agent, permanganese, which has a relatively weak oxidizing power, is dissolved. It can be dissolved in acid. Even when chromic acid is used, it can be dissolved at a low concentration. for that reason,
No acid or oxidant remains on the resin surface, and as described later, when a catalyst such as palladium chloride is applied after the roughened surface is formed, the catalyst is not applied or the catalyst is oxidized. There is no.

【0049】上記可溶性無機粒子としては、例えば、ア
ルミニウム化合物、カルシウム化合物、カリウム化合
物、マグネシウム化合物およびケイ素化合物からなる群
より選択される少なくとも一種からなる粒子等が挙げら
れる。
Examples of the soluble inorganic particles include particles made of at least one selected from the group consisting of aluminum compounds, calcium compounds, potassium compounds, magnesium compounds and silicon compounds.

【0050】上記アルミニウム化合物としては、例え
ば、アルミナ、水酸化アルミニウム等が挙げられ、上記
カルシウム化合物としては、例えば、炭酸カルシウム、
水酸化カルシウム等が挙げられ、上記カリウム化合物と
しては、例えば、炭酸カリウム等が挙げられ、上記マグ
ネシウム化合物としては、例えば、マグネシア、ドロマ
イト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ
素化合物としては、例えば、シリカ、ゼオライト等が挙
げられる。これらは単独で用いてもよいし、2種以上併
用してもよい。
Examples of the aluminum compound include alumina and aluminum hydroxide, and examples of the calcium compound include calcium carbonate and
Examples thereof include calcium hydroxide and the like, examples of the potassium compound include potassium carbonate and the like, examples of the magnesium compound include magnesia, dolomite, basic magnesium carbonate and the like, and examples of the silicon compound include: Examples thereof include silica and zeolite. These may be used alone or in combination of two or more.

【0051】上記可溶性金属粒子としては、例えば、
銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、
マグネシウム、カルシウムおよびケイ素からなる群より
選択される少なくとも一種からなる粒子等が挙げられ
る。また、これらの可溶性金属粒子は、絶縁性を確保す
るために、表層が樹脂等により被覆されていてもよい。
Examples of the soluble metal particles include, for example,
Copper, nickel, iron, zinc, lead, gold, silver, aluminum,
Examples thereof include particles made of at least one selected from the group consisting of magnesium, calcium and silicon. The surface layer of these soluble metal particles may be coated with a resin or the like in order to ensure insulation.

【0052】上記可溶性粒子を、2種以上混合して用い
る場合、混合する2種の可溶性粒子の組み合わせとして
は、樹脂粒子と無機粒子との組み合わせが望ましい。両
者とも導電性が低くいため樹脂フィルムの絶縁性を確保
することができるとともに、難溶性樹脂との間で熱膨張
の調整が図りやすく、樹脂フィルムからなる層間樹脂絶
縁層にクラックが発生せず、層間樹脂絶縁層と導体回路
との間で剥離が発生しないからである。
When two or more kinds of the above-mentioned soluble particles are mixed and used, the combination of the two kinds of soluble particles to be mixed is preferably a combination of resin particles and inorganic particles. Both can ensure the insulation of the resin film because the conductivity is low, it is easy to adjust the thermal expansion with the poorly soluble resin, cracks do not occur in the interlayer resin insulation layer made of the resin film, This is because peeling does not occur between the interlayer resin insulation layer and the conductor circuit.

【0053】上記難溶性樹脂としては、層間樹脂絶縁層
に酸または酸化剤を用いて粗化面を形成する際に、粗化
面の形状を保持できるものであれば特に限定されず、例
えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等
が挙げられる。また、これらの樹脂に感光性を付与した
感光性樹脂であってもよい。これらのなかでは、熱硬化
性樹脂を含有しているものが望ましい。それにより、め
っき液または種々の加熱処理によっても粗化面の形状を
保持することができるからである。
The sparingly soluble resin is not particularly limited as long as it can maintain the shape of the roughened surface when the roughened surface is formed in the interlayer resin insulating layer using an acid or an oxidizing agent. Examples thereof include thermosetting resins, thermoplastic resins, and composites thereof. Further, it may be a photosensitive resin obtained by imparting photosensitivity to these resins. Among these, those containing a thermosetting resin are desirable. This is because the shape of the roughened surface can be maintained by the plating solution or various heat treatments.

【0054】上記熱硬化性樹脂としては、例えば、エポ
キシ樹脂、フェノール樹脂、ポリイミド樹脂等が挙げら
れる。また、感光化した樹脂としては、例えば、メタク
リル酸やアクリル酸等と熱硬化基とをアクリル化反応さ
せたものが挙げられる。。特に、エポキシ樹脂をアクリ
レート化したものが望ましい。これらのなかでは、1分
子中に、2個以上のエポキシ基を有するエポキシ樹脂が
より望ましい。前述の粗化面を形成することができるば
かりでなく、耐熱性等にも優れてるため、ヒートサイク
ル条件下においても、金属層に応力の集中が発生せず、
金属層の剥離などが起きにくいからである。
Examples of the thermosetting resin include epoxy resin, phenol resin, polyimide resin and the like. Examples of the sensitized resin include those obtained by subjecting methacrylic acid, acrylic acid and the like to an acrylation reaction with a thermosetting group. . In particular, an acrylated epoxy resin is desirable. Among these, an epoxy resin having two or more epoxy groups in one molecule is more desirable. Not only can the roughened surface described above be formed, but because it is also excellent in heat resistance, etc., stress concentration does not occur in the metal layer even under heat cycle conditions,
This is because peeling of the metal layer is unlikely to occur.

【0055】上記エポキシ樹脂としては、例えば、クレ
ゾールノボラック型エポキシ樹脂、ビスフェノールA型
エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェ
ノールノボラック型エポキシ樹脂、アルキルフェノール
ノボラック型エポキシ樹脂、ビフェノールF型エポキシ
樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエ
ン型エポキシ樹脂、フェノール類とフェノール性水酸基
を有する芳香族アルデヒドとの縮合物のエポキシ化物、
トリグリシジルイソシアヌレート、脂環式エポキシ樹脂
等が挙げられる。これらは、単独で用いてもよく、2種
以上を併用してもよい。それにより、耐熱性等に優れる
ものとなる。
Examples of the epoxy resin include cresol novolac type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, phenol novolac type epoxy resin, alkylphenol novolac type epoxy resin, biphenol F type epoxy resin, naphthalene type epoxy resin. Resin, dicyclopentadiene type epoxy resin, epoxidized product of a condensation product of a phenol and an aromatic aldehyde having a phenolic hydroxyl group,
Examples thereof include triglycidyl isocyanurate and alicyclic epoxy resin. These may be used alone or in combination of two or more. As a result, the heat resistance is excellent.

【0056】上記熱可塑性樹脂としては、例えば、ポリ
エーテルスルフォン(PES)、ポリスルフォン(PS
F)、ポリフェニレンスルフォン(PPS)、ポリフェ
ニレンサルファイド(PPES)、ポリフェニレンエー
テル(PPE)、ポリエーテルイミド(PI)、フッ素
樹脂、フェノキシ樹脂等が挙げられる。
Examples of the thermoplastic resin include polyether sulfone (PES) and polysulfone (PS).
F), polyphenylene sulfone (PPS), polyphenylene sulfide (PPES), polyphenylene ether (PPE), polyetherimide (PI), fluororesin, phenoxy resin and the like.

【0057】上記熱硬化性樹脂と熱可塑性樹脂との混合
割合は、熱硬化性樹脂/熱可塑性樹脂=95/5〜50
/50が望ましい。耐熱性を損なうことなく、高い靱性
値を確保できるからである。
The mixing ratio of the thermosetting resin and the thermoplastic resin is as follows: thermosetting resin / thermoplastic resin = 95/5 to 50
/ 50 is desirable. This is because a high toughness value can be secured without impairing heat resistance.

【0058】上記可溶性粒子の混合重量比は、難溶性樹
脂の固形分に対して5〜50重量%が望ましく、10〜
40重量%がさらに望ましい。
The mixing weight ratio of the above soluble particles is preferably 5 to 50% by weight, based on the solid content of the poorly soluble resin, and 10 to 10% by weight.
40% by weight is more desirable.

【0059】上記層間樹脂絶縁層を未硬化の樹脂フィル
ムを用いて形成する場合、該樹脂フィルムにおいて、上
記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散さ
れていることが望ましい。均一な粗さの凹凸を有する粗
化面を形成することができ、樹脂フィルムにバイアホー
ルやスルーホールを形成しても、その上に形成する導体
回路の金属層の密着性を確保することができるからであ
る。また、粗化面を形成する表層部だけに可溶性粒子を
含有する樹脂フィルムを用いてもよい。それによって、
樹脂フィルムの表層部以外は酸または酸化剤にさらされ
ることがないため、層間樹脂絶縁層を介した導体回路間
の絶縁性が確実に保たれる。
When the interlayer resin insulation layer is formed by using an uncured resin film, it is desirable that the soluble particles in the resin film are substantially uniformly dispersed in the sparingly soluble resin. It is possible to form a roughened surface having unevenness with a uniform roughness, and even if a via hole or a through hole is formed in the resin film, it is possible to secure the adhesion of the metal layer of the conductor circuit formed thereon. Because you can. Moreover, you may use the resin film which contains a soluble particle only in the surface layer part which forms a roughened surface. Thereby,
Since the parts other than the surface layer of the resin film are not exposed to the acid or the oxidizing agent, the insulation between the conductor circuits via the interlayer resin insulation layer is surely maintained.

【0060】上記樹脂フィルムにおいて、難溶性樹脂中
に分散している可溶性粒子の配合量は、樹脂フィルムに
対して、3〜40重量%が望ましい。可溶性粒子の配合
量が3重量%未満では、所望の凹凸を有する粗化面を形
成することができない場合があり、40重量%を超える
と、酸または酸化剤を用いて可溶性粒子を溶解した際
に、樹脂フィルムの深部まで溶解してしまい、樹脂フィ
ルムからなる層間樹脂絶縁層を介した導体回路間の絶縁
性を維持できず、短絡の原因となる場合がある。
In the above resin film, the amount of soluble particles dispersed in the sparingly soluble resin is preferably 3 to 40% by weight based on the resin film. If the content of the soluble particles is less than 3% by weight, it may not be possible to form a roughened surface having desired irregularities, and if it exceeds 40% by weight, when the soluble particles are dissolved using an acid or an oxidizing agent. In addition, the resin film may be dissolved to a deep portion, and the insulation between the conductor circuits via the interlayer resin insulation layer made of the resin film cannot be maintained, which may cause a short circuit.

【0061】上記樹脂フィルムは、上記可溶性粒子およ
び難溶性樹脂以外に、必要に応じて、硬化剤、溶剤、そ
の他の成分等を含有していてもよい。
In addition to the soluble particles and the sparingly soluble resin, the resin film may contain a curing agent, a solvent, other components, etc., if necessary.

【0062】上記ポリフェニレンエーテル樹脂としては
特に限定されず、例えば、PPO、PPE等が挙げられ
る。上記ポリオレフィン系樹脂としては、例えば、ポリ
エチレン、ポリプロピレン、ポリイソブチレン、ポリブ
タジエン、ポリイソプレン、シクロオレフィン系樹脂、
これらの樹脂の共重合体等が挙げられる。これらのなか
では、誘電率および誘電正接が低く、GHz帯域の高周
波信号を用いた場合でも信号遅延や信号エラーが発生し
にくく、さらには、剛性等の機械的特性にも優れている
点からシクロオレフィン系樹脂が望ましい。
The polyphenylene ether resin is not particularly limited, and examples thereof include PPO and PPE. Examples of the polyolefin resin include polyethylene, polypropylene, polyisobutylene, polybutadiene, polyisoprene, cycloolefin resin,
Examples thereof include copolymers of these resins. Among them, the dielectric constant and the dielectric loss tangent are low, the signal delay and the signal error are less likely to occur even when a high frequency signal in the GHz band is used, and further, the mechanical properties such as the rigidity are excellent. Olefinic resins are desirable.

【0063】上記シクロオレフィン系樹脂としては、2
−ノルボルネン、5−エチリデン−2−ノルボルネンま
たはこれらの誘導体からなる単量体の単独重合体または
共重合体等が望ましい。上記誘導体としては、上記2−
ノルボルネン等のシクロオレフィンに、架橋を形成する
ためのアミノ基や無水マレイン酸残基あるいはマレイン
酸変性したもの等が結合したもの等が挙げられる。上記
共重合体を合成する場合の単量体としては、例えば、エ
チレン、プロピレン等が挙げられる。
The above cycloolefin resin is 2
-Norbornene, 5-ethylidene-2-norbornene or homopolymers or copolymers of monomers composed of derivatives thereof are preferable. Examples of the derivative include 2-
Examples thereof include cycloolefins such as norbornene bonded to an amino group for forming a crosslink, a maleic anhydride residue, or a maleic acid modified product. Examples of the monomer for synthesizing the copolymer include ethylene and propylene.

【0064】上記シクロオレフィン系樹脂は、上記した
樹脂の2種以上の混合物であってもよく、シクロオレフ
ィン系樹脂以外の樹脂を含むものであってもよい。ま
た、上記シクロオレフィン系樹脂が共重合体である場合
には、ブロック共重合体であってもよく、ランダム共重
合体であってもよい。
The cycloolefin-based resin may be a mixture of two or more of the above-mentioned resins, and may contain a resin other than the cycloolefin-based resin. When the cycloolefin-based resin is a copolymer, it may be a block copolymer or a random copolymer.

【0065】また、上記シクロオレフィン系樹脂は、熱
硬化性シクロオレフィン系樹脂であることが望ましい。
加熱を行って架橋を形成させることにより、より剛性が
高くなり、機械的特性が向上するからである。上記シク
ロオレフィン系樹脂のガラス転移温度(Tg)は、13
0〜200℃であることが望ましい。
The cycloolefin resin is preferably a thermosetting cycloolefin resin.
By heating to form crosslinks, the rigidity is further increased and the mechanical properties are improved. The glass transition temperature (Tg) of the cycloolefin resin is 13
It is preferably 0 to 200 ° C.

【0066】上記シクロオレフィン系樹脂は、既に樹脂
シート(フィルム)として成形されたものを使用しても
よく、単量体もしくは一定の分子量を有する低分子量の
重合体が、キシレン、シクロヘキサン等の溶剤に分散し
た未硬化溶液の状態であってもよい。また、樹脂シート
の場合には、いわゆるRCC(RESIN COATE
D COPPER:樹脂付銅箔)を用いてもよい。
As the cycloolefin resin, a resin sheet (film) already formed may be used, and a monomer or a low molecular weight polymer having a constant molecular weight is a solvent such as xylene or cyclohexane. It may be in the state of an uncured solution dispersed in. In the case of a resin sheet, so-called RCC (RESIN COATE
D copper: copper foil with resin) may be used.

【0067】上記シクロオレフィン系樹脂は、フィラー
等を含まないものであってもよく、水酸化アルミニウ
ム、水酸化マグネシウム、リン酸エステル等の難燃剤を
含むものであってもよい。
The cycloolefin resin may contain no filler or the like, or may contain a flame retardant such as aluminum hydroxide, magnesium hydroxide or phosphoric acid ester.

【0068】上記フッ素樹脂としては、例えば、エチル
/テトラフルオロエチレン共重合樹脂(ETFE)、ポ
リクロロトリフルオロエチレン(PCTFE)等が挙げ
られる。
Examples of the fluororesin include ethyl / tetrafluoroethylene copolymer resin (ETFE) and polychlorotrifluoroethylene (PCTFE).

【0069】上記熱可塑性エラストマー樹脂としては特
に限定されず、例えば、スチレン系熱可塑性エラストマ
ー、オレフィン系熱可塑性エラストマー、ウレタン系熱
可塑性エラストマー、ポリエステル系熱可塑性エラスト
マー、ポリアミド系熱可塑性エラストマー、1,2−ポ
リブタジエン系熱可塑性エラストマー、塩ビ系熱可塑性
エラストマー、フッ素系熱可塑性エラストマー等が挙げ
られる。これらのなかでは、電気特性に優れる点からオ
レフィン系熱可塑性エラストマーやフッ素系熱可塑性エ
ラストマーが望ましい。
The thermoplastic elastomer resin is not particularly limited, and examples thereof include styrene-based thermoplastic elastomer, olefin-based thermoplastic elastomer, urethane-based thermoplastic elastomer, polyester-based thermoplastic elastomer, polyamide-based thermoplastic elastomer, and 1,2. -Polybutadiene-based thermoplastic elastomer, vinyl chloride-based thermoplastic elastomer, fluorine-based thermoplastic elastomer and the like. Among these, olefin-based thermoplastic elastomers and fluorine-based thermoplastic elastomers are desirable from the viewpoint of excellent electrical properties.

【0070】上記樹脂フィルムを貼り付けることにより
層間樹脂絶縁層を形成する場合、該層間樹脂絶縁層の形
成は、真空ラミネーター等の装置を用い、減圧下または
真空下において、2.0〜10kgf/cm2 の圧力、
60〜120℃の温度で圧着し、その後、樹脂フィルム
を熱硬化することにより行うことが望ましい。なお、上
記熱硬化は、後述するバイアホール用開口および貫通孔
を形成した後に行ってもよい。
When the interlayer resin insulating layer is formed by sticking the above resin film, the interlayer resin insulating layer is formed by using a device such as a vacuum laminator under a reduced pressure or a vacuum of 2.0 to 10 kgf / cm 2 pressure,
It is desirable to carry out pressure bonding at a temperature of 60 to 120 ° C., and then thermosetting the resin film. The heat curing may be performed after the via hole opening and the through hole described below are formed.

【0071】(4) 次に、層間樹脂絶縁層を形成した基板
に、バイアホール用開口と必要に応じて貫通孔とを形成
する。上記バイアホール用開口は、レーザ処理等により
形成する。また、感光性樹脂からなる層間樹脂絶縁層を
形成した場合には、露光、現像処理を行うことにより、
バイアホール用開口を設けてもよい。このとき、使用さ
れるレーザ光としては、例えば、炭酸ガス(CO2 )レ
ーザ、紫外線レーザ、エキシマレーザ等が挙げられる
が、これらのなかでは、エキシマレーザや短パルスの炭
酸ガスレーザが望ましい。
(4) Next, a via hole opening and, if necessary, a through hole are formed in the substrate on which the interlayer resin insulation layer is formed. The via hole opening is formed by laser processing or the like. When an interlayer resin insulation layer made of a photosensitive resin is formed, exposure and development treatments are performed to
You may provide the opening for via holes. At this time, examples of the laser beam used include carbon dioxide (CO 2 ) laser, ultraviolet laser, excimer laser, and the like. Among these, excimer laser and short pulse carbon dioxide laser are preferable.

【0072】エキシマレーザは、後述するように、バイ
ヤホール用開口を形成する部分に貫通孔が形成されたマ
スク等を用いることにより、一度に多数のバイヤホール
用開口を形成することができ、また、短パルスの炭酸ガ
スレーザは、開口内の樹脂残りが少なく、開口周縁の樹
脂に対するダメージが小さいからである。
As will be described later, the excimer laser can form a large number of openings for a via hole at a time by using a mask or the like in which a through hole is formed in a portion where an opening for a via hole is formed. This is because the short pulse carbon dioxide laser has less resin remaining in the opening and less damage to the resin around the opening.

【0073】また、エキシマレーザのなかでも、ホログ
ラム方式のエキシマレーザを用いることが望ましい。ホ
ログラム方式とは、レーザ光をホログラム、集光レン
ズ、レーザマスク、転写レンズ等を介して目的物に照射
する方式であり、この方式を用いることにより、一度の
照射で層間樹脂絶縁層に多数の開口を効率的に形成する
ことができる。
Among the excimer lasers, it is desirable to use a hologram type excimer laser. The hologram method is a method of irradiating a target object with a laser beam through a hologram, a condenser lens, a laser mask, a transfer lens, and the like. The opening can be efficiently formed.

【0074】また、炭酸ガスレーザを用いる場合、その
パルス間隔は、10-4〜10-8秒であることが望まし
い。また、開口を形成するためのレーザを照射する時間
は、10〜500μ秒であることが望ましい。エキシマ
レーザは、バイアホール用開口を形成する部分に貫通孔
が形成されたマスクの貫通孔は、レーザ光のスポット形
状を真円にするために、真円である必要があり、上記貫
通孔の径は、0.1〜2mm程度が望ましい。
When using a carbon dioxide laser, the pulse interval is preferably 10 -4 to 10 -8 seconds. Further, the time for irradiating the laser for forming the opening is preferably 10 to 500 μsec. In the excimer laser, the through hole of the mask in which the through hole is formed in the portion forming the opening for the via hole needs to be a perfect circle in order to make the spot shape of the laser light a perfect circle. The diameter is preferably about 0.1 to 2 mm.

【0075】レーザ光にて開口を形成した場合、特に炭
酸ガスレーザを用いた場合には、デスミア処理を行うこ
とが望ましい。上記デスミア処理は、クロム酸、過マン
ガン酸塩等の水溶液からなる酸化剤を使用して行うこと
ができる。また、酸素プラズマ、CF4 と酸素の混合プ
ラズマやコロナ放電等で処理してもよい。また、低圧水
銀ランプを用いて紫外線を照射することにより、表面改
質することもできる。また、層間樹脂絶縁層を形成した
基板に、貫通孔を形成する場合には、直径50〜300
μmのドリル、レーザ光等を用いて貫通孔を形成する。
When the opening is formed by laser light, especially when a carbon dioxide laser is used, desmear treatment is preferably performed. The desmear treatment can be performed using an oxidant composed of an aqueous solution of chromic acid, permanganate, or the like. Alternatively, the treatment may be performed by oxygen plasma, mixed plasma of CF 4 and oxygen, corona discharge, or the like. Further, the surface can be modified by irradiating ultraviolet rays using a low pressure mercury lamp. When a through hole is formed in the substrate on which the interlayer resin insulation layer is formed, the diameter is 50 to 300.
A through hole is formed using a μm drill, laser light, or the like.

【0076】(5) 次に、バイアホール用開口の内壁を含
む層間樹脂絶縁層の表面と上記工程で貫通孔を形成した
場合には貫通孔の内壁とに、酸または酸化剤を用いて粗
化面を形成する。上記酸としては、硫酸、硝酸、塩酸、
リン酸、蟻酸等が挙げられ、上記酸化剤としては、クロ
ム酸、クロム硫酸、過マンガン酸ナトリウム等の過マン
ガン酸塩等が挙げられる。
(5) Next, the surface of the interlayer resin insulation layer including the inner wall of the via hole opening and the inner wall of the through hole when the through hole is formed in the above step are roughened with an acid or an oxidizing agent. To form a converted surface. Examples of the acid include sulfuric acid, nitric acid, hydrochloric acid,
Examples of the oxidizing agent include phosphoric acid and formic acid, and examples of the oxidizing agent include chromic acid, chromic sulfuric acid, and permanganate salts such as sodium permanganate.

【0077】その後、酸を用いて粗化面を形成した場合
はアルカリ等の水溶液を用い、酸化剤を用いて粗化面を
形成した場合は中和液を用いて、バイアホール用開口内
や貫通孔内を中和する。この操作により酸や酸化剤を除
去し、次工程に影響を与えないようにする。なお、この
工程で形成する粗化面の平均粗度Rzは、0.1〜5μ
mが望ましい。
After that, when an acid is used to form the roughened surface, an aqueous solution of alkali or the like is used, and when an oxidizer is used to form the roughened surface, a neutralizing solution is used in the via hole opening or Neutralize the inside of the through-hole. This operation removes the acid and oxidant so as not to affect the next step. The average roughness Rz of the roughened surface formed in this step is 0.1 to 5 μm.
m is desirable.

【0078】(6) 次に、形成された粗化面に、必要によ
り、触媒を付与する。上記触媒としては、例えば、塩化
パラジウム等が挙げられる。このとき、触媒を確実に付
与するために、酸素、窒素等のプラズマ処理やコロナ処
理等のドライ処理を施すことにより、酸または酸化剤の
残渣を除去するとともに層間樹脂絶縁層の表面を改質す
ることにより、触媒を確実に付与し、無電解めっき時の
金属の析出、および、無電解めっき層の層間樹脂絶縁層
への密着性を向上させることができ、特に、バイアホー
ル用開口の底面において、大きな効果が得られる。
(6) Next, a catalyst is applied to the roughened surface thus formed, if necessary. Examples of the catalyst include palladium chloride and the like. At this time, in order to reliably apply the catalyst, by performing a plasma treatment of oxygen, nitrogen, etc., or a dry treatment such as a corona treatment, the residue of the acid or the oxidant is removed and the surface of the interlayer resin insulation layer is modified. By doing so, the catalyst can be surely applied, the metal deposition during electroless plating, and the adhesion of the electroless plating layer to the interlayer resin insulation layer can be improved. In particular, the bottom surface of the via hole opening can be improved. In, a great effect can be obtained.

【0079】(7) ついで、形成された層間樹脂絶縁層上
に、上述した方法を用いて薄膜導体層を形成する。ま
た、上記(4) の工程で貫通孔を形成した場合は、この工
程で貫通孔の内壁面にも金属からなる薄膜導体層を形成
することにより、スルーホールとしてもよい。
(7) Next, a thin film conductor layer is formed on the formed interlayer resin insulation layer by the above method. Further, when the through hole is formed in the step (4), the through hole may be formed by forming a thin film conductor layer made of metal also on the inner wall surface of the through hole in this step.

【0080】上記(7) の工程で、スルーホールを形成し
た場合には、以下のような処理工程を行うことが望まし
い。すなわち、無電解めっき層表面とスルーホール内壁
とを黒化(酸化)−還元処理、有機酸と第二銅錯体の混
合水溶液によるスプレー処理、Cu−Ni−P針状合金
めっきによる処理等を用いて粗化形成処理を行う。この
後、さらに、樹脂充填剤等を用いてスルーホール内を充
填し、ついで、樹脂充填剤の表層部と無電解めっき層表
面とをバフ研磨等の研磨処理方法を用いて、平坦化す
る。さらに、無電解めっきを行い、既に形成した金属か
らなる薄膜導体層と樹脂充填剤の表層部とに無電解めっ
き層を形成することにより、スルーホールの上に蓋めっ
き層を形成する。
When a through hole is formed in the above step (7), it is desirable to carry out the following processing steps. That is, blackening (oxidation) -reduction treatment of the surface of the electroless plating layer and the inner wall of the through hole, spray treatment with a mixed aqueous solution of an organic acid and a cupric complex, treatment with Cu-Ni-P needle-like alloy plating, etc. are used. The roughening forming process is performed. After that, the inside of the through hole is further filled with a resin filler or the like, and then the surface layer portion of the resin filler and the surface of the electroless plating layer are flattened by a polishing treatment method such as buff polishing. Further, electroless plating is performed to form an electroless plating layer on the thin film conductor layer made of metal and the surface layer portion of the resin filler which are already formed, thereby forming a lid plating layer on the through hole.

【0081】(8) 次に、上記層間樹脂絶縁層上の一部に
ドライフィルムを用いてめっきレジストを形成し、その
後、上記薄膜導体層をめっきリードとして電気めっきを
行い、上記めっきレジスト非形成部に上記めっきレジス
トの厚さよりも厚い電気めっき層を形成する。上記電気
めっきとしては、銅めっきを用いることが望ましい。こ
の時、バイアホール用開口を電気めっきで充填してフィ
ールドビア構造としてもよく、バイアホール用開口に導
電性ペースト等を充填した後、その上に蓋めっき層を形
成してフィールドビア構造としてもよい。フィールドビ
ア構造を形成することにより、バイアホールの直上にバ
イアホールを設けることができる。
(8) Next, a plating resist is formed on a portion of the interlayer resin insulation layer using a dry film, and then electroplating is performed using the thin film conductor layer as a plating lead to form no plating resist. An electroplating layer thicker than the thickness of the plating resist is formed on the portion. Copper plating is preferably used as the electroplating. At this time, the via hole opening may be filled with electroplating to form a field via structure, or after filling the via hole opening with a conductive paste or the like, a lid plating layer may be formed thereon to form a field via structure. Good. By forming the field via structure, the via hole can be provided immediately above the via hole.

【0082】(9) 電気めっき層を形成した後、上記した
第一のエッチング液を用いて上記電気めっき層表層部を
除去する。次に、必要に応じて上記電気めっき層上面に
バフ研磨を施す。その後、上記めっきレジストを剥離
し、めっきレジストの下に存在していた薄膜導体層を第
二のエッチング液により除去するとともに、上記電気め
っき層表面および上記薄膜導体層側面に粗化面を形成
し、表面に粗化面を有する独立した導体回路とする。さ
らに、必要により、酸または酸化剤を用いて層間樹脂絶
縁層上の触媒を除去してもよい。触媒を除去することに
より、触媒に用いたパラジウム等の金属がなくなるた
め、電気特性の低減を防止することができる。
(9) After forming the electroplating layer, the surface layer portion of the electroplating layer is removed by using the first etching solution described above. Then, if necessary, buffing is performed on the upper surface of the electroplating layer. Then, the plating resist is peeled off, and the thin film conductor layer existing under the plating resist is removed by a second etching solution, and a roughened surface is formed on the electroplating layer surface and the thin film conductor layer side surface. , An independent conductor circuit having a roughened surface. Furthermore, if necessary, an acid or an oxidizing agent may be used to remove the catalyst on the interlayer resin insulation layer. By removing the catalyst, the metal such as palladium used for the catalyst disappears, and thus it is possible to prevent the reduction of the electrical characteristics.

【0083】(10)この後、必要により、(3) 〜(9) の工
程を繰り返し、その後、最上層の導体回路に粗化面を形
成する必要がある場合には、上述した第二のエッチング
液を用いて、粗化面を有する導体回路を形成する。
(10) Thereafter, if necessary, the steps (3) to (9) are repeated, and thereafter, when it is necessary to form a roughened surface on the uppermost conductor circuit, the above-mentioned second step is carried out. An etching solution is used to form a conductor circuit having a roughened surface.

【0084】(11)次に、最上層の導体回路を含む基板面
にソルダーレジスト層を形成する。上記ソルダーレジス
ト層としては、例えば、ポリフェニレンエーテル樹脂、
ポリオレフィン樹脂、フッ素樹脂、熱可塑性エラストマ
ー、ソルダーレジスト樹脂組成物等からなるものが挙げ
られる。上記ソルダーレジスト層は、未硬化の樹脂(樹
脂組成物)をロールコータ法等により塗布したり、未硬
化の樹脂フィルムを熱圧着したりした後、レーザ処理、
露光、現像処理等による開口処理を行い、さらに、硬化
処理等を行うことにより形成する。
(11) Next, a solder resist layer is formed on the surface of the substrate including the uppermost conductor circuit. As the solder resist layer, for example, polyphenylene ether resin,
Examples include polyolefin resins, fluororesins, thermoplastic elastomers, solder resist resin compositions and the like. The solder resist layer is a laser treatment after applying an uncured resin (resin composition) by a roll coater method or thermocompression-bonding an uncured resin film,
It is formed by performing an opening process such as an exposure process and a developing process, and further performing a curing process.

【0085】上記ポリフェニレンエーテル樹脂、ポリオ
レフィン樹脂、フッ素樹脂および熱可塑性エラストマー
としては、例えば、層間樹脂絶縁層を形成する際に用い
るものと同様のもの等が挙げられる。また、上記ソルダ
ーレジスト樹脂組成物としては、例えば、ノボラック型
エポキシ樹脂の(メタ)アクリレート、イミダゾール硬
化剤、2官能性(メタ)アクリル酸エステルモノマー、
分子量500〜5000程度の(メタ)アクリル酸エス
テルの重合体、ビスフェノール型エポキシ樹脂等からな
る熱硬化性樹脂、多価アクリル系モノマー等の感光性モ
ノマー、グリコールエーテル系溶剤などを含むペースト
状の流動体等が挙げられ、その粘度は25℃で1〜10
Pa・sに調製されていることが望ましい。
Examples of the polyphenylene ether resin, polyolefin resin, fluororesin and thermoplastic elastomer include the same ones as those used for forming the interlayer resin insulation layer. Examples of the solder resist resin composition include (meth) acrylate of novolac type epoxy resin, imidazole curing agent, bifunctional (meth) acrylic acid ester monomer,
Paste-like flow containing a polymer of (meth) acrylic acid ester having a molecular weight of about 500 to 5000, a thermosetting resin composed of bisphenol epoxy resin, a photosensitive monomer such as a polyvalent acrylic monomer, and a glycol ether solvent. The body etc. are mentioned, and the viscosity is 1-10 at 25 degreeC.
It is desirable that it is adjusted to Pa · s.

【0086】上記ノボラック型エポキシ樹脂の(メタ)
アクリレートとしては、例えば、フェノールノボラック
やクレゾールノボラックのグリシジルエーテルをアクリ
ル酸やメタクリル酸等と反応させたエポキシ樹脂等が挙
げられる。また、上記2官能性(メタ)アクリル酸エス
テルモノマーとしては特に限定されず、例えば、各種ジ
オール類やアクリル酸やメタクリル酸のエステル等が挙
げられる。
(Meth) of the above novolac type epoxy resin
Examples of the acrylate include epoxy resins obtained by reacting glycidyl ether of phenol novolac or cresol novolac with acrylic acid, methacrylic acid, or the like. The bifunctional (meth) acrylic acid ester monomer is not particularly limited, and examples thereof include various diols and esters of acrylic acid and methacrylic acid.

【0087】(12)次に、ソルダーレジスト層の開口部分
にNi、Au等からなる耐食金属層をめっき、スパッタ
リングまたは蒸着等により形成し、その後、ICチップ
接続面には、半田ペーストを印刷することにより半田バ
ンプを形成し、外部基板接続面には、半田ボールやピン
等を配設することによりプリント配線板の製造を終了す
る。
(12) Next, a corrosion resistant metal layer made of Ni, Au, or the like is formed in the opening of the solder resist layer by plating, sputtering, vapor deposition, or the like, and then solder paste is printed on the IC chip connection surface. Thus, solder bumps are formed, and solder balls, pins, and the like are provided on the external substrate connection surface, thus completing the manufacture of the printed wiring board.

【0088】なお、製品認識文字などを形成するための
文字印刷工程やソルダーレジスト層の改質のために、酸
素や四塩化炭素などのプラズマ処理を適時行ってもよ
い。以上の方法は、セミアディティブ法によるものであ
るが、フルアディティブ法を採用してもよい。
Plasma processing using oxygen, carbon tetrachloride, or the like may be performed at appropriate times for the character printing process for forming product recognition characters and for modifying the solder resist layer. Although the above method is based on the semi-additive method, the full-additive method may be adopted.

【0089】[0089]

【実施例】以下、本発明をさらに詳細に説明する。 (実施例1) A.上層の粗化面形成用樹脂組成物の調製 1)クレゾールノボラック型エポキシ樹脂(日本化薬社
製、分子量:2500)の25%アクリル化物を80重
量%の濃度でジエチレングリコールジメチルエーテル
(DMDG)に溶解させた樹脂液400重量部、感光性
モノマー(東亜合成社製、アロニックスM325)60
重量部、消泡剤(サンノプコ社製 S−65)5重量部
およびN−メチルピロリドン(NMP)35重量部を容
器にとり、攪拌混合することにより混合組成物を調製し
た。
The present invention will be described in more detail below. (Example 1) A. Preparation of Resin Composition for Forming Roughened Surface of Upper Layer 1) Dissolve 25% acrylate of cresol novolac type epoxy resin (Nippon Kayaku Co., molecular weight: 2500) in diethylene glycol dimethyl ether (DMDG) at a concentration of 80% by weight. Resin solution 400 parts by weight, photosensitive monomer (Toagosei Co., Ltd., Aronix M325) 60
A mixed composition was prepared by placing parts by weight, 5 parts by weight of an antifoaming agent (S-65 manufactured by San Nopco Co., Ltd.) and 35 parts by weight of N-methylpyrrolidone (NMP) in a container, and mixing by stirring.

【0090】2)ポリエーテルスルフォン(PES)80
重量部、エポキシ樹脂粒子(三洋化成社製、ポリマーポ
ール)の平均粒径1.0μmのもの72重量部および平
均粒径0.5μmのもの31重量部を別の容器にとり、
攪拌混合した後、さらにNMP257重量部を添加し、
ビーズミルで攪拌混合し、別の混合組成物を調製した。
2) Polyether sulfone (PES) 80
Parts by weight, 72 parts by weight of epoxy resin particles (manufactured by Sanyo Kasei Co., Ltd., polymer pole) having an average particle size of 1.0 μm, and 31 parts by weight of particles having an average particle size of 0.5 μm are placed in another container,
After stirring and mixing, 257 parts by weight of NMP was further added,
Another mixed composition was prepared by stirring and mixing with a bead mill.

【0091】3)イミダゾール硬化剤(四国化成社製、2
E4MZ−CN)20重量部、光重合開始剤(ベンゾフ
ェノン)20重量部、光増感剤(チバ・スペシャルティ
・ケミカルズ社製、EAB)4重量部およびNMP16
重量部をさらに別の容器にとり、攪拌混合することによ
り混合組成物を調製した。そして、1)、2)および3)で調
製した混合組成物を混合することにより粗化面形成用樹
脂組成物を得た。
3) Imidazole curing agent (2, manufactured by Shikoku Kasei)
E4MZ-CN) 20 parts by weight, photopolymerization initiator (benzophenone) 20 parts by weight, photosensitizer (Ciba Specialty Chemicals, EAB) 4 parts by weight and NMP16.
A part by weight was further placed in another container and mixed by stirring to prepare a mixed composition. Then, the resin composition for forming a roughened surface was obtained by mixing the mixed compositions prepared in 1), 2) and 3).

【0092】B.下層の粗化面形成用樹脂組成物の調製 1)クレゾールノボラック型エポキシ樹脂(日本化薬社
製、分子量:2500)の25%アクリル化物を80重
量%の濃度でジエチレングリコールジメチルエーテル
(DMDG)に溶解させた樹脂液400重量部、感光性
モノマー(東亜合成社製、アロニックスM325)60
重量部、消泡剤(サンノプコ社製 S−65)5重量部
およびN−メチルピロリドン(NMP)35重量部を容
器にとり、攪拌混合することにより混合組成物を調製し
た。
B. Preparation of Resin Composition for Forming Roughened Surface of Lower Layer 1) Dissolve 25% acrylate of cresol novolac type epoxy resin (Nippon Kayaku Co., Ltd., molecular weight: 2500) in diethylene glycol dimethyl ether (DMDG) at a concentration of 80% by weight. Resin solution 400 parts by weight, photosensitive monomer (Toagosei Co., Ltd., Aronix M325) 60
A mixed composition was prepared by placing parts by weight, 5 parts by weight of an antifoaming agent (S-65 manufactured by San Nopco Co., Ltd.) and 35 parts by weight of N-methylpyrrolidone (NMP) in a container, and mixing by stirring.

【0093】2)ポリエーテルスルフォン(PES)80
量部、および、エポキシ樹脂粒子(三洋化成社製、ポリ
マーポール)の平均粒径0.5μmのもの145重量部
を別の容器にとり、攪拌混合した後、さらにNMP28
5重量部を添加し、ビーズミルで攪拌混合し、別の混合
組成物を調製した。
2) Polyether sulfone (PES) 80
Parts and 145 parts by weight of epoxy resin particles (polymer pole manufactured by Sanyo Kasei Co., Ltd.) having an average particle size of 0.5 μm were placed in another container and mixed with stirring, and then NMP28 was added.
5 parts by weight was added and mixed by stirring with a bead mill to prepare another mixed composition.

【0094】3)イミダゾール硬化剤(四国化成社製、2
E4MZ−CN)20重量部、光重合開始剤(ベンゾフ
ェノン)20重量部、光増感剤(チバ・スペシャルティ
・ケミカルズ社製、EAB)4重量部およびNMP16
重量部をさらに別の容器にとり、攪拌混合することによ
り混合組成物を調製した。そして、1)、2)および3)で調
製した混合組成物を混合することにより無電解めっき用
接着剤を得た。
3) Imidazole curing agent (manufactured by Shikoku Kasei Co., Ltd., 2
E4MZ-CN) 20 parts by weight, photopolymerization initiator (benzophenone) 20 parts by weight, photosensitizer (Ciba Specialty Chemicals, EAB) 4 parts by weight and NMP16.
A part by weight was further placed in another container and mixed by stirring to prepare a mixed composition. Then, the mixed composition prepared in 1), 2) and 3) was mixed to obtain an adhesive for electroless plating.

【0095】C.樹脂充填剤の調製 1)ビスフェノールF型エポキシモノマー(油化シェル社
製、分子量:310、YL983U)100重量部、表
面にシランカップリング剤がコーティングされた平均粒
径が1.6μmで、最大粒子の直径が15μm以下のS
iO2 球状粒子(アドテック社製、CRS 1101−
CE)170重量部およびレベリング剤(サンノプコ社
製 ペレノールS4)1.5重量部を容器にとり、攪拌
混合することにより、その粘度が23±1℃で45〜4
9Pa・sの樹脂充填剤を調製した。なお、硬化剤とし
て、イミダゾール硬化剤(四国化成社製、2E4MZ−
CN)6.5重量部を用いた。
C. Preparation of Resin Filler 1) 100 parts by weight of bisphenol F type epoxy monomer (Made by Yuka Shell Co., molecular weight: 310, YL983U), the surface of which is coated with a silane coupling agent has an average particle diameter of 1.6 μm and maximum particles. With a diameter of 15 μm or less
iO 2 spherical particles (manufactured by Adtech, CRS 1101-
170 parts by weight of CE) and 1.5 parts by weight of a leveling agent (Perenol S4 manufactured by San Nopco Co.) were placed in a container and mixed by stirring to have a viscosity of 45 to 4 at 23 ± 1 ° C.
A resin filler of 9 Pa · s was prepared. As a curing agent, an imidazole curing agent (2E4MZ-manufactured by Shikoku Kasei Co., Ltd.
(CN) 6.5 parts by weight was used.

【0096】D.プリント配線板の製造方法 (1) 厚さ0.8mmのガラスエポキシ樹脂またはBT
(ビスマレイミドトリアジン)樹脂からなる基板1の両
面に18μmの銅箔8がラミネートされている銅張積層
板を出発材料とした(図2(a)参照)。まず、この銅
張積層板をドリル削孔し、無電解めっき処理を施し、パ
ターン状にエッチングすることにより、基板1の両面に
下層導体回路4とスルーホール9を形成した。
D. Manufacturing method of printed wiring board (1) 0.8mm thick glass epoxy resin or BT
A copper clad laminate having 18 μm copper foil 8 laminated on both sides of a substrate 1 made of (bismaleimide triazine) resin was used as a starting material (see FIG. 2A). First, this copper clad laminate was drilled, electroless plated, and patterned to form lower conductor circuits 4 and through holes 9 on both sides of the substrate 1.

【0097】(2) スルーホール9および下層導体回路4
を形成した基板を水洗いし、乾燥した後、NaOH(1
0g/l)、NaClO2 (40g/l)、Na3 PO
4 (16g/l)を含む水溶液を黒化浴(酸化浴)とす
る黒化処理、および、NaOH(19g/l)、NaB
4 (5g/l)を含む水溶液を還元浴とする還元処理
を行い、そのスルーホール9を含む下層導体回路4の全
表面に粗化面4a、9aを形成した(図2(b)参
照)。
(2) Through hole 9 and lower conductor circuit 4
After washing the substrate on which water has been formed and drying it, NaOH (1
0 g / l), NaClO 2 (40 g / l), Na 3 PO
Blackening treatment using an aqueous solution containing 4 (16 g / l) as a blackening bath (oxidizing bath), and NaOH (19 g / l), NaB
A reduction treatment was performed using an aqueous solution containing H 4 (5 g / l) as a reduction bath, and roughened surfaces 4a and 9a were formed on the entire surface of the lower conductor circuit 4 including the through holes 9 (see FIG. 2 (b)). ).

【0098】(3) 上記Cに記載した樹脂充填剤を調製し
た後、下記の方法により調製後24時間以内に、スルー
ホール9内、および、基板1の片面の導体回路非形成部
と導体回路4の外縁部とに樹脂充填剤10の層を形成し
た。すなわち、まず、スキージを用いてスルーホール内
に樹脂充填剤を押し込んだ後、100℃、20分の条件
で乾燥させた。次に、導体回路非形成部に相当する部分
が開口したマスクを基板上に載置し、スキージを用いて
凹部となっている導体回路非形成部に樹脂充填剤10の
層を形成し、100℃、20分の条件で乾燥させた(図
2(c)参照)。
(3) After the resin filler described in C above is prepared, the conductor circuit non-formation portion and the conductor circuit in the through hole 9 and on one surface of the substrate 1 and the conductor circuit are prepared within 24 hours after the preparation by the following method. A layer of the resin filler 10 was formed on the outer edge portion of No. 4. That is, first, a resin filler was pushed into the through holes using a squeegee, and then dried at 100 ° C. for 20 minutes. Next, a mask having an opening corresponding to the conductor circuit non-formation portion is placed on the substrate, and a layer of the resin filler 10 is formed on the conductor circuit non-formation portion, which is the concave portion, using a squeegee. It was dried at 20 ° C. for 20 minutes (see FIG. 2 (c)).

【0099】(4) 上記(3) の処理を終えた基板の片面
を、#600のベルト研磨紙(三共理化学製)を用いた
ベルトサンダー研磨により、内層銅パターン4の表面や
スルーホール9のランド表面に樹脂充填剤10が残らな
いように研磨し、次いで、上記ベルトサンダー研磨によ
る傷を取り除くためのバフ研磨を行った。このような一
連の研磨を基板の他方の面についても同様に行った。次
いで、100℃で1時間、120℃で3時間、150℃
で1時間、180℃で7時間の加熱処理を行って樹脂充
填剤10を硬化した。
(4) The surface of the inner layer copper pattern 4 and the through hole 9 are polished on one surface of the substrate which has been subjected to the treatment of the above (3) by belt sander polishing using # 600 belt polishing paper (manufactured by Sankyo Rikagaku). Polishing was performed so that the resin filler 10 did not remain on the land surface, and then buffing was performed to remove scratches due to the belt sander polishing. Such a series of polishing was similarly performed on the other surface of the substrate. Then 100 ° C for 1 hour, 120 ° C for 3 hours, 150 ° C
The resin filler 10 was cured by heat treatment for 1 hour at 180 ° C. for 7 hours.

【0100】このようにして、スルーホール9や導体回
路非形成部に形成された樹脂充填材10の表層部および
下層導体回路4の表面を平坦化し、樹脂充填材10と下
層導体回路4の側面4aとが粗化面を介して強固に密着
し、またスルーホール9の内壁面9aと樹脂充填材10
とが粗化面を介して強固に密着した絶縁性基板を得た
(図2(d)参照)。この工程により、樹脂充填剤10
の表面と下層導体回路4の表面が同一平面となる。
In this way, the surface layer portion of the resin filler 10 formed in the through hole 9 and the conductor circuit non-forming portion and the surface of the lower conductor circuit 4 are flattened, and the side faces of the resin filler 10 and the lower conductor circuit 4 are flattened. 4a firmly adheres to each other through the roughened surface, and the inner wall surface 9a of the through hole 9 and the resin filler 10
An insulating substrate was obtained in which and were firmly adhered to each other via the roughened surface (see FIG. 2D). Through this step, the resin filler 10
And the surface of the lower conductor circuit 4 are flush with each other.

【0101】(5) 上記基板を水洗、酸性脱脂した後、ソ
フトエッチングし、次いで、エッチング液を基板の両面
にスプレイで吹きつけて、下層導体回路4の表面とスル
ーホール9のランド表面と内壁とをエッチングすること
により、下層導体回路4の全表面に粗化面4a、9aを
形成した(図3(a)参照)。エッチング液として、イ
ミダゾール銅(II)錯体10重量部、グリコール酸7重
量部、塩化カリウム5重量部からなるエッチング液(メ
ック社製、メックエッチボンド)を使用した。
(5) The above substrate is washed with water and acid-degreased, then soft-etched, and then an etching solution is sprayed on both sides of the substrate to spray the surface of the lower conductor circuit 4, the land surface of the through hole 9 and the inner wall. By etching and, roughened surfaces 4a and 9a were formed on the entire surface of the lower conductor circuit 4 (see FIG. 3A). As an etching solution, an etching solution (Mec Etch Bond, manufactured by Mec Co., Ltd.) containing 10 parts by weight of an imidazole copper (II) complex, 7 parts by weight of glycolic acid and 5 parts by weight of potassium chloride was used.

【0102】(6) 基板の両面に、上記Bの粗化面形成用
樹脂組成物(粘度:1.5Pa・s)をロールコータで
塗布し、水平状態で20分間放置してから、60℃で3
0分の乾燥を行い、粗化面形成用樹脂層2aを形成し
た。さらにこの粗化面形成用樹脂層2aの上に上記Aの
粗化面形成用樹脂組成物(粘度:7Pa・s)をロール
コータを用いて塗布し、水平状態で20分間放置してか
ら、60℃で30分の乾燥を行い、粗化面形成用樹脂層
2bを形成し、厚さ35μmの粗化面形成用樹脂層を形
成した(図3(b)参照)。
(6) The above-mentioned resin composition for forming a roughened surface (viscosity: 1.5 Pa · s) of B was coated on both surfaces of the substrate by a roll coater, left standing for 20 minutes in a horizontal state, and then at 60 ° C. In 3
Drying was performed for 0 minutes to form a roughened surface forming resin layer 2a. Further, the roughened surface forming resin composition (A) (viscosity: 7 Pa · s) of A is applied onto the roughened surface forming resin layer 2a using a roll coater, and left standing in a horizontal state for 20 minutes, Drying was performed at 60 ° C. for 30 minutes to form a roughened surface forming resin layer 2b, and a roughened surface forming resin layer having a thickness of 35 μm was formed (see FIG. 3B).

【0103】(7) 上記(6) で粗化面形成用樹脂層を形成
した基板1の両面に、直径85μmの黒円が印刷された
フォトマスクフィルムを密着させ、超高圧水銀灯により
500mJ/cm2 強度で露光した後、DMDG溶液で
スプレー現像した。この後、さらに、この基板を超高圧
水銀灯により3000mJ/cm2 強度で露光し、10
0℃で1時間、120℃で1時間、150℃で3時間の
加熱処理を施し、フォトマスクフィルムに相当する寸法
精度に優れた直径85μmのバイアホール用開口6を有
する厚さ35μmの層間樹脂絶縁層2を形成した(図3
(c)参照)。
(7) A photomask film on which a black circle having a diameter of 85 μm is printed is adhered to both surfaces of the substrate 1 on which the resin layer for forming a roughened surface in the above (6) is adhered, and 500 mJ / cm 2 is applied by an ultra-high pressure mercury lamp. After exposure at 2 intensities, it was spray-developed with a DMDG solution. After that, the substrate was further exposed to an intensity of 3000 mJ / cm 2 by an ultra-high pressure mercury lamp and exposed to 10
An interlayer resin having a thickness of 35 μm, which has been subjected to heat treatment at 0 ° C. for 1 hour, at 120 ° C. for 1 hour, and at 150 ° C. for 3 hours, and has a via hole opening 6 with a diameter of 85 μm and excellent in dimensional accuracy equivalent to a photomask film An insulating layer 2 was formed (Fig. 3
(See (c)).

【0104】(8) バイアホール用開口6を形成した基板
を、800g/lのクロム酸を含む70℃の溶液に19
分間浸漬し、層間樹脂絶縁層2の表面に存在するエポキ
シ樹脂粒子を溶解除去することにより、層間樹脂絶縁層
2の表面を粗面(深さ3μm)とした(図3(d)参
照)。
(8) The substrate on which the via hole openings 6 are formed is immersed in a solution containing 800 g / l of chromic acid at 70 ° C.
The surface of the interlayer resin insulation layer 2 was roughened (depth: 3 μm) by immersing for a minute and dissolving and removing the epoxy resin particles existing on the surface of the interlayer resin insulation layer 2 (see FIG. 3D).

【0105】(9) 次に、上記処理を終えた基板を、中和
溶液(シプレイ社製)に浸漬してから水洗いした。さら
に、粗面化処理した該基板の表面に、パラジウム触媒
(アトテック製)を付与することにより、層間樹脂絶縁
層2の表面およびバイアホール用開口6の内壁面に触媒
核を付着させた。
(9) Next, the substrate after the above treatment was immersed in a neutralizing solution (manufactured by Shipley Co.) and washed with water. Further, a palladium catalyst (manufactured by Atotech Co., Ltd.) was applied to the surface of the roughened substrate to attach catalyst nuclei to the surface of the interlayer resin insulating layer 2 and the inner wall surface of the via hole opening 6.

【0106】(10)次に、以下の組成の無電解銅めっき水
溶液中に基板を浸漬して、粗面全体に厚さ0.8μmの
無電解銅めっき層12を形成した(図4(a)参照)。 〔無電解めっき水溶液〕 NiSO4 0.003 mol/l 酒石酸 0.200 mol/l 硫酸銅 0.030 mol/l HCHO 0.050 mol/l NaOH 0.100 mol/l α、α′−ビピリジル 40 mg/l ポリエチレングリコール(PEG) 0.10 g/l 〔無電解めっき条件〕 35℃の液温度で40分
(10) Next, the substrate was immersed in an electroless copper plating solution having the following composition to form an electroless copper plating layer 12 having a thickness of 0.8 μm on the entire rough surface (see FIG. )reference). [Electroless plating aqueous solution] NiSO 4 0.003 mol / l Tartaric acid 0.200 mol / l Copper sulfate 0.030 mol / l HCHO 0.050 mol / l NaOH 0.100 mol / l α, α′-bipyridyl 40 mg / l polyethylene glycol (PEG) 0.10 g / l [electroless plating conditions] 40 minutes at a liquid temperature of 35 ° C

【0107】(11)市販の感光性ドライフィルムを無電解
銅めっき層12に貼り付け、マスクを載置して、100
mJ/cm2 で露光し、0.8%炭酸ナトリウム水溶液
で現像処理することにより、厚さ25μmのめっきレジ
スト3を設けた(図4(b)参照)。
(11) A commercially available photosensitive dry film is attached to the electroless copper plating layer 12, a mask is placed, and 100
The plating resist 3 having a thickness of 25 μm was provided by exposing at mJ / cm 2 and developing with a 0.8% sodium carbonate aqueous solution (see FIG. 4B).

【0108】(12)ついで、基板を50℃の水で洗浄して
脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してか
ら、以下の条件で電解銅めっきを施し、電解銅めっき層
13を形成した。なお、電解銅めっき層13はめっきレ
ジスト3よりも厚く形成した(図4(c)参照)。 〔電解めっき水溶液〕 硫酸 2.24 mol/l 硫酸銅 0.26 mol/l 添加剤 19.5 ml/l (アトテックジャパン社製、カパラシドGL) 〔電解めっき条件〕 電流密度 1 A/dm2 時間 65 分 温度 22±2 ℃
(12) Then, the substrate is washed with water at 50 ° C. to degrease it, washed with water at 25 ° C., further washed with sulfuric acid, and then electrolytic copper plating is performed under the following conditions, followed by electrolytic copper plating. Layer 13 was formed. The electrolytic copper plating layer 13 was formed thicker than the plating resist 3 (see FIG. 4 (c)). [Electrolytic plating aqueous solution] Sulfuric acid 2.24 mol / l Copper sulfate 0.26 mol / l Additive 19.5 ml / l (Aparatotech Japan Co., Kaparaside GL) [Electrolytic plating conditions] Current density 1 A / dm 2 hours 65 minutes temperature 22 ± 2 ℃

【0109】(13)次に、有機酸塩と第二銅錯体とからな
るエッチング液を用いて、電解銅めっき層13の表層部
を除去した。なお、この処理により、電解銅めっき層1
3の表層部を除去すると同時に、電解銅めっき層13の
上面に粗化面を形成した(図4(d)参照)。
(13) Next, the surface layer portion of the electrolytic copper plating layer 13 was removed using an etching solution containing an organic acid salt and a cupric complex. By this treatment, electrolytic copper plating layer 1
At the same time as removing the surface layer portion of No. 3, a roughened surface was formed on the upper surface of the electrolytic copper plating layer 13 (see FIG. 4D).

【0110】(14)めっきレジスト3を5%KOHで剥離
除去した後、そのめっきレジスト3下の無電解めっき層
12を有機酸塩と第二銅錯体とからなるエッチング液で
処理して溶解除去するとともに、無電解銅めっき層12
側面と電解銅めっき層13表面に粗化面を形成すること
により、表面に粗化面の形成された厚さ18μmの導体
回路(バイアホール7を含む)5を形成した。さらに、
800g/lのクロム酸を含む70℃の溶液に3分間浸
漬して、導体回路非形成部分に位置する導体回路間の層
間樹脂絶縁層2の表面を1μmエッチング処理し、その
表面に残存するパラジウム触媒を除去した(図5(a)
参照)。
(14) After stripping and removing the plating resist 3 with 5% KOH, the electroless plating layer 12 under the plating resist 3 is treated with an etching solution containing an organic acid salt and a cupric complex to dissolve and remove it. And electroless copper plating layer 12
By forming a roughened surface on the side surface and the surface of the electrolytic copper plating layer 13, a conductor circuit (including via hole 7) 5 having a thickness of 18 μm and having a roughened surface formed on the surface was formed. further,
The surface of the interlayer resin insulation layer 2 between the conductor circuits located in the conductor circuit non-formation portion is etched by 1 μm by immersing it in a solution containing 800 g / l of chromic acid at 70 ° C. for 3 minutes, and palladium remaining on the surface is etched. The catalyst was removed (Fig. 5 (a))
reference).

【0111】(15)上記 (5)〜(14)の工程を繰り返すこと
により、さらに上層の導体回路を形成し、多層配線板を
得た(図5(b)〜図6(b)参照)。
(15) By repeating the above steps (5) to (14), a conductor circuit in an upper layer is formed to obtain a multilayer wiring board (see FIGS. 5B to 6B). .

【0112】(16)次に、ジエチレングリコールジメチル
エーテル(DMDG)に60重量%の濃度になるように
溶解させた、クレゾールノボラック型エポキシ樹脂(日
本化薬社製)のエポキシ基50%をアクリル化した感光
性付与のオリゴマー(分子量:4000)46.67重
量部、メチルエチルケトンに溶解させた80重量%のビ
スフェノールA型エポキシ樹脂(油化シェル社製、商品
名:エピコート1001)6.67重量部、同じくビス
フェノールA型エポキシ樹脂(油化シェル社製、商品
名:エピコートE−1001−B80)6.67重量
部、イミダゾール硬化剤(四国化成社製、商品名:2E
4MZ−CN)1.6重量部、感光性モノマーである2
官能アクリルモノマー(日本化薬社製、商品名:R60
4)4.5重量部、同じく多価アクリルモノマー(共栄
社化学社製、商品名:DPE6A)1.5重量部、アク
リル酸エステル重合物からなるレベリング剤(共栄社化
学社製、商品名:ポリフローNo.75)0.36重量
部を容器にとり、攪拌、混合して混合組成物を調製し、
この混合組成物に対して光重合開始剤としてイルガキュ
アI−907(チバ・スペシャルティ・ケミカルズ社
製)2.0重量部、光増感剤としてのDETX−S(日
本化薬社製)0.2重量部、DMDG0.6重量部を加
えることにより、粘度を25℃で1.4±0.3Pa・
sに調整したソルダーレジスト組成物を得た。なお、粘
度測定は、B型粘度計(東京計器社製、DVL−B型)
で60min-1(rpm)の場合はローターNo.4、
6min-1 (rpm)の場合はローターNo.3によっ
た。
(16) Next, a cresol novolac type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.) which was dissolved in diethylene glycol dimethyl ether (DMDG) to a concentration of 60% by weight was acrylated with 50% of epoxy groups. 46.67 parts by weight of a property imparting oligomer (molecular weight: 4000), 6.67 parts by weight of a bisphenol A type epoxy resin (manufactured by Yuka Shell Co., trade name: Epicoat 1001) of 80% by weight dissolved in methyl ethyl ketone, and also bisphenol 6.67 parts by weight of A-type epoxy resin (Yukaka Shell Co., Ltd., trade name: Epicoat E-1001-B80), imidazole curing agent (Shikoku Kasei Co., Ltd., trade name: 2E
4MZ-CN) 1.6 parts by weight, which is a photosensitive monomer 2
Functional acrylic monomer (Nippon Kayaku Co., Ltd., trade name: R60
4) 4.5 parts by weight, 1.5 parts by weight of a polyvalent acrylic monomer (manufactured by Kyoeisha Chemical Co., Ltd., trade name: DPE6A), a leveling agent consisting of an acrylic acid ester polymer (manufactured by Kyoeisha Chemical Co., Ltd., trade name: Polyflow No.) .75) 0.36 parts by weight in a container, stirred and mixed to prepare a mixed composition,
2.0 parts by weight of Irgacure I-907 (manufactured by Ciba Specialty Chemicals) as a photopolymerization initiator and 0.2 parts by weight of DETX-S (manufactured by Nippon Kayaku) as a photosensitizer for the mixed composition. By adding 0.6 parts by weight of DMDG and 1.4 parts by weight of DMDG, the viscosity is 1.4 ± 0.3 Pa at 25 ° C.
A solder resist composition adjusted to s was obtained. The viscosity is measured by a B-type viscometer (DVL-B type manufactured by Tokyo Keiki Co., Ltd.).
When the speed is 60 min −1 (rpm), the rotor No. 4,
In the case of 6 min -1 (rpm), the rotor No. According to 3.

【0113】(17)次に、多層配線基板の両面に、上記ソ
ルダーレジスト組成物を20μmの厚さで塗布し、70
℃で20分間、70℃で30分間の条件で乾燥処理を行
った後、ソルダーレジスト開口部のパターンが描画され
た厚さ5mmのフォトマスクをソルダーレジスト層に密
着させて1000mJ/cm2 の紫外線で露光し、DM
TG溶液で現像処理し、直径200μmの開口を形成し
た。そして、さらに、80℃で1時間、100℃で1時
間、120℃で1時間、150℃で3時間の条件でそれ
ぞれ加熱処理を行ってソルダーレジスト層を硬化させ、
開口を有し、その厚さが20μmのソルダーレジスト層
14を形成した。
(17) Next, the solder resist composition is applied to both surfaces of the multilayer wiring board in a thickness of 20 μm,
After performing a drying treatment under conditions of 20 ° C. for 20 minutes and 70 ° C. for 30 minutes, a photomask having a thickness of 5 mm on which a pattern of a solder resist opening portion is drawn is brought into close contact with the solder resist layer, and an ultraviolet ray of 1000 mJ / cm 2 is applied. Exposed with DM
It was developed with a TG solution to form an opening having a diameter of 200 μm. Then, heat treatment is further performed under the conditions of 80 ° C. for 1 hour, 100 ° C. for 1 hour, 120 ° C. for 1 hour, and 150 ° C. for 3 hours to cure the solder resist layer,
A solder resist layer 14 having openings and a thickness of 20 μm was formed.

【0114】(18)次に、ソルダーレジスト層14を形成
した基板を、塩化ニッケル(30g/l)、次亜リン酸
ナトリウム(10g/l)、クエン酸ナトリウム(10
g/l)を含むpH=5の無電解ニッケルめっき液に2
0分間浸漬して、開口部に厚さ5μmのニッケルめっき
層15を形成した。さらに、その基板をシアン化金カリ
ウム(2g/l)、塩化アンモニウム(75g/l)、
クエン酸ナトリウム(50g/l)、次亜リン酸ナトリ
ウム(10g/l)を含む無電解めっき液に93℃の条
件で23秒間浸漬して、ニッケルめっき層15上に、厚
さ0.03μmの金めっき層16を形成した。
(18) Next, the substrate on which the solder resist layer 14 was formed was nickel chloride (30 g / l), sodium hypophosphite (10 g / l), sodium citrate (10 g / l).
g / l) in pH = 5 electroless nickel plating solution 2
After immersion for 0 minute, a nickel plating layer 15 having a thickness of 5 μm was formed in the opening. In addition, the substrate is made of potassium gold cyanide (2 g / l), ammonium chloride (75 g / l),
It is immersed in an electroless plating solution containing sodium citrate (50 g / l) and sodium hypophosphite (10 g / l) for 23 seconds under the condition of 93 ° C. to have a thickness of 0.03 μm on the nickel plating layer 15. The gold plating layer 16 was formed.

【0115】(19)この後、ソルダーレジスト層14の開
口にはんだペーストを印刷して、200℃でリフローす
ることによりはんだバンプ(はんだ体)17を形成し、
はんだバンプ17を有する多層配線プリント基板を製造
した(図6(c)参照)。
(19) Then, solder paste is printed on the openings of the solder resist layer 14 and reflowed at 200 ° C. to form solder bumps (solder bodies) 17,
A multilayer wiring printed circuit board having solder bumps 17 was manufactured (see FIG. 6C).

【0116】(実施例2) A.層間樹脂絶縁層用樹脂フィルムの作製 ビスフェノールA型エポキシ樹脂(エポキシ当量46
9、油化シェルエポキシ社製エピコート1001)30
重量部、クレゾールノボラック型エポキシ樹脂(エポキ
シ当量215、大日本インキ化学工業社製 エピクロン
N−673)40重量部、トリアジン構造含有フェノー
ルノボラック樹脂(フェノール性水酸基当量120、大
日本インキ化学工業社製 フェノライトKA−705
2)30重量部をエチルジグリコールアセテート20重
量部、ソルベントナフサ20重量部に攪拌しながら加熱
溶解させ、そこへ末端エポキシ化ポリブタジエンゴム
(ナガセ化成工業社製 デナレックスR−45EPT)
15重量部と2−フェニル−4、5−ビス(ヒドロキシ
メチル)イミダゾール粉砕品1.5重量部、微粉砕シリ
カ2重量部、シリコン系消泡剤0.5重量部を添加しエ
ポキシ樹脂組成物を調製した。得られたエポキシ樹脂組
成物を厚さ38μmのPETフィルム上に乾燥後の厚さ
が50μmとなるようにロールコーターを用いて塗布し
た後、80〜120℃で10分間乾燥させることによ
り、層間樹脂絶縁層用樹脂フィルムを作製した。
(Example 2) A. Preparation of resin film for interlayer resin insulation layer Bisphenol A type epoxy resin (epoxy equivalent 46
9, Epicort 1001) 30 manufactured by Yuka Shell Epoxy Co., Ltd.
40 parts by weight, cresol novolac type epoxy resin (epoxy equivalent 215, Epicron N-673 manufactured by Dainippon Ink and Chemicals, Inc.), triazine structure-containing phenol novolac resin (phenolic hydroxyl equivalent 120, Dainippon Ink and Chemicals Feno Light KA-705
2) 30 parts by weight of 20 parts by weight of ethyl diglycol acetate and 20 parts by weight of solvent naphtha were dissolved by heating while stirring, and epoxidized polybutadiene rubber having a terminal end (Denalex R-45 EPT manufactured by Nagase Kasei Kogyo Co., Ltd.)
Epoxy resin composition containing 15 parts by weight, 1.5 parts by weight of 2-phenyl-4,5-bis (hydroxymethyl) imidazole pulverized product, 2 parts by weight of finely pulverized silica, and 0.5 parts by weight of silicon-based defoaming agent. Was prepared. The obtained epoxy resin composition was applied onto a PET film having a thickness of 38 μm by a roll coater so that the thickness after drying was 50 μm, and then dried at 80 to 120 ° C. for 10 minutes to obtain an interlayer resin. A resin film for an insulating layer was produced.

【0117】B.樹脂充填剤の調製 1)ビスフェノールF型エポキシモノマー(油化シェル社
製、分子量:310、YL983U)100重量部、表
面にシランカップリング剤がコーティングされた平均粒
径が1.6μmで、最大粒子の直径が15μm以下のS
iO2 球状粒子(アドテック社製、CRS 1101−
CE)170重量部およびレベリング剤(サンノプコ社
製 ペレノールS4)1.5重量部を容器にとり、攪拌
混合することにより、その粘度が23±1℃で45〜4
9Pa・sの樹脂充填剤を調製した。なお、硬化剤とし
て、イミダゾール硬化剤(四国化成社製、2E4MZ−
CN)6.5重量部を用いた。
B. Preparation of Resin Filler 1) 100 parts by weight of bisphenol F type epoxy monomer (Made by Yuka Shell Co., molecular weight: 310, YL983U), the surface of which is coated with a silane coupling agent has an average particle diameter of 1.6 μm and maximum particles. With a diameter of 15 μm or less
iO 2 spherical particles (manufactured by Adtech, CRS 1101-
170 parts by weight of CE) and 1.5 parts by weight of a leveling agent (Perenol S4 manufactured by San Nopco Co.) were placed in a container and mixed by stirring to have a viscosity of 45 to 4 at 23 ± 1 ° C.
A resin filler of 9 Pa · s was prepared. As a curing agent, an imidazole curing agent (2E4MZ-manufactured by Shikoku Kasei Co., Ltd.
(CN) 6.5 parts by weight was used.

【0118】C.プリント配線板の製造方法 (1) 厚さ0.8mmのガラスエポキシ樹脂またはBT
(ビスマレイミドトリアジン)樹脂からなる基板1の両
面に18μmの銅箔8がラミネートされている銅張積層
板を出発材料とした(図7(a)参照)。まず、この銅
張積層板をドリル削孔し、無電解めっき処理を施し、パ
ターン状にエッチングすることにより、基板1の両面に
下層導体回路4とスルーホール9を形成した。
C. Manufacturing method of printed wiring board (1) 0.8mm thick glass epoxy resin or BT
A copper clad laminate having 18 μm copper foil 8 laminated on both surfaces of a substrate 1 made of (bismaleimide triazine) resin was used as a starting material (see FIG. 7A). First, this copper clad laminate was drilled, electroless plated, and patterned to form lower conductor circuits 4 and through holes 9 on both sides of the substrate 1.

【0119】(2) スルーホール9および下層導体回路4
を形成した基板を水洗いし、乾燥した後、NaOH(1
0g/l)、NaClO2 (40g/l)、Na3 PO
4 (6g/l)を含む水溶液を黒化浴(酸化浴)とする
黒化処理、および、NaOH(10g/l)、NaBH
4 (6g/l)を含む水溶液を還元浴とする還元処理を
行い、そのスルーホール9を含む下層導体回路4の全表
面に粗化面4a、9aを形成した(図7(b)参照)。
(2) Through hole 9 and lower conductor circuit 4
After washing the substrate on which water has been formed and drying it, NaOH (1
0 g / l), NaClO 2 (40 g / l), Na 3 PO
Blackening treatment using an aqueous solution containing 4 (6 g / l) as a blackening bath (oxidizing bath), and NaOH (10 g / l), NaBH
A reduction treatment was performed using an aqueous solution containing 4 (6 g / l) as a reduction bath, and roughened surfaces 4a and 9a were formed on the entire surface of the lower conductor circuit 4 including the through holes 9 (see FIG. 7 (b)). .

【0120】(3) 上記Bに記載した樹脂充填剤を調製し
た後、下記の方法により調製後24時間以内に、スルー
ホール9内、および、基板1の片面の導体回路非形成部
と導体回路4の外縁部とに樹脂充填剤10の層を形成し
た。すなわち、まず、スキージを用いてスルーホール内
に樹脂充填剤を押し込んだ後、100℃、20分の条件
で乾燥させた。次に、導体回路非形成部に相当する部分
が開口したマスクを基板上に載置し、スキージを用いて
凹部となっている導体回路非形成部に樹脂充填剤10の
層を形成し、100℃、20分の条件で乾燥させた(図
7(c)参照)。
(3) After the resin filler described in B above is prepared, the conductor circuit non-formation portion and the conductor circuit in the through hole 9 and on one side of the substrate 1 are formed within 24 hours after the preparation by the following method. A layer of the resin filler 10 was formed on the outer edge portion of No. 4. That is, first, a resin filler was pushed into the through holes using a squeegee, and then dried at 100 ° C. for 20 minutes. Next, a mask having an opening corresponding to the conductor circuit non-formation portion is placed on the substrate, and a layer of the resin filler 10 is formed on the conductor circuit non-formation portion, which is the concave portion, using a squeegee. It was dried at 20 ° C. for 20 minutes (see FIG. 7C).

【0121】(4) 上記(3) の処理を終えた基板の片面
を、#600のベルト研磨紙(三共理化学製)を用いた
ベルトサンダー研磨により、内層銅パターン4の表面や
スルーホール9のランド表面に樹脂充填剤10が残らな
いように研磨し、次いで、上記ベルトサンダー研磨によ
る傷を取り除くためのバフ研磨を行った。このような一
連の研磨を基板の他方の面についても同様に行った。次
いで、100℃で1時間、150℃で1時間の加熱処理
を行って樹脂充填剤10を硬化した。
(4) The surface of the inner layer copper pattern 4 and the through hole 9 are polished on one surface of the substrate which has been subjected to the treatment of the above (3) by belt sander polishing using # 600 belt polishing paper (manufactured by Sankyo Rikagaku). Polishing was performed so that the resin filler 10 did not remain on the land surface, and then buffing was performed to remove scratches due to the belt sander polishing. Such a series of polishing was similarly performed on the other surface of the substrate. Next, heat treatment was performed at 100 ° C. for 1 hour and at 150 ° C. for 1 hour to cure the resin filler 10.

【0122】このようにして、スルーホール9や導体回
路非形成部に形成された樹脂充填材10の表層部および
下層導体回路4の表面を平坦化し、樹脂充填材10と下
層導体回路4の側面4aとが粗化面を介して強固に密着
し、またスルーホール9の内壁面9aと樹脂充填材10
とが粗化面を介して強固に密着した絶縁性基板を得た
(図7(d)参照)。すなわち、この工程により、樹脂
充填剤10の表面と下層導体回路4の表面とが同一平面
となる。
In this manner, the surface layer portion of the resin filler 10 formed in the through hole 9 and the conductor circuit non-forming portion and the surface of the lower conductor circuit 4 are flattened, and the side faces of the resin filler 10 and the lower conductor circuit 4 are flattened. 4a firmly adheres to each other through the roughened surface, and the inner wall surface 9a of the through hole 9 and the resin filler 10
An insulating substrate was obtained in which and were firmly adhered to each other via the roughened surface (see FIG. 7D). That is, by this step, the surface of the resin filler 10 and the surface of the lower layer conductor circuit 4 are flush with each other.

【0123】(5) 上記基板を水洗、酸性脱脂した後、ソ
フトエッチングし、次いで、エッチング液を基板の両面
にスプレイで吹きつけて、下層導体回路4の表面とスル
ーホール9のランド表面と内壁とをエッチングすること
により、下層導体回路4の全表面に粗化面4a、9aを
形成した(図8(a)参照)。エッチング液としては、
イミダゾール銅(II)錯体10重量部、グリコール酸
7重量部、塩化カリウム5重量部からなるエッチング液
(メック社製、メックエッチボンド)を使用した。
(5) After washing the substrate with water and acid degreasing, soft etching, and then spraying an etching solution on both sides of the substrate by spraying to make the surface of the lower conductor circuit 4 and the land surface of the through hole 9 and the inner wall. By etching and, roughened surfaces 4a and 9a were formed on the entire surface of the lower conductor circuit 4 (see FIG. 8A). As an etching solution,
An etching solution (Mec Etch Bond, manufactured by Mec Co., Ltd.) consisting of 10 parts by weight of imidazole copper (II) complex, 7 parts by weight of glycolic acid and 5 parts by weight of potassium chloride was used.

【0124】(6) 基板の両面に、上記Aで作製した層間
樹脂絶縁層用樹脂フィルムを、以下の方法により真空ラ
ミネーター装置を用いて貼り付けることにより層間樹脂
絶縁層を形成した(図8(b)参照)。すなわち、層間
樹脂絶縁層用樹脂フィルムを基板上に載置し、真空度
0.5Torr、圧力0.4MPa 、温度80℃、圧
着時間60秒の条件で貼り付け、その後、100℃で3
0分、150℃で1時間熱硬化させた。
(6) The interlayer resin insulation layer was formed on both surfaces of the substrate by adhering the resin film for interlayer resin insulation layer prepared in the above A using a vacuum laminator device by the following method (see FIG. 8 ( See b)). That is, a resin film for an interlayer resin insulation layer is placed on a substrate and attached under the conditions of a vacuum degree of 0.5 Torr, a pressure of 0.4 MPa, a temperature of 80 ° C., and a pressure bonding time of 60 seconds, and then at 100 ° C. for 3 minutes.
It was heat-cured for 0 minutes at 150 ° C. for 1 hour.

【0125】(7) 次に、層間樹脂絶縁層2上に、貫通孔
が形成されたマスクを介して、波長10.4μmのCO
2 ガスレーザにて、ビーム径4.0mm、トップハット
モード、パルス幅8.0μ秒、マスクの貫通孔の径1.
0mm、2ショットの条件で層間樹脂絶縁層2に、直径
60μmのバイアホール用開口6を形成した(図8
(c)参照)。
(7) Next, CO of wavelength 10.4 μm is formed on the interlayer resin insulation layer 2 through a mask having through holes.
2 gas laser, beam diameter 4.0 mm, top hat mode, pulse width 8.0 μsec, mask through hole diameter 1.
A via hole opening 6 having a diameter of 60 μm was formed in the interlayer resin insulation layer 2 under the conditions of 0 mm and 2 shots (FIG. 8).
(See (c)).

【0126】(8) バイアホール用開口6を形成した基板
を、40g/lの過マンガン酸塩を含む60℃の溶液に
15分間浸漬し、層間樹脂絶縁層2の表面に存在するエ
ポキシ樹脂粒子を溶解除去することにより、バイアホー
ル用開口6の内壁を含む層間樹脂絶縁層2の表面を粗面
とした(図8(d)参照)。
(8) Epoxy resin particles present on the surface of the interlayer resin insulation layer 2 were immersed in a solution containing 40 g / l of permanganate at 60 ° C. for 15 minutes. Was dissolved and removed to roughen the surface of the interlayer resin insulation layer 2 including the inner wall of the via hole opening 6 (see FIG. 8D).

【0127】(9) 次に、上記処理を終えた基板を、中和
溶液(シプレイ社製)に浸漬してから水洗いした。さら
に、粗面化処理(粗化深さ3μm)した該基板の表面
に、パラジウム触媒(アトテック社製)を付与すること
により、層間樹脂絶縁層2の表面およびバイアホール用
開口6の内壁面に触媒核を付着させた。
(9) Next, the substrate after the above treatment was immersed in a neutralizing solution (made by Shipley Co., Ltd.) and then washed with water. Further, by applying a palladium catalyst (manufactured by Atotech Co., Ltd.) to the surface of the substrate that has been roughened (roughening depth 3 μm), the surface of the interlayer resin insulation layer 2 and the inner wall surface of the via hole opening 6 are provided. The catalyst core was attached.

【0128】(10)次に、以下の組成の無電解銅めっき水
溶液中に基板を浸漬して、粗面全体に厚さ0.6〜0.
9μmの無電解銅めっき層12を形成した(図9(a)
参照)。 〔無電解めっき水溶液〕 NiSO4 0.003 mol/l 酒石酸 0.200 mol/l 硫酸銅 0.030 mol/l HCHO 0.050 mol/l NaOH 0.100 mol/l α、α′−ビピリジル 40 mg/l ポリエチレングリコール(PEG) 0.10 g/l 〔無電解めっき条件〕 35℃の液温度で40分
(10) Next, the substrate is dipped in an electroless copper plating solution having the following composition to have a thickness of 0.6 to 0.
A 9 μm electroless copper plating layer 12 was formed (FIG. 9A).
reference). [Electroless plating aqueous solution] NiSO 4 0.003 mol / l Tartaric acid 0.200 mol / l Copper sulfate 0.030 mol / l HCHO 0.050 mol / l NaOH 0.100 mol / l α, α′-bipyridyl 40 mg / l polyethylene glycol (PEG) 0.10 g / l [electroless plating conditions] 40 minutes at a liquid temperature of 35 ° C

【0129】(11)市販の感光性ドライフィルムを無電解
銅めっき層12に貼り付け、マスクを載置して、100
mJ/cm2 で露光し、0.8%炭酸ナトリウム水溶液
で現像処理することにより、厚さ25μmのめっきレジ
スト3を設けた(図9(b)参照)。
(11) A commercially available photosensitive dry film is attached to the electroless copper plating layer 12, a mask is placed, and 100
The plating resist 3 having a thickness of 25 μm was provided by exposing at mJ / cm 2 and developing with a 0.8% sodium carbonate aqueous solution (see FIG. 9B).

【0130】(12)ついで、基板を50℃の水で洗浄して
脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してか
ら、以下の条件で電解銅めっきを施し、電解銅めっき層
13を形成した。なお、電解銅めっき層13はめっきレ
ジスト3よりも厚く形成した(図9(c)参照)。 〔電解めっき水溶液〕 硫酸 2.24 mol/l 硫酸銅 0.26 mol/l 添加剤 19.5 ml/l (アトテックジャパン社製、カパラシドHL) 〔電解めっき条件〕 電流密度 1 A/dm2 資時間 65 分 温度 22±2 ℃
(12) Next, the substrate is washed with water at 50 ° C. to degrease it, washed with water at 25 ° C., and further washed with sulfuric acid, and then electrolytic copper plating is performed under the following conditions, followed by electrolytic copper plating. Layer 13 was formed. The electrolytic copper plating layer 13 was formed thicker than the plating resist 3 (see FIG. 9C). [Electrolytic plating aqueous solution] Sulfuric acid 2.24 mol / l Copper sulfate 0.26 mol / l Additive 19.5 ml / l (Aparatotech Japan Co., Kaparaside HL) [Electrolytic plating conditions] Current density 1 A / dm 2 Time 65 minutes Temperature 22 ± 2 ℃

【0131】(13)次に、有機酸塩と第二銅錯体とからな
るエッチング液を用いて、電解銅めっき層13の表層部
を除去した。なお、この処理により、電解銅めっき層1
3の表層部を除去すると同時に、電解銅めっき層13の
上面に粗化面を形成した(図9(d)参照)。
(13) Next, the surface layer portion of the electrolytic copper plating layer 13 was removed by using an etching solution containing an organic acid salt and a cupric complex. By this treatment, electrolytic copper plating layer 1
At the same time as removing the surface layer portion of No. 3, a roughened surface was formed on the upper surface of the electrolytic copper plating layer 13 (see FIG. 9D).

【0132】(14)めっきレジスト3を5%KOHで剥離
除去した後、そのめっきレジスト3下の無電解めっき層
12を有機酸塩と第二銅錯体とからなるエッチング液で
処理して溶解除去するとともに、無電解銅めっき層12
側面と電解銅めっき層13表面に粗化面を形成すること
により、表面に粗化面の形成された厚さ18μmの導体
回路(バイアホール7を含む)5を形成した。さらに、
800g/lのクロム酸を含む70℃の溶液に3分間浸
漬して、導体回路非形成部分に位置する導体回路間の層
間樹脂絶縁層2の表面を1μmエッチング処理し、その
表面に残存するパラジウム触媒を除去した(図10
(a)参照)。
(14) After removing the plating resist 3 with 5% KOH, the electroless plating layer 12 under the plating resist 3 is treated with an etching solution containing an organic acid salt and a cupric complex to dissolve and remove it. And electroless copper plating layer 12
By forming a roughened surface on the side surface and the surface of the electrolytic copper plating layer 13, a conductor circuit (including via hole 7) 5 having a thickness of 18 μm and having a roughened surface formed on the surface was formed. further,
The surface of the interlayer resin insulation layer 2 between the conductor circuits located in the conductor circuit non-formation portion is etched by 1 μm by immersing it in a solution containing 800 g / l of chromic acid at 70 ° C. for 3 minutes, and palladium remaining on the surface is etched. The catalyst was removed (Fig. 10)
(See (a)).

【0133】(15)上記 (5)〜(14)の工程を繰り返すこと
により、さらに上層の導体回路を形成し、多層配線板を
得た(図10(a)〜図11(b)参照)。 (16)次に、実施例1の(16)〜(19)と同様にして、はんだ
バンプ17を有する多層配線プリント基板を製造した。
(図11(c)参照)。
(15) By repeating the above steps (5) to (14), a conductor circuit in an upper layer is formed to obtain a multilayer wiring board (see FIGS. 10 (a) to 11 (b)). . (16) Next, in the same manner as (16) to (19) of Example 1, a multilayer wiring printed board having solder bumps 17 was manufactured.
(See FIG. 11 (c)).

【0134】(実施例3) A.樹脂充填剤の調製 実施例1と同様にして樹脂充填剤を調製した。(Example 3) A. Preparation of resin filler A resin filler was prepared in the same manner as in Example 1.

【0135】B.プリント配線板の製造 (1) 厚さ0.8mmのガラスエポキシ樹脂またはBT
(ビスマレイミド−トリアジン)樹脂からなる基板1の
両面に18μmの銅箔8がラミネートされている銅張積
層板を出発材料とした(図12(a)参照)。まず、こ
の銅張積層板をドリル削孔し、続いてめっきレジストを
形成した後、この基板に無電解銅めっき処理を施してス
ルーホール9を形成し、さらに、銅箔を常法に従いパタ
ーン状にエッチングすることにより、基板の両面に内層
銅パターン(下層導体回路)4を形成した。
B. Manufacture of printed wiring board (1) 0.8mm thick glass epoxy resin or BT
A copper clad laminate having 18 μm copper foil 8 laminated on both sides of a substrate 1 made of (bismaleimide-triazine) resin was used as a starting material (see FIG. 12A). First, this copper clad laminate is drilled, followed by forming a plating resist, and then subjecting this substrate to electroless copper plating to form through-holes 9. Further, a copper foil is patterned in a conventional manner. Then, inner layer copper patterns (lower layer conductor circuits) 4 were formed on both surfaces of the substrate by etching.

【0136】(2) 下層導体回路4を形成した基板を水洗
いし、乾燥した後、エッチング液を基板の両面にスプレ
イで吹きつけて、下層導体回路4の表面とスルーホール
9のランド表面と内壁とをエッチングすることにより、
下層導体回路4の全表面に粗化面4a、9aを形成した
(図12(b)参照)。エッチング液として、イミダゾ
ール銅(II)錯体10重量部、グリコール酸7重量部、
塩化カリウム5重量部およびイオン交換水78重量部を
混合したものを使用した。
(2) The substrate on which the lower conductor circuit 4 is formed is washed with water and dried, and then an etching solution is sprayed onto both surfaces of the substrate to spray the surface of the lower conductor circuit 4 and the land surface and inner wall of the through hole 9. By etching and
Roughened surfaces 4a and 9a were formed on the entire surface of the lower layer conductor circuit 4 (see FIG. 12B). As an etching solution, 10 parts by weight of imidazole copper (II) complex, 7 parts by weight of glycolic acid,
A mixture of 5 parts by weight of potassium chloride and 78 parts by weight of ion-exchanged water was used.

【0137】(3) 上記Aに記載した樹脂充填剤を調製し
た後、下記の方法により調製後24時間以内に、スルー
ホール9内、および、基板1の片面の導体回路非形成部
と導体回路4の外縁部とに樹脂充填剤10の層を形成し
た。すなわち、まず、スキージを用いてスルーホール内
に樹脂充填剤を押し込んだ後、100℃、20分の条件
で乾燥させた。次に、導体回路非形成部に相当する部分
が開口したマスクを基板上に載置し、スキージを用いて
凹部となっている導体回路非形成部に樹脂充填剤10の
層を形成し、100℃、20分の条件で乾燥させた(図
12(c)参照)。
(3) After preparing the resin filler described in the above A, within 24 hours after the preparation by the following method, the conductor circuit non-formation portion and the conductor circuit in the through hole 9 and on one surface of the substrate 1 A layer of the resin filler 10 was formed on the outer edge portion of No. 4. That is, first, a resin filler was pushed into the through holes using a squeegee, and then dried at 100 ° C. for 20 minutes. Next, a mask having an opening corresponding to the conductor circuit non-formation portion is placed on the substrate, and a layer of the resin filler 10 is formed on the conductor circuit non-formation portion which is the concave portion using a squeegee, It was dried at 20 ° C. for 20 minutes (see FIG. 12 (c)).

【0138】(4) 上記(3) の処理を終えた基板の片面
を、ベルト研磨紙(三共理化学社製)を用いたベルトサ
ンダー研磨により、下層導体回路4の表面やスルーホー
ル9のランド表面に樹脂充填剤10が残らないように研
磨し、ついで、上記ベルトサンダー研磨による傷を取り
除くためのバフ研磨を行った。このような一連の研磨を
基板の他方の面についても同様に行った。そして、充填
した樹脂充填剤10を加熱硬化させた(図12(d)参
照)。
(4) The surface of the lower conductor circuit 4 and the land surface of the through hole 9 are polished on one surface of the substrate which has been subjected to the treatment of (3) above by belt sander polishing using belt polishing paper (manufactured by Sankyo Rikagaku Co., Ltd.) The resin filler 10 was abraded so as not to remain, and then buffed to remove scratches caused by the belt sander abrading. Such a series of polishing was similarly performed on the other surface of the substrate. Then, the filled resin filler 10 was cured by heating (see FIG. 12D).

【0139】このようにして、スルーホール9等に充填
された樹脂充填剤10の表層部および下層導体回路4上
面の粗化層4aを除去して基板両面を平滑化し、樹脂充
填剤10と下層導体回路4の側面とが粗化面4aを介し
て強固に密着し、またスルーホール9の内壁面と樹脂充
填剤10とが粗化面9aを介して強固に密着した配線基
板を得た。
In this way, the surface layer portion of the resin filler 10 filled in the through holes 9 and the like and the roughening layer 4a on the upper surface of the lower conductor circuit 4 are removed to smooth both surfaces of the substrate, and the resin filler 10 and the lower layer are removed. A wiring board was obtained in which the side surfaces of the conductor circuit 4 were firmly adhered to each other via the roughened surface 4a, and the inner wall surface of the through hole 9 and the resin filler 10 were firmly adhered to each other via the roughened surface 9a.

【0140】(5) 次に、上記(4) の処理を終えた基板の
両面に、上記(2) で用いたエッチング液と同じエッチン
グ液をスプレイで吹きつけ、一旦平坦化された下層導体
回路4の表面とスルーホール9のランド表面とをエッチ
ングすることにより、下層導体回路4の全表面に粗化面
4a、9aを形成した(図13(a)参照)。
(5) Next, the same etching solution as that used in (2) above was sprayed onto both surfaces of the substrate that had been subjected to (4) above to spray the lower layer conductor circuit once flattened. By etching the surface of No. 4 and the land surface of the through hole 9, roughened surfaces 4a and 9a were formed on the entire surface of the lower conductor circuit 4 (see FIG. 13A).

【0141】(6) 次に、上記工程を経た基板の両面に、
厚さ50μmの熱硬化型シクロオレフィン系樹脂シート
を温度50〜150℃まで昇温しながら圧力0.5MP
aで真空圧着ラミネートし、シクロオレフィン系樹脂か
らなる層間樹脂絶縁層2を設けた(図13(b)参
照)。真空圧着時の真空度は、10mmHgであった。
(6) Next, on both surfaces of the substrate that has undergone the above steps,
While increasing the temperature of the thermosetting cycloolefin resin sheet having a thickness of 50 μm to a temperature of 50 to 150 ° C., a pressure of 0.5 MP
Vacuum laminating with a was performed to provide an interlayer resin insulation layer 2 made of a cycloolefin resin (see FIG. 13B). The degree of vacuum during vacuum pressure bonding was 10 mmHg.

【0142】(7) 次に、層間樹脂絶縁層2上に、貫通孔
が形成されたマスクを介して、波長248nmのエキシ
マレーザを用いてレーザ光を照射することにより、シク
ロオレフィン系樹脂からなる層間樹脂絶縁層2に直径8
0μmのバイアホール用開口6を設けた(図13(c)
参照)。この後、酸素プラズマを用いてデスミア処理を
行った。
(7) Next, the interlayer resin insulation layer 2 is irradiated with laser light through a mask having a through hole formed therein using an excimer laser having a wavelength of 248 nm to form a cycloolefin resin. Diameter 8 for interlayer resin insulation layer 2
A 0 μm via hole opening 6 was provided (FIG. 13C).
reference). After that, desmear treatment was performed using oxygen plasma.

【0143】(8) 次に、日本真空技術株式会社製のSV
−4540を用い、Niをターゲットにしたスパッタリ
ングを、ガス圧0.6Pa、温度80℃、電力200
W、時間5分間の条件で行い、Ni金属層12aを層間
樹脂絶縁層2の表面に形成した。このとき、形成された
Ni金属層12aの厚さは0.1μmであった。さら
に、Ni金属層12a上に、Cuをターゲットにしたス
パッタリングを同条件で行いCu金属層12bを形成し
た。このとき、形成されたCu金属層12bの厚さは
0.1μmであった(図13(d)参照)。
(8) Next, SV manufactured by Nippon Vacuum Technology Co., Ltd.
-4540 was used to perform sputtering targeting Ni with a gas pressure of 0.6 Pa, a temperature of 80 ° C., and an electric power of 200.
The Ni metal layer 12a was formed on the surface of the interlayer resin insulation layer 2 under the conditions of W for 5 minutes. At this time, the thickness of the formed Ni metal layer 12a was 0.1 μm. Further, on the Ni metal layer 12a, sputtering targeting Cu was performed under the same conditions to form a Cu metal layer 12b. At this time, the thickness of the formed Cu metal layer 12b was 0.1 μm (see FIG. 13D).

【0144】(9) 上記処理を終えた基板の両面に、市販
の感光性ドライフィルムを貼り付け、フォトマスクフィ
ルムを載置して、100mJ/cm2 で露光した後、
0.8%炭酸ナトリウムで現像処理し、厚さ25μmの
めっきレジスト3のパターンを形成した(図14(a)
参照)。
(9) Commercially available photosensitive dry films were attached to both surfaces of the substrate which had been subjected to the above-mentioned treatment, a photomask film was placed thereon, and exposure was carried out at 100 mJ / cm 2 .
Development was performed with 0.8% sodium carbonate to form a pattern of the plating resist 3 having a thickness of 25 μm (FIG. 14 (a)).
reference).

【0145】(10)ついで、基板を50℃の水で洗浄して
脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してか
ら、以下の条件で電解銅めっきを施し、電解銅めっき層
13を形成した。なお、電解銅めっき層13はめっきレ
ジスト3よりも厚く形成した(図14(b)参照)。 〔電解めっき水溶液〕 硫酸 2.24 mol/l 硫酸銅 0.26 mol/l 添加剤 19.5 ml/l (アトテックジャパン社製、カパラシドGL) 〔電解めっき条件〕 電流密度 1 A/dm2 時間 65 分 温度 22±2 度
(10) Next, the substrate is washed with water at 50 ° C. to degrease it, washed with water at 25 ° C., and further washed with sulfuric acid, and then electrolytic copper plating is performed under the following conditions. Layer 13 was formed. The electrolytic copper plating layer 13 was formed thicker than the plating resist 3 (see FIG. 14B). [Electrolytic plating aqueous solution] Sulfuric acid 2.24 mol / l Copper sulfate 0.26 mol / l Additive 19.5 ml / l (Aparatotech Japan Co., Kaparaside GL) [Electrolytic plating conditions] Current density 1 A / dm 2 hours 65 minutes temperature 22 ± 2 degrees

【0146】(11)次に、有機酸塩と第二銅錯体とからな
るエッチング液を用いて、電解銅めっき層13の表層部
を除去した。なお、この処理により、電解銅めっき層1
3の表層部を除去すると同時に、電解銅めっき層13の
上面に粗化面を形成した(図14(c)参照)。
(11) Next, the surface layer portion of the electrolytic copper plating layer 13 was removed using an etching solution containing an organic acid salt and a cupric complex. By this treatment, electrolytic copper plating layer 1
At the same time as removing the surface layer portion of No. 3, a roughened surface was formed on the upper surface of the electrolytic copper plating layer 13 (see FIG. 14C).

【0147】(12)めっきレジスト3を5%KOHで剥離
除去した後、そのめっきレジスト3下の無電解めっき層
12を有機酸塩と第二銅錯体とからなるエッチング液で
処理して溶解除去するとともに、無電解銅めっき層12
側面と電解銅めっき層13表面に粗化面を形成すること
により、表面に粗化面の形成された厚さ18μmの導体
回路(バイアホール7を含む)5を形成した(図14
(d)参照)。
(12) After stripping and removing the plating resist 3 with 5% KOH, the electroless plating layer 12 under the plating resist 3 is treated with an etching solution containing an organic acid salt and a cupric complex to dissolve and remove it. And electroless copper plating layer 12
By forming a roughened surface on the side surface and the surface of the electrolytic copper plating layer 13, a conductor circuit (including via hole 7) 5 having a thickness of 18 μm and having a roughened surface formed on the surface was formed (FIG. 14).
(See (d)).

【0148】(13)上記 (5)〜(14)の工程を繰り返すこと
により、さらに上層の導体回路を形成し、多層配線板を
得た(図15(a)〜図16(b)参照)。(14)次に、
実施例1の(16)〜(19)と同様にして、はんだバンプ17
を有する多層配線プリント基板を製造した(図16
(c)参照)。
(13) By repeating the above steps (5) to (14), a conductor circuit in an upper layer is formed to obtain a multilayer wiring board (see FIGS. 15 (a) to 16 (b)). . (14) Next,
In the same manner as (16) to (19) of Example 1, the solder bump 17
A multilayer wiring printed circuit board having
(See (c)).

【0149】実施例4 実施例1の(13)の工程において、塩化第二銅からなるエ
ッチング液を用いて、電解銅めっき層の表層部を除去
し、その後、シリコン製の研磨材を用いたバフ研磨を行
い、めっきレジストの上部に残留する電解銅めっき層を
完全に除去した以外は実施例1と同様にして多層プリン
ト配線板を製造した。
Example 4 In the step (13) of Example 1, the surface layer portion of the electrolytic copper-plated layer was removed using an etching solution containing cupric chloride, and then an abrasive made of silicon was used. A multilayer printed wiring board was manufactured in the same manner as in Example 1 except that buffing was performed to completely remove the electrolytic copper plating layer remaining on the plating resist.

【0150】このようにして製造した実施例1〜4の多
層プリント配線板について、該多層プリント配線板をク
ロスカットして、導体回路およびその表面に形成した粗
化面の形状、導体回路と層間樹脂絶縁層との剥離の有
無、並びに、層間樹脂絶縁層にクラックが発生している
か否かをその断面を顕微鏡観察することにより調べた。
Regarding the multilayer printed wiring boards of Examples 1 to 4 thus manufactured, the multilayer printed wiring board was cross-cut to obtain the shape of the conductor circuit and the roughened surface formed on the surface, the conductor circuit and the interlayer. The presence or absence of peeling from the resin insulation layer and whether or not cracks were generated in the interlayer resin insulation layer were examined by observing the cross section with a microscope.

【0151】その結果、実施例1〜4で製造した多層プ
リント配線板においては、導体回路の形状は厚さが均一
であり、アンダーカットも見られなかった。また、導体
回路の表面に形成した粗化面は、層間樹脂絶縁層との密
着性を確保するのに充分な粗さを有していた。
As a result, in the multilayer printed wiring boards manufactured in Examples 1 to 4, the conductor circuit had a uniform thickness and no undercut was observed. In addition, the roughened surface formed on the surface of the conductor circuit had a roughness sufficient to ensure adhesion with the interlayer resin insulation layer.

【0152】また、実施例1〜4で製造した多層プリン
ト配線板において、導体回路と層間樹脂絶縁層との剥離
は観察されず、層間樹脂絶縁層にもクラックの発生は観
察されなかった。
Further, in the multilayer printed wiring boards manufactured in Examples 1 to 4, peeling between the conductor circuit and the interlayer resin insulating layer was not observed, and no crack was observed in the interlayer resin insulating layer.

【0153】また、実施例1〜4で製造した多層プリン
ト配線板について、125℃で3分、−55℃で3分の
条件によるヒートサイクル試験を1000回実施した
後、上記と同様に多層プリント配線板をクロスカットし
て、導体回路と層間樹脂絶縁層との剥離の有無、並び
に、層間樹脂絶縁層にクラックが発生しているか否かを
その断面を顕微鏡観察することにより調べた。
Further, the multilayer printed wiring boards manufactured in Examples 1 to 4 were subjected to a heat cycle test 1000 times under the conditions of 125 ° C. for 3 minutes and −55 ° C. for 3 minutes, and then the multilayer printed wiring board was printed in the same manner as above. The wiring board was cross-cut, and the presence or absence of peeling between the conductor circuit and the interlayer resin insulation layer and whether or not a crack had occurred in the interlayer resin insulation layer were examined by observing the cross section with a microscope.

【0154】その結果、実施例1〜4で製造した多層プ
リント配線板において、導体回路と層間樹脂絶縁層との
剥離は観察されず、層間樹脂絶縁層にもクラックの発生
は観察されなかった。
As a result, in the multilayer printed wiring boards produced in Examples 1 to 4, no peeling between the conductor circuit and the interlayer resin insulation layer was observed, and no cracks were observed in the interlayer resin insulation layer.

【0155】[0155]

【発明の効果】以上説明したように本発明の多層プリン
ト配線板の製造方法によれば、めっきレジストを剥離す
る前に第一のエッチング処理を行い、さらに、上記めっ
きレジストを剥離した後に第二のエッチング処理を行う
とともに粗化面形成処理を行うため、厚さが均一でアン
ダーカットがなく、表面に粗化面を有する導体回路が形
成された多層プリント配線板を製造することができ、こ
のような製造方法で製造された多層プリント配線板は、
上記した特性を有する導体回路が形成されているため接
続性、信頼性に優れる。
As described above, according to the method for manufacturing a multilayer printed wiring board of the present invention, the first etching treatment is performed before removing the plating resist, and the second etching process is performed after removing the plating resist. Since the roughening surface forming treatment is performed together with the etching treatment of, it is possible to manufacture a multilayer printed wiring board having a uniform thickness and no undercut, and a conductor circuit having a roughening surface on the surface. The multilayer printed wiring board manufactured by such a manufacturing method,
Since the conductor circuit having the above characteristics is formed, the connectivity and reliability are excellent.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)〜(f)は、本発明の製造工程おいて、
樹脂絶縁層上に導体回路を形成する工程を模式的に示す
断面図である。
1 (a) to 1 (f) are views showing a manufacturing process of the present invention.
It is sectional drawing which shows typically the process of forming a conductor circuit on a resin insulating layer.

【図2】(a)〜(d)は、本発明の多層プリント配線
板の製造工程の一部を示す断面図である。
2 (a) to 2 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.

【図3】(a)〜(d)は、本発明の多層プリント配線
板の製造工程の一部を示す断面図である。
3 (a) to 3 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.

【図4】(a)〜(d)は、本発明の多層プリント配線
板の製造工程の一部を示す断面図である。
4 (a) to 4 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board according to the present invention.

【図5】(a)〜(c)は、本発明の多層プリント配線
板の製造工程の一部を示す断面図である。
5A to 5C are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board according to the present invention.

【図6】(a)〜(c)は、本発明の多層プリント配線
板の製造工程の一部を示す断面図である。
6 (a) to 6 (c) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board according to the present invention.

【図7】(a)〜(d)は、本発明の多層プリント配線
板の製造工程の一部を示す断面図である。
7 (a) to 7 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board according to the present invention.

【図8】(a)〜(d)は、本発明の多層プリント配線
板の製造工程の一部を示す断面図である。
8 (a) to 8 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.

【図9】(a)〜(d)は、本発明の多層プリント配線
板の製造工程の一部を示す断面図である。
9A to 9D are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board according to the present invention.

【図10】(a)〜(c)は、本発明の多層プリント配
線板の製造工程の一部を示す断面図である。
10 (a) to 10 (c) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.

【図11】(a)〜(c)は、本発明の多層プリント配
線板の製造工程の一部を示す断面図である。
11A to 11C are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board according to the present invention.

【図12】(a)〜(d)は、本発明の多層プリント配
線板の製造工程の一部を示す断面図である。
12 (a) to (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.

【図13】(a)〜(d)は、本発明の多層プリント配
線板の製造工程の一部を示す断面図である。
13A to 13D are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.

【図14】(a)〜(d)は、本発明の多層プリント配
線板の製造工程の一部を示す断面図である。
14A to 14D are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board according to the present invention.

【図15】(a)〜(c)は、本発明の多層プリント配
線板の製造工程の一部を示す断面図である。
15A to 15C are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board according to the present invention.

【図16】(a)〜(c)は、本発明の多層プリント配
線板の製造工程の一部を示す断面図である。
16 (a) to 16 (c) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.

【図17】(a)〜(f)は、従来の多層プリント配線
板の製造工程おいて、樹脂絶縁層上に導体回路を形成す
る工程を模式的に示す断面図である。
17 (a) to 17 (f) are cross-sectional views schematically showing a step of forming a conductor circuit on a resin insulating layer in the conventional manufacturing process of a multilayer printed wiring board.

【符号の説明】[Explanation of symbols]

1 基板 2 層間樹脂絶縁層(粗化面形成用樹脂層) 3 めっきレジスト 4 下層導体回路 4a 粗化面 5 導体回路 6 バイアホール用開口 7 バイアホール 8 銅箔 9、29 スルーホール 9a 粗化面 10 樹脂充填剤 12 無電解銅めっき層 12a Ni金属層 12b Cu金属層 13 電気めっき層 14 ソルダーレジスト層 15 ニッケルめっき層 16 金めっき層 17 はんだバンプ 22 樹脂絶縁層 23 めっきレジスト 24 薄膜導体層 24a 粗化面 25 電気めっき層 25a 粗化面 1 substrate 2 Interlayer resin insulation layer (roughened surface forming resin layer) 3 plating resist 4 Lower layer conductor circuit 4a Roughened surface 5 conductor circuit 6 Via hole openings 7 via holes 8 copper foil 9, 29 through hole 9a Roughened surface 10 Resin filler 12 Electroless copper plating layer 12a Ni metal layer 12b Cu metal layer 13 Electroplating layer 14 Solder resist layer 15 Nickel plating layer 16 Gold plating layer 17 Solder bump 22 Resin insulation layer 23 Plating resist 24 Thin film conductor layer 24a roughened surface 25 Electroplated layer 25a roughened surface

フロントページの続き Fターム(参考) 5E346 AA15 AA43 CC04 CC09 CC10 CC14 CC16 CC32 CC54 CC58 DD02 DD03 DD12 DD17 DD25 DD33 DD44 EE33 EE35 FF07 FF15 GG15 GG16 GG17 GG18 GG22 GG23 GG27 HH26 Continued front page    F term (reference) 5E346 AA15 AA43 CC04 CC09 CC10                       CC14 CC16 CC32 CC54 CC58                       DD02 DD03 DD12 DD17 DD25                       DD33 DD44 EE33 EE35 FF07                       FF15 GG15 GG16 GG17 GG18                       GG22 GG23 GG27 HH26

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 基板上に導体回路と樹脂絶縁層とが順次
形成され、これらの導体回路がバイアホールを介して接
続されてなる多層プリント配線板の製造方法であって、
下記(1)〜(4)の工程を含むことを特徴とする多層
プリント配線板の製造方法。 (1)前記基板上および/または前記樹脂絶縁層上に薄
膜導体層を形成する工程、(2)前記薄膜導体層上の一
部にドライフィルムを用いてめっきレジストを形成した
後、前記めっきレジスト非形成部に前記めっきレジスト
の厚さよりも厚い電気めっき層を形成する工程、(3)
第一のエッチング液を用いて前記電気めっき層をエッチ
ングする工程、および、(4)前記めっきレジストを剥
離した後、第二のエッチング液を用い、前記めっきレジ
ストの下に存在する薄膜導体層を除去するとともに前記
電気めっき層表面および前記薄膜導体層側面に粗化面を
形成する工程。
1. A method of manufacturing a multilayer printed wiring board, comprising a conductor circuit and a resin insulating layer sequentially formed on a substrate, and these conductor circuits being connected through via holes.
A method for manufacturing a multilayer printed wiring board, comprising the following steps (1) to (4). (1) A step of forming a thin film conductor layer on the substrate and / or the resin insulating layer, (2) After forming a plating resist by using a dry film on a part of the thin film conductor layer, the plating resist A step of forming an electroplating layer thicker than the thickness of the plating resist on the non-formed portion, (3)
Etching the electroplating layer with a first etching solution, and (4) removing the plating resist and then using a second etching solution to form a thin film conductor layer under the plating resist. A step of removing and forming a roughened surface on the surface of the electroplating layer and the side surface of the thin film conductor layer.
【請求項2】 前記第一のエッチング液は、塩化第二
銅、塩化第二鉄、過硫酸塩、過酸化水素/硫酸、アルカ
リエッチャントからなる群より選択される少なくとも一
種を含む溶液である請求項1記載の多層プリント配線板
の製造方法。
2. The first etching solution is a solution containing at least one selected from the group consisting of cupric chloride, ferric chloride, persulfate, hydrogen peroxide / sulfuric acid, and an alkali etchant. Item 2. A method for manufacturing a multilayer printed wiring board according to Item 1.
【請求項3】 前記第一のエッチング液は、第二銅錯体
と有機酸塩とを含む混合溶液、または、過酸化水素と硫
酸とを含む混合溶液である請求項1記載の多層プリント
配線板の製造方法。
3. The multilayer printed wiring board according to claim 1, wherein the first etching solution is a mixed solution containing a cupric complex and an organic acid salt, or a mixed solution containing hydrogen peroxide and sulfuric acid. Manufacturing method.
【請求項4】 前記第二のエッチング液は、第二銅錯体
と有機酸塩とを含む混合溶液、または、過酸化水素と硫
酸とを含む混合溶液である請求項1〜3のいずれか1に
記載の多層プリント配線板の製造方法。
4. The second etching solution is a mixed solution containing a cupric complex and an organic acid salt, or a mixed solution containing hydrogen peroxide and sulfuric acid. A method for manufacturing the multilayer printed wiring board according to.
【請求項5】 前記第一のエッチング液および前記第二
のエッチング液は、第二銅錯体と有機酸塩とを含む混合
溶液、または、過酸化水素と硫酸とを含む混合溶液であ
り、かつ、前記第一のエッチング液および前記第二のエ
ッチング液は同一である請求項1記載の多層プリント配
線板の製造方法。
5. The first etching solution and the second etching solution are a mixed solution containing a cupric complex and an organic acid salt, or a mixed solution containing hydrogen peroxide and sulfuric acid, and The method for manufacturing a multilayer printed wiring board according to claim 1, wherein the first etching liquid and the second etching liquid are the same.
【請求項6】 前記(3)の工程において、第一のエッ
チング液を用いて前記電気めっき層のエッチングを行っ
た後、バフ研磨を行う請求項1〜5のいずれか1に記載
の多層プリント配線板の製造方法。
6. The multilayer print according to claim 1, wherein in the step (3), buffing is performed after the electroplating layer is etched using the first etching liquid. Wiring board manufacturing method.
JP2001287784A 2001-09-20 2001-09-20 Manufacturing method of multilayer printed wiring board Expired - Fee Related JP4877694B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001287784A JP4877694B2 (en) 2001-09-20 2001-09-20 Manufacturing method of multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001287784A JP4877694B2 (en) 2001-09-20 2001-09-20 Manufacturing method of multilayer printed wiring board

Publications (2)

Publication Number Publication Date
JP2003101221A true JP2003101221A (en) 2003-04-04
JP4877694B2 JP4877694B2 (en) 2012-02-15

Family

ID=19110537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001287784A Expired - Fee Related JP4877694B2 (en) 2001-09-20 2001-09-20 Manufacturing method of multilayer printed wiring board

Country Status (1)

Country Link
JP (1) JP4877694B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277258A (en) * 2004-03-26 2005-10-06 Toppan Printing Co Ltd Multilayer printed circuit board and method for manufacturing the same
JP2006210492A (en) * 2005-01-26 2006-08-10 Hitachi Chem Co Ltd Method of manufacturing printed wiring board
JP2006286724A (en) * 2005-03-31 2006-10-19 Kyocer Slc Technologies Corp Wiring board and its manufacturing method
US7726016B2 (en) 2003-05-07 2010-06-01 International Business Machines Corporation Manufacturing method of printed circuit board
JP2011071358A (en) * 2009-09-27 2011-04-07 Kyocer Slc Technologies Corp Method of manufacturing wiring board
JP2012186385A (en) * 2011-03-07 2012-09-27 Fujitsu Component Ltd Production method of wiring board coated with underfill, and wiring board produced by this production method
JP2014045020A (en) * 2012-08-24 2014-03-13 Ibiden Co Ltd Manufacturing method of printed wiring board
CN109321957A (en) * 2018-10-24 2019-02-12 中国电子科技集团公司第五十五研究所 A kind of environment-friendly type shell plating pre-treatment etching solution technique and coating method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02113591A (en) * 1988-10-22 1990-04-25 Matsushita Electric Works Ltd Manufacture of printed-wiring board
JPH0653660A (en) * 1992-07-29 1994-02-25 Oki Electric Ind Co Ltd Flattening of wiring layers
JPH11135917A (en) * 1997-10-28 1999-05-21 Hitachi Aic Inc Manufacture of printed wiring board
JP2000049440A (en) * 1998-07-28 2000-02-18 Matsushita Electric Works Ltd Manufacture of printed wiring multilayer board
JP2000340708A (en) * 1999-05-31 2000-12-08 Shinko Electric Ind Co Ltd Multilayer wiring board, manufacture thereof and semiconductor device
JP2001210932A (en) * 2000-01-26 2001-08-03 Matsushita Electric Works Ltd Method of manufacturing printed wiring board
JP2002076620A (en) * 2000-08-31 2002-03-15 Fujitsu Ltd Multilayer circuit board and its manufacturing method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02113591A (en) * 1988-10-22 1990-04-25 Matsushita Electric Works Ltd Manufacture of printed-wiring board
JPH0653660A (en) * 1992-07-29 1994-02-25 Oki Electric Ind Co Ltd Flattening of wiring layers
JPH11135917A (en) * 1997-10-28 1999-05-21 Hitachi Aic Inc Manufacture of printed wiring board
JP2000049440A (en) * 1998-07-28 2000-02-18 Matsushita Electric Works Ltd Manufacture of printed wiring multilayer board
JP2000340708A (en) * 1999-05-31 2000-12-08 Shinko Electric Ind Co Ltd Multilayer wiring board, manufacture thereof and semiconductor device
JP2001210932A (en) * 2000-01-26 2001-08-03 Matsushita Electric Works Ltd Method of manufacturing printed wiring board
JP2002076620A (en) * 2000-08-31 2002-03-15 Fujitsu Ltd Multilayer circuit board and its manufacturing method

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7726016B2 (en) 2003-05-07 2010-06-01 International Business Machines Corporation Manufacturing method of printed circuit board
JP2005277258A (en) * 2004-03-26 2005-10-06 Toppan Printing Co Ltd Multilayer printed circuit board and method for manufacturing the same
JP4547958B2 (en) * 2004-03-26 2010-09-22 凸版印刷株式会社 Manufacturing method of multilayer wiring board
JP2006210492A (en) * 2005-01-26 2006-08-10 Hitachi Chem Co Ltd Method of manufacturing printed wiring board
JP2006286724A (en) * 2005-03-31 2006-10-19 Kyocer Slc Technologies Corp Wiring board and its manufacturing method
JP2011071358A (en) * 2009-09-27 2011-04-07 Kyocer Slc Technologies Corp Method of manufacturing wiring board
JP2012186385A (en) * 2011-03-07 2012-09-27 Fujitsu Component Ltd Production method of wiring board coated with underfill, and wiring board produced by this production method
JP2014045020A (en) * 2012-08-24 2014-03-13 Ibiden Co Ltd Manufacturing method of printed wiring board
CN109321957A (en) * 2018-10-24 2019-02-12 中国电子科技集团公司第五十五研究所 A kind of environment-friendly type shell plating pre-treatment etching solution technique and coating method
CN109321957B (en) * 2018-10-24 2023-01-17 中国电子科技集团公司第五十五研究所 Environment-friendly shell plating pretreatment etching solution process and plating method

Also Published As

Publication number Publication date
JP4877694B2 (en) 2012-02-15

Similar Documents

Publication Publication Date Title
JP2003023252A (en) Multilayered printed wiring board
JP2002374066A (en) Method for manufacturing multilayered printed circuit substrate
JP4508380B2 (en) Manufacturing method of multilayer printed wiring board
JP2001015931A (en) Multilayer printed wiring board and manufacture thereof
JP4877694B2 (en) Manufacturing method of multilayer printed wiring board
JP2003023251A (en) Multilayered printed wiring board
JP2003101244A (en) Multilayer printed wiring board and method of manufacturing the same
JP2002151841A (en) Method of manufacturing multilayer printed wiring board
JP2001203448A (en) Multilayer printed wiring board and manufacturing method therefor
JP4535598B2 (en) Multilayer printed wiring board and method for producing multilayer printed wiring board
JP3916946B2 (en) Method for evaluating electrolytic plating solution and method for producing multilayer printed wiring board
JP4605888B2 (en) Multilayer printed wiring board and method for producing multilayer printed wiring board
JP4535559B2 (en) Multilayer printed wiring board
JP4521947B2 (en) Pretreatment solution for electroless plating, treatment solution for electroless plating, and method for producing multilayer printed wiring board
JP3348846B2 (en) Method of manufacturing multilayer printed wiring board and multilayer printed wiring board
JP2001196744A (en) Method for manufacturing multilayer printed wiring substrate
JP2002047594A (en) Electroplating solution, method for producing multilayer printed circuit board using the same solution and multilayer printed circuit board
JP2001196740A (en) Method for manufacturing multilayer printed wiring board
JP4530469B2 (en) Multilayer printed wiring board and method for producing multilayer printed wiring board
JP2000328256A (en) Electroless plating liquid and production of printed wiring board using the same
JP2001244640A (en) Multilayer printed wiring board and its manufacturing method
JP2003008221A (en) Multilayer printed wiring board and method of manufacturing the same
JP2002344143A (en) Method of manufacturing multilayer printed wiring board
JP3219395B2 (en) Manufacturing method of multilayer printed wiring board
JP4557334B2 (en) Insulating layer forming resin composition, method for producing printed wiring board using the same, and printed wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110513

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111122

R150 Certificate of patent or registration of utility model

Ref document number: 4877694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees