JP2003100940A - Ｉｃパッケージ装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、高周波信号の処理にも用いられる
ＩＣパッケージ装置において、入力インピーダンスを直
流から高周波までの広帯域にわたって所定抵抗値に調整
して良好な入力反射特性を可能にしたＩＣパッケージ装
置を提供する。 【解決手段】 パッケージ基板ＰＢ上に形成され、パッ
ケージ入力端子ＰＴから伸び、他端が入力端子パッド４
とボンディングワイヤ６で接続される第１のストリップ
ライン１と、一端が第１のストリップライン１の前記他
端に接続され、端部が終端抵抗のチップ抵抗１２が接続
される半田付け電極１３に接続される第２のストリップ
ライン７とを有する。第２のストリップラインの特性イ
ンピーダンスを、第１のストリップラインの特性インピ
ーダンス５０Ωより大きくした。前記半田付け電極は、
第１のストリップラインにおける前記ボンディングワイ
ヤの接続部と所定距離だけ離されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波信号の処理
にも用いられるＩＣチップ（半導体集積回路）を搭載し
たＩＣパッケージ装置において、入力インピーダンスを
直流から高周波までの広帯域にわたって所定抵抗値に調
整して良好な入力反射特性を可能にしたＩＣパッケージ
装置に関する。

【０００２】

【従来の技術】高周波信号の処理にも用いられるＩＣチ
ップを搭載したＩＣパッケージ装置において、その入力
インピーダンスは、一般に５０Ωである。そこで、直流
から数ＧＨｚにわたるような広帯域について、ＩＣチッ
プの入力インピーダンスを５０Ωに保つためには、抵抗
器を用いて終端することになる。従来では、終端に用い
る抵抗器のリアクタンス成分を少なくするために様々な
方法が考えられてきた。

【０００３】図２は、ＩＣパッケージ装置においてＩＣ
チップが搭載されている様子を示しており、従来例によ
る終端抵抗の接続を説明するための図である。１は、Ｉ
Ｃパッケージ基板ＰＢ上に形成され、ＩＣパッケージ入
力端子ＰＴから伸びたストリップラインを、２は、終端
抵抗を示しており、その抵抗値は、一般に５０Ωであ
る。３は、ＩＣチップを、４は、ＩＣチップ上に設けら
れた複数のパッドを、５は、グランド電極を、６は、ス
トリップライン１とパッド４を接続するボンディングワ
イヤをそれぞれ示している。

【０００４】終端抵抗２は、リアクタンス成分を極力減
らすように構成されなければならない。そのため、終端
抵抗２は、ＩＣチップ３の直近に配置する必要があり、
該抵抗にチップ抵抗等の面実装部品を使用できず、厚膜
あるいは薄膜抵抗で構成していた。場合によっては、そ
の形状をテーパ状に加工してリアクタンス成分をさらに
減らすような工夫も行われてきた。

【０００５】ここで、ＩＣチップ３の入力インピーダン
スが無限大であれば、この種のリアクタンス成分を減ら
して純抵抗に近づけた終端抵抗によって、反射の発生し
ない理想的な終端を実現することができる。

【０００６】

【発明が解決しようとする課題】しかしながら、実際の
ＩＣチップ３の入力インピーダンスは無限大ではない。
図３に示すように、ＩＣチップ３の入力インピーダンス
に係る等価回路で見ると、パッド４の寄生インピーダン
ス（パッド容量１０と基板抵抗１１）と、チップ内部の
配線パターン８の配線容量と、トランジスタ９の入力容
量等の影響で、一般的には容量性を示している。さら
に、ボンディングワイヤ６のインダクタンスによって、
周波数によっては誘導性を示すこともある。

【０００７】図４には、ＩＣチップの入力インピーダン
スと周波数との関係をスミスチャート上にプロットした
例が示されている。

【０００８】ここで、低周波域では、容量成分も誘導成
分も影響しないため、入力インピーダンスは、高抵抗と
して動作するため、スミスチャート上では右端に位置し
ている。そこで、周波数が高くなるにつれて、図４の太
線Ｘで示されるように、容量成分によって定抵抗円上を
時計回りに回って、インピーダンスが変化する。同図で
は、周波数が、１０ＭＨｚ〜５ＧＨｚの場合を示してい
る。

【０００９】なお、この場合の定抵抗成分は、図３に示
す基板抵抗１１によるもので、その抵抗値は、一般に、
数十〜数百Ωである。

【００１０】周波数がさらに上がり高周波域になると、
入力インピーダンスは誘導性を示すようになる。この場
合の共振周波数ｆは、ボンディングワイヤのインダクタ
ンスをＬｂ、ＩＣチップ３の入力容量をＣｉとすると、
以下のように表わされる。 ｆ＝１／２π（Ｌｂ・Ｃｉ）^１／２

【００１１】このように、一般に容量性であるＩＣチッ
プの入力インピーダンスにおいて、リアクタンス成分を
極力減らして、５０Ω純抵抗に近づけた終端抵抗を接続
しても、図５において太線Ｘ１で示すように、パッケー
ジ外部から見た入力インピーダンスは、５０Ωにはなら
ないという問題点があった。

【００１２】また、ＩＣチップを実装したＩＣパッケー
ジ装置においては、ボンディングワイヤ取り付けの妨げ
にならないようにするには、終端抵抗は、膜状の薄い構
造でなくてはならず、チップ抵抗等の、半田付けで取り
付ける構造の抵抗器を使用できないという欠点があっ
た。

【００１３】しかしながら、基板の材質によっては、厚
膜あるいは薄膜の抵抗体を構成することができない場合
もあり、アルミナ等の基板材料を用いる必要があるな
ど、基板の材料に制約が生じることがあった。

【００１４】また、厚膜あるいは薄膜の抵抗体では、抵
抗体形成時にその抵抗値が決り、その抵抗値の変更が容
易にはできないので、チップ抵抗のように、終端抵抗の
値を簡単に微調整することは困難である。

【００１５】前述のように、図２に示したような構成で
は、入力インピーダンスを５０Ωにするための終端抵抗
をＩＣチップの近傍に配置するためには、終端抵抗は、
厚膜あるいは薄膜でできた膜状の抵抗体である必要があ
り、チップ抵抗を用いることができなかった。しかしな
がら、基板材料によっては、厚膜あるいは薄膜の抵抗体
を形成することはできず、任意の基板材料を用いること
ができずに、高価なアルミナ系の材料を選択せざるを得
ないという問題があった。

【００１６】また、図２に示した構成では、一般に容量
性を示すＩＣチップの入力インピーダンスに対して反射
を生じない終端方法を提供することはできず、直流から
数ＧＨｚの高周波までの広帯域にわたって、入力インピ
ーダンスが５０Ωであるようなパッケージ装置を提供で
きないという問題点があった。

【００１７】本発明は、以上説明したような問題点に鑑
みてなされたものであり、簡単な構成で、抵抗体の種類
および基板材料を選ぶことなく、直流から数ＧＨｚの高
周波まで広帯域にわたって、５０Ωの入力インピーダン
スを実現するパッケージ装置を提供することを目的とす
る。

【００１８】

【課題を解決するため手段】以上の課題を解決するため
に、本発明では、パッケージ基板上にＩＣチップを載置
したＩＣパッケージ装置において、前記パッケージ基板
上に形成され、パッケージ入力端子から伸び、他端がＩ
Ｃ入力端子に接続された第１のストリップラインと、前
記パッケージ基板上に形成され、一端が前記第１のスト
リップラインの前記他端に接続され、端部が終端抵抗に
接続される第２のストリップラインとを有し、前記第２
のストリップラインの特性インピーダンスを、前記第１
のストリップラインの特性インピーダンスより大きくし
た。

【００１９】そして、前記第２のストリップラインは、
前記第１のストリップラインとの接続点付近における特
性インピ―ダンスが５０Ωより高くなるようにし、前記
第２のストリップラインの前記端部は、グランド電極と
の間で５０Ωのチップ抵抗によって終端され、或いは、
グランド電極との間で５０Ωの薄膜抵抗によって終端さ
れることとした。

【００２０】さらに、前記第１のストリップラインの前
記他端と前記ＩＣ入力端子とは、ボンディングワイヤに
よって接続され、そいて、前記終端抵抗は、前記第２の
ストリップラインの前記端部が接続される半田付け電極
と前記グランド電極との間に接続されるようにし、前記
半田付け電極は、前記ボンディングワイヤの接続部と所
定距離だけ離されていることとした。

【００２１】特に、本発明では、高周波信号処理にも適
用できるＩＣチップを搭載し、前記ＩＣチップの入力端
子に５０Ωの終端抵抗を接続したパッケージ装置におい
て、前記５０Ωの終端抵抗は、前記ＩＣパッケージ装置
のパッケージ入力端子から伸びる配線が、特性インピー
ダンス５０Ωのストリップライン構成となっており、前
記ストリップラインと前記ＩＣチップの入力端子は、ボ
ンディングワイヤで接続し、前記５０Ωの終端抵抗と前
記ＩＣチップの入力端子との間を、５０Ωよりも高い特
性インピーダンスの配線パターンを介して接続する構成
とした。

【００２２】

【作用】ＩＣパッケージ装置を上記のように構成するこ
とによって、一般に容量性であるＩＣチップの入力イン
ピーダンスを補償して、直流から数ＧＨｚにわたる高周
波までの広帯域にわたって良好な入力反射特性を得るこ
とができる。また、ストリップラインによる配線パター
ンを介してから５０Ω終端抵抗を接続するので、ＩＣチ
ップと終端抵抗の距離を離すことができ、ＩＣチップの
ダイボンディングおよびワイヤボンディングの妨げにな
ることなく、例えば、５０Ωチップ抵抗を半田付けによ
って取り付けることができ、厚膜あるいは薄膜の抵抗体
を形成する場合のように、基板材質を選ぶ必要もなく、
安価な材料でパッケージ装置を構成することができる。

【００２３】さらに、チップ抵抗を用いることによっ
て、終端抵抗の値を微調整することが容易で、設計変更
を簡単に行うことができる。

【００２４】

【発明の実施の形態】次に、本発明によるＩＣパッケー
ジ装置の実施形態について、図を参照して詳細に説明す
る。

【００２５】図１は、本実施形態によるＩＣパッケージ
装置の一具体例を説明するためのものであり、図２と同
一の構成部分又は要素には、同一の符号を付してある。
図１において、１は、パッケージ基板ＰＢ上に形成さ
れ、ＩＣパッケージ入力端子ＰＴから伸びた第１のスト
リップラインであり、図２におけるストリップライン１
と同様のものである。１２は、終端抵抗であるチップ抵
抗を示し、一般に５０Ωである。

【００２６】３は、パッケージ基板上に載置されたＩＣ
チップ、４は、ＩＣチップ３上に複数配置されたパッ
ド、５は、グランド電極である。６は、ストリップライ
ン１とＩＣ入力端子であるパッド４とを接続するボンデ
ィングワイヤであり、７は、パッケージ基板ＰＢ上に形
成され、チップ抵抗１２とストリップライン１を接続す
る第２のストリップラインであり、１３は、チップ抵抗
１２を半田付けするための半田付け電極である。ここ
で、図１に示したＩＣパッケージ装置において、図２に
示した従来のＩＣパッケージ装置と異なるところは、第
２のストリップライン７を備えたことである。

【００２７】次に、具体的な数値を上げて、本発明の効
果について説明する。

【００２８】ＩＣチップ３の入力インピーダンスは、従
来例の説明のときと同様に、図４に示すインピーダンス
とする。ＩＣパッケージ装置を構成するパッケージ基板
の材質は、誘電率ε＝９．６のアルミナであり、厚さは
０．５ｍｍとする。この場合、第１のストリップライン
１の幅を約０．５ｍｍとすると、特性インピーダンスは
５０Ωとなる。

【００２９】次に第２のストリップライン７について説
明する。

【００３０】第２のストリップライン７は、特性インピ
ーダンス５０Ωの信号ラインに対して、十分特性インピ
ーダンスが高くなるように構成する。例えば、第１のス
トリップライン１と同様な材質で計算すると、第２のス
トリップライン７の幅を０．１ｍｍとすると特性インピ
ーダンスは約９０Ωとなる。

【００３１】第２のストリップラインの長さを５ｍｍと
した場合に、図１における入力インピーダンスＺ１をシ
ミュレーションした結果を図６に示す。図６から分かる
ように、特性インピーダンスが５０Ωより高いストリッ
プラインは、インダクタンスと等価に動作し、終端抵抗
を誘導性に動作させることができる。

【００３２】本発明は、上記のように終端抵抗を誘導性
にすることによって、容量性であるＩＣチップ３の入力
インピーダンスを補償し良好な反射特性を実現すること
ができる。

【００３３】図７は、上述した場合のように、０．１ｍ
ｍ幅で長さ５ｍｍである第２のストリップライン７を介
して、終端抵抗であるチップ抵抗１２を接続した場合の
ＩＣパッケージ装置の入力反射特性を電圧定在波比（Ｖ
ＳＷＲ）で示したシミュレーション結果である。同図中
において、Ａは、従来の場合を、そして、Ｂは、本実施
形態による場合をそれぞれ示し、縦軸の電圧定在波比で
は、ＶＳＷＲ−Ａが、従来の場合に、ＶＳＷＲ−Ｂが、
本実施形態の場合に対応している。

【００３４】なお、終端抵抗は、リアクタンスの無い純
抵抗として、また、グランド電極５は、理想的なグラン
ドとしてシミュレーションしている。図７からも分かる
ように、第２のストリップライン７を介してチップ抵抗
１２を接続することにより、例えば、１ＧＨｚにおいて
ＶＳＷＲ＝１．４であったのが、本実施形態によれば、
ＶＳＷＲ＝１．１に改善されている。上述のように、第
２のストリップライン７の長さを、例えば、所定距離の
５ｍｍにすれば、チップ抵抗１２からなる終端抵抗を、
ＩＣチップ３から十分離すことができるので、ＩＣチッ
プ３あるいはボンディングワイヤ６を損傷することな
く、チップ抵抗１２を半田付け電極１３とグランド電極
５との間に、半田付けで取り付けることができる。

【００３５】図８は、本実施形態を実際のＩＣパッケー
ジ装置に応用した場合におけるＶＳＷＲの実測データに
よるグラフである。図８においても、図７と同様に、Ａ
が、従来の場合に、Ｂが、本実施形態の場合に対応して
いる。

【００３６】このグラフからも分かるように、広帯域に
わたって大幅にＶＳＷＲが改善されており、本発明の有
効性は明らかである。本実施形態においては、終端抵抗
をチップ抵抗に限定するものではなく、厚膜または薄膜
の抵抗体を用いた場合でも、同様に良好な結果が得られ
ることは明らかである。

【００３７】また、前述のように、チップ抵抗を利用す
ることができると、厚膜または薄膜の抵抗体を形成でき
ないような材質のＩＣパッケージ装置にも、本実施形態
を適用できるので、設計の自由度が上がることは明らか
である。第２のストリップライン７の形状は、上記に示
した値に限定されるものでなく、ＩＣチップ３の入力容
量やボンディングワイヤ６の長さに応じて適切に定めら
れるものである。

【００３８】

【発明の効果】本発明のＩＣパッケージ装置によれば、
従来の構成で発生していた高周波帯域における入力反射
特性の劣化を防いで、直流から数ＧＨｚの高周波までの
広帯域にわたって良好な入力反射特性を得ることが可能
になる。

【００３９】また、本発明のＩＣパッケージ装置によれ
ば、ＩＣチップと終端抵抗の距離を離すことができるの
で、終端抵抗として用いる抵抗の種類が限定されること
がなくなり、チップ抵抗を用いることが可能となる。そ
して、厚膜や薄膜抵抗を形成することができないような
基板の材質でも、ＩＣパッケージ装置を安価で提供する
ことができるという利点も有する。

【００４０】このように、本発明によれば、安価で簡単
な構成で良好な入力反射特性を可能にしたＩＣパッケー
ジ装置を実現できるので、有用性は非常に大きい。

【図面の簡単な説明】

【図１】本発明の一実施形態によるＩＣパッケージ装置
を説明する図である。

【図２】従来例によるＩＣパッケージ装置を説明する図
である。

【図３】ＩＣチップの入力インピーダンスを説明する等
価回路を示す図である。

【図４】ＩＣチップの入力インピーダンスを説明するス
ミスチャート図である。

【図５】従来例のＩＣパッケージ装置の入力インピーダ
ンスを説明するスミスチャート図である。

【図６】図１に示したＩＣパッケージ装置の入力インピ
ーダンスＺ１を説明するスミスチャート図である。

【図７】本発明と従来例とによるＩＣパッケージ装置に
おける入力反射特性のシミュレーション結果の比較を説
明する図である。

【図８】本発明と従来例とによるＩＣパッケージ装置に
おける入力反射特性の実測結果の比較を説明する図であ
る。

【符号の説明】

１…第１のストリップライン ２…終端抵抗 ３…ＩＣチップ ４…パッド ５…グランド電極 ６…ボンディングワイヤ ７…第２のストリップライン ８…内部配線 ９…チップ内トランジスタ １０…パッド容量 １１…基板抵抗 １２…チップ抵抗 １３…半田付け電極 ＰＢ…パッケージ基板 ＰＴ…パッケージ入力端子

Claims (5)

【特許請求の範囲】
1. 【請求項１】 パッケージ基板上にＩＣチップを載置し
   たＩＣパッケージ装置において、 前記パッケージ基板上に形成され、パッケージ入力端子
   から伸び、他端がＩＣ入力端子に接続された第１のスト
   リップラインと、 前記パッケージ基板上に形成され、一端が前記第１のス
   トリップラインの前記他端に接続され、端部が終端抵抗
   に接続される第２のストリップラインと、を有し、前記
   第２のストリップラインの特性インピーダンスを、前記
   第１のストリップラインの特性インピーダンスより大き
   くしたことを特徴とするＩＣパッケージ装置。
2. 【請求項２】 前記第２のストリップラインは、前記第
   １のストリップラインとの接続点付近における特性イン
   ピ―ダンスが５０Ωより高いことを特徴とする請求項１
   に記載のＩＣパッケージ装置。
3. 【請求項３】 前記第２のストリップラインの前記端部
   は、グランド電極との間で５０Ωのチップ抵抗によって
   終端されていることを特徴とする請求項１又は２に記載
   のＩＣパッケージ装置。
4. 【請求項４】 前記第２のストリップラインの前記端部
   は、グランド電極との間で５０Ωの薄膜抵抗によって終
   端されていることを特徴とする請求項１又は２に記載の
   ＩＣパッケージ装置。
5. 【請求項５】 前記第１のストリップラインの前記他端
   と前記ＩＣ入力端子とは、ボンディングワイヤによって
   接続され、 前記終端抵抗は、前記第２のストリップラインの前記端
   部が接続される半田付け電極と前記グランド電極との間
   に接続され、 前記半田付け電極は、前記ボンディングワイヤの接続部
   と所定距離だけ離されていることを特徴とする請求項１
   乃至３のいずれか一項に記載のＩＣパッケージ装置。