JP2003092880A - Multi-output dc-dc converter - Google Patents
Multi-output dc-dc converterInfo
- Publication number
- JP2003092880A JP2003092880A JP2001286152A JP2001286152A JP2003092880A JP 2003092880 A JP2003092880 A JP 2003092880A JP 2001286152 A JP2001286152 A JP 2001286152A JP 2001286152 A JP2001286152 A JP 2001286152A JP 2003092880 A JP2003092880 A JP 2003092880A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transformer
- circuit
- semiconductor switch
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、直流電源から変
圧器を介してｎ（任意の正の整数）個の任意の直流出力
に変換する多出力直流−直流変換装置、特に入力電圧の
変化や負荷の変化に対し可飽和リアクトルの磁束制御に
より出力電圧を一定にすることが可能で、かつ入力電圧
の変化に対してパルス幅を変える機能を持つ多出力直流
−直流変換装置に関する。
【０００２】
【従来の技術】図９にかかる変換装置の従来例を示す。
図示のように、これは直流電源１，変圧器３の一次巻線
３１ａおよび半導体スイッチ素子２４が直列に接続さ
れ、変圧器３の一次巻線３１ｂとダイオード１４１との
直列回路が直流電源１に並列に接続され、発振回路４が
半導体スイッチ素子２４のゲート端子に接続されるとと
もに、変圧器３の二次巻線３２ａ、可飽和リアクトル７
１ａ、ダイオード８１ａ，８１ｂ、平滑リアクトル９
１、平滑コンデンサ１０１、出力電圧検出回路１１１、
磁束制御回路１２１、リセットダイオード１３１ａから
なる出力回路が、出力数ｎ（図９では２回路分）に応じ
て設けられる。
【０００３】図１０に、図９の動作の一例を示す。ま
ず、期間において、半導体スイッチ素子２４をオンす
ると、変圧器一次巻線３１ａには直流電源電圧が印加さ
れ、変圧器二次巻線３２ａにも直流電源電圧に比例した
電圧が印加される。このとき、可飽和リアクトル７１ａ
は不飽和状態であり、インダクタンス値が高いため、ダ
イオード８１ａには電流は流れない。期間において、
可飽和リアクトル７１ａが飽和状態になると、ダイオー
ド８１ａに電流が流れ、平滑リアクトル９１にエネルギ
ーを蓄えるとともに、負荷に電力を供給する。
【０００４】期間において、半導体スイッチ素子２４
がオフになると、ダイオード１４１が導通し、変圧器一
次巻線３１ｂには直流電源電圧が印加されるとともに、
変圧器一次巻線３１ａにはそれまでと逆極性の直流電源
電圧に比例した電圧が印加され、さらに変圧器二次巻線
３２ａにもそれまでと逆極性の直流電源電圧に比例した
電圧が印加される。このとき、平滑リアクトル９１に蓄
えられたエネルギーにより、平滑リアクトル９１にはダ
イオード８１ｂを介して電流が流れ続ける。また、出力
電圧検出回路１１１および磁束制御回路１２１は、可飽
和リアクトル７１ａのリセット量を調節し、出力電圧が
一定となるようにする。
【０００５】期間において変圧器３のリセットが完了
し、ダイオード１４１に電流が流れなくなり、変圧器３
の各巻線に電圧は印加されない。このような動作を繰り
返すことにより、直流電源から絶縁された直流電力を供
給する。この回路の場合、発振回路４のパルス幅は一定
であり、入力電圧の変化や負荷の変化に対し、可飽和リ
アクトル７１ａのリセット量を調節し、出力電圧が一定
となるように制御する。なお、変圧器二次巻線３３ａに
つながる別の出力回路の動作も上記と同様である。
【０００６】
【発明が解決しようとする課題】図９について図１０の
動作条件では、出力電圧Ｖ0は次の（１）式、変圧器一
次巻線の電圧時間積ＥＴT1は（２）式、可飽和リアクト
ルの電圧時間積ＥＴR1は次の（３）式でそれぞれ表わす
ことができる。
Ｖ0＝Ｅｄ・（ｔon−ｔa）／（Ｎ・ｔ） …（１）
ＥＴT1＝Ｅｄ・ｔon …（２）
ＥＴR1＝Ｅｄ・ｔa／Ｎ …（３）
ただし、Ｅｄ：直流入力電圧、Ｎ：変圧器巻線の巻数
比、ｔa：可飽和リアクトル不飽和時間、ｔon：半導体
スイッチ素子２４のオン時間、ｔ：スイッチング周期で
ある。
【０００７】図１１に、直流入力電圧がＥｄから２Ｅｄ
になった場合の動作波形の一例を示す。図１１に示す動
作条件では、可飽和リアクトル不飽和時間がｔaからｔb
に増加し、出力電圧Ｖ0は次の（４）式、変圧器一次巻
線の電圧時間積ＥＴT2は次の（５）式、可飽和リアクト
ルの電圧時間積ＥＴR2は次の（６）式でそれぞれ表わす
ことができる。
Ｖ0＝２Ｅｄ・（ｔon−ｔb）／（Ｎ・ｔ） …（４）
ＥＴT2＝２Ｅｄ・ｔon …（５）
ＥＴR2＝２Ｅｄ・ｔb／Ｎ …（６）
【０００８】磁束制御回路は、可飽和リアクトルのリセ
ット量を調節し出力電圧を一定とするため、（１）式と
（４）式とは等しくなり、ｔaとｔbとの間には次の
（７）式のような関係が成立する。
ｔb＝（ｔon＋ｔa）／２ …（７）
この（７）式から（６）式は次の（８）式のように変形
できる。
ＥＴR2＝Ｅｄ・ｔon／Ｎ＋ＥＴR1 …（８）
【０００９】上記（５）および（８）式から、直流入力
電圧が高くなった場合、変圧器および可飽和リアクトル
の電圧時間積が増加するため、変圧器としては直流入力
電圧が最大の場合でも飽和しないものを、また、可飽和
リアクトルとしては直流入力電圧が最大の場合でも出力
電圧を一定とできるものを選定する必要があり、変圧器
および可飽和リアクトルが大型化すると言う問題が生じ
る。したがって、この発明の課題は、直流入力電圧が変
化しても変圧器および可飽和リアクトルを大型化させな
いことにある。
【００１０】
【課題を解決するための手段】このような課題を解決す
るため、請求項１の発明では、変圧器の１次側には直流
電源とこれをオン，オフする半導体スイッチ素子とを設
け、変圧器の２次側には可飽和リアクトルと整流器およ
びフィルタからなる平滑回路とを複数設け、直流電源を
絶縁して別の直流出力に変換する多出力直流−直流変換
装置において、前記直流電源には入力電圧検出回路を、
この入力電圧検出回路の出力と発振回路の出力とをパル
ス幅制御回路に接続し、このパルス幅制御回路の出力に
応じて前記半導体スイッチ素子のオン，オフを制御する
一方、前記平滑回路の出力側には出力電圧検出回路を、
この出力電圧検出回路の出力を磁束制御回路に接続し、
この磁束制御回路の出力により前記可飽和リアクトルの
リセット量を制御することを特徴とする。
【００１１】
【発明の実施の形態】図１はこの発明の第１の実施の形
態を示す回路構成図である。図示のように、直流電源
１，変圧器３の一次巻線３１ａおよび半導体スイッチ素
子２４を直列に接続し、変圧器３の一次巻線３１ｂとダ
イオード１４１との直列回路を直流電源１に並列に接続
し、入力電圧検出回路５を直流電源１に、入力電圧検出
回路５の出力と発振回路４の出力とをパルス幅変調回路
６に、パルス幅変調回路６の出力を半導体スイッチ素子
２４のゲート端子にそれぞれ接続するとともに、変圧器
３の二次巻線３２ａに対し、可飽和リアクトル７１ａ、
ダイオード８１ａ、平滑リアクトル９１および平滑コン
デンサ１０１を直列に接続し、ダイオード８１ａと平滑
リアクトル９１との接続点と、平滑コンデンサ１０１と
変圧器二次巻線３２ａとの接続点との間にダイオード８
１ｂを接続し、直流出力端には出力電圧検出回路１１１
を、出力電圧検出回路１１１の出力を磁束制御回路１２
１に、この磁束制御回路１２１の出力を可飽和リアクト
ル７１ａとダイオード８１ａとの接続点にリセットダイ
オード１３１ａを介して接続した出力回路をｎ出力分
（図１では２回路分）設けて構成される。
【００１２】直流入力を絶縁された直流出力に変換する
動作は従来と同様であり、また直流入力電圧が低い場合
の出力電圧、変圧器一次巻線の電圧時間積および可飽和
リアクトルの電圧時間積の関係式は先の（１）〜（３）
式と同様なので、その説明は省略する。従来と異なる点
は、入力電圧検出回路５が入力電圧に比例する値を出力
し、パルス幅変調回路６はその値に反比例するパルス幅
となるようにする点である。
【００１３】図２は直流入力電圧がＥｄから２Ｅｄにな
った場合の、動作の一例を示す。半導体スイッチ素子２
４のオン時間はｔonからｔon’に変化し、可飽和リアク
トルの不飽和時間はｔaからｔcに変化する。ｔonと
ｔon’との関係は次の（９）式、出力電圧Ｖ0は（１
０）式、変圧器一次巻線の電圧時間積ＥＴT3は（１１）
式、可飽和リアクトルの電圧時間積ＥＴR3は（１２）式
でそれぞれ表わすことができる。
【００１４】
ｔon’＝Ｅｄ・ｔon／２Ｅｄ＝ｔon／２ …（９）
Ｖ0＝２Ｅｄ・（ｔon’− ｔc）／（Ｎ・ｔ）
＝２Ｅｄ・（ｔon／２− ｔc）／（Ｎ・ｔ） …（１０）
ＥＴT3＝２Ｅｄ・ｔon’＝Ｅｄ・ｔon＝ＥＴT1 …（１１）
ＥＴR3＝２Ｅｄ・ｔc／Ｎ …（１２）
【００１５】出力電圧は一定であるため（１）式と（１
０）式は等しくなり、ｔaとｔcとの関係は次の（１３）
式となり、この関係から（１２）式は（１４）式のよう
に変形される。
ｔc＝ｔa／２ …（１３）
ＥＴR3＝２Ｅｄ・ｔa／２Ｎ＝Ｅｄ・ｔa／Ｎ＝ＥＴR1 …（１４）
上記（１１），（１４）式から、直流入力電圧が高くな
った場合においても、変圧器および可飽和リアクトルの
電圧時間積は増加しない。よって、直流入力電圧が最大
の場合を想定して、変圧器および可飽和リアクトルを選
定する必要を無くすことが可能となる。
【００１６】図３はこの発明の第２の実施の形態を示す
回路構成図である。図示のように、直流電源１，半導体
スイッチ素子２１，変圧器３の一次巻線３１ａおよび半
導体スイッチ素子２４を直列に接続し、半導体スイッチ
素子２１と変圧器３の一次巻線３１ａとの接続点と、半
導体スイッチ素子２４と直流電源１との接続点と間にダ
イオード１４１を接続し、半導体スイッチ素子２４と変
圧器３の一次巻線３１ａとの接続点と、半導体スイッチ
素子２１と直流電源１との接続点間にダイオード１４２
を接続し、入力電圧検出回路５を直流電源１に、入力電
圧検出回路５の出力と発振回路４の出力とをパルス幅変
調回路６に、パルス幅変調回路６の出力を半導体スイッ
チ素子２１，２４の各ゲート端子にそれぞれ接続した点
が特徴である。なお、変圧器二次巻線３２ａ，３３ａ側
の構成は図１と同じである。このような構成で半導体ス
イッチ素子２１，２４を同時にオン，オフすることによ
り、直流電源１から絶縁された直流電力を供給するもの
で、その動作は図１の場合と同様なので、説明は省略す
る。
【００１７】図４はこの発明の第３の実施の形態を示す
回路構成図である。これは、直流電源１，変圧器３の一
次巻線３１ａおよび半導体スイッチ素子２４を直列に接
続し、入力電圧検出回路５を直流電源１に、入力電圧検
出回路５の出力と発振回路４の出力とをパルス幅変調回
路６に、パルス幅変調回路６の出力を半導体スイッチ素
子２４のゲート端子にそれぞれ接続するとともに、変圧
器３の二次巻線３２ａに対し可飽和リアクトル７１ａ、
ダイオード８１ａおよび平滑コンデンサ１０１を直列に
接続し、直流出力端には出力電圧検出回路１１１を、出
力電圧検出回路１１１の出力を磁束制御回路１２１に、
この磁束制御回路１２１の出力を可飽和リアクトル７１
ａとダイオード８１ａとの接続点にリセットダイオード
１３１ａを介してそれぞれ接続した出力回路をｎ出力分
（図４では２回路分）設けて構成される。この構成で
は、半導体スイッチ素子２４をオン，オフすることによ
り直流電源１から絶縁された直流電力を供給し、半導体
スイッチ素子２４をオンしている期間に変圧器３にエネ
ルギーを蓄積し、半導体スイッチ素子２４をオフしてい
る期間に変圧器３の二次巻線３２ａ側から負荷にエネル
ギーを供給するが、変圧器３および可飽和リアクトル７
１ａ（７２ａ）の電圧時間積を低減する機能，作用は図
１の場合と同様なので、説明は省略する。
【００１８】図５はこの発明の第４の実施の形態を示す
回路構成図である。図示のように、直流電源１，変圧器
３の一次巻線３１ａおよび半導体スイッチ素子２４を直
列に接続し、直流電源１，変圧器３の一次巻線３１ｂお
よび半導体スイッチ素子２２を直列に接続し、入力電圧
検出回路５を直流電源１に、入力電圧検出回路５の出力
と発振回路４の出力とをパルス幅変調回路６に、パルス
幅変調回路６の出力を半導体スイッチ素子２２および２
４のゲート端子にそれぞれ接続するとともに、変圧器３
の二次巻線３２ａに対し、可飽和リアクトル７１ａ、ダ
イオード８１ａ、平滑リアクトル９１および平滑コンデ
ンサ１０１を直列に接続し、変圧器３の二次巻線３２ｂ
に対し、可飽和リアクトル７１ｂ、ダイオード８１ｂ、
平滑リアクトル９１および平滑コンデンサ１０１を直列
に接続し、直流出力端には出力電圧検出回路１１１を、
出力電圧検出回路１１１の出力を磁束制御回路１２１
に、この磁束制御回路１２１の出力を可飽和リアクトル
７１ａとダイオード８１ａとの接続点にはリセットダイ
オード１３１ａを介して、可飽和リアクトル７１ｂとダ
イオード８１ｂとの接続点にはリセットダイオード１３
１ｂを介して、それぞれ接続した出力回路をｎ出力分
（図５では２回路分）設けて構成される。この構成で
は、半導体スイッチ素子２２および２４を交互にオン，
オフすることにより、直流電源１から絶縁された直流電
力を供給し、半導体スイッチ素子２４をオンしている期
間に変圧器３の二次巻線３２ａ側から負荷にエネルギー
を供給し、半導体スイッチ素子２２をオンしている期間
に変圧器３の二次巻線３２ｂ側から負荷にエネルギーを
供給するが、変圧器３および可飽和リアクトル７１ａ
（７２ａ）の電圧時間積を低減する機能，作用は図１の
場合と同様なので説明は省略する。また、変圧器二次巻
線３３ａ，３３ｂにつながる別の出力回路の動作も上記
と同様である。
【００１９】図６はこの発明の第５の実施の形態を示す
回路構成図である。これは、直流電源１，半導体スイッ
チ素子２１，変圧器３の一次巻線３１ａおよびコンデン
サ１６２を直列に接続し、半導体スイッチ素子２１と変
圧器３の一次巻線３１ａとの接続点と、コンデンサ１６
２と直流電源１との接続点との間に半導体スイッチ素子
２２を接続し、コンデンサ１６２と変圧器３の一次巻線
３１ａとの接続点と、半導体スイッチ素子２１と直流電
源１との接続点との間にコンデンサ１６１を接続し、入
力電圧検出回路５を直流電源１に、入力電圧検出回路５
の出力と発振回路４の出力とをパルス幅変調回路６に、
このパルス幅変調回路６の出力を半導体スイッチ素子２
１および２２のゲート端子にそれぞれ接続した点が特徴
である。なお、変圧器二次巻線３２ａ，３２ｂ，３３
ａ，３３ｂ側の構成は図５と同じである。この構成で
は、半導体スイッチ素子２１および２２を交互にオン，
オフすることにより、直流電源１から絶縁された直流電
力を供給し、半導体スイッチ素子２１をオンしている期
間に変圧器３の二次巻線３２ａ側から負荷にエネルギー
を供給し、半導体スイッチ素子２２をオンしている期間
に変圧器３の二次巻線３２ｂ側から負荷にエネルギーを
供給するが、変圧器３および可飽和リアクトル７１ａ
（７２ａ）の電圧時間積を低減する機能，作用は図１の
場合と同様なので説明は省略する。
【００２０】図７はこの発明の第６の実施の形態を示す
回路構成図である。これは、図６のコンデンサ１６１，
１６２をそれぞれ半導体スイッチ素子２３，２４に置き
換え、その各ゲート端子にパルス幅変調回路６の出力を
印加するようにした点が特徴である。この構成では、半
導体スイッチ素子２１，２４および半導体スイッチ素子
２２，２３を対として交互にオン，オフすることによ
り、直流電源１から絶縁された直流電力を供給し、半導
体スイッチ素子２１，２４をオンしている期間に変圧器
３の二次巻線３２ａ側から負荷にエネルギーを供給し、
半導体スイッチ素子２２，２３をオンしている期間に変
圧器３の二次巻線３２ｂ側から負荷にエネルギーを供給
するが、変圧器３および可飽和リアクトル７１ａ（７２
ａ）の電圧時間積を低減する機能，作用は図１の場合と
同様なので説明は省略する。
【００２１】図１，２〜７の共通構成を図８に示す。つ
まり、直流電源１、半導体スイッチ素子２、変圧器３を
それぞれ接続し、入力電圧検出回路５を直流電源１に、
入力電圧検出回路５の出力と発振回路４の出力とをパル
ス幅変調回路６に、パルス幅変調回路６の出力を半導体
スイッチ素子２にそれぞれ接続し、変圧器３の第１の出
力には、可飽和リアクトル７１、整流器８１およびフィ
ルタ９１をそれぞれ接続し、直流出力端に出力電圧検出
回路１１１を、出力電圧検出回路１１１の出力を磁束制
御回路１２１に、磁束制御回路１２１の出力を可飽和リ
アクトル７１にそれぞれ接続するとともに、変圧器３の
第２の出力には、可飽和リアクトル７２、整流器８２お
よびフィルタ９２をそれぞれ接続し、直流出力端に出力
電圧検出回路１１２を、出力電圧検出回路１１２の出力
を磁束制御回路１２２に、磁束制御回路１２２の出力を
可飽和リアクトル７２にそれぞれ接続した出力回路をｎ
出力分（図８では２回路分）設けて構成されている。
【００２２】
【発明の効果】この発明によれば、半導体スイッチ素子
のオン，オフパルス幅を一定とする場合に比べ、入力電
圧の変化に対して半導体スイッチ素子のパルス幅を変え
るようにしているため、変圧器および可飽和リアクトル
の電圧時間積が入力電圧によらずほぼ一定となり、変圧
器および可飽和リアクトルが大型化しないと言う利点が
もたらされる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-output DC-DC converter for converting a DC power supply into n (arbitrary positive integer) arbitrary DC outputs via a transformer. DC output device, especially multi-output that has the function of keeping the output voltage constant by controlling the magnetic flux of the saturable reactor against changes in input voltage and changes in load, and changing the pulse width in response to changes in input voltage The present invention relates to a DC-DC converter. 2. Description of the Related Art FIG. 9 shows a conventional example of a conversion apparatus.
As shown in the figure, the DC power supply 1, the primary winding 31a of the transformer 3 and the semiconductor switch element 24 are connected in series, and a series circuit of the primary winding 31b of the transformer 3 and the diode 141 is connected to the DC power supply 1. The oscillation circuit 4 is connected in parallel, the oscillation circuit 4 is connected to the gate terminal of the semiconductor switch element 24, the secondary winding 32a of the transformer 3, the saturable reactor 7
1a, diodes 81a and 81b, smoothing reactor 9
1, smoothing capacitor 101, output voltage detection circuit 111,
An output circuit including the magnetic flux control circuit 121 and the reset diode 131a is provided according to the number of outputs n (two circuits in FIG. 9). FIG. 10 shows an example of the operation of FIG. First, during the period, when the semiconductor switch element 24 is turned on, a DC power supply voltage is applied to the transformer primary winding 31a, and a voltage proportional to the DC power supply voltage is also applied to the transformer secondary winding 32a. At this time, the saturable reactor 71a
Is in an unsaturated state and has a high inductance value, so that no current flows through the diode 81a. During the period,
When the saturable reactor 71a becomes saturated, a current flows through the diode 81a to store energy in the smoothing reactor 91 and supply power to the load. In the period, the semiconductor switch element 24
Is turned off, the diode 141 conducts, and a DC power supply voltage is applied to the transformer primary winding 31b.
A voltage proportional to the DC power supply voltage of the opposite polarity is applied to the transformer primary winding 31a, and a voltage proportional to the DC power supply voltage of the opposite polarity is applied to the transformer secondary winding 32a. Is done. At this time, due to the energy stored in the smoothing reactor 91, a current continues to flow through the smoothing reactor 91 via the diode 81b. The output voltage detection circuit 111 and the magnetic flux control circuit 121 adjust the reset amount of the saturable reactor 71a so that the output voltage becomes constant. During the period, the reset of the transformer 3 is completed, and no current flows through the diode 141.
No voltage is applied to each winding. By repeating such an operation, DC power insulated from the DC power supply is supplied. In the case of this circuit, the pulse width of the oscillation circuit 4 is constant, and the reset amount of the saturable reactor 71a is adjusted in response to a change in the input voltage or a change in the load, so that the output voltage is controlled to be constant. The operation of another output circuit connected to the transformer secondary winding 33a is the same as described above. [0009] Under the operating conditions of FIG. 10, the output voltage V 0 is expressed by the following equation (1), and the voltage-time product ET T1 of the primary winding of the transformer is expressed by the following equation (2). , The voltage-time product ET R1 of the saturable reactor can be expressed by the following equation (3). V 0 = Ed · (t on -t a) / (N · t) ... (1) ET T1 = Ed · t on ... (2) ET R1 = Ed · t a / N ... (3) However, Ed: DC input voltage, N: turns ratio of transformer winding, t a : saturable reactor unsaturated time, t on : on-time of semiconductor switch element 24, t: switching cycle. FIG. 11 shows that the DC input voltage changes from Ed to 2 Ed.
6 shows an example of an operation waveform in the case where. Under the operating conditions shown in FIG. 11, the saturable reactor unsaturated time is from t a to t b
Increases, the output voltage V 0 is the following equation (4), the transformer voltage time product ET T2 of the primary winding of the following equation (5), the voltage time product ET R2 of the saturable reactor in the following (6) Each can be represented by an equation. V 0 = 2Ed · (t on -t b) / (N · t) ... (4) ET T2 = 2Ed · t on ... (5) ET R2 = 2Ed · t b / N ... (6) [0008] The magnetic flux control circuit for a constant output voltage by adjusting the resetting of the saturable reactor, (1) and (4) becomes equal to the equation, the following (7) between the t a and t b A relation like the equation is established. t b = (t on + t a ) / 2 (7) From the expression (7), the expression (6) can be transformed into the following expression (8). ET R2 = Ed · t on / N + ET R1 (8) From the above equations (5) and (8), when the DC input voltage increases, the voltage-time product of the transformer and the saturable reactor increases. Therefore, it is necessary to select a transformer that does not saturate even when the DC input voltage is maximum, and a saturable reactor that can keep the output voltage constant even when the DC input voltage is maximum. In addition, there is a problem that the size of the saturable reactor increases. Therefore, an object of the present invention is not to increase the size of a transformer and a saturable reactor even if the DC input voltage changes. [0010] In order to solve such a problem, according to the present invention, a DC power supply and a semiconductor switch element for turning on and off the DC power supply are provided on the primary side of the transformer. A multi-output DC-DC converter for providing a plurality of saturable reactors and a smoothing circuit including a rectifier and a filter on the secondary side of the transformer and insulating a DC power supply and converting the DC power into another DC output; Input voltage detection circuit for power supply,
The output of the input voltage detection circuit and the output of the oscillation circuit are connected to a pulse width control circuit, and the on / off of the semiconductor switch element is controlled according to the output of the pulse width control circuit, while the output of the smoothing circuit is controlled. Output voltage detection circuit on the
Connect the output of this output voltage detection circuit to the magnetic flux control circuit,
The reset amount of the saturable reactor is controlled by the output of the magnetic flux control circuit. FIG. 1 is a circuit diagram showing a first embodiment of the present invention. As shown, the DC power supply 1, the primary winding 31a of the transformer 3 and the semiconductor switch element 24 are connected in series, and a series circuit of the primary winding 31b of the transformer 3 and the diode 141 is connected in parallel to the DC power supply 1. The input voltage detection circuit 5 is connected to the DC power supply 1, the output of the input voltage detection circuit 5 and the output of the oscillation circuit 4 are connected to the pulse width modulation circuit 6, and the output of the pulse width modulation circuit 6 is connected to the gate of the semiconductor switch element 24. The saturable reactor 71a, the secondary winding 32a of the transformer 3,
Diode 81a, smoothing reactor 91 and smoothing capacitor 101 are connected in series, and diode 8a is connected between the connection point between diode 81a and smoothing reactor 91 and the connection point between smoothing capacitor 101 and transformer secondary winding 32a.
1b, and an output voltage detection circuit 111 at the DC output terminal.
And the output of the output voltage detection circuit 111 to the magnetic flux control circuit 12
1, an output circuit in which the output of the magnetic flux control circuit 121 is connected to the connection point between the saturable reactor 71a and the diode 81a via the reset diode 131a is provided for n outputs (two circuits in FIG. 1). . The operation of converting a DC input to an insulated DC output is the same as that of the conventional art. Also, the output voltage when the DC input voltage is low, the voltage-time product of the transformer primary winding, and the voltage-time product of the saturable reactor. Is related to the above (1) to (3)
The description is omitted because it is the same as the expression. The difference from the prior art is that the input voltage detection circuit 5 outputs a value proportional to the input voltage, and the pulse width modulation circuit 6 has a pulse width inversely proportional to the value. FIG. 2 shows an example of the operation when the DC input voltage changes from Ed to 2 Ed. Semiconductor switch element 2
4 on-time is changed to t on 'from t on, unsaturated time of the saturable reactor is changed from t a to t c. The relationship between t on and t on ′ is given by the following equation (9), and the output voltage V 0 is (1
Equation 0), the voltage-time product ET T3 of the transformer primary winding is (11)
Wherein the voltage time product ET R3 saturable reactors can be expressed respectively by (12). [0014] t on '= Ed · t on / 2Ed = t on / 2 ... (9) V 0 = 2Ed · (t on' - t c) / (N · t) = 2Ed · (t on / 2- t c ) / (N · t) (10) ET T3 = 2Ed · t on '= Ed · t on = E T1 (11) ET R3 = 2Ed · t c / N (12) Output Since the voltage is constant, equations (1) and (1)
0) are equal, and the relationship between t a and t c is
From this relationship, equation (12) is transformed into equation (14). t c = t a / 2 (13) ET R3 = 2Ed · t a / 2N = Ed · t a / N = E R1 (14) From the above equations (11) and (14), the DC input voltage is high. In this case, the voltage-time product of the transformer and the saturable reactor does not increase. Therefore, it is possible to eliminate the need to select a transformer and a saturable reactor on the assumption that the DC input voltage is the maximum. FIG. 3 is a circuit diagram showing a second embodiment of the present invention. As shown, the DC power supply 1, the semiconductor switch element 21, the primary winding 31a of the transformer 3 and the semiconductor switch element 24 are connected in series, and the connection point between the semiconductor switch element 21 and the primary winding 31a of the transformer 3 is connected. , A diode 141 is connected between a connection point between the semiconductor switch element 24 and the DC power supply 1, a connection point between the semiconductor switch element 24 and the primary winding 31 a of the transformer 3, and the semiconductor switch element 21 and the DC power supply 1 Diode 142 between the connection points
Are connected, the input voltage detection circuit 5 is connected to the DC power supply 1, the output of the input voltage detection circuit 5 and the output of the oscillation circuit 4 are connected to the pulse width modulation circuit 6, and the output of the pulse width modulation circuit 6 is connected to the semiconductor switch element 21, It is characterized in that it is connected to each of the 24 gate terminals. The configuration of the transformer secondary windings 32a and 33a is the same as that of FIG. By turning on and off the semiconductor switch elements 21 and 24 at the same time in such a configuration, DC power insulated from the DC power supply 1 is supplied. The operation is the same as that of FIG. . FIG. 4 is a circuit diagram showing a third embodiment of the present invention. That is, the DC power supply 1, the primary winding 31a of the transformer 3 and the semiconductor switch element 24 are connected in series, the input voltage detection circuit 5 is connected to the DC power supply 1, the output of the input voltage detection circuit 5 and the output of the oscillation circuit 4 are output. Are connected to the pulse width modulation circuit 6, the output of the pulse width modulation circuit 6 is connected to the gate terminal of the semiconductor switch element 24, and the saturable reactor 71a is connected to the secondary winding 32a of the transformer 3.
A diode 81a and a smoothing capacitor 101 are connected in series, an output voltage detection circuit 111 is provided at a DC output terminal, an output of the output voltage detection circuit 111 is provided to a magnetic flux control circuit 121,
The output of the magnetic flux control circuit 121 is connected to the saturable reactor 71.
The output circuit is connected to the connection point between a and the diode 81a via the reset diode 131a for n outputs (two circuits in FIG. 4). In this configuration, by turning on and off the semiconductor switch element 24, DC power insulated from the DC power supply 1 is supplied, energy is stored in the transformer 3 while the semiconductor switch element 24 is on, and the semiconductor switch element is turned on. While the element 24 is off, energy is supplied to the load from the secondary winding 32a side of the transformer 3, but the transformer 3 and the saturable reactor 7
The function and operation of reducing the voltage-time product of 1a (72a) are the same as those in FIG. FIG. 5 is a circuit diagram showing a fourth embodiment of the present invention. As shown, the DC power supply 1, the primary winding 31a of the transformer 3 and the semiconductor switch element 24 are connected in series, and the DC power supply 1, the primary winding 31b of the transformer 3 and the semiconductor switch element 22 are connected in series. The input voltage detection circuit 5 is connected to the DC power supply 1, the output of the input voltage detection circuit 5 and the output of the oscillation circuit 4 are connected to the pulse width modulation circuit 6, and the output of the pulse width modulation circuit 6 is connected to the semiconductor switch elements 22 and 2.
4 and the transformer 3
Saturable reactor 71a, diode 81a, smoothing reactor 91, and smoothing capacitor 101 are connected in series to secondary winding 32a of
Saturable reactor 71b, diode 81b,
A smoothing reactor 91 and a smoothing capacitor 101 are connected in series, and an output voltage detection circuit 111 is provided at a DC output terminal.
The output of the output voltage detection circuit 111 is output to the magnetic flux control circuit 121.
The output of the magnetic flux control circuit 121 is connected to the connection point between the saturable reactor 71a and the diode 81a via the reset diode 131a, and to the connection point between the saturable reactor 71b and the diode 81b.
The output circuits connected to each other via 1b are provided for n outputs (two circuits in FIG. 5). In this configuration, the semiconductor switch elements 22 and 24 are alternately turned on,
By turning off the power supply, the isolated DC power is supplied from the DC power supply 1, and energy is supplied to the load from the secondary winding 32 a of the transformer 3 while the semiconductor switch element 24 is turned on. While the power supply 22 is turned on, energy is supplied to the load from the secondary winding 32b side of the transformer 3, but the transformer 3 and the saturable reactor 71a
The function and operation of reducing the voltage-time product of (72a) are the same as those in FIG. The operation of another output circuit connected to the transformer secondary windings 33a and 33b is the same as described above. FIG. 6 is a circuit diagram showing a fifth embodiment of the present invention. This is because the DC power supply 1, the semiconductor switch element 21, the primary winding 31a of the transformer 3 and the capacitor 162 are connected in series, and the connection point between the semiconductor switch element 21 and the primary winding 31a of the transformer 3 is connected to the capacitor 16
2 and a connection point between the DC power supply 1 and a connection point between the capacitor 162 and the primary winding 31a of the transformer 3 and a connection point between the semiconductor switch element 21 and the DC power supply 1. Is connected between the input voltage detection circuit 5 and the DC power supply 1 and the input voltage detection circuit 5
And the output of the oscillation circuit 4 to the pulse width modulation circuit 6,
The output of the pulse width modulation circuit 6 is applied to the semiconductor switch element 2
The feature is that they are connected to the gate terminals 1 and 22, respectively. The transformer secondary windings 32a, 32b, 33
The configuration on the side of a, 33b is the same as that of FIG. In this configuration, the semiconductor switch elements 21 and 22 are alternately turned on,
By turning off the power supply, the isolated DC power is supplied from the DC power supply 1, and the energy is supplied to the load from the secondary winding 32a of the transformer 3 while the semiconductor switch element 21 is on. While the power supply 22 is turned on, energy is supplied to the load from the secondary winding 32b side of the transformer 3, but the transformer 3 and the saturable reactor 71a
The function and operation of reducing the voltage-time product of (72a) are the same as those in FIG. FIG. 7 is a circuit diagram showing a sixth embodiment of the present invention. This corresponds to capacitors 161 and 161 in FIG.
162 is replaced with semiconductor switch elements 23 and 24, respectively, and the feature is that the output of the pulse width modulation circuit 6 is applied to each gate terminal. In this configuration, the semiconductor switch elements 21 and 24 and the semiconductor switch elements 22 and 23 are alternately turned on and off as a pair, thereby supplying DC power insulated from the DC power supply 1 and turning on the semiconductor switch elements 21 and 24. Energy is supplied from the secondary winding 32a side of the transformer 3 to the load during the
While the semiconductor switch elements 22 and 23 are turned on, energy is supplied to the load from the secondary winding 32b side of the transformer 3, but the transformer 3 and the saturable reactor 71a (72
The function and operation of reducing the voltage-time product in a) are the same as those in FIG. FIG. 8 shows a common configuration of FIGS. That is, the DC power supply 1, the semiconductor switch element 2, and the transformer 3 are connected respectively, and the input voltage detection circuit 5 is connected to the DC power supply 1,
The output of the input voltage detection circuit 5 and the output of the oscillation circuit 4 are connected to the pulse width modulation circuit 6, and the output of the pulse width modulation circuit 6 is connected to the semiconductor switch element 2, and the first output of the transformer 3 is The saturable reactor 71, the rectifier 81 and the filter 91 are respectively connected, the output voltage detecting circuit 111 is connected to the DC output terminal, the output of the output voltage detecting circuit 111 is connected to the magnetic flux control circuit 121, and the output of the magnetic flux control circuit 121 is connected to the saturable reactor. 71, a second output of the transformer 3 is connected to a saturable reactor 72, a rectifier 82, and a filter 92, respectively. An output voltage detection circuit 112 is connected to a DC output terminal, and an output voltage detection circuit 112 An output circuit in which the output is connected to the magnetic flux control circuit 122 and the output of the magnetic flux control circuit 122 is connected to the saturable reactor 72 is n
The output (two circuits in FIG. 8) is provided. According to the present invention, the pulse width of the semiconductor switch element is changed with respect to the change of the input voltage, as compared with the case where the ON / OFF pulse width of the semiconductor switch element is fixed. , The voltage-time product of the transformer and the saturable reactor becomes almost constant irrespective of the input voltage, and there is an advantage that the transformer and the saturable reactor do not increase in size.
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を示す回路構成図
である。
【図２】図１の動作を説明するための波形図である。
【図３】この発明の第２の実施の形態を示す回路構成図
である。
【図４】この発明の第３の実施の形態を示す回路構成図
である。
【図５】この発明の第４の実施の形態を示す回路構成図
である。
【図６】この発明の第５の実施の形態を示す回路構成図
である。
【図７】この発明の第６の実施の形態を示す回路構成図
である。
【図８】この発明の共通の概念説明図である。
【図９】従来例を示す回路構成図である。
【図１０】図９の動作を説明するための波形図である。
【図１１】図９で入力電圧が高くなった場合の動作を説
明するための波形図である。
【符号の説明】
１…直流電源、２，２１，２２，２３，２４…半導体ス
イッチ素子、３…変圧器、３１ａ，３１ｂ…変圧器一次
巻線、３２ａ，３２ｂ，３３ａ，３３ｂ…変圧器二次巻
線、４…発振回路、５…入力電圧検出回路、６…パルス
幅変調回路、７１，７１ａ，７１ｂ，７２，７２ａ，７
２ｂ…可飽和リアクトル、８１，８１ａ，８１ｂ，８
２，８２ａ，８２ｂ，１４１，１４２…ダイオード、９
１，９２…平滑リアクトル、１０１，１０２…平滑コン
デンサ、１１１，１１２…出力電圧検出回路、１２１，
１２２…磁束制御回路、１３１ａ，１３１ｂ，１３２
ａ，１３２ｂ…リセットダイオード、１６１，１６２…
コンデンサ。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit configuration diagram showing a first embodiment of the present invention. FIG. 2 is a waveform chart for explaining the operation of FIG. FIG. 3 is a circuit configuration diagram showing a second embodiment of the present invention. FIG. 4 is a circuit configuration diagram showing a third embodiment of the present invention. FIG. 5 is a circuit configuration diagram showing a fourth embodiment of the present invention. FIG. 6 is a circuit configuration diagram showing a fifth embodiment of the present invention. FIG. 7 is a circuit diagram showing a sixth embodiment of the present invention. FIG. 8 is a common conceptual explanatory diagram of the present invention. FIG. 9 is a circuit configuration diagram showing a conventional example. FIG. 10 is a waveform chart for explaining the operation of FIG. FIG. 11 is a waveform diagram for explaining an operation when the input voltage is increased in FIG. [Description of Signs] 1 ... DC power supply, 2, 21, 22, 23, 24 ... Semiconductor switch element, 3 ... Transformer, 31a, 31b ... Transformer primary winding, 32a, 32b, 33a, 33b ... Transformer 2 Next winding, 4 oscillation circuit, 5 input voltage detection circuit, 6 pulse width modulation circuit, 71, 71a, 71b, 72, 72a, 7
2b: saturable reactor, 81, 81a, 81b, 8
2, 82a, 82b, 141, 142 ... diode, 9
1, 92: smoothing reactor, 101, 102: smoothing capacitor, 111, 112: output voltage detection circuit, 121,
122: magnetic flux control circuit, 131a, 131b, 132
a, 132b ... reset diode, 161, 162 ...
Capacitors.
Claims (1)
ン，オフする半導体スイッチ素子とを設け、変圧器の２
次側には可飽和リアクトルと整流器およびフィルタから
なる平滑回路とを複数設け、直流電源を絶縁して別の直
流出力に変換する多出力直流−直流変換装置において、 前記直流電源には入力電圧検出回路を、この入力電圧検
出回路の出力と発振回路の出力とをパルス幅制御回路に
接続し、このパルス幅制御回路の出力に応じて前記半導
体スイッチ素子のオン，オフを制御する一方、前記平滑
回路の出力側には出力電圧検出回路を、この出力電圧検
出回路の出力を磁束制御回路に接続し、この磁束制御回
路の出力により前記可飽和リアクトルのリセット量を制
御することを特徴とする多出力直流−直流変換装置。Claims: 1. A DC power supply and a semiconductor switch element for turning on and off the DC power supply are provided on the primary side of the transformer.
A multi-output DC-DC converter for providing a plurality of saturable reactors and a smoothing circuit including a rectifier and a filter on a secondary side and insulating a DC power supply to convert the DC power into another DC output. A circuit that connects an output of the input voltage detection circuit and an output of the oscillation circuit to a pulse width control circuit, controls on / off of the semiconductor switch element according to an output of the pulse width control circuit, and An output voltage detection circuit is connected to an output side of the circuit, an output of the output voltage detection circuit is connected to a magnetic flux control circuit, and a reset amount of the saturable reactor is controlled by an output of the magnetic flux control circuit. Output DC-DC converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001286152A JP2003092880A (en) | 2001-09-20 | 2001-09-20 | Multi-output dc-dc converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001286152A JP2003092880A (en) | 2001-09-20 | 2001-09-20 | Multi-output dc-dc converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003092880A true JP2003092880A (en) | 2003-03-28 |
Family
ID=19109183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001286152A Pending JP2003092880A (en) | 2001-09-20 | 2001-09-20 | Multi-output dc-dc converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003092880A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013512649A (en) * | 2009-11-26 | 2013-04-11 | センタ・ナショナル・デチュード・スパティアレ | Method of DC-DC conversion using DC power supply |
| JP2013538542A (en) * | 2010-11-22 | 2013-10-10 | ペキン セブンスター エレクトロニクス カンパニー リミテッド | New flow control system |
| WO2016192276A1 (en) * | 2015-06-01 | 2016-12-08 | 中兴通讯股份有限公司 | Switching power supply circuit and method for controlling switching power supply circuit |
| US9960695B2 (en) | 2016-01-08 | 2018-05-01 | Fujitsu Limited | Power supply apparatus and error detecting method for power supply apparatus |
| WO2019186685A1 (en) * | 2018-03-27 | 2019-10-03 | 株式会社Ｆｕｊｉ | Contactless power receiving device and contactless power supply system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03265463A (en) * | 1990-03-14 | 1991-11-26 | Fujitsu Ltd | Voltage and current resonance converter provided with magnetic amplifier |
| JPH04340366A (en) * | 1991-05-13 | 1992-11-26 | Mels Corp | Dc-dc converter control device |
| JPH0775333A (en) * | 1993-08-31 | 1995-03-17 | Nippon Electric Ind Co Ltd | Synchronous commutating pwm converter with mag amplifier circuit |
-
2001
- 2001-09-20 JP JP2001286152A patent/JP2003092880A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03265463A (en) * | 1990-03-14 | 1991-11-26 | Fujitsu Ltd | Voltage and current resonance converter provided with magnetic amplifier |
| JPH04340366A (en) * | 1991-05-13 | 1992-11-26 | Mels Corp | Dc-dc converter control device |
| JPH0775333A (en) * | 1993-08-31 | 1995-03-17 | Nippon Electric Ind Co Ltd | Synchronous commutating pwm converter with mag amplifier circuit |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013512649A (en) * | 2009-11-26 | 2013-04-11 | センタ・ナショナル・デチュード・スパティアレ | Method of DC-DC conversion using DC power supply |
| JP2016029885A (en) * | 2009-11-26 | 2016-03-03 | センタ・ナショナル・デチュード・スパティアレ | Method for dc-dc conversion using dc electric power source, and dc-dc converter and electricity distribution facility for implementing such method |
| JP2013538542A (en) * | 2010-11-22 | 2013-10-10 | ペキン セブンスター エレクトロニクス カンパニー リミテッド | New flow control system |
| WO2016192276A1 (en) * | 2015-06-01 | 2016-12-08 | 中兴通讯股份有限公司 | Switching power supply circuit and method for controlling switching power supply circuit |
| US9960695B2 (en) | 2016-01-08 | 2018-05-01 | Fujitsu Limited | Power supply apparatus and error detecting method for power supply apparatus |
| WO2019186685A1 (en) * | 2018-03-27 | 2019-10-03 | 株式会社Ｆｕｊｉ | Contactless power receiving device and contactless power supply system |
| JPWO2019186685A1 (en) * | 2018-03-27 | 2020-12-03 | 株式会社Ｆｕｊｉ | Contactless power receiving device and contactless power supply system |
| JP7162054B2 (en) | 2018-03-27 | 2022-10-27 | 株式会社Fuji | Contactless power supply system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6722353B2 (en) | DC/DC converter | |
| US7310249B2 (en) | Switching power supply circuit | |
| JP3574849B2 (en) | DC-DC converter device | |
| US10897211B2 (en) | Power conversion apparatus capable of performing step-up/step-down operation | |
| JP4605532B2 (en) | Multi-output type switching power supply | |
| JP4392975B2 (en) | Constant power output DC power supply | |
| WO2017149906A1 (en) | Switching power supply circuit | |
| JP2003092880A (en) | Multi-output dc-dc converter | |
| JPH08126314A (en) | Multi-output controlled power supply | |
| JPH0549257A (en) | Switching power supply | |
| JP3428008B2 (en) | Output voltage detection circuit of switching power supply | |
| JP3743712B2 (en) | DC power supply | |
| JP2773534B2 (en) | DC power supply | |
| JP2963776B2 (en) | Power supply | |
| JP2857794B2 (en) | Stabilized power supply | |
| JP2002247854A (en) | Direct current/direct current converter | |
| JP2022085571A (en) | Power conversion device | |
| JPS631830B2 (en) | ||
| JPH0549258A (en) | Switching power supply | |
| JP2772800B2 (en) | DC-DC converter | |
| JPH07337012A (en) | Multi-output switching power supply circuit | |
| JPH0236764A (en) | Switching power supply | |
| JP2000245144A (en) | Switching power supply | |
| JPH06327249A (en) | Multiple-output converter using closed-loop control and secondary pwm-control | |
| JPH03245768A (en) | Ringing choke converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040121 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040205 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080812 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110222 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110719 |