JP3428008B2 - Output voltage detection circuit of switching power supply - Google Patents

Output voltage detection circuit of switching power supply

Info

Publication number
JP3428008B2
JP3428008B2 JP13424895A JP13424895A JP3428008B2 JP 3428008 B2 JP3428008 B2 JP 3428008B2 JP 13424895 A JP13424895 A JP 13424895A JP 13424895 A JP13424895 A JP 13424895A JP 3428008 B2 JP3428008 B2 JP 3428008B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
winding
output voltage
main transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13424895A
Other languages
Japanese (ja)
Other versions
JPH08331843A (en
Inventor
壬華 呉
Original Assignee
デンセイ・ラムダ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by デンセイ・ラムダ株式会社 filed Critical デンセイ・ラムダ株式会社
Priority to JP13424895A priority Critical patent/JP3428008B2/en
Publication of JPH08331843A publication Critical patent/JPH08331843A/en
Application granted granted Critical
Publication of JP3428008B2 publication Critical patent/JP3428008B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、直流出力電圧を安定化
させるための帰還回路として、シャントレギュレータと
フォトカプラとを備えたスイッチング電源装置の出力電
圧検出回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output voltage detection circuit of a switching power supply device having a shunt regulator and a photo coupler as a feedback circuit for stabilizing a DC output voltage.

【0002】[0002]

【従来の技術】一般に、スイッチング電源装置において
は、直流出力電圧を安定化させるための帰還回路とし
て、シャントレギュレータとフォトカプラの発光素子と
の直列回路を出力端子間に接続した出力電圧検出回路が
用いられる。しかし、直流出力電圧が例えば2Vあるい
は3.3Vの低電圧の場合、シャントレギュレータの基
準電圧(例えば、1.25V)と、フォトカプラを構成
する発光素子の電圧降下とを加えた値が、直流出力電圧
の最小値を超えてしまい、発光素子に電流が流れ込まな
くなって、出力電圧検出回路による安定した制御が行な
えなくなる。
2. Description of the Related Art Generally, in a switching power supply device, an output voltage detection circuit in which a series circuit of a shunt regulator and a light emitting element of a photocoupler is connected between output terminals is used as a feedback circuit for stabilizing a DC output voltage. Used. However, when the DC output voltage is a low voltage of, for example, 2 V or 3.3 V, the value obtained by adding the reference voltage of the shunt regulator (for example, 1.25 V) and the voltage drop of the light emitting element forming the photo coupler is DC. Since the output voltage exceeds the minimum value, current does not flow into the light emitting element, and stable control cannot be performed by the output voltage detection circuit.

【0003】図6および図7は、このような事態を避け
るために適用されたスイッチング電源装置の各従来例を
示している。先ず、図6から説明すると、1は一次側と
二次側とを絶縁する主トランス、2は主トランス1とと
もに電力変換部たる主インバータ部3を構成する主スイ
ッチング素子であり、主スイッチング素子2をスイッチ
ングすることにより、入力端子+Vin,−Vin間に接続
された直流電源Eから、直流入力電圧Viが主トランス
1の一次巻線1aに断続的に印加される。また、主トラ
ンス1の二次巻線1bに誘起された電圧は、整流平滑回
路6を構成する整流ダイオード7,8で整流された後、
チョークコイル9と平滑コンデンサ10とにより平滑さ
れ、出力端子+Vout ,−Vout 間に直流出力電圧Vo
として出力される。
FIG. 6 and FIG. 7 show respective conventional examples of a switching power supply device applied to avoid such a situation. First, referring to FIG. 6, 1 is a main transformer that insulates the primary side and the secondary side from each other, and 2 is a main switching element that constitutes a main inverter section 3 that is a power conversion section together with the main transformer 1. The DC input voltage Vi is intermittently applied to the primary winding 1a of the main transformer 1 from the DC power supply E connected between the input terminals + Vin and -Vin by switching the input voltage + Vin. The voltage induced in the secondary winding 1b of the main transformer 1 is rectified by the rectifying diodes 7 and 8 which form the rectifying and smoothing circuit 6, and then,
The DC output voltage Vo is smoothed by the choke coil 9 and the smoothing capacitor 10 between the output terminals + Vout and -Vout.
Is output as.

【0004】前記直流出力電圧Voを安定化させるため
の帰還回路として、直流出力電圧Voの変動を検出する
出力電圧検出回路11と、主スイッチング素子2へのパル
ス導通幅を制御する制御回路たる制御用IC12が各々設
けられる。出力電圧検出回路11は、主トランス1に補助
巻線13を巻回し、この補助巻線13に誘起された電圧をダ
イオード14およびコンデンサ15により整流平滑した後、
このバイアス電圧VBIASを、抵抗R3を直列接続したフ
ォトカプラ16の発光素子たる発光ダイオード16aとシャ
ントレギュレータ17との直列回路18に印加するととも
に、シャントレギュレータ17のリファレンスに、直流出
力電圧Voを抵抗R1,R2で分圧して印加するように
構成される。また、電圧検出信号を出力するフォトカプ
ラ16の受光素子たるフォトトランジスタ16bは、制御用
IC12のフィードバック端子すなわち入力端子に接続さ
れる。なお、C1はフォトカプラ16の増幅率の変動を補
正するためのコンデンサである。
As a feedback circuit for stabilizing the DC output voltage Vo, an output voltage detection circuit 11 for detecting fluctuations in the DC output voltage Vo and a control circuit for controlling a pulse conduction width to the main switching element 2 are controlled. Each IC 12 is provided. The output voltage detection circuit 11 winds the auxiliary winding 13 around the main transformer 1, rectifies and smoothes the voltage induced in the auxiliary winding 13 by the diode 14 and the capacitor 15, and then
This bias voltage VBIAS is applied to a series circuit 18 of a light emitting diode 16a, which is a light emitting element of a photocoupler 16 in which a resistor R3 is connected in series, and a shunt regulator 17, and a DC output voltage Vo is used as a reference for the shunt regulator 17 and a resistor R1. , R2 to divide and apply. The phototransistor 16b, which is a light receiving element of the photocoupler 16 that outputs a voltage detection signal, is connected to the feedback terminal, that is, the input terminal of the control IC 12. Incidentally, C1 is a capacitor for correcting the fluctuation of the amplification factor of the photocoupler 16.

【0005】一方、図7は先に同一出願人が提案したも
のであり、この回路は、主トランス1の二次巻線1bの
一端に発生する電圧を、ダイオード21およびコンデンサ
C2によりピーク整流してバイアス電圧VBIASを得るよ
うにしている点が図6と異なる。なお、R4は電流制限
用の抵抗である。その他の構成は、別の従来例である図
6と全く同一である。
On the other hand, FIG. 7 was previously proposed by the same applicant, and in this circuit, the voltage generated at one end of the secondary winding 1b of the main transformer 1 is peak rectified by the diode 21 and the capacitor C2. 6 is different in that the bias voltage VBIAS is obtained in accordance with FIG. Note that R4 is a current limiting resistor. Other configurations are exactly the same as those of another conventional example shown in FIG.

【0006】上記の各従来例において、直流出力電圧V
oは抵抗R1,R2により分圧されてシャントレギュレ
ータ17のリファレンスに印加され、この印加された電圧
とシャントレギュレータ17の基準電圧との差異に応じ
て、シャントレギュレータ17のカソードに流れ込む電流
値が変化し、発光ダイオード16aの発光量も変化する。
制御用IC12は、発光ダイオード16aの発光量の変化に
伴い、フォトトランジスタ16bに流れ込む電流の変化を
電圧検出信号として入力し、この出力電圧検出回路11か
らの電圧検出信号により、直流出力電圧Voを一定に保
つように主スイッチング素子2のパルス導通幅を制御す
る。この場合、抵抗R3および直列回路18間には、いず
れも出力電圧Voよりも高いバイアス電圧VBIASが印加
されているので、出力電圧検出回路11は直流出力電圧V
oの影響を受けることなく安定した制御を行なうことが
できる。
In each of the above conventional examples, the DC output voltage V
o is divided by the resistors R1 and R2 and applied to the reference of the shunt regulator 17, and the current value flowing into the cathode of the shunt regulator 17 changes according to the difference between the applied voltage and the reference voltage of the shunt regulator 17. However, the amount of light emitted from the light emitting diode 16a also changes.
The control IC 12 inputs as the voltage detection signal the change in the current flowing into the phototransistor 16b in accordance with the change in the light emission amount of the light emitting diode 16a, and outputs the DC output voltage Vo according to the voltage detection signal from the output voltage detection circuit 11. The pulse conduction width of the main switching element 2 is controlled so as to keep it constant. In this case, since the bias voltage VBIAS higher than the output voltage Vo is applied between the resistor R3 and the series circuit 18, the output voltage detection circuit 11 outputs the DC output voltage VBIAS.
Stable control can be performed without being affected by o.

【0007】[0007]

【発明が解決しようとする課題】上記従来技術の各回路
では、次のような問題点がある。先ず、図6および図7
の回路では、スイッチング素子2のオン時に主トランス
1の補助巻線13あるいは二次巻線1bに誘起された電圧
からバイアス電圧VBIASを得るようにしているが、この
補助巻線13あるいは二次巻線1bには、主トランス1の
一次巻線1aとの巻数比に比例して、直流入力電圧Vi
に依存した電圧しか取り出すことができない。したがっ
て、直流入力電圧Viが急激に変動すると、バイアス電
圧VBIASも変動して、出力電圧検出回路11の安定性を失
うという問題がある。逆に、定常時にはバイアス電圧V
BIASが略安定しているので、シャントレギュレータ17の
カソードに流れ込む電流は、抵抗R1,R2の接続点か
ら印加される電圧によってのみ変化し、直流出力電圧V
oの変動に対する出力電圧検出回路11の応答性が悪くな
るという欠点もある。
Each of the above-mentioned conventional circuits has the following problems. First, FIG. 6 and FIG.
In the above circuit, the bias voltage VBIAS is obtained from the voltage induced in the auxiliary winding 13 or the secondary winding 1b of the main transformer 1 when the switching element 2 is turned on. The DC input voltage Vi is connected to the line 1b in proportion to the winding ratio with the primary winding 1a of the main transformer 1.
Only the voltage that depends on can be taken out. Therefore, when the DC input voltage Vi fluctuates rapidly, the bias voltage VBIAS also fluctuates, and there is a problem that the stability of the output voltage detection circuit 11 is lost. On the contrary, in the steady state, the bias voltage V
Since BIAS is substantially stable, the current flowing into the cathode of the shunt regulator 17 changes only by the voltage applied from the connection point of the resistors R1 and R2, and the DC output voltage V
There is also a drawback that the responsiveness of the output voltage detection circuit 11 to the fluctuation of o is deteriorated.

【0008】そこで、本発明は上記諸問題点を解決する
べく、直流出力電圧の低電圧化に対応できるとともに、
入力電圧が急激に変動しても安定性を失わず、しかも、
応答性の良いスイッチング電源装置の直流電圧検出回路
を得ることを目的とする。
In order to solve the above problems, the present invention can reduce the DC output voltage, and
Stability is not lost even when the input voltage fluctuates rapidly, and moreover,
An object is to obtain a DC voltage detection circuit of a switching power supply device with good responsiveness.

【0009】[0009]

【課題を解決するための手段】請求項1に記載のスイッ
チング電源装置の出力電圧検出回路は、上記目的を達成
するために、主スイッチング素子のスイッチングにより
直流入力電圧を主トランスの一次巻線に断続的に印加す
るとともに、前記主トランスの二次巻線から整流平滑回
路を介して供給される直流出力電圧を安定化するための
帰還回路として、フォトカプラの発光素子とシャントレ
ギュレータとの直列回路を有し、前記シャントレギュレ
ータのリファレンスに前記直流出力電圧を抵抗で分圧し
て印加することで、前記フォトカプラの受光素子から電
圧検出信号を出力する出力電圧検出回路を備えたスイッ
チング電源装置において、前記主スイッチング素子のオ
ン時に前記主トランスの二次側の第1の巻線素子に誘起
される電圧を前記直列回路に供給する第1の電圧供給回
路と、前記主スイッチング素子のオフ時に前記主トラン
スの二次側の第2の巻線素子に誘起される電圧を前記直
列回路に供給する第2の電圧供給回路と、前記直流出力
電圧の変動分を前記直列回路に供給する第3の電圧供給
回路とを備えたものである。
In order to achieve the above object, an output voltage detection circuit of a switching power supply device according to a first aspect of the present invention uses a primary switching element to switch a DC input voltage to a primary winding of a main transformer. A series circuit of a light emitting element of a photocoupler and a shunt regulator as a feedback circuit for intermittently applying and stabilizing a DC output voltage supplied from the secondary winding of the main transformer through a rectifying and smoothing circuit. In a switching power supply device having an output voltage detection circuit that outputs a voltage detection signal from the light receiving element of the photocoupler by applying the DC output voltage divided by a resistor to the reference of the shunt regulator, When the main switching element is turned on, the voltage induced in the first winding element on the secondary side of the main transformer is A first voltage supply circuit for supplying to the column circuit, and a second voltage for supplying to the series circuit a voltage induced in the second winding element on the secondary side of the main transformer when the main switching element is off. It is provided with a supply circuit and a third voltage supply circuit for supplying the variation of the DC output voltage to the series circuit.

【0010】また、請求項2に記載のスイッチング電源
装置の出力電圧検出回路は、前記請求項1の構成に加
え、前記第1の巻線素子あるいは前記第2の巻線素子
が、前記主トランスに巻回される補助巻線であることを
特徴とするものである。
According to a second aspect of the present invention, in the output voltage detection circuit of the switching power supply device, in addition to the configuration of the first aspect, the first winding element or the second winding element is the main transformer. It is characterized in that it is an auxiliary winding wound around.

【0011】また、請求項3に記載のスイッチング電源
装置の出力電圧検出回路は、前記請求項1の構成に加
え、前記第1の巻線素子あるいは前記第2の巻線素子
が、前記整流平滑回路を構成するチョークコイルに巻回
される補助巻線であることを特徴とするものである。
According to a third aspect of the present invention, in the output voltage detection circuit of the switching power supply device, in addition to the configuration of the first aspect, the first winding element or the second winding element is the rectifying / smoothing element. The auxiliary winding is wound around a choke coil that constitutes a circuit.

【0012】[0012]

【作用】請求項1の構成により、主スイッチング素子の
オン時には、第1の電圧供給回路により、第1の巻線素
子に誘起された電圧を直列回路に供給し、主スイッチン
グ素子のオフ時には、第2の電圧供給回路により、第2
の巻線素子に誘起された電圧を直列回路に供給している
ので、直列回路に印加する電圧を、直流出力電圧よりも
容易に高く設定できる。しかも、直列回路には、主スイ
ッチング素子のオン時のみならずオフ時にも電圧供給が
行なわれるので、直流入力電圧が急激に変化しても、直
列回路に印加する電圧はさほど影響を受けず、安定性が
向上する。さらに、第3の電圧供給回路により、直流出
力電圧の変動分が直列回路に印加される電圧に常時反映
されるので、直流出力電圧の変動に対する出力電圧検出
回路の応答性が改善される。
According to the structure of claim 1, when the main switching element is turned on, the voltage induced in the first winding element is supplied to the series circuit by the first voltage supply circuit, and when the main switching element is turned off, With the second voltage supply circuit, the second
Since the voltage induced in the winding element is supplied to the series circuit, the voltage applied to the series circuit can be easily set higher than the DC output voltage. Moreover, since the voltage is supplied to the series circuit not only when the main switching element is turned on but also when it is turned off, the voltage applied to the series circuit is not significantly affected even when the DC input voltage changes rapidly. Improves stability. Furthermore, since the fluctuation of the DC output voltage is constantly reflected in the voltage applied to the series circuit by the third voltage supply circuit, the responsiveness of the output voltage detection circuit to the fluctuation of the DC output voltage is improved.

【0013】また、請求項2の構成により、主トランス
の二次巻線からの電圧供給が困難な場合であっても、主
トランスに補助巻線を巻回するだけで、この主トランス
の補助巻線に誘起された電圧を直列回路に供給できる。
Further, according to the structure of claim 2, even when it is difficult to supply the voltage from the secondary winding of the main transformer, the auxiliary winding of the main transformer is simply wound around the auxiliary winding. The voltage induced in the winding can be supplied to the series circuit.

【0014】さらに、請求項3の構成により、主トラン
スを再設計しなくても、整流平滑回路のチョークコイル
を設計変更するだけで、このチョークコイルの補助巻線
に誘起された電圧を直列回路に供給できる。
Further, according to the third aspect of the present invention, the voltage induced in the auxiliary winding of the choke coil can be converted into a series circuit by redesigning the choke coil of the rectifying and smoothing circuit without redesigning the main transformer. Can be supplied to.

【0015】[0015]

【実施例】以下、添付図面に基づき、本発明の各実施例
を詳述する。なお、以下の各実施例に関し、前記従来例
で示した図6および図7と同一部分には同一符号を付
し、その共通する部分の詳細な説明は重複するため省略
する。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. In each of the following embodiments, the same parts as those in FIGS. 6 and 7 shown in the conventional example are designated by the same reference numerals, and detailed description of the common parts will be omitted.

【0016】図1は、本発明の第1実施例を示すもので
ある。この第1実施例は、2トランス方式の部分共振型
コンバータに適用されるものである。すなわち、主イン
バータ部31は主トランスたる第1の主トランス32および
第2の主トランス33を有し、その一次巻線32a,33aは
主スイッチング素子たる第1のMOS型FET34ととも
に入力端子+Vin,−Vin間に直列接続される。また、
第1の主トランス32および第2の主トランス33の一次巻
線32a,33a間には、これらの一次巻線32a,33aのフ
ライバック電圧をクランプするために、電圧クランプ用
コンデンサ35と補助スイッチング素子たる第2のMOS
型FET36との直列回路が接続される。そして、第1の
FET34をスイッチングすることにより、直流入力電圧
Viが第1の主トランス32および第2の主トランス33の
一次巻線32a,33aに断続的に印加される。さらに、第
1のFET34および第2のFET36のゲートには、パル
ス幅制御回路たる制御用IC12からの駆動信号が、適当
なデッドタイム、すなわち、第1のFET34および第2
のFET36が互いにオフになる時間を持ちながら交互に
供給される。これにより、第1のFET34および第2の
FET36のターンオン時およびターンオフ時における損
失を著しく低減することができる。
FIG. 1 shows a first embodiment of the present invention. The first embodiment is applied to a two-transformer partial resonance type converter. That is, the main inverter unit 31 has a first main transformer 32 and a second main transformer 33 which are main transformers, and their primary windings 32a and 33a have an input terminal + Vin, along with a first MOS type FET 34 which is a main switching element. -Vin is connected in series. Also,
Between the primary windings 32a, 33a of the first main transformer 32 and the second main transformer 33, in order to clamp the flyback voltage of these primary windings 32a, 33a, a voltage clamping capacitor 35 and auxiliary switching are provided. Second MOS that is an element
A series circuit with the type FET 36 is connected. Then, by switching the first FET 34, the DC input voltage Vi is intermittently applied to the primary windings 32a and 33a of the first main transformer 32 and the second main transformer 33. Further, the drive signal from the control IC 12 which is a pulse width control circuit is applied to the gates of the first FET 34 and the second FET 36 at an appropriate dead time, that is, the first FET 34 and the second FET 36.
The FETs 36 are alternately supplied while they have time to be turned off from each other. As a result, the loss of the first FET 34 and the second FET 36 at turn-on and turn-off can be significantly reduced.

【0017】第1の主トランス32および第2の主トラン
ス33は、その二次巻線32b,33bも互いに直列接続され
ており、二次巻線32bの一端すなわちドット側端子と、
二次巻線33bの一端すなわち非ドット側端子には、整流
平滑回路6を構成する整流ダイオード41,42のカソード
が接続される。整流ダイオード41,42のアノードは、他
方の出力端子−Vout に共通して接続され、二次巻線32
b,33bの接続点が、チョークコイル9を介して一方の
接続端子+Vout に接続される。整流平滑回路6は、こ
の整流ダイオード41,42の他に、チョークコイル9の入
力側と出力端子−Vout 間、およびチョークコイル9の
出力側と出力端子−Vout 間に各々接続される平滑コン
デンサ43,10を備えている。
In the first main transformer 32 and the second main transformer 33, the secondary windings 32b and 33b are also connected in series with each other, and one end of the secondary winding 32b, that is, the dot side terminal,
The cathodes of the rectifying diodes 41 and 42 forming the rectifying / smoothing circuit 6 are connected to one end of the secondary winding 33b, that is, the non-dot side terminal. The anodes of the rectifying diodes 41 and 42 are commonly connected to the other output terminal -Vout, and the secondary winding 32
The connection point of b and 33b is connected to one connection terminal + Vout via the choke coil 9. In addition to the rectifying diodes 41 and 42, the rectifying / smoothing circuit 6 includes smoothing capacitors 43 connected between the input side of the choke coil 9 and the output terminal -Vout, and between the output side of the choke coil 9 and the output terminal -Vout. , 10 are equipped.

【0018】制御用IC12とともに帰還回路を構成する
出力電圧検出回路51は、フォトカプラ16の発光ダイオー
ド16aとシャントレギュレータ17との直列回路18を抵抗
R3に直列接続するとともに、フォトカプラ16のフォト
トランジスタ16bを制御用IC12の入力端子に接続し、
さらに、シャントレギュレータ17のリファレンスに、直
流出力電圧Voを抵抗R1,R2で分圧して印加するよ
うにしており、この点では、前記従来例で示した図6お
よび図7と同一の構成を有する。しかし、本実施例で
は、第1のFET34のオン時に第1の主トランス32の二
次側の二次巻線32bに誘起される電圧を直列回路18に供
給する第1の電圧供給回路52と、第1のFET34のオフ
時に第2の主トランス33の二次側の二次巻線33bに誘起
される電圧を直列回路18に供給する第1の電圧供給回路
53と、直流出力電圧Voの変動分を直列回路18に供給す
る第3の電圧供給回路54とを備えている点が注目され
る。すなわち、本実施例では、二次巻線32bが第1の巻
線素子に相当し、二次巻線33bが第2の巻線素子に相当
する。
The output voltage detection circuit 51, which forms a feedback circuit together with the control IC 12, connects the series circuit 18 of the light emitting diode 16a of the photocoupler 16 and the shunt regulator 17 in series with the resistor R3, and the phototransistor of the photocoupler 16. Connect 16b to the input terminal of the control IC 12,
Further, the DC output voltage Vo is divided by the resistors R1 and R2 and applied to the reference of the shunt regulator 17, and in this respect, it has the same configuration as that of FIGS. 6 and 7 shown in the conventional example. . However, in this embodiment, when the first FET 34 is turned on, the voltage induced in the secondary winding 32b on the secondary side of the first main transformer 32 is supplied to the first voltage supply circuit 52 for supplying to the series circuit 18. , A first voltage supply circuit that supplies the voltage induced in the secondary winding 33b on the secondary side of the second main transformer 33 to the series circuit 18 when the first FET 34 is off.
It is noted that it is provided with 53 and the third voltage supply circuit 54 which supplies the variation of the DC output voltage Vo to the series circuit 18. That is, in this embodiment, the secondary winding 32b corresponds to the first winding element, and the secondary winding 33b corresponds to the second winding element.

【0019】具体的には、第1の電圧供給回路52は、第
1の主トランス32を構成する二次巻線32bのドット側端
子にダイオードD1のアノードを接続し、ダイオードD
1のカソードを抵抗R4の一端に接続し、抵抗R4の他
端をフォトカプラ16の発光ダイオード16aの一端である
アノードに抵抗R3を介して接続したものである。ま
た、第2の電圧供給回路53は、第2の主トランス33を構
成する二次巻線33bの非ドット側端子にダイオードD2
のアノードを接続し、ダイオードD2のカソードを抵抗
R5の一端に接続し、抵抗R5の他端を発光ダイオード
16aのアノードに抵抗R3を介して接続したものであ
る。さらに、第3の電圧供給回路54は、直流出力電圧V
oの高電圧ラインと発光ダイオード16aのアノード間
に、抵抗R3を介して抵抗R6を接続したものである。
この抵抗R6には、第1の電圧供給回路52および第2の
電圧供給回路53の各ダイオードD1,D2で整流された
電圧を平滑するコンデンサC2が接続される。
Specifically, in the first voltage supply circuit 52, the anode of the diode D1 is connected to the dot side terminal of the secondary winding 32b constituting the first main transformer 32, and the diode D1 is connected.
The cathode of No. 1 is connected to one end of the resistor R4, and the other end of the resistor R4 is connected to the anode which is one end of the light emitting diode 16a of the photocoupler 16 via the resistor R3. In addition, the second voltage supply circuit 53 has a diode D2 at the non-dot side terminal of the secondary winding 33b that constitutes the second main transformer 33.
Is connected to the anode of the resistor D5, the cathode of the diode D2 is connected to one end of the resistor R5, and the other end of the resistor R5 is connected to the light emitting diode.
It is connected to the anode of 16a through a resistor R3. Further, the third voltage supply circuit 54 has a DC output voltage V
A resistor R6 is connected via a resistor R3 between the high voltage line of o and the anode of the light emitting diode 16a.
A capacitor C2 that smoothes the voltage rectified by the diodes D1 and D2 of the first voltage supply circuit 52 and the second voltage supply circuit 53 is connected to the resistor R6.

【0020】次に上記構成につき、その作用を図2の波
形図を参照して説明する。なお、図2の波形図は、定常
時における制御用IC12から第1のFET34に印加され
るゲート駆動信号と、第1の電圧供給回路52からの供給
電圧Vfor と、第2の電圧供給回路53からの供給電圧V
fly とを順に示している。
Next, the operation of the above structure will be described with reference to the waveform chart of FIG. In the waveform diagram of FIG. 2, the gate drive signal applied from the control IC 12 to the first FET 34 in the steady state, the supply voltage Vfor from the first voltage supply circuit 52, and the second voltage supply circuit 53. Supply voltage from
fly and are shown in order.

【0021】第1のFET34をスイッチングすることに
より、入力端子+Vin,−Vin間の直流入力電圧Viが
第1の主トランス32および第2の主トランス33の各一次
巻線32a,33aに断続的に印加される。そして、第1の
FET34がオンすると、二次巻線32b,33bのドット側
端子に正極性の電圧が発生するため、整流ダイオード41
は非導通状態となるものの、整流ダイオード42は導通状
態となり、二次巻線33bに誘起された電圧が整流平滑回
路6により整流平滑される。一方、第1のFET34がオ
フすると、今度は二次巻線32b,33bの非ドット側端子
に正極性の電圧が発生するため、整流ダイオード42は非
導通状態となるものの、整流ダイオード41は導通状態と
なり、二次巻線32bに誘起された電圧が整流平滑回路6
により整流平滑さる。これによって、出力端子+Vout
,−Vout 間に直流出力電圧Voが発生する。
By switching the first FET 34, the DC input voltage Vi between the input terminals + Vin and -Vin is intermittently applied to the primary windings 32a and 33a of the first main transformer 32 and the second main transformer 33, respectively. Applied to. Then, when the first FET 34 is turned on, a positive polarity voltage is generated at the dot side terminals of the secondary windings 32b and 33b, so that the rectifying diode 41
Is in a non-conducting state, the rectifying diode 42 is in a conducting state, and the voltage induced in the secondary winding 33b is rectified and smoothed by the rectifying and smoothing circuit 6. On the other hand, when the first FET 34 is turned off, a positive voltage is generated at the non-dot side terminals of the secondary windings 32b and 33b this time, so that the rectifying diode 42 becomes non-conductive, but the rectifying diode 41 becomes conductive. Then, the voltage induced in the secondary winding 32b becomes the rectifying and smoothing circuit 6
The rectification is smoothed by. As a result, the output terminal + Vout
, -Vout, a DC output voltage Vo is generated.

【0022】一方、図2に示すように、出力電圧検出回
路51は、第1のFET34がオンになると、第1の電圧供
給回路52のダイオードD1が導通するので、第1の主ト
ランス32の二次巻線32bに誘起した電圧が抵抗R4を介
してコンデンサC2により平滑され、この供給電圧Vfo
r が抵抗R3および直列回路18に印加される。また、第
1のFET34がオフになると、今度は第2の電圧供給回
路53のダイオードD2が導通するので、第2の主トラン
ス33の二次巻線33bに誘起した電圧が抵抗R5を介して
コンデンサC2により平滑され、この供給電圧Vfly が
抵抗R3および直列回路18に印加される。このとき、抵
抗R3および直列回路18には、直流出力電圧Voの変動
分を反映した電圧が、この直流出力電圧Voの高電圧ラ
インから抵抗R6を経由して常時印加される。
On the other hand, as shown in FIG. 2, in the output voltage detection circuit 51, when the first FET 34 is turned on, the diode D1 of the first voltage supply circuit 52 becomes conductive, so that the first main transformer 32 has The voltage induced in the secondary winding 32b is smoothed by the capacitor C2 via the resistor R4, and this supply voltage Vfo
r is applied to resistor R3 and series circuit 18. Further, when the first FET 34 is turned off, the diode D2 of the second voltage supply circuit 53 becomes conductive this time, so that the voltage induced in the secondary winding 33b of the second main transformer 33 passes through the resistor R5. Smoothed by the capacitor C2, this supply voltage Vfly is applied to the resistor R3 and the series circuit 18. At this time, the voltage reflecting the fluctuation of the DC output voltage Vo is constantly applied to the resistor R3 and the series circuit 18 from the high voltage line of the DC output voltage Vo via the resistor R6.

【0023】ここで、便宜上第1の主トランス32の一次
巻線32aと二次巻線32b、および第2の主トランス33の
一次巻線33aと二次巻線33bとの巻線比を、いずれも
n:1と仮定すると、第1の電圧供給回路52からの供給
電圧Vfor の平均値は、次の数式1のように示される。
Here, for convenience, the winding ratio of the primary winding 32a and the secondary winding 32b of the first main transformer 32, and the primary winding 33a and the secondary winding 33b of the second main transformer 33 is Assuming that both are n: 1, the average value of the supply voltage Vfor from the first voltage supply circuit 52 is expressed by the following formula 1.

【0024】[0024]

【数1】 [Equation 1]

【0025】但し、Dは第1のFET34のデューティー
(一周期に対するオン時間の割合)である。また、第2
の電圧供給回路53からの供給電圧Vfly の平均値は、次
の数式2のように示される。
However, D is the duty of the first FET 34 (ratio of ON time to one cycle). Also, the second
The average value of the supply voltage Vfly from the voltage supply circuit 53 of FIG.

【0026】[0026]

【数2】 [Equation 2]

【0027】抵抗R3および直列回路18間に発生するバ
イアス電圧VBIASは、抵抗R6間に発生する電圧と直流
出力電圧Voを加えたものとなるが、抵抗R6を流れる
電流は、抵抗R4を流れる電流と抵抗R5を流れる電流
から、抵抗R3を流れる電流IR3を引いたものに等しい
から、結局これは次の数式3のようになる。
The bias voltage VBIAS generated between the resistor R3 and the series circuit 18 is the sum of the voltage generated between the resistor R6 and the DC output voltage Vo, but the current flowing through the resistor R6 is the current flowing through the resistor R4. Is equal to the current flowing through the resistor R5 minus the current IR3 flowing through the resistor R3.

【0028】[0028]

【数3】 [Equation 3]

【0029】したがって、これらの抵抗R4,R5およ
びR6を適宜選定すれば、直流出力電圧Voが例えば2
Vあるいは3.3V程度の電圧であっても、直流出力電
圧Voよりも高いバイアス電圧VBIASを簡単に得ること
ができる。また、第1の電圧供給回路52および第2の電
圧供給回路53により、フォトカプラ16の発光ダイオード
16aとシャントレギュレータ17との直列回路18には、第
1のFET34のオン時のみならずオフ時にも電圧供給が
行なわれるので、直流入力電圧Viが急激に変動して
も、直列回路18に印加されるバイアス電圧VBIASはさほ
ど影響を受けない。このため、出力電圧検出回路11は直
流入力電圧Viの変動にも依存せず、安定した制御を継
続することができる。さらに、本実施例では、第3の電
圧供給回路54の抵抗R6により、直流出力電圧Voの変
動分が直列回路18に印加されるバイアス電圧VBIASに常
時反映されるので、シャントレギュレータ17のカソード
に流れ込む電流は、抵抗R1,R2の接続点から印加さ
れる電圧のみならず、直列回路18に印加されるバイアス
電圧VBIASによって変化し、直流出力電圧Voの変動に
対する出力電圧検出回路51の応答性が改善される。
Therefore, if the resistors R4, R5 and R6 are properly selected, the DC output voltage Vo is, for example, 2
It is possible to easily obtain the bias voltage VBIAS higher than the DC output voltage Vo even when the voltage is about V or 3.3V. Further, the first voltage supply circuit 52 and the second voltage supply circuit 53 allow the light emitting diode of the photocoupler 16 to operate.
Since the voltage is supplied to the series circuit 18 of the 16a and the shunt regulator 17 not only when the first FET 34 is turned on but also when the first FET 34 is turned off, the voltage is applied to the series circuit 18 even if the DC input voltage Vi fluctuates rapidly. The applied bias voltage VBIAS is not so affected. Therefore, the output voltage detection circuit 11 can continue stable control without depending on the fluctuation of the DC input voltage Vi. Further, in the present embodiment, the variation of the DC output voltage Vo is always reflected in the bias voltage VBIAS applied to the series circuit 18 by the resistor R6 of the third voltage supply circuit 54, so that the shunt regulator 17 has a cathode. The inflowing current changes not only with the voltage applied from the connection point of the resistors R1 and R2 but also with the bias voltage VBIAS applied to the series circuit 18, and the responsiveness of the output voltage detection circuit 51 with respect to the variation of the DC output voltage Vo. Be improved.

【0030】以上のように、本実施例における出力電圧
検出回路51は、第1のFET34のオン時に第1の主トラ
ンス32の二次巻線32bに誘起される電圧を直列回路18に
供給する第1の電圧供給回路52と、第1のFET34のオ
フ時に第2の主トランス33の二次巻線33bに誘起される
電圧を直列回路18に供給する第2の電圧供給回路53と、
直流出力電圧Voの変動分を直列回路18に供給する第3
の電圧供給回路54とを備えているので、直流出力電圧V
iの低電圧化に対応でき、直流入力電圧Viが急激に変
動しても安定性を失わず、しかも、応答性の良い出力電
圧検出回路51を得ることが可能となる。
As described above, the output voltage detection circuit 51 in this embodiment supplies the voltage induced in the secondary winding 32b of the first main transformer 32 to the series circuit 18 when the first FET 34 is turned on. A first voltage supply circuit 52, a second voltage supply circuit 53 which supplies the voltage induced in the secondary winding 33b of the second main transformer 33 to the series circuit 18 when the first FET 34 is off,
Third supply of variation of DC output voltage Vo to series circuit 18
Since the voltage supply circuit 54 of FIG.
It is possible to obtain the output voltage detection circuit 51 which can cope with the reduction of the voltage of i, does not lose the stability even when the DC input voltage Vi fluctuates rapidly, and has a good responsiveness.

【0031】なお、本実施例では主トランスを第1の主
トランス32および第2の主トランス33により構成してい
るが、これを単一の主トランスで構成しても勿論構わな
い。また、二次巻線32bあるいは二次巻線33bに誘起さ
れた電圧を直列回路18に供給するのではなく、第1の主
トランス32あるいは第2の主トランス33に補助巻線を巻
回し、この補助巻線に誘起された電圧を直列回路18に供
給してもよい。その具体例は、次の第2実施例において
詳述するが、要は少なくとも主スイッチング素子のオン
時およびオフ時に、主トランスの二次側にある巻線素子
から誘起される電圧を、第1の電圧供給回路52および第
2の電圧供給回路53により直列回路18に供給するように
すれば、出力電圧検出回路51は直流出力電圧Voが低く
ても動作し、安定した制御を継続できる。
In the present embodiment, the main transformer is composed of the first main transformer 32 and the second main transformer 33, but it is of course possible to construct it with a single main transformer. Further, instead of supplying the voltage induced in the secondary winding 32b or the secondary winding 33b to the series circuit 18, the auxiliary winding is wound around the first main transformer 32 or the second main transformer 33, The voltage induced in this auxiliary winding may be supplied to the series circuit 18. A specific example thereof will be described in detail in the second embodiment below. The point is that at least when the main switching element is on and off, the voltage induced from the winding element on the secondary side of the main transformer is When the voltage supply circuit 52 and the second voltage supply circuit 53 supply the voltage to the series circuit 18, the output voltage detection circuit 51 operates even if the DC output voltage Vo is low, and stable control can be continued.

【0032】さらに、第1の電圧供給回路52および第2
の電圧供給回路53を,いずれもダイオードD1,D2と
抵抗R4,R5の直列回路で構成し、かつ、第3の電圧
供給回路54を抵抗R6で構成することが好ましい。この
場合、出力電圧検出回路51の回路構成を簡素化できると
ともに、抵抗R4,R5,R6を適宜選定するだけで、
数式3に基づき直流出力電圧Voよりも高いバイアス電
圧VBIASを簡単に得ることができる。
Further, the first voltage supply circuit 52 and the second voltage supply circuit 52
It is preferable that the voltage supply circuit 53 of FIG. 3 is composed of a series circuit of diodes D1 and D2 and resistors R4 and R5, and the third voltage supply circuit 54 is composed of a resistor R6. In this case, the circuit configuration of the output voltage detection circuit 51 can be simplified, and the resistors R4, R5, and R6 can be appropriately selected.
A bias voltage VBIAS higher than the DC output voltage Vo can be easily obtained based on the equation (3).

【0033】次に、フライバック型コンバータに適用さ
れる本発明の第2実施例を図3に基づき詳述する。な
お、前記図1と同一部分には同一符号を付し、その共通
する部分の詳細な説明は重複するため省略する。
Next, a second embodiment of the present invention applied to a flyback converter will be described in detail with reference to FIG. The same parts as those in FIG. 1 are designated by the same reference numerals, and detailed description of the common parts will be omitted.

【0034】本実施例では、主トランス32の一次巻線32
aと主スイッチング素子たるMOS型FET34とにより
主インバータ部31を構成するとともに、主トランス32の
二次巻線32bの一端すなわち非ドット側端子に整流平滑
回路6を構成する整流ダイオード41を接続する。そし
て、FET34のオン時には、主トランス32の二次巻線32
bにエネルギーを蓄え、FET34のオフ時にはこの二次
巻線32bに蓄えられたエネルギーを出力端子+Vout ,
−Vout 側に送り出して、直流出力電圧Voを得るよう
にしている。
In this embodiment, the primary winding 32 of the main transformer 32 is
The main inverter section 31 is constituted by a and the MOS type FET 34 as the main switching element, and the rectifying diode 41 constituting the rectifying / smoothing circuit 6 is connected to one end of the secondary winding 32b of the main transformer 32, that is, the non-dot side terminal. . When the FET 34 is turned on, the secondary winding 32 of the main transformer 32
Energy is stored in b, and when the FET 34 is off, the energy stored in the secondary winding 32b is output terminal + Vout,
It is sent to the −Vout side to obtain the DC output voltage Vo.

【0035】一方、出力電圧検出回路51は、第2の電圧
供給回路53が、主トランス32の二次巻線32bの非ドット
側端子にダイオードD2のアノードを接続した点、およ
び、第1の電圧供給回路52が、主トランス32に巻回され
た補助巻線32cを備え、かつ、この補助巻線32cの一端
すなわち非ドット側端子を二次巻線32bのドット側端子
に接続し、補助巻線32cの他端すなわちドット側端子を
ダイオードD1のアノードに接続した点が第1実施例の
構成と異なる。すなわち、本実施例では、主トランス32
の二次側の補助巻線32cが第1の巻線素子に相当し、同
じく主トランス32の二次側の二次巻線32bが第2の巻線
素子に相当する。その他の出力電圧検出回路51の構成
は、第1実施例と全く同一である。
On the other hand, in the output voltage detection circuit 51, the second voltage supply circuit 53 connects the anode of the diode D2 to the non-dot side terminal of the secondary winding 32b of the main transformer 32, and the first voltage supply circuit 53. The voltage supply circuit 52 includes an auxiliary winding 32c wound around the main transformer 32, and one end of the auxiliary winding 32c, that is, the non-dot side terminal is connected to the dot side terminal of the secondary winding 32b, and the auxiliary winding 32c is connected. It differs from the configuration of the first embodiment in that the other end of the winding 32c, that is, the dot side terminal is connected to the anode of the diode D1. That is, in this embodiment, the main transformer 32
The secondary winding 32c on the secondary side corresponds to the first winding element, and the secondary winding 32b on the secondary side of the main transformer 32 also corresponds to the second winding element. The other configuration of the output voltage detection circuit 51 is exactly the same as that of the first embodiment.

【0036】本実施例では、FET34がオンになると、
主トランス32の二次巻線32bおよび補助巻線32cのドッ
ト側端子に正極性の電圧が誘起される。したがって、出
力電圧検出回路51は、第1の電圧供給回路52のダイオー
ドD1が導通するので、補助巻線32cに誘起した電圧が
抵抗R4を介してコンデンサC2により平滑され、この
供給電圧Vfor が抵抗R3および直列回路18に印加され
る。これに対して、FET34がオフになると、主トラン
ス32の二次巻線32bおよび補助巻線32cの非ドット側端
子に正極性の電圧が誘起される。したがって、今度は第
2の電圧供給回路53のダイオードD2が導通するので、
第2の主トランス33の二次巻線33bに誘起した電圧が抵
抗R5を介してコンデンサC2により平滑され、この供
給電圧Vfly が抵抗R3および直列回路18に印加され
る。さらに、抵抗R3および直列回路18には、直流出力
電圧Voの変動分を反映した電圧が、この直流出力電圧
Voの高電圧ラインから抵抗R6を経由して常時印加さ
れる。
In this embodiment, when the FET 34 is turned on,
A positive voltage is induced at the dot side terminals of the secondary winding 32b and the auxiliary winding 32c of the main transformer 32. Therefore, in the output voltage detection circuit 51, since the diode D1 of the first voltage supply circuit 52 conducts, the voltage induced in the auxiliary winding 32c is smoothed by the capacitor C2 via the resistor R4, and this supply voltage Vfor is Applied to R3 and series circuit 18. On the other hand, when the FET 34 is turned off, a positive voltage is induced at the non-dot side terminals of the secondary winding 32b and the auxiliary winding 32c of the main transformer 32. Therefore, since the diode D2 of the second voltage supply circuit 53 is turned on this time,
The voltage induced in the secondary winding 33b of the second main transformer 33 is smoothed by the capacitor C2 via the resistor R5, and this supply voltage Vfly is applied to the resistor R3 and the series circuit 18. Further, the voltage reflecting the fluctuation of the DC output voltage Vo is constantly applied to the resistor R3 and the series circuit 18 from the high voltage line of the DC output voltage Vo via the resistor R6.

【0037】以上のように、本実施例の出力電圧検出回
路51は、第1の巻線素子が主トランス32に巻回される補
助巻線32cであり、FET34のオン時にこの補助巻線32
cに誘起された電圧を直列回路18に供給するように第1
の電圧供給回路52を構成しているので、主トランス32の
二次巻線32bからの電圧供給が困難な場合であっても、
主トランス32に補助巻線32cを巻回するだけで、前記第
1実施例と同様に、直流出力電圧Viの低電圧化に対応
でき、直流入力電圧Viが急激に変動しても安定性を失
わず、しかも、応答性の良い出力電圧検出回路51を得る
ことが可能となる。特に、本実施例のような補助巻線32
cを利用した構成は、整流平滑回路6にチョークコイル
を有しないフライバック型コンバータなどに好適であ
る。
As described above, in the output voltage detecting circuit 51 of this embodiment, the first winding element is the auxiliary winding 32c wound around the main transformer 32, and when the FET 34 is turned on, this auxiliary winding 32c is turned on.
to supply the voltage induced in c to the series circuit 18
Since the voltage supply circuit 52 of is configured, even if it is difficult to supply the voltage from the secondary winding 32b of the main transformer 32,
Just by winding the auxiliary winding 32c around the main transformer 32, the DC output voltage Vi can be lowered as in the first embodiment, and the stability can be maintained even when the DC input voltage Vi changes rapidly. It is possible to obtain the output voltage detection circuit 51 which is not lost and has good response. In particular, the auxiliary winding 32 as in the present embodiment
The configuration using c is suitable for a flyback converter or the like in which the rectifying / smoothing circuit 6 does not have a choke coil.

【0038】なお、この実施例では、第1の巻線素子が
補助巻線32cとなっているが、主インバータ部31および
整流平滑回路6の構成に応じて、第2の巻線素子を補助
巻線32cとしてもよい。この場合、FET34のオフ時に
補助巻線32cに誘起された電圧を直列回路18に供給する
ように第2の電圧供給回路53を構成すればよい。
Although the first winding element is the auxiliary winding 32c in this embodiment, the second winding element is supplemented depending on the configurations of the main inverter section 31 and the rectifying / smoothing circuit 6. The winding 32c may be used. In this case, the second voltage supply circuit 53 may be configured to supply the voltage induced in the auxiliary winding 32c to the series circuit 18 when the FET 34 is off.

【0039】次に、本発明の第3実施例を図4に基づき
詳述する。なお、前記図1および図2と同一部分には同
一符号を付し、その共通する部分の詳細な説明は重複す
るため省略する。
Next, a third embodiment of the present invention will be described in detail with reference to FIG. The same parts as those in FIGS. 1 and 2 are designated by the same reference numerals, and detailed description of the common parts will be omitted to avoid duplication.

【0040】本実施例はフォワード型コンバータに適用
され、整流平滑回路6は整流ダイオード41と、フライホ
イールダイオード44と、補助巻線9bを巻回したチョー
クコイル9と、平滑コンデンサ10とにより構成される。
この場合、FET34がオンすると、主トランス32の二次
巻線32bのドット側端子に正極性の電圧が誘起され、整
流ダイオード41が導通するので、二次巻線32bからのエ
ネルギーが整流ダイオード41よりチョークコイル9に蓄
えられる。これに対して、FET34がオフすると、主ト
ランス32の二次巻線32bの非ドット側端子に正極性の電
圧が誘起されるので、今度はフライホイールダイオード
44が導通して、チョークコイル9から平滑コンデンサ10
側にエネルギーの送り出しが行なわれるようになってい
る。なお、便宜上チョークコイル9自体の巻線9aと補
助巻線9bとの巻数比は、トランス32の一次巻線32aと
二次巻線32bとの巻線比と同一のn:1とする。
This embodiment is applied to a forward converter, and the rectifying / smoothing circuit 6 is composed of a rectifying diode 41, a flywheel diode 44, a choke coil 9 around which an auxiliary winding 9b is wound, and a smoothing capacitor 10. It
In this case, when the FET 34 is turned on, a positive voltage is induced at the dot side terminal of the secondary winding 32b of the main transformer 32 and the rectifying diode 41 becomes conductive, so that the energy from the secondary winding 32b is transferred to the rectifying diode 41. It is stored in the choke coil 9 more. On the other hand, when the FET 34 is turned off, a positive voltage is induced at the non-dot side terminal of the secondary winding 32b of the main transformer 32.
44 becomes conductive, and the choke coil 9 leads to the smoothing capacitor 10
Energy is sent to the side. For the sake of convenience, the winding ratio between the winding 9a of the choke coil 9 itself and the auxiliary winding 9b is n: 1, which is the same as the winding ratio between the primary winding 32a and the secondary winding 32b of the transformer 32.

【0041】出力電圧検出回路51は、第2の電圧供給回
路53が、チョークコイル9の補助巻線9bを備え、この
補助巻線9bの一端すなわちドット側端子を直流出力電
圧Voの低電圧ラインに接続し、補助巻線9bの非ドッ
ト側端子をダイオードD2のアノードに接続した点が第
1実施例と異なる。すなわち、本実施例では、主トラン
ス32の二次側の二次巻線32bが第1の巻線素子に相当
し、同じく主トランス32の二次側の補助巻線9bが第2
の巻線素子に相当する。その他の出力電圧検出回路51の
構成は、第1実施例と全く同一である。
In the output voltage detection circuit 51, the second voltage supply circuit 53 is provided with the auxiliary winding 9b of the choke coil 9, and one end of this auxiliary winding 9b, that is, the dot side terminal is connected to the low voltage line of the DC output voltage Vo. Is different from the first embodiment in that the non-dot side terminal of the auxiliary winding 9b is connected to the anode of the diode D2. That is, in this embodiment, the secondary winding 32b on the secondary side of the main transformer 32 corresponds to the first winding element, and the auxiliary winding 9b on the secondary side of the main transformer 32 also serves as the second winding element.
Corresponding to the winding element. The other configuration of the output voltage detection circuit 51 is exactly the same as that of the first embodiment.

【0042】本実施例では、FET34がオンになると、
主トランス32の二次巻線32bのドット側端子に正極性の
電圧が誘起される。したがって、出力電圧検出回路51
は、第1の電圧供給回路52のダイオードD1が導通する
ので、二次巻線32bに誘起した電圧が抵抗R4を介して
コンデンサC2により平滑され、この供給電圧Vfor が
抵抗R3および直列回路18に印加される。これに対し
て、FET34がオフになると、フライホイールダイオー
ド44が導通してチョークコイル9のエネルギーが平滑コ
ンデンサ10側に送り出される。このとき、チョークコイ
ル9を構成する補助巻線9bの非ドット側端子に正極性
の電圧が誘起され、第2の電圧供給回路53のダイオード
D2が導通するので、チョークコイル9の補助巻線9b
に誘起した電圧が抵抗R5を介してコンデンサC2によ
り平滑され、この供給電圧Vfly が抵抗R3および直列
回路18に印加される。さらに、抵抗R3および直列回路
18には、直流出力電圧Voの変動分を反映した電圧が、
この直流出力電圧Voの高電圧ラインから抵抗R6を経
由して常時印加される。
In this embodiment, when the FET 34 is turned on,
A positive voltage is induced at the dot side terminal of the secondary winding 32b of the main transformer 32. Therefore, the output voltage detection circuit 51
Since the diode D1 of the first voltage supply circuit 52 conducts, the voltage induced in the secondary winding 32b is smoothed by the capacitor C2 via the resistor R4, and this supply voltage Vfor is applied to the resistor R3 and the series circuit 18. Is applied. On the other hand, when the FET 34 is turned off, the flywheel diode 44 becomes conductive and the energy of the choke coil 9 is sent to the smoothing capacitor 10 side. At this time, a positive voltage is induced at the non-dot side terminal of the auxiliary winding 9b forming the choke coil 9 and the diode D2 of the second voltage supply circuit 53 becomes conductive, so that the auxiliary winding 9b of the choke coil 9 is made conductive.
The voltage induced in the circuit is smoothed by the capacitor C2 via the resistor R5, and this supply voltage Vfly is applied to the resistor R3 and the series circuit 18. Further, the resistor R3 and the series circuit
In 18, the voltage reflecting the fluctuation of the DC output voltage Vo is
The DC output voltage Vo is constantly applied from the high voltage line via the resistor R6.

【0043】以上のように、本実施例の出力電圧検出回
路51は、第2の巻線素子が整流平滑回路6を構成するチ
ョークコイル9の補助巻線9bであり、FET34のオフ
時に補助巻線9bに誘起された電圧を直列回路18に供給
するように第2の電圧供給回路53を構成しているので、
主トランス32を再設計しなくても、整流平滑回路6のチ
ョークコイル9を設計変更するだけで、前記第1実施例
と同様に、直流出力電圧Viの低電圧化に対応でき、直
流入力電圧Viが急激に変動しても安定性を失わず、し
かも、応答性の良い出力電圧検出回路51を得ることが可
能となる。特に、本実施例のような補助巻線9bを利用
した構成は、整流平滑回路6にチョークコイルを有する
フォワード型コンバータなどに好適である。
As described above, in the output voltage detection circuit 51 of this embodiment, the second winding element is the auxiliary winding 9b of the choke coil 9 which constitutes the rectifying and smoothing circuit 6, and the auxiliary winding is provided when the FET 34 is off. Since the second voltage supply circuit 53 is configured to supply the voltage induced on the line 9b to the series circuit 18,
Even if the main transformer 32 is not redesigned, just by changing the design of the choke coil 9 of the rectifying / smoothing circuit 6, the DC output voltage Vi can be reduced as in the first embodiment, and the DC input voltage can be reduced. It is possible to obtain the output voltage detection circuit 51 which does not lose stability even when Vi changes abruptly and has good responsiveness. In particular, the configuration using the auxiliary winding 9b as in the present embodiment is suitable for a forward type converter having a choke coil in the rectifying / smoothing circuit 6.

【0044】なお、この実施例では、第2の巻線素子が
チョークコイル9の補助巻線9bとなっているが、主イ
ンバータ部31および整流平滑回路6の構成によっては、
第1の巻線素子をチョークコイル9の補助巻線9bとし
てもよい。この場合、FET34のオン時に補助巻線9b
に誘起された電圧を直列回路18に供給するように第1の
電圧供給回路52を構成すればよい。
In this embodiment, the second winding element is the auxiliary winding 9b of the choke coil 9, but depending on the configuration of the main inverter section 31 and the rectifying / smoothing circuit 6,
The first winding element may be the auxiliary winding 9b of the choke coil 9. In this case, the auxiliary winding 9b is turned on when the FET 34 is turned on.
The first voltage supply circuit 52 may be configured to supply the voltage induced in the series circuit 18 to the series circuit 18.

【0045】本発明は上記実施例に限定されるものでは
なく、本発明の要旨の範囲において種々の変形実施が可
能である。例えば、図5に示すように、図1における平
滑用のコンデンサC2を抵抗R3および直列回路18間に
接続しても、同様の作用,降下を奏する。また、主スイ
ッチング素子はMOS型FETに代わりトランジスタを
用いてもよい。
The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the gist of the present invention. For example, as shown in FIG. 5, even if the smoothing capacitor C2 in FIG. 1 is connected between the resistor R3 and the series circuit 18, the same action and drop are obtained. Further, as the main switching element, a transistor may be used instead of the MOS type FET.

【0046】[0046]

【発明の効果】請求項1に記載のスイッチング電源装置
の出力電圧検出回路は、主スイッチング素子のスイッチ
ングにより直流入力電圧を主トランスの一次巻線に断続
的に印加するとともに、前記主トランスの二次巻線から
整流平滑回路を介して供給される直流出力電圧を安定化
するための帰還回路として、フォトカプラの発光素子と
シャントレギュレータとの直列回路を有し、前記シャン
トレギュレータのリファレンスに前記直流出力電圧を抵
抗で分圧して印加することで、前記フォトカプラの受光
素子から電圧検出信号を出力する出力電圧検出回路を備
えたスイッチング電源装置において、前記主スイッチン
グ素子のオン時に前記主トランスの二次側の第1の巻線
素子に誘起される電圧を前記直列回路に供給する第1の
電圧供給回路と、前記主スイッチング素子のオフ時に前
記主トランスの二次側の第2の巻線素子に誘起される電
圧を前記直列回路に供給する第2の電圧供給回路と、前
記直流出力電圧の変動分を前記直列回路に供給する第3
の電圧供給回路とを備えたものであるから、直流出力電
圧の低電圧化に対応できるとともに、入力電圧が急激に
変動しても安定性を失わず、しかも、応答性を向上させ
ることができる。
According to the output voltage detection circuit of the switching power supply device of the present invention, the DC input voltage is intermittently applied to the primary winding of the main transformer by the switching of the main switching element, and the secondary voltage of the main transformer is increased. As a feedback circuit for stabilizing the DC output voltage supplied from the next winding through the rectifying and smoothing circuit, it has a series circuit of a light emitting element of a photocoupler and a shunt regulator, and the DC of the shunt regulator is used as a reference. In a switching power supply device including an output voltage detection circuit that outputs a voltage detection signal from a light receiving element of the photocoupler by dividing the output voltage with a resistor and applying the divided voltage, a voltage of the main transformer is turned on when the main switching element is turned on. A first voltage supply circuit for supplying the voltage induced in the first winding element on the next side to the series circuit; A second voltage supply circuit that supplies a voltage induced in the second winding element on the secondary side of the main transformer to the series circuit when the main switching element is off, and a variation of the DC output voltage. Third supply to series circuit
Since it is equipped with the voltage supply circuit of No. 1, it is possible to cope with lowering of the DC output voltage, stability is not lost even if the input voltage fluctuates rapidly, and responsiveness can be improved. .

【0047】また、請求項2に記載のスイッチング電源
装置の出力電圧検出回路は、前記請求項1の構成に加
え、前記第1の巻線素子あるいは前記第2の巻線素子
が、前記主トランスに巻回される補助巻線であることを
特徴とするものであり、主トランスの二次巻線からの電
圧供給が困難な場合であっても、主トランスに補助巻線
を巻回するだけで、直流出力電圧の低電圧化に対応でき
るとともに、入力電圧が急激に変動しても安定性を失わ
ず、しかも、応答性を向上させることができる。
According to a second aspect of the present invention, in the output voltage detection circuit of the switching power supply device, in addition to the configuration of the first aspect, the first winding element or the second winding element is the main transformer. It is characterized in that it is an auxiliary winding that is wound around the main transformer, and even if it is difficult to supply voltage from the secondary winding of the main transformer, simply winding the auxiliary winding around the main transformer Thus, it is possible to cope with the lowering of the DC output voltage, the stability is not lost even when the input voltage fluctuates rapidly, and the responsiveness can be improved.

【0048】また、請求項3に記載のスイッチング電源
装置の出力電圧検出回路は、前記請求項1の構成に加
え、前記第1の巻線素子あるいは前記第2の巻線素子
が、前記整流平滑回路を構成するチョークコイルに巻回
される補助巻線であることを特徴とするものであり、主
トランスを再設計しなくても、整流平滑回路のチョーク
コイルを設計変更するだけで、直流出力電圧の低電圧化
に対応できるとともに、入力電圧が急激に変動しても安
定性を失わず、しかも、応答性を向上させることができ
る。
In the output voltage detection circuit of the switching power supply device according to a third aspect of the present invention, in addition to the configuration of the first aspect, the first winding element or the second winding element has the rectifying and smoothing element. It is an auxiliary winding that is wound around the choke coil that constitutes the circuit, and without changing the design of the main transformer, simply changing the design of the choke coil of the rectifying / smoothing circuit will produce a DC output. It is possible to cope with lowering of the voltage, stability is not lost even when the input voltage fluctuates rapidly, and the responsiveness can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例を示すスイッチング電源装
置の回路図である。
FIG. 1 is a circuit diagram of a switching power supply device showing a first embodiment of the present invention.

【図2】同上要部の波形図である。FIG. 2 is a waveform diagram of a main part of the same.

【図3】本発明の第2実施例を示すスイッチング電源装
置の回路図である。
FIG. 3 is a circuit diagram of a switching power supply device showing a second embodiment of the present invention.

【図4】本発明の第3実施例を示すスイッチング電源装
置の回路図である。
FIG. 4 is a circuit diagram of a switching power supply device showing a third embodiment of the present invention.

【図5】本発明の他の変形例を示す出力電圧検出回路の
回路図である。
FIG. 5 is a circuit diagram of an output voltage detection circuit showing another modification of the present invention.

【図6】従来例を示すスイッチング電源装置の回路図で
ある。
FIG. 6 is a circuit diagram of a switching power supply device showing a conventional example.

【図7】別の従来例を示すスイッチング電源装置の回路
図である。
FIG. 7 is a circuit diagram of a switching power supply device showing another conventional example.

【符号の説明】[Explanation of symbols]

6 整流平滑回路 9 チョークコイル 9b 補助巻線(第2の巻線素子) 16 フォトカプラ 16a 発光ダイオード(発光素子) 16b フォトトランジスタ(受光素子) 17 シャントレギュレータ 18 直列回路 32 第1の主トランス(主トランス) 32a 一次巻線 32b 二次巻線(第1の巻線素子、第2の巻線素子) 32c 補助巻線(第1の巻線素子) 33 第2の主トランス(主トランス) 33a 一次巻線 33b 二次巻線(第2の巻線素子) 34 第1のFET(主スイッチング素子) 51 出力電圧検出回路 52 第1の電圧供給回路 53 第2の電圧供給回路 54 第3の電圧供給回路 R1,R2 抵抗 6 Rectification smoothing circuit 9 choke coil 9b Auxiliary winding (second winding element) 16 photo coupler 16a Light emitting diode (light emitting element) 16b Phototransistor (light receiving element) 17 Shunt regulator 18 series circuit 32 1st Main Transformer (Main Transformer) 32a Primary winding 32b Secondary winding (first winding element, second winding element) 32c Auxiliary winding (first winding element) 33 Second Main Transformer (Main Transformer) 33a Primary winding 33b Secondary winding (second winding element) 34 1st FET (main switching element) 51 Output voltage detection circuit 52 First voltage supply circuit 53 Second voltage supply circuit 54 Third voltage supply circuit R1, R2 resistance

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 主スイッチング素子のスイッチングによ
り直流入力電圧を主トランスの一次巻線に断続的に印加
するとともに、前記主トランスの二次巻線から整流平滑
回路を介して供給される直流出力電圧を安定化するため
の帰還回路として、フォトカプラの発光素子とシャント
レギュレータとの直列回路を有し、前記シャントレギュ
レータのリファレンスに前記直流出力電圧を抵抗で分圧
して印加することで、前記フォトカプラの受光素子から
電圧検出信号を出力する出力電圧検出回路を備えたスイ
ッチング電源装置において、前記主スイッチング素子の
オン時に前記主トランスの二次側の第1の巻線素子に誘
起される電圧を前記直列回路に供給する第1の電圧供給
回路と、前記主スイッチング素子のオフ時に前記主トラ
ンスの二次側の第2の巻線素子に誘起される電圧を前記
直列回路に供給する第2の電圧供給回路と、前記直流出
力電圧の変動分を前記直列回路に供給する第3の電圧供
給回路とを備えたことを特徴とするスイッチング電源装
置の出力電圧検出回路。
1. A DC output voltage supplied from a secondary winding of the main transformer through a rectifying / smoothing circuit while intermittently applying a DC input voltage to a primary winding of the main transformer by switching of a main switching element. As a feedback circuit for stabilizing the photocoupler, it has a series circuit of a light emitting element of a photocoupler and a shunt regulator, and by applying the DC output voltage divided by a resistor to a reference of the shunt regulator, the photocoupler In a switching power supply device including an output voltage detection circuit that outputs a voltage detection signal from the light receiving element of, the voltage induced in the first winding element on the secondary side of the main transformer is turned on when the main switching element is turned on. A first voltage supply circuit for supplying to a series circuit, and a second side of the secondary side of the main transformer when the main switching element is off. A second voltage supply circuit for supplying the voltage induced in the winding element to the series circuit, and a third voltage supply circuit for supplying the variation of the DC output voltage to the series circuit. An output voltage detection circuit for a switching power supply device characterized.
【請求項2】 前記第1の巻線素子あるいは前記第2の
巻線素子は、前記主トランスに巻回される補助巻線であ
ることを特徴とする請求項1記載のスイッチング電源装
置の出力電圧検出回路。
2. The output of the switching power supply device according to claim 1, wherein the first winding element or the second winding element is an auxiliary winding wound around the main transformer. Voltage detection circuit.
【請求項3】 前記第1の巻線素子あるいは前記第2の
巻線素子は、前記整流平滑回路を構成するチョークコイ
ルに巻回される補助巻線であることを特徴とする請求項
1記載のスイッチング電源装置の出力電圧検出回路。
3. The first winding element or the second winding element is an auxiliary winding wound around a choke coil forming the rectifying and smoothing circuit. Output voltage detection circuit of the switching power supply device.
JP13424895A 1995-05-31 1995-05-31 Output voltage detection circuit of switching power supply Expired - Lifetime JP3428008B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13424895A JP3428008B2 (en) 1995-05-31 1995-05-31 Output voltage detection circuit of switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13424895A JP3428008B2 (en) 1995-05-31 1995-05-31 Output voltage detection circuit of switching power supply

Publications (2)

Publication Number Publication Date
JPH08331843A JPH08331843A (en) 1996-12-13
JP3428008B2 true JP3428008B2 (en) 2003-07-22

Family

ID=15123865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13424895A Expired - Lifetime JP3428008B2 (en) 1995-05-31 1995-05-31 Output voltage detection circuit of switching power supply

Country Status (1)

Country Link
JP (1) JP3428008B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2795229B2 (en) * 1995-09-26 1998-09-10 日本電気株式会社 DC-DC converter
JP2001037212A (en) 1999-07-14 2001-02-09 Nec Corp Low voltage input dc-dc converter
WO2002075909A1 (en) * 2001-03-19 2002-09-26 Fujitsu Limited Multiple power supply, and method and apparatus for overcurrent protection of multiple power supply
DE102004053495A1 (en) * 2004-10-28 2006-05-04 E.G.O. Elektro-Gerätebau GmbH Circuit to determine input voltage of a primary clocked network with transformer separated input and output has test voltage unit connected to the transformer output
JP2007159304A (en) * 2005-12-07 2007-06-21 Matsushita Electric Ind Co Ltd Power supply

Also Published As

Publication number Publication date
JPH08331843A (en) 1996-12-13

Similar Documents

Publication Publication Date Title
US7023186B2 (en) Two stage boost converter topology
US6690586B2 (en) Switching power source device
US6671193B1 (en) Power source and arrangement for restricting the short-circuit current or rectifier
US6845019B2 (en) Flyback converter
US5610804A (en) Power supply with dual energy transfer circuits for power factor correction
JP4816908B2 (en) Multi-output switching power supply
JP3428008B2 (en) Output voltage detection circuit of switching power supply
JPH05304772A (en) Power supply circuit
JP2001231258A (en) Direct-current to direct-current converter
JP2803186B2 (en) Switching power supply
US6671190B2 (en) DC/DC converter
JP2002159175A (en) Flyback converter
JP4217821B2 (en) Switching power supply
JP2604302Y2 (en) Resonant DC-DC converter
JPH0654525A (en) Dc/dc converter
JP2795229B2 (en) DC-DC converter
JP2986979B2 (en) Multi-output type switching power supply
JP2000324814A (en) Switching power supply
JP2986980B2 (en) Multi-output type switching power supply
JP2000032754A (en) Multiplex output switching regulator and method of controlling output thereof
JP2514581Y2 (en) Electronic dummy circuit of DC / DC converter
JPH11341805A (en) Regulated power supply circuit
JP2000245144A (en) Switching power supply
JPH0580186U (en) Auxiliary power supply circuit for voltage resonance type switching power supply
JP2795232B2 (en) DC-DC converter

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030414

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140516

Year of fee payment: 11

EXPY Cancellation because of completion of term