JPH07337012A - Multi-output switching power supply circuit - Google Patents
Multi-output switching power supply circuitInfo
- Publication number
- JPH07337012A JPH07337012A JP12616494A JP12616494A JPH07337012A JP H07337012 A JPH07337012 A JP H07337012A JP 12616494 A JP12616494 A JP 12616494A JP 12616494 A JP12616494 A JP 12616494A JP H07337012 A JPH07337012 A JP H07337012A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- transformer
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004804 winding Methods 0.000 claims abstract description 40
- 239000003990 capacitor Substances 0.000 claims abstract description 25
- 238000009499 grossing Methods 0.000 claims abstract description 17
- 238000010586 diagram Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、コンピュータ等の電源
として好適な多出力のスイッチング電源回路に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-output switching power supply circuit suitable as a power supply for computers and the like.
【0002】[0002]
【従来の技術】この種の多出力スイッチング電源回路の
従来例を図3に示す。図に於いて、10はコンバータ、
20は主出力回路、30は従出力回路、40はトラン
ス、50は帰還回路である。トランス40は一次巻線n
1と、主出力回路20用の二次巻線n2と、従出力回路
30用の一対の二次巻線n31とn32とよりなってい
る。帰還回路50は主出力回路20の出力電圧+Vの誤
差を検出する為の誤差増幅器51と、絶縁用フォトカプ
ラ52、及びPWM(パルス幅変調)制御回路53で構
成されている。2. Description of the Related Art A conventional example of a multi-output switching power supply circuit of this type is shown in FIG. In the figure, 10 is a converter,
20 is a main output circuit, 30 is a secondary output circuit, 40 is a transformer, and 50 is a feedback circuit. The transformer 40 has a primary winding n
1, a secondary winding n2 for the main output circuit 20, and a pair of secondary windings n31 and n32 for the secondary output circuit 30. The feedback circuit 50 is composed of an error amplifier 51 for detecting an error of the output voltage + V of the main output circuit 20, an insulating photo coupler 52, and a PWM (pulse width modulation) control circuit 53.
【0003】コンバータ10において、11は直流電源
で、トランス40の一次巻線n1に接続されている。1
2と13はスイッチで、夫々電界効果形トランジスタよ
りなっている。スイッチ12はPWM制御回路53の出
力により駆動される。スイッチ13はPWM制御回路5
3の出力により制御される補助トランス14を介して制
御される。15はスナバ用のコンデンサである。前記ス
イッチ12は直接に,スイッチ13はコンデンサ15を
介して夫々トランス40の一次巻線n1に接続されてい
る。16は寄生ダイオードで、スイッチ13に接続され
ている。スイッチ13とコンデンサ15及び寄生ダイオ
ード16とによりトランス・リセット回路が構成されて
いる。In the converter 10, a DC power source 11 is connected to the primary winding n1 of the transformer 40. 1
2 and 13 are switches, each of which is a field effect transistor. The switch 12 is driven by the output of the PWM control circuit 53. The switch 13 is the PWM control circuit 5
It is controlled via the auxiliary transformer 14 which is controlled by the output of No. 3. Reference numeral 15 is a snubber capacitor. The switch 12 is directly connected to the switch 12, and the switch 13 is connected to the primary winding n1 of the transformer 40 via the capacitor 15. A parasitic diode 16 is connected to the switch 13. The switch 13, the capacitor 15, and the parasitic diode 16 constitute a transformer / reset circuit.
【0004】主出力回路20において、21は可飽和イ
ンダクタ、22は整流用ダイオード、23は還流ダイオ
ード、24はチョークコイル、25は出力平滑用コンデ
ンサである。主出力回路20用の二次巻線n2の一端は
可飽和インダクタ21,整流用ダイオード22,及びチ
ョークコイル24を介して出力端子26に接続されてい
る。二次巻線n2の他端は出力端子27に接続され、こ
の出力端子27は共通電位点COMに接続されている。
チョークコイル24の両端には還流ダイオード23とコ
ンデンサ25が接続されている。出力端子26と27は
前記帰還回路を構成する誤差増幅器51の入力端子に接
続され、誤差増幅器51の出力端はフォトカプラ52を
介してPWM制御回路53に接続されている。In the main output circuit 20, 21 is a saturable inductor, 22 is a rectifying diode, 23 is a freewheeling diode, 24 is a choke coil, and 25 is an output smoothing capacitor. One end of the secondary winding n2 for the main output circuit 20 is connected to the output terminal 26 via the saturable inductor 21, the rectifying diode 22, and the choke coil 24. The other end of the secondary winding n2 is connected to the output terminal 27, and the output terminal 27 is connected to the common potential point COM.
A freewheeling diode 23 and a capacitor 25 are connected to both ends of the choke coil 24. The output terminals 26 and 27 are connected to the input terminal of the error amplifier 51 that constitutes the feedback circuit, and the output terminal of the error amplifier 51 is connected to the PWM control circuit 53 via the photocoupler 52.
【0005】従出力回路30において、トランス40の
二次巻線n31とn32は直列に接続され、その接続点
は共通電位点COMに接続されている。31,31aは
可飽和インダクタ、32,32aは整流用ダイオード、
33,33aは還流ダイオード、34,34aはチョー
クコイル、35,35aは平滑用コンデンサ、36,3
6aは従出力回路の出力電圧をレギュレーションする為
のポストレギュレータ、37,37aは出力平滑用コン
デンサである。可飽和インダクタ31、整流用ダイオー
ド32、還流ダイオード33、チョークコイル34、平
滑用コンデンサ35、ポストレギュレータ36、及び出
力平滑用コンデンサ37により直流出力電圧+V2を得
る回路を構成し、可飽和インダクタ31a、整流用ダイ
オード32a、還流ダイオード33a、チョークコイル
34a、平滑用コンデンサ35a、ポストレギュレータ
36a、及び出力平滑用コンデンサ37aにより直流出
力電圧−V2を得る回路を構成している。In the secondary output circuit 30, the secondary windings n31 and n32 of the transformer 40 are connected in series, and the connection point is connected to the common potential point COM. 31 and 31a are saturable inductors, 32 and 32a are rectifying diodes,
33 and 33a are return diodes, 34 and 34a are choke coils, 35 and 35a are smoothing capacitors, and 36 and 3
6a is a post regulator for regulating the output voltage of the slave output circuit, and 37 and 37a are output smoothing capacitors. The saturable inductor 31, the rectifying diode 32, the free wheeling diode 33, the choke coil 34, the smoothing capacitor 35, the post regulator 36, and the output smoothing capacitor 37 constitute a circuit for obtaining the DC output voltage + V2, and the saturable inductor 31a, The rectifying diode 32a, the free wheeling diode 33a, the choke coil 34a, the smoothing capacitor 35a, the post regulator 36a, and the output smoothing capacitor 37a constitute a circuit for obtaining the DC output voltage -V2.
【0006】このような構成において、コンバータ10
を構成するスイッチ12を直接に,又スイッチ13を補
助トランス14を介して夫々PWM制御回路53の出力
により交互に導通させて直流電源11の電圧Viをオン
・オフさせると、それに応じてトランス40の主出力回
路20の二次巻線n2,及び従出力回路30の二次巻線
n31,n32には夫々電圧が誘起する。主出力回路2
0の二次巻線n2に誘起した電圧は可飽和インダクタ2
1、ダイオード22,23、チョークコイル24、及び
平滑用コンデンサ25を介して直流電圧+Vに変換さ
れ、端子26,27より取り出される。取り出された直
流電圧+Vは帰還回路50を構成する誤差増幅器51に
加えられて基準電圧と比較され、その誤差電圧はフォト
カプラ52を介してPWM制御回路53に加えられる。
PWM制御回路53は加えられる誤差電圧に応じてその
パルス幅が変調され、そのパルス幅に応じてスイッチ1
2,13のオン・オフが制御される。これにより、主出
力回路20より取り出される直流電圧+Vは一定値に制
御される。In such a configuration, the converter 10
When the switch 12 configuring the above is directly conducted, and the switch 13 is alternately conducted by the output of the PWM control circuit 53 via the auxiliary transformer 14, the voltage Vi of the DC power supply 11 is turned on / off. A voltage is induced in each of the secondary winding n2 of the main output circuit 20 and the secondary windings n31, n32 of the slave output circuit 30. Main output circuit 2
The voltage induced in the secondary winding n2 of 0 is the saturable inductor 2
It is converted into a DC voltage + V through the diode 1, the diodes 22 and 23, the choke coil 24, and the smoothing capacitor 25, and taken out from the terminals 26 and 27. The extracted DC voltage + V is applied to the error amplifier 51 that constitutes the feedback circuit 50 and compared with the reference voltage, and the error voltage is applied to the PWM control circuit 53 via the photocoupler 52.
The pulse width of the PWM control circuit 53 is modulated in accordance with the applied error voltage, and the switch 1 is switched in accordance with the pulse width.
On and off of 2 and 13 are controlled. As a result, the DC voltage + V taken out from the main output circuit 20 is controlled to a constant value.
【0007】このような状態において、従出力回路30
の二次巻線n31に誘起した電圧は可飽和インダクタ3
1、ダイオード32,33、チョークコイル34、平滑
用コンデンサ35,37を介して共通電位点COMを基
準として出力端子38より+V2で表される正の直流電
圧が取り出される。一方、従出力回路30の二次巻線n
32に誘起した電圧は可飽和インダクタ31a、ダイオ
ード32a,33a、チョークコイル34a、平滑用コ
ンデンサ35a,36aを介して共通電位点COMを基
準として出力端子38aより負の直流電圧−V2が取り
出される。In such a state, the slave output circuit 30
The voltage induced in the secondary winding n31 of the saturable inductor 3
1, a positive DC voltage represented by + V2 is taken out from the output terminal 38 through the diodes 32, 33, the choke coil 34, and the smoothing capacitors 35, 37 as a reference. On the other hand, the secondary winding n of the slave output circuit 30
The voltage induced in 32 is taken as a negative DC voltage -V2 from the output terminal 38a with reference to the common potential point COM through the saturable inductor 31a, the diodes 32a and 33a, the choke coil 34a, and the smoothing capacitors 35a and 36a.
【0008】このような構成の多出力のスイッチング電
源は従来より用いられているが、従出力回路30におい
て正,負の出力を得るためにトランス40には従出力の
為に一対の二次巻線n31,32を必要とする。このよ
うな場合、 (1)トランス40が大型化し、電源装置の小型化,低
価額化の妨げとなる。 (2)トランス40の大きさに制限が有る場合はトラン
スの損失が大きくなり、電源の低効率化を招く。 (3)主スイッチに零電圧スイッチングを行わせる場合
に、各出力に可飽和インダクタが必要となり、部品点数
が多くなる。 等の問題がある。更に、従出力の出力電圧が小さい場合
には、このような構成は大きさの点で不利となる。A multi-output switching power supply having such a structure has been conventionally used, but in order to obtain positive and negative outputs in the secondary output circuit 30, the transformer 40 has a pair of secondary windings for secondary output. Requires lines n31,32. In such a case, (1) the transformer 40 becomes large, which hinders downsizing and cost reduction of the power supply device. (2) If the size of the transformer 40 is limited, the loss of the transformer becomes large, and the efficiency of the power supply is lowered. (3) When the main switch is made to perform zero voltage switching, a saturable inductor is required for each output, and the number of parts increases. There is a problem such as. Further, when the output voltage of the secondary output is small, such a configuration is disadvantageous in size.
【0009】[0009]
【発明が解決しようとする課題】本発明はこのような問
題点に鑑みてなされたもので、その目的は小型で低価額
な多出力のスイッチング電源回路を実現することにあ
る。SUMMARY OF THE INVENTION The present invention has been made in view of such problems, and an object thereof is to realize a small-sized, low-priced, multi-output switching power supply circuit.
【0010】[0010]
【課題を解決するための手段】本発明は、トランスの一
次巻線に接続された主スイッチ、及びコンデンサと補助
スイッチよりなるリセット回路を具備し、主スイッチと
補助スイッチを交互にオン・オフさせるようにしたPW
M制御方式の多出力のスイッチング電源回路において、
前記トランスに巻かれた二次巻線に誘起する正の電圧を
整流・平滑化する従出力回路と、前記二次巻線に誘起す
る負の電圧を整流・平滑化する従出力回路とを具備し、
この両従出力回路を並列に接続し、1本の前記二次巻線
から正電圧と負電圧の2出力を取り出すようにしたもの
である。The present invention comprises a main switch connected to the primary winding of a transformer, and a reset circuit composed of a capacitor and an auxiliary switch, and turns the main switch and the auxiliary switch on and off alternately. Did PW
In the M control type multi-output switching power supply circuit,
A secondary output circuit that rectifies and smoothes a positive voltage induced in the secondary winding wound around the transformer; and a secondary output circuit that rectifies and smoothes a negative voltage induced in the secondary winding. Then
The dual output circuits are connected in parallel so that two outputs of positive voltage and negative voltage are taken out from one secondary winding.
【0011】[0011]
【作用】このような本発明では、正電圧と負電圧の2つ
の出力を主トランスの1本の二次巻線から取り出され
る。In the present invention as described above, two outputs of the positive voltage and the negative voltage are taken out from one secondary winding of the main transformer.
【0012】[0012]
【実施例】以下図面を用いて本発明を説明する。図1は
本発明の一実施例を示した回路構成図である。なお、図
1において、図3と同一部分については図3と同一符号
を付し、それらの再説明は省略する。図1において、6
0はトランスで、一次巻線n61と、主出力回路20の
二次巻線n62,及び従出力回路30の二次巻線n63
よりなっている。即ち、図3に示す従来の多出力のスイ
ッチング電源回路におけるトランス40では、従出力回
路30の二次巻線はn31とn32の2つの巻線を備え
ているが、本発明においてはこれがn63の1個となっ
ている。また、可飽和インダクタ31aが不用となり、
部品点数が削減されている。従出力回路30における整
流用ダイオード32aのカソード極はダイオード32の
アノード極に接続されている。The present invention will be described below with reference to the drawings. FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention. Note that, in FIG. 1, the same parts as those in FIG. 3 are denoted by the same reference numerals as those in FIG. In FIG. 1, 6
Reference numeral 0 denotes a transformer, which includes a primary winding n61, a secondary winding n62 of the main output circuit 20, and a secondary winding n63 of the slave output circuit 30.
Has become That is, in the transformer 40 in the conventional multi-output switching power supply circuit shown in FIG. 3, the secondary winding of the secondary output circuit 30 includes two windings n31 and n32, but in the present invention, this is n63. It is one. In addition, the saturable inductor 31a becomes unnecessary,
The number of parts has been reduced. The cathode pole of the rectifying diode 32 a in the slave output circuit 30 is connected to the anode pole of the diode 32.
【0013】このような構成のスイッチング電源回路に
おいては、図3の回路と同様に主出力回路20の出力電
圧+Vを誤差増幅器51に入力し、この誤差増幅器の出
力で駆動されるPWM制御回路53の出力によりコンバ
ータ10を構成するスイッチ12と13を交互にオン・
オフさせることにより、主出力回路20の出力電圧+V
を一定値に制御するようにしている。スイッチ12と1
3は同時にオンしてしまうことのないように、適当なデ
ッドタイムが設けられている。また、トランス60のリ
セットは以下のようにして行われるようになっている。In the switching power supply circuit having such a configuration, similarly to the circuit of FIG. 3, the output voltage + V of the main output circuit 20 is input to the error amplifier 51, and the PWM control circuit 53 driven by the output of this error amplifier. The switches 12 and 13 forming the converter 10 are alternately turned on by the output of
By turning off, the output voltage of the main output circuit 20 + V
Is controlled to a constant value. Switches 12 and 1
3 is provided with an appropriate dead time so as not to be turned on at the same time. The reset of the transformer 60 is performed as follows.
【0014】即ち、主スイッチ12と補助スイッチ13
は逆位相でオン・オフされているので、主スイッチ12
のオフ期間にはトランス60の主インダクタンスとコン
デンサ15によって励磁電流が共振を起こしてコンデン
サ15が放電し、流れる励磁電流の方向が反転する。こ
のように、励磁電流が転流するため、トランス60内の
磁束がリセットされる。ここで、コンデンサ15が十分
に大きな容量値であれば、このコンデンサの両端電圧V
sはスイッチングの一周期においてほぼ一定値となる。
従って、主スイッチ12のオン期間は入力電圧Viが主
インダクタンスに加わり、オフ期間にはコンデンサ15
の両端電圧Vsと入力電圧Viの差が主インダクタンス
に印加される。定常期間にはオン期間とオフ期間の主イ
ンダクタンスにかかる電圧時間積は等しくなるので、T
をスイッチング周期、Dを主スイッチ12のオン・デュ
ーティとすると (Vi−Vs)(1−D)・T=Vi・D)・T …(1) が成り立つ。よって、主スイッチ12のオフ期間に一次
巻線にかかる電圧は (Vi−Vs)=D・Vi/(1−D) …(2) となる。このような状態において、従出力回路30の二
次巻線n63に誘起する電圧をV2とすると、この電圧
V2の波形は図2に示す如くなる。That is, the main switch 12 and the auxiliary switch 13
Is turned on and off in reverse phase, so the main switch 12
During the off period, the exciting current resonates with the main inductance of the transformer 60 and the capacitor 15 to discharge the capacitor 15, and the flowing direction of the exciting current is reversed. In this way, since the exciting current commutates, the magnetic flux in the transformer 60 is reset. If the capacitor 15 has a sufficiently large capacitance value, the voltage V across the capacitor 15
s has a substantially constant value in one switching cycle.
Therefore, the input voltage Vi is added to the main inductance during the ON period of the main switch 12, and the capacitor 15 during the OFF period.
The difference between the voltage Vs across V and the input voltage Vi is applied to the main inductance. In the steady period, the voltage-time product applied to the main inductance during the ON period and the OFF period becomes equal, so T
Is the switching cycle and D is the on-duty of the main switch 12, then (Vi-Vs) (1-D) .T = Vi.D) .T (1) holds. Therefore, the voltage applied to the primary winding during the off period of the main switch 12 is (Vi−Vs) = D · Vi / (1−D) (2). In this state, assuming that the voltage induced in the secondary winding n63 of the secondary output circuit 30 is V2, the waveform of this voltage V2 is as shown in FIG.
【0015】図2において、定常状態においては“0”
レベルを堺としての面積との面積は常に等しくな
る。従って、で示される正の半波を図1に示す従出力
回路30を構成する可飽和インダクタ31、ダイオード
32,33、チョークコイル34で整流し、平滑回路を
構成するコンデンサ35で平均化すると、その平均化電
圧|+V2|は |+V2|=(Vi/n)×(DT/T)=D・Vi/n …(3) となる。一方、図2ので示される負の半波を可飽和イ
ンダクタ31、ダイオード32a,33a、チョークコ
イル34aで整流し、平滑回路を構成するコンデンサ3
5aで平均化すると、その平均化電圧|−V2|は |−V2|={D/(1−D)}×(Vi/n)×(1−D)T/T =D・Vi/n …(4) となる。なお、(3),(4)式において、 n;トランス60の一次巻線n61と二次巻線n63の
巻数比 を表すものである。(3),(4)式で示されるよう
に、正,負の半波の平均電圧は等しくなる。従って、ポ
スト・レギュレータ36,36aを通り、コモンCOM
を基準として出力端子38より取り出される電圧+V
と,出力端子38aより取り出される電圧−Vとは等し
くなる。In FIG. 2, "0" is shown in the steady state.
The area with the level as Sakai is always equal. Therefore, when the positive half-wave indicated by is rectified by the saturable inductor 31, the diodes 32 and 33, and the choke coil 34 that configure the slave output circuit 30 illustrated in FIG. 1, and averaged by the capacitor 35 that configures the smoothing circuit, The averaged voltage | + V2 | is | + V2 | = (Vi / n) × (DT / T) = D · Vi / n (3) On the other hand, the negative half-wave shown in FIG. 2 is rectified by the saturable inductor 31, the diodes 32a and 33a, and the choke coil 34a to form a smoothing circuit.
5a, the averaged voltage | -V2 | is | -V2 | = {D / (1-D)} * (Vi / n) * (1-D) T / T = D.Vi / n … (4). In the equations (3) and (4), n represents the winding ratio of the primary winding n61 and the secondary winding n63 of the transformer 60. As shown by the equations (3) and (4), the average voltages of the positive and negative half waves are equal. Therefore, the common COM is passed through the post regulators 36 and 36a.
+ V which is taken out from the output terminal 38 with reference to
Becomes equal to the voltage −V taken out from the output terminal 38a.
【0016】なお、ポスト・レギュレータ36,36a
により、|+V2|と|−V2|とを独立に定電圧制御
をすることができ、これにより出力端子38,38aよ
り取り出される電圧+V2と−V2とを非対称の電圧と
することもできる。また、可飽和インダクタ21,31
は主スイッチがターンオンした直後に二次側のダイオー
ド32がオンするタイミングを遅らせて、主スイッチ1
2が零電圧スイッチングができるようにするために付加
したものである。従って、零電圧スイッチングが必要で
ない場合は、可飽和インダクタ21と31を省略した構
成とすることもできる。The post regulators 36, 36a
With this, | + V2 | and | -V2 | can be independently controlled by constant voltage, whereby the voltages + V2 and -V2 taken out from the output terminals 38 and 38a can be made asymmetrical. In addition, the saturable inductors 21, 31
Delays the timing of turning on the secondary diode 32 immediately after the main switch is turned on, and the main switch 1
2 is added to enable zero voltage switching. Therefore, when the zero voltage switching is not required, the saturable inductors 21 and 31 may be omitted.
【0017】上述した実施例においては、フォワードコ
ンバータにコンデンサ15と補助スイッチ13よりなる
リセット回路を付加した場合について説明したが、本発
明の回路はフライバック方式等,トランスリセツト回路
を付加した全てのコンバータに適用することができる。In the above-described embodiments, the case where the reset circuit including the capacitor 15 and the auxiliary switch 13 is added to the forward converter has been described. However, the circuit of the present invention is a flyback system or the like in which all the trans reset circuits are added. It can be applied to converters.
【0018】[0018]
【発明の効果】本発明によれば、正電圧と負電圧の2つ
の出力を主トランスの1個の二次巻線から取り出すよう
に構成したので、主トランスの巻線構造を簡単化するこ
とができ、また主スイッチに零電圧スイッチングを行わ
せる場合は可飽和インダクタの点数を削減することがで
きる。その為、多出力のスイッチング電源の小型化,及
び低価額化に大きな効果がある。According to the present invention, two outputs of positive voltage and negative voltage are taken out from one secondary winding of the main transformer, so that the winding structure of the main transformer is simplified. The number of saturable inductors can be reduced when the main switch is caused to perform zero voltage switching. Therefore, it has a great effect on downsizing and cost reduction of a multi-output switching power supply.
【図1】本発明に係わるコンバータの一実施例を示した
回路構成図である。FIG. 1 is a circuit configuration diagram showing an embodiment of a converter according to the present invention.
【図2】本発明に係わるコンバータの動作を説明する為
の波形図である。FIG. 2 is a waveform diagram for explaining the operation of the converter according to the present invention.
【図3】従来のコンバータの一例の回路構成図である。FIG. 3 is a circuit configuration diagram of an example of a conventional converter.
10 コンバータ 11,12 スイッチ 15 コンデンサ 20 主出力回路 30 従出力回路 40 トランス 50 帰還回路 53 PWM制御回路 10 converter 11, 12 switch 15 capacitor 20 main output circuit 30 slave output circuit 40 transformer 50 feedback circuit 53 PWM control circuit
Claims (1)
チ、及びコンデンサと補助スイッチよりなるリセット回
路を具備し、主スイッチと補助スイッチを交互にオン・
オフさせるようにしたPWM制御方式の多出力のスイッ
チング電源回路において、 前記トランスに巻かれた二次巻線に誘起する正の電圧を
整流・平滑化する従出力回路と、前記二次巻線に誘起す
る負の電圧を整流・平滑化する従出力回路とを具備し、
この両従出力回路を並列に接続し、1本の前記二次巻線
から正電圧と負電圧の2出力を取り出すようにしたこと
を特徴とする多出力スイッチング電源回路。1. A main switch connected to a primary winding of a transformer, and a reset circuit comprising a capacitor and an auxiliary switch, wherein the main switch and the auxiliary switch are alternately turned on.
In a PWM control type multi-output switching power supply circuit that is turned off, a secondary output circuit that rectifies and smoothes a positive voltage induced in a secondary winding wound around the transformer, and the secondary winding And a secondary output circuit for rectifying and smoothing the induced negative voltage,
A multi-output switching power supply circuit characterized in that the two sub-output circuits are connected in parallel to extract two outputs of a positive voltage and a negative voltage from one of the secondary windings.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12616494A JPH07337012A (en) | 1994-06-08 | 1994-06-08 | Multi-output switching power supply circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12616494A JPH07337012A (en) | 1994-06-08 | 1994-06-08 | Multi-output switching power supply circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07337012A true JPH07337012A (en) | 1995-12-22 |
Family
ID=14928269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12616494A Pending JPH07337012A (en) | 1994-06-08 | 1994-06-08 | Multi-output switching power supply circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07337012A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010178411A (en) * | 2009-01-27 | 2010-08-12 | Murata Mfg Co Ltd | Insulated switching power supply device |
CN106533212A (en) * | 2016-12-03 | 2017-03-22 | 中国电子科技集团公司第四十三研究所 | Circuit topological structure of low-voltage input isolation type multi-circuit output switching power supply |
-
1994
- 1994-06-08 JP JP12616494A patent/JPH07337012A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010178411A (en) * | 2009-01-27 | 2010-08-12 | Murata Mfg Co Ltd | Insulated switching power supply device |
US8315073B2 (en) | 2009-01-27 | 2012-11-20 | Murata Manufacturing Co., Ltd. | Isolated switching power supply device |
CN106533212A (en) * | 2016-12-03 | 2017-03-22 | 中国电子科技集团公司第四十三研究所 | Circuit topological structure of low-voltage input isolation type multi-circuit output switching power supply |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5781420A (en) | Single ended forward DC-to-DC converter providing enhanced resetting for synchronous rectification | |
US5555494A (en) | Magnetically integrated full wave DC to DC converter | |
JP2795217B2 (en) | Synchronous rectification type converter | |
JPS59178970A (en) | Regulated dc/dc converter | |
US11070135B2 (en) | Converter with soft-start period of output voltage | |
JPH04299070A (en) | Switching regulator | |
US7289338B2 (en) | Input to output isolated DC-DC converter | |
EP0966091A2 (en) | DC to DC power converter with integrated magnetic power transformer | |
JP2513381B2 (en) | Power supply circuit | |
JP2000305641A (en) | Switching power circuit | |
JPH07337012A (en) | Multi-output switching power supply circuit | |
JP4403663B2 (en) | DC / DC converter | |
JP2000125560A (en) | Switching power supply | |
JP2700801B2 (en) | DC-DC converter | |
JPS60197162A (en) | Switching power source | |
JPH08130869A (en) | Dc-dc converter | |
US20230170810A1 (en) | Selectable three-level, half-bridge circuit | |
JP3010903B2 (en) | Voltage resonant switching power supply | |
JPH114578A (en) | Voltage converter device | |
JPH065387U (en) | Switching power supply | |
JP2004312788A (en) | Current fed type converter | |
JPH1023747A (en) | Step-up voltage converter circuit | |
JPH11235035A (en) | Forward converter with auxiliary power supply circuit | |
JP2006280118A (en) | Switching power supply | |
JP2003111402A (en) | Variable output dc-dc converter |