JP2003092058A - プラズマディスプレイパネル用基板の製造方法 - Google Patents
プラズマディスプレイパネル用基板の製造方法Info
- Publication number
- JP2003092058A JP2003092058A JP2001281660A JP2001281660A JP2003092058A JP 2003092058 A JP2003092058 A JP 2003092058A JP 2001281660 A JP2001281660 A JP 2001281660A JP 2001281660 A JP2001281660 A JP 2001281660A JP 2003092058 A JP2003092058 A JP 2003092058A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- display panel
- plasma display
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Gas-Filled Discharge Tubes (AREA)
Abstract
(57)【要約】
【課題】 アドレス電極をガス放電空間から絶縁し、従
来より低電圧で駆動でき、過剰な電荷の蓄積を防止する
ことと、隔壁からの脱ガスを抑制することで、従来より
パネルの性能を向上させることを課題とする。 【解決手段】 基板上に複数のアドレス電極とそれをガ
ス放電空間から絶縁する絶縁層及びガス放電空間を区画
する隔壁を備えてなるプラズマディスプレイパネル用基
板の製造方法であって、前記基板上にアドレス電極を形
成し、アドレス電極を被う半導体層又は高抵抗導電体層
を気相法により形成した後、アドレス電極の両側の当該
半導体層又は高抵抗導電体層上に隔壁を形成することを
特徴とするプラズマディスプレイパネル用基板の製造方
法により上記の課題を解決する。
来より低電圧で駆動でき、過剰な電荷の蓄積を防止する
ことと、隔壁からの脱ガスを抑制することで、従来より
パネルの性能を向上させることを課題とする。 【解決手段】 基板上に複数のアドレス電極とそれをガ
ス放電空間から絶縁する絶縁層及びガス放電空間を区画
する隔壁を備えてなるプラズマディスプレイパネル用基
板の製造方法であって、前記基板上にアドレス電極を形
成し、アドレス電極を被う半導体層又は高抵抗導電体層
を気相法により形成した後、アドレス電極の両側の当該
半導体層又は高抵抗導電体層上に隔壁を形成することを
特徴とするプラズマディスプレイパネル用基板の製造方
法により上記の課題を解決する。
Description
【０００１】
【発明の属する技術分野】本発明は、プラズマディスプ
レイパネル用基板の製造方法に関する。
レイパネル用基板の製造方法に関する。
【０００２】
【従来の技術】プラズマディスプレイパネル（ＰＤ
Ｐ）、プラズマアドレッシング液晶表示パネル等の薄型
表面表示装置は、民生用壁掛けテレビ、コンピュータモ
ニターや、駅、空港、証券取引所、工場、学校等の情報
表示用大型ディスプレイとして利用されている。
Ｐ）、プラズマアドレッシング液晶表示パネル等の薄型
表面表示装置は、民生用壁掛けテレビ、コンピュータモ
ニターや、駅、空港、証券取引所、工場、学校等の情報
表示用大型ディスプレイとして利用されている。
【０００３】図１に実用化されているＰＤＰの概略図を
示す。図１中、２０はＰＤＰ、２１は隔壁、２２はＲＧ
Ｂ三色の蛍光体層、２３は背面側の基板、２４は誘電体
層、２５と２６は表示電極を構成する透明電極とバス電
極、２７は前面側の基板、２８は絶縁層、２９はＭｇＯ
からなる保護層、Ａはアドレス電極である。図１のＰＤ
Ｐ２０では、１セルは、前面側の基板２７に配置された
２本１組の表示電極（２５及び２６）と、表示電極と直
交する方向で背面側の基板２３に配置されたアドレス電
極Ａとの３つの電極の交差部で構成されている。
示す。図１中、２０はＰＤＰ、２１は隔壁、２２はＲＧ
Ｂ三色の蛍光体層、２３は背面側の基板、２４は誘電体
層、２５と２６は表示電極を構成する透明電極とバス電
極、２７は前面側の基板、２８は絶縁層、２９はＭｇＯ
からなる保護層、Ａはアドレス電極である。図１のＰＤ
Ｐ２０では、１セルは、前面側の基板２７に配置された
２本１組の表示電極（２５及び２６）と、表示電極と直
交する方向で背面側の基板２３に配置されたアドレス電
極Ａとの３つの電極の交差部で構成されている。
【０００４】図１のＰＤＰにおいて、アドレス電極Ａ
は、背面側の基板２３上に形成されており、その上には
絶縁層２８が形成されている。また、絶縁層２８上に
は、アドレス電極Ａの両側にそれと平行する帯状の隔壁
２１が形成されている。アドレス電極Ａは、３層構造の
クロム−銅−クロムや銀等の金属により構成されてい
る。絶縁層２８は、ガラス粉末をビヒクルと有機溶剤に
分散させて得られたガラスペースト（フリットガラスと
も称される）を、高温（５５０℃以上）で焼成・熔融さ
せかつ有機溶剤を蒸発させて得た低軟化点ガラスが用い
られている。
は、背面側の基板２３上に形成されており、その上には
絶縁層２８が形成されている。また、絶縁層２８上に
は、アドレス電極Ａの両側にそれと平行する帯状の隔壁
２１が形成されている。アドレス電極Ａは、３層構造の
クロム−銅−クロムや銀等の金属により構成されてい
る。絶縁層２８は、ガラス粉末をビヒクルと有機溶剤に
分散させて得られたガラスペースト（フリットガラスと
も称される）を、高温（５５０℃以上）で焼成・熔融さ
せかつ有機溶剤を蒸発させて得た低軟化点ガラスが用い
られている。
【０００５】この絶縁層の形成の目的は、サンドブラス
ト法で隔壁を形成する際、アドレス電極及び基板面にダ
メージを与えないことである。また、ＰＤＰを駆動する
際、アドレス電極がガス放電空間に露出していると対向
する表示電極との間で突発的に表示と無関係の大きな放
電が発生し、当該アドレス電極を破壊するので、これを
防ぐため当該絶縁層によってガス放電空間からアドレス
電極を絶縁するものである。
ト法で隔壁を形成する際、アドレス電極及び基板面にダ
メージを与えないことである。また、ＰＤＰを駆動する
際、アドレス電極がガス放電空間に露出していると対向
する表示電極との間で突発的に表示と無関係の大きな放
電が発生し、当該アドレス電極を破壊するので、これを
防ぐため当該絶縁層によってガス放電空間からアドレス
電極を絶縁するものである。
【０００６】
【発明が解決しようとする課題】ところでＰＤＰの駆動
電圧を低下させるためにはアドレス電極上の絶縁層の膜
厚を薄くするのが効果的である。しかし、従来絶縁層
は、前記したようにガラスペーストをスクリーン印刷法
で基板上に塗布し、高温で焼成・熔融して膜化すること
で形成されているため、絶縁層の厚さが薄すぎると電極
の上部が露出し、従って５μｍ以下の厚さで形成するこ
とが困難であった。
電圧を低下させるためにはアドレス電極上の絶縁層の膜
厚を薄くするのが効果的である。しかし、従来絶縁層
は、前記したようにガラスペーストをスクリーン印刷法
で基板上に塗布し、高温で焼成・熔融して膜化すること
で形成されているため、絶縁層の厚さが薄すぎると電極
の上部が露出し、従って５μｍ以下の厚さで形成するこ
とが困難であった。
【０００７】また、帯状の隔壁を設けたＰＤＰでは表示
を行う際のアドレス動作において、アドレス電極上の絶
縁層（特に、電極端部の絶縁層）に電荷が過剰に蓄積さ
れ、その過剰な蓄積電荷によって表示と無関係の大きな
放電が発生し、当該絶縁層にダメージを与え、最終的に
絶縁破壊を生じる問題があった。
を行う際のアドレス動作において、アドレス電極上の絶
縁層（特に、電極端部の絶縁層）に電荷が過剰に蓄積さ
れ、その過剰な蓄積電荷によって表示と無関係の大きな
放電が発生し、当該絶縁層にダメージを与え、最終的に
絶縁破壊を生じる問題があった。
【０００８】更に、隔壁からの脱ガスの問題もある。こ
れは隔壁形成において、十分な焼成温度をかけられない
ため非常にポーラスな膜質になり、前面側の基板と封着
後多大な脱ガスが生じることにより放電特性が悪化する
こととなる。そのため、隔壁材料にプロセス上望まれて
いる低温形成、低コスト化が実現できないばかりか、低
融点で軟化させる必要があるため、鉛を多く含んだ比誘
電率が高い材料を使用せざるを得ないという問題もあっ
た。更に、隔壁自身の誘電率が高いことも問題であっ
た。
れは隔壁形成において、十分な焼成温度をかけられない
ため非常にポーラスな膜質になり、前面側の基板と封着
後多大な脱ガスが生じることにより放電特性が悪化する
こととなる。そのため、隔壁材料にプロセス上望まれて
いる低温形成、低コスト化が実現できないばかりか、低
融点で軟化させる必要があるため、鉛を多く含んだ比誘
電率が高い材料を使用せざるを得ないという問題もあっ
た。更に、隔壁自身の誘電率が高いことも問題であっ
た。
【０００９】
【課題を解決するための手段】かくして本発明によれ
ば、基板上に複数のアドレス電極とそれをガス放電空間
から絶縁する絶縁層及びガス放電空間を区画する隔壁を
備えてなるプラズマディスプレイパネル用基板の製造方
法であって、前記基板上にアドレス電極を形成し、アド
レス電極を被う半導体層又は高抵抗導電体層を気相法に
より形成した後、アドレス電極の両側の当該半導体層又
は高抵抗導電体層上に隔壁を形成することを特徴とする
第１のプラズマディスプレイパネル用基板の製造方法が
提供される。
ば、基板上に複数のアドレス電極とそれをガス放電空間
から絶縁する絶縁層及びガス放電空間を区画する隔壁を
備えてなるプラズマディスプレイパネル用基板の製造方
法であって、前記基板上にアドレス電極を形成し、アド
レス電極を被う半導体層又は高抵抗導電体層を気相法に
より形成した後、アドレス電極の両側の当該半導体層又
は高抵抗導電体層上に隔壁を形成することを特徴とする
第１のプラズマディスプレイパネル用基板の製造方法が
提供される。
【００１０】また、本発明によれば、基板上に複数のア
ドレス電極とそれをガス放電空間から絶縁する絶縁層及
びガス放電空間を区画する隔壁を備えてなるプラズマデ
ィスプレイパネル用基板の製造方法であって、前記基板
上にアドレス電極及び隔壁を形成した後、アドレス電極
及び隔壁をそれぞれ被う絶縁層を気相法により形成する
ことを特徴とする第２のプラズマディスプレイパネル用
基板の製造方法が提供される。
ドレス電極とそれをガス放電空間から絶縁する絶縁層及
びガス放電空間を区画する隔壁を備えてなるプラズマデ
ィスプレイパネル用基板の製造方法であって、前記基板
上にアドレス電極及び隔壁を形成した後、アドレス電極
及び隔壁をそれぞれ被う絶縁層を気相法により形成する
ことを特徴とする第２のプラズマディスプレイパネル用
基板の製造方法が提供される。
【００１１】本発明において等方的とは、電極上及び側
面にほぼ同じ厚さになるように半導体層や高抵抗導電体
層で、又は隔壁上及び側面にほぼ同じ厚さになるように
絶縁膜を形成することを意味する。
面にほぼ同じ厚さになるように半導体層や高抵抗導電体
層で、又は隔壁上及び側面にほぼ同じ厚さになるように
絶縁膜を形成することを意味する。
【００１２】
【発明の実施の形態】本発明を図２（Ａ）〜（Ｃ）及び
図３（Ａ）〜（Ｃ）を用いて説明する。
図３（Ａ）〜（Ｃ）を用いて説明する。
【００１３】図２（Ａ）〜（Ｃ）は、第１のプラズマデ
ィスプレイパネルの製造方法に関し、背面基板側の電極
（アドレス電極）形成から隔壁形成までの工程を示す概
略断面図である。
ィスプレイパネルの製造方法に関し、背面基板側の電極
（アドレス電極）形成から隔壁形成までの工程を示す概
略断面図である。
【００１４】まず、図２（Ａ）に示すように、基板２３
上にアドレス電極Ａが形成される。基板及びアドレス電
極には公知の材料を使用することができる。また、アド
レス電極は公知の方法により形成することができる。
上にアドレス電極Ａが形成される。基板及びアドレス電
極には公知の材料を使用することができる。また、アド
レス電極は公知の方法により形成することができる。
【００１５】次に、少なくともアドレス電極Ａの上及び
側面に等方的に半導体層又は高抵抗導電体層３１が形成
される。これら層は、アドレス電極Ａの上及び側面に、
電極を覆うように形成されていさえすれば、図２（Ｂ）
に示すように、基板２３全面に広がっていてもよい。こ
の半導体層又は高抵抗導電体層３１は、アドレス電極２
３をガス放電空間から絶縁する従来例の絶縁層２８とし
て機能する他、アドレス動作時の過剰な電荷蓄積を防止
する。すなわち、この層上に蓄積する電荷は当該層を通
してアドレス電極にリークするか、当該層全体で中和さ
れる結果、過剰に蓄積することが防止される。
側面に等方的に半導体層又は高抵抗導電体層３１が形成
される。これら層は、アドレス電極Ａの上及び側面に、
電極を覆うように形成されていさえすれば、図２（Ｂ）
に示すように、基板２３全面に広がっていてもよい。こ
の半導体層又は高抵抗導電体層３１は、アドレス電極２
３をガス放電空間から絶縁する従来例の絶縁層２８とし
て機能する他、アドレス動作時の過剰な電荷蓄積を防止
する。すなわち、この層上に蓄積する電荷は当該層を通
してアドレス電極にリークするか、当該層全体で中和さ
れる結果、過剰に蓄積することが防止される。
【００１６】本発明に使用することができる半導体層と
しては、ケイ素層、炭化ケイ素層等が挙げられる。ま
た、高抵抗導電体層としては、抵抗率が１０Ｅ＋５Ω・
ｍであっても問題ない。更に、半導体層及び高抵抗導電
体層には、所望の範囲の抵抗にするために、不純物が拡
散されていてもよい。そのような不純物としては、リ
ン、砒素、ホウ素、アンチモン等が挙げられる。
しては、ケイ素層、炭化ケイ素層等が挙げられる。ま
た、高抵抗導電体層としては、抵抗率が１０Ｅ＋５Ω・
ｍであっても問題ない。更に、半導体層及び高抵抗導電
体層には、所望の範囲の抵抗にするために、不純物が拡
散されていてもよい。そのような不純物としては、リ
ン、砒素、ホウ素、アンチモン等が挙げられる。
【００１７】電極の上及び側面に等方的に形成される層
は、半導体層と高抵抗導電体層の積層体であってもよ
い。
は、半導体層と高抵抗導電体層の積層体であってもよ
い。
【００１８】半導体層及び高抵抗導電体層の形成方法と
しては、等方性を有する方法であれば特に限定されず、
例えば、ＣＶＤ法、プラズマＣＶＤ法、スパッタ法、イ
オンプレーティング法等の気相法が挙げられる。このよ
うな方法を使用することで、従来のペーストを用いた形
成法より、絶縁層としての半導体層及び高抵抗導電体層
の厚さをより薄くすることができる。具体的な厚さとし
ては、該層の材質によっても異なるが、５μｍ以下であ
ることが好ましく、１〜３μｍの範囲であることがより
好ましい。但し、隔壁の形成がサンドブラスト法による
場合は、アドレス電極が切削されることを防ぐことがで
きる限界まで薄いことが好ましい。そのような厚さは、
該層の材質によっても異なるが、２μｍ程度である。
しては、等方性を有する方法であれば特に限定されず、
例えば、ＣＶＤ法、プラズマＣＶＤ法、スパッタ法、イ
オンプレーティング法等の気相法が挙げられる。このよ
うな方法を使用することで、従来のペーストを用いた形
成法より、絶縁層としての半導体層及び高抵抗導電体層
の厚さをより薄くすることができる。具体的な厚さとし
ては、該層の材質によっても異なるが、５μｍ以下であ
ることが好ましく、１〜３μｍの範囲であることがより
好ましい。但し、隔壁の形成がサンドブラスト法による
場合は、アドレス電極が切削されることを防ぐことがで
きる限界まで薄いことが好ましい。そのような厚さは、
該層の材質によっても異なるが、２μｍ程度である。
【００１９】最後に、図２（Ｃ）に示すように、公知の
方法によりアドレス電極Ａの両側の半導体層又は高抵抗
導電体層上にアドレス電極と平行する帯状の隔壁２１が
形成される。
方法によりアドレス電極Ａの両側の半導体層又は高抵抗
導電体層上にアドレス電極と平行する帯状の隔壁２１が
形成される。
【００２０】次に、図３（Ａ）〜（Ｃ）は、第２のプラ
ズマディスプレイパネルの製造方法に関し、背面基板側
のアドレス電極形成から当該アドレス電極と隔壁のそれ
ぞれ上及び側面への絶縁層形成までの工程を示す概略断
面図である。
ズマディスプレイパネルの製造方法に関し、背面基板側
のアドレス電極形成から当該アドレス電極と隔壁のそれ
ぞれ上及び側面への絶縁層形成までの工程を示す概略断
面図である。
【００２１】まず、図３（Ａ）に示すように、図２
（Ａ）と同様にして、基板２３上にアドレス電極Ａを形
成する。
（Ａ）と同様にして、基板２３上にアドレス電極Ａを形
成する。
【００２２】次に、図３（Ｂ）に示すように、公知の方
法により、アドレス電極Ａの両側の基板２３上にアドレ
ス電極と平行する帯状の隔壁２１を形成する。
法により、アドレス電極Ａの両側の基板２３上にアドレ
ス電極と平行する帯状の隔壁２１を形成する。
【００２３】最後に、図３（Ｃ）に示すように、アドレ
ス電極Ａと隔壁２１の上及び側面に等方的に絶縁層３２
を形成する。絶縁層３２は、アドレス電極と隔壁の上及
び側面に、それらを覆うように形成されていれば、図３
（Ｃ）に示すように、基板２３の全面に広がって形成さ
れていてもよい。
ス電極Ａと隔壁２１の上及び側面に等方的に絶縁層３２
を形成する。絶縁層３２は、アドレス電極と隔壁の上及
び側面に、それらを覆うように形成されていれば、図３
（Ｃ）に示すように、基板２３の全面に広がって形成さ
れていてもよい。
【００２４】本発明に使用することができる絶縁層とし
ては、酸化ケイ素、酸化窒化ケイ素、窒化ケイ素等のケ
イ素化合物膜が挙げられる。更に、絶縁層には、所望の
範囲の抵抗にするために、不純物が拡散されていてもよ
い。そのような不純物としては、リン、砒素、ホウ素、
アンチモン等が挙げられる。
ては、酸化ケイ素、酸化窒化ケイ素、窒化ケイ素等のケ
イ素化合物膜が挙げられる。更に、絶縁層には、所望の
範囲の抵抗にするために、不純物が拡散されていてもよ
い。そのような不純物としては、リン、砒素、ホウ素、
アンチモン等が挙げられる。
【００２５】このような絶縁層がアドレス電極と隔壁の
上及び側面に形成されていることにより、従来例の絶縁
層と同様にアドレス電極をガス放電空間から絶縁するこ
とができ、また隔壁から生じる脱ガスを抑制し、脱ガス
による放電特性の悪化を抑制することが可能となる。ま
た、脱ガスを抑制できるので、従来使用することの困難
であった、有機基を有する材料（例えば、有機ケイ素ポ
リマー）を使用することができる。その結果、低誘電率
化による特性向上、低温焼成及び安価な材料を使用する
ことによる製造コストの低減を実現することができる。
上及び側面に形成されていることにより、従来例の絶縁
層と同様にアドレス電極をガス放電空間から絶縁するこ
とができ、また隔壁から生じる脱ガスを抑制し、脱ガス
による放電特性の悪化を抑制することが可能となる。ま
た、脱ガスを抑制できるので、従来使用することの困難
であった、有機基を有する材料（例えば、有機ケイ素ポ
リマー）を使用することができる。その結果、低誘電率
化による特性向上、低温焼成及び安価な材料を使用する
ことによる製造コストの低減を実現することができる。
【００２６】絶縁層の形成方法としては、等方性を有す
る方法であれば特に限定されず、例えば、ＣＶＤ法、プ
ラズマＣＶＤ法、スパッタ法、イオンプレーティング法
等の気相法が挙げられる。このような方法を使用するこ
とで、より薄い厚さで形成することができる。具体的な
厚さとしては、該層の材質によっても異なるが、５μｍ
以下であることが好ましく、０．１〜３μｍの範囲であ
ることがより好ましい。
る方法であれば特に限定されず、例えば、ＣＶＤ法、プ
ラズマＣＶＤ法、スパッタ法、イオンプレーティング法
等の気相法が挙げられる。このような方法を使用するこ
とで、より薄い厚さで形成することができる。具体的な
厚さとしては、該層の材質によっても異なるが、５μｍ
以下であることが好ましく、０．１〜３μｍの範囲であ
ることがより好ましい。
【００２７】なお、この絶縁層を前述した半導体層又は
高抵抗導電体層に置き代えれば更に過剰な電荷蓄積を防
止することができる。
高抵抗導電体層に置き代えれば更に過剰な電荷蓄積を防
止することができる。
【００２８】
【実施例】以下、実施例及び比較例により本発明を更に
具体的に説明するが、本発明はこれらに限定されるもの
ではない。
具体的に説明するが、本発明はこれらに限定されるもの
ではない。
【００２９】実施例１
背面側の基板上にアドレス電極形成後、平行平板型プラ
ズマＣＶＤ装置において、ＳｉＨ4：９００ｃｃ、ＲＦ
出力２．０ｋＷ、基板温度３５０℃、１．０Ｔｏｒｒの
条件で、アドレス電極上に２．０μｍのＳｉ膜（半導体
層）を成膜した。その後、ＰｂＯ−Ｂ2Ｏ5−ＳｉＯ2系
フリットガラスをエチルセルロースを主体とするビヒク
ルに分散させたガラスペーストを基板上前面に印刷塗布
し、乾燥させた後、サンドブラスト法によりアドレス電
極の両側のＳｉ膜上に隔壁を形成した。次いで、蛍光体
層を形成することで背面基板を得た後、前面基板と貼り
合わせてＰＤＰを作製した。
ズマＣＶＤ装置において、ＳｉＨ4：９００ｃｃ、ＲＦ
出力２．０ｋＷ、基板温度３５０℃、１．０Ｔｏｒｒの
条件で、アドレス電極上に２．０μｍのＳｉ膜（半導体
層）を成膜した。その後、ＰｂＯ−Ｂ2Ｏ5−ＳｉＯ2系
フリットガラスをエチルセルロースを主体とするビヒク
ルに分散させたガラスペーストを基板上前面に印刷塗布
し、乾燥させた後、サンドブラスト法によりアドレス電
極の両側のＳｉ膜上に隔壁を形成した。次いで、蛍光体
層を形成することで背面基板を得た後、前面基板と貼り
合わせてＰＤＰを作製した。
【００３０】上記以外の構成は以下のように設定する。
画面サイズ：４２インチ
ピクセル数：８５２×４８０（ＶＧＡ）
サブピクセル数：２５５６×４８０
サブピクセルサイズ：１０８０μｍ×３９０μｍ
基板の材質：３ｍｍ厚のソーダライムガラス
隔壁上部の幅：７０μｍ
隔壁下部の幅：１４０μｍ
隔壁の高さ：１４０μｍ
隔壁のピッチ：３９０μｍ
表示電極の幅：２７５μｍ
アドレス電極の幅：１００μｍ
面放電ギャップ：１００μｍ
保護膜の厚さ：１μｍ以下
ＰＤＰの放電特性を測定したところ、発光効率は１．２
ｌｍ／Ｗであり、アドレス電圧は１３０Ｖ、最小維持電
圧は１４５Ｖであった。
ｌｍ／Ｗであり、アドレス電圧は１３０Ｖ、最小維持電
圧は１４５Ｖであった。
【００３１】実施例２
平行平板型プラズマＣＶＤ装置において、ＳｉＨ4：３
００ｃｃ、Ｈ2：１５００ｃｃ、ＲＦ出力２．０ｋＷ、
基板温度３５０℃、１．０Ｔｏｒｒの条件で、アドレス
電極上に２．０μｍのＳｉ膜（半導体層）を成膜するこ
と以外は、実施例１と同様にしてＰＤＰを作製した。
００ｃｃ、Ｈ2：１５００ｃｃ、ＲＦ出力２．０ｋＷ、
基板温度３５０℃、１．０Ｔｏｒｒの条件で、アドレス
電極上に２．０μｍのＳｉ膜（半導体層）を成膜するこ
と以外は、実施例１と同様にしてＰＤＰを作製した。
【００３２】ＰＤＰの放電特性を測定したところ、発光
効率は１．２ｌｍ／Ｗであり、アドレス電圧は１３０
Ｖ、最小維持電圧は１４５Ｖであった。
効率は１．２ｌｍ／Ｗであり、アドレス電圧は１３０
Ｖ、最小維持電圧は１４５Ｖであった。
【００３３】実施例３
平行平板型プラズマＣＶＤ装置において、ＳｉＨ4：３
００ｃｃ、Ｈ2：１５００ｃｃ、ＰＨ3：５０ｃｃ、ＲＦ
出力２．０ｋＷ、基板温度３５０℃、１．０Ｔｏｒｒの
条件で、アドレス電極上に２．０μｍのリンドープＳｉ
膜（半導体層）を成膜すること以外は、実施例１と同様
にしてＰＤＰを作製した。
００ｃｃ、Ｈ2：１５００ｃｃ、ＰＨ3：５０ｃｃ、ＲＦ
出力２．０ｋＷ、基板温度３５０℃、１．０Ｔｏｒｒの
条件で、アドレス電極上に２．０μｍのリンドープＳｉ
膜（半導体層）を成膜すること以外は、実施例１と同様
にしてＰＤＰを作製した。
【００３４】ＰＤＰの放電特性を測定したところ、発光
効率は１．２ｌｍ／Ｗであり、アドレス電圧は１３０
Ｖ、最小維持電圧は１４５Ｖであった。
効率は１．２ｌｍ／Ｗであり、アドレス電圧は１３０
Ｖ、最小維持電圧は１４５Ｖであった。
【００３５】実施例４
基板上にアドレス電極形成後、ＰｂＯ−Ｂ2Ｏ5−ＳｉＯ
2系フリットガラスをエチルセルロースを主体とするビ
ヒクルに分散させたガラスペーストをキャスト法により
基板上のアドレス電極の両側に帯状で形成し、それを大
気雰囲気中、５５０℃で３０分間焼成することで帯状の
隔壁を得た。引き続いて平行平板型プラズマＣＶＤ装置
において、ＳｉＨ4：９００ｃｃ、Ｎ2Ｏ：１０００ｃ
ｃ、ＲＦ出力２．０ｋＷ、基板温度３５０℃、１．０Ｔ
ｏｒｒの条件で、アドレス電極及び隔壁上を含む基板全
面に２．０μｍのＳｉＯ2膜（絶縁層）を成膜した。次
いで、蛍光体層を形成することで背面基板を得た後、前
面基板と貼り合わせてＰＤＰを作製した。上記以外の構
成は実施例１と同様に設定する。
2系フリットガラスをエチルセルロースを主体とするビ
ヒクルに分散させたガラスペーストをキャスト法により
基板上のアドレス電極の両側に帯状で形成し、それを大
気雰囲気中、５５０℃で３０分間焼成することで帯状の
隔壁を得た。引き続いて平行平板型プラズマＣＶＤ装置
において、ＳｉＨ4：９００ｃｃ、Ｎ2Ｏ：１０００ｃ
ｃ、ＲＦ出力２．０ｋＷ、基板温度３５０℃、１．０Ｔ
ｏｒｒの条件で、アドレス電極及び隔壁上を含む基板全
面に２．０μｍのＳｉＯ2膜（絶縁層）を成膜した。次
いで、蛍光体層を形成することで背面基板を得た後、前
面基板と貼り合わせてＰＤＰを作製した。上記以外の構
成は実施例１と同様に設定する。
【００３６】ＰＤＰの放電特性を測定したところ、発光
効率は１．２ｌｍ／Ｗであり、アドレス電圧は１３０
Ｖ、最小維持電圧は１４５Ｖであった。
効率は１．２ｌｍ／Ｗであり、アドレス電圧は１３０
Ｖ、最小維持電圧は１４５Ｖであった。
【００３７】なお、ＳｉＯ2膜（絶縁層）に代えてＳｉ
膜（半導体層）を形成することも可能である。この場合
の成膜条件はＳｉＨ4：９００ｃｃ、ＲＦ出力２．０ｋ
Ｗ、基板温度３５０℃、１．０Ｔｏｒｒとなる。
膜（半導体層）を形成することも可能である。この場合
の成膜条件はＳｉＨ4：９００ｃｃ、ＲＦ出力２．０ｋ
Ｗ、基板温度３５０℃、１．０Ｔｏｒｒとなる。
【００３８】実施例５
基板上にアドレス電極形成後、プロピレングリコールモ
ノメチルエーテルアセテートに溶解したポリフェニルシ
ロキサン樹脂をキャスト法により基板上のアドレス電極
の両側に帯状に形成し、それを大気雰囲気中、４５０℃
で３０分間焼成することで帯状の隔壁を得た。引き続い
て平行平板型プラズマＣＶＤ装置において、ＳｉＨ4：
９００ｃｃ、Ｎ2Ｏ：１０００ｃｃ、ＲＦ出力２．０ｋ
Ｗ、基板温度３５０℃、２．５Ｔｏｒｒの条件で、アド
レス電極及び隔壁上を含む基板全面に２．０μｍのＳｉ
Ｏ2膜（絶縁層）を成膜した。次いで、蛍光体層を形成
することで背面基板を得た後、前面基板と貼り合わせて
ＰＤＰを作製した。上記以外の構成は実施例１と同様に
設定する。
ノメチルエーテルアセテートに溶解したポリフェニルシ
ロキサン樹脂をキャスト法により基板上のアドレス電極
の両側に帯状に形成し、それを大気雰囲気中、４５０℃
で３０分間焼成することで帯状の隔壁を得た。引き続い
て平行平板型プラズマＣＶＤ装置において、ＳｉＨ4：
９００ｃｃ、Ｎ2Ｏ：１０００ｃｃ、ＲＦ出力２．０ｋ
Ｗ、基板温度３５０℃、２．５Ｔｏｒｒの条件で、アド
レス電極及び隔壁上を含む基板全面に２．０μｍのＳｉ
Ｏ2膜（絶縁層）を成膜した。次いで、蛍光体層を形成
することで背面基板を得た後、前面基板と貼り合わせて
ＰＤＰを作製した。上記以外の構成は実施例１と同様に
設定する。
【００３９】ＰＤＰの放電特性を測定したところ、発光
効率は１．４ｌｍ／Ｗであり、アドレス電圧は１３０
Ｖ、最小維持電圧は１４５Ｖであった。
効率は１．４ｌｍ／Ｗであり、アドレス電圧は１３０
Ｖ、最小維持電圧は１４５Ｖであった。
【００４０】なお、ＳｉＯ2膜（絶縁層）に代えてＳｉ
膜（半導体層）を形成することも可能である。この場合
の成膜条件はＳｉＨ4：９００ｃｃ、ＲＦ出力２．０ｋ
Ｗ、基板温度３５０℃、１．０Ｔｏｒｒとなる。
膜（半導体層）を形成することも可能である。この場合
の成膜条件はＳｉＨ4：９００ｃｃ、ＲＦ出力２．０ｋ
Ｗ、基板温度３５０℃、１．０Ｔｏｒｒとなる。
【００４１】比較例
基板上にアドレス電極形成後、ＰｂＯ−Ｂ2Ｏ5−ＳｉＯ
2系フリットガラスをエチルセルロースを主体とするビ
ヒクルに分散させたガラスペーストを基板上に印刷塗布
し、それを大気雰囲気中、６００℃で６０分間焼成する
ことで厚さ１５μｍの誘電体層を得た。次に、ＰｂＯ−
Ｂ2Ｏ5−ＳｉＯ2系フリットガラスをエチルセルロース
を主体とするビヒクルに分散させたガラスペーストを基
板上全面に印刷塗布し、乾燥させた後サンドブラスト法
によりアドレス電極の両側の誘電体層上に帯状の隔壁を
形成した。次いで、大気雰囲気中、５５０℃で３０分間
焼成した。焼成後、蛍光体層を形成することで背面基板
を得た後、前面基板と貼り合わせてＰＤＰを作製した。
上記以外の構成は実施例１と同様に設定する。
2系フリットガラスをエチルセルロースを主体とするビ
ヒクルに分散させたガラスペーストを基板上に印刷塗布
し、それを大気雰囲気中、６００℃で６０分間焼成する
ことで厚さ１５μｍの誘電体層を得た。次に、ＰｂＯ−
Ｂ2Ｏ5−ＳｉＯ2系フリットガラスをエチルセルロース
を主体とするビヒクルに分散させたガラスペーストを基
板上全面に印刷塗布し、乾燥させた後サンドブラスト法
によりアドレス電極の両側の誘電体層上に帯状の隔壁を
形成した。次いで、大気雰囲気中、５５０℃で３０分間
焼成した。焼成後、蛍光体層を形成することで背面基板
を得た後、前面基板と貼り合わせてＰＤＰを作製した。
上記以外の構成は実施例１と同様に設定する。
【００４２】ＰＤＰの放電特性を測定したところ、発光
効率は０．９ｌｍ／Ｗであり、アドレス電圧は１５０
Ｖ、最小維持電圧は１５０Ｖであった。
効率は０．９ｌｍ／Ｗであり、アドレス電圧は１５０
Ｖ、最小維持電圧は１５０Ｖであった。
【００４３】
【発明の効果】本発明によれば、プラズマディスプレイ
パネルにおける背面基板のアドレス電極を被う絶縁層
が、気相法で形成した等方的な膜の半導体層又は高抵抗
導電体層からなるので、従来のパネル同様にアドレス電
極をガス放電空間から絶縁することができるとともに、
従来より低電圧で駆動することができ、また過剰な電荷
の蓄積を防止することができる。
パネルにおける背面基板のアドレス電極を被う絶縁層
が、気相法で形成した等方的な膜の半導体層又は高抵抗
導電体層からなるので、従来のパネル同様にアドレス電
極をガス放電空間から絶縁することができるとともに、
従来より低電圧で駆動することができ、また過剰な電荷
の蓄積を防止することができる。
【００４４】また、アドレス電極及び隔壁上に気相法で
絶縁層を等方的な層として形成することで、従来のパネ
ル同様にアドレス電極をガス放電空間から絶縁すること
ができるとともに隔壁からの脱ガスを抑制することがで
きるので、従来よりパネルの性能を向上させることがで
きる。
絶縁層を等方的な層として形成することで、従来のパネ
ル同様にアドレス電極をガス放電空間から絶縁すること
ができるとともに隔壁からの脱ガスを抑制することがで
きるので、従来よりパネルの性能を向上させることがで
きる。
【図１】従来のＰＤＰの概略図である。
【図２】本発明の製造方法の概略工程断面図である。
【図３】本発明の製造方法の概略工程断面図である。
２０ ＰＤＰ
２１ 隔壁
２２ 蛍光体層
２３、２７ 基板
２４ 誘電体層
２５ 透明電極
２６ バス電極
２８ 絶縁層
２９ 保護層
３１ 半導体層、高抵抗導電体層
３２ 絶縁層
Ａ アドレス電極
フロントページの続き
(72)発明者 笠原 滋雄
神奈川県川崎市高津区坂戸３丁目２番１号
富士通日立プラズマディスプレイ株式会
社内
Ｆターム(参考） 5C027 AA07 AA09
5C040 FA01 FA04 GB03 GB14 GD01
GD07 GD09 GF12 GF13 JA07
KA03 KB02 KB18 MA10 MA12
MA20
Claims (6)
- 【請求項１】 基板上に複数のアドレス電極とそれをガ
ス放電空間から絶縁する絶縁層及びガス放電空間を区画
する隔壁を備えてなるプラズマディスプレイパネル用基
板の製造方法であって、前記基板上にアドレス電極を形
成し、アドレス電極を被う半導体層又は高抵抗導電体層
を気相法により形成した後、アドレス電極の両側の当該
半導体層又は高抵抗導電体層上に隔壁を形成することを
特徴とするプラズマディスプレイパネル用基板の製造方
法。 - 【請求項２】 半導体層又は高抵抗導電体層が、プラズ
マＣＶＤ法で形成される請求項１に記載のプラズマディ
スプレイパネル用基板の製造方法。 - 【請求項３】 半導体層又は高抵抗導電体層が、ケイ素
又はケイ素化合物の層からなる請求項１又は２に記載の
プラズマディスプレイパネル用基板の製造方法。 - 【請求項４】 基板上に複数のアドレス電極とそれをガ
ス放電空間から絶縁する絶縁層及びガス放電空間を区画
する隔壁を備えてなるプラズマディスプレイパネル用基
板の製造方法であって、前記基板上にアドレス電極及び
隔壁を形成した後、アドレス電極及び隔壁をそれぞれ被
う絶縁層を気相法により形成することを特徴とするプラ
ズマディスプレイパネル用基板の製造方法。 - 【請求項５】 絶縁層が、プラズマＣＶＤ法で形成され
る請求項４に記載のプラズマディスプレイパネル用基板
の製造方法。 - 【請求項６】 絶縁層が、ケイ素化合物膜からなる請求
項４又は５に記載のプラズマディスプレイパネル用基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001281660A JP2003092058A (ja) | 2001-09-17 | 2001-09-17 | プラズマディスプレイパネル用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001281660A JP2003092058A (ja) | 2001-09-17 | 2001-09-17 | プラズマディスプレイパネル用基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003092058A true JP2003092058A (ja) | 2003-03-28 |
Family
ID=19105443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001281660A Withdrawn JP2003092058A (ja) | 2001-09-17 | 2001-09-17 | プラズマディスプレイパネル用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003092058A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007023536A1 (ja) * | 2005-08-24 | 2007-03-01 | Fujitsu Hitachi Plasma Display Limited | プラズマディスプレイパネルおよび表示の制御方法 |
| US7408300B2 (en) | 2004-02-26 | 2008-08-05 | Sony Corporation | Alternating current driven type plasma display device and production method therefor |
-
2001
- 2001-09-17 JP JP2001281660A patent/JP2003092058A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7408300B2 (en) | 2004-02-26 | 2008-08-05 | Sony Corporation | Alternating current driven type plasma display device and production method therefor |
| WO2007023536A1 (ja) * | 2005-08-24 | 2007-03-01 | Fujitsu Hitachi Plasma Display Limited | プラズマディスプレイパネルおよび表示の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3442876B2 (ja) | 交流型プラズマディスプレイ装置 | |
| KR100321089B1 (ko) | 가스 방전 표시 장치의 제조방법 | |
| JP3337430B2 (ja) | ホローカソード型のカラープラズマディスプレイパネル | |
| US6603260B1 (en) | Plasma display panel with a getter material | |
| JP2001084913A (ja) | ガス放電型表示パネル | |
| JP4111298B2 (ja) | プラズマディスプレイパネル | |
| JPH11306994A (ja) | プラズマディスプレイパネル及びその製造方法 | |
| US7061181B2 (en) | Gas discharge panel and its production method | |
| JP2003092058A (ja) | プラズマディスプレイパネル用基板の製造方法 | |
| JP2005183372A (ja) | プラズマディスプレイパネル | |
| KR100329565B1 (ko) | 플라즈마 디스플레이 패널과 이의 제조방법 | |
| US20050099124A1 (en) | Plasma display panel | |
| US6437505B1 (en) | Coplanar-type plasma panel with improved matrix structure arrangement | |
| JP3835555B2 (ja) | ガス放電表示デバイスの製造方法 | |
| JP2001155647A (ja) | ガス放電表示デバイス及びその製造方法 | |
| JP3440921B2 (ja) | ガス放電パネル及びその製造方法 | |
| JP3886523B2 (ja) | ガス放電表示デバイスの製造方法 | |
| EP1950787A2 (en) | Plasma Display Panel and Manufacturing Method thereof | |
| KR100325454B1 (ko) | 플라즈마디스플레이패널 | |
| JP2004241387A (ja) | プラズマディスプレイパネル | |
| KR100467685B1 (ko) | 플라즈마 디스플레이 패널 | |
| KR19990003520A (ko) | 플라즈마 디스플레이 패널의 제조방법 | |
| US20080297446A1 (en) | Plasma display panel | |
| KR19990017002A (ko) | 칼라 플라즈마 디스플레이 패널 | |
| KR20060104536A (ko) | 플라즈마 디스플레이 패널용 그린 시트 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080819 |
|
| A761 | Written withdrawal of application |
Effective date: 20081204 Free format text: JAPANESE INTERMEDIATE CODE: A761 |