JP2003091707A - カード型端末 - Google Patents

カード型端末

Info

Publication number
JP2003091707A
JP2003091707A JP2001282542A JP2001282542A JP2003091707A JP 2003091707 A JP2003091707 A JP 2003091707A JP 2001282542 A JP2001282542 A JP 2001282542A JP 2001282542 A JP2001282542 A JP 2001282542A JP 2003091707 A JP2003091707 A JP 2003091707A
Authority
JP
Japan
Prior art keywords
card
memory
circuit
type terminal
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001282542A
Other languages
English (en)
Inventor
Kazumi Hatsutori
一未 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001282542A priority Critical patent/JP2003091707A/ja
Publication of JP2003091707A publication Critical patent/JP2003091707A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】 【課題】 機能部分に利用できるスペースを十分に確保
することが容易なカード型端末を提供する。 【解決手段】 外部装置とのインターフェイス回路4
と、CIS(Card Information Structure)情報を予め
格納したメモリ5と、を備えるカード型端末において、
インターフェイス回路4とメモリ5とを同一の集積回路
装置9に設ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パーソナルコンピ
ュータ(以下、PCという)等の電子機器のカードスロ
ットに挿入されて使用されるカード型端末に関するもの
である。
【0002】
【従来の技術】PC等の電子機器のカードスロットに挿
入して使用されるカード型端末は、メモリ機能を有する
ものやI/O機能を有するものがある。カード型端末の
メモリ機能の種類としては、マスクROM、ワンタイム
PROM、SRAM、フラッシュメモリ等が挙げられ
る。また、I/O機能を有するカード型端末は、モデム
やLAN等に利用されている。
【0003】カード型端末は、カードの種類や機能等の
特定に用いるCIS(Card Information Structure)情
報を予め格納している記憶手段を備えている。カードス
ロットにカード型端末が挿入される電子機器は、CIS
情報からカードの種類や機能等を判別することができ
る。
【0004】ここで、従来のカード型端末として通信機
能を有したPCカードを例にとって説明する。通信機能
を有したPCカードの概略構成を図7に示す。
【0005】PCカード31は、インターフェイス回路
4、メモリ5、展開用メモリ6、通信回路7、及びアン
テナ8を備えている。メモリ5は不揮発性メモリであ
り、CIS情報を予め格納している。メモリ5にはRO
M(Read Only Memory)やフラッシュメモリ等がよく用
いられる。また、展開用メモリ6は揮発性メモリであ
る。展開用メモリ6には主にSRAM(Static Random
Access Memory)が用いられる。なお、インターフェイ
ス回路4、メモリ5、展開用メモリ6、及び通信回路7
は、それぞれ別々の集積回路装置に格納されている。
【0006】PC3のカードスロットにPCカード31
が挿入されると、PC3はPCカード31にリセット信
号を送出する。これにより、PCカード31が起動す
る。
【0007】インターフェイス回路4はPCカード起動
後すぐにメモリ5に制御信号を送出し、メモリ5に書き
込まれているCIS情報を展開用メモリ6に転送させ
る。この転送作業は、PC3がPCカード31にCIS
情報のリード要求信号を送出するまでに完了していなけ
ればならない。
【0008】そして、PC3は、カードの種類や機能等
を識別するために、PCカード31にCIS情報のリー
ド要求信号を送出する。インターフェイス回路4はPC
3から送出されるリード要求信号をデコードして、その
デコードした信号を展開用メモリ6に送出する。
【0009】展開用メモリ6は、インターフェイス回路
4からの信号に応じて、CIS情報の読み出し動作を行
い、バスを開放して、要求されたアドレスのデータを順
次出力する。この出力されたデータは、インターフェイ
ス回路4を経由して、PC3側に転送される。これによ
り、PC3はCIS情報を認識することができ、そのC
IS情報からカードの種類や機能等を判別することがで
きる。
【0010】一方、PC3から送出される送信ベースバ
ンド信号がインターフェイス回路4を介して通信回路7
に入力され、送信高周波信号に変調されたのちアンテナ
8から送出される。また、アンテナ8に入力された受信
高周波信号が通信回路7によって復調され、受信ベース
バンド信号となる。この受信ベースバンド信号は、イン
ターフェイス回路4を介して、PC3に出力される。
【0011】次に、従来のカード型端末である通信機能
を有したPCカードの他の概略構成について図8を参照
して説明する。なお、図7と同一の部分には同一の符号
を付し説明を省略する。図8のPCカード31’は、図
7のPCカード31と異なり展開用メモリを備えていな
い。そのため、図8のPCカード31’のCIS情報読
み取り動作は以下のようになる。
【0012】PC3のカードスロットにPCカード3
1’が挿入されると、PC3はPCカード31’にリセ
ット信号を送出する。これにより、PCカード31’が
起動する。
【0013】そして、PC3は、カードの種類や機能等
を識別するために、PCカード31’にCIS情報のリ
ード要求信号を送出する。インターフェイス回路4はP
C3から送出されるリード要求信号をデコードして、そ
のデコードした信号をメモリ5に送出する。
【0014】メモリ5は、インターフェイス回路4から
の信号に応じて、CIS情報の読み出し動作を行い、バ
スを開放して、要求されたアドレスのデータを順次出力
する。この出力されたデータは、インターフェイス回路
4を経由して、PC3側に転送される。これにより、P
C3はCIS情報を認識することができ、そのCIS情
報からカードの種類や機能等を判別することができる。
【0015】なお、図7及び図8のカード型端末におい
て、メモリ5を、ROMやフラッシュメモリではなく、
ROMやフラッシュメモリよりも小型のシリアル転送用
不揮発性メモリであるEEPROM(Electrically Era
sable Programmable Read Only Memory)等にする場合
もある。
【0016】
【発明が解決しようとする課題】しかしながら、上述し
た図7や図8のPCカードと同一の構成をコンパクトフ
ラッシュ(R)カード(以下、CFカードという)のよ
うにコンパクトなカード型端末で実現しようとすると、
スペース的に余裕がなくなり、本来必要となる機能部分
(図7及び図8では通信回路が該当する)に利用できる
スペースを十分に確保することが困難であった。
【0017】また、CIS情報を予め格納したメモリが
書き換え可能なフラッシュメモリやEEPROMである
場合も、そのメモリは書き換えを行うことができない形
態で実装される。したがって、OEM(Original Equip
ment Manufacturer)向けにCIS情報の製品名や会社
名等を切り替える必要がある場合等に、図7や図8のP
Cカードにおいて、メモリ5が格納しているCIS情報
とは異なるCIS情報を格納したメモリをさらに備え、
そのメモリとメモリ5とをジャンパースイッチによって
切り替える構成にすることがある。このような構成で
は、本来必要となる機能部分(図7及び図8では通信回
路が該当する)に利用できるスペースを十分に確保する
ことが更に困難であった。
【0018】本発明は、上記の問題点に鑑み、機能部分
に利用できるスペースを十分に確保することが容易なカ
ード型端末を提供することを目的とする。
【0019】なお、特開2000−322532号公報
においてCIS情報を格納したメモリをMPU内に設け
たPCカードが提案されている。特開2000−322
532号公報で提案されているPCカードは、ROMか
らCIS情報を読み出せない場合やROMがない場合で
も、携帯型PCから認識して稼働することを目的として
おり、機能部分に利用できるスペースを十分に確保する
ことが容易なカード型端末を提供することを目的として
いない。また、特開2000−322532号公報で提
案されているPCカードでは、MPUのプログラムによ
ってCISの読み取り手順を指示しなければならない。
【0020】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るカード型端末においては、外部装置と
のインターフェイス手段と、カード情報を予め格納した
記憶手段と、を備え、前記インターフェイス手段と前記
記憶手段とを同一の集積回路装置に設けるようにする。
【0021】また、外部装置とのインターフェイス手段
と、各々異なるカード情報を有する複数の記憶手段と、
前記複数の記憶手段から前記インターフェイス手段がア
クセスする記憶手段を一つ選択する切替手段と、を備
え、前記インターフェイス手段と前記複数の記憶手段の
少なくとも一つとが同一の集積回路装置に設けるように
してもよい。さらに、前記複数の記憶手段の一部を、前
記同一の集積回路装置とは異なる集積回路装置に設けら
れる記憶手段にしてもよい。
【0022】また、上記いずれかの構成のカード型端末
を、前記外部装置に挿入される部位の断面形状が42.
8mm×3.3mm又は42.8mm×5mmの略矩形
であるカード型端末にしてもよく、無線通信手段を備え
てもよい。さらに、前記無線通信手段が2.4GHz帯
無線信号の周波数ホッピング方式スペクトラム拡散通信
を行うようにしてもよい。
【0023】
【発明の実施の形態】本発明の一実施形態について図面
を参照して説明する。本発明に係る第一実施形態のカー
ド型端末であるCFカードの概略構成を図1に示す。な
お、図7と同一の部分には同一の符号を付し説明を省略
する。
【0024】CFカード1は、インターフェイス回路
4、メモリ5、展開用メモリ6、通信回路7、及びアン
テナ8を備えている。インターフェイス回路4、メモリ
5、及び展開用メモリ6は、集積回路装置9に内蔵され
ている。通信回路7は、集積回路装置9とは別の集積回
路装置に内蔵されている。また、集積回路装置9はAS
IC(Application Specific Integrated Circuit)で
ある。
【0025】PC3のカードスロットにCFカード1が
挿入されると、PC3はCFカード1にリセット信号を
送出する。これにより、CFカード1が起動する。ま
た、PC3のカードスロットがPCカード用であるとき
は、CFカード1はPCカード変換アダプタを介してP
C3に接続される。
【0026】CFカード1は、CFA規格に対応して、
外部装置(PC3のカードスロットやPCカード変換ア
ダプタ)に挿入される部位の断面形状を42.8mm×
3.3mm又は42.8mm×5mmの略矩形としてい
る。なお、後述する本発明に係る他のCFカードも同様
の形状である。
【0027】インターフェイス回路4はCFカード起動
後すぐにメモリ5に制御信号を送出し、メモリ5に書き
込まれているCIS情報を展開用メモリ6に転送させ
る。この転送作業は、PC3がCFカード1にCIS情
報のリード要求信号を送出するまでに完了していなけれ
ばならない。
【0028】そして、PC3は、カードの種類や機能等
を識別するために、CFカード1にCIS情報のリード
要求信号を送出する。インターフェイス回路4はPC3
から送出されるリード要求信号をデコードして、そのデ
コードした信号を展開用メモリ6に送出する。
【0029】展開用メモリ6は、インターフェイス回路
4からの信号に応じて、CIS情報の読み出し動作を行
い、バスを開放して、要求されたアドレスのデータを順
次出力する。この出力されたデータは、インターフェイ
ス回路4を経由して、PC3側に転送される。これによ
り、PC3はCIS情報を認識することができ、そのC
IS情報からカードの種類や機能等を判別することがで
きる。
【0030】一方、PC3から送出される送信ベースバ
ンド信号がインターフェイス回路4を介して通信回路7
に入力され、送信高周波信号に変調されたのちアンテナ
8から送出される。また、アンテナ8に入力された受信
高周波信号が通信回路7によって復調され、受信ベース
バンド信号となる。この受信ベースバンド信号は、イン
ターフェイス回路4を介して、PC3に出力される。ま
た、アンテナ8も他の回路と同様にカード内部に設けら
れている。
【0031】次に、本発明に係る第一実施形態のカード
型端末であるCFカードの他の概略構成を図2に示す。
なお、図1と同一の部分には同一の符号を付し説明を省
略する。集積回路装置9’はASICであり、インター
フェイス回路4とメモリ5とを内蔵している。図2のC
Fカード1’は、図1のCFカード1と異なり展開用メ
モリを備えていない。そのため、図2のCFカード1’
のCIS情報読み取り動作は以下のようになる。
【0032】PC3のカードスロットに直接またはPC
カード変換アダプタを介してCFカード1’が挿入され
ると、PC3はCFカード1’にリセット信号を送出す
る。これにより、CFカード1’が起動する。
【0033】そして、PC3は、カードの種類や機能等
を識別するために、CFカード1’にCIS情報のリー
ド要求信号を送出する。インターフェイス回路4はPC
3から送出されるリード要求信号をデコードして、その
デコードした信号をメモリ5に送出する。
【0034】メモリ5は、インターフェイス回路4から
の信号に応じて、CIS情報の読み出し動作を行い、バ
スを開放して、要求されたアドレスのデータを順次出力
する。この出力されたデータは、インターフェイス回路
4を経由して、PC3側に転送される。これにより、P
C3はCIS情報を認識することができ、そのCIS情
報からカードの種類や機能等を判別することができる。
【0035】なお、図1及び図2のカード型端末におい
て、メモリ5を、ROMやフラッシュメモリではなく、
ROMやフラッシュメモリよりも小型のシリアル転送用
不揮発性メモリであるEEPROM等にしてもよい。
【0036】上述したように第一実施形態のカード型端
末は、インターフェイス回路4とCIS情報を予め格納
するメモリ5とを同一の集積回路装置9又は9’に設け
ているので、CIS情報を予め格納するメモリ内蔵の積
回路装置を別途設ける必要がなくなる。したがって、カ
ード型端末内に設けられる部品点数を削減することがで
き、機能部分に利用できるスペースを十分に確保するこ
とが容易になる。特に、CFカードのようにコンパクト
なカードに適用した場合に顕著な効果を奏する。
【0037】もちろん、CIS情報を予め格納するメモ
リ内蔵の集積回路装置が不要になった分、低コスト化を
図ることができる。そして、インターフェイス回路4と
CIS情報を予め格納するメモリ5とを内蔵する集積回
路装置9又は9’は、CIS情報を予め格納するメモリ
内蔵の集積回路装置と接続する必要がないので、ピン数
を減らすことができる。これにより、集積回路装置9又
は9’をインターフェイス回路4のみを内蔵する集積回
路装置よりも小型化することができる。さらに、カード
型端末内に設けられる部品点数の削減やインターフェイ
ス回路4とCIS情報を予め格納するメモリ5とを内蔵
する集積回路装置9または9’のピン数の削減により、
カード型端末の製造工程上の不良率低減を図ることがで
きる。
【0038】次に、本発明に係る第二実施形態のCFカ
ードについて説明する。第二実施形態のCFカードの概
略構成を図3に示す。なお、図1と同一の部分には同一
の符号を付し、説明を省略する。
【0039】CFカード2は、インターフェイス回路
4、メモリ5、展開用メモリ6、通信回路7、アンテナ
8,メモリ10、及びメモリ切替手段11を備えてい
る。インターフェイス回路4、メモリ5、及び展開用メ
モリ6は集積回路装置12に内蔵されている。メモリ1
0はEEPROM等の不揮発性メモリであり、メモリ5
が格納しているCIS情報とは異なるCIS情報を予め
格納している。そして、メモリ10は、集積回路装置1
2とは別の集積回路装置に内蔵される。集積回路装置1
2はASICである。また、通信回路7は、集積回路装
置12やメモリ10が内蔵される集積回路装置とは別の
集積回路装置に内蔵される。
【0040】さらに、CFカード2は、メモリ5とメモ
リ10のどちらかのデータをCIS情報として使用する
かをインターフェイス回路4に指定するメモリ切替手段
11を備えている。メモリ切替手段11は、フリップフ
ロップ等を備えることによって、メモリ5とメモリ10
のどちらかのデータをCIS情報として使用するかを不
揮発的に記憶している。
【0041】PC3のカードスロットに直接またはPC
カード変換アダプタを介してCFカード2が挿入される
と、PC3はCFカード2にリセット信号を送出する。
これにより、CFカード2が起動する。
【0042】メモリ切替手段11はCFカード起動後す
ぐにインターフェイス回路4にメモリ5とメモリ10の
どちらかを選択するか指示する。インターフェイス回路
4は、メモリ5とメモリ10のうち選択されたメモリの
CIS情報を展開用メモリ6に転送させる。その後の動
作は、メモリ5かメモリ10かが変わるだけで、上述し
た図1のCFカード1と同様であるので、説明を省略す
る。
【0043】次に、本発明に係る第二実施形態のカード
型端末であるCFカードの他の概略構成を図4に示す。
なお、図3と同一の部分には同一の符号を付し説明を省
略する。集積回路装置12’はASICであり、インタ
ーフェイス回路4とメモリ5とを内蔵している。図4の
CFカード2’は、図3のCFカード2と異なり展開用
メモリを備えていない。そのため、図4のCFカード
2’のCIS情報読み取り動作は以下のようになる。
【0044】PC3のカードスロットに直接またはPC
カード変換アダプタを介してCFカード2’が挿入され
ると、PC3はCFカード2’にリセット信号を送出す
る。これにより、CFカード2’が起動する。
【0045】メモリ切替手段11はCFカード起動後す
ぐにインターフェイス回路4にメモリ5とメモリ10の
どちらかを選択するか指示する。その後、PC3は、カ
ードの種類や機能等を識別するために、CFカード2’
にCIS情報のリード要求信号を送出する。インターフ
ェイス回路4はPC3から送出されるリード要求信号を
デコードして、そのデコードした信号をメモリ5とメモ
リ10のうち選択されたメモリに制御信号を送出する。
その後の動作は、メモリ5かメモリ10かが変わるだけ
で、上述した図2のCFカード1’と同様であるので、
説明を省略する。
【0046】第二実施形態のカード型端末は、インター
フェイス回路4とCIS情報を予め格納するメモリ5と
を同一の集積回路装置12又は12’に設けているの
で、CIS情報を予め格納するメモリ内蔵の集積回路装
置を2個備える構成の従来のカード型端末に比べて、メ
モリ内蔵の集積回路装置を少なくすることができる。す
なわち、カード型端末内に設けられる部品点数を削減す
ることができ、機能部分に利用できるスペースを十分に
確保することが容易になる。特に、CFカードのように
コンパクトなカードに適用した場合に顕著な効果を奏す
る。
【0047】もちろん、CIS情報を予め格納するメモ
リ内蔵の集積回路装置が少なくなった分、低コスト化を
図ることができる。そして、インターフェイス回路4と
CIS情報が書かれたメモリ5を内蔵する集積回路装置
12又は12’は、CIS情報を記憶する集積回路装置
との接続数が少なくなるので、ピン数を減らすことがで
きる。これにより、集積回路装置12又は12’を、イ
ンターフェイス回路4のみを内蔵しCIS情報を予め格
納するメモリ内蔵の集積回路装置2個と接続される集積
回路装置よりも小型化することができる。さらに、カー
ド型端末内に設けられる部品点数の削減やインターフェ
イス回路4とCIS情報を予め格納するメモリ5とを内
蔵する集積回路装置12又は12’のピン数の削減によ
って、カード型端末の製造工程上の不良率低減を図るこ
とができる。
【0048】また、切替手段としてはジャンパー等で実
装場所を指定して行うのが一般的であるが、第二実施形
態のカード型端末はメモリ切替手段11を備えているの
で、わざわざ半田ごてをあててジャンパーを付けたり、
外したりしてメモリを切り替える必要がなくなり、OE
M向けにCIS情報の製品名や会社名等を切り替えて検
討する場合も利用しやすい。さらに、メモリ切替手段1
1はカード型端末内に設けられているので、一般ユーザ
ーによって間違って切り替えてしまう危険性がない。
【0049】また、CIS情報を予め格納するメモリを
すべてASICに内蔵していると、次期モデルや不具合
等でCIS情報を更新しなければいけなくなった場合
に、新たなCIS情報を格納するASICを製造しなけ
ればならず、その製造に時間がかかってしまう。第二実
施形態のカード型端末では、メモリ10を設けているの
で、次期モデルや不具合等でCIS情報を更新しなけれ
ばいけなくなった場合、新たなCIS情報を格納するメ
モリ10を内蔵する集積回路装置を製造するだけでよ
く、その製造にさほど時間がかからないという利点があ
る。
【0050】次に、図1〜図4のCFカードが備える通
信回路の一実施態様について図5の回路ブロック図を参
照して説明する。
【0051】スイッチ回路13の受信側接点13aは、
受信回路29の入力側に接続される。そして、受信回路
29は、入力側からローノイズアンプ回路14、ミキサ
回路15、バンドパスフィルタ回路16、電圧利得制御
アンプ回路17、FM復調回路18、アナログディジタ
ルコンバータ回路19、データスライサ回路20の順で
接続された回路構成となっている。
【0052】一方、スイッチ回路13の送信側接点13
bは、送信回路30の出力側に接続される。そして、送
信回路30は、入力側からフィルタ回路21、ディジタ
ルアナログコンバータ回路22、送信ミキサ回路23、
パワーアンプ回路24の順で接続された構成となってい
る。
【0053】そして、1/2分周回路26の出力側は、
受信回路29内のミキサ回路15と送信回路30内の送
信ミキサ回路23とPLL周波数シンセサイザ回路27
の入力側とに接続される。また、PLL周波数シンセサ
イザ回路27の出力側は、ループフィルタ28を介して
電圧制御発振器25に接続される。さらに、電圧制御発
振器25の出力側が1/2分周回路26の入力側に接続
される。
【0054】尚、スイッチ回路13、受信回路29内の
各回路、及び送信回路30内の各回路は制御回路(図示
せず)に接続されている。
【0055】このような構成の本発明に係る通信装置は
次のように動作する。制御回路(図示せず)は、送信時
にスイッチ回路13が送信側接点13bに切り替わるよ
うにスイッチ回路13を制御し、送信回路30内の各回
路をON状態にし、受信回路29内の各回路をOFF状
態にする。一方、制御回路(図示せず)は、受信時にス
イッチ回路13が受信側接点13aに切り替わるように
スイッチ回路13を制御し、受信回路29内の各回路を
ON状態にし、送信回路30内の各回路をOFF状態に
する。
【0056】受信時には、通信相手側から送信されるス
ペクトラム拡散された受信高周波信号(例えば2.4G
Hz帯)がアンテナ8(図1〜図4参照)からスイッチ
回路13を経由して受信回路29に入力される。受信回
路29に入力された受信高周波信号は、ローノイズアン
プ回路14により増幅され、ミキサ回路15によって後
述する1/2分周回路26から送出される信号と混合さ
れ逆スペクトラム拡散されてIF信号(例えば2MH
z)に変換され、バンドパスフィルタ回路16によって
IF信号以外の周波数成分は除去される。そして、バン
ドパスフィルタ回路16から出力されるIF信号は、電
圧利得制御アンプ回路17によって適切なレベルに増幅
され、FM復調回路18によって復調される。その復調
された信号は、アナログディジタルコンバータ回路19
によってディジタル化され、データスライサ回路20に
よってディジタル信号に変換され受信ベースバンド信号
S1としてインターフェイス回路4を経由してPC3に
出力される。
【0057】一方、送信時には、ディジタル信号である
送信ベースバンド信号S2がPC3からインターフェイ
ス回路4を経由してフィルタ回路21に入力され、フィ
ルタ回路21によってフィルタリング処理がされ、ディ
ジタルアナログコンバータ回路22によってアナログ信
号に変換される。そして、ミキサ回路23はディジタル
アナログコンバータ回路22から送出される信号と1/
2分周回路26から送出される信号とを混合し、ディジ
タルアナログコンバータ回路22から送出される信号を
FM変調且つスペクトラム拡散された信号に変換して、
パワーアンプ回路24に送出する。パワーアンプ回路2
4に入力された信号はパワーアンプ回路24によって送
信するのに必要なレベルまで増幅されたのち、スイッチ
回路13を経由してアンテナ8から送信高周波信号とし
て相手側に送信される。
【0058】また、PLL周波数シンセサイザ回路27
は、1/2分周回路26から送出される信号を入力し、
その信号を1/N分周し、PC3からインターフェイス
回路4を経由して入力する所定の周波数信号S3とのず
れを検出し、そのずれを補正するための制御電圧信号を
ループフィルタ28を経由して電圧制御発振器25に印
加する。これにより、電圧制御発振器25が発振する局
部発振信号の周波数はずれなくなる。そして、電圧制御
発振器25から発振される局部発振信号(例えば4.8
GHz帯)は1/2分周回路26によって半分の周波数
(2.4GHz帯)の信号に変換され、ミキサ回路15
及び送信ミキサ回路23に送出される。したがって、1
/2分周回路26から送出される信号の周波数もずれな
くなる。
【0059】さらに、PLL周波数シンセサイザ回路2
7はPC3からインターフェイス回路4を経由してPL
Lデータ(データ信号S4、クロック信号S5、及びイ
ネーブル信号S6)を入力し、そのPLLデータに基づ
いて上述した1/N分周のNの値を変化させる。これに
より、1/2分周回路26からミキサ回路15及び送信
ミキサ回路23に送出される信号の周波数がホッピング
する。従って、送信高周波信号は使用周波数帯域の全域
に渡って均等に拡散する信号(図6参照)となる。ま
た、スペクトラム拡散された受信高周波信号を逆スペク
トラム拡散してIF信号に変換することができる。
【0060】なお、上述した実施形態では、カード型端
末の機能を無線通信としたが、他のI/O機能やメモリ
機能にしてもよい。また、上述した実施形態では、カー
ド型端末をCFカードとしたが、他の規格に対応するカ
ード型端末にしてもよい。
【0061】
【発明の効果】本発明によると、インターフェイス手段
とカード情報を予め格納する記憶手段とが同一の集積回
路装置に設けられるので、カード情報を予め格納する記
憶手段を内蔵する集積回路装置を別途設ける必要がなく
なる。したがって、カード型端末内に設けられる部品点
数を削減することができ、機能部分に利用できるスペー
スを十分に確保することが容易になる。
【0062】もちろん、カード情報を予め格納する記憶
手段を内蔵する集積回路装置が不要になった分、低コス
ト化を図ることができる。そして、インターフェイス手
段とカード情報を予め格納する記憶手段とが設けられる
集積回路装置は、カード情報を予め格納する記憶手段を
内蔵する集積回路装置と接続する必要がないので、ピン
数を減らすことができる。これにより、インターフェイ
ス手段とカード情報を予め格納する記憶手段とが設けら
れる集積回路装置を、インターフェイス手段のみを内蔵
する集積回路装置よりも小型化することができる。
【0063】さらに、カード型端末内に設けられる部品
点数の削減やインターフェイス手段とカード情報を予め
格納する記憶手段とが設けられる集積回路装置のピン数
の削減によって、カード型端末の製造工程上の不良率低
減を図ることができる。
【0064】また、本発明によると、インターフェイス
手段と各々異なるカード情報を有する複数の記憶手段の
少なくとも一つとが同一の集積回路装置に設けられるの
で、カード情報を予め格納する記憶手段内能の集積回路
装置を少なくすることができる。すなわち、カード型端
末内に設けられる部品点数を削減することができ、機能
部分に利用できるスペースを十分に確保することが容易
になる。
【0065】もちろん、カード情報を予め格納する記憶
手段内蔵の集積回路装置が少なくなった分、低コスト化
を図ることができる。そして、インターフェイス手段と
各々異なるカード情報を有する複数の記憶手段の少なく
とも一つとを内蔵する集積回路装置は、カード情報を予
め格納する集積回路装置との接続数が少なくなるので、
ピン数を減らすことができる。これにより、インターフ
ェイス手段と各々異なるカード情報を有する複数の記憶
手段の少なくとも一つとを内蔵する集積回路装置を小型
化することができる。さらに、カード型端末内に設けら
れる部品点数の削減やインターフェイス手段と各々異な
るカード情報を有する複数の記憶手段の少なくとも一つ
とを内蔵する集積回路装置のピン数の削減によって、カ
ード型端末の製造工程上の不良率低減を図ることができ
る。
【0066】また、メモリ切替手段を備えているので、
わざわざ半田ごてをあててジャンパーを付けたり、外し
たりしてメモリを切り替える必要がなくなり、OEM向
けにCIS情報の製品名や会社名等を切り替えて検討す
る場合も利用しやすい。さらに、メモリ切替手段はカー
ド型端末内に設けられているので、一般ユーザーによっ
て間違って切り替えてしまう危険性がない。
【0067】また、本発明によると、複数の記憶手段の
一部が、インターフェイス手段と各々異なるカード情報
を有する複数の記憶手段の少なくとも一つとを内蔵する
集積回路装置とは異なる集積回路装置に設けられる記憶
手段であるので、次期モデルや不具合等でカード情報を
更新しなければいけなくなった場合、記憶手段を内蔵す
る集積回路装置を新たなカード情報を予め格納する記憶
手段を内蔵する集積回路装置に変更するだけでよく、そ
の製造にさほど時間がかからないという利点がある。
【0068】また、本発明によると、外部装置に挿入さ
れる部位の断面形状を42.8mm×3.3mm又は4
2.8mm×5mmの略矩形にするので、カード型端末
をCFA規格に対応するCFカードとすることができ
る。CFカードはコンパクトなカードであるので、上述
した効果が顕著になる。
【0069】また、本発明によると、無線通信手段を有
しているので、カード型端末を他のカード型端末や無線
通信機能を備えた電子機器と無線通信を行うことができ
るI/O装置として機能させることができる。
【0070】また、本発明によると、2.4GHz帯無
線信号の周波数ホッピング方式スペクトラム拡散通信を
行う無線通信手段を備えるので、干渉波耐性に優れた通
信を行うことができる。
【図面の簡単な説明】
【図1】 本発明に係る第一実施形態のカード型端
末の概略構成を示す図である。
【図2】 本発明に係る第一実施形態のカード型端
末の他の概略構成を示す図である。
【図3】 本発明に係る第二実施形態のカード型端
末の概略構成を示す図である。
【図4】 本発明に係る第二実施形態のカード型端
末の他の概略構成を示す図である。
【図5】 図1〜図4のカード型端末が備える通信
回路の構成を示す図である。
【図6】 図1〜図4のカード型端末が送受信する
信号の周波数特性を示す図である。
【図7】 従来のカード型端末の概略構成を示す図
である。
【図8】 従来のカード型端末の他の概略構成を示
す図である。
【符号の説明】
1、1’、2、2’ CFカード 3 PC 4 インターフェイス回路 5、10 メモリ 6 展開用メモリ 7 通信回路 8 アンテナ 9、9’、12、12’ 集積回路装置 11 メモリ切替手段

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】外部装置とのインターフェイス手段と、カ
    ード情報を予め格納した記憶手段と、を備え、前記イン
    ターフェイス手段と前記記憶手段とが同一の集積回路装
    置に設けられることを特徴とするカード型端末。
  2. 【請求項2】外部装置とのインターフェイス手段と、各
    々異なるカード情報を有する複数の記憶手段と、前記複
    数の記憶手段から前記インターフェイス手段がアクセス
    する記憶手段を一つ選択する切替手段と、を備え、前記
    インターフェイス手段と前記複数の記憶手段の少なくと
    も一つとが同一の集積回路装置に設けられることを特徴
    とするカード型端末。
  3. 【請求項3】前記複数の記憶手段の一部が、前記同一の
    集積回路装置とは異なる集積回路装置に設けられる記憶
    手段である請求項2に記載のカード型端末。
  4. 【請求項4】前記外部装置に挿入される部位の断面形状
    が42.8mm×3.3mm又は42.8mm×5mm
    の略矩形である請求項1〜3のいずれかに記載のカード
    型端末。
  5. 【請求項5】無線通信手段を備える請求項1〜4のいず
    れかに記載のカード型端末。
  6. 【請求項6】前記無線通信手段が、2.4GHz帯無線
    信号の周波数ホッピング方式スペクトラム拡散通信を行
    う請求項5に記載のカード型端末。
JP2001282542A 2001-09-18 2001-09-18 カード型端末 Pending JP2003091707A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001282542A JP2003091707A (ja) 2001-09-18 2001-09-18 カード型端末

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001282542A JP2003091707A (ja) 2001-09-18 2001-09-18 カード型端末

Publications (1)

Publication Number Publication Date
JP2003091707A true JP2003091707A (ja) 2003-03-28

Family

ID=19106178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001282542A Pending JP2003091707A (ja) 2001-09-18 2001-09-18 カード型端末

Country Status (1)

Country Link
JP (1) JP2003091707A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011234369A (ja) * 2010-04-28 2011-11-17 ▲華▼▲為▼▲終▼端有限公司 モバイル・ネットワーク接続の装置、システム、及び方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011234369A (ja) * 2010-04-28 2011-11-17 ▲華▼▲為▼▲終▼端有限公司 モバイル・ネットワーク接続の装置、システム、及び方法
US9420636B2 (en) 2010-04-28 2016-08-16 Huawei Technologies Co., Ltd. Mobile network device using a wireless SD card that uses SCSI to SD command conversion

Similar Documents

Publication Publication Date Title
US6594505B1 (en) Mobile telephone system capable of coping with a variety of mobile radio telephone systems by a single mobile radio telephone
US7272413B2 (en) System and method for supporting multimode communication in a mobile network
JP3566663B2 (ja) 情報処理装置、クロック制御方法
KR100956969B1 (ko) 음성 데이터 무선 주파수 집적 회로
KR100963209B1 (ko) 셀룰러폰 집적회로 및 그 애플리케이션
JP2006080671A (ja) マルチバンド無線機
JP2001195553A (ja) 無線インタフェース機能内蔵icカード、アンテナモジュール、情報処理装置
WO2014128815A1 (ja) 無線通信装置及びこの無線通信装置の起動方法
JP2003091707A (ja) カード型端末
US7050779B2 (en) Semiconductor integrated circuit device
US6526270B1 (en) IrDA modulation/demodulation integrated circuit device
JP3572034B2 (ja) 電波受信機能付電子時計
RU2207728C2 (ru) Способ отображения сообщения о требовании регистрации на терминале местной линии радиосвязи
JP2004201108A (ja) 高周波信号受信装置
JP2004040556A (ja) 情報機器装置
WO2004025849A1 (ja) 通信用半導体集積回路および無線通信システム
JP3622876B2 (ja) 送受信装置及び携帯無線機
JP3462737B2 (ja) チューナ
JP2001285061A (ja) Pll周波数シンセサイザ回路
JPH0514225A (ja) スーパーヘテロダイン受信機および受信用1チツプic
JP3879531B2 (ja) 無線通信装置
JPH11168405A (ja) 無線回路とそれを用いた移動無線機
JP2004135221A (ja) ソフトウェアラジオ、その制御方法、ならびに、情報記録媒体
JP5402709B2 (ja) アンテナスイッチ制御装置及びその方法
JP3499430B2 (ja) Rfモジュレータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070213