JP2003086539A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003086539A JP2003086539A JP2001271538A JP2001271538A JP2003086539A JP 2003086539 A JP2003086539 A JP 2003086539A JP 2001271538 A JP2001271538 A JP 2001271538A JP 2001271538 A JP2001271538 A JP 2001271538A JP 2003086539 A JP2003086539 A JP 2003086539A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- chip
- wafer
- manufacturing
- semiconductor lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】
【課題】薄膜ＬＳＩウエハからチップを分離する際の欠
けや亀裂が減少し、ダイシングテープから取り外すとき
の破損が少ない半導体装置の製造方法を提供すること。 【解決手段】半導体素子の形成された半導体ＬＳＩウエ
ハ１５０を裏面から研削し、研削された半導体ＬＳＩウ
エハ１５０を支持基板２４０に被着し、支持基板２４０
に被着した半導体ＬＳＩウエハ１５０をダイシングし、
各半導体ＬＳＩチップ１７０を分離するようにした半導
体装置の製造方法。分離の前と後で各半導体素子の特性
を評価することが好ましい。
けや亀裂が減少し、ダイシングテープから取り外すとき
の破損が少ない半導体装置の製造方法を提供すること。 【解決手段】半導体素子の形成された半導体ＬＳＩウエ
ハ１５０を裏面から研削し、研削された半導体ＬＳＩウ
エハ１５０を支持基板２４０に被着し、支持基板２４０
に被着した半導体ＬＳＩウエハ１５０をダイシングし、
各半導体ＬＳＩチップ１７０を分離するようにした半導
体装置の製造方法。分離の前と後で各半導体素子の特性
を評価することが好ましい。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウエハから
半導体装置を製造する方法に関する。
半導体装置を製造する方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法について
は、例えば、特開平７−２８８２７０号公報に記載され
ている。この製造方法を図１を用いて説明する。シリコ
ン基板上に半導体素子が形成されている半導体ＬＳＩウ
エハ１５０を真空チャック１４０に吸着固定する。次
に、制御系１２０でコントロールしながらプローバ１１
０を移動させてプローブ１００を半導体素子に形成され
ている電極パット１３０に接触させて半導体素子の動作
を確認する（図１（ａ））。次に、ウエハリング２００
に取り付かれたダイシングテープ１８０の接着剤１９０
が設けられた側に、半導体ＬＳＩウエハ１５０の半導体
素子が形成されていない面を貼り付けた後、真空チャッ
ク１４０に吸着固定し、ダイシングブレード１６０を用
いて個々の半導体ＬＳＩチップ１７０に分離する（図１
（ｂ））。次に、ダイシングテープ１８０の接着剤１９
０を、例えば、加熱して接着力を弱め、個々に分離され
た半導体ＬＳＩチップ１７０を真空ピンセット２１０を
用いて吸着し、チップトレイ２２０上に整列させる（図
１（ｃ））。
は、例えば、特開平７−２８８２７０号公報に記載され
ている。この製造方法を図１を用いて説明する。シリコ
ン基板上に半導体素子が形成されている半導体ＬＳＩウ
エハ１５０を真空チャック１４０に吸着固定する。次
に、制御系１２０でコントロールしながらプローバ１１
０を移動させてプローブ１００を半導体素子に形成され
ている電極パット１３０に接触させて半導体素子の動作
を確認する（図１（ａ））。次に、ウエハリング２００
に取り付かれたダイシングテープ１８０の接着剤１９０
が設けられた側に、半導体ＬＳＩウエハ１５０の半導体
素子が形成されていない面を貼り付けた後、真空チャッ
ク１４０に吸着固定し、ダイシングブレード１６０を用
いて個々の半導体ＬＳＩチップ１７０に分離する（図１
（ｂ））。次に、ダイシングテープ１８０の接着剤１９
０を、例えば、加熱して接着力を弱め、個々に分離され
た半導体ＬＳＩチップ１７０を真空ピンセット２１０を
用いて吸着し、チップトレイ２２０上に整列させる（図
１（ｃ））。
【０００３】
【発明が解決しようとする課題】近年、１〜２００ミク
ロン程度の厚さの薄膜半導体ＬＳＩチップが用いられて
いる。例えば、薄膜半導体ＬＳＩチップをカードに埋め
込んだ、いわゆるＩＣカード等が提案されている。上記
従来技術は、このような薄膜半導体ＬＳＩチップの製造
については配慮されていなかった。まず、図１（ａ）に
示したように、薄膜ＬＳＩウエハの動作確認を行なう
際、ウエハを保持している状態は、剛性でないダイシン
グテープ上で固定されているため、動作確認をする度に
ウエハ内のデバイスに点圧荷重、曲げ荷重が係り、測定
場所に荷重が集中して亀裂が発生してしまう。また、前
記の保持状態でダイシング加工を行なうと、通常の厚い
半導体ウエハ（厚み０．５ｍｍ）と比べて、ダイシング
中に起こるダイシングブレードのブレの影響でチップ輪
郭に欠けが多量発生してしまう。また、前記の加工方法
で得られたチップの動作確認を行なうとダイシング中に
発生した欠け部よりチップ内部に亀裂が入り、良好なチ
ップ取得が困難であった。
ロン程度の厚さの薄膜半導体ＬＳＩチップが用いられて
いる。例えば、薄膜半導体ＬＳＩチップをカードに埋め
込んだ、いわゆるＩＣカード等が提案されている。上記
従来技術は、このような薄膜半導体ＬＳＩチップの製造
については配慮されていなかった。まず、図１（ａ）に
示したように、薄膜ＬＳＩウエハの動作確認を行なう
際、ウエハを保持している状態は、剛性でないダイシン
グテープ上で固定されているため、動作確認をする度に
ウエハ内のデバイスに点圧荷重、曲げ荷重が係り、測定
場所に荷重が集中して亀裂が発生してしまう。また、前
記の保持状態でダイシング加工を行なうと、通常の厚い
半導体ウエハ（厚み０．５ｍｍ）と比べて、ダイシング
中に起こるダイシングブレードのブレの影響でチップ輪
郭に欠けが多量発生してしまう。また、前記の加工方法
で得られたチップの動作確認を行なうとダイシング中に
発生した欠け部よりチップ内部に亀裂が入り、良好なチ
ップ取得が困難であった。
【０００４】本発明の目的は、薄膜ＬＳＩウエハからチ
ップを分離する際の欠けや亀裂を減少させた半導体装置
の製造方法を提供することにある。
ップを分離する際の欠けや亀裂を減少させた半導体装置
の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、半導体素子の形
成された半導体ウエハを裏面から研削する第１工程、研
削された半導体ウエハを支持基板に被着する第２工程、
支持基板に被着した半導体ウエハをダイシングし、各半
導体装置を分離する第３工程を設けるようにしたもので
ある。
に、本発明の半導体装置の製造方法は、半導体素子の形
成された半導体ウエハを裏面から研削する第１工程、研
削された半導体ウエハを支持基板に被着する第２工程、
支持基板に被着した半導体ウエハをダイシングし、各半
導体装置を分離する第３工程を設けるようにしたもので
ある。
【０００６】上記の第３工程の後に、分離された半導体
装置内の半導体素子の特性を評価する第４工程を設ける
ことが好ましい。特性の評価は、支持基板に被着した状
態で或いは支持基板から分離して剛体上で行なうことが
好ましい。また、上記の第２工程と第３工程の間にも半
導体素子の特性を評価する工程を設けることが好まし
い。また、研削された半導体ウエハの厚さは、１〜２０
０ミクロンであることが好ましい。
装置内の半導体素子の特性を評価する第４工程を設ける
ことが好ましい。特性の評価は、支持基板に被着した状
態で或いは支持基板から分離して剛体上で行なうことが
好ましい。また、上記の第２工程と第３工程の間にも半
導体素子の特性を評価する工程を設けることが好まし
い。また、研削された半導体ウエハの厚さは、１〜２０
０ミクロンであることが好ましい。
【０００７】
【発明の実施の形態】〈実施例１〉図２は、本発明の第
１の実施例の製造工程図である。まず、半導体ＬＳＩウ
エハ１５０上に積層された電極パット１３０（図では半
導体ＬＳＩウエハの下側）表面に支持体２７０の接着剤
１９０側を貼り付ける（図２（ａ））。次に、真空チャ
ック１４０に支持体２７０の接着剤１９０側と反対側を
吸着固定後、半導体ＬＳＩウエハ１５０の裏面を砥石２
３０で研削し（図２（ｂ））、約２００ミクロンの厚さ
とする。さらにスピンエッチングにより約５０ミクロン
の厚さとする。この厚さは１〜２００ミクロン程度が好
ましく、３０〜１００ミクロン程度がより好ましく、５
０〜８０ミクロン程度が最も好ましい。
１の実施例の製造工程図である。まず、半導体ＬＳＩウ
エハ１５０上に積層された電極パット１３０（図では半
導体ＬＳＩウエハの下側）表面に支持体２７０の接着剤
１９０側を貼り付ける（図２（ａ））。次に、真空チャ
ック１４０に支持体２７０の接着剤１９０側と反対側を
吸着固定後、半導体ＬＳＩウエハ１５０の裏面を砥石２
３０で研削し（図２（ｂ））、約２００ミクロンの厚さ
とする。さらにスピンエッチングにより約５０ミクロン
の厚さとする。この厚さは１〜２００ミクロン程度が好
ましく、３０〜１００ミクロン程度がより好ましく、５
０〜８０ミクロン程度が最も好ましい。
【０００８】次に、紫外線により接着剤１９０の接着力
を弱め、支持体２７０を剥離する。一方、支持基板２４
０表面に接着剤１９０を塗布し、先に研削した半導体Ｌ
ＳＩウエハ１５０の研削面側と支持基板２４０の接着剤
１９０側を接着固定する。支持基板はアルミニウムより
も剛性があり、薄膜ＬＳＩウエハより厚い基板を使い、
低価格で再利用が可能なガラス、シリコン基板、メタル
等が用いられる。また、接着剤１９０は、熱、光、溶剤
等で剥離可能な接着剤を使用する。次に、真空チャック
１４０に吸着固定し、プローバ１１０を制御系１２０で
コントロールしながら移動させてプローブ１００を半導
体ＬＳＩウエハ１５０の電極パット１３０の表面に接触
させ、複数個同時に半導体ＬＳＩウエハ１５０の動作を
確認する（図２（ｃ））。次に、ウエハリング２００に
取り付けられたダイシングテープ１８０の接着剤１９０
側に支持基板２４０の裏側を貼りつけた後、ダイシング
テープ１８０を真空チャック１４０に吸着固定し、ダイ
シングブレード１６０を半導体ＬＳＩウエハ１５０表面
上のスクライブラインに合わせて支持基板２４０も含め
てフルカットダイシングする（図２（ｄ））。
を弱め、支持体２７０を剥離する。一方、支持基板２４
０表面に接着剤１９０を塗布し、先に研削した半導体Ｌ
ＳＩウエハ１５０の研削面側と支持基板２４０の接着剤
１９０側を接着固定する。支持基板はアルミニウムより
も剛性があり、薄膜ＬＳＩウエハより厚い基板を使い、
低価格で再利用が可能なガラス、シリコン基板、メタル
等が用いられる。また、接着剤１９０は、熱、光、溶剤
等で剥離可能な接着剤を使用する。次に、真空チャック
１４０に吸着固定し、プローバ１１０を制御系１２０で
コントロールしながら移動させてプローブ１００を半導
体ＬＳＩウエハ１５０の電極パット１３０の表面に接触
させ、複数個同時に半導体ＬＳＩウエハ１５０の動作を
確認する（図２（ｃ））。次に、ウエハリング２００に
取り付けられたダイシングテープ１８０の接着剤１９０
側に支持基板２４０の裏側を貼りつけた後、ダイシング
テープ１８０を真空チャック１４０に吸着固定し、ダイ
シングブレード１６０を半導体ＬＳＩウエハ１５０表面
上のスクライブラインに合わせて支持基板２４０も含め
てフルカットダイシングする（図２（ｄ））。
【０００９】その後、真空チャック１４０を９０度回転
させて、もう一方向にも同様にダイシングする。図６
は、図２（ｄ）の状態の平面図である。図２（ｄ）に示
す状態では、図６の縦方向にダイシングしているが、上
述のように９０度回転させて、図６の横方向にもダイシ
ングする。なお、このダイシングは、支持基板２４０の
厚みの途中まで加工するハーフカット法でもよい。次
に、制御系１２０でコントロールしながらプローバ１１
０を移動させ、支持基板２４０と一体化して分離された
個々の半導体ＬＳＩチップ１７０の電極パット１３０に
プローブ１００を接触させて分離後の半導体ＬＳＩチッ
プ１７０の動作を確認する（図２（ｅ））。
させて、もう一方向にも同様にダイシングする。図６
は、図２（ｄ）の状態の平面図である。図２（ｄ）に示
す状態では、図６の縦方向にダイシングしているが、上
述のように９０度回転させて、図６の横方向にもダイシ
ングする。なお、このダイシングは、支持基板２４０の
厚みの途中まで加工するハーフカット法でもよい。次
に、制御系１２０でコントロールしながらプローバ１１
０を移動させ、支持基板２４０と一体化して分離された
個々の半導体ＬＳＩチップ１７０の電極パット１３０に
プローブ１００を接触させて分離後の半導体ＬＳＩチッ
プ１７０の動作を確認する（図２（ｅ））。
【００１０】上記の製造工程を行なうことにより、チッ
プ厚みが薄膜でも支持基板と一体化されているため、ダ
イシングによって分離されても欠け、亀裂が防止でき
る。それで、プローブによる測定のときに電極パット部
に集中荷重が係ってもチップ内にストレスが残っておら
ず、チップが破壊することなく、安定性良く動作確認が
できる。また、分離後の支持基板は、低価格、無公害で
再利用が可能であるため材料費の削減にもつながる。
プ厚みが薄膜でも支持基板と一体化されているため、ダ
イシングによって分離されても欠け、亀裂が防止でき
る。それで、プローブによる測定のときに電極パット部
に集中荷重が係ってもチップ内にストレスが残っておら
ず、チップが破壊することなく、安定性良く動作確認が
できる。また、分離後の支持基板は、低価格、無公害で
再利用が可能であるため材料費の削減にもつながる。
【００１１】〈実施例２〉図３は、本発明の第２の実施
例の製造工程図である。まず、半導体ＬＳＩウエハ１５
０の電極パット１３０表面にレジスト２５０を塗布し、
９０℃に設定された乾燥炉に入れてレジスト２５０を乾
燥させる。レジスト２５０に代えるものとして、酸化ケ
イ素、シリコンナイトライド、ポリイミド等を用いるこ
ともできる。その後、支持体２７０の接着剤１９０側に
半導体ＬＳＩウエハ１５０表面に塗布されたレジスト２
５０面を貼りつける（図３（ａ））。次に、真空チャッ
ク１４０に吸着固定後、半導体ＬＳＩウエハ１５０の裏
面を砥石２３０で研削する（図３（ｂ））。次に、支持
基板２４０表面に接着剤１９０を塗布し、研削された半
導体ＬＳＩウエハ１５０から、実施例１と同様にして支
持体２７０を接着剤１９０を除き、半導体ＬＳＩウエハ
１５０の裏面を支持基板２４０に塗布された接着剤１９
０側に接着させる。次に、真空チャック１４０に吸着固
定し、制御系１２０でコントロールしながらプローバ１
１０を移動させてプローブ１００を半導体ＬＳＩウエハ
１５０の電極パット１３０表面に接触させて複数個同時
に半導体ＬＳＩウエハ１５０の動作を確認する（図３
（ｃ））。
例の製造工程図である。まず、半導体ＬＳＩウエハ１５
０の電極パット１３０表面にレジスト２５０を塗布し、
９０℃に設定された乾燥炉に入れてレジスト２５０を乾
燥させる。レジスト２５０に代えるものとして、酸化ケ
イ素、シリコンナイトライド、ポリイミド等を用いるこ
ともできる。その後、支持体２７０の接着剤１９０側に
半導体ＬＳＩウエハ１５０表面に塗布されたレジスト２
５０面を貼りつける（図３（ａ））。次に、真空チャッ
ク１４０に吸着固定後、半導体ＬＳＩウエハ１５０の裏
面を砥石２３０で研削する（図３（ｂ））。次に、支持
基板２４０表面に接着剤１９０を塗布し、研削された半
導体ＬＳＩウエハ１５０から、実施例１と同様にして支
持体２７０を接着剤１９０を除き、半導体ＬＳＩウエハ
１５０の裏面を支持基板２４０に塗布された接着剤１９
０側に接着させる。次に、真空チャック１４０に吸着固
定し、制御系１２０でコントロールしながらプローバ１
１０を移動させてプローブ１００を半導体ＬＳＩウエハ
１５０の電極パット１３０表面に接触させて複数個同時
に半導体ＬＳＩウエハ１５０の動作を確認する（図３
（ｃ））。
【００１２】次に、ウエハリング２００に取り付けられ
たダイシングテープ１８０の接着剤１９０側に支持基板
２４０の裏側を貼りつけた後、ダイシングテープ１８０
を真空チャック１４０に吸着固定し、レジスト２５０を
所定のパターンとし、レジスト２５０のパターンをマス
クにドライエッチング用のガス２６０で半導体ＬＳＩウ
エハ１５０をエッチングすることにより、半導体ＬＳＩ
チップ１７０の輪郭に亀裂、欠け等が生じない半導体Ｌ
ＳＩチップ１７０を得ることできる（図３（ｄ））。そ
の後、支持基板２４０をダイシングテープ１８０から取
り外し、真空チャック１４０に吸着固定し、プローバ１
１０を制御系１２０でコントロールしながら移動させ、
プローブ１００を分離された個々の半導体ＬＳＩチップ
１７０の電極パット１３０表面に接触させて半導体ＬＳ
Ｉチップ１７０の動作を確認する（図３（ｅ））。
たダイシングテープ１８０の接着剤１９０側に支持基板
２４０の裏側を貼りつけた後、ダイシングテープ１８０
を真空チャック１４０に吸着固定し、レジスト２５０を
所定のパターンとし、レジスト２５０のパターンをマス
クにドライエッチング用のガス２６０で半導体ＬＳＩウ
エハ１５０をエッチングすることにより、半導体ＬＳＩ
チップ１７０の輪郭に亀裂、欠け等が生じない半導体Ｌ
ＳＩチップ１７０を得ることできる（図３（ｄ））。そ
の後、支持基板２４０をダイシングテープ１８０から取
り外し、真空チャック１４０に吸着固定し、プローバ１
１０を制御系１２０でコントロールしながら移動させ、
プローブ１００を分離された個々の半導体ＬＳＩチップ
１７０の電極パット１３０表面に接触させて半導体ＬＳ
Ｉチップ１７０の動作を確認する（図３（ｅ））。
【００１３】上記の製造工程を行なうことにより、チッ
プ厚みが薄膜でも支持基板と一体化されているため、ダ
イシングによって分離されても欠け、亀裂が防止でき
る。それで、プローブによる測定のときに電極パット部
に集中荷重が係ってもチップ内にストレスが残っていな
いのでチップが破壊することなく、安定性良く動作確認
ができる。また、分離後の支持基板は、低価格、無公害
で再利用が可能であるため材料費の削減にもつながる。
プ厚みが薄膜でも支持基板と一体化されているため、ダ
イシングによって分離されても欠け、亀裂が防止でき
る。それで、プローブによる測定のときに電極パット部
に集中荷重が係ってもチップ内にストレスが残っていな
いのでチップが破壊することなく、安定性良く動作確認
ができる。また、分離後の支持基板は、低価格、無公害
で再利用が可能であるため材料費の削減にもつながる。
【００１４】〈実施例３〉図４は、本発明の第３の実施
例の製造工程図である。第１の実施例と同様にして裏面
を砥石で研削した半導体ＬＳＩウエハ１５０を支持基板
２４０の接着剤１９０側を接着固定し、半導体ＬＳＩウ
エハ１５０の動作を確認し、図２（ｄ）に示したように
ダイシングテープ１８０上でフルカットダイシングする
（図４（ａ））。その後、真空チャック１４０を９０度
回転させて、もう一方向にも同様にダイシングする。さ
らに図２（ｅ）に示したと同様にして、分離後の半導体
ＬＳＩチップ１７０の動作確認を複数個同時に行なう
（図４（ｂ））。
例の製造工程図である。第１の実施例と同様にして裏面
を砥石で研削した半導体ＬＳＩウエハ１５０を支持基板
２４０の接着剤１９０側を接着固定し、半導体ＬＳＩウ
エハ１５０の動作を確認し、図２（ｄ）に示したように
ダイシングテープ１８０上でフルカットダイシングする
（図４（ａ））。その後、真空チャック１４０を９０度
回転させて、もう一方向にも同様にダイシングする。さ
らに図２（ｅ）に示したと同様にして、分離後の半導体
ＬＳＩチップ１７０の動作確認を複数個同時に行なう
（図４（ｂ））。
【００１５】次に、個々に分離され、支持基板と一体化
された半導体ＬＳＩチップ１７０の電極パット１３０側
を真空ピンセット２１０で吸着し、ダイシングテープ１
８０の粘着剤１９０上から取り外す（図４（ｃ））。そ
の後、取り外した半導体ＬＳＩチップ１７０の支持基板
２４０側を別の真空ピンセット２１０で吸着し、ＰＥＴ
材２８０上に接着固定された異方導電性接着剤２９０に
半導体ＬＳＩチップ１７０の電極パット１３０面側を接
着と同時に真空ピンセットに熱を伝え、支持基板と一体
となっている接着剤の粘着力を緩和させて半導体ＬＳＩ
チップと接着剤１９０を分離させる（図４（ｄ））。
された半導体ＬＳＩチップ１７０の電極パット１３０側
を真空ピンセット２１０で吸着し、ダイシングテープ１
８０の粘着剤１９０上から取り外す（図４（ｃ））。そ
の後、取り外した半導体ＬＳＩチップ１７０の支持基板
２４０側を別の真空ピンセット２１０で吸着し、ＰＥＴ
材２８０上に接着固定された異方導電性接着剤２９０に
半導体ＬＳＩチップ１７０の電極パット１３０面側を接
着と同時に真空ピンセットに熱を伝え、支持基板と一体
となっている接着剤の粘着力を緩和させて半導体ＬＳＩ
チップと接着剤１９０を分離させる（図４（ｄ））。
【００１６】その後、上下のＰＥＴ材を張り合わせてカ
ード構造にすることで、薄くて曲げに強くＰＥＴ材表面
には凹凸がなく、平坦に接着されたシンプルな構造であ
るカードを製造できた。
ード構造にすることで、薄くて曲げに強くＰＥＴ材表面
には凹凸がなく、平坦に接着されたシンプルな構造であ
るカードを製造できた。
【００１７】上記の製造工程を行なうことにより、チッ
プ厚みが薄膜でも支持基板と一体化されているため、ダ
イシングによって分離されても欠け、亀裂が防止でき
る。それで、プローブによる測定のときに電極パット部
に集中荷重が係ってもチップ内にストレスが残っていな
いのでチップが破壊することなく、安定性良く動作確認
ができる。また、分離後の支持基板は、低価格、無公害
で再利用が可能であるため材料費の削減にもつながる。
また、支持基板と一体化されているため、破損すること
なく任意の場所へ移動できる。さらに、支持基板より剥
離することが可能なため、薄くて、曲げに強く平坦性が
向上したシンプルな構造のＩＣカードが得られる。
プ厚みが薄膜でも支持基板と一体化されているため、ダ
イシングによって分離されても欠け、亀裂が防止でき
る。それで、プローブによる測定のときに電極パット部
に集中荷重が係ってもチップ内にストレスが残っていな
いのでチップが破壊することなく、安定性良く動作確認
ができる。また、分離後の支持基板は、低価格、無公害
で再利用が可能であるため材料費の削減にもつながる。
また、支持基板と一体化されているため、破損すること
なく任意の場所へ移動できる。さらに、支持基板より剥
離することが可能なため、薄くて、曲げに強く平坦性が
向上したシンプルな構造のＩＣカードが得られる。
【００１８】〈実施例４〉図５は、本発明の第４の実施
例の製造工程図である。第１の実施例と同様にして裏面
を砥石で研削した半導体ＬＳＩウエハ１５０を支持基板
２４０の接着剤１９０側を接着固定し、半導体ＬＳＩウ
エハ１５０の動作を確認し、図２（ｄ）に示したように
ダイシングテープ１８０上でフルカットダイシングする
（図５（ａ））。その後、真空チャック１４０を９０度
回転させて、もう一方向にも同様にダイシングする。さ
らに図２（ｅ）に示したと同様にして、分離後の半導体
ＬＳＩチップ１７０の動作確認を複数個同時に行なう
（図５（ｂ））。
例の製造工程図である。第１の実施例と同様にして裏面
を砥石で研削した半導体ＬＳＩウエハ１５０を支持基板
２４０の接着剤１９０側を接着固定し、半導体ＬＳＩウ
エハ１５０の動作を確認し、図２（ｄ）に示したように
ダイシングテープ１８０上でフルカットダイシングする
（図５（ａ））。その後、真空チャック１４０を９０度
回転させて、もう一方向にも同様にダイシングする。さ
らに図２（ｅ）に示したと同様にして、分離後の半導体
ＬＳＩチップ１７０の動作確認を複数個同時に行なう
（図５（ｂ））。
【００１９】次に、個々に分離され、支持基板と一体化
された半導体ＬＳＩチップ１７０の電極パット１３０側
を真空ピンセット２１０で吸着し、その状態で真空ピン
セット２１０に熱をかけることによって接着剤１９０の
粘着効果を低下させて接着剤１９０と半導体ＬＳＩチッ
プ１７０を分離させる（図５（ｃ））。次に、剛性があ
り、表面に凹部を持つチップトレイ２２０に分離された
半導体ＬＳＩチップ１７０を入れた後、複数個同時に測
定可能なプローバ１１０を用いて剥離後の動作確認を行
なう（図５（ｄ））。
された半導体ＬＳＩチップ１７０の電極パット１３０側
を真空ピンセット２１０で吸着し、その状態で真空ピン
セット２１０に熱をかけることによって接着剤１９０の
粘着効果を低下させて接着剤１９０と半導体ＬＳＩチッ
プ１７０を分離させる（図５（ｃ））。次に、剛性があ
り、表面に凹部を持つチップトレイ２２０に分離された
半導体ＬＳＩチップ１７０を入れた後、複数個同時に測
定可能なプローバ１１０を用いて剥離後の動作確認を行
なう（図５（ｄ））。
【００２０】上記製造工程を行なうことにより、ダイシ
ングテープ上で分離された状態から半導体ＬＳＩチップ
のみを取り外すことができるため、チップ内にストレス
が残っておらず、測定する際のチップ破損がなくなり、
歩留まりが向上し、高信頼性の半導体装置が得られる。
ングテープ上で分離された状態から半導体ＬＳＩチップ
のみを取り外すことができるため、チップ内にストレス
が残っておらず、測定する際のチップ破損がなくなり、
歩留まりが向上し、高信頼性の半導体装置が得られる。
【００２１】上記の製造工程を行なうことにより、チッ
プ厚みが薄膜でも支持基板と一体化されているため、ダ
イシングによって分離されても欠け、亀裂が防止でき
る。それで、プローブによる測定のときに電極パット部
に集中荷重が係ってもチップ内にストレスが残っていな
いのでチップが破壊することなく、安定性良く動作確認
ができる。また、分離後の支持基板は、低価格、無公害
で再利用が可能であるため材料費の削減にもつながる。
プ厚みが薄膜でも支持基板と一体化されているため、ダ
イシングによって分離されても欠け、亀裂が防止でき
る。それで、プローブによる測定のときに電極パット部
に集中荷重が係ってもチップ内にストレスが残っていな
いのでチップが破壊することなく、安定性良く動作確認
ができる。また、分離後の支持基板は、低価格、無公害
で再利用が可能であるため材料費の削減にもつながる。
【００２２】
【発明の効果】以上に詳しく説明したように、本発明に
よれば、支持基板と一体となった半導体ＬＳＩウエハよ
り半導体ＬＳＩチップを分離するので、分離された半導
体ＬＳＩチップの輪郭部に欠け、亀裂が発生しにくいた
め、プローブによる測定のときに電極パット部に集中荷
重が係ってもチップ内にストレスが残っておらず、チッ
プが破壊することなく、安定性良く動作確認ができる。
よれば、支持基板と一体となった半導体ＬＳＩウエハよ
り半導体ＬＳＩチップを分離するので、分離された半導
体ＬＳＩチップの輪郭部に欠け、亀裂が発生しにくいた
め、プローブによる測定のときに電極パット部に集中荷
重が係ってもチップ内にストレスが残っておらず、チッ
プが破壊することなく、安定性良く動作確認ができる。
【図１】従来方法を説明するための製造工程図。
【図２】本発明の第１の実施例の製造工程図。
【図３】本発明の第２の実施例の製造工程図。
【図４】本発明の第３の実施例の製造工程図。
【図５】本発明の第４の実施例の製造工程図。
【図６】本発明の第１の実施例の図２（ｄ）の状態の平
面図。
面図。
１００…プローブ、１１０…プローバ、１２０…制御
系、１３０…電極パット、１４０…真空チャック、１５
０…半導体ＬＳＩウエハ、１６０…ダイシングブレー
ド、１７０…半導体ＬＳＩチップ、１８０…ダイシング
テープ、１９０…接着剤、２００…ウエハリング、２１
０…真空ピンセット、２２０…チップトレイ、２３０…
砥石、２４０…支持基板、２５０…レジスト、２６０…
ガス、２７０…支持体、２８０…ＰＥＴ材、２９０…異
方導電性接着剤。
系、１３０…電極パット、１４０…真空チャック、１５
０…半導体ＬＳＩウエハ、１６０…ダイシングブレー
ド、１７０…半導体ＬＳＩチップ、１８０…ダイシング
テープ、１９０…接着剤、２００…ウエハリング、２１
０…真空ピンセット、２２０…チップトレイ、２３０…
砥石、２４０…支持基板、２５０…レジスト、２６０…
ガス、２７０…支持体、２８０…ＰＥＴ材、２９０…異
方導電性接着剤。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 山添 孝徳
東京都国分寺市東恋ヶ窪一丁目280番地
株式会社日立製作所中央研究所内
Claims (5)
- 【請求項１】半導体素子の形成された半導体ウエハを裏
面から研削する第１工程、上記研削された半導体ウエハ
を支持基板に被着する第２工程、上記支持基板に被着し
た半導体ウエハをダイシングし、各半導体装置を分離す
る第３工程を有することを特徴とする半導体装置の製造
方法。 - 【請求項２】上記第３工程の後に、上記分離された半導
体装置内の半導体素子の特性を評価する第４工程を有す
ることを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】上記第２工程と第３工程の間に、上記半導
体素子の特性を評価する工程を有することを特徴とする
請求項１又は２記載の半導体装置の製造方法。 - 【請求項４】上記研削された半導体ウエハの厚さは、１
〜２００ミクロンであることを特徴とする請求項１から
３の何れか一に記載の半導体装置の製造方法。 - 【請求項５】上記支持基板の厚さは、上記研削された半
導体ウエハの厚みより厚いことを特徴とする請求項１か
ら４の何れか一に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001271538A JP2003086539A (ja) | 2001-09-07 | 2001-09-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001271538A JP2003086539A (ja) | 2001-09-07 | 2001-09-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003086539A true JP2003086539A (ja) | 2003-03-20 |
Family
ID=19097032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001271538A Pending JP2003086539A (ja) | 2001-09-07 | 2001-09-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003086539A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1529753A3 (en) * | 2003-11-05 | 2006-01-25 | Akustica Inc. | Fabrication of ultrathin form factor mems microphones and microspeakers |
| JP2010219178A (ja) * | 2009-03-16 | 2010-09-30 | Disco Abrasive Syst Ltd | 接着剤層の形成方法及びウエーハの取り扱い方法 |
-
2001
- 2001-09-07 JP JP2001271538A patent/JP2003086539A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1529753A3 (en) * | 2003-11-05 | 2006-01-25 | Akustica Inc. | Fabrication of ultrathin form factor mems microphones and microspeakers |
| JP2010219178A (ja) * | 2009-03-16 | 2010-09-30 | Disco Abrasive Syst Ltd | 接着剤層の形成方法及びウエーハの取り扱い方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11791307B2 (en) | DBI to SI bonding for simplified handle wafer | |
| JP3197788B2 (ja) | 半導体装置の製造方法 | |
| EP2575163B1 (en) | Improved debonding equipment and methods for debonding temporary bonded wafers | |
| JP5151104B2 (ja) | 電子部品の製造方法 | |
| JP2001326206A (ja) | 半導体ウエーハの薄型化方法及び薄型半導体ウエーハ | |
| EP1484791A1 (en) | Dicing method, method of inspecting integrated circuit element, substrate holding device, and pressure sensitive adhesive film | |
| KR20130018236A (ko) | 얇은 웨이퍼 캐리어 | |
| JP2003031524A (ja) | 半導体装置およびその製造方法 | |
| CN110265346B (zh) | 晶圆的加工方法 | |
| JPH11307488A (ja) | 半導体装置、その製造方法、加工ガイドおよびその加工装置 | |
| JP2000216123A (ja) | ウエハの裏面研削およびダイシング方法 | |
| JP2001523046A (ja) | 回路を備える半導体ウェハをシンニングするための方法および同方法によって作られるウェハ | |
| US20100051190A1 (en) | Method for applying an adhesive layer on thin cut semiconductor chips of semiconductor wafers | |
| JP2006303329A (ja) | シリコン基板の薄板加工方法およびそれに用いられる加工装置 | |
| JP2003086539A (ja) | 半導体装置の製造方法 | |
| JP3803214B2 (ja) | 半導体装置の製造方法 | |
| TWI762698B (zh) | 基板處理方法 | |
| JP2003124147A (ja) | 半導体装置の製造方法 | |
| JP2003086540A (ja) | 半導体装置の製造方法及びその製造装置 | |
| KR20060085848A (ko) | 뒷면 연마 후 범프 형성 공정을 포함하는 반도체 웨이퍼제조 방법 | |
| US9082713B2 (en) | Method of grinding wafer stacks to provide uniform residual silicon thickness | |
| CN117954352A (zh) | 一种晶圆处理方法及晶圆处理装置 | |
| JP3618268B2 (ja) | 半導体装置の製造方法 | |
| KR100545822B1 (ko) | 웨이퍼 단면 연마 방법 및 웨이퍼 크램프 | |
| JP2576250B2 (ja) | 薄膜素子形成方法及び薄膜素子構造 |