JP2003078393A - オンチップ自動同調技術 - Google Patents
オンチップ自動同調技術Info
- Publication number
- JP2003078393A JP2003078393A JP2002232917A JP2002232917A JP2003078393A JP 2003078393 A JP2003078393 A JP 2003078393A JP 2002232917 A JP2002232917 A JP 2002232917A JP 2002232917 A JP2002232917 A JP 2002232917A JP 2003078393 A JP2003078393 A JP 2003078393A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- time constant
- resistor
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000012545 processing Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000001419 dependent effect Effects 0.000 claims 3
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 8
- 230000004044 response Effects 0.000 abstract description 3
- 238000012546 transfer Methods 0.000 abstract description 3
- 101000680095 Homo sapiens Transmembrane protein 53 Proteins 0.000 description 7
- 102100022244 Transmembrane protein 53 Human genes 0.000 description 7
- 101000643391 Homo sapiens Serine/arginine-rich splicing factor 11 Proteins 0.000 description 4
- 102100024991 Tetraspanin-12 Human genes 0.000 description 4
- 101000927793 Homo sapiens Neuroepithelial cell-transforming gene 1 protein Proteins 0.000 description 2
- 101001024723 Homo sapiens Nucleoporin NDC1 Proteins 0.000 description 2
- 101001124937 Homo sapiens Pre-mRNA-splicing factor 38B Proteins 0.000 description 2
- 101000631937 Homo sapiens Sodium- and chloride-dependent glycine transporter 2 Proteins 0.000 description 2
- 101000639975 Homo sapiens Sodium-dependent noradrenaline transporter Proteins 0.000 description 2
- 102100037826 Nucleoporin NDC1 Human genes 0.000 description 2
- 241000233805 Phoenix Species 0.000 description 2
- 102100028886 Sodium- and chloride-dependent glycine transporter 2 Human genes 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101000801088 Homo sapiens Transmembrane protein 201 Proteins 0.000 description 1
- 102100032830 Tetraspanin-9 Human genes 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
Landscapes
- Amplifiers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 連続時間フィルタの自動同調において使用す
る安定な処理独立性のＲＣ時定数を発生する技術を提供
する。 【解決手段】 自動同調における精密周波数応答のため
の安定な処理独立性ＲＣ時定数が、出力ノードを介して
基準電流に等しい電流を強制的に流す電圧制御型抵抗器
を使用するフィードバックループを使用して発生され
る。処理変動によって影響される時定数に対する式にお
ける唯一の項は２個の抵抗であり、それらは割合を維持
するために任意の処理変動によって一様に影響される。
フィードバックループに対するオープンループ伝達関数
はただ１個のポールを有するに過ぎない。何故ならば、
フィードバックループ内に複数個のポールを導入するよ
うなフェーズロックループやその他の複雑な回路は使用
されていないからであり、時定数同調フィルタは本質的
に安定である。
る安定な処理独立性のＲＣ時定数を発生する技術を提供
する。 【解決手段】 自動同調における精密周波数応答のため
の安定な処理独立性ＲＣ時定数が、出力ノードを介して
基準電流に等しい電流を強制的に流す電圧制御型抵抗器
を使用するフィードバックループを使用して発生され
る。処理変動によって影響される時定数に対する式にお
ける唯一の項は２個の抵抗であり、それらは割合を維持
するために任意の処理変動によって一様に影響される。
フィードバックループに対するオープンループ伝達関数
はただ１個のポールを有するに過ぎない。何故ならば、
フィードバックループ内に複数個のポールを導入するよ
うなフェーズロックループやその他の複雑な回路は使用
されていないからであり、時定数同調フィルタは本質的
に安定である。
Description
【０００１】
【発明の属する技術分野】本発明は、大略、同調回路に
関するものであって、更に詳細には、連続時間フィルタ
の自動同調において使用する安定且つ処理独立的ＲＣ時
定数を発生する技術に関するものである。
関するものであって、更に詳細には、連続時間フィルタ
の自動同調において使用する安定且つ処理独立的ＲＣ時
定数を発生する技術に関するものである。
【０００２】
【従来の技術】中間周波数（ＩＦ）通信フィルタ及びビ
デオプロセッサ等の連続時間フィルタは、通常、特定し
た周波数とマッチさせるために該フィルタ内においての
周波数同調を必要とする。既存のオンチップ自動同調技
術は、典型的に、フェーズロックループ（ＰＬＬ）を使
用し、フィードバックループ内にポールを導入し、従っ
て、安定性問題を発生する。
デオプロセッサ等の連続時間フィルタは、通常、特定し
た周波数とマッチさせるために該フィルタ内においての
周波数同調を必要とする。既存のオンチップ自動同調技
術は、典型的に、フェーズロックループ（ＰＬＬ）を使
用し、フィードバックループ内にポールを導入し、従っ
て、安定性問題を発生する。
【０００３】更に、連続時間フィルタ内の周波数応答精
度は、しばしば、製造処理トリランス、動作温度変動、
経年変化等に起因して回路毎におけるＲＣ時定数変動に
よって拘束される。
度は、しばしば、製造処理トリランス、動作温度変動、
経年変化等に起因して回路毎におけるＲＣ時定数変動に
よって拘束される。
【０００４】従って、自動同調回路内における安定なＲ
Ｃ時定数を発生する技術に対する必要性が存在してい
る。
Ｃ時定数を発生する技術に対する必要性が存在してい
る。
【０００５】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、改良した同調回路を提供することを目的と
する。本発明の別の目的とするところは、連続時間フィ
ルタの自動同調において使用することが可能な安定且つ
処理独立的なＲＣ時定数を発生する技術を提供すること
である。
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、改良した同調回路を提供することを目的と
する。本発明の別の目的とするところは、連続時間フィ
ルタの自動同調において使用することが可能な安定且つ
処理独立的なＲＣ時定数を発生する技術を提供すること
である。
【０００６】
【課題を解決するための手段】上述した従来技術の欠点
を解消するために、基準電流に等しい電流を出力ノード
を介して強制的に流すために電圧制御型抵抗器を使用す
るフィードバックループを使用して発生する精密周波数
応答用の安定な処理独立性ＲＣ時定数をオンチップ自動
同調において使用するために提供することが本発明の１
つの目的である。処理変動によって影響される時定数に
対する式における唯一の項は２つの抵抗であり、それら
は割合を維持するために如何なる処理変動によっても一
様に影響される。フィードバックループ用のオープンル
ープ伝達関数は１個のポールを包含するに過ぎない。何
故ならば、フィードバックループ内に複数個のポールを
導入するフェーズロックループ又はその他の複雑な回路
は使用されていないからであり、時定数同調用フィルタ
は本質的に安定である。
を解消するために、基準電流に等しい電流を出力ノード
を介して強制的に流すために電圧制御型抵抗器を使用す
るフィードバックループを使用して発生する精密周波数
応答用の安定な処理独立性ＲＣ時定数をオンチップ自動
同調において使用するために提供することが本発明の１
つの目的である。処理変動によって影響される時定数に
対する式における唯一の項は２つの抵抗であり、それら
は割合を維持するために如何なる処理変動によっても一
様に影響される。フィードバックループ用のオープンル
ープ伝達関数は１個のポールを包含するに過ぎない。何
故ならば、フィードバックループ内に複数個のポールを
導入するフェーズロックループ又はその他の複雑な回路
は使用されていないからであり、時定数同調用フィルタ
は本質的に安定である。
【０００７】以上の説明は、以下に続く本発明の詳細な
説明を当業者がより良く理解するように本発明の特徴及
び技術的利点において広義に説明したものである。本発
明の要旨を形成する本発明の付加的な特徴及び利点につ
いて以下に説明する。当業者によって理解されるよう
に、本発明と同一の目的を達成するために、修正を行う
か又はその他の構成をデザインする基礎として本明細書
に記載した概念及び特定の実施例を当業者が容易に使用
することが可能である。当業者によって理解されるよう
に、このような均等な構成は本発明の技術的範囲を逸脱
するものではない。
説明を当業者がより良く理解するように本発明の特徴及
び技術的利点において広義に説明したものである。本発
明の要旨を形成する本発明の付加的な特徴及び利点につ
いて以下に説明する。当業者によって理解されるよう
に、本発明と同一の目的を達成するために、修正を行う
か又はその他の構成をデザインする基礎として本明細書
に記載した概念及び特定の実施例を当業者が容易に使用
することが可能である。当業者によって理解されるよう
に、このような均等な構成は本発明の技術的範囲を逸脱
するものではない。
【０００８】
【発明の実施の形態】以下に説明する図１及び２及び本
明細書における本発明の原理を説明するために使用する
実施例は単に例示的なものであって、本発明の技術的範
囲を制限するために解釈されるべきものではない。当業
者によって理解されるように、本発明の原理は任意の適
宜に構成した装置において実現することが可能である。
明細書における本発明の原理を説明するために使用する
実施例は単に例示的なものであって、本発明の技術的範
囲を制限するために解釈されるべきものではない。当業
者によって理解されるように、本発明の原理は任意の適
宜に構成した装置において実現することが可能である。
【０００９】図１は本発明の１実施例に基づく自動同調
において使用するＲＣ時定数回路を示している。本発明
のＲＣ時定数回路構成は、安定なタイマー（例えば、ク
リスタルオシレータ）及び安定な電流源が使用可能であ
ることを仮定している。回路１００は方形波発生器１０
１を有しており、それは安定なクロック信号ＣＬＫによ
ってトリガされ且つ方形波発生器１０１の入力端子Ｉi
と接地電圧ｇｎｄとの間に接続されている電流源Ｉ1か
らの電流を入力として受取る。抵抗Ｒ1が方形波発生器
の入力端子Ｒiと接地電圧ｇｎｄとの間に接続してい
る。方形波発生器１０１が電流源Ｉ1からの入力電流と
抵抗器Ｒ1の抵抗（値）との積に等しい振幅を有する方
形波を供給する。従って、ノードＮＥＴ１における信号
は次式のとおりである。
において使用するＲＣ時定数回路を示している。本発明
のＲＣ時定数回路構成は、安定なタイマー（例えば、ク
リスタルオシレータ）及び安定な電流源が使用可能であ
ることを仮定している。回路１００は方形波発生器１０
１を有しており、それは安定なクロック信号ＣＬＫによ
ってトリガされ且つ方形波発生器１０１の入力端子Ｉi
と接地電圧ｇｎｄとの間に接続されている電流源Ｉ1か
らの電流を入力として受取る。抵抗Ｒ1が方形波発生器
の入力端子Ｒiと接地電圧ｇｎｄとの間に接続してい
る。方形波発生器１０１が電流源Ｉ1からの入力電流と
抵抗器Ｒ1の抵抗（値）との積に等しい振幅を有する方
形波を供給する。従って、ノードＮＥＴ１における信号
は次式のとおりである。
【００１０】
【数１】
【００１１】方形波発生器１０１の出力は一対の直列接
続された電圧・電流変換器１０２及び１０３へ接続して
いる。電圧・電流変換器１０２は入力端子Ｖiにおいて
ノードＮＥＴ１へ接続している。電圧制御型抵抗器Ｒ6
は電圧・電流変換器１０２用の入力端子Ｒiと接地電圧
ｇｎｄとの間に接続している。電圧制御型抵抗器Ｒ
6は、好適には、２００１年８月１４日付で出願した
「高線形性低パワー電圧制御型抵抗器（ＨＩＧＨ ＬＩ
ＮＥＡＲＩＴＹ， ＬＯＷ ＰＯＷＥＲ ＶＯＬＴＡＧ
Ｅ ＣＯＮＴＲＯＬＬＥＤ ＲＥＳＩＳＴＥＲ）」とい
う名称の本願出願人に譲渡されている米国特許出願第０
９／９２９，１９５号（尚、この特許出願を引用によっ
て本明細書に取込む）又は例えばＧＭ−Ｃフィルタ等の
任意の種類の可変トランスコンダクタに基づいて実現す
ることが可能である。
続された電圧・電流変換器１０２及び１０３へ接続して
いる。電圧・電流変換器１０２は入力端子Ｖiにおいて
ノードＮＥＴ１へ接続している。電圧制御型抵抗器Ｒ6
は電圧・電流変換器１０２用の入力端子Ｒiと接地電圧
ｇｎｄとの間に接続している。電圧制御型抵抗器Ｒ
6は、好適には、２００１年８月１４日付で出願した
「高線形性低パワー電圧制御型抵抗器（ＨＩＧＨ ＬＩ
ＮＥＡＲＩＴＹ， ＬＯＷ ＰＯＷＥＲ ＶＯＬＴＡＧ
Ｅ ＣＯＮＴＲＯＬＬＥＤ ＲＥＳＩＳＴＥＲ）」とい
う名称の本願出願人に譲渡されている米国特許出願第０
９／９２９，１９５号（尚、この特許出願を引用によっ
て本明細書に取込む）又は例えばＧＭ−Ｃフィルタ等の
任意の種類の可変トランスコンダクタに基づいて実現す
ることが可能である。
【００１２】電圧・電流変換器１０２からの出力電流
は、入力端子Ｖiにおける入力電圧Ｖ1を、図示例におい
ては、電圧制御型抵抗器Ｒ6の端子ｄとｓとの間の抵抗
（値）である電圧・電流変換器１０２の入力端子Ｒiに
おける抵抗（値）によって割算したものに等しい。然し
ながら、ノードＮＥＴ２と接地電圧ｇｎｄとの間に接続
されている容量Ｃ0の存在がノードＮＥＴ２において三
角波電圧信号とさせる。このノードＮＥＴ２における三
角波信号のピーク電圧ＶＰ2は次式で表わされる。
は、入力端子Ｖiにおける入力電圧Ｖ1を、図示例におい
ては、電圧制御型抵抗器Ｒ6の端子ｄとｓとの間の抵抗
（値）である電圧・電流変換器１０２の入力端子Ｒiに
おける抵抗（値）によって割算したものに等しい。然し
ながら、ノードＮＥＴ２と接地電圧ｇｎｄとの間に接続
されている容量Ｃ0の存在がノードＮＥＴ２において三
角波電圧信号とさせる。このノードＮＥＴ２における三
角波信号のピーク電圧ＶＰ2は次式で表わされる。
【００１３】
【数２】
【００１４】尚、Ｔはクロック信号ＣＬＫの周期であ
る。
る。
【００１５】電圧・電流変換器１０３は電圧・電流変換
器１０２と同一であり、端子Ｖiにおける入力電圧を入
力端子Ｒiにおける抵抗（値）によって割算したものに
等しい出力電流を端子Ｉiにおいて発生する。図示例に
おいては、電圧・電流変換器１０３用の入力端子Ｉiが
ノードＮＥＴ２へ接続しており且つ抵抗器Ｒ3が端子Ｒ i
と接地電圧ｇｎｄとの間に接続しており、ノードＮＥＴ
３におけるピーク電流ＩＰ3は次式で表わされる。
器１０２と同一であり、端子Ｖiにおける入力電圧を入
力端子Ｒiにおける抵抗（値）によって割算したものに
等しい出力電流を端子Ｉiにおいて発生する。図示例に
おいては、電圧・電流変換器１０３用の入力端子Ｉiが
ノードＮＥＴ２へ接続しており且つ抵抗器Ｒ3が端子Ｒ i
と接地電圧ｇｎｄとの間に接続しており、ノードＮＥＴ
３におけるピーク電流ＩＰ3は次式で表わされる。
【００１６】
【数３】
【００１７】電圧・電流変換器１０２及び１０３は、好
適には、両方共本願出願人に譲渡されている「増強型折
返しカスコード電圧利得セル（ＥＮＨＡＮＣＥＤ ＦＯ
ＬＤＥＤ ＣＡＳＣＯＤＥ ＶＯＬＴＡＧＥ ＧＡＩＮ
ＣＥＬＬ）」という名称の米国特許出願（代理人ドケ
ット番号００−Ｐ−２１０）に記載されている折返し型
カスコード電圧利得セルを使用して実現することが可能
である。当業者によって理解されるように、折返し型カ
スコード電圧利得セルは全体的な電圧・電流変換器を有
するものではない。
適には、両方共本願出願人に譲渡されている「増強型折
返しカスコード電圧利得セル（ＥＮＨＡＮＣＥＤ ＦＯ
ＬＤＥＤ ＣＡＳＣＯＤＥ ＶＯＬＴＡＧＥ ＧＡＩＮ
ＣＥＬＬ）」という名称の米国特許出願（代理人ドケ
ット番号００−Ｐ−２１０）に記載されている折返し型
カスコード電圧利得セルを使用して実現することが可能
である。当業者によって理解されるように、折返し型カ
スコード電圧利得セルは全体的な電圧・電流変換器を有
するものではない。
【００１８】ノードＮＥＴ３は、電流ピーク検知器１０
４の入力端子ＩＮへ接続しており、それはノードＮＥＴ
４において出力端子ＩＯＵＴへ接続している。電流ピー
ク検知器１０４は、入力端子ＩＮにおける電流に等しい
出力端子ＩＯＵＴにおいてノードＮＥＴ４からの電流を
シンク即ち吸込む。ノードＮＥＴ４における信号は変換
係数Ｋ4ノードＮＥＴ３における信号の電圧変換として
取ることが可能である（負、−１の電流利得を表わ
す）。
４の入力端子ＩＮへ接続しており、それはノードＮＥＴ
４において出力端子ＩＯＵＴへ接続している。電流ピー
ク検知器１０４は、入力端子ＩＮにおける電流に等しい
出力端子ＩＯＵＴにおいてノードＮＥＴ４からの電流を
シンク即ち吸込む。ノードＮＥＴ４における信号は変換
係数Ｋ4ノードＮＥＴ３における信号の電圧変換として
取ることが可能である（負、−１の電流利得を表わ
す）。
【００１９】
【数４】
【００２０】注意すべきことであるが、電圧制御型抵抗
器Ｒ6の抵抗はノードＮＥＴ４における電圧Ｖ4の関数Ｆ
（Ｖ4）である。
器Ｒ6の抵抗はノードＮＥＴ４における電圧Ｖ4の関数Ｆ
（Ｖ4）である。
【００２１】
【数４ａ】
【００２２】電圧Ｖ4が増加するに従い抵抗は単調的に
減少する。
減少する。
【００２３】上の方程式（１）―（４）を結合すること
により、電流ピーク検知器１０４の出力端子ＩＯＵＴに
おいて吸込まれる電流は次式の如くに表わすことが可能
である。
により、電流ピーク検知器１０４の出力端子ＩＯＵＴに
おいて吸込まれる電流は次式の如くに表わすことが可能
である。
【００２４】
【数５】
【００２５】ＲＣ時定数回路１００から安定な時定数τ
＝Ｒ6Ｃ0が望ましいので、式（５）は以下の通りに書き
直すことが可能である。
＝Ｒ6Ｃ0が望ましいので、式（５）は以下の通りに書き
直すことが可能である。
【００２６】
【数６】
【００２７】従って、電圧制御型抵抗器Ｒ6を介してノ
ードＮＥＴ４から電圧・電流変換器１０２へのループが
電流ピーク検知器１０４の出力端子ＩＯＵＴにおける電
流を強制的に電流源Ｉrefによって発生される電流と同
じにさせるので、時定数τは安定である。更に、ＲＣ時
定数回路１００は製造処理独立性である。何故ならば、
処理変動は両方の抵抗器Ｒ1及びＲ3に同じ影響を有して
おり、それらは処理変動によって影響される式（６）内
の唯一の２つの項だからである。
ードＮＥＴ４から電圧・電流変換器１０２へのループが
電流ピーク検知器１０４の出力端子ＩＯＵＴにおける電
流を強制的に電流源Ｉrefによって発生される電流と同
じにさせるので、時定数τは安定である。更に、ＲＣ時
定数回路１００は製造処理独立性である。何故ならば、
処理変動は両方の抵抗器Ｒ1及びＲ3に同じ影響を有して
おり、それらは処理変動によって影響される式（６）内
の唯一の２つの項だからである。
【００２８】全てのＲＣ時定数の一貫性を維持するため
に、集積回路のその他の部分において抵抗器Ｒ6と同一
の態様で実現されているその他の電圧制御型抵抗器を駆
動するためにノードＮＥＴ４における電圧を使用する。
図示した実施例においては、ノードＮＥＴ４における電
圧を受取り且つその同一の電圧をノードＮＥＴ５を介し
て複数個の集積回路セル１０６ａ−１０６ｄ内の電圧制
御型抵抗器の制御端子へ駆動するために電圧バッファ１
０５が使用されている。各セル１０６ａ−１０６ｄは、
電圧制御型抵抗と共に、時定数ポール及び／又はゼロを
発生するために使用される容量を有している。
に、集積回路のその他の部分において抵抗器Ｒ6と同一
の態様で実現されているその他の電圧制御型抵抗器を駆
動するためにノードＮＥＴ４における電圧を使用する。
図示した実施例においては、ノードＮＥＴ４における電
圧を受取り且つその同一の電圧をノードＮＥＴ５を介し
て複数個の集積回路セル１０６ａ−１０６ｄ内の電圧制
御型抵抗器の制御端子へ駆動するために電圧バッファ１
０５が使用されている。各セル１０６ａ−１０６ｄは、
電圧制御型抵抗と共に、時定数ポール及び／又はゼロを
発生するために使用される容量を有している。
【００２９】本発明におけるＲＣ時定数回路１００のフ
ィードバックループは複雑なフェーズロックループを包
含するものではない。オープンループ伝達関数はただ１
個のポール（ノードＮＥＴ４へ接続されているコンデン
サＣ1に起因する）を包含しているに過ぎないので、回
路１００は本質的に安定であり、フィードバックループ
の不安定性に関する問題を考慮する必要性は存在しな
い。
ィードバックループは複雑なフェーズロックループを包
含するものではない。オープンループ伝達関数はただ１
個のポール（ノードＮＥＴ４へ接続されているコンデン
サＣ1に起因する）を包含しているに過ぎないので、回
路１００は本質的に安定であり、フィードバックループ
の不安定性に関する問題を考慮する必要性は存在しな
い。
【００３０】図２は、フィードバックループ電圧及び本
発明の１実施例に基づくＲＣ時定数回路内の電流ピーク
検知器の対応する入力及び出力電流のプロットである。
図示した上側のプロットは回路１００内のノードＮＥＴ
４における電圧であり、一方下側のプロットは電流ピー
ク検知器１０４の端子ＩＮにおける入力電流（三角波形
のトレース）及び電流ピーク検知器１０４の出力端子Ｉ
ＯＵＴにおいて吸込まれる出力電流（階段状／定常状態
トレース）を示している。初期的遷移の後に、回路１０
０は問題なしに安定なバイアス状態に到達する。
発明の１実施例に基づくＲＣ時定数回路内の電流ピーク
検知器の対応する入力及び出力電流のプロットである。
図示した上側のプロットは回路１００内のノードＮＥＴ
４における電圧であり、一方下側のプロットは電流ピー
ク検知器１０４の端子ＩＮにおける入力電流（三角波形
のトレース）及び電流ピーク検知器１０４の出力端子Ｉ
ＯＵＴにおいて吸込まれる出力電流（階段状／定常状態
トレース）を示している。初期的遷移の後に、回路１０
０は問題なしに安定なバイアス状態に到達する。
【００３１】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 本発明の１実施例に基づく自動同調において
使用するＲＣ時定数回路を示した概略図。
使用するＲＣ時定数回路を示した概略図。
【図２】 フィードバックループ電圧及び本発明の１実
施例に基づくＲＣ時定数回路内の電流ピーク検知器の対
応する入力及び出力電流のプロットを示したグラフ図。
施例に基づくＲＣ時定数回路内の電流ピーク検知器の対
応する入力及び出力電流のプロットを示したグラフ図。
１００ ＲＣ時定数回路
１０１ 方形波発生器
１０２ 電圧・電流変換器
１０３ 電圧・電流変換器
１０４ 電流ピーク検知器
１０５ 電圧バッファ
１０６ 集積回路セル
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ジョルジオ マリアーニ
アメリカ合衆国， アリゾナ 85032，
フェニックス， ノース フォーティーサ
ード ストリート 13616， ナンバー
295
(72)発明者 ウォルター オーランディーニ
アメリカ合衆国， アリゾナ 85022，
フェニックス， イースト グリーンウエ
イ パークウエイ 110， ナンバー
2042
Ｆターム(参考） 5J098 AA14 AB02 AC06 AC09 AC30
CA01 CB10
Claims (20)
- 【請求項１】 自動同調において使用するために安定な
抵抗・容量性時定数を発生するための時定数回路におい
て、 容量、 電圧制御型抵抗、 前記容量へ結合されているノードヘ前記電圧制御型抵抗
に関連する出力電流を駆動する電圧・電流変換器、 前記電圧・電流変換器と出力ノードとの間に結合されて
おり、定常状態動作期間中に基準電流に等しい電流を吸
込む電流ピーク検知器、を有しており、前記出力ノード
が前記電圧制御型抵抗に対する抵抗値へ接続され且つ設
定することを特徴とする時定数回路。 - 【請求項２】 請求項１において、前記電圧制御型抵抗
が前記電圧・電流変換器の抵抗端子と前記出力ノードか
らのフィードバックループ内の接地電圧との間に接続さ
れていることを特徴とする時定数回路。 - 【請求項３】 請求項１において、更に、前記容量へ結
合されているノードと前記電流ピーク検知器との間に結
合されている第二電圧・電流変換器を有しており、前記
第二電圧・電流変換器が第一固定抵抗に関連している電
流を前記電流ピーク検知器内に駆動することを特徴とす
る時定数回路。 - 【請求項４】 請求項３において、更に、出力電流を前
記容量へ結合されているノード内に駆動する前記電圧・
電流変換器によって受取られる入力電圧信号を発生する
方形波発生器を有しており、前記入力電圧信号の振幅が
第二固定抵抗に関連していることを特徴とする時定数回
路。 - 【請求項５】 請求項４において、前記時定数回路に対
する抵抗・容量性時定数が前記第一及び第二固定抵抗以
外の処理依存性項に依存するものでないことを特徴とす
る時定数回路。 - 【請求項６】 請求項５において、前記抵抗・容量性時
定数が、 前記方形波発生器によって受取られる電流Ｉ1と、 前記第二固定抵抗Ｒ1と、 前記入力電圧信号の周期Ｔの半分と、の積を、 基準電流Ｉrefと、 第一固定抵抗Ｒ3と、の積によって割算したものに等し
いことを特徴とする時定数回路。 - 【請求項７】 請求項１において、前記出力ノードが集
積回路内の他の電圧制御型抵抗器に対する抵抗値を設定
することを特徴とする時定数回路。 - 【請求項８】 自動同調回路において、 フィルタ内の１個又はそれ以上の電圧制御型抵抗器、 前記電圧制御型抵抗器の抵抗を制御する安定な抵抗・容
量性時定数を発生する時定数回路、を有しており、前記
時定数回路が、 容量、 電圧制御型抵抗、 前記容量に結合されているノード内に前記電圧制御型抵
抗に関連する出力電流を駆動する電圧・電流変換器、 前記電圧・電流変換器と出力ノードとの間に結合されて
おり、定常状態動作期間中に基準電流に等しい電流を吸
込む電流ピーク検知器、を有しており、前記出力ノード
が前記電圧制御型抵抗器用の抵抗値へ接続され且つ設定
することを特徴とする自動同調回路。 - 【請求項９】 請求項８において、前記電圧制御型抵抗
が前記電圧・電流変換器の抵抗端子と前記出力ノードか
らのフィードバックループ内の接地電圧との間に接続さ
れていることを特徴とする自動同調回路。 - 【請求項１０】 請求項８において、更に、前記容量へ
結合しているノードと前記電流ピーク検知器との間に結
合されている第二電圧・電流変換器を有しており、前記
第二電圧・電流変換器が第一固定抵抗に関連している電
流ピーク検知器内に電流を駆動することを特徴とする自
動同調回路。 - 【請求項１１】 請求項１０において、更に、前記容量
へ結合されているノード内に出力電流を駆動する前記電
圧・電流変換器へ受取られる入力電圧信号を発生する方
形波発生器を有しており、前記入力電圧信号の振幅が第
二固定抵抗に関連していることを特徴とする自動同調回
路。 - 【請求項１２】 請求項１１において、前記時定数回路
に対する抵抗・容量性時定数が前記第一及び第二固定抵
抗以外の処理依存項に依存するものでないことを特徴と
する自動同調回路。 - 【請求項１３】 請求項１２において、前記抵抗・容量
性時定数が、 前記方形波発生器によって受取られる電流Ｉ1と、 第二固定抵抗Ｒ1と、 入力電圧信号の周期Ｔの半分と、の積を、 基準電流Ｉrefと、 第一固定抵抗Ｒ3と、の積によって割算したものと等し
いことを特徴とする自動同調回路。 - 【請求項１４】 請求項８において、前記出力ノードが
集積回路内の他の電圧制御型抵抗器に対する抵抗値を設
定することを特徴とする自動同調回路。 - 【請求項１５】 自動同調において使用するための抵抗
・容量性時定数を発生する方法において、 電圧・電流変換器からの出力電流を容量へ結合されてい
るノード内へ駆動し、前記出力電流は電圧制御型抵抗に
関連しており、 定常状態動作期間中に基準電流に等しい電流を出力ノー
ドにおいて吸込み、 前記出力ノードが前記電圧制御型抵抗器に対する抵抗値
へ接続されており且つそれを設定する、ことを特徴とす
る方法。 - 【請求項１６】 請求項１５において、電圧・電流変換
器からの出力電流を容量へ結合されているノード内に駆
動する場合に、前記出力ノードからのフィードバックル
ープを使用して前記電圧制御型抵抗を設定し、前記電圧
制御型抵抗が前記電圧・電流変換器の抵抗端子と前記フ
ィードバックループ内の接地電圧との間に接続されてい
る、ことを特徴とする方法。 - 【請求項１７】 請求項１６において、更に、前記容量
へ結合されているノードと前記電流ピーク検知器との間
に結合されている第二電圧・電流変換器を使用して前記
出力ノードへ結合されている電流ピーク検知器内に第一
固定抵抗に関連する電流を駆動することを特徴とする方
法。 - 【請求項１８】 請求項１７において、更に、前記出力
電流を前記容量へ結合されているノード内へ駆動する前
記電圧・電流変換器によって受取られる入力電圧信号を
発生し、前記入力電圧信号の振幅が第二固定抵抗に関連
していることを特徴とする方法。 - 【請求項１９】 請求項１８において、更に、前記第一
及び第二固定抵抗以外の処理依存項に依存することのな
い抵抗・容量性時定数を発生することを特徴とする方
法。 - 【請求項２０】 請求項１９において、前記第一及び第
二固定抵抗以外の処理依存項に依存することのない抵抗
・容量性時定数を発生する場合に、 前記方形波発生器によって受取られる電流Ｉ1と、 第二固定抵抗Ｒ1と、 前記入力電圧信号の周期Ｔの半分と、の積を、 基準電流Ｉrefと、 第一固定抵抗Ｒ3と、の積によって割算したものに等し
い抵抗・容量性時定数を発生する、ことを特徴とする方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/929,192 US6593802B2 (en) | 2001-08-14 | 2001-08-14 | On-chip automatic tuning technique |
| US09/929192 | 2001-08-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003078393A true JP2003078393A (ja) | 2003-03-14 |
Family
ID=25457455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002232917A Pending JP2003078393A (ja) | 2001-08-14 | 2002-08-09 | オンチップ自動同調技術 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6593802B2 (ja) |
| EP (1) | EP1289138A1 (ja) |
| JP (1) | JP2003078393A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6717462B2 (en) * | 2002-04-15 | 2004-04-06 | The Boeing Company | QPSK and 16 QAM self-generating synchronous direct downconversion demodulator |
| JP2012199114A (ja) * | 2011-03-22 | 2012-10-18 | Panasonic Corp | 電磁開閉装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7212068B2 (en) * | 2004-04-02 | 2007-05-01 | Integration Associates Inc. | Tunable Sallen-Key filter stage and filter assembly |
| US7339442B2 (en) * | 2005-07-07 | 2008-03-04 | Freescale Semiconductor, Inc. | Baseband RC filter pole and on-chip current tracking system |
| US7952425B2 (en) * | 2008-09-11 | 2011-05-31 | Siemens Medical Solutions Usa, Inc. | Adaptive filtering system for patient signal monitoring |
| US8862216B2 (en) | 2012-03-15 | 2014-10-14 | Siemens Medical Solutions Usa, Inc. | Adaptive cardiac data patient filter system |
| US10849509B2 (en) | 2014-11-21 | 2020-12-01 | Siemens Healthcare Gmbh | Patient signal filtering |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6335006A (ja) | 1986-07-30 | 1988-02-15 | Toshiba Corp | 自動調整フイルタ |
| US4882762A (en) * | 1988-02-23 | 1989-11-21 | Resound Corporation | Multi-band programmable compression system |
| US5874830A (en) * | 1997-12-10 | 1999-02-23 | Micron Technology, Inc. | Adaptively baised voltage regulator and operating method |
| US5883545A (en) | 1998-01-14 | 1999-03-16 | Pmc-Sierra Ltd. | Training method for GM-C or MOS-C Circuits |
| US6246351B1 (en) * | 1999-10-07 | 2001-06-12 | Burr-Brown Corporation | LSB interpolation circuit and method for segmented digital-to-analog converter |
-
2001
- 2001-08-14 US US09/929,192 patent/US6593802B2/en not_active Expired - Lifetime
-
2002
- 2002-08-09 JP JP2002232917A patent/JP2003078393A/ja active Pending
- 2002-08-09 EP EP02255592A patent/EP1289138A1/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6717462B2 (en) * | 2002-04-15 | 2004-04-06 | The Boeing Company | QPSK and 16 QAM self-generating synchronous direct downconversion demodulator |
| JP2012199114A (ja) * | 2011-03-22 | 2012-10-18 | Panasonic Corp | 電磁開閉装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1289138A1 (en) | 2003-03-05 |
| US20030034811A1 (en) | 2003-02-20 |
| US6593802B2 (en) | 2003-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6342817B1 (en) | Precision oscillator circuits and methods with switched capacitor frequency control and frequency-setting resistor | |
| US20020041217A1 (en) | Precision oscillator circuits and methods with switched capacitor frequency control and frequency-setting resistor | |
| US7863972B2 (en) | Self-calibration of continuous-time filters and systems comprising such filters | |
| US6111467A (en) | Circuit for time constant tuning of gm-C filters | |
| US7403063B2 (en) | Apparatus and method for tuning center frequency of a filter | |
| TWI295125B (en) | Low-jitter charge-pump phase-locked loop | |
| US4667168A (en) | Integrated circuit with a phase-locked loop | |
| JPH04282912A (ja) | 同調回路 | |
| US6727768B1 (en) | Relaxation CCO for PLL-based constant tuning of GM-C filters | |
| JP4220843B2 (ja) | 低域ろ波回路およびフィードバックシステム | |
| US6784725B1 (en) | Switched capacitor current reference circuit | |
| GB2070360A (en) | Circuit comprising a plurality of voltagecurrent converters | |
| JP2003078393A (ja) | オンチップ自動同調技術 | |
| JP2778421B2 (ja) | チャージポンプ型位相同期ループ | |
| JPH01157612A (ja) | 電圧制御発振回路 | |
| JP2003510937A (ja) | カットオフ周波数の変動が最小化されたフィルタ | |
| JP2588823B2 (ja) | 可変周波数発振回路 | |
| EP0972341A1 (en) | Extended frequency range relaxation oscillator with improved linearity | |
| CN110572151B (zh) | 一种锁相环电路 | |
| US10985767B2 (en) | Phase-locked loop circuitry having low variation transconductance design | |
| JP2003234641A (ja) | 集積回路 | |
| US7135915B2 (en) | Tuning filters having transconductor cells | |
| JPH08139594A (ja) | クロック信号再生回路及び電圧制御発振器の負荷容量制御回路 | |
| JPH06152244A (ja) | 圧電発振回路 | |
| CN116566387A (zh) | 锁相环电路和时钟发生器 |