JPH04282912A - 同調回路 - Google Patents
同調回路Info
- Publication number
- JPH04282912A JPH04282912A JP3245622A JP24562291A JPH04282912A JP H04282912 A JPH04282912 A JP H04282912A JP 3245622 A JP3245622 A JP 3245622A JP 24562291 A JP24562291 A JP 24562291A JP H04282912 A JPH04282912 A JP H04282912A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- filter
- circuit
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 9
- 239000003990 capacitor Substances 0.000 claims abstract description 94
- 230000004044 response Effects 0.000 claims abstract description 9
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000008859 change Effects 0.000 abstract description 6
- 230000032683 aging Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101000841210 Xenopus laevis Endothelin-3 receptor Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
- H03J2200/08—Calibration of receivers, in particular of a band pass filter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
- H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
- H03J2200/18—Tuning of a master filter in order to tune its slave filter
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、大略、フィルタ回路に
関するものであって、更に詳細には、連続時間ＭＯＳＦ
ＥＴ−Ｃフィルタを使用する同調回路に関するものであ
る。
関するものであって、更に詳細には、連続時間ＭＯＳＦ
ＥＴ−Ｃフィルタを使用する同調回路に関するものであ
る。
【０００２】
【従来の技術】連続時間ＭＯＳＦＥＴ−Ｃフィルタは最
近使用されるようになっている。連続時間という用語は
、例えばスイッチトキャパシタフィルタ処理などのよう
なデータサンプリング技術を使用するその他のタイプの
フィルタから本フィルタを区別するために使用されてい
る。連続時間フィルタは、例えばスイッチトキャパシタ
などのようなその他のタイプのフィルタ及びその他のタ
イプのサンプルデータフィルタと比較して多数の利点を
有している。しかしながら、連続時間ＭＯＳＦＥＴ−Ｃ
フィルタの周波数応答は、製造処理公差、動作温度変動
及びエージングによって影響を受ける。
近使用されるようになっている。連続時間という用語は
、例えばスイッチトキャパシタフィルタ処理などのよう
なデータサンプリング技術を使用するその他のタイプの
フィルタから本フィルタを区別するために使用されてい
る。連続時間フィルタは、例えばスイッチトキャパシタ
などのようなその他のタイプのフィルタ及びその他のタ
イプのサンプルデータフィルタと比較して多数の利点を
有している。しかしながら、連続時間ＭＯＳＦＥＴ−Ｃ
フィルタの周波数応答は、製造処理公差、動作温度変動
及びエージングによって影響を受ける。
【０００３】この問題に対する一つの解決方法は、連続
時間フィルタの間接的同調を与えるオンチップ自動同調
回路を使用することである。主要な連続時間フィルタに
加えて、該集積回路は同調回路を有している。典型的に
、この同調回路の特性は、該フィルタのものと同等のも
のであり、従って該同調回路及びフィルタの特性は互い
に追従する。
時間フィルタの間接的同調を与えるオンチップ自動同調
回路を使用することである。主要な連続時間フィルタに
加えて、該集積回路は同調回路を有している。典型的に
、この同調回路の特性は、該フィルタのものと同等のも
のであり、従って該同調回路及びフィルタの特性は互い
に追従する。
【０００４】例示的な従来の同調回路は、ＭＯＳトラン
ジスタの形態でのオンチップ抵抗を有する場合があり、
このＭＯＳトランジスタは該フィルタ回路を構成するＭ
ＯＳトランジスタと同一の特性を有している。該同調回
路は、該ＭＯＳトランジスタによって形成されるオンチ
ップ抵抗の抵抗値と外部抵抗とを比較する比較回路を有
している。該外部抵抗は、低温度係数を有するべく選択
された高品質抵抗である。これら二つの抵抗値の間に不
一致がある場合には、該比較回路は、ＭＯＳトランジス
タの抵抗値を変化させる制御電圧を発生する。
ジスタの形態でのオンチップ抵抗を有する場合があり、
このＭＯＳトランジスタは該フィルタ回路を構成するＭ
ＯＳトランジスタと同一の特性を有している。該同調回
路は、該ＭＯＳトランジスタによって形成されるオンチ
ップ抵抗の抵抗値と外部抵抗とを比較する比較回路を有
している。該外部抵抗は、低温度係数を有するべく選択
された高品質抵抗である。これら二つの抵抗値の間に不
一致がある場合には、該比較回路は、ＭＯＳトランジス
タの抵抗値を変化させる制御電圧を発生する。
【０００５】該同調回路によって発生される制御電圧は
、関連する連続時間フィルタを同調するために使用され
る。連続時間フィルタを形成するＭＯＳトランジスタは
、幅Ｗ及び長さＬにおいて、同調回路のＭＯＳトランジ
スタに対してレシオがマッチされている。従って、フィ
ルタのＭＯＳトランジスタに影響を与えるような、例え
ば製造処理公差、動作温度変動、エージングなどを包含
する種々のパラメータは、同調回路のＭＯＳトランジス
タにも影響を与え、従ってその影響は相殺される傾向と
なる。
、関連する連続時間フィルタを同調するために使用され
る。連続時間フィルタを形成するＭＯＳトランジスタは
、幅Ｗ及び長さＬにおいて、同調回路のＭＯＳトランジ
スタに対してレシオがマッチされている。従って、フィ
ルタのＭＯＳトランジスタに影響を与えるような、例え
ば製造処理公差、動作温度変動、エージングなどを包含
する種々のパラメータは、同調回路のＭＯＳトランジス
タにも影響を与え、従ってその影響は相殺される傾向と
なる。
【０００６】連続時間ＭＯＳＦＥＴ−Ｃフィルタにおい
て使用されるコンデンサ値は、製造期間中に正確に制御
することは不可能である。従って、外部基準抵抗を使用
するこの様な連続フィルタは、該フィルタが初期的に外
部的に同調されることを必要とする。更に、このアプロ
ーチは、フィルタ容量における大きな変化を補償するも
のではない。
て使用されるコンデンサ値は、製造期間中に正確に制御
することは不可能である。従って、外部基準抵抗を使用
するこの様な連続フィルタは、該フィルタが初期的に外
部的に同調されることを必要とする。更に、このアプロ
ーチは、フィルタ容量における大きな変化を補償するも
のではない。
【０００７】外部抵抗値を使用することが適用可能でな
い場合には、単に抵抗値のみでなくＲＣの積を自動的に
同調させることが可能である。このことは、外部の正確
なクロック信号又は正確なオンチップクロックが存在す
る場合に、それを使用して達成される。基準回路はチッ
プ上に設けられ、それはメインのフィルタと同一のタイ
プの基本的な構造を使用して構成される。該基準回路は
、該フィルタの複製物とするか、又は該フィルタの１個
の基本セルの複製物とすることが可能である。位相比較
器が基準「フィルタ」出力の位相と該クロックの位相と
を比較する。該比較器は、位相差が所定値であるように
基準「フィルタ」を調節する制御電圧を出力する。この
ことは、基準フィルタ内のＲＣ部品をして固定した所定
値を得るようにさせる。
い場合には、単に抵抗値のみでなくＲＣの積を自動的に
同調させることが可能である。このことは、外部の正確
なクロック信号又は正確なオンチップクロックが存在す
る場合に、それを使用して達成される。基準回路はチッ
プ上に設けられ、それはメインのフィルタと同一のタイ
プの基本的な構造を使用して構成される。該基準回路は
、該フィルタの複製物とするか、又は該フィルタの１個
の基本セルの複製物とすることが可能である。位相比較
器が基準「フィルタ」出力の位相と該クロックの位相と
を比較する。該比較器は、位相差が所定値であるように
基準「フィルタ」を調節する制御電圧を出力する。この
ことは、基準フィルタ内のＲＣ部品をして固定した所定
値を得るようにさせる。
【０００８】該フィルタの抵抗及びコンデンサは、基準
回路のものに対してレシオ整合されており、従って、該
フィルタの周波数応答特性の如く、該基準回路内のＲＣ
部品も安定化される。このアプローチは、抵抗値及び容
量値の両方の変動を自動的に補正し、且つ周波数応答の
初期的調節を何ら必要とすることはない。
回路のものに対してレシオ整合されており、従って、該
フィルタの周波数応答特性の如く、該基準回路内のＲＣ
部品も安定化される。このアプローチは、抵抗値及び容
量値の両方の変動を自動的に補正し、且つ周波数応答の
初期的調節を何ら必要とすることはない。
【０００９】前述した同調回路の一つの変形例として、
基準回路として電圧制御オシレータを有するものがある
。このオシレータは、該フィルタと同一の基本的構造か
ら構成されている。位相比較器が、該オシレータの出力
をクロックと比較して、オシレータ出力をして該クロッ
クに追従させる制御電圧を発生する。該オシレータ及び
フィルタのＲＣ部品は、該フィルタの周波数応答と同じ
く、該制御電圧によって安定化される。
基準回路として電圧制御オシレータを有するものがある
。このオシレータは、該フィルタと同一の基本的構造か
ら構成されている。位相比較器が、該オシレータの出力
をクロックと比較して、オシレータ出力をして該クロッ
クに追従させる制御電圧を発生する。該オシレータ及び
フィルタのＲＣ部品は、該フィルタの周波数応答と同じ
く、該制御電圧によって安定化される。
【００１０】連続フィルタの間接的同調に対する前述し
た技術は全て顕著な欠点を有している。前述した如く、
外部基準抵抗を使用する同調回路は、初期的調節を必要
とし、且つＲ及びＣの両方の値における変動に対して適
切に補償を与えるものではない。前述した如く、外部ク
ロックを有する同調回路は、そのクロック周波数が該フ
ィルタの通過帯域の外側のものであることを必要とする
。更に、外部クロック基準回路が位相比較器である場合
には、比較器におけるオフセットが周波数同調エラーを
発生する。外部クロック基準回路が電圧制御オシレータ
である場合には、該フィルタは、高周波数適用には適し
たものではない。なぜならば、関連するフィルタに対し
て良好にマッチした高周波数電圧制御オシレータを構成
することは通常困難だからである。更に、高調波歪及び
トランスコンダクタンス非線形性が、オシレータ出力の
振幅が注意深く制御されない限り、該オシレータの周波
数をシフトさせる場合がある。
た技術は全て顕著な欠点を有している。前述した如く、
外部基準抵抗を使用する同調回路は、初期的調節を必要
とし、且つＲ及びＣの両方の値における変動に対して適
切に補償を与えるものではない。前述した如く、外部ク
ロックを有する同調回路は、そのクロック周波数が該フ
ィルタの通過帯域の外側のものであることを必要とする
。更に、外部クロック基準回路が位相比較器である場合
には、比較器におけるオフセットが周波数同調エラーを
発生する。外部クロック基準回路が電圧制御オシレータ
である場合には、該フィルタは、高周波数適用には適し
たものではない。なぜならば、関連するフィルタに対し
て良好にマッチした高周波数電圧制御オシレータを構成
することは通常困難だからである。更に、高調波歪及び
トランスコンダクタンス非線形性が、オシレータ出力の
振幅が注意深く制御されない限り、該オシレータの周波
数をシフトさせる場合がある。
【００１１】間接的な自動的同調に対する更に別のアプ
ローチでは、基準回路として積分器を使用するものがあ
る。正弦波の形態での基準入力が該積分器の入力端へ印
加される。該積分器の出力及び該基準入力は両方共整流
され且つ比較回路を使用して比較される。該比較器は、
制御電圧を発生し、該制御電圧は、該制御器の整流され
た出力の大きさが整流された基準入力の大きさとマッチ
するまで、積分器の利得を変化させる。
ローチでは、基準回路として積分器を使用するものがあ
る。正弦波の形態での基準入力が該積分器の入力端へ印
加される。該積分器の出力及び該基準入力は両方共整流
され且つ比較回路を使用して比較される。該比較器は、
制御電圧を発生し、該制御電圧は、該制御器の整流され
た出力の大きさが整流された基準入力の大きさとマッチ
するまで、積分器の利得を変化させる。
【００１２】該積分器は、フィルタのトランジスタ及び
コンデンサとマッチするトランジスタ及びコンデンサを
使用して形成される。該積分器のフィードバック要素は
コンデンサであり、且つその入力要素はＭＯＳトランジ
スタの形態での抵抗である。該制御電圧が該トランジス
タのゲート電極へ印加され、その際に該積分器の利得を
変化させる。
コンデンサとマッチするトランジスタ及びコンデンサを
使用して形成される。該積分器のフィードバック要素は
コンデンサであり、且つその入力要素はＭＯＳトランジ
スタの形態での抵抗である。該制御電圧が該トランジス
タのゲート電極へ印加され、その際に該積分器の利得を
変化させる。
【００１３】この利得制御型積分器同調回路の主要な欠
点は、比較的多数のビルディングブロックが必要とされ
るということである。更に、該回路は、集積回路の形態
で実現するのには幾分複雑である。
点は、比較的多数のビルディングブロックが必要とされ
るということである。更に、該回路は、集積回路の形態
で実現するのには幾分複雑である。
【００１４】
【発明が解決しようとする課題】本発明は、利得制御型
積分器を使用する前述した従来の同調回路の利点を有す
る間接的同調回路を提供している。しかしながら、本発
明の同調回路は、集積回路の形態で容易に実現すること
が可能であり、且つ比較的少数のビルディングブロック
を必要とするに過ぎない。
積分器を使用する前述した従来の同調回路の利点を有す
る間接的同調回路を提供している。しかしながら、本発
明の同調回路は、集積回路の形態で容易に実現すること
が可能であり、且つ比較的少数のビルディングブロック
を必要とするに過ぎない。
【００１５】
【課題を解決するための手段】連続時間ＭＯＳＦＥＴ−
Ｃフィルタなどのようなモノリシック集積回路フィルタ
を同調する装置及び方法が提供される。本フィルタは、
少なくとも１個のトランジスタ及び１個のコンデンサを
有している。本同調回路は、集積回路内に設けられるコ
ンデンサの関数である実効第一抵抗値を発生する第一抵
抗値手段を有している。好適には、この第一抵抗値手段
は、可変のレートでクロック動作され且つフィルタのコ
ンデンサとマッチするコンデンサを持ったスイッチトキ
ャパシタ回路網を有している。
Ｃフィルタなどのようなモノリシック集積回路フィルタ
を同調する装置及び方法が提供される。本フィルタは、
少なくとも１個のトランジスタ及び１個のコンデンサを
有している。本同調回路は、集積回路内に設けられるコ
ンデンサの関数である実効第一抵抗値を発生する第一抵
抗値手段を有している。好適には、この第一抵抗値手段
は、可変のレートでクロック動作され且つフィルタのコ
ンデンサとマッチするコンデンサを持ったスイッチトキ
ャパシタ回路網を有している。
【００１６】本同調回路は、更に、集積回路内に設けら
れている同調回路トランジスタの抵抗値の関数である実
効第二抵抗値を与える第二抵抗値手段を有している。こ
のトランジスタは、好適には、フィルタのトランジスタ
とマッチするＭＯＳトランジスタである。
れている同調回路トランジスタの抵抗値の関数である実
効第二抵抗値を与える第二抵抗値手段を有している。こ
のトランジスタは、好適には、フィルタのトランジスタ
とマッチするＭＯＳトランジスタである。
【００１７】更に、フィルタを同調するために使用され
る制御信号を与えるための制御手段が同調回路内に設け
られている。この制御信号は、第一及び第二抵抗値の比
の関数であり、それは、好適には、１である。
る制御信号を与えるための制御手段が同調回路内に設け
られている。この制御信号は、第一及び第二抵抗値の比
の関数であり、それは、好適には、１である。
【００１８】該フィルタは、好適には、実効第一抵抗値
を変化させるスイッチトキャパシタ回路網へ供給される
クロックの周波数を変化させることによって同調される
。該制御手段は、該制御信号を変更させることによって
応答し、そのことは、好適には、第二実効抵抗値を変化
させる。該制御信号における変化は、フィルタ回路の周
波数応答特性を変化させる。フィルタのトランジスタ及
びコンデンサが温度、エージングなどにより変化する場
合には、この様な変化は同調回路において反映され、こ
の様な変化を補償するように該制御信号の大きさが調節
される。
を変化させるスイッチトキャパシタ回路網へ供給される
クロックの周波数を変化させることによって同調される
。該制御手段は、該制御信号を変更させることによって
応答し、そのことは、好適には、第二実効抵抗値を変化
させる。該制御信号における変化は、フィルタ回路の周
波数応答特性を変化させる。フィルタのトランジスタ及
びコンデンサが温度、エージングなどにより変化する場
合には、この様な変化は同調回路において反映され、こ
の様な変化を補償するように該制御信号の大きさが調節
される。
【００１９】
【実施例】図１のブロック図を参照すると、モノリシッ
ク集積回路フィルタは、連続時間フィルタ１２を有して
いる。この様なフィルタは、古典的なＲＣアクティブフ
ィルタから派生されるものであり、且つＭＯＳ電界効果
トランジスタ（ＭＯＳＦＥＴ）１６、コンデンサ１４及
びアクティブ要素（不図示）を使用する。この様なフィ
ルタは、しばしば、連続時間ＭＯＳＦＥＴ−Ｃフィルタ
又はその変形物として呼称される。本発明は、フィルタ
１２の特定の構成に限定されるべきものではない。
ク集積回路フィルタは、連続時間フィルタ１２を有して
いる。この様なフィルタは、古典的なＲＣアクティブフ
ィルタから派生されるものであり、且つＭＯＳ電界効果
トランジスタ（ＭＯＳＦＥＴ）１６、コンデンサ１４及
びアクティブ要素（不図示）を使用する。この様なフィ
ルタは、しばしば、連続時間ＭＯＳＦＥＴ−Ｃフィルタ
又はその変形物として呼称される。本発明は、フィルタ
１２の特定の構成に限定されるべきものではない。
【００２０】フィルタ１２は、ライン２６によってトラ
ンジスタ１６のゲート電極へ制御電圧Ｖｃ を印加する
ことによって同調される。本発明に従い、この制御電圧
は、フィルタ１２として同一のチップ上に構成されてい
る同調回路１８によって発生される。同調回路１８は、
スイッチトキャパシタ増幅器（ＳＣ増幅器）２０を有し
ており、それは、ライン２２上をクロック信号を受取り
且つライン２４上をＤＣ基準電圧ＶＲＥＦ を受取る。 ＳＣ増幅器２０は、コンデンサＣＩ として示した１個
又はそれ以上のコンデンサと、トランジスタＭで示した
１個又はそれ以上のＭＯＳトランジスタを使用して構成
される。
ンジスタ１６のゲート電極へ制御電圧Ｖｃ を印加する
ことによって同調される。本発明に従い、この制御電圧
は、フィルタ１２として同一のチップ上に構成されてい
る同調回路１８によって発生される。同調回路１８は、
スイッチトキャパシタ増幅器（ＳＣ増幅器）２０を有し
ており、それは、ライン２２上をクロック信号を受取り
且つライン２４上をＤＣ基準電圧ＶＲＥＦ を受取る。 ＳＣ増幅器２０は、コンデンサＣＩ として示した１個
又はそれ以上のコンデンサと、トランジスタＭで示した
１個又はそれ以上のＭＯＳトランジスタを使用して構成
される。
【００２１】コンデンサＣＩ 及びトランジスタＭは、
従来の間接的な自動同調適用例においてなされる如く、
フィルタ１２のコンデンサ１４及びトランジスタ１６の
特性とマッチするように構成される。同調回路１８は、
更に、比較回路３０を有しており、それは、ライン２８
上の増幅器２０の出力をライン２４上の基準電圧ＶＲＥ
Ｆと比較する。
従来の間接的な自動同調適用例においてなされる如く、
フィルタ１２のコンデンサ１４及びトランジスタ１６の
特性とマッチするように構成される。同調回路１８は、
更に、比較回路３０を有しており、それは、ライン２８
上の増幅器２０の出力をライン２４上の基準電圧ＶＲＥ
Ｆと比較する。
【００２２】後に更に詳細に説明する如く、ＳＣ増幅器
２０は電圧利得を有しており、その電圧利得はコンデン
サＣＩ の値とトランジスタＭのオン抵抗値の両方の関
数である。増幅器２０の電圧利得が１であると仮定する
と、ライン２８上の該増幅器のＤＣ出力の大きさは、基
準電圧ＶＲＥＦ の大きさと等しい。
２０は電圧利得を有しており、その電圧利得はコンデン
サＣＩ の値とトランジスタＭのオン抵抗値の両方の関
数である。増幅器２０の電圧利得が１であると仮定する
と、ライン２８上の該増幅器のＤＣ出力の大きさは、基
準電圧ＶＲＥＦ の大きさと等しい。
【００２３】比較回路３０は、制御電圧Ｖｃ を発生し
、それは増幅器２０の出力電圧とＶＲＥＦ との間の電
圧差の関数である。大きさにおいて差がある場合には、
電圧Ｖｃ に変化を発生し、それはトランジスタＭのゲ
ート電極へ接続される。ゲート電圧における変化は、該
トランジスタのオン抵抗値を変化させ、それは該増幅器
の電圧利得を１へ復帰させる。
、それは増幅器２０の出力電圧とＶＲＥＦ との間の電
圧差の関数である。大きさにおいて差がある場合には、
電圧Ｖｃ に変化を発生し、それはトランジスタＭのゲ
ート電極へ接続される。ゲート電圧における変化は、該
トランジスタのオン抵抗値を変化させ、それは該増幅器
の電圧利得を１へ復帰させる。
【００２４】ＳＣ増幅器２０の利得はコンデンサＣ１及
びトランジスタＭにおける変化と共に変化し、従って制
御電圧Ｖｃ は同様の部品を使用して構成されているフ
ィルタ１２の応答を安定するために使用することが可能
である。増幅器２０は基本的にＤＣ増幅器であり且つ基
準電圧ＶＲＥＦ はＤＣ電圧であるので、自動的な間接
同調回路の従来の利得制御構成における如く複雑な整流
器回路が必要とされることはない。
びトランジスタＭにおける変化と共に変化し、従って制
御電圧Ｖｃ は同様の部品を使用して構成されているフ
ィルタ１２の応答を安定するために使用することが可能
である。増幅器２０は基本的にＤＣ増幅器であり且つ基
準電圧ＶＲＥＦ はＤＣ電圧であるので、自動的な間接
同調回路の従来の利得制御構成における如く複雑な整流
器回路が必要とされることはない。
【００２５】図２は同調回路１８の一実施例の構成を詳
細に示している。本回路は、非反転入力端を接地したオ
ペアンプ３２を有している。ＭＯＳトランジスタＭのソ
ース電極は、オペアンプ３２の反転入力端へ接続されて
おり、且つそのドレイン電極はオペアンプの出力端へ接
続されている。フィードバックコンデンサＣＦＢが、該
オペアンプの反転入力端と出力端との間に接続されてい
る。
細に示している。本回路は、非反転入力端を接地したオ
ペアンプ３２を有している。ＭＯＳトランジスタＭのソ
ース電極は、オペアンプ３２の反転入力端へ接続されて
おり、且つそのドレイン電極はオペアンプの出力端へ接
続されている。フィードバックコンデンサＣＦＢが、該
オペアンプの反転入力端と出力端との間に接続されてい
る。
【００２６】トランジスタスイッチＳ１ ，Ｓ２ ，Ｓ
３ ，Ｓ４ 及びコンデンサＣＩ から構成されるスイ
ッチトキャパシタ回路網が、オペアンプ３２の反転入力
端とライン２４上の基準電圧ＶＲＥＦ との間に結合さ
れている。スイッチＳ１ が、コンデンサＣＩの第一端
子と基準電圧との間に接続されており、且つスイッチＳ
２ が第一コンデンサ端子と接地との間に接続されてい
る。スイッチＳ３ がコンデンサＣＩ の第二端子とオ
ペアンプ３２の反転入力端との間に接続されている。ス
イッチＳ４ が第二コンデンサ端子と接地との間に接続
されている。
３ ，Ｓ４ 及びコンデンサＣＩ から構成されるスイ
ッチトキャパシタ回路網が、オペアンプ３２の反転入力
端とライン２４上の基準電圧ＶＲＥＦ との間に結合さ
れている。スイッチＳ１ が、コンデンサＣＩの第一端
子と基準電圧との間に接続されており、且つスイッチＳ
２ が第一コンデンサ端子と接地との間に接続されてい
る。スイッチＳ３ がコンデンサＣＩ の第二端子とオ
ペアンプ３２の反転入力端との間に接続されている。ス
イッチＳ４ が第二コンデンサ端子と接地との間に接続
されている。
【００２７】二相クロック発生器４２が周波数ｆｓ の
ライン２２上のクロック信号によって駆動される。発生
器４２は、二つの非オーバーラップ型のクロックφ１
及びφ２を発生し、その各クロックは入力クロックｆｓ
と同一の周波数を有している。クロックφ１ は、ト
ランジスタスイッチＳ１ 及びＳ４ のゲート電極へ接
続され、且つクロックφ２ はトランジスタＳ２ 及び
Ｓ３ のゲート電極へ接続される。
ライン２２上のクロック信号によって駆動される。発生
器４２は、二つの非オーバーラップ型のクロックφ１
及びφ２を発生し、その各クロックは入力クロックｆｓ
と同一の周波数を有している。クロックφ１ は、ト
ランジスタスイッチＳ１ 及びＳ４ のゲート電極へ接
続され、且つクロックφ２ はトランジスタＳ２ 及び
Ｓ３ のゲート電極へ接続される。
【００２８】クロックφ２ が発生されると、スイッチ
Ｓ１及びＳ４ がターンオンされ且つスイッチＳ２ 及
びＳ３ がオフ状態を維持する。コンデンサＣＩ の第
一端子が基準電圧ＶＲＥＦ へ結合され、且つ第二端子
が接地へ接続される。従って、コンデンサＣＩ は、基
準電圧ＶＲＥＦ によって充電される。
Ｓ１及びＳ４ がターンオンされ且つスイッチＳ２ 及
びＳ３ がオフ状態を維持する。コンデンサＣＩ の第
一端子が基準電圧ＶＲＥＦ へ結合され、且つ第二端子
が接地へ接続される。従って、コンデンサＣＩ は、基
準電圧ＶＲＥＦ によって充電される。
【００２９】クロックφ１ が発生されると、スイッチ
Ｓ２及びＳ３ がターンオンされ且つスイッチＳ１ 及
びＳ４ がターンオフされる。従って、コンデンサＣＩ
の第一端子は基準電圧ＶＲＥＦ から切断され且つ接
地へ接続される。同様に、該第二端子が接地から切断さ
れ且つオペアンプ３２の反転入力端へ接続される。これ
により、コンデンサＣＩ 上の電荷が転送され、オペア
ンプ３２の反転入力端から離れる方向への電流の流れが
発生する。
Ｓ２及びＳ３ がターンオンされ且つスイッチＳ１ 及
びＳ４ がターンオフされる。従って、コンデンサＣＩ
の第一端子は基準電圧ＶＲＥＦ から切断され且つ接
地へ接続される。同様に、該第二端子が接地から切断さ
れ且つオペアンプ３２の反転入力端へ接続される。これ
により、コンデンサＣＩ 上の電荷が転送され、オペア
ンプ３２の反転入力端から離れる方向への電流の流れが
発生する。
【００３０】ライン２８上のＳＣ増幅器２０の出力は、
比較器回路３４の負の入力端へ接続される。比較器３４
の正の入力端は、基準電圧ＶＲＥＦ を担持するライン
２４へ接続されている。比較器３４の出力端は、Ｐチャ
ンネルトランジスタ３６とＮチャンネルトランジスタ３
８とを包含する反転用増幅器段へ接続されている。トラ
ンジスタ３６及び３８のゲート電極は、共通的に、比較
器３４の出力端へ接続されている。
比較器回路３４の負の入力端へ接続される。比較器３４
の正の入力端は、基準電圧ＶＲＥＦ を担持するライン
２４へ接続されている。比較器３４の出力端は、Ｐチャ
ンネルトランジスタ３６とＮチャンネルトランジスタ３
８とを包含する反転用増幅器段へ接続されている。トラ
ンジスタ３６及び３８のゲート電極は、共通的に、比較
器３４の出力端へ接続されている。
【００３１】該増幅器段の出力端は、コンデンサ４０の
一方の端子へ接続されており、その第二コンデンサ端子
は接地へ接続されている。その増幅器段出力端は、ライ
ン２６上に制御電圧Ｖｃ を発生し、それはトランジス
タＭのゲート電極へフィードバックされ且つ連続時間フ
ィルタ（不図示）を同調するために使用される。
一方の端子へ接続されており、その第二コンデンサ端子
は接地へ接続されている。その増幅器段出力端は、ライ
ン２６上に制御電圧Ｖｃ を発生し、それはトランジス
タＭのゲート電極へフィードバックされ且つ連続時間フ
ィルタ（不図示）を同調するために使用される。
【００３２】ＳＣ増幅器２０は、該増幅器に対する入力
インピーダンスに対する増幅器３２のフィードバックイ
ンピーダンスの比に等しい電圧利得ＡＶ を有している
。 このフィードバックインピーダンスは、トランジスタＭ
の小信号抵抗値である。入力インピーダンスは、スイッ
チＳ１ −Ｓ４ 及びコンデンサＣＩ を有するスイッ
チトキャパシタ回路網の実効抵抗値である。公知の如く
、スイッチトキャパシタ回路網の実効抵抗値ＲＳＣは以
下の如くに定義される。 ＲＳＣ＝１／ｆｓ
（１）尚、ＲＳＣ：スイッチトキャパシタ回路網の
実効抵抗値ｆｓ ：サンプリングクロック周波数 ＣＩ ：コンデンサＣＩ の容量。
インピーダンスに対する増幅器３２のフィードバックイ
ンピーダンスの比に等しい電圧利得ＡＶ を有している
。 このフィードバックインピーダンスは、トランジスタＭ
の小信号抵抗値である。入力インピーダンスは、スイッ
チＳ１ −Ｓ４ 及びコンデンサＣＩ を有するスイッ
チトキャパシタ回路網の実効抵抗値である。公知の如く
、スイッチトキャパシタ回路網の実効抵抗値ＲＳＣは以
下の如くに定義される。 ＲＳＣ＝１／ｆｓ
（１）尚、ＲＳＣ：スイッチトキャパシタ回路網の
実効抵抗値ｆｓ ：サンプリングクロック周波数 ＣＩ ：コンデンサＣＩ の容量。
【００３３】従って、ＳＣ増幅器２０の電圧利得ＡＶ
は以下の如くに表わされる。 ＡＶ ＝ＺＦ ／ＺＩ （２
）即ち、ＡＶ ＝ｆｓ ＣＩ ＲＯＮ （３）
尚、ＡＶ ：ＳＣ増幅器の閉ループ電圧利得ＺＦ ：フ
ィードバックインピーダンスＺＩ ：入力インピーダン
ス ｆｓ ：サンプリングクロック周波数 ＲＯＮ：トランジスタＭの小信号抵抗値ＣＩ ：コンデ
ンサＣＩ の容量値。
は以下の如くに表わされる。 ＡＶ ＝ＺＦ ／ＺＩ （２
）即ち、ＡＶ ＝ｆｓ ＣＩ ＲＯＮ （３）
尚、ＡＶ ：ＳＣ増幅器の閉ループ電圧利得ＺＦ ：フ
ィードバックインピーダンスＺＩ ：入力インピーダン
ス ｆｓ ：サンプリングクロック周波数 ＲＯＮ：トランジスタＭの小信号抵抗値ＣＩ ：コンデ
ンサＣＩ の容量値。
【００３４】比較器回路３０は、ＳＣ増幅器の出力電圧
と電圧ＶＲＥＦ とを比較する。増幅器出力電圧がＶＲ
ＥＦ を超えると、比較器回路出力は低電圧レベルへ移
行する。 逆に、増幅器出力が電圧ＶＲＥＦ 未満であると、比較
器出力は高電圧レベルへ移行する。
と電圧ＶＲＥＦ とを比較する。増幅器出力電圧がＶＲ
ＥＦ を超えると、比較器回路出力は低電圧レベルへ移
行する。 逆に、増幅器出力が電圧ＶＲＥＦ 未満であると、比較
器出力は高電圧レベルへ移行する。
【００３５】トランジスタ３６及び３８とコンデンサ４
０とを有する増幅器段は、比較的大きな時定数を有する
フィルタとして機能する。比較器３７の出力が低である
と、トランジスタ３８はターンオフされ且つトランジス
タ３６はターンオンされる。トランジスタ３６は、コン
デンサ４０を充電する電流源として機能する。比較器３
４の出力が高であると、トランジスタ３６はオフであり
且つトランジスタ３８はオンであり、コンデンサ４０を
放電する電流源として機能する。この作用により、コン
デンサ４０を横断しての制御電圧Ｖｃ がＤＣ値へ安定
化される。
０とを有する増幅器段は、比較的大きな時定数を有する
フィルタとして機能する。比較器３７の出力が低である
と、トランジスタ３８はターンオフされ且つトランジス
タ３６はターンオンされる。トランジスタ３６は、コン
デンサ４０を充電する電流源として機能する。比較器３
４の出力が高であると、トランジスタ３６はオフであり
且つトランジスタ３８はオンであり、コンデンサ４０を
放電する電流源として機能する。この作用により、コン
デンサ４０を横断しての制御電圧Ｖｃ がＤＣ値へ安定
化される。
【００３６】制御電圧Ｖｃ がトランジスタＭのゲート
電極へ接続されている。従って、トランジスタＭの小信
号抵抗ＲＯＮの値は、電圧利得ＡＶ における如く、電
圧Ｖｃ における変化と共に変化する。
電極へ接続されている。従って、トランジスタＭの小信
号抵抗ＲＯＮの値は、電圧利得ＡＶ における如く、電
圧Ｖｃ における変化と共に変化する。
【００３７】ライン２８上のＳＣ増幅器２０の出力がＶ
ＲＥＦ よりも大きい場合には、該増幅器の電圧利得Ａ
Ｖ が１を超える。比較器３４の出力が負へ移行し、そ
の際に制御電圧Ｖｃ を増加させ、そのことはトランジ
スタＭをターンオンさせる傾向となり、その際にＲＯＮ
の値を減少させる。上式（３）により理解される如く、
ＲＯＮの減少された値は電圧利得を減少させ、その際に
ＳＣ増幅器出力電圧を減少させる。増幅器２０の出力が
電圧ＶＲＥＦ 未満であると、該増幅器の利得は１未満
である。比較器３４の出力が高レベルへスイッチし、そ
の際に制御電圧Ｖｃ を減少させる。電圧Ｖｃ におけ
る降下はトランジスタＭをターンオフさせる傾向となり
、その際にＳＣ増幅器２０の利得を増加させる。従って
、増幅器２０の利得は１へ復帰し、且つ増幅器出力電圧
が電圧ＶＲＥＦへ近付く。
ＲＥＦ よりも大きい場合には、該増幅器の電圧利得Ａ
Ｖ が１を超える。比較器３４の出力が負へ移行し、そ
の際に制御電圧Ｖｃ を増加させ、そのことはトランジ
スタＭをターンオンさせる傾向となり、その際にＲＯＮ
の値を減少させる。上式（３）により理解される如く、
ＲＯＮの減少された値は電圧利得を減少させ、その際に
ＳＣ増幅器出力電圧を減少させる。増幅器２０の出力が
電圧ＶＲＥＦ 未満であると、該増幅器の利得は１未満
である。比較器３４の出力が高レベルへスイッチし、そ
の際に制御電圧Ｖｃ を減少させる。電圧Ｖｃ におけ
る降下はトランジスタＭをターンオフさせる傾向となり
、その際にＳＣ増幅器２０の利得を増加させる。従って
、増幅器２０の利得は１へ復帰し、且つ増幅器出力電圧
が電圧ＶＲＥＦへ近付く。
【００３８】フィードバックループが定常状態に到達す
ると、制御電圧Ｖｃ はＳＣ増幅器２０の電圧利得ＡＶ
を１に維持する。従って、式（３）は、増幅器３０の
時定数の値は以下の如くであることを示している。 ＲＯＮ×ＣＩ ＝１／ｆｓ （４
）温度、処理変動又はエージングなどによりＲＯＮ又は
ＣＩ が値を変化する場合には、ＳＣ増幅器２０の利得
が瞬間的に１から変動するが、制御電圧Ｖｃ のフィー
ドバック作用によって１へ復帰する。トランジスタＭは
、関連する連続時間フィルタにおけるトランジスタ１６
（図１）と同一の幅対長さの比を有する幾何学的形状で
構成されている。同様に、コンデンサＣＩ は、関連す
るフィルタのコンデンサ１４（図１）とマッチするよう
に構成されている。
ると、制御電圧Ｖｃ はＳＣ増幅器２０の電圧利得ＡＶ
を１に維持する。従って、式（３）は、増幅器３０の
時定数の値は以下の如くであることを示している。 ＲＯＮ×ＣＩ ＝１／ｆｓ （４
）温度、処理変動又はエージングなどによりＲＯＮ又は
ＣＩ が値を変化する場合には、ＳＣ増幅器２０の利得
が瞬間的に１から変動するが、制御電圧Ｖｃ のフィー
ドバック作用によって１へ復帰する。トランジスタＭは
、関連する連続時間フィルタにおけるトランジスタ１６
（図１）と同一の幅対長さの比を有する幾何学的形状で
構成されている。同様に、コンデンサＣＩ は、関連す
るフィルタのコンデンサ１４（図１）とマッチするよう
に構成されている。
【００３９】トランジスタＭが所望の抵抗値（トライオ
ード）領域において動作することを確保するために、基
準電圧ＶＲＥＦ は、装置のスレッシュホールド電圧に
依存して小さいものとすべきである。典型的に、ＶＲＥ
Ｆ の値は、１Ｖよりも多少低い値である。
ード）領域において動作することを確保するために、基
準電圧ＶＲＥＦ は、装置のスレッシュホールド電圧に
依存して小さいものとすべきである。典型的に、ＶＲＥ
Ｆ の値は、１Ｖよりも多少低い値である。
【００４０】チューニング即ち同調は、ライン２２のク
ロックの周波数ｆｓ を変化させることによって達成さ
れる。このことは、スイッチトキャパシタ回路網の実効
抵抗値を式（１）に従って変化させる。制御電圧Ｖｃは
、トランジスタＭの小信号抵抗値ＲＯＮがスイッチトキ
ャパシタ回路網の新たな実効抵抗値とマッチさせるよう
に変化する。制御電圧Ｖｃ における変化は、更に、所
望により、連続時間フィルタ１２の周波数応答特性を変
化させる。
ロックの周波数ｆｓ を変化させることによって達成さ
れる。このことは、スイッチトキャパシタ回路網の実効
抵抗値を式（１）に従って変化させる。制御電圧Ｖｃは
、トランジスタＭの小信号抵抗値ＲＯＮがスイッチトキ
ャパシタ回路網の新たな実効抵抗値とマッチさせるよう
に変化する。制御電圧Ｖｃ における変化は、更に、所
望により、連続時間フィルタ１２の周波数応答特性を変
化させる。
【００４１】コンデンサＣＦＢは、保持用コンデンサで
あり、それは、スイッチトキャパシタＣＩ が再充電す
る場合に増幅器３２の出力を保持する。保持用コンデン
サＣＦＢは、図３に示した別のスイッチトキャパシタ入
力回路網を使用することにより除去することが可能であ
る。
あり、それは、スイッチトキャパシタＣＩ が再充電す
る場合に増幅器３２の出力を保持する。保持用コンデン
サＣＦＢは、図３に示した別のスイッチトキャパシタ入
力回路網を使用することにより除去することが可能であ
る。
【００４２】図３の回路入力回路網は、スイッチＳ１
乃至Ｓ８ によって制御される２個の同一のコンデンサ
ＣＩ１及びＣＩ２を有している。スイッチＳ１ 及びＳ
４ はクロックφ１ によって制御され、且つスイッチ
Ｓ２ 及びＳ３はクロックφ２ によって制御される。 同様に、スイッチＳ６及びＳ７ はクロックφ１ によ
って制御され、且つスイッチＳ５ 及びＳ８ はクロッ
クφ２ によって制御される。
乃至Ｓ８ によって制御される２個の同一のコンデンサ
ＣＩ１及びＣＩ２を有している。スイッチＳ１ 及びＳ
４ はクロックφ１ によって制御され、且つスイッチ
Ｓ２ 及びＳ３はクロックφ２ によって制御される。 同様に、スイッチＳ６及びＳ７ はクロックφ１ によ
って制御され、且つスイッチＳ５ 及びＳ８ はクロッ
クφ２ によって制御される。
【００４３】該クロックの１位相期間中において、コン
デンサＣＩ１はスイッチＳ４ を介して一方の端子を接
地させ、且つスイッチＳ１ によって他方の端子を基準
電圧ＶＲＥＦへ接続させる。従って、コンデンサＣＩ１
は、このクロックの位相期間中に充電される。同一の位
相期間中、コンデンサＣＩ２は、スイッチＳ６ によっ
て一方の端子を接地へ接続し且つスイッチＳ７ を介し
て他方の端子を増幅器３２の反転入力端へ接続させる。 従って、この期間中に、電荷がコンデンサＣＩ２から転
送される。次のクロック位相期間中、コンデンサＣＩ１
上の電荷が増幅器３２へ転送され且つコンデンサＣＩ２
が充電される。従って、各クロック位相期間中に、コン
デンサＣＩ１又はＣＩ２の何れかが電荷を転送し、その
際に保持用コンデンサの必要性を除去している。この別
の入力回路網の実効抵抗値は次式によって表わされる。 ＲＳＣ＝１／２ｆｓ Ｃ
（５）尚、ＲＳＣ：実効抵抗値ｆｓ ：コンデンサＣＩ
１及びＣＩ２の容量トランジスタＭの小信号抵抗値が１
／２ｆｓ Ｃと等しいようにトランジスタＭのゲート電
圧を制御することによって単位利得を得ることが可能で
ある。
デンサＣＩ１はスイッチＳ４ を介して一方の端子を接
地させ、且つスイッチＳ１ によって他方の端子を基準
電圧ＶＲＥＦへ接続させる。従って、コンデンサＣＩ１
は、このクロックの位相期間中に充電される。同一の位
相期間中、コンデンサＣＩ２は、スイッチＳ６ によっ
て一方の端子を接地へ接続し且つスイッチＳ７ を介し
て他方の端子を増幅器３２の反転入力端へ接続させる。 従って、この期間中に、電荷がコンデンサＣＩ２から転
送される。次のクロック位相期間中、コンデンサＣＩ１
上の電荷が増幅器３２へ転送され且つコンデンサＣＩ２
が充電される。従って、各クロック位相期間中に、コン
デンサＣＩ１又はＣＩ２の何れかが電荷を転送し、その
際に保持用コンデンサの必要性を除去している。この別
の入力回路網の実効抵抗値は次式によって表わされる。 ＲＳＣ＝１／２ｆｓ Ｃ
（５）尚、ＲＳＣ：実効抵抗値ｆｓ ：コンデンサＣＩ
１及びＣＩ２の容量トランジスタＭの小信号抵抗値が１
／２ｆｓ Ｃと等しいようにトランジスタＭのゲート電
圧を制御することによって単位利得を得ることが可能で
ある。
【００４４】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論である
。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論である
。
【図１】 モノリシック集積回路連続時間フィルタ及
び本発明に基づく関連した同調回路を示した概略ブロッ
ク図。
び本発明に基づく関連した同調回路を示した概略ブロッ
ク図。
【図２】 図１の同調回路の詳細な構成を示した概略
図。
図。
【図３】 図２の同調回路に対する別のスイッチトキ
ャパシタ回路網を示した概略図。
ャパシタ回路網を示した概略図。
１２ 連続時間フィルタ
１８ 同調回路
２０ スイッチトキャパシタ増幅器
３０ 比較回路
ＣＩ コンデンサ
Ｍ トランジスタ
Claims (20)
- 【請求項１】 フィルタ用の制御信号を発生する同調
回路において、前記同調回路及びフィルタは共通のモノ
リシック集積回路として構成されており且つ前記フィル
タは少なくとも１個のトランジスタと１個のコンデンサ
とを有しており、前記モノリシック集積回路内に位置さ
れているコンデンサの関数である実効的第一抵抗値を発
生する第一抵抗値手段が設けられており、前記モノリシ
ック集積回路内に位置されているトランジスタの抵抗値
の関数である実効的第二抵抗値を発生する第二抵抗値手
段が設けられており、前記第一及び第二抵抗値の比の関
数として制御信号を発生する制御手段が設けられており
、前記制御信号が前記同調回路コンデンサ及びトランジ
スタにおける変化と共に変化することを特徴とする同調
回路。 - 【請求項２】 請求項１において、前記第一抵抗値手
段がスイッチトキャパシタ回路網を有することを特徴と
する同調回路。 - 【請求項３】 請求項２において、前記制御手段が前
記第一抵抗値手段へ結合した入力端を持った増幅器を有
することを特徴とする同調回路。 - 【請求項４】 請求項３において、前記第二抵抗値手
段が前記増幅器に対するフィードバックを与えることを
特徴とする同調回路。 - 【請求項５】 請求項４において、前記第二抵抗値手
段のトランジスタがＭＯＳトランジスタであり、そのソ
ース電極及びドレイン電極は閉ループ増幅器を形成する
ために増幅器出力端を増幅器入力端へ接続するフィード
バック経路を画定していることを特徴とする同調回路。 - 【請求項６】 請求項５において、前記第一及び第二
抵抗値の比が前記閉ループ増幅器の利得を決定すること
を特徴とする同調回路。 - 【請求項７】 請求項６において、前記制御手段が、
前記閉ループ増幅器利得の関数として制御信号を発生す
る利得手段を有することを特徴とする同調回路。 - 【請求項８】 請求項７において、前記利得手段が、
前記増幅器出力へ結合した第一入力端を持った比較器回
路を有することを特徴とする同調回路。 - 【請求項９】 請求項８において、基準電圧を受取り
且つ前記基準電圧を前記スイッチトキャパシタ回路網へ
且つ前記比較器手段の第二入力端へ結合する手段が設け
られていることを特徴とする同調回路。 - 【請求項１０】 請求項９において、前記ＭＯＳトラ
ンジスタが、前記制御電圧へ結合されたゲート電極を有
しており、従って前記閉ループ利得が前記制御電圧にお
ける変化と共に変化することを特徴とする同調回路。 - 【請求項１１】 請求項１において、前記第一抵抗値
手段のコンデンサと前記第二抵抗値手段のトランジスタ
とが前記フィルタのコンデンサ及びトランジスタとマッ
チしていることを特徴とする同調回路。 - 【請求項１２】 フィルタ用の制御信号を発生する同
調回路において、前記同調回路とフィルタとが共通のモ
ノリシック集積回路内に構成されており且つ前記フィル
タが少なくとも１個のトランジスタと１個のコンデンサ
とを有しており、前記フィルタのコンデンサとマッチす
る少なくとも１個のコンデンサを持ったスイッチトキャ
パシタ回路網が設けられており、前記回路網は前記回路
網がスイッチされる周波数と共に変化し且つ前記回路網
のコンデンサの大きさと共に変化する実効抵抗値を持っ
ており、同調回路トランジスタの制御電極へ印加される
電圧と共に変化する実効抵抗値を持った同調回路トラン
ジスタが設けられており、スイッチトキャパシタ回路網
実効抵抗値及びトランジスタ実効抵抗値の相対的な大き
さの関数として前記制御信号を与える電圧制御手段が設
けられており、前記同調回路トランジスタ制御電極にお
ける電圧が前記制御信号の関数であることを特徴とする
同調回路。 - 【請求項１３】 請求項１２において、前記制御手段
が、これら二つの実効抵抗値の相対的な大きさを表わす
信号へ結合される第一入力端を持った比較器回路を有す
ることを特徴とする同調回路。 - 【請求項１４】 請求項１３において、前記スイッチ
トキャパシタ回路網が前記回路網コンデンサを充電する
ための基準電圧を受取り、前記基準電圧は更に前記比較
器回路の第二入力端へ結合されることを特徴とする同調
回路。 - 【請求項１５】 請求項１４において、これら二つの
実効抵抗値の大きさの比が１であることを特徴とする同
調回路。 - 【請求項１６】 集積回路フィルタを同調する方法に
おいて、前記フィルタは少なくとも１個のトランジスタ
と１個のコンデンサとを有しており、前記フィルタコン
デンサにおける変化と共に変化する第一実効抵抗値を発
生し、前記フィルタトランジスタにおける変化と共に変
化する第二実効抵抗値を発生し、前記第一及び第二実効
抵抗値の相対的大きさを所定値へ制御し、且つフィルタ
を同調するために前記相対的大きさに応答して制御信号
を発生する、上記各ステップを有することを特徴とする
方法。 - 【請求項１７】 請求項１６において、前記第一実効
抵抗値を発生するステップが、前記集積回路内に形成さ
れているコンデンサを包含するスイッチトキャパシタ回
路網を使用して行なわれることを特徴とする方法。 - 【請求項１８】 請求項１７において、前記第二実効
抵抗値を発生するステップが、前記集積回路内に形成さ
れたトランジスタを使用して行なわれることを特徴とす
る方法。 - 【請求項１９】 請求項１６において、前記制御信号
を発生するために使用されるコンデンサ及びトランジス
タが、前記フィルタのコンデンサ及びトランジスタとそ
れぞれマッチしていることを特徴とする方法。 - 【請求項２０】 請求項１６において、前記第一実効
抵抗値を発生するステップがスイッチトキャパシタ回路
網を使用して実施され、前記第二実効抵抗値を発生する
ステップがトランジスタを使用して実施され、且つ前記
第一及び第二実効抵抗値の相対的大きさを制御するステ
ップが前記第二実効抵抗値を発生するために使用されて
いるトランジスタの導通度を変化することによって実施
されることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/588,201 US5124593A (en) | 1990-09-26 | 1990-09-26 | Continuous-time filter tuning circuit and method |
| US588201 | 1996-01-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04282912A true JPH04282912A (ja) | 1992-10-08 |
Family
ID=24352897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3245622A Pending JPH04282912A (ja) | 1990-09-26 | 1991-09-25 | 同調回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5124593A (ja) |
| EP (1) | EP0477694A3 (ja) |
| JP (1) | JPH04282912A (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5245646A (en) * | 1992-06-01 | 1993-09-14 | Motorola, Inc. | Tuning circuit for use with an integrated continuous time analog filter |
| EP0579876B1 (en) * | 1992-07-24 | 1998-09-02 | Alcatel | Frequency tuning system for an OTA-C pair |
| EP0579875B1 (en) * | 1992-07-24 | 1997-09-10 | Alcatel | Quality factor tuning system |
| US5508570A (en) * | 1993-01-27 | 1996-04-16 | Micro Linear Corporation | Differential amplifier based integrator having a left-half plane pole |
| US5539339A (en) * | 1994-06-15 | 1996-07-23 | U.S. Philips Corporation | Differential load stage with stepwise variable impedance, and clocked comparator comprising such a load stage |
| US5408174A (en) * | 1993-06-25 | 1995-04-18 | At&T Corp. | Switched capacitor current reference |
| FR2716052B1 (fr) * | 1994-02-09 | 1996-03-29 | Alcatel Mobile Comm France | Dispositif d'ajustement d'une fréquence de coupure d'un filtre, et filtre comportant un tel dispositif. |
| GB2296399B (en) * | 1994-11-23 | 1998-10-14 | Motorola Inc | Compensating circuit |
| US6112125A (en) * | 1995-03-08 | 2000-08-29 | Silicon Systems, Inc. | Self-tuning method and apparatus for continuous-time filters |
| US5796545A (en) * | 1995-06-07 | 1998-08-18 | Sgs-Thomson Microelectronics, Inc. | Device and method for calibrating a time constant of one or more filter circuits |
| US5572161A (en) * | 1995-06-30 | 1996-11-05 | Harris Corporation | Temperature insensitive filter tuning network and method |
| US5852359A (en) * | 1995-09-29 | 1998-12-22 | Stmicroelectronics, Inc. | Voltage regulator with load pole stabilization |
| US5648718A (en) * | 1995-09-29 | 1997-07-15 | Sgs-Thomson Microelectronics, Inc. | Voltage regulator with load pole stabilization |
| US5621355A (en) * | 1995-09-29 | 1997-04-15 | Harris Corporation | Sampled data-biasing of continuous time integrated circuit |
| US5841324A (en) * | 1996-06-20 | 1998-11-24 | Harris Corporation | Charge-based frequency locked loop and method |
| JP3090189B2 (ja) * | 1996-07-03 | 2000-09-18 | 日本電気株式会社 | 増幅回路 |
| US5994951A (en) * | 1997-01-21 | 1999-11-30 | Vtc Inc. | Automatic-tuning circuit for integrated continuous-time MOSFET-C filters |
| US5850139A (en) * | 1997-02-28 | 1998-12-15 | Stmicroelectronics, Inc. | Load pole stabilized voltage regulator circuit |
| FI103744B1 (fi) | 1997-10-15 | 1999-08-31 | Nokia Mobile Phones Ltd | Menetelmä ja järjestely aktiivisuotimen kalibroimiseksi |
| US5933052A (en) * | 1997-10-22 | 1999-08-03 | Winbond Electronics Corp. | Offset insensitive hysteresis limiter |
| US5952877A (en) * | 1997-11-21 | 1999-09-14 | International Business Machines Corporation | Integrated resistor for continuous time signal processing applications |
| US5883545A (en) * | 1998-01-14 | 1999-03-16 | Pmc-Sierra Ltd. | Training method for GM-C or MOS-C Circuits |
| US6242959B1 (en) | 1999-12-02 | 2001-06-05 | Analog Devices, Inc. | Programmable delay circuit and method with dummy circuit compensation |
| US6539524B1 (en) * | 2000-05-10 | 2003-03-25 | Agere Systems Inc. | Method and apparatus for matching capacitance of filters having different circuit topologies |
| WO2004023653A1 (en) * | 2002-09-05 | 2004-03-18 | Koninklijke Philips Electronics N.V. | Self calibration of continuous-time filters and systems comprising such filters |
| US7095345B2 (en) | 2004-06-29 | 2006-08-22 | Analog Devices, Inc. | Hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter |
| EP1890383B1 (en) | 2004-06-29 | 2015-05-27 | Analog Devices, Inc. | A hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter |
| DE102005017538B4 (de) * | 2005-04-15 | 2010-10-07 | Austriamicrosystems Ag | Anordnung und Verfahren zur Temperaturkompensation eines Widerstands |
| US7339442B2 (en) * | 2005-07-07 | 2008-03-04 | Freescale Semiconductor, Inc. | Baseband RC filter pole and on-chip current tracking system |
| EP1962421A1 (en) * | 2007-02-23 | 2008-08-27 | STMicroelectronics S.r.l. | Calibration circuit for calibrating an adjustable capacitance of an integrated circuit having a time constant depending on said capacitance |
| US8560589B2 (en) | 2010-09-23 | 2013-10-15 | Lsi Corporation | Systems and methods for filter initialization and tuning |
| US8816761B2 (en) | 2010-09-23 | 2014-08-26 | Lsi Corporation | Tunable biquad filter circuit including phase shift detection and methods for using such |
| US10359794B2 (en) | 2014-10-13 | 2019-07-23 | Qorvo Us, Inc. | Switched capacitor biasing circuit |
| US9374063B1 (en) * | 2015-02-05 | 2016-06-21 | University Of Macau | Gain-boosted N-path bandpass filter |
| CN111342818B (zh) * | 2018-12-19 | 2024-04-30 | 力智电子股份有限公司 | 滤波器及其操作方法 |
| US20240080034A1 (en) * | 2022-09-07 | 2024-03-07 | Cirrus Logic International Semiconductor Ltd. | Compensation of environmental drift by tracking switched capacitor impedance versus resistor impedance |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4045731A (en) * | 1974-11-21 | 1977-08-30 | Takeda Riken Kogyo Kabushikikaisha | Filter having an automatically controlled variable cut-off frequency |
| DE2530144C3 (de) * | 1975-07-05 | 1981-11-19 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verstärker mit veränderbarem Übertragungsmaß |
| US4509019A (en) * | 1983-01-27 | 1985-04-02 | At&T Bell Laboratories | Tunable active filter |
| JPS59175209A (ja) * | 1983-03-25 | 1984-10-04 | Hitachi Ltd | 信号伝達回路 |
| NL8401370A (nl) * | 1984-05-01 | 1985-12-02 | Philips Nv | Filterschakeling. |
| GB2189955B (en) * | 1986-04-30 | 1990-02-14 | Philips Electronic Associated | Electrical filter |
| US4763081A (en) * | 1987-07-13 | 1988-08-09 | Motorola, Inc. | Reducing distortion in active MOSFET-C low pass filters |
| JPH0693594B2 (ja) * | 1989-02-16 | 1994-11-16 | 株式会社東芝 | アナログフィルタの自動調整回路 |
-
1990
- 1990-09-26 US US07/588,201 patent/US5124593A/en not_active Expired - Lifetime
-
1991
- 1991-09-13 EP EP19910115512 patent/EP0477694A3/en not_active Withdrawn
- 1991-09-25 JP JP3245622A patent/JPH04282912A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5124593A (en) | 1992-06-23 |
| EP0477694A2 (en) | 1992-04-01 |
| EP0477694A3 (en) | 1992-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04282912A (ja) | 同調回路 | |
| US6084465A (en) | Method for time constant tuning of gm-C filters | |
| US6111467A (en) | Circuit for time constant tuning of gm-C filters | |
| US5625317A (en) | Tuning method for integrated continuous-time filters | |
| JP3110430B2 (ja) | ドレインバイアスドトランスレジスタンス装置 | |
| US6614313B2 (en) | Precision oscillator circuits and methods with switched capacitor frequency control and frequency-setting resistor | |
| US6538498B2 (en) | Gm-C tuning circuit with filter configuration | |
| US6060935A (en) | Continuous time capacitor-tuner integrator | |
| JP3316038B2 (ja) | 演算トランスコンダクタンス増幅器・キャパシタ対用の周波数同調システム | |
| EP0766385B1 (en) | Sample data-biasing of continuous time integrated circuit | |
| US4484089A (en) | Switched-capacitor conductance-control of variable transconductance elements | |
| US7403063B2 (en) | Apparatus and method for tuning center frequency of a filter | |
| JPH04348614A (ja) | 電気的に制御可能な発振回路 | |
| JPH06164313A (ja) | 品質係数同調システムおよびそれに使用される電流整流器 | |
| JP3095137B2 (ja) | トランスコンダクタンスを利用した遮断周波数安定化装置 | |
| US5994951A (en) | Automatic-tuning circuit for integrated continuous-time MOSFET-C filters | |
| Schaumann et al. | Mixed-mode automatic tuning scheme for high-Q continuous-time filters | |
| US6194958B1 (en) | Filter having minimized cut-off frequency variations | |
| EP0697150B1 (en) | Adjustable resistance device with control circuit | |
| WO1995024712A9 (en) | Adjustable resistance device with control circuit | |
| US5883545A (en) | Training method for GM-C or MOS-C Circuits | |
| JPH0983294A (ja) | Ｇｍ−Ｃフィルタ回路およびＧｍ−Ｃフィルタの調整方法 | |
| CN213937860U (zh) | 一种可重构跨导转换偏置电路 | |
| CA2226610C (en) | A training method for gm-c or mos-c circuits | |
| KR20000008708U (ko) | 위상 동기 루프 회로 |