JP2003068753A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP2003068753A
JP2003068753A JP2001261529A JP2001261529A JP2003068753A JP 2003068753 A JP2003068753 A JP 2003068753A JP 2001261529 A JP2001261529 A JP 2001261529A JP 2001261529 A JP2001261529 A JP 2001261529A JP 2003068753 A JP2003068753 A JP 2003068753A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
corrugated
shape
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001261529A
Other languages
Japanese (ja)
Inventor
Takashi Minegishi
孝 峯岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001261529A priority Critical patent/JP2003068753A/en
Publication of JP2003068753A publication Critical patent/JP2003068753A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor structure which can prevent concentration of the electric field at the corner part when a reverse bias is applied, and which has a small size and a large current capacity, and to provide a manufacturing method thereof. SOLUTION: Since the surface of a semiconductor substrate 30 is formed in a wave shape, a PN junction area is increased, and the current capacity can be drastically increased. Additionally, since the surface is formed in a wave shape, the concentration of the electric field disappears at the corner part of the PN junction when the reverse bias is applied, and it is possible to provide a extremely small mount structure capable of preventing deterioration of a breakdown voltage or breaking. Hereby, it is realized to provide a semiconductor device optimal for mounting a minute semiconductor chip, and a manufacturing method thereof.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置及びその
製造方法、特にチップ面積を小さいまま接合面積を増や
せる半導体装置及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a semiconductor device and a method of manufacturing the same which can increase a junction area while keeping a chip area small.

【0002】[0002]

【従来の技術】従来の半導体装置は、図10に示すよう
にコレクタ領域となる半導体基板70に平坦なベース領
域72とエミッタ領域71を設け、上面にはアルミニウ
ム膜73を設け周端はシリコン酸化膜75で覆われてい
る構造をしていた。
2. Description of the Related Art In a conventional semiconductor device, as shown in FIG. 10, a flat base region 72 and a flat emitter region 71 are provided on a semiconductor substrate 70 serving as a collector region, an aluminum film 73 is provided on the upper surface, and silicon oxide is provided on the peripheral edge. It had a structure covered with the film 75.

【0003】コレクタ領域70とベース領域72の間に
は、逆バイアス時にPN接合から空乏層74が均一に広
がる構造をしていた。
Between the collector region 70 and the base region 72, a depletion layer 74 uniformly spreads from the PN junction during reverse bias.

【0004】この構造では半導体装置の電流容量の性能
を上げるためにPN接合の面積を増大するには、半導体
チップの表面積を大きくすることが必要条件であった。
しかしながら電流容量を上げるためにチップサイズを大
きくしてしまうと、最終的な半導体装置のサイズまでも
が大きくなってしまい小型化には不向きという問題点が
あった。更に製造コストまでもが大きくなってしまうと
いう問題点も発生していた。
In this structure, in order to increase the area of the PN junction in order to improve the current capacity of the semiconductor device, it was necessary to increase the surface area of the semiconductor chip.
However, if the chip size is increased in order to increase the current capacity, the size of the final semiconductor device also increases, which is not suitable for miniaturization. Further, there has been a problem that the manufacturing cost also increases.

【0005】その問題点を解決するために、図6に示す
ような半導体装置の表面を異方性エッチングにより矩形
にしたものが開発された。構造としては図6(A)に示
すようにコレクタ領域となるシリコン基板50に表面が
矩形をしたベース領域52とエミッタ領域51とを形成
し、各領域の表面はアルミニウム膜53で覆い、周端は
シリコン酸化膜55で覆われている構造をしていた。
In order to solve the problem, a semiconductor device having a rectangular surface as shown in FIG. 6 has been developed by anisotropic etching. As a structure, as shown in FIG. 6A, a base region 52 and an emitter region 51 each having a rectangular surface are formed on a silicon substrate 50 serving as a collector region, and the surface of each region is covered with an aluminum film 53. Had a structure covered with a silicon oxide film 55.

【0006】逆バイアス時にはコレクタ領域50とベー
ス領域52の間には空乏層54が広がる構造をしてい
た。
At the time of reverse bias, the depletion layer 54 spreads between the collector region 50 and the base region 52.

【0007】また図6(B)に示すように前記矩形はス
トライプ状もしくは格子状に形成されており、(図では
ストライプ状)矩形にされた表面には平坦な作りをして
いるエミッタ電極51aとベース電極52aが形成され
る構造をしていた。
Further, as shown in FIG. 6B, the rectangle is formed in a stripe shape or a lattice shape, and the emitter electrode 51a having a flat surface is formed on the rectangular surface (the stripe shape in the figure). And the base electrode 52a is formed.

【0008】この半導体装置は表面を矩形にすることに
よって、従来と同じチップサイズにおいても1.5倍以
上に実効表面積が増大し電流容量もそれに比例して1.
5倍以上に上げることを可能にすることができた。
By making the surface of this semiconductor device rectangular, the effective surface area is increased more than 1.5 times and the current capacity is proportionally 1.
It was possible to raise it by more than 5 times.

【0009】この半導体装置の製造方法の一実施例を図
7から図9を参照して説明する。
An embodiment of the method of manufacturing the semiconductor device will be described with reference to FIGS.

【0010】第1工程:図7(A)(B)(C)参照 図7(A)に示すようにまず基板としてあらかじめシリ
コンにリンをドープしたシリコン基板50を用意して、
その表面にシリコン酸化膜55を形成してシリコン基板
50の周端に残るようにエッチングをする。更にその上
面にレジスト56を塗布し露光して、ストライプ状に残
るように現像する。
First step: See FIGS. 7A, 7B and 7C. First, as shown in FIG. 7A, a silicon substrate 50 prepared by previously doping silicon with phosphorus is prepared as a substrate.
A silicon oxide film 55 is formed on the surface, and etching is performed so that the silicon oxide film 55 remains at the peripheral edge of the silicon substrate 50. Further, a resist 56 is applied on the upper surface, exposed, and developed so as to remain in a stripe shape.

【0011】次に図7(B)に示すようにCF系ガスを
用いて異方性ドライエッチングをする。この際レジスト
56が覆われていないシリコン基板50は、ドライエッ
チングをすることによってある深さの溝を形成する。
Next, as shown in FIG. 7B, anisotropic dry etching is performed using a CF type gas. At this time, the silicon substrate 50 not covered with the resist 56 is dry-etched to form a groove having a certain depth.

【0012】次に図7(C)に示すようにシリコン基板
50上に残った基板上のレジスト56を除去する。
Next, as shown in FIG. 7C, the resist 56 remaining on the silicon substrate 50 on the substrate is removed.

【0013】第2工程:図8(A)(B)参照 図8(A)に示すように拡散法により基板上にボロンを
拡散する。この際にシリコン酸化膜55はマスクとして
の働きもするので、酸化膜55で覆われていない基板5
0上にボロンが拡散される。
Second step: See FIGS. 8A and 8B As shown in FIG. 8A, boron is diffused on the substrate by a diffusion method. At this time, since the silicon oxide film 55 also functions as a mask, the substrate 5 not covered with the oxide film 55 is used.
Boron is diffused on 0.

【0014】すると図8(B)に示すようにシリコン基
板50の上にベース領域52が形成される。
Then, as shown in FIG. 8B, a base region 52 is formed on the silicon substrate 50.

【0015】第3工程:図9(A)(B)(C)参照 図9(A)に示すようにシリコン基板上にシリコン酸化
膜57を形成し図示するようにエッチングをする。
Third step: See FIGS. 9A, 9B and 9C. As shown in FIG. 9A, a silicon oxide film 57 is formed on a silicon substrate and etched as shown.

【0016】続いてシリコン基板上にリン拡散する。こ
の際にシリコン酸化膜57はマスクとしての働きもする
ので、シリコン酸化膜57で覆われていない基板50上
にリンが拡散される。
Subsequently, phosphorus is diffused on the silicon substrate. At this time, since the silicon oxide film 57 also functions as a mask, phosphorus is diffused on the substrate 50 not covered with the silicon oxide film 57.

【0017】すると図9(B)に示すようにエミッタ領
域51が形成される。このとき図示してあるようにシリ
コン酸化膜57を残すようにエッチングする。
Then, an emitter region 51 is formed as shown in FIG. 9 (B). At this time, etching is performed so as to leave the silicon oxide film 57 as illustrated.

【0018】最後に図9(C)に示すようにスパッタリ
ング方を用いてアルミニウム膜53を固着させる。
Finally, as shown in FIG. 9C, the aluminum film 53 is fixed by using the sputtering method.

【0019】[0019]

【発明が解決しようとする課題】しかしながら上述した
従来の半導体装置および製造方法においてはまだ問題点
がある。それは基板表面を矩形にしたことによる逆バイ
アス時に角の部分で電界の集中が発生しブレイクダウン
が起こり易い。すなわち、矩形の断面形状の接合面では
角の部分に電界集中がおこり、印加電圧を上げていくと
平面部が臨界電界に達するまえに角の部分が臨界電界に
達してしまいブレイクダウンしてしまい、耐圧が低くな
ってしまったり、破壊に弱くなってしまう。
However, there are still problems in the above-mentioned conventional semiconductor device and manufacturing method. This is because breakdown is likely to occur due to concentration of an electric field at a corner portion during reverse bias due to the substrate surface being rectangular. That is, in the junction surface having a rectangular cross-section, electric field concentration occurs in the corner portion, and when the applied voltage is increased, the corner portion reaches the critical electric field before the planar portion reaches the critical electric field, causing breakdown. , The withstand voltage becomes low, and it becomes vulnerable to damage.

【0020】[0020]

【課題を解決するための手段】本発明は上述した問題点
に鑑みてなされたものであり、表面が波形形状をしたコ
レクタ領域となる一導電型半導体基板と、前記波形形状
に対応する形状の逆導電型ベース領域と、前記波形形状
に対応する形状の一導電型エミッタ領域とを具備し、前
記コレクタ領域と前記ベース領域で形成されるPN接合
の接合面積を増大させることを特徴とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and has a one-conductivity type semiconductor substrate serving as a collector region having a corrugated surface and a shape corresponding to the corrugated shape. It is characterized by comprising a reverse conductivity type base region and a one conductivity type emitter region having a shape corresponding to the corrugated shape, and increasing a junction area of a PN junction formed by the collector region and the base region.

【0021】また一導電型の半導体基板を異方性エッチ
ングして凹凸領域を形成する工程と、前記半導体基板を
等方性エッチングして前記凹凸領域を波形形状にする工
程と、前記半導体基板に逆導電型の不純物を導入して波
形形状のベース領域を形成する工程と、前記ベース領域
に一導電型の不純物を導入して波形形状のエミッタ領域
を形成する工程とを具備することを特徴とする。
Also, anisotropically etching a semiconductor substrate of one conductivity type to form an uneven region, isotropically etching the semiconductor substrate to form the uneven region into a corrugated shape, and And a step of forming a corrugated base region by introducing an impurity of opposite conductivity type, and a step of forming a corrugated emitter region by introducing an impurity of one conductivity type into the base region. To do.

【0022】[0022]

【発明の実施の形態】図1を参照して本発明の半導体装
置の説明をする。図1(A)は本発明の断面図、図1
(B)は本発明の上面図を示している.図1(A)に示
すように、コレクタ領域となるシリコン基板30に波形
形状のベース領域32およびエミッタ領域31を設け、
各領域にはアルミニウム膜53を設け、周端はシリコン
酸化膜55で覆われている構造をしている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device of the present invention will be described with reference to FIG. 1A is a cross-sectional view of the present invention, FIG.
(B) shows a top view of the present invention. As shown in FIG. 1A, a corrugated base region 32 and an emitter region 31 are provided on a silicon substrate 30 serving as a collector region,
An aluminum film 53 is provided in each region, and the peripheral edge is covered with a silicon oxide film 55.

【0023】またコレクタ領域となるシリコン基板30
とベース領域32との間には逆バイアス時にPN接合か
ら空乏層34が広がっている。
Further, the silicon substrate 30 which becomes the collector region
A depletion layer 34 extends from the PN junction between the base region 32 and the base region 32 at the time of reverse bias.

【0024】本発明の最大の特徴はコレクタ領域となる
シリコン基板30の上面、すなわちベース領域32との
接触する部分が波形をしていることである。そのことに
より従来と同様に電流容量を十分に得ることができるP
N接合の接合面積を確保することが可能であり、更に逆
バイアス時に起こる角の部分での電界の集中がPN接合
の波形形状により回避することができる。
The greatest feature of the present invention is that the upper surface of the silicon substrate 30, which is the collector region, that is, the portion in contact with the base region 32 is corrugated. As a result, a sufficient current capacity can be obtained as in the conventional P
It is possible to secure the junction area of the N junction, and further, the concentration of the electric field at the corner portion which occurs at the time of reverse bias can be avoided by the waveform shape of the PN junction.

【0025】また図1(B)に示すように前記波形はス
トライプ状もしくは格子状(図示せず)に形成されるこ
とを特徴とする。
Further, as shown in FIG. 1B, the corrugations are formed in a stripe shape or a lattice shape (not shown).

【0026】さらにエミッタ電極31aとベース電極3
2aを形成するためにフラットな部分を設ける。
Further, the emitter electrode 31a and the base electrode 3
A flat portion is provided to form 2a.

【0027】本発明の半導体装置の製造方法の一実施例
を図2から図5を参照して説明する。
An embodiment of the method of manufacturing a semiconductor device of the present invention will be described with reference to FIGS.

【0028】第1工程:図2(A)(B)(C)参照 図2(A)に示すようにまず基板としてあらかじめシリ
コンにリンをドープしたコレクタ領域となるシリコン基
板30を用意して、その上面にシリコン酸化膜35を形
成してシリコン基板30の周端に残るようにエッチング
をする。更にその表面にレジスト36を塗布し露光し
て、ストライプ状に残るように現像する。
First step: See FIGS. 2A, 2B and 2C. As shown in FIG. 2A, first, a silicon substrate 30 serving as a collector region is prepared by previously doping silicon with phosphorus. A silicon oxide film 35 is formed on the upper surface, and etching is performed so that the silicon oxide film 35 remains on the peripheral edge of the silicon substrate 30. Further, a resist 36 is applied on the surface, exposed, and developed so as to remain in a stripe shape.

【0029】次に図2(B)に示すようにCF系ガスを
用いて異方性・ドライエッチングをする。この際レジス
ト36が覆われていないシリコン基板30は、ドライエ
ッチングをすることによってある深さの溝37を形成す
る。
Next, as shown in FIG. 2B, anisotropic dry etching is performed using a CF type gas. At this time, the silicon substrate 30 not covered with the resist 36 is dry-etched to form a groove 37 having a certain depth.

【0030】次に図2(C)に示すようにシリコン基板
30上に残ったレジスト36を除去する。
Next, as shown in FIG. 2C, the resist 36 remaining on the silicon substrate 30 is removed.

【0031】第2工程:図3(A)(B)参照 図3(A)に示すように等方性エッチングを行い、角張
っている部分に丸みを帯びるようにする。等方性エッチ
ングとしてスピンエッチング法で行う。周知ではあるが
スピンエッチング法はウエーハを支持台に真空吸引ある
いは機械的にチャッキングし、回転させながら薬液をス
プレーしてエッチングを行う。等方性エッチングを行う
ことにより上面が矩形の時と同様に電流容量を十分に得
ることができるPN接合の接合面積を確保することが可
能であると共に表面が矩形の際の逆バイアス時に起こっ
た角の部分に丸みを帯びさせることにより回避すること
を可能にすることができる。
Second step: See FIGS. 3A and 3B. Isotropic etching is performed as shown in FIG. 3A so that the angular portion is rounded. As the isotropic etching, a spin etching method is used. As is well known, in the spin etching method, a wafer is vacuum-sucked or mechanically chucked on a support and sprayed with a chemical solution while rotating to perform etching. By performing isotropic etching, it is possible to secure a junction area of the PN junction that can obtain a sufficient current capacity as in the case where the upper surface is rectangular, and at the time of reverse bias when the surface is rectangular. It can be possible to avoid it by making the corners rounded.

【0032】すると図3(B)に示すような溝37より
凹凸状のシリコン基板30表面は波形の形状となる。
Then, as shown in FIG. 3B, the surface of the silicon substrate 30 which is uneven from the groove 37 has a corrugated shape.

【0033】第3工程:図4(A)(B)参照 図4(A)に示すように拡散法により基板表面上にボロ
ンを拡散する。この際に周端のシリコン酸化膜35はマ
スクとしての働きをするので、酸化膜35で覆われてい
ない基板30表面にボロンが拡散される。
Third step: See FIGS. 4A and 4B As shown in FIG. 4A, boron is diffused on the surface of the substrate by a diffusion method. At this time, since the silicon oxide film 35 at the peripheral edge functions as a mask, boron is diffused on the surface of the substrate 30 not covered with the oxide film 35.

【0034】図4(B)に示すようにシリコン基板30
表面には波形形状をしたベース領域32が形成される。
As shown in FIG. 4B, the silicon substrate 30
A corrugated base region 32 is formed on the surface.

【0035】第5工程:図5(A)(B)(C)参照 図5(A)に示すようにシリコン基板上30にシリコン
酸化膜37を残るようにエッチングをする。
Fifth step: See FIGS. 5A, 5B, and 5C As shown in FIG. 5A, etching is performed so that the silicon oxide film 37 remains on the silicon substrate 30.

【0036】続いてシリコン基板30上にリンを拡散す
る。この際にシリコン酸化膜37はマスクとしての働き
もするので、シリコン酸化膜37で覆われていない基板
30上にリンが拡散される。
Subsequently, phosphorus is diffused on the silicon substrate 30. At this time, since the silicon oxide film 37 also functions as a mask, phosphorus is diffused on the substrate 30 which is not covered with the silicon oxide film 37.

【0037】すると図5(B)に示すようにベース領域
32表面にエミッタ領域31が形成される。このとき図
示してあるようにシリコン酸化膜37を残すようにエッ
チングする。
Then, as shown in FIG. 5B, the emitter region 31 is formed on the surface of the base region 32. At this time, etching is performed so as to leave the silicon oxide film 37 as illustrated.

【0038】最後に図5(C)に示すようにスパッタリ
ング方を用いてアルミニウム膜33を付着してベース電
極およびエミッタ電極を形成する。
Finally, as shown in FIG. 5 (C), an aluminum film 33 is attached by a sputtering method to form a base electrode and an emitter electrode.

【0039】[0039]

【発明の効果】本発明によれば、半導体装置の表面を波
形形状にしてコレクタ領域とベース領域の接合面も波形
形状にすることによりチップサイズを変えずに表面積を
拡大することができ、そのことにより電流容量を大幅に
向上できることが可能となった。
According to the present invention, the surface area of the semiconductor device can be expanded without changing the chip size by making the surface of the semiconductor device into a wavy shape and the contact surface between the collector region and the base region also having a wavy shape. This makes it possible to significantly improve the current capacity.

【0040】更には、半導体装置の表面が矩形の際、逆
バイアス時に起きていたブレイクダウンを表面を波状に
形成したことにより防止することができ、耐圧が低くな
ってしまったり、破壊に弱くなってしまうという問題を
解決することが可能となった。
Furthermore, when the surface of the semiconductor device is rectangular, the breakdown that has occurred at the time of reverse bias can be prevented by forming the surface in a wavy shape, and the breakdown voltage becomes low and it is vulnerable to breakage. It became possible to solve the problem of being lost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置を説明する断面図(A)、
上面図(B)である。
FIG. 1 is a cross-sectional view (A) illustrating a semiconductor device of the present invention,
It is a top view (B).

【図2】本発明の半導体装置の製造方法を説明する図で
ある。
FIG. 2 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention.

【図3】本発明の半導体装置の製造方法を説明する図で
ある。
FIG. 3 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention.

【図4】本発明の半導体装置の製造方法を説明する図で
ある。
FIG. 4 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention.

【図5】本発明の半導体装置の製造方法を説明する図で
ある。
FIG. 5 is a diagram illustrating a method for manufacturing a semiconductor device of the present invention.

【図6】従来の半導体装置を説明する断面図(A)、上
面図(B)である。
6A and 6B are a cross-sectional view (A) and a top view (B) illustrating a conventional semiconductor device.

【図7】従来の半導体装置の製造方法を説明する図であ
る。
FIG. 7 is a diagram illustrating a conventional method for manufacturing a semiconductor device.

【図8】従来の半導体装置の製造方法を説明する図であ
る。
FIG. 8 is a diagram illustrating a conventional method for manufacturing a semiconductor device.

【図9】従来の半導体装置の製造方法を説明する図であ
る。
FIG. 9 is a diagram illustrating a conventional method for manufacturing a semiconductor device.

【図10】従来の半導体装置を説明する図である。FIG. 10 is a diagram illustrating a conventional semiconductor device.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 表面が波形形状をしたコレクタ領域とな
る一導電型半導体基板と、前記波形形状に対応する形状
の逆導電型ベース領域と、前記波形形状に対応する形状
の一導電型エミッタ領域とを具備し、前記コレクタ領域
と前記ベース領域で形成されるPN接合の接合面積を増
大させることを特徴とする半導体装置。
1. A one-conductivity-type semiconductor substrate having a corrugated collector surface, an opposite-conductivity-type base region having a shape corresponding to the corrugated shape, and one-conductivity-type emitter region having a shape corresponding to the corrugated shape. And increasing the junction area of the PN junction formed by the collector region and the base region.
【請求項2】 前記ベース領域とコレクタ領域間の前記
PN接合を逆バイアスしたときに前記波形形状に沿って
均一に空乏層を広げることを特徴とする請求項1に記載
の半導体装置。
2. The semiconductor device according to claim 1, wherein when the PN junction between the base region and the collector region is reverse biased, a depletion layer is uniformly spread along the corrugated shape.
【請求項3】 前記波形形状はストライプ状に形成され
ることを特徴とする請求項1に記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the corrugated shape is formed in a stripe shape.
【請求項4】 前記波形形状は格子状に形成されること
を特徴とする請求項1に記載の半導体装置。
4. The semiconductor device according to claim 1, wherein the corrugated shape is formed in a lattice shape.
【請求項5】 前記波形形状の中央に平坦な取り出し領
域を設けたことを特徴とする請求項1に記載の半導体装
置。
5. The semiconductor device according to claim 1, wherein a flat extraction region is provided in the center of the corrugated shape.
【請求項6】 コレクタ領域となる一導電型半導体基板
を異方性エッチングして凹凸領域を形成する工程と、 前記半導体基板を等方性エッチングして前記凹凸領域を
波形形状にする工程と、 前記半導体基板に逆導電型の不純物を導入して波形形状
のベース領域を形成する工程と、 前記ベース領域に一導電型の不純物を導入して波形形状
のエミッタ領域を形成する工程とを具備することを特徴
とする半導体装置の製造方法。
6. A step of anisotropically etching a one-conductivity-type semiconductor substrate to be a collector region to form a concavo-convex region, and a step of isotropically etching the semiconductor substrate to form the corrugated region in the concavo-convex region. The method comprises the steps of introducing an impurity of opposite conductivity type into the semiconductor substrate to form a corrugated base region, and introducing an impurity of one conductivity type into the base region to form a corrugated emitter region. A method of manufacturing a semiconductor device, comprising:
【請求項7】 前記逆導電型不純物は拡散により導入す
ることを特徴とする請求項6に記載の半導体装置の製造
方法。
7. The method of manufacturing a semiconductor device according to claim 6, wherein the impurity of the opposite conductivity type is introduced by diffusion.
JP2001261529A 2001-08-30 2001-08-30 Semiconductor device and manufacturing method thereof Pending JP2003068753A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001261529A JP2003068753A (en) 2001-08-30 2001-08-30 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001261529A JP2003068753A (en) 2001-08-30 2001-08-30 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2003068753A true JP2003068753A (en) 2003-03-07

Family

ID=19088559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001261529A Pending JP2003068753A (en) 2001-08-30 2001-08-30 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2003068753A (en)

Similar Documents

Publication Publication Date Title
KR100297703B1 (en) Power semiconductor device adopting a SIPOS and method for forming thereof
JP2002368231A (en) Semiconductor device and manufacturing method therefor
CA1154543A (en) Mesh gate v-mos power fet
JP3161515B2 (en) Method for manufacturing semiconductor device
JP2003068753A (en) Semiconductor device and manufacturing method thereof
JP4401453B2 (en) Method of manufacturing power semiconductor device using semi-insulating polysilicon (SIPOS) film
TWI759131B (en) Method of making reverse conducting insulated gate bipolar transistor
JP2001267326A (en) Semiconductor device and its manufacturing method
US4977107A (en) Method for manufacturing semiconductor rectifier
JP3157245B2 (en) Semiconductor device and method of manufacturing the same
JP2003249663A (en) Semiconductor device and its manufacturing method
EP1229585A1 (en) Integrated circuit with bipolar transistors having different emitter base junction widths
JP2001102599A (en) Variable capacitance semiconductor device
JP3237277B2 (en) Semiconductor device
KR0172752B1 (en) Method of manufacturing transistor in semiconductor device
JPH07221288A (en) Semiconductor device and manufacture thereof
JPH11145151A (en) Power semiconductor device using semi-insulating polysilicon film
JPH02119229A (en) Semiconductor device and manufacture thereof
JPS6014467A (en) Semiconductor integrated circuit device
JPH0626217B2 (en) Method for manufacturing semiconductor device
JPS61198673A (en) Manufacture of semiconductor device
JPH11176836A (en) Semiconductor device and its manufacture
KR19980074222A (en) Manufacturing Method of Semiconductor Device
JPS59175765A (en) Semiconductor device and manufacture thereof
KR19980015073A (en) Method for manufacturing semiconductor device having landing pad

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226