JP2003067433A - 冗長動作検出装置およびその検出方法ならびに動作停止回路の挿入方法 - Google Patents
冗長動作検出装置およびその検出方法ならびに動作停止回路の挿入方法Info
- Publication number
- JP2003067433A JP2003067433A JP2001254133A JP2001254133A JP2003067433A JP 2003067433 A JP2003067433 A JP 2003067433A JP 2001254133 A JP2001254133 A JP 2001254133A JP 2001254133 A JP2001254133 A JP 2001254133A JP 2003067433 A JP2003067433 A JP 2003067433A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- logic
- enable signal
- fan
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】半導体集積回路の低消費電力実現のための回路
設計工程における、低消費電力実現の部分に、静的に非
動作モード時に動作してしまう回路を検出し、動作停止
回路を挿入する冗長動作検出装置および動作停止回路の
挿入方法を提供する。 【解決手段】イネーブル信号で論理を選択するセレクタ
回路と、前記セレクタ回路で特定の論理が選択されない
場合に、前記特定の論理に該当する論理回路群の信号を
停止するよう、前記セレクタ回路の論理の入力信号部分
に前記イネーブル信号で停止する論理停止回路とを具備
する冗長動作検出装置。
設計工程における、低消費電力実現の部分に、静的に非
動作モード時に動作してしまう回路を検出し、動作停止
回路を挿入する冗長動作検出装置および動作停止回路の
挿入方法を提供する。 【解決手段】イネーブル信号で論理を選択するセレクタ
回路と、前記セレクタ回路で特定の論理が選択されない
場合に、前記特定の論理に該当する論理回路群の信号を
停止するよう、前記セレクタ回路の論理の入力信号部分
に前記イネーブル信号で停止する論理停止回路とを具備
する冗長動作検出装置。
Description
【０００１】
【発明の属する技術分野】本発明は、冗長動作検出装置
および動作停止回路の挿入方法に関し、特に、半導体集
積回路の低消費電力実現のための回路設計工程におけ
る、低消費電力実現の部分に、回路の稼働率を求めるこ
となく、静的に非動作モード時に動作してしまう回路を
検出し、動作停止回路を挿入する冗長動作検出装置およ
び動作停止回路の挿入方法に関する。
および動作停止回路の挿入方法に関し、特に、半導体集
積回路の低消費電力実現のための回路設計工程におけ
る、低消費電力実現の部分に、回路の稼働率を求めるこ
となく、静的に非動作モード時に動作してしまう回路を
検出し、動作停止回路を挿入する冗長動作検出装置およ
び動作停止回路の挿入方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路は、その集積度が
高集積になり、大型化する傾向にある。その結果、半導
体集積回路の消費電力も大きくなりつつある。
高集積になり、大型化する傾向にある。その結果、半導
体集積回路の消費電力も大きくなりつつある。
【０００３】半導体集積回路の設計時に、消費電力の少
ない論理回路生成するゲーテッドクロック設計手法も、
一般的に、周知である。
ない論理回路生成するゲーテッドクロック設計手法も、
一般的に、周知である。
【０００４】一方、半導体集積回路のテスト時に、主回
路の他にテスト回路を設計しておき、このテスト回路を
用いて、半導体集積回路のテストをする手法が周知であ
る。
路の他にテスト回路を設計しておき、このテスト回路を
用いて、半導体集積回路のテストをする手法が周知であ
る。
【０００５】また、このテスト回路は、通常動作時には
停止させておくよう設計される。さらに、停止可能なモ
ードの通常動作回路も、停止させておくよう設計され
る。
停止させておくよう設計される。さらに、停止可能なモ
ードの通常動作回路も、停止させておくよう設計され
る。
【０００６】上述した従来の半導体集積回路の設計手法
は、例えば、特開平１１−１４９４９６号公報または特
開２０００−３４１０９３号公報に開示されている。
は、例えば、特開平１１−１４９４９６号公報または特
開２０００−３４１０９３号公報に開示されている。
【０００７】
【発明が解決しようとする課題】しかしながら、この従
来技術では、テスト回路の通常動作時や、停止可能なモ
ードの通常動作回路は停止させておきたいが、そのため
には設計者による動作停止回路の作り込みが必要であっ
た。この人手における作業では大規模な回路に対応でき
ず、かつ人為的なミスを混入する問題があった。
来技術では、テスト回路の通常動作時や、停止可能なモ
ードの通常動作回路は停止させておきたいが、そのため
には設計者による動作停止回路の作り込みが必要であっ
た。この人手における作業では大規模な回路に対応でき
ず、かつ人為的なミスを混入する問題があった。
【０００８】また、既存のゲーテッドクロックの設計手
法では、 （１）停止する回路の単位がクロックであるために、同
一ＦＦに接続される特定の論理回路のみを停止すること
はできない。例えば、該当端子には通常動作するＦＦで
論理を受けるが通常動作時には停止可能なテスト回路が
挙げられる。 （２）一段目のＦＦへの論理は必ず動作するため、ＦＦ
に入力する論理を停止させるわけではない。 （３）組み合わせ回路のみで構成される回路には無効で
ある。 という問題があった。
法では、 （１）停止する回路の単位がクロックであるために、同
一ＦＦに接続される特定の論理回路のみを停止すること
はできない。例えば、該当端子には通常動作するＦＦで
論理を受けるが通常動作時には停止可能なテスト回路が
挙げられる。 （２）一段目のＦＦへの論理は必ず動作するため、ＦＦ
に入力する論理を停止させるわけではない。 （３）組み合わせ回路のみで構成される回路には無効で
ある。 という問題があった。
【０００９】したがって、本発明の目的は、上記問題を
解決した半導体集積回路の低消費電力実現のための回路
設計工程における、低消費電力実現の部分に、回路の稼
働率を求めることなく、静的に非動作モード時に動作し
てしまう回路を検出し、動作停止回路を挿入する冗長動
作検出装置および動作停止回路の挿入方法を提供するこ
とにある。
解決した半導体集積回路の低消費電力実現のための回路
設計工程における、低消費電力実現の部分に、回路の稼
働率を求めることなく、静的に非動作モード時に動作し
てしまう回路を検出し、動作停止回路を挿入する冗長動
作検出装置および動作停止回路の挿入方法を提供するこ
とにある。
【００１０】
【課題を解決するための手段】本発明の冗長動作検出装
置は、イネーブル信号で論理を選択するセレクタ回路
と、前記セレクタ回路で特定の論理が選択されない場合
に、前記特定の論理に該当する論理回路群の信号を停止
するよう、前記セレクタ回路の論理の入力信号部分に前
記イネーブル信号で停止する論理停止回路とを具備する
構成である。
置は、イネーブル信号で論理を選択するセレクタ回路
と、前記セレクタ回路で特定の論理が選択されない場合
に、前記特定の論理に該当する論理回路群の信号を停止
するよう、前記セレクタ回路の論理の入力信号部分に前
記イネーブル信号で停止する論理停止回路とを具備する
構成である。
【００１１】また、本発明の冗長動作検出装置の冗長動
作検出動作検出方法は、作業者から指定された情報によ
り前記セレクタ回路を探索し、作業者からイネーブル信
号が指定されれば、前記イネーブル信号のファンアウト
を探索し、作業者からイネーブル信号が指定されていな
ければ、前記セレクタ回路を取得するセレクタ回路探索
ステップと、前記セレクタ回路の各ファンインを、論理
の切り口まで順次たどっていき探索するファンイン探索
ステップと、前記セレクタ回路に入力する論理毎にファ
ンインのリストを作成するファンインリスト作成ステッ
プと、前記ファンイン探索ステップの探索中に、動作停
止回路またはイネーブル信号が見つかった場合は、前記
動作停止回路または前記イネーブル信号も論理の切り口
として扱い、ファンインリストに格納するリスト格納ス
テップとを備える構成である。
作検出動作検出方法は、作業者から指定された情報によ
り前記セレクタ回路を探索し、作業者からイネーブル信
号が指定されれば、前記イネーブル信号のファンアウト
を探索し、作業者からイネーブル信号が指定されていな
ければ、前記セレクタ回路を取得するセレクタ回路探索
ステップと、前記セレクタ回路の各ファンインを、論理
の切り口まで順次たどっていき探索するファンイン探索
ステップと、前記セレクタ回路に入力する論理毎にファ
ンインのリストを作成するファンインリスト作成ステッ
プと、前記ファンイン探索ステップの探索中に、動作停
止回路またはイネーブル信号が見つかった場合は、前記
動作停止回路または前記イネーブル信号も論理の切り口
として扱い、ファンインリストに格納するリスト格納ス
テップとを備える構成である。
【００１２】また、本発明の冗長動作検出装置の冗長動
作検出動作検出方法は、前記論理の切り口であるイネー
ブル信号のファンアウトとセレクタ回路の間に、バッフ
ァなどの論理が変化しないものを除く論理回路が含まれ
ていた場合、作業者の指定した論理の切り口であるイネ
ーブル信号をイネーブル信号として処理せず、セレクタ
回路の直前の該当論理回路のファンアウトをイネーブル
信号として処理し、作業者から指定されたもとの論理の
切り口のイネーブル信号と、新しく処理対象となったイ
ネーブル信号を作業者に通知する構成である。
作検出動作検出方法は、前記論理の切り口であるイネー
ブル信号のファンアウトとセレクタ回路の間に、バッフ
ァなどの論理が変化しないものを除く論理回路が含まれ
ていた場合、作業者の指定した論理の切り口であるイネ
ーブル信号をイネーブル信号として処理せず、セレクタ
回路の直前の該当論理回路のファンアウトをイネーブル
信号として処理し、作業者から指定されたもとの論理の
切り口のイネーブル信号と、新しく処理対象となったイ
ネーブル信号を作業者に通知する構成である。
【００１３】さらにまた、本発明の冗長動作検出装置の
動作停止回路の挿入方法は、冗長動作検出動作検出方法
の後に、動作ファンインリストの回路の直後にイネーブ
ル信号により回路の信号を停止する論理を持つ動作停止
回路を挿入する動作停止回路挿入工程を備える。
動作停止回路の挿入方法は、冗長動作検出動作検出方法
の後に、動作ファンインリストの回路の直後にイネーブ
ル信号により回路の信号を停止する論理を持つ動作停止
回路を挿入する動作停止回路挿入工程を備える。
【００１４】
【発明の実施の形態】次に、図面を参照しながら、本発
明の実施の形態を以下に詳述する。
明の実施の形態を以下に詳述する。
【００１５】まず、本発明の特徴は、半導体集積回路の
低消費電力実現のための回路設計工程における、低消費
電力実現の部分に、回路の稼働率を求めることなく、静
的に非動作モード時に動作してしまう回路を検出し、動
作停止回路を挿入する手法を実現したことにある。
低消費電力実現のための回路設計工程における、低消費
電力実現の部分に、回路の稼働率を求めることなく、静
的に非動作モード時に動作してしまう回路を検出し、動
作停止回路を挿入する手法を実現したことにある。
【００１６】図１を参照すると、本発明の実施の形態の
冗長動作検出装置１００は、論理を選択するセレクタ回
路１０１を含む回路で、セレクタ回路１０１の論理の入
力信号部分にイネーブル信号１０２で停止する論理停止
回路１０３を挿入し、セレクタ回路１０１で特定の論理
が選択されない場合に、該当する論理回路１０８の信号
を停止する。
冗長動作検出装置１００は、論理を選択するセレクタ回
路１０１を含む回路で、セレクタ回路１０１の論理の入
力信号部分にイネーブル信号１０２で停止する論理停止
回路１０３を挿入し、セレクタ回路１０１で特定の論理
が選択されない場合に、該当する論理回路１０８の信号
を停止する。
【００１７】図２は、本発明の実施の形態の冗長動作検
出装置１００を実現するコンピュータの構成を示すブロ
ック図である。
出装置１００を実現するコンピュータの構成を示すブロ
ック図である。
【００１８】図２を参照すると、本発明の実施の形態の
冗長動作検出装置１００を実現するコンピュータの構成
は、作業者に回路図やメッセージを表示するグラフィッ
クディスプレイ２０１と、作業者が装置に対して指示を
与えるキーボード２０２およびマウス２０３と、演算を
行うＣＰＵ２０４と、本発明の方式をソフトウエアとし
て格納したり、演算結果を格納したりする内部記憶部２
０６と、回路情報やプログラム実行ログを格納する外部
記憶部２０７を具備する。
冗長動作検出装置１００を実現するコンピュータの構成
は、作業者に回路図やメッセージを表示するグラフィッ
クディスプレイ２０１と、作業者が装置に対して指示を
与えるキーボード２０２およびマウス２０３と、演算を
行うＣＰＵ２０４と、本発明の方式をソフトウエアとし
て格納したり、演算結果を格納したりする内部記憶部２
０６と、回路情報やプログラム実行ログを格納する外部
記憶部２０７を具備する。
【００１９】図８に、本発明を適用したＬＳＩ設計のフ
ローを示す。作業者がＲＴＬ作成ステップＤ１で動作記
述であるＲＴＬを作成し、論理合成ステップＤ２で論理
合成装置を用いてＲＴＬからネットリストを作成し、消
費電力削減ステップＤ３において、本発明によりネット
リストに消費電力を削減する動作停止回路を挿入し、レ
イアウト設計ステップＤ４において、半導体集積回路の
各素子を配置する、および、半導体集積回路の各素子の
接続を行う。
ローを示す。作業者がＲＴＬ作成ステップＤ１で動作記
述であるＲＴＬを作成し、論理合成ステップＤ２で論理
合成装置を用いてＲＴＬからネットリストを作成し、消
費電力削減ステップＤ３において、本発明によりネット
リストに消費電力を削減する動作停止回路を挿入し、レ
イアウト設計ステップＤ４において、半導体集積回路の
各素子を配置する、および、半導体集積回路の各素子の
接続を行う。
【００２０】ここでは、消費電力削減ステップＤ３は、
レイアウト設計ステップＤ４の前に行っているが、回路
構成が確定していればよいので、レイアウト設計ステッ
プＤ４の後などに行ってもよい。
レイアウト設計ステップＤ４の前に行っているが、回路
構成が確定していればよいので、レイアウト設計ステッ
プＤ４の後などに行ってもよい。
【００２１】次に、図３のフローチャートと図４のブロ
ック図を参照して、本発明の第１の実施の形態の冗長動
作検出装置の動作について詳細に説明する。図４では、
参照符号４０６がイネーブル端子であり、参照符号４０
１がセレクタ回路である。
ック図を参照して、本発明の第１の実施の形態の冗長動
作検出装置の動作について詳細に説明する。図４では、
参照符号４０６がイネーブル端子であり、参照符号４０
１がセレクタ回路である。
【００２２】本発明の第１の実施の形態の冗長動作検出
装置４００は、セレクタ回路探索スッテプＦ１におい
て、作業者から指定された情報よりセレクタ回路４０１
を探索する。作業者からイネーブル信号４０６が指定さ
れれば、イネーブル信号４０６のファンアウト４０７を
探索し、セレクタ回路探索スッテプＦ１２にてセレクタ
回路４０１を取得する。
装置４００は、セレクタ回路探索スッテプＦ１におい
て、作業者から指定された情報よりセレクタ回路４０１
を探索する。作業者からイネーブル信号４０６が指定さ
れれば、イネーブル信号４０６のファンアウト４０７を
探索し、セレクタ回路探索スッテプＦ１２にてセレクタ
回路４０１を取得する。
【００２３】もし、論理の切り口であるイネーブル信号
４０６のファンアウト４０７とセレクタ回路４０１の間
に、バッファなどの論理が変化しないものを除く論理回
路が含まれていた場合、作業者の指定した論理の切り口
である本来のイネーブル信号をイネーブル信号として処
理せず、セレクタ回路４０１の直前の該当論理回路（４
０８、４０９）のファンアウトをイネーブル信号として
処理することとする。この際、作業者から指定されたも
との論理の切り口のイネーブル信号と、新しく処理対象
となったイネーブル信号を作業者に通知する。
４０６のファンアウト４０７とセレクタ回路４０１の間
に、バッファなどの論理が変化しないものを除く論理回
路が含まれていた場合、作業者の指定した論理の切り口
である本来のイネーブル信号をイネーブル信号として処
理せず、セレクタ回路４０１の直前の該当論理回路（４
０８、４０９）のファンアウトをイネーブル信号として
処理することとする。この際、作業者から指定されたも
との論理の切り口のイネーブル信号と、新しく処理対象
となったイネーブル信号を作業者に通知する。
【００２４】セレクタ回路４０１は、マルチプレクサの
ように特定のライブラリのセルを指定する。または、イ
ンスタンス名に特定のサフィックスがあるものを指定す
るなど、他の通常論理ゲートと見分けがつくように指定
するとよい。
ように特定のライブラリのセルを指定する。または、イ
ンスタンス名に特定のサフィックスがあるものを指定す
るなど、他の通常論理ゲートと見分けがつくように指定
するとよい。
【００２５】不特定多数のイネーブルがあるなどの理由
で、作業者がイネーブル信号の代わりに直接セレクタ回
路を指定した場合、イネーブル信号探索ステップＦ１３
にてセレクタ回路４０１のセレクタ信号のファンイン
（４０２、４０３、４０４）を、設計者が指定した属性
の回路を、例えばＦＦ，階層の切り口，外部入力端子
（以下、論理の切り口という）まで順次たどっていき、
論理の切り口をイネーブル信号として取得する。
で、作業者がイネーブル信号の代わりに直接セレクタ回
路を指定した場合、イネーブル信号探索ステップＦ１３
にてセレクタ回路４０１のセレクタ信号のファンイン
（４０２、４０３、４０４）を、設計者が指定した属性
の回路を、例えばＦＦ，階層の切り口，外部入力端子
（以下、論理の切り口という）まで順次たどっていき、
論理の切り口をイネーブル信号として取得する。
【００２６】作業者からイネーブル信号４０６が指定さ
れ場合と同様に、もし、論理の切り口であるイネーブル
信号４０６のファンアウト４０７とセレクタ回路４０１
の間にバッファなどの論理が変化しないものを除く論理
回路が含まれていた場合、作業者の指定した論理の切り
口である本来のイネーブル信号をイネーブル信号として
処理せず、セレクタ回路の直前の該当論理回路のファン
アウトをイネーブル信号として処理することとする。こ
の際、作業者から指定されたもとの論理の切り口のイネ
ーブル信号と、新しく処理対象となったイネーブル信号
を作業者に通知する。
れ場合と同様に、もし、論理の切り口であるイネーブル
信号４０６のファンアウト４０７とセレクタ回路４０１
の間にバッファなどの論理が変化しないものを除く論理
回路が含まれていた場合、作業者の指定した論理の切り
口である本来のイネーブル信号をイネーブル信号として
処理せず、セレクタ回路の直前の該当論理回路のファン
アウトをイネーブル信号として処理することとする。こ
の際、作業者から指定されたもとの論理の切り口のイネ
ーブル信号と、新しく処理対象となったイネーブル信号
を作業者に通知する。
【００２７】イネーブル信号が”０”論理の場合に、セ
レクタ回路４０１の”１”論理が停止する。
レクタ回路４０１の”１”論理が停止する。
【００２８】動作停止回路探索ステップＦ２において
は、各ファンイン探索ステップＦ２１にてセレクタ回路
４０１の各ファンインを、論理の切り口まで順次たどっ
ていき探索する。
は、各ファンイン探索ステップＦ２１にてセレクタ回路
４０１の各ファンインを、論理の切り口まで順次たどっ
ていき探索する。
【００２９】各ファンインリスト作成ステップＦ２２に
おいては、セレクタ回路４０１に入力する論理毎にファ
ンインのリストを作成する。探索中に動作停止回路やイ
ネーブル信号が見つかった場合は、それらも論理の切り
口として扱い、ファンインリストに格納する。
おいては、セレクタ回路４０１に入力する論理毎にファ
ンインのリストを作成する。探索中に動作停止回路やイ
ネーブル信号が見つかった場合は、それらも論理の切り
口として扱い、ファンインリストに格納する。
【００３０】ただし、動作停止回路が現在着目している
イネーブル信号に対するものではない場合は、ここでは
ファンインとして扱わず、探索を継続する。
イネーブル信号に対するものではない場合は、ここでは
ファンインとして扱わず、探索を継続する。
【００３１】図４に示すセレクタ回路４０１の”０”論
理のファンインリストにファンイン（４０２、４０３）
を格納し、セレクタ回路の”１”論理のファンインリス
トにファンイン（４０３、４０４）を格納する。
理のファンインリストにファンイン（４０２、４０３）
を格納し、セレクタ回路の”１”論理のファンインリス
トにファンイン（４０３、４０４）を格納する。
【００３２】セレクタ回路４０１の各論理のファンイン
リストを作成後、動作停止ファンインリスト作成ステッ
プＦ２４にて、イネーブル信号４０６により停止する論
理のファンインリストから、イネーブル信号４０６によ
り停止しない通常動作論理のファンインリストに含まれ
る要素を差し引いたものを動作停止ファンインリストと
して作成する。
リストを作成後、動作停止ファンインリスト作成ステッ
プＦ２４にて、イネーブル信号４０６により停止する論
理のファンインリストから、イネーブル信号４０６によ
り停止しない通常動作論理のファンインリストに含まれ
る要素を差し引いたものを動作停止ファンインリストと
して作成する。
【００３３】動作停止ファインリスト中に、すでに現在
着目しているイネーブル端子による動作停止回路が挿入
されていた場合は、処理が不要であるため該当動作停止
回路を動作停止ファンインリストから削除する。
着目しているイネーブル端子による動作停止回路が挿入
されていた場合は、処理が不要であるため該当動作停止
回路を動作停止ファンインリストから削除する。
【００３４】また、停止する回路の論理段数が非常に少
ない、タイミングや面積の制約が大きいなどの理由で、
動作停止回路を挿入することにより面積の増加やタイミ
ング悪化のデメリットの方が大きい場合は、探索した論
理の切り口を動作停止対象外とし動作停止ファンインリ
ストに含めず、その旨作業者に通知する。
ない、タイミングや面積の制約が大きいなどの理由で、
動作停止回路を挿入することにより面積の増加やタイミ
ング悪化のデメリットの方が大きい場合は、探索した論
理の切り口を動作停止対象外とし動作停止ファンインリ
ストに含めず、その旨作業者に通知する。
【００３５】本処理の該当個所の指定方法は、作業者が
直接パスや論理段数を指定する、タイミング解析装置が
タイミング制約の厳しいパスを指定する、レイアウト装
置や論理合成装置が面積制約の厳しい回路の範囲を指定
するなどが考えられる。
直接パスや論理段数を指定する、タイミング解析装置が
タイミング制約の厳しいパスを指定する、レイアウト装
置や論理合成装置が面積制約の厳しい回路の範囲を指定
するなどが考えられる。
【００３６】図４で動作停止ファンインリストには、”
１”論理のファンインリストにファンイン（４０３、４
０４）から、”０”論理のファンインリストのファンイ
ン（４０２、４０３）を差し引いた残りのファンイン４
０４を格納する。
１”論理のファンインリストにファンイン（４０３、４
０４）から、”０”論理のファンインリストのファンイ
ン（４０２、４０３）を差し引いた残りのファンイン４
０４を格納する。
【００３７】動作停止回路挿入ステップＦ３において
は、動作ファンインリストの回路の直後にイネーブル信
号により回路の信号を停止する論理を持つＡＮＤ素子や
ＯＲ素子の動作停止回路を挿入する。
は、動作ファンインリストの回路の直後にイネーブル信
号により回路の信号を停止する論理を持つＡＮＤ素子や
ＯＲ素子の動作停止回路を挿入する。
【００３８】動作停止回路は、特定のライブラリのセル
を指定する、もしくはインスタンス名に特定のサフィッ
クスがあるものを指定するなど、他の通常論理ゲートと
見分けがつくように動作停止回路挿入ステップＦ３２に
て挿入する。イネーブル信号と挿入する動作停止回路が
離れていた場合にバッファリングするかどうかは、設計
者が指定する。
を指定する、もしくはインスタンス名に特定のサフィッ
クスがあるものを指定するなど、他の通常論理ゲートと
見分けがつくように動作停止回路挿入ステップＦ３２に
て挿入する。イネーブル信号と挿入する動作停止回路が
離れていた場合にバッファリングするかどうかは、設計
者が指定する。
【００３９】図４では、イネーブル信号４０６が”１”
の場合に、値が固定する回路としてＡＮＤ素子４０５を
動作停止回路として挿入している。
の場合に、値が固定する回路としてＡＮＤ素子４０５を
動作停止回路として挿入している。
【００４０】もし、動作停止回路が挿入されているかど
うかの検証のみであれば、検証結果表示ステップＦ３３
にて、作業者に検証結果を通知し、動作停止回路の挿入
は行わない。
うかの検証のみであれば、検証結果表示ステップＦ３３
にて、作業者に検証結果を通知し、動作停止回路の挿入
は行わない。
【００４１】回路に、次に述べるようなエラーがあれ
ば、検証結果にエラーも合わせて通知する。動作停止フ
ァンインリスト中に動作停止回路以外が含まれていた場
合、動作停止回路として動作していないためエラーであ
る。
ば、検証結果にエラーも合わせて通知する。動作停止フ
ァンインリスト中に動作停止回路以外が含まれていた場
合、動作停止回路として動作していないためエラーであ
る。
【００４２】動作停止回路のファンインであっても、そ
のファインがイネーブル信号に接続されていない、また
は、イネーブル信号によって動作停止回路のファンアウ
トが固定値とならない論理であればエラーである。
のファインがイネーブル信号に接続されていない、また
は、イネーブル信号によって動作停止回路のファンアウ
トが固定値とならない論理であればエラーである。
【００４３】動作停止回路のファンインに論理の変更が
ないバッファが挿入されていた場合、無視してファンイ
ンを探索するかどうかは設計者が指定する。
ないバッファが挿入されていた場合、無視してファンイ
ンを探索するかどうかは設計者が指定する。
【００４４】次に、本発明の第２の実施の形態の冗長動
作検出装置を、図５を参照して、一つの論理の切り口に
対して複数のイネーブル信号と動作停止回路の組み合わ
せがある場合の回路構成について説明する。
作検出装置を、図５を参照して、一つの論理の切り口に
対して複数のイネーブル信号と動作停止回路の組み合わ
せがある場合の回路構成について説明する。
【００４５】図５を参照すると、本発明の第２の実施の
形態の冗長動作検出装置５００は、それぞれのイネーブ
ル信号（Ｍ１Ａ，Ｍ１Ｂ，Ｍ１Ｃ）に対し、本発明の処
理を繰り返すことで、これらのイネーブル信号（Ｍ１
Ａ，Ｍ１Ｂ，Ｍ１Ｃ）に対してそれぞれ論理停止回路
（Ｍ２Ａ，Ｍ２Ｂ，Ｍ２Ｃ）が生成される。これらの論
理停止回路（Ｍ２Ａ，Ｍ２Ｂ，Ｍ２Ｃ）は、論理最適化
し、複合組み合わせ回路としてもよい。
形態の冗長動作検出装置５００は、それぞれのイネーブ
ル信号（Ｍ１Ａ，Ｍ１Ｂ，Ｍ１Ｃ）に対し、本発明の処
理を繰り返すことで、これらのイネーブル信号（Ｍ１
Ａ，Ｍ１Ｂ，Ｍ１Ｃ）に対してそれぞれ論理停止回路
（Ｍ２Ａ，Ｍ２Ｂ，Ｍ２Ｃ）が生成される。これらの論
理停止回路（Ｍ２Ａ，Ｍ２Ｂ，Ｍ２Ｃ）は、論理最適化
し、複合組み合わせ回路としてもよい。
【００４６】図４では、イネーブル信号４０６が”０”
論理の場合に、セレクタ回路４０１の”１”論理が停止
した例を示した。しかしながら、イネーブル信号４０６
が特定の値の場合のみ動作する論理の切り口が他にあれ
ば、より消費電力を削減可能である。
論理の場合に、セレクタ回路４０１の”１”論理が停止
した例を示した。しかしながら、イネーブル信号４０６
が特定の値の場合のみ動作する論理の切り口が他にあれ
ば、より消費電力を削減可能である。
【００４７】ここで図６を参照し、イネーブル信号６０
６（図４のイネーブル信号４０６に相当）が”０”論理
で停止する動作停止回路６０５を作成する方法を説明す
る。
６（図４のイネーブル信号４０６に相当）が”０”論理
で停止する動作停止回路６０５を作成する方法を説明す
る。
【００４８】すでに動作停止回路を作成したイネーブル
の論理”０”以外、つまり論理”１”について、回路が
停止するように、図４の回路に対し、本発明の実施の形
態を繰り返す。
の論理”０”以外、つまり論理”１”について、回路が
停止するように、図４の回路に対し、本発明の実施の形
態を繰り返す。
【００４９】ここでは、イネーブル信号が”１”で値が
固定する動作停止回路６２１としてＯＲ素子を用いてい
る。
固定する動作停止回路６２１としてＯＲ素子を用いてい
る。
【００５０】本処理により、ファンイン６０２も停止す
ることができ、イネーブル信号６０６が”０”論理，”
１”論理のいづれの場合においても冗長な回路を停止
し、消費電力を削減することが可能となる。
ることができ、イネーブル信号６０６が”０”論理，”
１”論理のいづれの場合においても冗長な回路を停止
し、消費電力を削減することが可能となる。
【００５１】次に、本発明の第３の実施の形態の冗長動
作検出装置を、イネーブル信号が組み合わせ回路により
制御されている場合の処理の例を図７を参照して説明す
る。
作検出装置を、イネーブル信号が組み合わせ回路により
制御されている場合の処理の例を図７を参照して説明す
る。
【００５２】図７は、イネーブル信号Ｅ１Ａ，Ｅ１Ｂが
デコーダＥ４によりデコードされてセレクタ回路に接続
されている回路である。
デコーダＥ４によりデコードされてセレクタ回路に接続
されている回路である。
【００５３】作業者が図３のステップＦ１１において、
セレクタ回路（Ｅ３Ａ，Ｅ３Ｂ，Ｅ３Ｃ，Ｅ３Ｄ）を指
定した場合は、図３のスッテプＦ１３において、その直
前の回路Ｅ４のファンアウト信号（Ｅ４Ａ，Ｅ４Ｂ，Ｅ
４Ｃ，Ｅ４Ｄ）をそれぞれイネーブル信号として探索す
る。
セレクタ回路（Ｅ３Ａ，Ｅ３Ｂ，Ｅ３Ｃ，Ｅ３Ｄ）を指
定した場合は、図３のスッテプＦ１３において、その直
前の回路Ｅ４のファンアウト信号（Ｅ４Ａ，Ｅ４Ｂ，Ｅ
４Ｃ，Ｅ４Ｄ）をそれぞれイネーブル信号として探索す
る。
【００５４】作業者が図３のスッテプＦ１１において、
イネーブル信号Ｅ２Ａ，Ｅ２Ｂを指定した場合は、図３
のスッテプＦ１２においてセレクタ回路をＥ３Ａ，Ｅ３
Ｂ，Ｅ３Ｃ，Ｅ３Ｄとして探索する。また、イネーブル
信号はデコーダＥ４のファンアウト信号（Ｅ４Ａ，Ｅ４
Ｂ，Ｅ４Ｃ，Ｅ４Ｄ）に置き換えられる。
イネーブル信号Ｅ２Ａ，Ｅ２Ｂを指定した場合は、図３
のスッテプＦ１２においてセレクタ回路をＥ３Ａ，Ｅ３
Ｂ，Ｅ３Ｃ，Ｅ３Ｄとして探索する。また、イネーブル
信号はデコーダＥ４のファンアウト信号（Ｅ４Ａ，Ｅ４
Ｂ，Ｅ４Ｃ，Ｅ４Ｄ）に置き換えられる。
【００５５】以降、本発明の実施の形態の手順により、
作業者が指定したイネーブル信号でエンコードされたセ
レクタ回路に対する動作停止回路の挿入が可能となる。
作業者が指定したイネーブル信号でエンコードされたセ
レクタ回路に対する動作停止回路の挿入が可能となる。
【００５６】次に、本発明の第４の実施の形態の冗長動
作検出装置の検出方法について説明する。
作検出装置の検出方法について説明する。
【００５７】図の動作停止回路挿入（スッテプＦ３）後
に、本発明の装置から出力された回路を、論理合成装置
やタイミング解析装置などにより新たな面積制約やタイ
ミング制約などの設計制約の違反がないかを解析する。
に、本発明の装置から出力された回路を、論理合成装置
やタイミング解析装置などにより新たな面積制約やタイ
ミング制約などの設計制約の違反がないかを解析する。
【００５８】設計制約を違反している場合、上記の装置
から制約違反個所を本発明の装置に動作停止対象外の個
所として指定する。
から制約違反個所を本発明の装置に動作停止対象外の個
所として指定する。
【００５９】本発明の実施の形態の図３のスッテプＦ２
４において、動作停止ファインインリストにすでに着目
しているイネーブル信号による動作停止回路が挿入され
ていた場合は、動作停止ファンインリストから該当動作
停止回路を削除するが、本発明の第４の実施の形態にお
いては、それに加え、回路上からも該当動作停止回路を
削除する。
４において、動作停止ファインインリストにすでに着目
しているイネーブル信号による動作停止回路が挿入され
ていた場合は、動作停止ファンインリストから該当動作
停止回路を削除するが、本発明の第４の実施の形態にお
いては、それに加え、回路上からも該当動作停止回路を
削除する。
【００６０】本処理のように、実際に動作停止回路を挿
入した回路を検証し、その結果を再度、本発明の装置で
処理することで、回路の設計制約を違反することなく、
効率よく消費電力削減をすることが可能となる。
入した回路を検証し、その結果を再度、本発明の装置で
処理することで、回路の設計制約を違反することなく、
効率よく消費電力削減をすることが可能となる。
【００６１】次に、本発明の第５の実施の形態の冗長動
作検出装置の検出方法について説明する。
作検出装置の検出方法について説明する。
【００６２】図３の動作停止回路挿入（スッテプＦ３）
後に、本発明の装置から出力された回路を、動的なトグ
ル情報を用いた消費電力解析装置や消費電力削減装置に
より消費電力削減の効果を解析する。
後に、本発明の装置から出力された回路を、動的なトグ
ル情報を用いた消費電力解析装置や消費電力削減装置に
より消費電力削減の効果を解析する。
【００６３】この際、必要に応じて、消費電力削減の効
果の解析だけでなく、本発明の処理を施した回路に本発
明と異なる従来のゲーテッドクロックなどの消費電力削
減手法を適用することで、より消費電力を削減すること
も可能である。
果の解析だけでなく、本発明の処理を施した回路に本発
明と異なる従来のゲーテッドクロックなどの消費電力削
減手法を適用することで、より消費電力を削減すること
も可能である。
【００６４】消費電力削減効果の影響が少ないと作業者
が判断した場合、上記の装置から出力された該当個所を
本発明の装置に動作停止対象外の個所として指定する。
が判断した場合、上記の装置から出力された該当個所を
本発明の装置に動作停止対象外の個所として指定する。
【００６５】図３のスッテプＦ２４においては、本発明
の第４の実施の形態の冗長動作検出装置と同様に、回路
上からも該当動作停止回路を削除する。
の第４の実施の形態の冗長動作検出装置と同様に、回路
上からも該当動作停止回路を削除する。
【００６６】本処理により、静的判断だけでなく動的判
断も加え、効率よく消費電力削減をすることが可能とな
る。
断も加え、効率よく消費電力削減をすることが可能とな
る。
【００６７】
【発明の効果】以上説明した通り、本発明による効果
は、平均して各論理素子の入力端子が２本、１つの論理
の段数が１０段、全論理の切り口に占める一度のイネー
ブル信号により動作停止可能な論理の切り口の割合が１
０％、１，０００，０００ゲートの回路中にマルチプレ
クサが１，０００個と仮定して、（（２本）の１０段
乗）×１０％×１，０００個＝１０２，４００個の論理
素子を停止することができ、約１０％の消費電力削減と
なる。
は、平均して各論理素子の入力端子が２本、１つの論理
の段数が１０段、全論理の切り口に占める一度のイネー
ブル信号により動作停止可能な論理の切り口の割合が１
０％、１，０００，０００ゲートの回路中にマルチプレ
クサが１，０００個と仮定して、（（２本）の１０段
乗）×１０％×１，０００個＝１０２，４００個の論理
素子を停止することができ、約１０％の消費電力削減と
なる。
【００６８】更に、設計者の作り込みが自動化できるこ
とで、人為ミスを防ぎ、消費電力削減における設計の後
戻りをなくすことが可能となる。
とで、人為ミスを防ぎ、消費電力削減における設計の後
戻りをなくすことが可能となる。
【図１】本発明の実施の形態の冗長動作検出装置のブロ
ック図である。
ック図である。
【図２】図１に示す本発明の実施の形態の冗長動作検出
装置を実現するコンピュータの構成を示すブロック図で
ある。
装置を実現するコンピュータの構成を示すブロック図で
ある。
【図３】図１に示す本発明の第１の実施の形態の冗長動
作検出装置による処理フローである。
作検出装置による処理フローである。
【図４】本発明の第１の実施の形態の冗長動作検出装置
のブロック図である。
のブロック図である。
【図５】本発明の第２の実施の形態の冗長動作検出装置
のブロック図である。
のブロック図である。
【図６】イネーブル信号６６（図４のイネーブル信号６
に相当）が０論理で停止する動作停止回路６５を作成す
る方法を説明する図である。
に相当）が０論理で停止する動作停止回路６５を作成す
る方法を説明する図である。
【図７】本発明の第３の実施の形態の冗長動作検出装置
のブロック図である。
のブロック図である。
【図８】本発明を適用したＬＳＩ設計のフローである。
１００，４００，５００，６００，７００ 冗長動作
検出装置 １０１，４０１，５１２，５１３，５１４，６０１
セレクタ回路 ２０１ グラフィックディスプレイ ２０２ キーボード ２０３ マウス ２０４ ＣＰＵ ２０５ バス ２０６ 内部記憶部 ２０７ 外部記憶部 ４０２，４０３，４０４，５１１，６０２，６０３，６
０４，７１１ ファンイン ４０５，６０５，６２１ 動作停止回路 Ｆ１〜Ｆ３３ ステップ
検出装置 １０１，４０１，５１２，５１３，５１４，６０１
セレクタ回路 ２０１ グラフィックディスプレイ ２０２ キーボード ２０３ マウス ２０４ ＣＰＵ ２０５ バス ２０６ 内部記憶部 ２０７ 外部記憶部 ４０２，４０３，４０４，５１１，６０２，６０３，６
０４，７１１ ファンイン ４０５，６０５，６２１ 動作停止回路 Ｆ１〜Ｆ３３ ステップ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 21/82 Ｇ０６Ｆ 1/00 ３３２Ｚ
Ｈ０３Ｋ 19/00 Ｈ０１Ｌ 21/82 Ｓ
Ｆターム(参考） 5B011 EA09 LL01
5B046 AA08 BA03 JA01
5F064 BB03 BB04 BB26 FF07 FF15
HH02
5J056 AA03 BB17 BB60 CC00 FF07
FF08 GG14
Claims (11)
- 【請求項１】 イネーブル信号で論理を選択するセレク
タ回路と、前記セレクタ回路で特定の論理が選択されな
い場合に、前記特定の論理に該当する論理回路群の信号
を停止するよう、前記セレクタ回路の論理の入力信号部
分に前記イネーブル信号で停止する論理停止回路とを具
備することを特徴とする冗長動作検出装置。 - 【請求項２】 前記論理回路群は、タイミングが切れる
論理の切り口から前記セレクタ回路の論理の入力信号部
分に構成される請求項１記載の冗長動作検出装置。 - 【請求項３】 前記一つの論理の切り口に対して、複数
のイネーブル信号と動作停止回路の組み合わせで構成さ
れる請求項１または２記載の冗長動作検出装置。 - 【請求項４】 前記イネーブル信号は、組み合わせ回路
により制御される請求項１、２または３記載の冗長動作
検出装置。 - 【請求項５】 前記組み合わせ回路は、デコーダ回路で
ある請求項４記載の冗長動作検出装置。 - 【請求項６】 請求項１記載の冗長動作検出装置の冗長
動作検出動作検出方法であって、 作業者から指定された情報により前記セレクタ回路を探
索し、作業者からイネーブル信号が指定されれば、前記
イネーブル信号のファンアウトを探索し、作業者からイ
ネーブル信号が指定されていなければ、前記セレクタ回
路を取得するセレクタ回路探索ステップと、 前記セレクタ回路の各ファンインを、論理の切り口まで
順次たどっていき探索するファンイン探索ステップと、
前記セレクタ回路に入力する論理毎にファンインのリス
トを作成するファンインリスト作成ステップと、前記フ
ァンイン探索ステップの探索中に、動作停止回路または
イネーブル信号が見つかった場合は、前記動作停止回路
または前記イネーブル信号も論理の切り口として扱い、
ファンインリストに格納するリスト格納ステップとを備
えることを特徴とする冗長動作検出動作検出方法。 - 【請求項７】 前記論理の切り口であるイネーブル信号
のファンアウトとセレクタ回路の間に、バッファなどの
論理が変化しないものを除く論理回路が含まれていた場
合、作業者の指定した論理の切り口であるイネーブル信
号をイネーブル信号として処理せず、セレクタ回路の直
前の該当論理回路のファンアウトをイネーブル信号とし
て処理し、作業者から指定されたもとの論理の切り口の
イネーブル信号と、新しく処理対象となったイネーブル
信号を作業者に通知する請求項６記載の冗長動作検出動
作検出方法。 - 【請求項８】 請求項６または７記載の冗長動作検出動
作検出方法の後に、動作ファンインリストの回路の直後
にイネーブル信号により回路の信号を停止する論理を持
つ動作停止回路を挿入する動作停止回路挿入工程を備え
る動作停止回路の挿入方法。 - 【請求項９】 前記動作停止回路は、他の通常論理ゲー
トと見分けがつくように、特定のライブラリのセルを指
定するまたはインスタンス名に特定のサフィックスがあ
るものを指定する請求項８記載の動作停止回路の挿入方
法。 - 【請求項１０】 前記動作停止回路は、ＡＮＤ素子であ
る請求項９記載の動作停止回路の挿入方法。 - 【請求項１１】 前記動作停止回路は、ＯＲ素子である
請求項９記載の動作停止回路の挿入方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001254133A JP2003067433A (ja) | 2001-08-24 | 2001-08-24 | 冗長動作検出装置およびその検出方法ならびに動作停止回路の挿入方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001254133A JP2003067433A (ja) | 2001-08-24 | 2001-08-24 | 冗長動作検出装置およびその検出方法ならびに動作停止回路の挿入方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003067433A true JP2003067433A (ja) | 2003-03-07 |
Family
ID=19082333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001254133A Pending JP2003067433A (ja) | 2001-08-24 | 2001-08-24 | 冗長動作検出装置およびその検出方法ならびに動作停止回路の挿入方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003067433A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007251265A (ja) * | 2006-03-13 | 2007-09-27 | Toshiba Corp | 半導体集積回路装置、及びその回路挿入手法 |
| US7725843B2 (en) | 2006-02-08 | 2010-05-25 | Sharp Kabushiki Kaisha | Behavioral synthesis apparatus, behavioral synthesis method, method for manufacturing digital circuit, behavioral synthesis control program and computer-readable recording medium |
| JP2010205084A (ja) * | 2009-03-04 | 2010-09-16 | Renesas Electronics Corp | 動作合成システム、動作合成方法、動作合成プログラム |
| JP2010211591A (ja) * | 2009-03-11 | 2010-09-24 | Mitsubishi Electric Corp | 半導体集積回路設計支援システム及びプログラム |
| JP2011022879A (ja) * | 2009-07-17 | 2011-02-03 | Nec Corp | 回路設計方法、及び回路設計プログラム |
| JP2011150601A (ja) * | 2010-01-22 | 2011-08-04 | Fujitsu Ltd | 論理回路設計方法及びプログラム |
-
2001
- 2001-08-24 JP JP2001254133A patent/JP2003067433A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7725843B2 (en) | 2006-02-08 | 2010-05-25 | Sharp Kabushiki Kaisha | Behavioral synthesis apparatus, behavioral synthesis method, method for manufacturing digital circuit, behavioral synthesis control program and computer-readable recording medium |
| JP2007251265A (ja) * | 2006-03-13 | 2007-09-27 | Toshiba Corp | 半導体集積回路装置、及びその回路挿入手法 |
| JP4738216B2 (ja) * | 2006-03-13 | 2011-08-03 | 株式会社東芝 | 半導体集積回路装置、及びその回路挿入手法 |
| US8719741B2 (en) | 2006-03-13 | 2014-05-06 | Kabushiki Kaisha Toshiba | Guarding logic inserting method based on gated clock enable signals |
| JP2010205084A (ja) * | 2009-03-04 | 2010-09-16 | Renesas Electronics Corp | 動作合成システム、動作合成方法、動作合成プログラム |
| JP2010211591A (ja) * | 2009-03-11 | 2010-09-24 | Mitsubishi Electric Corp | 半導体集積回路設計支援システム及びプログラム |
| JP2011022879A (ja) * | 2009-07-17 | 2011-02-03 | Nec Corp | 回路設計方法、及び回路設計プログラム |
| JP2011150601A (ja) * | 2010-01-22 | 2011-08-04 | Fujitsu Ltd | 論理回路設計方法及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0600608B1 (en) | Design verification method for programmable logic design | |
| Mishchenko et al. | Improvements to combinational equivalence checking | |
| US6473885B1 (en) | Digital circuit layout techniques using circuit decomposition and pin swapping | |
| US7519939B2 (en) | Method and program for supporting register-transfer-level design of semiconductor integrated circuit | |
| US6360352B2 (en) | Digital circuit layout techniques | |
| JPH04101274A (ja) | 論理設計処理装置およびタイミング調整方法 | |
| US20080201671A1 (en) | Method for generating timing exceptions | |
| US6131080A (en) | Method of monitoring a computer simulation of an electrical circuit | |
| US7194715B2 (en) | Method and system for performing static timing analysis on digital electronic circuits | |
| JP2003067433A (ja) | 冗長動作検出装置およびその検出方法ならびに動作停止回路の挿入方法 | |
| JP4200465B2 (ja) | 半導体集積回路の設計方法及び設計システム | |
| Ashar et al. | Exploiting multi-cycle false paths in the performance optimization of sequential circuits | |
| Almukhaizim et al. | Concurrent error detection methods for asynchronous burst-mode machines | |
| US6023567A (en) | Method and apparatus for verifying timing rules for an integrated circuit design | |
| US6704916B1 (en) | Method and apparatus for optimizing placement and routing and recording medium for recording program for optimizing placement and routing | |
| JP3272915B2 (ja) | スタティックタイミング解析装置 | |
| Brandt et al. | The model checking view to clock gating and operand isolation | |
| JP2006024008A (ja) | 情報処理方法、情報処理装置およびプログラム | |
| JP2802140B2 (ja) | 論理回路の設計方法 | |
| Meyer et al. | Active timing multilevel fault-simulation with switch-level accuracy | |
| Blaauw et al. | Automatic generation of behavioral models from switch-level descriptions | |
| JPH1091651A (ja) | 論理合成方法および論理合成装置 | |
| US6481001B1 (en) | Method and system for proactively debugging fitting problems in programmable logic devices | |
| Chen et al. | Bipartition and synthesis in low power pipelined circuits | |
| Wang et al. | Optimization of Redundant Logical Units in RTL Logic Synthesis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051227 |