JP2003060512A - ビットシーケンスを復号するための方法および装置 - Google Patents
ビットシーケンスを復号するための方法および装置Info
- Publication number
- JP2003060512A JP2003060512A JP2002179985A JP2002179985A JP2003060512A JP 2003060512 A JP2003060512 A JP 2003060512A JP 2002179985 A JP2002179985 A JP 2002179985A JP 2002179985 A JP2002179985 A JP 2002179985A JP 2003060512 A JP2003060512 A JP 2003060512A
- Authority
- JP
- Japan
- Prior art keywords
- encoder
- value
- metric value
- transition
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
- H03M13/3922—Add-Compare-Select [ACS] operation in forward or backward recursions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
- H03M13/3927—Log-Likelihood Ratio [LLR] computation by combination of forward and backward metrics into LLRs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6569—Implementation on processors, e.g. DSPs, or software implementations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6572—Implementations using a tree structure, e.g. implementations in which the complexity is reduced by a tree structure from O(n) to O (log(n))
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
- H03M13/6583—Normalization other than scaling, e.g. by subtraction
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 畳み込みエンコーダで符号化し、雑音のある
チャネルを経て受信したビットシーケンスのＬｏｇ−Ｍ
ＡＰアルゴリズムによる復号方法と装置の提供。 【解決手段】 復号化を行なうディジタル信号プロセッ
サＤＳＰが、ＤＳＰの記憶装置１０１、１０２への出
力、またＬｏｇ−ＭＡＰ加算−比較−選択ユニット１５
４への出力のために、エンコーダトレリス（ＥＴ）の遷
移メトリック値計算ユニット１５３を有する拡張コアを
備える。ユニット１５４は、ＤＳＰの記憶装置１０１、
１０２への格納、またＬｏｇ尤度比計算ユニット１５５
への入力のため、ＥＴの更新経路メトリック値を計算す
る。ユニット１５５は、復号する所与のデータビットの
Ｌｏｇ尤度比を計算する。ユニット１５３、１５４、１
５５は、それぞれＤＳＰのプログラム制御ユニット１０
４によって制御され、データライン１５０、１５１、１
５２を介して記憶装置１０１、１０２と通信する。
チャネルを経て受信したビットシーケンスのＬｏｇ−Ｍ
ＡＰアルゴリズムによる復号方法と装置の提供。 【解決手段】 復号化を行なうディジタル信号プロセッ
サＤＳＰが、ＤＳＰの記憶装置１０１、１０２への出
力、またＬｏｇ−ＭＡＰ加算−比較−選択ユニット１５
４への出力のために、エンコーダトレリス（ＥＴ）の遷
移メトリック値計算ユニット１５３を有する拡張コアを
備える。ユニット１５４は、ＤＳＰの記憶装置１０１、
１０２への格納、またＬｏｇ尤度比計算ユニット１５５
への入力のため、ＥＴの更新経路メトリック値を計算す
る。ユニット１５５は、復号する所与のデータビットの
Ｌｏｇ尤度比を計算する。ユニット１５３、１５４、１
５５は、それぞれＤＳＰのプログラム制御ユニット１０
４によって制御され、データライン１５０、１５１、１
５２を介して記憶装置１０１、１０２と通信する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、畳み込みエンコー
ダによって符号化され雑音のあるチャネルを経て受信さ
れたビットシーケンスを、Ｌｏｇ−ＭＡＰアルゴリズム
に従って復号するための方法および装置に関する。
ダによって符号化され雑音のあるチャネルを経て受信さ
れたビットシーケンスを、Ｌｏｇ−ＭＡＰアルゴリズム
に従って復号するための方法および装置に関する。
【０００２】
【従来の技術】あらゆる通信システムに対する重要な要
求は、システムが受信した情報が、システムに宛てて送
信された元の情報と密接に（可能ならば正確に）対応す
ることが保証されることである。ビット誤りなどの伝送
誤りが、雑音のある伝送チャネルなどによって通信シス
テムに持ち込まれることが避けられない場合がしばしば
あり、その結果、順方向誤り修正（ＦＥＣ）方式の開発
に、非常な努力が費やされている。これら方式の目的
は、信号自体に含まれる情報を使用して、受信信号の誤
りを修正することである。
求は、システムが受信した情報が、システムに宛てて送
信された元の情報と密接に（可能ならば正確に）対応す
ることが保証されることである。ビット誤りなどの伝送
誤りが、雑音のある伝送チャネルなどによって通信シス
テムに持ち込まれることが避けられない場合がしばしば
あり、その結果、順方向誤り修正（ＦＥＣ）方式の開発
に、非常な努力が費やされている。これら方式の目的
は、信号自体に含まれる情報を使用して、受信信号の誤
りを修正することである。
【０００３】ＦＥＣ方式の目的は、一般に、受け入れ可
能な程度に低い誤り修正したデータのビット誤り率を、
実際に実施する際にあまり複雑でなく、コストをかけな
いで（データ伝送速度の低下の点で）提供できるよう、
十分に進んだ技術とすることである。広く使用されてい
るＦＥＣコーディング方式は、「ターボコーディング」
方式であり、この方式はデータコーディング分野の関係
者により、現在のところ使用可能な最も強力なＦＥＣコ
ーディング方式と考えられている。
能な程度に低い誤り修正したデータのビット誤り率を、
実際に実施する際にあまり複雑でなく、コストをかけな
いで（データ伝送速度の低下の点で）提供できるよう、
十分に進んだ技術とすることである。広く使用されてい
るＦＥＣコーディング方式は、「ターボコーディング」
方式であり、この方式はデータコーディング分野の関係
者により、現在のところ使用可能な最も強力なＦＥＣコ
ーディング方式と考えられている。
【０００４】ターボコードは、「連結コーディング」お
よび「反復復号」のコンセプトから開発されたものであ
り、「ターボコード」という用語は、連結符号化ステッ
プよりむしろ反復復号ステップを良く表現している。通
常、ターボコードの符号化ステップは、直列（あるいは
ハイブリッド）連結も可能ではあるが、２つの畳み込み
コードの並列連結を伴う。この装置では、２つの畳み込
みエンコーダが並列に配置され、２つのエンコーダがと
もに入力として同じデータシーケンスを有するが、２つ
のエンコーダのうちの一方は、データがインターリーブ
された後に初めてそのデータに作用する。次いでこれら
エンコーダの出力は、伝送のために元の（符号化されて
いない）データシーケンスと組み合わされ、「システマ
ティック」コードシーケンスを提供し、このシーケンス
では、入力データシーケンスからのデータシンボルが、
その結果得られる出力コードシーケンスに変更されるこ
となく出現する。
よび「反復復号」のコンセプトから開発されたものであ
り、「ターボコード」という用語は、連結符号化ステッ
プよりむしろ反復復号ステップを良く表現している。通
常、ターボコードの符号化ステップは、直列（あるいは
ハイブリッド）連結も可能ではあるが、２つの畳み込み
コードの並列連結を伴う。この装置では、２つの畳み込
みエンコーダが並列に配置され、２つのエンコーダがと
もに入力として同じデータシーケンスを有するが、２つ
のエンコーダのうちの一方は、データがインターリーブ
された後に初めてそのデータに作用する。次いでこれら
エンコーダの出力は、伝送のために元の（符号化されて
いない）データシーケンスと組み合わされ、「システマ
ティック」コードシーケンスを提供し、このシーケンス
では、入力データシーケンスからのデータシンボルが、
その結果得られる出力コードシーケンスに変更されるこ
となく出現する。
【０００５】したがって、出力コードシーケンスは、元
の符号化されていないデータと関連するチェックビット
とを含み、デコーダが受信したコードシーケンスの誤り
修正に使用できる。このようにしてエンコーダを連結す
ることによって、比較的複雑なコードを、比較的簡単な
構成エンコーダを使用して作成できる。
の符号化されていないデータと関連するチェックビット
とを含み、デコーダが受信したコードシーケンスの誤り
修正に使用できる。このようにしてエンコーダを連結す
ることによって、比較的複雑なコードを、比較的簡単な
構成エンコーダを使用して作成できる。
【０００６】畳み込み符号化は、十分確立した符号化技
術であり、入力データシーケンスは所定の長さの「ブロ
ック」に分割され、各ブロックが個別に符号化されて、
入力データ用のチェックビットの「コードブロック」が
生成される。具体的には、畳み込み符号化は、現入力デ
ータビットと、１つまたは複数の先行入力データビット
との、２を法とする合計を計算して行われる。
術であり、入力データシーケンスは所定の長さの「ブロ
ック」に分割され、各ブロックが個別に符号化されて、
入力データ用のチェックビットの「コードブロック」が
生成される。具体的には、畳み込み符号化は、現入力デ
ータビットと、１つまたは複数の先行入力データビット
との、２を法とする合計を計算して行われる。
【０００７】この符号化手法の実施は、図１の再帰シス
テマティック畳み込み（ＲＳＣ）エンコーダで例示する
ような、シフトレジスタおよび排他的論理和ゲートを用
いて行うことができる。エンコーダが入力部１で入力ビ
ットを受信すると、そのビットは直接「システマティッ
ク」出力２に、そして４つの排他的論理和ゲート４の１
つを介して３つのシフトレジスタ３のうちの第１のもの
に移動し、その結果、対応するコードビット（すなわち
チェックビット）が、出力２のシステマティックビット
と同時に、出力５で出力されるようにする。第２および
第３のシフトレジスタの出力も、「再帰」フィードバッ
クループ６を介して第１のレジスタに（排他的論理輪ゲ
ートを介して）入力されることに留意されたい。この例
では、３つのシフトレジスタ３を置くことによって、畳
み込みエンコーダに「拘束長」Ｋ＝４を与える。言いか
えれば、所与の時間におけるエンコーダ出力（チェック
ビット）は、４つのエンコーダ入力、つまり現在の入力
および３つの先行入力（すなわち３つのシフトレジスタ
３に格納されたもの）に依存する。
テマティック畳み込み（ＲＳＣ）エンコーダで例示する
ような、シフトレジスタおよび排他的論理和ゲートを用
いて行うことができる。エンコーダが入力部１で入力ビ
ットを受信すると、そのビットは直接「システマティッ
ク」出力２に、そして４つの排他的論理和ゲート４の１
つを介して３つのシフトレジスタ３のうちの第１のもの
に移動し、その結果、対応するコードビット（すなわち
チェックビット）が、出力２のシステマティックビット
と同時に、出力５で出力されるようにする。第２および
第３のシフトレジスタの出力も、「再帰」フィードバッ
クループ６を介して第１のレジスタに（排他的論理輪ゲ
ートを介して）入力されることに留意されたい。この例
では、３つのシフトレジスタ３を置くことによって、畳
み込みエンコーダに「拘束長」Ｋ＝４を与える。言いか
えれば、所与の時間におけるエンコーダ出力（チェック
ビット）は、４つのエンコーダ入力、つまり現在の入力
および３つの先行入力（すなわち３つのシフトレジスタ
３に格納されたもの）に依存する。
【０００８】エンコーダの挙動は、図２に示す「コード
トレリス」によって好都合に表される。これは、図１の
ＲＳＣエンコーダに対応する。コードトレリスの各欄
は、Ｋ番目のタイムステップの新しいデータブロック
（この場合は１ビット）のエンコーダへの入力に対応
し、トレリスの２Ｋ−１＝８（Ｋ＝４）のノードは、こ
の各タイムステップのエンコーダの可能な状態（すなわ
ちＫシフトレジスタ３の内容）に対応する。隣接ノード
２１に加わるブランチ２０は、データ「１」ビット（実
線）またはデータ「ゼロ」ビット（点線）の入力の結果
として、エンコーダの状態がタイムステップのＫ−１と
Ｋとの間で変化可能な方法を表している。したがって、
各ノード２１は、所与のタイムステップＫ−１では、２
つのブランチのソースであり、各ブランチは、タイムス
テップＫで２つの可能な後続隣接ノードのそれぞれ１つ
にそのノードを接合する。同様に、第４のタイムステッ
プ後は、各ノードは、２つのブランチの終点でもあり、
各ブランチは２つの可能な先行隣接ノードのそれぞれ１
つにそのノードを接合する。
トレリス」によって好都合に表される。これは、図１の
ＲＳＣエンコーダに対応する。コードトレリスの各欄
は、Ｋ番目のタイムステップの新しいデータブロック
（この場合は１ビット）のエンコーダへの入力に対応
し、トレリスの２Ｋ−１＝８（Ｋ＝４）のノードは、こ
の各タイムステップのエンコーダの可能な状態（すなわ
ちＫシフトレジスタ３の内容）に対応する。隣接ノード
２１に加わるブランチ２０は、データ「１」ビット（実
線）またはデータ「ゼロ」ビット（点線）の入力の結果
として、エンコーダの状態がタイムステップのＫ−１と
Ｋとの間で変化可能な方法を表している。したがって、
各ノード２１は、所与のタイムステップＫ−１では、２
つのブランチのソースであり、各ブランチは、タイムス
テップＫで２つの可能な後続隣接ノードのそれぞれ１つ
にそのノードを接合する。同様に、第４のタイムステッ
プ後は、各ノードは、２つのブランチの終点でもあり、
各ブランチは２つの可能な先行隣接ノードのそれぞれ１
つにそのノードを接合する。
【０００９】このようにして、エンコーダのすべての可
能な遷移のトレリスが提供される。可能な遷移は、コー
ド（この場合はＲＳＣコード）の性質に依存し、トレリ
スを通るどの経路も、１つの可能な入力データシーケン
スおよび対応する出力コードシーケンスを表する。デコ
ーダで受信した時、エンコーダによって出力される所与
のコードシーケンスを復号する際に使用するのはこのプ
ロパティである。
能な遷移のトレリスが提供される。可能な遷移は、コー
ド（この場合はＲＳＣコード）の性質に依存し、トレリ
スを通るどの経路も、１つの可能な入力データシーケン
スおよび対応する出力コードシーケンスを表する。デコ
ーダで受信した時、エンコーダによって出力される所与
のコードシーケンスを復号する際に使用するのはこのプ
ロパティである。
【００１０】ビタビアルゴリズムは、畳み込みコードを
復号するのにたびたび用いられる。その目的は、１度に
１つのコードブロック（すなわちタイムステップ）を処
理し、受信したコードシーケンスに最も良く似たコード
トレリスを通る経路を見つけ出すことである。アルゴリ
ズムの原理は、受信したコードシーケンスに最も近いコ
ードシーケンスに対応するノードへの経路を、各ノード
で（所与のタイムステップに）決定することによって、
最も完全に近い経路を段階的に構築することである。次
いで、このようにして決定された「サバイバ」経路のそ
れぞれが、経路がそれ以上拡張できないところまで、ト
レリスの連続する隣接ノードについてステップを繰り返
すことによって、拡張される。次いで、残りの「サバイ
バ」経路の中で最良のものが、データを符号化する時に
エンコーダが作成した実際の遷移状態を最も良く表すも
のとして選択される。したがって、エンコーダへのデー
タシーケンス入力の推定値が、エンコーダプロパティの
知識によって得られる。
復号するのにたびたび用いられる。その目的は、１度に
１つのコードブロック（すなわちタイムステップ）を処
理し、受信したコードシーケンスに最も良く似たコード
トレリスを通る経路を見つけ出すことである。アルゴリ
ズムの原理は、受信したコードシーケンスに最も近いコ
ードシーケンスに対応するノードへの経路を、各ノード
で（所与のタイムステップに）決定することによって、
最も完全に近い経路を段階的に構築することである。次
いで、このようにして決定された「サバイバ」経路のそ
れぞれが、経路がそれ以上拡張できないところまで、ト
レリスの連続する隣接ノードについてステップを繰り返
すことによって、拡張される。次いで、残りの「サバイ
バ」経路の中で最良のものが、データを符号化する時に
エンコーダが作成した実際の遷移状態を最も良く表すも
のとして選択される。したがって、エンコーダへのデー
タシーケンス入力の推定値が、エンコーダプロパティの
知識によって得られる。
【００１１】トレリスの各ブランチは、受信したコード
シーケンス、チャネルサイド情報およびエンコーダプロ
パティが与えられると、そのブランチによって表される
遷移をエンコーダが作成した確率を表す「ブランチメト
リック」を持つ。各サバイバ経路も、その経路の構成ブ
ランチのメトリクスから導出された「経路メトリック」
を持つ。したがって、各サバイバ経路が１つのブランチ
によって所与のノードから拡張されると、そのノードか
ら可能な各ブランチについて関連するブランチメトリッ
クが計算され、次いでそのノードの経路メトリックに各
ブランチメトリックが加算され、その後その結果生じる
２つの経路メトリックが比較され、次いで２つのうちサ
バイバ経路とするものの最終選択が行われる。コードシ
ーケンスを復号する場合、加算−比較−選択（「ＡＣ
Ｓ」）プロセスを、トレリス全体を通して何回も繰り返
す必要がある。その結果、非常に多くの回数の動作を実
行せざるを得なくなり、大きなデータ記憶装置が必要と
なる。したがって、ビタビ復号アルゴリズムにおいてＡ
ＣＳプロセスをより効率的に実行することを目的とす
る、いくつかの「加速」方式が、当技術分野で提案され
ている。
シーケンス、チャネルサイド情報およびエンコーダプロ
パティが与えられると、そのブランチによって表される
遷移をエンコーダが作成した確率を表す「ブランチメト
リック」を持つ。各サバイバ経路も、その経路の構成ブ
ランチのメトリクスから導出された「経路メトリック」
を持つ。したがって、各サバイバ経路が１つのブランチ
によって所与のノードから拡張されると、そのノードか
ら可能な各ブランチについて関連するブランチメトリッ
クが計算され、次いでそのノードの経路メトリックに各
ブランチメトリックが加算され、その後その結果生じる
２つの経路メトリックが比較され、次いで２つのうちサ
バイバ経路とするものの最終選択が行われる。コードシ
ーケンスを復号する場合、加算−比較−選択（「ＡＣ
Ｓ」）プロセスを、トレリス全体を通して何回も繰り返
す必要がある。その結果、非常に多くの回数の動作を実
行せざるを得なくなり、大きなデータ記憶装置が必要と
なる。したがって、ビタビ復号アルゴリズムにおいてＡ
ＣＳプロセスをより効率的に実行することを目的とす
る、いくつかの「加速」方式が、当技術分野で提案され
ている。
【００１２】別の復号アルゴリズムに、対数最大アポス
テリオリ（Ｌｏｇ−ＭＡＰ）復号アルゴリズムがある。
この復号アルゴリズムは、トレリスの各タイムステップ
に対して、ビタビアルゴリズムの動作に似たＡＣＳ動作
を実行する。これを実行することによって、Ｌｏｇ−Ｍ
ＡＰアルゴリズムは、雑音または歪みのある恐れのある
受信したコードシーケンスが与えられている場合に、送
信された可能性の最も高い情報ビットを決定する。これ
は、送信された可能性の最も高いコードシーケンスを
（すなわちサバイバ経路を介して）決定するビタビ復号
アルゴリズムとは異なる。
テリオリ（Ｌｏｇ−ＭＡＰ）復号アルゴリズムがある。
この復号アルゴリズムは、トレリスの各タイムステップ
に対して、ビタビアルゴリズムの動作に似たＡＣＳ動作
を実行する。これを実行することによって、Ｌｏｇ−Ｍ
ＡＰアルゴリズムは、雑音または歪みのある恐れのある
受信したコードシーケンスが与えられている場合に、送
信された可能性の最も高い情報ビットを決定する。これ
は、送信された可能性の最も高いコードシーケンスを
（すなわちサバイバ経路を介して）決定するビタビ復号
アルゴリズムとは異なる。
【００１３】一般に、ＭＡＰデコーダは、条件付き確率
を最大化するのと同様の方式で、受信シーケンスｙ→が
与えられている場合に、送信された可能性の最も高いコ
ードシーケンスｘ→を最終的に選択しなければならな
い。
を最大化するのと同様の方式で、受信シーケンスｙ→が
与えられている場合に、送信された可能性の最も高いコ
ードシーケンスｘ→を最終的に選択しなければならな
い。
【００１４】
【数１】
これが、「最大アポステリオリ」（ＭＡＰ）基準であ
る。数量ｐ（ｙ→）およびｐ（ｘ→）を一定と仮定する
と、ＭＡＰ基準はｐ（ｙ→│ｘ→）を最大化することに
なる。
る。数量ｐ（ｙ→）およびｐ（ｘ→）を一定と仮定する
と、ＭＡＰ基準はｐ（ｙ→│ｘ→）を最大化することに
なる。
【００１５】「硬判定（ｈａｒｄ ｄｅｃｉｓｉｏ
ｎ）」符号化においては、ただ受信シーケンスｙ→だけ
が変わらないとして、ＭＡＰ基準が満たされる。「軟判
定（ｓｏｆｔ ｄｅｃｉｓｉｏｎ）」符号化において
は、ｙ→のビット値の信頼性または「尤度」に関する情
報も生成される。
ｎ）」符号化においては、ただ受信シーケンスｙ→だけ
が変わらないとして、ＭＡＰ基準が満たされる。「軟判
定（ｓｏｆｔ ｄｅｃｉｓｉｏｎ）」符号化において
は、ｙ→のビット値の信頼性または「尤度」に関する情
報も生成される。
【００１６】Ｌｏｇ−ＭＡＰアルゴリズムは、「Ｌｏｇ
尤度比」（ＬＬＲ）を用いてこの軟情報を定量化し、対
数定義域で、デコーダの出力における特定の復号された
ビットの確実性の程度を表し、ターボコードの反復復号
化に使用する。
尤度比」（ＬＬＲ）を用いてこの軟情報を定量化し、対
数定義域で、デコーダの出力における特定の復号された
ビットの確実性の程度を表し、ターボコードの反復復号
化に使用する。
【００１７】Ｌｏｇ−ＭＡＰアルゴリズムは、遭遇した
大きな範囲の数値を圧縮し、乗算を簡単な加算などに変
えるために対数定義域で動作する。したがって、Ｌｏｇ
−ＭＡＰアルゴリズムは、必要な場合、信頼性のないビ
ット判定を修正できるので、復号効率を上昇させるた
め、復号中に使用可能な情報をより多く利用する。さら
に重要なことは、Ｌｏｇ−ＭＡＰ復号アルゴリズムは、
本質的に、連結されたコードを復号する際に効率的に使
用できる「軟」判定情報を提供する。
大きな範囲の数値を圧縮し、乗算を簡単な加算などに変
えるために対数定義域で動作する。したがって、Ｌｏｇ
−ＭＡＰアルゴリズムは、必要な場合、信頼性のないビ
ット判定を修正できるので、復号効率を上昇させるた
め、復号中に使用可能な情報をより多く利用する。さら
に重要なことは、Ｌｏｇ−ＭＡＰ復号アルゴリズムは、
本質的に、連結されたコードを復号する際に効率的に使
用できる「軟」判定情報を提供する。
【００１８】ビタビ復号アルゴリズムは、この目的のた
めに軟情報を提供できるよう構成されているが、このよ
うな情報は、Ｌｏｇ−ＭＡＰ復号アルゴリズムによって
提供されるものより劣ると一般に見なされている。この
ような制限は、軟情報を用いる反復復号方式に依存する
ターボコードを用いる場合に、特に重要である。したが
って、Ｌｏｇ−ＭＡＰ復号アルゴリズムによって提供さ
れる、より高品質の軟情報によって、Ｌｏｇ−ＭＡＰ復
号アルゴリズムはターボコードに関るアプリケーション
によく適合したものとなる。
めに軟情報を提供できるよう構成されているが、このよ
うな情報は、Ｌｏｇ−ＭＡＰ復号アルゴリズムによって
提供されるものより劣ると一般に見なされている。この
ような制限は、軟情報を用いる反復復号方式に依存する
ターボコードを用いる場合に、特に重要である。したが
って、Ｌｏｇ−ＭＡＰ復号アルゴリズムによって提供さ
れる、より高品質の軟情報によって、Ｌｏｇ−ＭＡＰ復
号アルゴリズムはターボコードに関るアプリケーション
によく適合したものとなる。
【００１９】その結果、一般に、ターボコーディングへ
のアプリケーションにおいて、Ｌｏｇ−ＭＡＰアルゴリ
ズムの効率を増加させることは望ましい。しかし、ビタ
ビアルゴリズムとは対照的に、現在のディジタル信号プ
ロセッサは、Ｌｏｇ−ＭＡＰアルゴリズムのためのいか
なる特定の加速方式も提供していない。
のアプリケーションにおいて、Ｌｏｇ−ＭＡＰアルゴリ
ズムの効率を増加させることは望ましい。しかし、ビタ
ビアルゴリズムとは対照的に、現在のディジタル信号プ
ロセッサは、Ｌｏｇ−ＭＡＰアルゴリズムのためのいか
なる特定の加速方式も提供していない。
【００２０】
【発明が解決しようとする課題】したがって、本発明の
目的は、少なくともＬｏｇ−ＭＡＰエンコーダに関連す
るトレリスの構造を利用することによって、少なくとも
従来の技術におけるこのような一般的な欠点を克服する
ことにある。特に、バイナリ畳み込みエンコーダのトレ
リスにおいては、近接する状態間の遷移は、それぞれ
が、共存する状態の対から発し別の共存する対に終端す
る４つの互いに素な（ｄｉｓｊｏｉｎｔ）グループに分
離できる。これら４つの状態によって生成される構造
は、トレリス「バタフライ」という名で知られている。
目的は、少なくともＬｏｇ−ＭＡＰエンコーダに関連す
るトレリスの構造を利用することによって、少なくとも
従来の技術におけるこのような一般的な欠点を克服する
ことにある。特に、バイナリ畳み込みエンコーダのトレ
リスにおいては、近接する状態間の遷移は、それぞれ
が、共存する状態の対から発し別の共存する対に終端す
る４つの互いに素な（ｄｉｓｊｏｉｎｔ）グループに分
離できる。これら４つの状態によって生成される構造
は、トレリス「バタフライ」という名で知られている。
【００２１】
【課題を解決するための手段】最も一般的には、本発明
は、少なくともトレリスバタフライの状態の１つの共存
対の１つの状態について加算−比較−選択（ＡＣＳ）動
作の各ステップを、状態の１つの共存対の別の状態につ
いて加算−比較−選択動作の対応する各ステップと並行
して実行することによって、Ｌｏｇ−ＭＡＰ復号アルゴ
リズムの動作を加速することを提案する。ＡＣＳ動作
は、経路メトリック更新の一部またはＬｏｇ尤度比計算
の一部を形成することができる。
は、少なくともトレリスバタフライの状態の１つの共存
対の１つの状態について加算−比較−選択（ＡＣＳ）動
作の各ステップを、状態の１つの共存対の別の状態につ
いて加算−比較−選択動作の対応する各ステップと並行
して実行することによって、Ｌｏｇ−ＭＡＰ復号アルゴ
リズムの動作を加速することを提案する。ＡＣＳ動作
は、経路メトリック更新の一部またはＬｏｇ尤度比計算
の一部を形成することができる。
【００２２】このような方式の並列処理においては、１
対のバタフライ状態の２つの共存する状態で実行される
２つのＡＣＳ動作のそれぞれ１つが、同じデータ量、す
なわちバタフライの状態の２つの共存対間の経路メトリ
ック値の同じ集合および同じ２つの可能な遷移メトリッ
ク値を利用する。したがって、本発明によれば、Ｌｏｇ
−ＭＡＰ復号アルゴリズムの動作は、少なくとも動作の
データ検索要求を約半分にすることによって加速でき
る。
対のバタフライ状態の２つの共存する状態で実行される
２つのＡＣＳ動作のそれぞれ１つが、同じデータ量、す
なわちバタフライの状態の２つの共存対間の経路メトリ
ック値の同じ集合および同じ２つの可能な遷移メトリッ
ク値を利用する。したがって、本発明によれば、Ｌｏｇ
−ＭＡＰ復号アルゴリズムの動作は、少なくとも動作の
データ検索要求を約半分にすることによって加速でき
る。
【００２３】したがって、本発明の第１の態様によれ
ば、畳み込みエンコーダによって符号化し、雑音のある
チャネルを経て受信したビットシーケンスを、Ｌｏｇ−
ＭＡＰアルゴリズムに従って復号する際に使用する畳み
込みエンコーダの経路メトリック値を計算する方法が提
供され、その方法は、（ｉ）第１のエンコーダ状態に関
連する経路メトリック値に、前記第１のエンコーダ状態
から第１の隣接エンコーダ状態への前記エンコーダの遷
移に関連する第１の遷移メトリック値を加算し、それに
よって前記第１の隣接エンコーダ状態に対する第１の経
路メトリック値を与えるステップと、（ｉｉ）ステップ
（ｉ）と実質的に同時に、前記第１の状態と共存する第
２のエンコーダ状態に関連する経路メトリック値に、前
記第２のエンコーダ状態から前記第１の隣接エンコーダ
状態への前記エンコーダの遷移に関連する第２の遷移メ
トリック値を加算し、それによって前記第１の隣接エン
コーダ状態に対する第２の経路メトリック値を与えるス
テップと、（ｉｉｉ）前記第１の隣接エンコーダ状態に
対する前記第１の経路メトリック値を、前記第１の隣接
エンコーダ状態に対する前記第２の経路メトリック値と
比較し、２つのうちの最大を、その隣接エンコーダ状態
に関連する経路メトリック値として選択するステップ
と、（ｉｖ）前記第１のエンコーダ状態に関連する経路
メトリック値に、前記第１のエンコーダ状態から前記第
１の隣接エンコーダ状態と共存する第２の隣接エンコー
ダ状態への前記エンコーダの遷移に関連する前記第２の
遷移メトリック値を加算し、それによって前記第２の隣
接エンコーダ状態に対する第１の経路メトリック値を与
えるステップと、（ｖ）ステップ（ｉｖ）と実質的に同
時に、前記第２のエンコーダ状態に関連する経路メトリ
ック値に、前記第２のエンコーダ状態から前記第２の隣
接エンコーダ状態への前記エンコーダの遷移に関連する
前記第２の遷移メトリック値を加算し、それによって前
記第２の隣接エンコーダ状態に対する第２の経路メトリ
ック値を与えるステップと、（ｖｉ）前記第２の隣接エ
ンコーダ状態に対する前記第１の経路メトリック値を、
前記第２の隣接エンコーダ状態に対する前記第２の経路
メトリック値と比較し、２つのうちの最大を、第２の隣
接エンコーダ状態に関連する経路メトリック値として選
択するステップと、を含み、前記エンコーダ状態および
前記隣接エンコーダ状態がトレリスバタフライを定義
し、ステップ（ｉ）、（ｉｉ）、（ｉｉｉ）のシーケン
スが、それぞれステップ（ｉｖ）、（ｖ）、（ｖｉ）の
シーケンスと実質的に同時に実施される。
ば、畳み込みエンコーダによって符号化し、雑音のある
チャネルを経て受信したビットシーケンスを、Ｌｏｇ−
ＭＡＰアルゴリズムに従って復号する際に使用する畳み
込みエンコーダの経路メトリック値を計算する方法が提
供され、その方法は、（ｉ）第１のエンコーダ状態に関
連する経路メトリック値に、前記第１のエンコーダ状態
から第１の隣接エンコーダ状態への前記エンコーダの遷
移に関連する第１の遷移メトリック値を加算し、それに
よって前記第１の隣接エンコーダ状態に対する第１の経
路メトリック値を与えるステップと、（ｉｉ）ステップ
（ｉ）と実質的に同時に、前記第１の状態と共存する第
２のエンコーダ状態に関連する経路メトリック値に、前
記第２のエンコーダ状態から前記第１の隣接エンコーダ
状態への前記エンコーダの遷移に関連する第２の遷移メ
トリック値を加算し、それによって前記第１の隣接エン
コーダ状態に対する第２の経路メトリック値を与えるス
テップと、（ｉｉｉ）前記第１の隣接エンコーダ状態に
対する前記第１の経路メトリック値を、前記第１の隣接
エンコーダ状態に対する前記第２の経路メトリック値と
比較し、２つのうちの最大を、その隣接エンコーダ状態
に関連する経路メトリック値として選択するステップ
と、（ｉｖ）前記第１のエンコーダ状態に関連する経路
メトリック値に、前記第１のエンコーダ状態から前記第
１の隣接エンコーダ状態と共存する第２の隣接エンコー
ダ状態への前記エンコーダの遷移に関連する前記第２の
遷移メトリック値を加算し、それによって前記第２の隣
接エンコーダ状態に対する第１の経路メトリック値を与
えるステップと、（ｖ）ステップ（ｉｖ）と実質的に同
時に、前記第２のエンコーダ状態に関連する経路メトリ
ック値に、前記第２のエンコーダ状態から前記第２の隣
接エンコーダ状態への前記エンコーダの遷移に関連する
前記第２の遷移メトリック値を加算し、それによって前
記第２の隣接エンコーダ状態に対する第２の経路メトリ
ック値を与えるステップと、（ｖｉ）前記第２の隣接エ
ンコーダ状態に対する前記第１の経路メトリック値を、
前記第２の隣接エンコーダ状態に対する前記第２の経路
メトリック値と比較し、２つのうちの最大を、第２の隣
接エンコーダ状態に関連する経路メトリック値として選
択するステップと、を含み、前記エンコーダ状態および
前記隣接エンコーダ状態がトレリスバタフライを定義
し、ステップ（ｉ）、（ｉｉ）、（ｉｉｉ）のシーケン
スが、それぞれステップ（ｉｖ）、（ｖ）、（ｖｉ）の
シーケンスと実質的に同時に実施される。
【００２４】前記方法は、修正項
ｌｎ（１＋ｅｘｐ（−Δ））
を、所与の隣接エンコーダ状態に関連する選択する経路
メトリック値に加算するステップを含むことが好まし
い。上式で、Δは、前記所与の隣接エンコーダ状態の前
記第１の経路メトリック値と前記所与の隣接エンコーダ
状態の前記第２の経路メトリック値の差の絶対値であ
る。
メトリック値に加算するステップを含むことが好まし
い。上式で、Δは、前記所与の隣接エンコーダ状態の前
記第１の経路メトリック値と前記所与の隣接エンコーダ
状態の前記第２の経路メトリック値の差の絶対値であ
る。
【００２５】したがって、加速されたＬｏｇ−ＭＡＰ加
算−比較−選択動作（ＬＭ＿ＡＣＳ）が提供される。Ｌ
Ｍ＿ＡＣＳ動作は、トレリスバタフライを処理するため
に、２つの経路メトリック値および２つのブランチメト
リック値を必要とする。この動作の結果は、２つの更新
された経路メトリック値を同時に生成する。修正項の使
用によって、ＬＭ＿ＡＣＳ動作に従って得られた経路メ
トリック値の精度を向上することができる。この修正率
は、Δを定義する２つの数量のうち選択された最大値に
加算された場合、これら２つの数量のヤコビ対数となる
が、選択された最大値は、近似に過ぎない（すなわち、
ｌｎ（ｅａ＋ｅｂ）＝ｍａｘ（ａ，ｂ）＋ｌｎ（ｌ＋ｅ
−Δ），Δ＝│ａ−ｂ│）。
算−比較−選択動作（ＬＭ＿ＡＣＳ）が提供される。Ｌ
Ｍ＿ＡＣＳ動作は、トレリスバタフライを処理するため
に、２つの経路メトリック値および２つのブランチメト
リック値を必要とする。この動作の結果は、２つの更新
された経路メトリック値を同時に生成する。修正項の使
用によって、ＬＭ＿ＡＣＳ動作に従って得られた経路メ
トリック値の精度を向上することができる。この修正率
は、Δを定義する２つの数量のうち選択された最大値に
加算された場合、これら２つの数量のヤコビ対数となる
が、選択された最大値は、近似に過ぎない（すなわち、
ｌｎ（ｅａ＋ｅｂ）＝ｍａｘ（ａ，ｂ）＋ｌｎ（ｌ＋ｅ
−Δ），Δ＝│ａ−ｂ│）。
【００２６】上記ステップ（ｉ）から（ｖｉ）を、他の
全ての共存するトレリスバタフライについて繰り返すこ
とができる。したがって、所与のトレリスタイムステッ
プにおけるそれぞれの完全な経路メトリックの更新を、
タイムステップ毎にｍバタフライを有するトレリスに対
するＬＭ＿ＡＣＳ動作のｍ回実行にマップすることがで
きる。
全ての共存するトレリスバタフライについて繰り返すこ
とができる。したがって、所与のトレリスタイムステッ
プにおけるそれぞれの完全な経路メトリックの更新を、
タイムステップ毎にｍバタフライを有するトレリスに対
するＬＭ＿ＡＣＳ動作のｍ回実行にマップすることがで
きる。
【００２７】前記エンコーダ状態および前記隣接エンコ
ーダ状態のすべてに対する経路メトリック値は、順方向
再帰によって計算された順方向経路メトリクスとするこ
とができ、前記隣接エンコーダ状態のすべてが前記エン
コーダ状態のすべてに後続する。また、前記エンコーダ
状態および前記隣接エンコーダ状態のすべてに対する経
路メトリック値は、逆方向再帰によって計算された逆方
向経路メトリクスとすることができ、前記隣接エンコー
ダ状態のすべてが前記エンコーダ状態のすべてに先行す
る。
ーダ状態のすべてに対する経路メトリック値は、順方向
再帰によって計算された順方向経路メトリクスとするこ
とができ、前記隣接エンコーダ状態のすべてが前記エン
コーダ状態のすべてに後続する。また、前記エンコーダ
状態および前記隣接エンコーダ状態のすべてに対する経
路メトリック値は、逆方向再帰によって計算された逆方
向経路メトリクスとすることができ、前記隣接エンコー
ダ状態のすべてが前記エンコーダ状態のすべてに先行す
る。
【００２８】したがって、順方向および逆方向経路メト
リックの更新の両方を、ＬＭ＿ＡＣＳ動作を使用して実
行できる。これは特に、両方を必要とするＬｏｇ尤度比
（ＬＬＲ）を計算する場合に有利である。
リックの更新の両方を、ＬＭ＿ＡＣＳ動作を使用して実
行できる。これは特に、両方を必要とするＬｏｇ尤度比
（ＬＬＲ）を計算する場合に有利である。
【００２９】本発明の第２の態様によれば、畳み込みエ
ンコーダによって符号化し、雑音のあるチャネルを経て
受信したビットシーケンスを、Ｌｏｇ−ＭＡＰアルゴリ
ズムに従って、復号する際に使用する畳み込みエンコー
ダの状態遷移のためののＬｏｇ尤度比値を計算する方法
が提供され、その方法は第１の値のパリティビットに対
応する遷移のみに関して実行されるステップ（ｉ）から
（ｉｉｉ）、および第２の値のパリティビットに対応す
る遷移のみに関して実行されるステップ（ｉｖ）から
（ｖｉ）、すなわち、（ｉ）所与のトレリスバタフライ
の第１のエンコーダ状態に関連する順方向経路メトリッ
ク値に、前記第１のエンコーダ状態から前記バタフライ
の第１の隣接エンコーダ状態への前記エンコーダの順方
向遷移に関連する第１の遷移メトリック値と、前記第１
の隣接エンコーダ状態に関連する逆方向経路メトリック
値とを加算し、第１の合計を与えるステップと、（ｉ
ｉ）ステップ（ｉ）と実質的に同時に、前記第１の状態
と共存する前記トレリスバタフライの第２のエンコーダ
状態に関連する順方向経路メトリック値に、前記第２の
エンコーダ状態から前記第１の隣接エンコーダ状態と共
存する前記バタフライの第２の隣接エンコーダ状態への
前記エンコーダの順方向遷移に関連する前記第１の遷移
メトリック値と、前記第２の隣接エンコーダ状態に関連
する逆方向経路メトリック値とを加算して、第２の合計
を与えるステップと、（ｉｉｉ）前記第１の合計と前記
第２の合計とを比較し、２つのうちの最大値を第１の最
大値として選択するステップと、（ｉｖ）前記第２のエ
ンコーダ状態に関連する順方向経路メトリック値に、前
記第２のエンコーダ状態から前記第１の隣接エンコーダ
状態への前記エンコーダの順方向遷移に関連する第２の
遷移メトリック値と、前記第１の隣接エンコーダ状態に
関連する逆方向経路メトリック値とを加算して、第３の
合計を与えるステップと、（ｖ）ステップ（ｉｖ）と実
質的に同時に、前記第１のエンコーダ状態に関連する順
方向経路メトリック値に、前記第１のエンコーダ状態か
ら前記第２の隣接エンコーダ状態への前記エンコーダの
順方向遷移に関連する前記第２の遷移メトリック値と、
前記第２の隣接エンコーダ状態に関連する逆方向経路メ
トリック値とを加算して、第４の合計を与えるステップ
と、（ｖｉ）前記第３の合計と前記第４の合計とを比較
し、２つのうちの最大値を第２の最大値として選択する
ステップとを含み、ステップ（ｉ）、（ｉｉ）、（ｉｉ
ｉ）のシーケンスが、それぞれステップ（ｉｖ）、
（ｖ）、（ｖｉ）のシーケンスと実質的に同時に実行さ
れ、ステップ（ｉ）から（ｖｉ）をその他すべての共存
するトレリスバタフライのエンコーダ状態について繰り
返して、第１の最大値の集合および第２の最大値の集合
を与え、第２の最大値の前記集合の最大の要素を第１の
最大値の前記集合の最大の要素から減算し、Ｌｏｇ尤度
比を与える。
ンコーダによって符号化し、雑音のあるチャネルを経て
受信したビットシーケンスを、Ｌｏｇ−ＭＡＰアルゴリ
ズムに従って、復号する際に使用する畳み込みエンコー
ダの状態遷移のためののＬｏｇ尤度比値を計算する方法
が提供され、その方法は第１の値のパリティビットに対
応する遷移のみに関して実行されるステップ（ｉ）から
（ｉｉｉ）、および第２の値のパリティビットに対応す
る遷移のみに関して実行されるステップ（ｉｖ）から
（ｖｉ）、すなわち、（ｉ）所与のトレリスバタフライ
の第１のエンコーダ状態に関連する順方向経路メトリッ
ク値に、前記第１のエンコーダ状態から前記バタフライ
の第１の隣接エンコーダ状態への前記エンコーダの順方
向遷移に関連する第１の遷移メトリック値と、前記第１
の隣接エンコーダ状態に関連する逆方向経路メトリック
値とを加算し、第１の合計を与えるステップと、（ｉ
ｉ）ステップ（ｉ）と実質的に同時に、前記第１の状態
と共存する前記トレリスバタフライの第２のエンコーダ
状態に関連する順方向経路メトリック値に、前記第２の
エンコーダ状態から前記第１の隣接エンコーダ状態と共
存する前記バタフライの第２の隣接エンコーダ状態への
前記エンコーダの順方向遷移に関連する前記第１の遷移
メトリック値と、前記第２の隣接エンコーダ状態に関連
する逆方向経路メトリック値とを加算して、第２の合計
を与えるステップと、（ｉｉｉ）前記第１の合計と前記
第２の合計とを比較し、２つのうちの最大値を第１の最
大値として選択するステップと、（ｉｖ）前記第２のエ
ンコーダ状態に関連する順方向経路メトリック値に、前
記第２のエンコーダ状態から前記第１の隣接エンコーダ
状態への前記エンコーダの順方向遷移に関連する第２の
遷移メトリック値と、前記第１の隣接エンコーダ状態に
関連する逆方向経路メトリック値とを加算して、第３の
合計を与えるステップと、（ｖ）ステップ（ｉｖ）と実
質的に同時に、前記第１のエンコーダ状態に関連する順
方向経路メトリック値に、前記第１のエンコーダ状態か
ら前記第２の隣接エンコーダ状態への前記エンコーダの
順方向遷移に関連する前記第２の遷移メトリック値と、
前記第２の隣接エンコーダ状態に関連する逆方向経路メ
トリック値とを加算して、第４の合計を与えるステップ
と、（ｖｉ）前記第３の合計と前記第４の合計とを比較
し、２つのうちの最大値を第２の最大値として選択する
ステップとを含み、ステップ（ｉ）、（ｉｉ）、（ｉｉ
ｉ）のシーケンスが、それぞれステップ（ｉｖ）、
（ｖ）、（ｖｉ）のシーケンスと実質的に同時に実行さ
れ、ステップ（ｉ）から（ｖｉ）をその他すべての共存
するトレリスバタフライのエンコーダ状態について繰り
返して、第１の最大値の集合および第２の最大値の集合
を与え、第２の最大値の前記集合の最大の要素を第１の
最大値の前記集合の最大の要素から減算し、Ｌｏｇ尤度
比を与える。
【００３０】したがって、本発明のこの第２の態様のス
テップ（ｉ）から（ｖｉ）が、本発明の第１の態様によ
るＬＭ＿ＡＣＳ動作の拡張を用いていることが理解され
るであろう。具体的には、この場合は、ＬＭ＿ＡＣＳ動
作の「加算」構成要素を、２つの数量の加算（たとえ
ば、経路メトリック＋同じ１つの状態への遷移メトリッ
ク）から３つの数量の加算（すなわち、順方向経路メト
リック＋異なる状態への遷移メトリック＋逆方向経路メ
トリック）へ拡張している。したがって、この拡張され
たＬＭ＿ＡＣＳ動作は、トレリスバタフライを処理する
ために、２つの順方向経路メトリック値と、２つの遷移
メトリック値と、２つの逆方向経路メトリック値とを必
要とする。
テップ（ｉ）から（ｖｉ）が、本発明の第１の態様によ
るＬＭ＿ＡＣＳ動作の拡張を用いていることが理解され
るであろう。具体的には、この場合は、ＬＭ＿ＡＣＳ動
作の「加算」構成要素を、２つの数量の加算（たとえ
ば、経路メトリック＋同じ１つの状態への遷移メトリッ
ク）から３つの数量の加算（すなわち、順方向経路メト
リック＋異なる状態への遷移メトリック＋逆方向経路メ
トリック）へ拡張している。したがって、この拡張され
たＬＭ＿ＡＣＳ動作は、トレリスバタフライを処理する
ために、２つの順方向経路メトリック値と、２つの遷移
メトリック値と、２つの逆方向経路メトリック値とを必
要とする。
【００３１】この態様の第２によれば、本発明は、ＬＬ
Ｒ値を計算するための方法を提供することが好ましく、
第２の最大値の前記集合の最大の要素を、第１の最大値
の前記集合の最大の要素から、（ｉ）第１の最大値の前
記集合から２つの要素を選択し、前記２つの要素を比較
し、２つのうちの最大値を第１の最大値の連続する集合
の要素として選択するステップと、（ｉｉ）ステップ
（ｉ）と実質的に同時に、第２の最大値の前記集合から
２つの要素を選択し、前記２つの要素を比較し、２つの
うちの最大値を第２の最大値の連続する集合の要素とし
て選択するステップと、（ｉｉｉ）第１および第２の最
大値の前記集合のうちこれまでに選択していない要素の
すべてについて、それぞれの集合の全要素が上記のよう
に選択されるまで、ステップ（ｉ）および（ｉｉ）を繰
り返すステップと、（ｉｖ）第１および第２の最大値の
各連続する集合について、前記連続する集合のそれぞれ
が最終的にだた１つの要素しか有さなくなるまで、ステ
ップ（ｉ）から（ｉｉｉ）を繰り返すステップと、
（ｖ）第１の最大値の前記連続する最終的集合の１要素
の値を第２の最大値の前記連続する最終集合の１要素の
値から減算して、Ｌｏｇ尤度比を与えるステップと、に
従って減算する。
Ｒ値を計算するための方法を提供することが好ましく、
第２の最大値の前記集合の最大の要素を、第１の最大値
の前記集合の最大の要素から、（ｉ）第１の最大値の前
記集合から２つの要素を選択し、前記２つの要素を比較
し、２つのうちの最大値を第１の最大値の連続する集合
の要素として選択するステップと、（ｉｉ）ステップ
（ｉ）と実質的に同時に、第２の最大値の前記集合から
２つの要素を選択し、前記２つの要素を比較し、２つの
うちの最大値を第２の最大値の連続する集合の要素とし
て選択するステップと、（ｉｉｉ）第１および第２の最
大値の前記集合のうちこれまでに選択していない要素の
すべてについて、それぞれの集合の全要素が上記のよう
に選択されるまで、ステップ（ｉ）および（ｉｉ）を繰
り返すステップと、（ｉｖ）第１および第２の最大値の
各連続する集合について、前記連続する集合のそれぞれ
が最終的にだた１つの要素しか有さなくなるまで、ステ
ップ（ｉ）から（ｉｉｉ）を繰り返すステップと、
（ｖ）第１の最大値の前記連続する最終的集合の１要素
の値を第２の最大値の前記連続する最終集合の１要素の
値から減算して、Ｌｏｇ尤度比を与えるステップと、に
従って減算する。
【００３２】したがって、所与のエンコーダ遷移（エン
コーダトレリスのタイムステップ）に対するＬｏｇ尤度
比（ＬＬＲ）の計算は、さらに拡張ＬＭ＿ＡＣＳ動作に
よって生成されたデータの処理を並列で実行することに
よって加速でき、したがって、加速されたＬＬＲ（ＬＬ
Ｒ＿ＡＣＣ）動作を提供する。
コーダトレリスのタイムステップ）に対するＬｏｇ尤度
比（ＬＬＲ）の計算は、さらに拡張ＬＭ＿ＡＣＳ動作に
よって生成されたデータの処理を並列で実行することに
よって加速でき、したがって、加速されたＬＬＲ（ＬＬ
Ｒ＿ＡＣＣ）動作を提供する。
【００３３】好ましくは、本発明のこの第２の態様によ
れば、修正項、 ｌｎ（１＋ｅｘｐ（−Δ）） が、この目的用に比較した２つの数量の最大であるとし
て選択した数量に加算され、上式で、Δは、比較した前
記数量間の差の絶対値である。
れば、修正項、 ｌｎ（１＋ｅｘｐ（−Δ）） が、この目的用に比較した２つの数量の最大であるとし
て選択した数量に加算され、上式で、Δは、比較した前
記数量間の差の絶対値である。
【００３４】この修正率は、Δを定義する２つの数量の
うちの選択した最大値に加算された場合、これら２つの
数量のヤコビ対数となるが、選択された最大値はただの
近似に過ぎない。
うちの選択した最大値に加算された場合、これら２つの
数量のヤコビ対数となるが、選択された最大値はただの
近似に過ぎない。
【００３５】本発明の第２の態様によるＬＬＲの計算方
法において、順方向経路メトリック値が、（ｉ）第１の
エンコーダ状態に関連する経路メトリック値に、前記第
１のエンコーダ状態から第１の隣接エンコーダ状態への
前記エンコーダの遷移に関連する第１の遷移メトリック
値を加算し、前記第１の隣接エンコーダ状態に対する第
１の経路メトリック値を与えるステップと、（ｉｉ）ス
テップ（ｉ）と実質的に同時に、前記第１の状態と共存
する第２のエンコーダ状態に関連する経路メトリック値
に、前記第２のエンコーダ状態から前記第１の隣接エン
コーダ状態への前記エンコーダの遷移に関連する第２の
遷移メトリック値を加算し、前記第１の隣接エンコーダ
状態に対する第２の経路メトリック値を与えるステップ
と、（ｉｉｉ）前記第１の隣接エンコーダ状態に対する
前記第１の経路メトリック値を、前記第１の隣接エンコ
ーダ状態に対する前記第２の経路メトリック値と比較し
て、２つのうちの最大をその隣接エンコーダ状態に関連
する経路メトリック値として選択するステップと、（ｉ
ｖ）前記第１のエンコーダ状態に関連する経路メトリッ
ク値に、前記第１のエンコーダ状態から前記第１の隣接
エンコーダ状態と共存する第２の隣接エンコーダ状態へ
の前記エンコーダの遷移に関連する前記第２の遷移メト
リック値を加算し、前記第２の隣接エンコーダ状態に対
する第１の経路メトリック値を与えるステップと、
（ｖ）ステップ（ｉｖ）と実質的に同時に、前記第２の
エンコーダ状態に関連する経路メトリック値に、前記第
２のエンコーダ状態から前記第２の隣接エンコーダ状態
への前記エンコーダの遷移に関連する前記第２の遷移メ
トリック値を加算し、前記第２の隣接エンコーダ状態に
対する第２の経路メトリック値を与えるステップと、
（ｖｉ）前記第２の隣接エンコーダ状態に対する前記第
１の経路メトリック値を、前記第２の隣接エンコーダ状
態に対する前記第２の経路メトリック値と比較して、２
つのうちの最大を第２の隣接エンコーダ状態に関連する
第２の経路メトリック値として選択するステップと、を
含む方法によって計算され、前記エンコーダ状態および
前記隣接エンコーダ状態のすべてに対する経路メトリッ
ク値が順方向再帰によって計算された順方向経路メトリ
クスであって、前記隣接エンコーダ状態のすべてが前記
エンコーダ状態のすべてに後続し、ステップ（ｉ）、
（ｉｉ）、（ｉｉｉ）のシーケンスが、それぞれステッ
プ（ｉｖ）、（ｖ）、（ｖｉ）のシーケンスと実質的に
同時に実行される。
法において、順方向経路メトリック値が、（ｉ）第１の
エンコーダ状態に関連する経路メトリック値に、前記第
１のエンコーダ状態から第１の隣接エンコーダ状態への
前記エンコーダの遷移に関連する第１の遷移メトリック
値を加算し、前記第１の隣接エンコーダ状態に対する第
１の経路メトリック値を与えるステップと、（ｉｉ）ス
テップ（ｉ）と実質的に同時に、前記第１の状態と共存
する第２のエンコーダ状態に関連する経路メトリック値
に、前記第２のエンコーダ状態から前記第１の隣接エン
コーダ状態への前記エンコーダの遷移に関連する第２の
遷移メトリック値を加算し、前記第１の隣接エンコーダ
状態に対する第２の経路メトリック値を与えるステップ
と、（ｉｉｉ）前記第１の隣接エンコーダ状態に対する
前記第１の経路メトリック値を、前記第１の隣接エンコ
ーダ状態に対する前記第２の経路メトリック値と比較し
て、２つのうちの最大をその隣接エンコーダ状態に関連
する経路メトリック値として選択するステップと、（ｉ
ｖ）前記第１のエンコーダ状態に関連する経路メトリッ
ク値に、前記第１のエンコーダ状態から前記第１の隣接
エンコーダ状態と共存する第２の隣接エンコーダ状態へ
の前記エンコーダの遷移に関連する前記第２の遷移メト
リック値を加算し、前記第２の隣接エンコーダ状態に対
する第１の経路メトリック値を与えるステップと、
（ｖ）ステップ（ｉｖ）と実質的に同時に、前記第２の
エンコーダ状態に関連する経路メトリック値に、前記第
２のエンコーダ状態から前記第２の隣接エンコーダ状態
への前記エンコーダの遷移に関連する前記第２の遷移メ
トリック値を加算し、前記第２の隣接エンコーダ状態に
対する第２の経路メトリック値を与えるステップと、
（ｖｉ）前記第２の隣接エンコーダ状態に対する前記第
１の経路メトリック値を、前記第２の隣接エンコーダ状
態に対する前記第２の経路メトリック値と比較して、２
つのうちの最大を第２の隣接エンコーダ状態に関連する
第２の経路メトリック値として選択するステップと、を
含む方法によって計算され、前記エンコーダ状態および
前記隣接エンコーダ状態のすべてに対する経路メトリッ
ク値が順方向再帰によって計算された順方向経路メトリ
クスであって、前記隣接エンコーダ状態のすべてが前記
エンコーダ状態のすべてに後続し、ステップ（ｉ）、
（ｉｉ）、（ｉｉｉ）のシーケンスが、それぞれステッ
プ（ｉｖ）、（ｖ）、（ｖｉ）のシーケンスと実質的に
同時に実行される。
【００３６】したがって、ＬＬＲ値の計算で使用される
順方向経路メトリクスがＬＭ＿ＡＣＳ動作で決定できる
ことが理解されるであろう。
順方向経路メトリクスがＬＭ＿ＡＣＳ動作で決定できる
ことが理解されるであろう。
【００３７】同様に、本発明の第２の態様によるＬＬＲ
の計算方法において、逆方向経路メトリック値が、
（ｉ）第１のエンコーダ状態に関連する経路メトリック
値に、前記第１のエンコーダ状態から第１の隣接エンコ
ーダ状態への前記エンコーダの遷移に関連する第１の遷
移メトリック値を加算し、前記第１の隣接エンコーダ状
態に対する第１の経路メトリック値を与えるステップ
と、（ｉｉ）ステップ（ｉ）と実質的に同時に、前記第
１の状態と共存する第２のエンコーダ状態に関連する経
路メトリック値に、前記第２のエンコーダ状態から前記
第１の隣接エンコーダ状態への前記エンコーダの遷移に
関連する第２の遷移メトリック値を加算し、前記第１の
隣接エンコーダ状態に対する第２の経路メトリック値を
与えるステップと、（ｉｉｉ）前記第１の隣接エンコー
ダ状態に対する前記第１の経路メトリック値を、前記第
１の隣接エンコーダ状態に対する前記第２の経路メトリ
ック値と比較して、２つのうちの最大を第１の隣接エン
コーダ状態に関連する経路メトリック値として選択する
ステップと、（ｉｖ）前記第１のエンコーダ状態に関連
する経路メトリック値に、前記第１のエンコーダ状態か
ら前記第１の隣接エンコーダ状態と共存する第２の隣接
エンコーダ状態への前記エンコーダの遷移に関連する前
記第２の遷移メトリック値を加算し、前記第２の隣接エ
ンコーダ状態に対する第１の経路メトリック値を与える
ステップと、（ｖ）ステップ（ｉｖ）と実質的に同時
に、前記第２ののエンコーダ状態に関連する経路メトリ
ック値に、前記第２のエンコーダ状態から前記第２の隣
接エンコーダ状態への前記エンコーダの遷移に関連する
前記第２の遷移メトリック値を加算し、前記第２の隣接
エンコーダ状態に対する第２の経路メトリック値を求め
るステップと、（ｖｉ）前記第２の隣接エンコーダ状態
に対する前記第１の経路メトリック値を、前記第２の隣
接エンコーダ状態に対する前記第２の経路メトリック値
と比較して、２つのうちの最大を第２の隣接エンコーダ
状態に関連する経路メトリック値として選択するステッ
プと、を含みむ方法によって計算され、前記エンコーダ
状態および前記隣接エンコーダ状態のすべてに対する経
路メトリック値が、逆方向再帰によって計算された逆方
向経路メトリクスであり、前記隣接エンコーダ状態のす
べてが前記エンコーダ状態のすべてに先行し、ステップ
（ｉ）、（ｉｉ）、（ｉｉｉ）のシーケンスが、それぞ
れステップ（ｉｖ）、（ｖ）、（ｖｉ）のシーケンスと
実質的に同時に実行される。
の計算方法において、逆方向経路メトリック値が、
（ｉ）第１のエンコーダ状態に関連する経路メトリック
値に、前記第１のエンコーダ状態から第１の隣接エンコ
ーダ状態への前記エンコーダの遷移に関連する第１の遷
移メトリック値を加算し、前記第１の隣接エンコーダ状
態に対する第１の経路メトリック値を与えるステップ
と、（ｉｉ）ステップ（ｉ）と実質的に同時に、前記第
１の状態と共存する第２のエンコーダ状態に関連する経
路メトリック値に、前記第２のエンコーダ状態から前記
第１の隣接エンコーダ状態への前記エンコーダの遷移に
関連する第２の遷移メトリック値を加算し、前記第１の
隣接エンコーダ状態に対する第２の経路メトリック値を
与えるステップと、（ｉｉｉ）前記第１の隣接エンコー
ダ状態に対する前記第１の経路メトリック値を、前記第
１の隣接エンコーダ状態に対する前記第２の経路メトリ
ック値と比較して、２つのうちの最大を第１の隣接エン
コーダ状態に関連する経路メトリック値として選択する
ステップと、（ｉｖ）前記第１のエンコーダ状態に関連
する経路メトリック値に、前記第１のエンコーダ状態か
ら前記第１の隣接エンコーダ状態と共存する第２の隣接
エンコーダ状態への前記エンコーダの遷移に関連する前
記第２の遷移メトリック値を加算し、前記第２の隣接エ
ンコーダ状態に対する第１の経路メトリック値を与える
ステップと、（ｖ）ステップ（ｉｖ）と実質的に同時
に、前記第２ののエンコーダ状態に関連する経路メトリ
ック値に、前記第２のエンコーダ状態から前記第２の隣
接エンコーダ状態への前記エンコーダの遷移に関連する
前記第２の遷移メトリック値を加算し、前記第２の隣接
エンコーダ状態に対する第２の経路メトリック値を求め
るステップと、（ｖｉ）前記第２の隣接エンコーダ状態
に対する前記第１の経路メトリック値を、前記第２の隣
接エンコーダ状態に対する前記第２の経路メトリック値
と比較して、２つのうちの最大を第２の隣接エンコーダ
状態に関連する経路メトリック値として選択するステッ
プと、を含みむ方法によって計算され、前記エンコーダ
状態および前記隣接エンコーダ状態のすべてに対する経
路メトリック値が、逆方向再帰によって計算された逆方
向経路メトリクスであり、前記隣接エンコーダ状態のす
べてが前記エンコーダ状態のすべてに先行し、ステップ
（ｉ）、（ｉｉ）、（ｉｉｉ）のシーケンスが、それぞ
れステップ（ｉｖ）、（ｖ）、（ｖｉ）のシーケンスと
実質的に同時に実行される。
【００３８】したがって、ＬＬＲ値の計算で使用される
逆方向経路メトリクスがＬＭ＿ＡＣＳ動作で決定できる
ことが理解されるであろう。
逆方向経路メトリクスがＬＭ＿ＡＣＳ動作で決定できる
ことが理解されるであろう。
【００３９】好ましくは、本発明の第２の態様による方
法によれば、前記エンコーダから出力されるパリティビ
ットの第１の値は＋１であり、前記エンコーダから出力
されるパリティビットの前記第２の値は−１である。し
かし第１および第２の値は、それぞれ＋１および−１以
外でもよいが、互いに異なる値でなければならない。
法によれば、前記エンコーダから出力されるパリティビ
ットの第１の値は＋１であり、前記エンコーダから出力
されるパリティビットの前記第２の値は−１である。し
かし第１および第２の値は、それぞれ＋１および−１以
外でもよいが、互いに異なる値でなければならない。
【００４０】本発明のいずれかの態様によって、復号す
る際に使用する遷移メトリック値（γ）を計算する方法
が提供され、（ｉ）それぞれシステマティック値−１お
よびパリティビット値−１のエンコーダからの出力に関
連するエンコーダ遷移が、 γ（−１，−１）＝０ の第１の遷移メトリック値に割り当てられ、（ｉｉ）そ
れぞれシステマティック値−１およびパリティビット値
＋１のエンコーダからの出力に関連するエンコーダ遷移
が、 γ（−１，＋１）＝ｓ１ の第２の遷移メトリック値に割り当てられ、（ｉｉｉ）
それぞれシステマティック値＋１およびパリティビット
値−１のエンコーダからの出力に関連するエンコーダ遷
移が、 γ（＋１，−１）＝ｓ２ の第３の遷移メトリック値に割り当てられ、（ｉｖ）そ
らぞれシステマティック値＋１およびパリティビット値
＋１のエンコーダからの出力に関連するエンコーダ遷移
が、前記第１および第２の遷移メトリック値の合計に等
しい遷移メトリック値、γ（＋１，＋１）に割り当てら
れ、項ｓ１およびｓ２は、受信したビットシーケンスに
関連する信号対雑音比、エンコーダから出力されたビッ
トに対応する、受信したパリティビットおよびシステマ
ティックビットと、少なくともエンコーダ遷移のアプリ
オリ確率の推定値に依存する。
る際に使用する遷移メトリック値（γ）を計算する方法
が提供され、（ｉ）それぞれシステマティック値−１お
よびパリティビット値−１のエンコーダからの出力に関
連するエンコーダ遷移が、 γ（−１，−１）＝０ の第１の遷移メトリック値に割り当てられ、（ｉｉ）そ
れぞれシステマティック値−１およびパリティビット値
＋１のエンコーダからの出力に関連するエンコーダ遷移
が、 γ（−１，＋１）＝ｓ１ の第２の遷移メトリック値に割り当てられ、（ｉｉｉ）
それぞれシステマティック値＋１およびパリティビット
値−１のエンコーダからの出力に関連するエンコーダ遷
移が、 γ（＋１，−１）＝ｓ２ の第３の遷移メトリック値に割り当てられ、（ｉｖ）そ
らぞれシステマティック値＋１およびパリティビット値
＋１のエンコーダからの出力に関連するエンコーダ遷移
が、前記第１および第２の遷移メトリック値の合計に等
しい遷移メトリック値、γ（＋１，＋１）に割り当てら
れ、項ｓ１およびｓ２は、受信したビットシーケンスに
関連する信号対雑音比、エンコーダから出力されたビッ
トに対応する、受信したパリティビットおよびシステマ
ティックビットと、少なくともエンコーダ遷移のアプリ
オリ確率の推定値に依存する。
【００４１】したがって、４つの可能な遷移メトリック
値の計算は、２項を（すなわちｓ１およびｓ２）計算す
るだけで十分に簡略化されることが理解されよう。好ま
しくは、ｓ１＝４・ＳＮＲ・ｙｐ ｋおよびｓ２＝４・Ｓ
ＮＲ・ｙ５ ｋ＋ｚｋであり、上式で、ＳＮＲは、それぞ
れ、受信したビットシーケンスに関連する信号対雑音比
であり、ｙｐ ｋおよびｙｓ ｋは受信したパリティビット
およびシステマティックビットであり、ｚｋは少なくと
も、タイムステップｋのエンコーダ遷移のアプリオリ確
率の推定値である。
値の計算は、２項を（すなわちｓ１およびｓ２）計算す
るだけで十分に簡略化されることが理解されよう。好ま
しくは、ｓ１＝４・ＳＮＲ・ｙｐ ｋおよびｓ２＝４・Ｓ
ＮＲ・ｙ５ ｋ＋ｚｋであり、上式で、ＳＮＲは、それぞ
れ、受信したビットシーケンスに関連する信号対雑音比
であり、ｙｐ ｋおよびｙｓ ｋは受信したパリティビット
およびシステマティックビットであり、ｚｋは少なくと
も、タイムステップｋのエンコーダ遷移のアプリオリ確
率の推定値である。
【００４２】本発明はまた、上記の方法のいずれかの方
法に従って、トレリスバタフライの状態の１つの共存す
る対の一方の状態について加算−比較−選択（ＡＣＳ）
動作の各ステップを、状態の１つの共存する対の他方の
状態について加算−比較−選択動作の対応する各ステッ
プと並行して、少なくとも実行することにより、Ｌｏｇ
−ＭＡＰ復号アルゴリズムの動作を加速するためのディ
ジタル信号プロセッサ（ＤＰＳ）を提案する。ＡＣＳ動
作は、経路メトリック更新の一部またはＬｏｇ尤度比計
算の一部を形成することができる。
法に従って、トレリスバタフライの状態の１つの共存す
る対の一方の状態について加算−比較−選択（ＡＣＳ）
動作の各ステップを、状態の１つの共存する対の他方の
状態について加算−比較−選択動作の対応する各ステッ
プと並行して、少なくとも実行することにより、Ｌｏｇ
−ＭＡＰ復号アルゴリズムの動作を加速するためのディ
ジタル信号プロセッサ（ＤＰＳ）を提案する。ＡＣＳ動
作は、経路メトリック更新の一部またはＬｏｇ尤度比計
算の一部を形成することができる。
【００４３】したがって、本発明は、畳み込みエンコー
ダによって符号化し、雑音のあるチャネルを経て受信し
たビットシーケンスを、Ｌｏｇ−ＭＡＰアルゴリズムに
従って、復号する際に使用する畳み込みエンコーダの経
路メトリック値を計算するためのディジタル信号プロセ
ッサを提供することができ、プロッセサは、前記ビット
シーケンスに関するデータをディジタル信号プロセッサ
の記憶装置から受信し、畳み込みエンコーダの状態間の
遷移を表す遷移メトリック値を計算し、これら計算され
たメトリック値を出力するための遷移メトリック計算ユ
ニットと、前記計算された遷移メトリック値を受信し、
前記計算された遷移メトリック値から導出された経路メ
トリック値を受信し、前記経路メトリック値および前記
遷移メトリック値から、更新された経路メトリック値を
導出し、これら更新された経路メトリック値を出力する
ための加算−比較−選択ユニットとを備え、更新された
経路メトリック値が本発明の第１の態様の方法に従って
導出される。
ダによって符号化し、雑音のあるチャネルを経て受信し
たビットシーケンスを、Ｌｏｇ−ＭＡＰアルゴリズムに
従って、復号する際に使用する畳み込みエンコーダの経
路メトリック値を計算するためのディジタル信号プロセ
ッサを提供することができ、プロッセサは、前記ビット
シーケンスに関するデータをディジタル信号プロセッサ
の記憶装置から受信し、畳み込みエンコーダの状態間の
遷移を表す遷移メトリック値を計算し、これら計算され
たメトリック値を出力するための遷移メトリック計算ユ
ニットと、前記計算された遷移メトリック値を受信し、
前記計算された遷移メトリック値から導出された経路メ
トリック値を受信し、前記経路メトリック値および前記
遷移メトリック値から、更新された経路メトリック値を
導出し、これら更新された経路メトリック値を出力する
ための加算−比較−選択ユニットとを備え、更新された
経路メトリック値が本発明の第１の態様の方法に従って
導出される。
【００４４】したがって、ＤＰＳは、ビットシーケンス
を復号する際に使用する、順方向あるいは逆方向の、更
新された経路メトリック値を提供する。ＤＰＳのＡＣＳ
ユニットを、本発明の第１の態様に従って、経路メトリ
ック値を連続する遷移メトリック値に加算することによ
って順方向あるいは逆方向の経路メトリック値を更新す
るために用いるだけではなく、またこのＡＣＳユニット
を、本発明の第２の態様に従って、更新された経路メト
リック値およびＬＬＲ値を計算する際にも用いることが
できることが理解されよう。
を復号する際に使用する、順方向あるいは逆方向の、更
新された経路メトリック値を提供する。ＤＰＳのＡＣＳ
ユニットを、本発明の第１の態様に従って、経路メトリ
ック値を連続する遷移メトリック値に加算することによ
って順方向あるいは逆方向の経路メトリック値を更新す
るために用いるだけではなく、またこのＡＣＳユニット
を、本発明の第２の態様に従って、更新された経路メト
リック値およびＬＬＲ値を計算する際にも用いることが
できることが理解されよう。
【００４５】好ましくは、遷移メトリック計算ユニット
は、上述した遷移メトリック値（γ）を計算する方法を
用いる。遷移メトリック計算ユニットは、計算された遷
移メトリック値を、ＤＰＳからの遷移メトリック値を受
信する目的でＡＣＳユニットも接続されるＤＰＳの記憶
装置に出力することができる。ＡＣＳユニットは、好ま
しくはＤＰＳの記憶装置から経路メトリック値および遷
移メトリック値を受信し、その記憶装置に格納するた
め、更新された経路メトリック値を記憶装置に出力す
る。
は、上述した遷移メトリック値（γ）を計算する方法を
用いる。遷移メトリック計算ユニットは、計算された遷
移メトリック値を、ＤＰＳからの遷移メトリック値を受
信する目的でＡＣＳユニットも接続されるＤＰＳの記憶
装置に出力することができる。ＡＣＳユニットは、好ま
しくはＤＰＳの記憶装置から経路メトリック値および遷
移メトリック値を受信し、その記憶装置に格納するた
め、更新された経路メトリック値を記憶装置に出力す
る。
【００４６】遷移メトリックキャッシュがＤＳＰに設け
られ、ＤＳＰでメトリック計算ユニットが、エンコーダ
トレリスを復号する所与のタイムステップに関連する計
算された遷移メトリクスを出力し、格納し、ＡＣＳユニ
ットが、更新された経路メトリック値を導出する際に使
用するために遷移メトリックキャッシュからこれらの遷
移メトリック値を受信することができる。
られ、ＤＳＰでメトリック計算ユニットが、エンコーダ
トレリスを復号する所与のタイムステップに関連する計
算された遷移メトリクスを出力し、格納し、ＡＣＳユニ
ットが、更新された経路メトリック値を導出する際に使
用するために遷移メトリックキャッシュからこれらの遷
移メトリック値を受信することができる。
【００４７】したがって、各トレリスタイムステップに
ついて、一時キャッシュ記憶装置に４つの値を格納する
ことにより、タイムステップの共存するバタフライのそ
れぞれを処理するために、ただ４つの遷移メトリック値
しか必要としないため、ＤＳＰの主記憶装置から値を繰
り返し検索する必要が回避される。このことは、信号プ
ロセッサの効率の向上に役立つ。
ついて、一時キャッシュ記憶装置に４つの値を格納する
ことにより、タイムステップの共存するバタフライのそ
れぞれを処理するために、ただ４つの遷移メトリック値
しか必要としないため、ＤＳＰの主記憶装置から値を繰
り返し検索する必要が回避される。このことは、信号プ
ロセッサの効率の向上に役立つ。
【００４８】好ましくは、ＤＳＰのＡＣＳユニットは、
いくつかのデータ入力ポートと２つのデータ出力ポート
を有し、計算ユニットは、経路メトリック値を、データ
入力ポートで同時に受信した遷移メトリックデータ値に
加算して、更新された経路メトリック値の２つの共存す
る対を与え、各同時対内で前記更新された経路メトリッ
ク値を比較し、前記２つのデータ出力ポートで、それぞ
れ共存する対の最大経路メトリック値を出力するように
動作可能である。
いくつかのデータ入力ポートと２つのデータ出力ポート
を有し、計算ユニットは、経路メトリック値を、データ
入力ポートで同時に受信した遷移メトリックデータ値に
加算して、更新された経路メトリック値の２つの共存す
る対を与え、各同時対内で前記更新された経路メトリッ
ク値を比較し、前記２つのデータ出力ポートで、それぞ
れ共存する対の最大経路メトリック値を出力するように
動作可能である。
【００４９】したがって、ＡＣＳユニットは、本発明の
第１の態様に従って、またＬＬＲを計算する際には第２
の態様に従って、順方向または逆方向の経路メトリクス
のいずれかを更新できる。計算ユニットは、経路メトリ
ックデータ値を受信するための第１のデータ入力ポート
と、遷移メトリックデータ値を受信するための第２のデ
ータ入力ポートと、経路メトリックデータ値を受信する
ための第３のデータ入力ポートと、遷移メトリックデー
タ値を受信するための第４のデータ入力ポートとを備え
ることができる。
第１の態様に従って、またＬＬＲを計算する際には第２
の態様に従って、順方向または逆方向の経路メトリクス
のいずれかを更新できる。計算ユニットは、経路メトリ
ックデータ値を受信するための第１のデータ入力ポート
と、遷移メトリックデータ値を受信するための第２のデ
ータ入力ポートと、経路メトリックデータ値を受信する
ための第３のデータ入力ポートと、遷移メトリックデー
タ値を受信するための第４のデータ入力ポートとを備え
ることができる。
【００５０】ＡＣＳユニットは、ＡＣＳの機能を、本発
明の第１の態様に従って更新された順方向または逆方向
経路メトリクスを生成する機能、あるいは本発明の第２
の態様に従ってＬＬＲを計算する際に使用する最大値の
第１および第２の集合の要素を生成する機能とすること
が可能な機能選択装置を備えることができる。
明の第１の態様に従って更新された順方向または逆方向
経路メトリクスを生成する機能、あるいは本発明の第２
の態様に従ってＬＬＲを計算する際に使用する最大値の
第１および第２の集合の要素を生成する機能とすること
が可能な機能選択装置を備えることができる。
【００５１】機能選択装置は好ましくは、ＡＣＳユニッ
トの計算ユニットの２つのデータ出力ポートと２つのフ
ィードバックデータ入力ポートの間に接続された第１の
データ入力ゲートと、計算ユニットの第２、第４と、第
５のデータ入力ポートとに接続された第２のデータ入力
ゲートと、計算ユニットの第２、第４と、第６のデータ
入力ポートとに接続された第３のデータ入力ゲートとを
備え、計算ユニットのフィードバックデータ入力ポート
と、第５および第６のデータ入力ポートに入力すべきデ
ータ値を選択するように動作可能である。
トの計算ユニットの２つのデータ出力ポートと２つのフ
ィードバックデータ入力ポートの間に接続された第１の
データ入力ゲートと、計算ユニットの第２、第４と、第
５のデータ入力ポートとに接続された第２のデータ入力
ゲートと、計算ユニットの第２、第４と、第６のデータ
入力ポートとに接続された第３のデータ入力ゲートとを
備え、計算ユニットのフィードバックデータ入力ポート
と、第５および第６のデータ入力ポートに入力すべきデ
ータ値を選択するように動作可能である。
【００５２】入力選択装置は、好ましくは２つの選択状
態を有し、そのそれぞれがＡＣＳユニットの機能を決定
する。
態を有し、そのそれぞれがＡＣＳユニットの機能を決定
する。
【００５３】好ましくは機能選択装置の第１の選択状態
においては、第１のデータ入力ゲートは、計算ユニット
から出力されたデータをブロックし、計算ユニットの２
つのフィードバックデータ入力ポートに入力されたデー
タがゼロの値を有するようにし、一方、同時に第２のデ
ータ入力ゲートは、計算ユニットの第４の入力ポートに
入力された遷移メトリックデータを計算ユニットの第５
のデータ入力部で同時に入力されるようにし、同時に第
３のデータ入力ゲートは、計算ユニットの第２の入力ポ
ートに入力された遷移メトリックデータを計算ユニット
の第６のデータ入力ポートに同時に入力されるようにす
る。
においては、第１のデータ入力ゲートは、計算ユニット
から出力されたデータをブロックし、計算ユニットの２
つのフィードバックデータ入力ポートに入力されたデー
タがゼロの値を有するようにし、一方、同時に第２のデ
ータ入力ゲートは、計算ユニットの第４の入力ポートに
入力された遷移メトリックデータを計算ユニットの第５
のデータ入力部で同時に入力されるようにし、同時に第
３のデータ入力ゲートは、計算ユニットの第２の入力ポ
ートに入力された遷移メトリックデータを計算ユニット
の第６のデータ入力ポートに同時に入力されるようにす
る。
【００５４】したがって、この第１の選択状態において
は、各加算器手段について、加算器手段に同時に入力さ
れた２つの遷移メトリック値が異なる遷移メトリクスを
表しているため、入力選択装置がＡＣＳユニットを、本
発明の第１の態様に従って経路メトリック値を更新する
よう機能させる。
は、各加算器手段について、加算器手段に同時に入力さ
れた２つの遷移メトリック値が異なる遷移メトリクスを
表しているため、入力選択装置がＡＣＳユニットを、本
発明の第１の態様に従って経路メトリック値を更新する
よう機能させる。
【００５５】機能選択装置の第２の選択状態において、
第１のデータ入力ゲートは好ましくはデータを計算ユニ
ットの出力から計算ユニットの２つのフィードバックデ
ータ入力ポートに通過させ、一方、同時に第２のデータ
入力ゲートは計算ユニットの第２の入力ポートにおける
遷移メトリックデータ入力を計算ユニットの第５のデー
タ入力部で同時に入力されるようにし、同時に第３のデ
ータ入力ゲートは計算ユニットの第４の入力ポートに入
力された遷移メトリックデータを計算ユニットの第６の
データ入力ポートに同時に入力されるようにする。
第１のデータ入力ゲートは好ましくはデータを計算ユニ
ットの出力から計算ユニットの２つのフィードバックデ
ータ入力ポートに通過させ、一方、同時に第２のデータ
入力ゲートは計算ユニットの第２の入力ポートにおける
遷移メトリックデータ入力を計算ユニットの第５のデー
タ入力部で同時に入力されるようにし、同時に第３のデ
ータ入力ゲートは計算ユニットの第４の入力ポートに入
力された遷移メトリックデータを計算ユニットの第６の
データ入力ポートに同時に入力されるようにする。
【００５６】したがって、第２の選択状態においては、
入力選択装置はＡＣＳユニットを、本発明の第２の態様
に従ってＬＬＲ計算に使用する第１および第２の最大値
の集合の要素を計算するよう機能させる。つまり、いず
れかの１つの加算器手段に同時に入力された２つの経路
メトリック値が同じ経路メトリックとなり、逆方向経路
メトリック値とともに同時に入力される。
入力選択装置はＡＣＳユニットを、本発明の第２の態様
に従ってＬＬＲ計算に使用する第１および第２の最大値
の集合の要素を計算するよう機能させる。つまり、いず
れかの１つの加算器手段に同時に入力された２つの経路
メトリック値が同じ経路メトリックとなり、逆方向経路
メトリック値とともに同時に入力される。
【００５７】ＤＳＰは、好ましくは本発明の第２の態様
に関係して上述のように導出されたＬＬＲ加速（ＬＬＲ
＿ＡＣＣ）方法に従って第１および第２の最大値の集合
からＬＬＲ値を計算し、計算したＬＬＲをＤＳＰの記憶
装置に出力するためのＬｏｇ尤度比ユニットを備える。
Ｌｏｇ尤度比ユニットはキャッシュ装置に接続され、第
１のおよび第２の最大値の集合のデータ要素を、キャッ
シュ装置に格納される場合に、検索できるように、また
Ｌｏｇ尤度比ユニットによって生成された第１および第
２の最大値の連続する集合の要素をキャッシュ装置に格
納できることが好ましい。
に関係して上述のように導出されたＬＬＲ加速（ＬＬＲ
＿ＡＣＣ）方法に従って第１および第２の最大値の集合
からＬＬＲ値を計算し、計算したＬＬＲをＤＳＰの記憶
装置に出力するためのＬｏｇ尤度比ユニットを備える。
Ｌｏｇ尤度比ユニットはキャッシュ装置に接続され、第
１のおよび第２の最大値の集合のデータ要素を、キャッ
シュ装置に格納される場合に、検索できるように、また
Ｌｏｇ尤度比ユニットによって生成された第１および第
２の最大値の連続する集合の要素をキャッシュ装置に格
納できることが好ましい。
【００５８】好ましくは、Ｌｏｇ尤度比ユニットが、第
１と、第２の最大値の前記集合と、その前記連続する集
合とを格納するように動作可能なキャッシュ装置と、そ
れぞれが、前記キャッシュ装置のデータ出力ポートに接
続された第１のデータ入力ポートと、前記キャッシュ装
置のデータ出力ポートに接続された第２のデータ入力ポ
ートと、前記キャッシュ装置のデータ入力ポートに接続
されたデータ出力ポートとを有する２つの比較／選択ユ
ニットを備え、前記比較／選択ユニットの１方が、第１
および第２のデータ入力ポートで、前記キャッシュ装置
から出力された第１の最大値の前記集合の要素を受信す
るように動作可能であり、前記比較／選択ユニットの他
方が、第１および第２のデータ入力ポートで前記キャッ
シュ装置から出力された第２の最大値の前記集合の要素
を受信するように動作可能であり、各前記比較／選択ユ
ニットが共存する第１および第２の入力を比較し、２つ
の最大の要素を前記出力ポートを介して出力するように
動作可能である。
１と、第２の最大値の前記集合と、その前記連続する集
合とを格納するように動作可能なキャッシュ装置と、そ
れぞれが、前記キャッシュ装置のデータ出力ポートに接
続された第１のデータ入力ポートと、前記キャッシュ装
置のデータ出力ポートに接続された第２のデータ入力ポ
ートと、前記キャッシュ装置のデータ入力ポートに接続
されたデータ出力ポートとを有する２つの比較／選択ユ
ニットを備え、前記比較／選択ユニットの１方が、第１
および第２のデータ入力ポートで、前記キャッシュ装置
から出力された第１の最大値の前記集合の要素を受信す
るように動作可能であり、前記比較／選択ユニットの他
方が、第１および第２のデータ入力ポートで前記キャッ
シュ装置から出力された第２の最大値の前記集合の要素
を受信するように動作可能であり、各前記比較／選択ユ
ニットが共存する第１および第２の入力を比較し、２つ
の最大の要素を前記出力ポートを介して出力するように
動作可能である。
【００５９】好ましくは、上述のＬｏｇ尤度比ユニット
において、両方の比較／選択ユニットから出力された要
素が、最大値のそれぞれ連続する集合の要素として格納
するために前記キャッシュ装置に入力される。２つの比
較／選択ユニットのそれぞれのデータ出力ポートが、比
較／選択ユニット一方の入力ポートにあるデータを比較
／選択ユニットの他方の入力ポートにあるデータから減
算し、結果を出力するように動作可能である減算ユニッ
トの第１のおよび第２の入力ポートのそれぞれ１つに接
続されることが好ましい。
において、両方の比較／選択ユニットから出力された要
素が、最大値のそれぞれ連続する集合の要素として格納
するために前記キャッシュ装置に入力される。２つの比
較／選択ユニットのそれぞれのデータ出力ポートが、比
較／選択ユニット一方の入力ポートにあるデータを比較
／選択ユニットの他方の入力ポートにあるデータから減
算し、結果を出力するように動作可能である減算ユニッ
トの第１のおよび第２の入力ポートのそれぞれ１つに接
続されることが好ましい。
【００６０】好ましくは、Ｌｏｇ尤度比ユニットの各比
較／選択ユニットが、２つの比較／選択手段の前記第１
および第２の入力ポートに接続された減算ユニットを備
え、減算ユニットが前記第２の入力ポートで同時に入力
されたデータから、前記第１の入力ポートに入力された
データを減算し、結果の符号および絶対値を出力するよ
うに動作可能である。
較／選択ユニットが、２つの比較／選択手段の前記第１
および第２の入力ポートに接続された減算ユニットを備
え、減算ユニットが前記第２の入力ポートで同時に入力
されたデータから、前記第１の入力ポートに入力された
データを減算し、結果の符号および絶対値を出力するよ
うに動作可能である。
【００６１】好ましくは、各比較／選択ユニットが、比
較／選択ユニットの前記第１および第２の入力ポートに
それぞれ接続された第１および第２の入力ポートを有す
る選択ユニットを備え、選択ユニットが前記減算ユニッ
トから出力された符号を更なる入力として受信し、前記
符号の値に従って第１および第２の入力ポートの１つを
介して入力されたデータを出力するように動作可能であ
る。
較／選択ユニットの前記第１および第２の入力ポートに
それぞれ接続された第１および第２の入力ポートを有す
る選択ユニットを備え、選択ユニットが前記減算ユニッ
トから出力された符号を更なる入力として受信し、前記
符号の値に従って第１および第２の入力ポートの１つを
介して入力されたデータを出力するように動作可能であ
る。
【００６２】各比較／選択ユニットが、実質的に
ｌｎ（１＋ｅｘｐ（−Δ））
に等しい修正率を、前記選択ユニットの出力に加算する
ための修正装置を備え、上式で、Δは前記減算ユニット
から出力される結果の絶対値である。
ための修正装置を備え、上式で、Δは前記減算ユニット
から出力される結果の絶対値である。
【００６３】この修正率は、Δを定義する２つの数量の
うち選択された最大値に加算された場合、これら２つの
数量のヤコビ対数となるが、２つのうちの選択された最
大値は近似にすぎない。
うち選択された最大値に加算された場合、これら２つの
数量のヤコビ対数となるが、２つのうちの選択された最
大値は近似にすぎない。
【００６４】好ましくは、前記修正装置が、複数の修正
値を含み、前記減算ユニットの出力ポートに接続された
入力ポートと出力ポートとを有するルックアップテーブ
ルと、ルックアップテーブルの前記出力ポートに接続さ
れた第１の入力ポートを有し、前記選択ユニットの出力
ポートに接続された第２の入力ポートを有する加算器手
段を備え、加算器手段が、前記選択ユニットの出力に前
記ルックアップテーブルから出力される修正項を加算す
るように動作可能である。
値を含み、前記減算ユニットの出力ポートに接続された
入力ポートと出力ポートとを有するルックアップテーブ
ルと、ルックアップテーブルの前記出力ポートに接続さ
れた第１の入力ポートを有し、前記選択ユニットの出力
ポートに接続された第２の入力ポートを有する加算器手
段を備え、加算器手段が、前記選択ユニットの出力に前
記ルックアップテーブルから出力される修正項を加算す
るように動作可能である。
【００６５】本発明は、複数のＬｏｇ−ＭＡＰデコーダ
を備えるターボデコーダも提供でき、各Ｌｏｇ−ＭＡＰ
デコーダが上記の方法に従って遷移メトリック値（γ）
を計算するためのブランチメトリック計算装置を備え
る。
を備えるターボデコーダも提供でき、各Ｌｏｇ−ＭＡＰ
デコーダが上記の方法に従って遷移メトリック値（γ）
を計算するためのブランチメトリック計算装置を備え
る。
【００６６】本発明は、複数のＬｏｇ−ＭＡＰデコーダ
を備えるターボデコーダを提供でき、各Ｌｏｇ−ＭＡＰ
デコーダが本発明の第１の態様に従って前記エンコーダ
の経路メトリック値を計算するための経路メトリック計
算装置を備える。
を備えるターボデコーダを提供でき、各Ｌｏｇ−ＭＡＰ
デコーダが本発明の第１の態様に従って前記エンコーダ
の経路メトリック値を計算するための経路メトリック計
算装置を備える。
【００６７】本発明は、複数のＬｏｇ−ＭＡＰデコーダ
を備えるターボデコーダも提供でき、各Ｌｏｇ−ＭＡＰ
デコーダが本発明の第２の態様に従って前記エンコーダ
のＬｏｇ尤度比値を計算するためのＬｏｇ尤度比ユニッ
トを備える。
を備えるターボデコーダも提供でき、各Ｌｏｇ−ＭＡＰ
デコーダが本発明の第２の態様に従って前記エンコーダ
のＬｏｇ尤度比値を計算するためのＬｏｇ尤度比ユニッ
トを備える。
【００６８】次に以下の図を参照して、本発明の非限定
的な例を見ていく。
的な例を見ていく。
【００６９】
【発明の実施の形態】図３を参照すると、ターボコード
エンコーダの構造が示されている。ターボコードエンコ
ーダは、並列連結に接続された２つの同じ構成要素の再
帰システマティック畳み込み（ＲＳＣ）エンコーダ３４
および３５のデータ入力に接続されたデータ入力３１を
備える。符号化されるブロックデータシーケンス、ｄ￣
＝（ｄ １．．．．，ｄＮ）上式で、Ｎはブロックサイズ
である、を、ターボコードエンコーダのデータ入力３１
に入力し、続いて２つの同じ構成要素のコードエンコー
ダ３４および３５のそれぞれ１つに入力する。２つの構
成要素のＲＳＣエンコーダの第２、３４が、インターリ
ーバ３２を介してブロックデータを受信する。インター
リービングによって、ブロックシーケンス、ｄ→＝（ｄ
１．．．．，ｄＮ）が異なる順序に配置し、その後順序
を変えたデータブロックシーケンス３３
（ｘ→ｓ ｉｎｔ）を第２のＲＳＣエンコーダ３４に入力
する。このようにして、いずれか１つのデータブロック
のバースト誤りの影響を減少することができる。
エンコーダの構造が示されている。ターボコードエンコ
ーダは、並列連結に接続された２つの同じ構成要素の再
帰システマティック畳み込み（ＲＳＣ）エンコーダ３４
および３５のデータ入力に接続されたデータ入力３１を
備える。符号化されるブロックデータシーケンス、ｄ￣
＝（ｄ １．．．．，ｄＮ）上式で、Ｎはブロックサイズ
である、を、ターボコードエンコーダのデータ入力３１
に入力し、続いて２つの同じ構成要素のコードエンコー
ダ３４および３５のそれぞれ１つに入力する。２つの構
成要素のＲＳＣエンコーダの第２、３４が、インターリ
ーバ３２を介してブロックデータを受信する。インター
リービングによって、ブロックシーケンス、ｄ→＝（ｄ
１．．．．，ｄＮ）が異なる順序に配置し、その後順序
を変えたデータブロックシーケンス３３
（ｘ→ｓ ｉｎｔ）を第２のＲＳＣエンコーダ３４に入力
する。このようにして、いずれか１つのデータブロック
のバースト誤りの影響を減少することができる。
【００７０】各構成要素のＲＳＣエンコーダは、データ
ブロック入力部の順方向誤り修正で使用するパリティビ
ットを生成する。第１のエンコーダ３５はパリティビッ
トシーケンス、ｘ￣ｌｐを出力し、一方第２のエンコー
ダ３４はインターリーブしたデータブロック入力に関連
するパリティビットシーケンス、ｘ→２ｐ ｉｎｔを出力
する。システマティック情報（ｘ￣ｓ）およびパリティ
情報（ｘ→１ｐ，ｘ→ ２ｐ ｉｎｔ）の並列連結により、
３つの出力ビットが入力データシーケンス、ｄ￣＝（ｄ
１．．．．，ｄＮ）の各ビットｄｋに対して生成され
る。上記の３つの出力は、次いでマルチプレクサ３９の
各個別入力部、３６、３７、３８に入力される。
ブロック入力部の順方向誤り修正で使用するパリティビ
ットを生成する。第１のエンコーダ３５はパリティビッ
トシーケンス、ｘ￣ｌｐを出力し、一方第２のエンコー
ダ３４はインターリーブしたデータブロック入力に関連
するパリティビットシーケンス、ｘ→２ｐ ｉｎｔを出力
する。システマティック情報（ｘ￣ｓ）およびパリティ
情報（ｘ→１ｐ，ｘ→ ２ｐ ｉｎｔ）の並列連結により、
３つの出力ビットが入力データシーケンス、ｄ￣＝（ｄ
１．．．．，ｄＮ）の各ビットｄｋに対して生成され
る。上記の３つの出力は、次いでマルチプレクサ３９の
各個別入力部、３６、３７、３８に入力される。
【００７１】抜き取りユニット４１は、あるビットがマ
ルチプレクサ３９に入力されたパリティビットストリー
ムから取り除かれ、送信されないことを確認する。たと
えば、パリティ情報の各第２ビットが抜き取られ、デー
タシーケンス、ｘ￣＝（ｘｓ １，ｘ１ １ｐ，ｘｓ ２，ｘ
２ｐ ｉｎｔ．２，．．．，ｘｓ Ｎ−１，ｘｌｐ Ｎ−１，
ｘｓ Ｎ，ｘ２ｐ ｉｎｔ．Ｎ）が送信され、上式で、（ｘ
１ｐで示した）連続するパリティビットは、第１のエン
コーダ３５から取られ、（ｘ２ｐで示した）パリティビ
ットは、第２のエンコーダ３４から抜き取られる。
ルチプレクサ３９に入力されたパリティビットストリー
ムから取り除かれ、送信されないことを確認する。たと
えば、パリティ情報の各第２ビットが抜き取られ、デー
タシーケンス、ｘ￣＝（ｘｓ １，ｘ１ １ｐ，ｘｓ ２，ｘ
２ｐ ｉｎｔ．２，．．．，ｘｓ Ｎ−１，ｘｌｐ Ｎ−１，
ｘｓ Ｎ，ｘ２ｐ ｉｎｔ．Ｎ）が送信され、上式で、（ｘ
１ｐで示した）連続するパリティビットは、第１のエン
コーダ３５から取られ、（ｘ２ｐで示した）パリティビ
ットは、第２のエンコーダ３４から抜き取られる。
【００７２】図４は、インターリーバ４３を介して第２
のＭＡＰデコーダ４２に直列に接続された第１の最大ア
ポステリオリ確率（ＭＡＰ）デコーダ４１を備えるター
ボデコーダを示す。第１のＭＡＰデコーダ４１は、３つ
の入力を有する。すなわち、（ｙ−ｓで示した）システ
マティックデータ入力４７、第１のＲＳＣエンコーダ３
５の出力に接続する（ｙ−ｌｐで示した）パリティデー
タ入力４６および第２のＭＡＰデコーダ４２から出力
し、中間インターリーバ４４を介して受信する（ｚ−２
で示した）外部情報４８である。外部情報はアプリオリ
情報として働く。
のＭＡＰデコーダ４２に直列に接続された第１の最大ア
ポステリオリ確率（ＭＡＰ）デコーダ４１を備えるター
ボデコーダを示す。第１のＭＡＰデコーダ４１は、３つ
の入力を有する。すなわち、（ｙ−ｓで示した）システ
マティックデータ入力４７、第１のＲＳＣエンコーダ３
５の出力に接続する（ｙ−ｌｐで示した）パリティデー
タ入力４６および第２のＭＡＰデコーダ４２から出力
し、中間インターリーバ４４を介して受信する（ｚ−２
で示した）外部情報４８である。外部情報はアプリオリ
情報として働く。
【００７３】この情報およびチャネル状態情報５６によ
り、第１のＭＡＰデコーダ４１が入力データシーケン
ス、ｄ→＝（ｄ１，．．．，ｄＮ）の各ビットｄｋに対
しＭＡＰ Ｌｏｇ尤度比値を計算する。
り、第１のＭＡＰデコーダ４１が入力データシーケン
ス、ｄ→＝（ｄ１，．．．，ｄＮ）の各ビットｄｋに対
しＭＡＰ Ｌｏｇ尤度比値を計算する。
【００７４】
【数２】
上式で、Ｒ￣＝（Ｒ１，．．．，Ｒｋ，．．．，ＲＮ）
およびＲｋ＝（ｙｓ ｋ，ｙｋ １ｐ，ｚｋ ２）で、 Λ１（ｄｋ）＝ｚ１ ｋ＋ｃ・ｙｓ ｋ＋ｚ２ ｋ と記述することもでき、ここでｃ＝４×ＳＮＲであり、
数量ＳＮＲは受信したデータ信号に関連する信号対雑音
比である。システマティック項ｃ・ｙｓ ｋおよびアプリ
オリ項ｚ２ ｋは、ビットｄｋに対するパリティ情報とは
無関係であると見なされる。
およびＲｋ＝（ｙｓ ｋ，ｙｋ １ｐ，ｚｋ ２）で、 Λ１（ｄｋ）＝ｚ１ ｋ＋ｃ・ｙｓ ｋ＋ｚ２ ｋ と記述することもでき、ここでｃ＝４×ＳＮＲであり、
数量ＳＮＲは受信したデータ信号に関連する信号対雑音
比である。システマティック項ｃ・ｙｓ ｋおよびアプリ
オリ項ｚ２ ｋは、ビットｄｋに対するパリティ情報とは
無関係であると見なされる。
【００７５】したがって、新しく生成された外部情報
は、以下のように計算できる。 ｚ１ ｋ＝Λ１（ｄｋ）−ｃ・ｙｓ ｋ−ｚ２ ｋ
は、以下のように計算できる。 ｚ１ ｋ＝Λ１（ｄｋ）−ｃ・ｙｓ ｋ−ｚ２ ｋ
【００７６】これは、第１のＭＡＰデコーダ４１のデー
タ出力４９に出力され、中間インターリーバ４３によっ
てインターリーブされた後、第２のＭＡＰデコーダ４２
のデータ入力５０の１つにおける入力に対するアプリオ
リ情報Ｚ１ Ｋ，ｉｎｔとして働く。この情報は、別のデ
ータ入力５１でインターリーブされたシステマティック
データ、ｙ→５ ｉｎｔと、さらにデータ入力５２でイン
ターリーブされたパリティデータｙ→２ｐ ｉｎｔ（第２
のＲＳＣエンコーダ３４からの）と、チャネル状態情報
５７とともに、第２のＭＡＰデコーダ４２に入力され
る。第２のＭＡＰデコーダ４２は以下のように外部情報
を計算する。 ｚ２ ｋ，ｉｎｔ＝Λ２（ｄｋ，ｉｎｔ）−ｃ・ｙｓ
ｋ，ｉｎｔ−ｚ１ ｋ，ｉ ｎｔ
タ出力４９に出力され、中間インターリーバ４３によっ
てインターリーブされた後、第２のＭＡＰデコーダ４２
のデータ入力５０の１つにおける入力に対するアプリオ
リ情報Ｚ１ Ｋ，ｉｎｔとして働く。この情報は、別のデ
ータ入力５１でインターリーブされたシステマティック
データ、ｙ→５ ｉｎｔと、さらにデータ入力５２でイン
ターリーブされたパリティデータｙ→２ｐ ｉｎｔ（第２
のＲＳＣエンコーダ３４からの）と、チャネル状態情報
５７とともに、第２のＭＡＰデコーダ４２に入力され
る。第２のＭＡＰデコーダ４２は以下のように外部情報
を計算する。 ｚ２ ｋ，ｉｎｔ＝Λ２（ｄｋ，ｉｎｔ）−ｃ・ｙｓ
ｋ，ｉｎｔ−ｚ１ ｋ，ｉ ｎｔ
【００７７】これは、次いで第２のＭＡＰデコーダ４２
の外部情報出力と第１のＭＡＰデコーダ４１のアプリオ
リ情報入力４８の間で接続されたデインターリーバ４４
によってデインターリーブされる。この手順はＭＡＰ推
定値Λ￣１，２が安定するまで数回繰り返され、その後
安定したＭＡＰ推定値Λ￣２ ｉｎｔが、第２のＭＡＰデ
コーダ４２の出力ポート５３から第２のデインターリー
バ４５の入力へ、デインターリーブするために出力され
る。次いでＬｏｇ尤度比、Λ￣２のデインターリーブし
たＭＡＰ推定値が、受信したビットシーケンスｙ→を復
号する際に使用するために、第２のデインターリーバ４
５から判断回路５５に出力される。
の外部情報出力と第１のＭＡＰデコーダ４１のアプリオ
リ情報入力４８の間で接続されたデインターリーバ４４
によってデインターリーブされる。この手順はＭＡＰ推
定値Λ￣１，２が安定するまで数回繰り返され、その後
安定したＭＡＰ推定値Λ￣２ ｉｎｔが、第２のＭＡＰデ
コーダ４２の出力ポート５３から第２のデインターリー
バ４５の入力へ、デインターリーブするために出力され
る。次いでＬｏｇ尤度比、Λ￣２のデインターリーブし
たＭＡＰ推定値が、受信したビットシーケンスｙ→を復
号する際に使用するために、第２のデインターリーバ４
５から判断回路５５に出力される。
【００７８】復号性能を下げることなく数値問題を回避
するために（自然）対数領域で、このＭＡＰ復号を実行
することが好ましい。対数領域において、第１および第
２のＭＡＰデコーダ、４１および４２のそれぞれが、以
下のようにＬｏｇ尤度比を計算するＬｏｇ−ＭＡＰデコ
ーダとして動作する。
するために（自然）対数領域で、このＭＡＰ復号を実行
することが好ましい。対数領域において、第１および第
２のＭＡＰデコーダ、４１および４２のそれぞれが、以
下のようにＬｏｇ尤度比を計算するＬｏｇ−ＭＡＰデコ
ーダとして動作する。
【００７９】
【数３】
上式で、ｍａｘ＊動作は、タイムステップｋ−１および
タイムステップｋでトレリス状態間の遷移に関係するす
べての状態、Ｓ（ｋ，ｋ−１）に関して行われる。
タイムステップｋでトレリス状態間の遷移に関係するす
べての状態、Ｓ（ｋ，ｋ−１）に関して行われる。
【００８０】γ￣ｉ［（ｙｓ ｋ，ｙｐ ｋ），Ｓｋ−１，
Ｓｋ］＝２・ＳＮＲ・ｙｓ ｋｘｓ ｋ（ｉ）＋２・ＳＮＲ
・ｙｐ ｋｘｐ ｋ（ｉ，Ｓｋ，Ｓｋ−１）＋ｌｎ（Ｐｒ
｛Ｓ ｋ｜Ｓｋ−１｝） は、対数領域で表されるブランチメトリクスγ（ｉ＝
０，１）であり、ｌｎ（Ｐｒ｛Ｓｋ｜Ｓｋ−１｝）はア
プリオリ情報である。ｉ＝０のブランチメトリクスは、
「ゼロ」ビットのターボコードエンコーダによる出力に
関連するエンコーダトレリスのブランチに対応し、一方
ｉ＝１の方は「１」ビットの出力に対応する。
Ｓｋ］＝２・ＳＮＲ・ｙｓ ｋｘｓ ｋ（ｉ）＋２・ＳＮＲ
・ｙｐ ｋｘｐ ｋ（ｉ，Ｓｋ，Ｓｋ−１）＋ｌｎ（Ｐｒ
｛Ｓ ｋ｜Ｓｋ−１｝） は、対数領域で表されるブランチメトリクスγ（ｉ＝
０，１）であり、ｌｎ（Ｐｒ｛Ｓｋ｜Ｓｋ−１｝）はア
プリオリ情報である。ｉ＝０のブランチメトリクスは、
「ゼロ」ビットのターボコードエンコーダによる出力に
関連するエンコーダトレリスのブランチに対応し、一方
ｉ＝１の方は「１」ビットの出力に対応する。
【００８１】送信の前に、ターボコードエンコーダから
出力されるすべてのデータビットが変換されることに留
意されたい。データビットｘ５ ｋおよびｘｐ ｋは、「ゼ
ロ」ビットが「−１」ビットとして送信されるように、
関係式、ｘ→２・ｘ−１；ｙ→２・ｙ−１に従って変換
される。
出力されるすべてのデータビットが変換されることに留
意されたい。データビットｘ５ ｋおよびｘｐ ｋは、「ゼ
ロ」ビットが「−１」ビットとして送信されるように、
関係式、ｘ→２・ｘ−１；ｙ→２・ｙ−１に従って変換
される。
【００８２】上記のブランチメトリクスを使用して、対
数領域の順方向経路メトリクスα￣ ｋおよび逆方向経路
メトリクスβ￣ｋが、以下の関係式を使用して再帰的に
計算される。
数領域の順方向経路メトリクスα￣ ｋおよび逆方向経路
メトリクスβ￣ｋが、以下の関係式を使用して再帰的に
計算される。
【数４】
【００８３】および
【数５】
【００８４】演算子項ｍａｘ＊は、操作される数量のヤ
コビ対数であり、選択された最大（ｍａｘ）値は近似に
過ぎない（すなわち、ｍａｘ＊（ａ，ｂ）＝ｌｎ（ｅａ
＋ｅ ｂ）＝ｍａｘ（ａ，ｂ）＋ｌｎ（ｌ＋ｅ−Δ），Δ
＝｜ａ−ｂ｜）。本発明は、次善近似ｍａｘｘ（ａ，
ｂ）≒ｍａｘ（ａ，ｂ）により動作し、対数修正項を省
略するが、本実施形態ではこの項を省略していない。
コビ対数であり、選択された最大（ｍａｘ）値は近似に
過ぎない（すなわち、ｍａｘ＊（ａ，ｂ）＝ｌｎ（ｅａ
＋ｅ ｂ）＝ｍａｘ（ａ，ｂ）＋ｌｎ（ｌ＋ｅ−Δ），Δ
＝｜ａ−ｂ｜）。本発明は、次善近似ｍａｘｘ（ａ，
ｂ）≒ｍａｘ（ａ，ｂ）により動作し、対数修正項を省
略するが、本実施形態ではこの項を省略していない。
【００８５】図４に示す２つのＬｏｇ−ＭＡＰデコーダ
４１および４２のそれぞれ１つの４主要タスクは、順方
向および逆方向経路メトリクスの計算（すなわち経路メ
トクリック更新）に使用され、Ｌｏｇ尤度比（すなわち
「軟」出力データ）の計算でこれらの更新された経路メ
トリクスとともに使用されるブランチメトリクスの計算
であることが理解されよう。本実施形態によれば、Ｌｏ
ｇ−ＭＡＰデコーダ４１および４２のそれぞれは、本発
明に従って受信した情報を復号するためのディジタル信
号プロセッサを備える。通常、２つのＬｏｇ−ＭＡＰデ
コーダは１つの単一のＤＳＰにマップされる。
４１および４２のそれぞれ１つの４主要タスクは、順方
向および逆方向経路メトリクスの計算（すなわち経路メ
トクリック更新）に使用され、Ｌｏｇ尤度比（すなわち
「軟」出力データ）の計算でこれらの更新された経路メ
トリクスとともに使用されるブランチメトリクスの計算
であることが理解されよう。本実施形態によれば、Ｌｏ
ｇ−ＭＡＰデコーダ４１および４２のそれぞれは、本発
明に従って受信した情報を復号するためのディジタル信
号プロセッサを備える。通常、２つのＬｏｇ−ＭＡＰデ
コーダは１つの単一のＤＳＰにマップされる。
【００８６】この実施形態によれば、ブランチメトリク
スは、チャネル状態情報およびアプリオリ情報ととも
に、受信したシステマティックおよびパリティ情報ビッ
トから計算される。送信されたシンボルをｘｋ∈｛−
１，１｝と仮定すると、付加的白色ガウス雑音を受ける
チャネルを経て受信するシステマティックおよびパリテ
ィビットｙｋの確率は、対数領域で以下のように定義さ
れる。 γ￣ｉ［（ｙｓ ｋ，ｙｐ ｋ），Ｓｋ−１，Ｓｋ］＝２・
ＳＮＲ・ｙｓ ｋｘｓ ｋ（ｉ）＋２・ＳＮＲ・ｙｐ ｋｘｐ
ｋ（ｉ，Ｓｋ，Ｓｋ−１）＋ｌｎ（Ｐｒ｛Ｓ ｋ｜Ｓ
ｋ−１｝）
スは、チャネル状態情報およびアプリオリ情報ととも
に、受信したシステマティックおよびパリティ情報ビッ
トから計算される。送信されたシンボルをｘｋ∈｛−
１，１｝と仮定すると、付加的白色ガウス雑音を受ける
チャネルを経て受信するシステマティックおよびパリテ
ィビットｙｋの確率は、対数領域で以下のように定義さ
れる。 γ￣ｉ［（ｙｓ ｋ，ｙｐ ｋ），Ｓｋ−１，Ｓｋ］＝２・
ＳＮＲ・ｙｓ ｋｘｓ ｋ（ｉ）＋２・ＳＮＲ・ｙｐ ｋｘｐ
ｋ（ｉ，Ｓｋ，Ｓｋ−１）＋ｌｎ（Ｐｒ｛Ｓ ｋ｜Ｓ
ｋ−１｝）
【００８７】ターボコードデコーダの２つのＬｏｇ−Ｍ
ＡＰデコーダ、４１および４２のいずれか一方によって
必要とされるアプリオリ情報、ｌｎ（Ｐｒ｛Ｓｋ｜Ｓ
ｋ−１｝）は，２つのデコーダのうちの他方によって計
算される外部情報（Ｚ１，２）から直接導出される。ト
レリスおよびｄｋに従って、タイムｋ−１のトレリスノ
ードｍからタイムステップｋのトレリスノードｍ’への
遷移、Ｓｍ ｋ−１→Ｓｍ ’ ｋが可能な場合、次式が成立
する。 ｄｋ＝１のとき、ｌｎ（Ｐｒ｛Ｓｋ｜Ｓｋ−１｝）＝ｚ
ｋ ｄｋ＝０のとき、ｌｎ（Ｐｒ｛Ｓｋ｜Ｓｋ−１｝）＝０
ＡＰデコーダ、４１および４２のいずれか一方によって
必要とされるアプリオリ情報、ｌｎ（Ｐｒ｛Ｓｋ｜Ｓ
ｋ−１｝）は，２つのデコーダのうちの他方によって計
算される外部情報（Ｚ１，２）から直接導出される。ト
レリスおよびｄｋに従って、タイムｋ−１のトレリスノ
ードｍからタイムステップｋのトレリスノードｍ’への
遷移、Ｓｍ ｋ−１→Ｓｍ ’ ｋが可能な場合、次式が成立
する。 ｄｋ＝１のとき、ｌｎ（Ｐｒ｛Ｓｋ｜Ｓｋ−１｝）＝ｚ
ｋ ｄｋ＝０のとき、ｌｎ（Ｐｒ｛Ｓｋ｜Ｓｋ−１｝）＝０
【００８８】したがって、ターボコードデコーダの２つ
のＬｏｇ−ＭＡＰデコーダ、４１および４２のいずれか
一方によって必要とされるアプリオリ情報、ｌｎ（Ｐｒ
｛Ｓ ｋ｜Ｓｋ−１｝）は，２つのデコーダのうちの他方
によって計算される外部情報（Ｚ１，２）から直接導出
される。
のＬｏｇ−ＭＡＰデコーダ、４１および４２のいずれか
一方によって必要とされるアプリオリ情報、ｌｎ（Ｐｒ
｛Ｓ ｋ｜Ｓｋ−１｝）は，２つのデコーダのうちの他方
によって計算される外部情報（Ｚ１，２）から直接導出
される。
【００８９】４つの異なるブランチメトリック値の合計
が、各トレリスタイムステップｋで可能であり、それぞ
れが、２つの可能な受信したシステマティックデータビ
ット、ｙｓ ｋ∈｛−１，１｝およびパリティビット、ｙ
ｐ ｋ∈｛−１，１｝の４つの組み合わせのそれぞれを以
下に示す。 γ￣（ｘｓ ｋ＝−１，ｘｐ ｋ＝−１）＝−２・ＳＮＲ・
（ｙｓ ｋ＋ｙｐ ｋ） γ￣（ｘｓ ｋ＝−１，ｘｐ ｋ＝＋１）＝−２・ＳＮＲ・
（−ｙｓ ｋ＋ｙｐ ｋ） γ￣（ｘｓ ｋ＝＋１，ｘｐ ｋ＝−１）＝−２・ＳＮＲ・
（ｙｓ ｋ−ｙｐ ｋ）＋ｚｋ γ￣（ｘｓ ｋ＝＋１，ｘｐ ｋ＝＋１）＝−２・ＳＮＲ・
（ｙｓ ｋ＋ｙｐ ｋ）＋ｚｋ
が、各トレリスタイムステップｋで可能であり、それぞ
れが、２つの可能な受信したシステマティックデータビ
ット、ｙｓ ｋ∈｛−１，１｝およびパリティビット、ｙ
ｐ ｋ∈｛−１，１｝の４つの組み合わせのそれぞれを以
下に示す。 γ￣（ｘｓ ｋ＝−１，ｘｐ ｋ＝−１）＝−２・ＳＮＲ・
（ｙｓ ｋ＋ｙｐ ｋ） γ￣（ｘｓ ｋ＝−１，ｘｐ ｋ＝＋１）＝−２・ＳＮＲ・
（−ｙｓ ｋ＋ｙｐ ｋ） γ￣（ｘｓ ｋ＝＋１，ｘｐ ｋ＝−１）＝−２・ＳＮＲ・
（ｙｓ ｋ−ｙｐ ｋ）＋ｚｋ γ￣（ｘｓ ｋ＝＋１，ｘｐ ｋ＝＋１）＝−２・ＳＮＲ・
（ｙｓ ｋ＋ｙｐ ｋ）＋ｚｋ
【００９０】ターボコードエンコーダの構造により、ど
の遷移メトリックを所与の遷移に割り当てるかを判定で
きる。これらブランチメトリクスの計算の簡略化は、上
記の４つの方程式のそれぞれに、項（２・ＳＮＲ・（ｙ
ｓ ｋ＋ｙｐ ｋ））を加算することによって得られ、以下
の通りとなる。 γ￣０，０ ｋ＝γ￣（ｘｓ ｋ＝−１，ｘｐ ｋ＝−１）＝
０ γ￣０，１ ｋ＝γ￣（ｘｓ ｋ＝−１，ｘｐ ｋ＝＋１）＝
ｓ１ γ￣１，０ ｋ＝γ￣（ｘｓ ｋ＝＋１，ｘｐ ｋ＝−１）＝
ｓ２ γ￣１，１ ｋ＝γ￣（ｘｓ ｋ＝＋１，ｘｐ ｋ＝＋１）＝
ｓ１＋ｓ２
の遷移メトリックを所与の遷移に割り当てるかを判定で
きる。これらブランチメトリクスの計算の簡略化は、上
記の４つの方程式のそれぞれに、項（２・ＳＮＲ・（ｙ
ｓ ｋ＋ｙｐ ｋ））を加算することによって得られ、以下
の通りとなる。 γ￣０，０ ｋ＝γ￣（ｘｓ ｋ＝−１，ｘｐ ｋ＝−１）＝
０ γ￣０，１ ｋ＝γ￣（ｘｓ ｋ＝−１，ｘｐ ｋ＝＋１）＝
ｓ１ γ￣１，０ ｋ＝γ￣（ｘｓ ｋ＝＋１，ｘｐ ｋ＝−１）＝
ｓ２ γ￣１，１ ｋ＝γ￣（ｘｓ ｋ＝＋１，ｘｐ ｋ＝＋１）＝
ｓ１＋ｓ２
【００９１】上式で、ｓ１＝４・ＳＮＲ・ｙｐ ｋであ
り、ｓ２＝４・ＳＮＲ・ｙｓ ｋ＋ｚｋである。したがっ
て、受信したデータビットから、Ｌｏｇ−ＭＡＰデコー
ダ４１および４２のどちらかを使用して、ただ２つの項
のみを計算すればよい。
り、ｓ２＝４・ＳＮＲ・ｙｓ ｋ＋ｚｋである。したがっ
て、受信したデータビットから、Ｌｏｇ−ＭＡＰデコー
ダ４１および４２のどちらかを使用して、ただ２つの項
のみを計算すればよい。
【００９２】タイムステップｋ−１からｋまでの図３に
示すバイナリ畳み込みターボコードエンコーダのトレリ
スの一部において、トレリスの近接状態間の遷移が、４
つの素のグループに分離でき、それぞれが状態の共存す
る対から発し、別の共存する対で終端する。これら４つ
の状態によって生成された構造は、トレリス「バタフラ
イ」として知られている。図５は、状態の第１の共存す
る対、ｍおよびｍ＋Ｍ／２、および状態の第２の共存す
る対２ｍおよび２ｍ＋１を備える、図３に示すターボコ
ードエンコーダのＬｏｇ−ＭＡＰバタフライを示してい
る。ここで、Ｍはトレリスの可能な状態の総数（図２で
はＭ＝８）であり、ｍは所与の状態番号である。
示すバイナリ畳み込みターボコードエンコーダのトレリ
スの一部において、トレリスの近接状態間の遷移が、４
つの素のグループに分離でき、それぞれが状態の共存す
る対から発し、別の共存する対で終端する。これら４つ
の状態によって生成された構造は、トレリス「バタフラ
イ」として知られている。図５は、状態の第１の共存す
る対、ｍおよびｍ＋Ｍ／２、および状態の第２の共存す
る対２ｍおよび２ｍ＋１を備える、図３に示すターボコ
ードエンコーダのＬｏｇ−ＭＡＰバタフライを示してい
る。ここで、Ｍはトレリスの可能な状態の総数（図２で
はＭ＝８）であり、ｍは所与の状態番号である。
【００９３】第１の対の状態（ｍ，ｍ＋Ｍ／２）のそれ
ぞれ１つが、別個のブランチメトリクス対γｋ（Ｉ）お
よびγｋ（ＩＩ）のそれぞれ１つによって第２の状態対
（２ｍ，２ｍ＋１）のそれぞれ１つに結合される。これ
ら２つのブランチメトリクスのそれぞれは、上で与えら
れた４つの可能な値の１つによって与えられる値を取
る。対の第１のブランチメトリックは、第１のバイナリ
値のパリティビットのエンコーダによる出力に関連し、
対の第２のブランチメトリックは、第２のバイナリ値の
パリティビットのエンコーダによる出力に関連する（た
とえば、それぞれ、パリティビット０およびパリティビ
ット１）。
ぞれ１つが、別個のブランチメトリクス対γｋ（Ｉ）お
よびγｋ（ＩＩ）のそれぞれ１つによって第２の状態対
（２ｍ，２ｍ＋１）のそれぞれ１つに結合される。これ
ら２つのブランチメトリクスのそれぞれは、上で与えら
れた４つの可能な値の１つによって与えられる値を取
る。対の第１のブランチメトリックは、第１のバイナリ
値のパリティビットのエンコーダによる出力に関連し、
対の第２のブランチメトリックは、第２のバイナリ値の
パリティビットのエンコーダによる出力に関連する（た
とえば、それぞれ、パリティビット０およびパリティビ
ット１）。
【００９４】バタフライの第１の状態対（ｍ，ｍ＋Ｍ／
２）に関連する順方向ブランチメトリクスαｋは、以下
の方程式に従って第２の状態対（２ｍ，２ｍ＋１）の１
つにその経路メトリックを拡張するよう関連遷移メトリ
ックを加算することによって更新される。 αｋ（２ｍ）＝ｍａｘ＊（αｋ−１（ｍ）＋γ
ｋ（Ｉ），αｋ−１（ｍ＋Ｍ／２）＋γｋ（ＩＩ）） αｋ（２ｍ＋１）＝ｍａｘ＊（αｋ−１（ｍ）＋γ
ｋ（ＩＩ），αｋ−１（ｍ＋Ｍ／２）＋γｋ（Ｉ））
２）に関連する順方向ブランチメトリクスαｋは、以下
の方程式に従って第２の状態対（２ｍ，２ｍ＋１）の１
つにその経路メトリックを拡張するよう関連遷移メトリ
ックを加算することによって更新される。 αｋ（２ｍ）＝ｍａｘ＊（αｋ−１（ｍ）＋γ
ｋ（Ｉ），αｋ−１（ｍ＋Ｍ／２）＋γｋ（ＩＩ）） αｋ（２ｍ＋１）＝ｍａｘ＊（αｋ−１（ｍ）＋γ
ｋ（ＩＩ），αｋ−１（ｍ＋Ｍ／２）＋γｋ（Ｉ））
【００９５】同様に、バタフライの第２の状態対（２
ｍ，２ｍ＋１）に関連する逆方向ブランチメトリクスβ
ｋは、以下の方程式に従って第１の状態対（ｍ，ｍ＋Ｍ
／２）の１つにその経路メトリックを拡張するよう関連
遷移メトリックを加算することによって更新される。 βｋ−１（ｍ）＝ｍａｘ＊（βｋ（２ｍ）＋γ
ｋ（Ｉ），βｋ（２ｍ＋１）＋γｋ（ＩＩ）） βｋ−１（ｍ＋Ｍ／２）＝ｍａｘ＊（βｋ（２ｍ）＋γ
ｋ（ＩＩ），βｋ（２ｍ＋１）＋γｋ（Ｉ））
ｍ，２ｍ＋１）に関連する逆方向ブランチメトリクスβ
ｋは、以下の方程式に従って第１の状態対（ｍ，ｍ＋Ｍ
／２）の１つにその経路メトリックを拡張するよう関連
遷移メトリックを加算することによって更新される。 βｋ−１（ｍ）＝ｍａｘ＊（βｋ（２ｍ）＋γ
ｋ（Ｉ），βｋ（２ｍ＋１）＋γｋ（ＩＩ）） βｋ−１（ｍ＋Ｍ／２）＝ｍａｘ＊（βｋ（２ｍ）＋γ
ｋ（ＩＩ），βｋ（２ｍ＋１）＋γｋ（Ｉ））
【００９６】上記の方程式に従ってＬｏｇ−ＭＡＰバタ
フライのいずれかの共存する状態対を更新する際に、同
じ４つのデータ項目を対の各状態に対して使用すること
がすぐ理解されるであろう。つまり、更新される状態へ
の同じ２つの経路メトリクス、およびその更新を達成す
るための同じ２つの遷移メトリック値を、共存するバタ
フライ対の各状態を更新するために使用する。
フライのいずれかの共存する状態対を更新する際に、同
じ４つのデータ項目を対の各状態に対して使用すること
がすぐ理解されるであろう。つまり、更新される状態へ
の同じ２つの経路メトリクス、およびその更新を達成す
るための同じ２つの遷移メトリック値を、共存するバタ
フライ対の各状態を更新するために使用する。
【００９７】各状態の更新には連続する３つのステップ
が必要となる。すなわち、共存する対の２つのブランチ
メトリクスのそれぞれへの遷移メトリック値の加算、そ
の結果得られた２つの更新されたブランチメトリクスの
比較、２つのうちの最大値の選択である。したがって、
上記の更新方程式のそれぞれの実行には、加算−比較−
選択「ＡＣＳ」動作が必要である。
が必要となる。すなわち、共存する対の２つのブランチ
メトリクスのそれぞれへの遷移メトリック値の加算、そ
の結果得られた２つの更新されたブランチメトリクスの
比較、２つのうちの最大値の選択である。したがって、
上記の更新方程式のそれぞれの実行には、加算−比較−
選択「ＡＣＳ」動作が必要である。
【００９８】もっとも一般的に、本発明は、トレリスバ
タフライの１つの共存する状態対の１つの状態について
加算−比較−選択「ＡＣＳ」動作の各ステップを、１つ
の共存する状態対の別の状態について加算−比較−選択
「ＡＣＳ」動作の対応する各ステップと並行して少なく
とも実行することにより、Ｌｏｇ−ＭＡＰ復号アルゴリ
ズムの動作を加速することを提案する。ＡＣＳ動作は、
径路メトリック更新の一部またはＬｏｇ尤度比の計算の
一部を形成することができる。
タフライの１つの共存する状態対の１つの状態について
加算−比較−選択「ＡＣＳ」動作の各ステップを、１つ
の共存する状態対の別の状態について加算−比較−選択
「ＡＣＳ」動作の対応する各ステップと並行して少なく
とも実行することにより、Ｌｏｇ−ＭＡＰ復号アルゴリ
ズムの動作を加速することを提案する。ＡＣＳ動作は、
径路メトリック更新の一部またはＬｏｇ尤度比の計算の
一部を形成することができる。
【００９９】したがって、Ｌｏｇ−ＭＡＰ ＡＣＳ動作
「ＬＭ＿ＡＣＳ」が導入される。この動作はトレリスバ
タフライ上で実行され、（ｉ）第１のエンコーダ状態に
関連する経路メトリック値に、第１のエンコーダ状態か
ら第１の隣接エンコーダ状態へのエンコーダの遷移に関
連する第１の遷移メトリック値を加算し、それによっ
て、第１の隣接エンコーダ状態に対する第１の更新され
た経路メトリック値を与えるステップと、（ｉｉ）ステ
ップ（ｉ）と実質的に同時に、第１の状態と共存する第
２のエンコーダ状態に関連する経路メトリック値に、第
２のエンコーダ状態から第１の隣接エンコーダ状態への
エンコーダの遷移に関連する第２の遷移メトリック値を
加算し、それによって第１の隣接エンコーダ状態に対す
る第２の更新された経路メトリック値を与えるステップ
と、（ｉｉｉ）第１の隣接エンコーダ状態に対する第１
の更新された経路メトリック値を、第１の隣接エンコー
ダ状態に対する第２の更新された経路メトリック値と比
較し、２つのうちの最大を、その隣接エンコーダ状態に
関連する更新された経路メトリック値として選択するス
テップと、（ｉｖ）第１のエンコーダ状態に関連する経
路メトリック値に、第１のエンコーダ状態から第１の隣
接エンコーダ状態と共存する第２の隣接エンコーダ状態
へのエンコーダの遷移に関連する第２の遷移メトリック
値を加算し、それによって第２の隣接エンコーダ状態に
対する第１の更新された経路メトリック値を与えるステ
ップと、（ｖ）ステップ（ｉｖ）と実質的に同時に、第
２のエンコーダ状態に関連する経路メトリック値に、第
２のエンコーダ状態から前記第２の隣接エンコーダ状態
へのエンコーダの遷移に関連する第２の遷移メトリック
値を加算し、それによって第２の隣接エンコーダ状態に
対する第２の更新された経路メトリック値を与えるステ
ップと、（ｖｉ）第２の隣接エンコーダ状態に対する前
記第１の更新された経路メトリック値を、第２の隣接エ
ンコーダ状態に対する第２の更新された経路メトリック
値と比較し、２つのうちの最大を、第２の隣接エンコー
ダ状態に関連する更新された経路メトリック値として選
択するステップと、を含む。
「ＬＭ＿ＡＣＳ」が導入される。この動作はトレリスバ
タフライ上で実行され、（ｉ）第１のエンコーダ状態に
関連する経路メトリック値に、第１のエンコーダ状態か
ら第１の隣接エンコーダ状態へのエンコーダの遷移に関
連する第１の遷移メトリック値を加算し、それによっ
て、第１の隣接エンコーダ状態に対する第１の更新され
た経路メトリック値を与えるステップと、（ｉｉ）ステ
ップ（ｉ）と実質的に同時に、第１の状態と共存する第
２のエンコーダ状態に関連する経路メトリック値に、第
２のエンコーダ状態から第１の隣接エンコーダ状態への
エンコーダの遷移に関連する第２の遷移メトリック値を
加算し、それによって第１の隣接エンコーダ状態に対す
る第２の更新された経路メトリック値を与えるステップ
と、（ｉｉｉ）第１の隣接エンコーダ状態に対する第１
の更新された経路メトリック値を、第１の隣接エンコー
ダ状態に対する第２の更新された経路メトリック値と比
較し、２つのうちの最大を、その隣接エンコーダ状態に
関連する更新された経路メトリック値として選択するス
テップと、（ｉｖ）第１のエンコーダ状態に関連する経
路メトリック値に、第１のエンコーダ状態から第１の隣
接エンコーダ状態と共存する第２の隣接エンコーダ状態
へのエンコーダの遷移に関連する第２の遷移メトリック
値を加算し、それによって第２の隣接エンコーダ状態に
対する第１の更新された経路メトリック値を与えるステ
ップと、（ｖ）ステップ（ｉｖ）と実質的に同時に、第
２のエンコーダ状態に関連する経路メトリック値に、第
２のエンコーダ状態から前記第２の隣接エンコーダ状態
へのエンコーダの遷移に関連する第２の遷移メトリック
値を加算し、それによって第２の隣接エンコーダ状態に
対する第２の更新された経路メトリック値を与えるステ
ップと、（ｖｉ）第２の隣接エンコーダ状態に対する前
記第１の更新された経路メトリック値を、第２の隣接エ
ンコーダ状態に対する第２の更新された経路メトリック
値と比較し、２つのうちの最大を、第２の隣接エンコー
ダ状態に関連する更新された経路メトリック値として選
択するステップと、を含む。
【０１００】この動作においては、ステップ（ｉ）、
（ｉｉ）、（ｉｉｉ）のシーケンスが、それぞれステッ
プ（ｉｖ）、（ｖ）、（ｖｉ）のシーケンスと実質的に
同時に実施される。
（ｉｉ）、（ｉｉｉ）のシーケンスが、それぞれステッ
プ（ｉｖ）、（ｖ）、（ｖｉ）のシーケンスと実質的に
同時に実施される。
【０１０１】ｍａｘ＊動作は以下のように定義される。
【０１０２】ｍａｘ＊（ａ，ｂ）＝ｍａｘ（ａ，ｂ）＋
ｌｎ（ｌ＋ｅｘｐ（−｜ａ−ｂ｜）） 修正項ｌｎ（ｌ＋ｅｘｐ（−｜ａ−ｂ｜））は、「ｍａ
ｘ」動作に関連するＡＣＳ動作の結果に加算され、全ヤ
コビ対数を与えるが、「ｍａｘ」演算子はただの近似に
すぎない。これは、小型ルックアップテーブル（ＬＵ
Ｔ）を用いて本実施形態のディジタル信号プロセッサで
実施されるが、以下に詳細を論じることとする。
ｌｎ（ｌ＋ｅｘｐ（−｜ａ−ｂ｜）） 修正項ｌｎ（ｌ＋ｅｘｐ（−｜ａ−ｂ｜））は、「ｍａ
ｘ」動作に関連するＡＣＳ動作の結果に加算され、全ヤ
コビ対数を与えるが、「ｍａｘ」演算子はただの近似に
すぎない。これは、小型ルックアップテーブル（ＬＵ
Ｔ）を用いて本実施形態のディジタル信号プロセッサで
実施されるが、以下に詳細を論じることとする。
【０１０３】図６は、ＬＭ＿ＡＣＳ動作のステップを示
す概略図である。この動作の機能は、上記で定義した４
つの経路メトリック更新方程式の構造に基づいている。
ＬＭ＿ＡＣＳ動作の第１のステップ６１には、ディジタ
ル信号プロセッサによる、共存するＬｏｇ−ＭＡＰバタ
フライ対の２つの経路メトリック値（ＰＭ１，ＰＭ
２）、および２つの同時「ｍａｘ＊」動作でその対を更
新する動作の第２のステップ６２で使用する２つの別個
の遷移メトリック値（ＴＭ１，ＴＭ２）の同時提供が必
要である。更新した径路メトリクス（ＲＭ１，ＲＭ２）
は、結果６３と同時に生成される。
す概略図である。この動作の機能は、上記で定義した４
つの経路メトリック更新方程式の構造に基づいている。
ＬＭ＿ＡＣＳ動作の第１のステップ６１には、ディジタ
ル信号プロセッサによる、共存するＬｏｇ−ＭＡＰバタ
フライ対の２つの経路メトリック値（ＰＭ１，ＰＭ
２）、および２つの同時「ｍａｘ＊」動作でその対を更
新する動作の第２のステップ６２で使用する２つの別個
の遷移メトリック値（ＴＭ１，ＴＭ２）の同時提供が必
要である。更新した径路メトリクス（ＲＭ１，ＲＭ２）
は、結果６３と同時に生成される。
【０１０４】タイムステップｋのこのタイプの完全な経
路メトリック更新のそれぞれが、８状態エンコーダトレ
リスに対する図７に示すディジタル信号プロセッサによ
り、以下のＬＭ＿ＡＣＳ動作のｍ回実行にマップ可能で
ある。
路メトリック更新のそれぞれが、８状態エンコーダトレ
リスに対する図７に示すディジタル信号プロセッサによ
り、以下のＬＭ＿ＡＣＳ動作のｍ回実行にマップ可能で
ある。
【０１０５】（ＲＭ１，ＲＭ２）＝ＬＭ＿ＡＣＳ（ＰＭ
１，ＰＭ２，ＴＭ１，ＴＭ２）図５に示すＬｏｇ−ＭＡ
Ｐバタフライのパラメータ、γｋ（Ｉ）およびγｋ（Ｉ
Ｉ）は、遷移メトリック値、ＴＭ１およびＴＭ２に対応
している。この割当てによって、図７に示す第１の２つ
のＬｏｇ−ＭＡＰバタフライが、破線および実線の割り
当て（遷移メトリック値）に関して、図５に示すバタフ
ライに対応していることが理解されるであろう。共通動
作がすべてのバタフライについて定義されるため、ディ
ジタル信号プロセッサ（ＤＳＰ）が図７に示す最後の２
つのバタフライ（右欄）を計算する場合、ブランチメト
リクスの順序を交換する必要がある。
１，ＰＭ２，ＴＭ１，ＴＭ２）図５に示すＬｏｇ−ＭＡ
Ｐバタフライのパラメータ、γｋ（Ｉ）およびγｋ（Ｉ
Ｉ）は、遷移メトリック値、ＴＭ１およびＴＭ２に対応
している。この割当てによって、図７に示す第１の２つ
のＬｏｇ−ＭＡＰバタフライが、破線および実線の割り
当て（遷移メトリック値）に関して、図５に示すバタフ
ライに対応していることが理解されるであろう。共通動
作がすべてのバタフライについて定義されるため、ディ
ジタル信号プロセッサ（ＤＳＰ）が図７に示す最後の２
つのバタフライ（右欄）を計算する場合、ブランチメト
リクスの順序を交換する必要がある。
【０１０６】図７に示すエンコーダトレリスセグメント
の８つの状態（ｍ＝０，．．．，ｍ＝７）の順方向経路
メトリクスを、タイムｋ−１からタイムｋへ更新するた
めには、以下のように、ＤＳＰによりＬＭ＿ＡＣＳ動作
を４回実行する必要がある。 （αｋ（０），αｋ（１））＝ＬＭ＿ＡＣＳ（αｋ−１
（０），αｋ−１（４），γ０，０ ｋ，γ１，１ ｋ） （αｋ（２），αｋ（３））＝ＬＭ＿ＡＣＳ（αｋ−１
（１），αｋ−１（５），γ０，１ ｋ，γ１，０ ｋ） （αｋ（４），αｋ（５））＝ＬＭ＿ＡＣＳ（αｋ−１
（２），αｋ−１（６），γ１，０ ｋ，γ０，１ ｋ） （αｋ（６），αｋ（７））＝ＬＭ＿ＡＣＳ（αｋ−１
（３），αｋ−１（７），γ１，１ ｋ，γ０，０ ｋ）
の８つの状態（ｍ＝０，．．．，ｍ＝７）の順方向経路
メトリクスを、タイムｋ−１からタイムｋへ更新するた
めには、以下のように、ＤＳＰによりＬＭ＿ＡＣＳ動作
を４回実行する必要がある。 （αｋ（０），αｋ（１））＝ＬＭ＿ＡＣＳ（αｋ−１
（０），αｋ−１（４），γ０，０ ｋ，γ１，１ ｋ） （αｋ（２），αｋ（３））＝ＬＭ＿ＡＣＳ（αｋ−１
（１），αｋ−１（５），γ０，１ ｋ，γ１，０ ｋ） （αｋ（４），αｋ（５））＝ＬＭ＿ＡＣＳ（αｋ−１
（２），αｋ−１（６），γ１，０ ｋ，γ０，１ ｋ） （αｋ（６），αｋ（７））＝ＬＭ＿ＡＣＳ（αｋ−１
（３），αｋ−１（７），γ１，１ ｋ，γ０，０ ｋ）
【０１０７】上記の順方向経路メトリクスの更新中、す
べての更新された経路メトリクス（α
ｋ（０），．．．，αｋ（７））は、後にＬｏｇ尤度比
の計算で使用するため、ＤＳＰの記憶装置にタイムステ
ップｋ毎に格納される。２つのＬＭ＿ＡＣＳ動作が同じ
ブランチメトリクス対、（γｋ ０，０，γｋ １，１）か
（γｋ ０，１，γｋ １，０）かのどちらかを使用する度
に、遷移メトリックキャッシュのこれらのブランチメト
リック値のバッファリングによって、ＤＳＰの主記憶装
置の必要な帯域幅を減少し、効率を高めることができ
る。
べての更新された経路メトリクス（α
ｋ（０），．．．，αｋ（７））は、後にＬｏｇ尤度比
の計算で使用するため、ＤＳＰの記憶装置にタイムステ
ップｋ毎に格納される。２つのＬＭ＿ＡＣＳ動作が同じ
ブランチメトリクス対、（γｋ ０，０，γｋ １，１）か
（γｋ ０，１，γｋ １，０）かのどちらかを使用する度
に、遷移メトリックキャッシュのこれらのブランチメト
リック値のバッファリングによって、ＤＳＰの主記憶装
置の必要な帯域幅を減少し、効率を高めることができ
る。
【０１０８】逆方向経路メトリクスの更新は、以下に従
ってＤＳＰによって得られる。 （βｋ−１（０），β−１ｋ（４））＝ＬＭ＿ＡＣＳ
（βｋ（０），βｋ（１），γ０，０ ｋ，γ１，１ ｋ） （βｋ−１（１），βｋ−１（５））＝ＬＭ＿ＡＣＳ
（βｋ（２），βｋ（３），γ０，１ ｋ，γ１，０ ｋ） （βｋ−１（２），βｋ−１（６））＝ＬＭ＿ＡＣＳ
（βｋ（４），βｋ（５），γ１，０ ｋ，γ０，１ ｋ） （βｋ−１（３），βｋ−１（７））＝ＬＭ＿ＡＣＳ
（βｋ（６），βｋ（７），γ１，１ ｋ，γ０，０ ｋ）
ってＤＳＰによって得られる。 （βｋ−１（０），β−１ｋ（４））＝ＬＭ＿ＡＣＳ
（βｋ（０），βｋ（１），γ０，０ ｋ，γ１，１ ｋ） （βｋ−１（１），βｋ−１（５））＝ＬＭ＿ＡＣＳ
（βｋ（２），βｋ（３），γ０，１ ｋ，γ１，０ ｋ） （βｋ−１（２），βｋ−１（６））＝ＬＭ＿ＡＣＳ
（βｋ（４），βｋ（５），γ１，０ ｋ，γ０，１ ｋ） （βｋ−１（３），βｋ−１（７））＝ＬＭ＿ＡＣＳ
（βｋ（６），βｋ（７），γ１，１ ｋ，γ０，０ ｋ）
【０１０９】逆方向経路メトリクスの更新をＬｏｇ尤度
比（ＬＬＲ）の計算と組み合わせることにより、ＤＳＰ
は、後にＬＬＲ計算に使用するため、タイムステップｋ
でこのようにして計算し（格納し）た逆方向経路メトリ
ック値を直接使用することができる。２Ｍの逆方向経路
メトリクック値のみをＤＳＰで格納する必要があるが、
この値はタイムステップｋおよびｋ−１用である。
比（ＬＬＲ）の計算と組み合わせることにより、ＤＳＰ
は、後にＬＬＲ計算に使用するため、タイムステップｋ
でこのようにして計算し（格納し）た逆方向経路メトリ
ック値を直接使用することができる。２Ｍの逆方向経路
メトリクック値のみをＤＳＰで格納する必要があるが、
この値はタイムステップｋおよびｋ−１用である。
【０１１０】タイムｋ−１からタイムｋへの、図７に示
す８状態エンコーダトレリスセクションのためのＬＬＲ
値の計算は、以下のように記述できる。
す８状態エンコーダトレリスセクションのためのＬＬＲ
値の計算は、以下のように記述できる。
【数６】
【０１１１】この方程式は、２つの拡張ＡＣＳ動作から
なり、方程式の以下に示す４つのバタフライへの分割か
ら始まり３段階で実行される。
なり、方程式の以下に示す４つのバタフライへの分割か
ら始まり３段階で実行される。
【０１１２】段階１：
【数７】
【０１１３】従って、このプロセスのステージ１は拡張
ＬＭ＿ＡＣＳ動作を４回、実行することとなることが理
解されれよう。次いで、段階２となり、
ＬＭ＿ＡＣＳ動作を４回、実行することとなることが理
解されれよう。次いで、段階２となり、
【数８】
【０１１４】次いで段階３で終了する。
【数９】
【０１１５】したがって、このプロセスのステージ１が
拡張ＬＭ＿ＡＣＳ動作を４回、すなわち１回の動作を
（ｌｌｒ１＿ｓ１＿１，ｌｌｒ０＿ｓ１＿１）、（ｌｌ
ｒ１＿ｓ１＿２，ｌｌｒ０＿ｓ１＿２）、（ｌｌｒ１＿
ｓ１＿３，ｌｌｒ０＿ｓ１＿３）、（ｌｌｒ１＿ｓ１＿
４，ｌｌｒ０＿ｓ１＿４）で定義された４つのバタフラ
イのそれぞれに１回、実行することになることが理解さ
れよう。
拡張ＬＭ＿ＡＣＳ動作を４回、すなわち１回の動作を
（ｌｌｒ１＿ｓ１＿１，ｌｌｒ０＿ｓ１＿１）、（ｌｌ
ｒ１＿ｓ１＿２，ｌｌｒ０＿ｓ１＿２）、（ｌｌｒ１＿
ｓ１＿３，ｌｌｒ０＿ｓ１＿３）、（ｌｌｒ１＿ｓ１＿
４，ｌｌｒ０＿ｓ１＿４）で定義された４つのバタフラ
イのそれぞれに１回、実行することになることが理解さ
れよう。
【０１１６】上記の４つのバタフライのそれぞれ１つで
実行される拡張ＬＭ＿ＡＣＳ動作は、第１の値のパリテ
ィビット（たとえば、ビット０）に対応するトレリス遷
移のみに関して実行される、以下に記述するステップ
（ｉ）から（ｉｉｉ）と、第２の値のパリティビット
（たとえば、ビット１）に対応するトレリス遷移のみに
関して実行される、以下に記述するステップ（ｉｖ）か
ら（ｖｉ）とを含む。
実行される拡張ＬＭ＿ＡＣＳ動作は、第１の値のパリテ
ィビット（たとえば、ビット０）に対応するトレリス遷
移のみに関して実行される、以下に記述するステップ
（ｉ）から（ｉｉｉ）と、第２の値のパリティビット
（たとえば、ビット１）に対応するトレリス遷移のみに
関して実行される、以下に記述するステップ（ｉｖ）か
ら（ｖｉ）とを含む。
【０１１７】（ｉ）所与のトレリスバタフライの第１の
エンコーダ状態に関連する順方向経路メトリック値に、
第１のエンコーダ状態からバタフライの第１の隣接エン
コーダ状態へのエンコーダの順方向遷移に関連する第１
の遷移メトリック値と、第１の隣接エンコーダ状態に関
連する逆方向経路メトリック値とを加算し、第１の合計
を与えるステップと、（ｉｉ）ステップ（ｉ）と実質的
に同時に、第１の状態と共存するトレリスバタフライの
第２のエンコーダ状態に関連する順方向経路メトリック
値に、第２のエンコーダ状態から第１の隣接エンコーダ
状態と共存するバタフライの第２の隣接エンコーダ状態
へのエンコーダの順方向遷移に関連する前記第１の遷移
メトリック値と、第２の隣接エンコーダ状態に関連する
逆方向経路メトリック値とを加算し、第２の合計を与え
るステップと、（ｉｉｉ）第１の合計と第２の合計を比
較し、２つのうちの最大値を第１の最大値として選択す
るステップと、（ｉｖ）第２のエンコーダ状態に関連す
る順方向経路メトリック値に、第２のエンコーダ状態か
ら第１の隣接エンコーダ状態へのエンコーダの順方向遷
移に関連する第２の遷移メトリック値と、第１の隣接エ
ンコーダ状態に関連する逆方向経路メトリック値とを加
算し、第３の合計を与えるステップと、（ｖ）ステップ
（ｉｖ）と実質的に同時に、第１のエンコーダ状態に関
連する順方向経路メトリック値に、第１のエンコーダ状
態から第２の隣接エンコーダ状態へのエンコーダの順方
向遷移に関連する第２の遷移メトリック値と、第２の隣
接エンコーダ状態に関連する逆方向経路メトリック値と
を加算し、第４の合計を与えるステップと、（ｖｉ）前
記第３の合計と前記第４の合計を比較し、２つのうちの
最大値を第２の最大値として選択するステップとを含
む。
エンコーダ状態に関連する順方向経路メトリック値に、
第１のエンコーダ状態からバタフライの第１の隣接エン
コーダ状態へのエンコーダの順方向遷移に関連する第１
の遷移メトリック値と、第１の隣接エンコーダ状態に関
連する逆方向経路メトリック値とを加算し、第１の合計
を与えるステップと、（ｉｉ）ステップ（ｉ）と実質的
に同時に、第１の状態と共存するトレリスバタフライの
第２のエンコーダ状態に関連する順方向経路メトリック
値に、第２のエンコーダ状態から第１の隣接エンコーダ
状態と共存するバタフライの第２の隣接エンコーダ状態
へのエンコーダの順方向遷移に関連する前記第１の遷移
メトリック値と、第２の隣接エンコーダ状態に関連する
逆方向経路メトリック値とを加算し、第２の合計を与え
るステップと、（ｉｉｉ）第１の合計と第２の合計を比
較し、２つのうちの最大値を第１の最大値として選択す
るステップと、（ｉｖ）第２のエンコーダ状態に関連す
る順方向経路メトリック値に、第２のエンコーダ状態か
ら第１の隣接エンコーダ状態へのエンコーダの順方向遷
移に関連する第２の遷移メトリック値と、第１の隣接エ
ンコーダ状態に関連する逆方向経路メトリック値とを加
算し、第３の合計を与えるステップと、（ｖ）ステップ
（ｉｖ）と実質的に同時に、第１のエンコーダ状態に関
連する順方向経路メトリック値に、第１のエンコーダ状
態から第２の隣接エンコーダ状態へのエンコーダの順方
向遷移に関連する第２の遷移メトリック値と、第２の隣
接エンコーダ状態に関連する逆方向経路メトリック値と
を加算し、第４の合計を与えるステップと、（ｖｉ）前
記第３の合計と前記第４の合計を比較し、２つのうちの
最大値を第２の最大値として選択するステップとを含
む。
【０１１８】ステップ（ｉ）、（ｉｉ）、（ｉｉｉ）の
シーケンスを、それぞれステップ（ｉｖ）、（ｖ）、
（ｖｉ）のシーケンスと実質的に同時に実施し、ステッ
プ（ｉ）から（ｖｉ）を他の３つの共存するトレリスバ
タフライのすべてのエンコーダ状態に対して繰り返し、
第１の最大値の集合および第２の最大値の集合を与え
る。この例においては、第１の最大値の集合は、４つの
要素、｛ｌｌｒ１＿ｓ１＿１，ｌｌｒ１＿ｓ１＿２，ｌ
ｌｒ１＿ｓｌ＿３，ｌｌｒ１＿ｓｌ＿４｝を有し、第２
の最大値の集合は、４つの要素、｛ｌｌｒ０＿ｓ１＿
１，ｌｌｒ０＿ｓ１＿２，ｌｌｒ０＿ｓｌ＿３，ｌｌｒ
０＿ｓｌ＿４｝を有する。
シーケンスを、それぞれステップ（ｉｖ）、（ｖ）、
（ｖｉ）のシーケンスと実質的に同時に実施し、ステッ
プ（ｉ）から（ｖｉ）を他の３つの共存するトレリスバ
タフライのすべてのエンコーダ状態に対して繰り返し、
第１の最大値の集合および第２の最大値の集合を与え
る。この例においては、第１の最大値の集合は、４つの
要素、｛ｌｌｒ１＿ｓ１＿１，ｌｌｒ１＿ｓ１＿２，ｌ
ｌｒ１＿ｓｌ＿３，ｌｌｒ１＿ｓｌ＿４｝を有し、第２
の最大値の集合は、４つの要素、｛ｌｌｒ０＿ｓ１＿
１，ｌｌｒ０＿ｓ１＿２，ｌｌｒ０＿ｓｌ＿３，ｌｌｒ
０＿ｓｌ＿４｝を有する。
【０１１９】トレリスセグメントのためのＬＬＲ値を決
定するには、第２の最大値の集合の最大の要素を、第１
の最大値の集合の最大の要素から減算し、上記で定義し
たステージ２および３に従ってＬｏｇ尤度比を与える。
これら２つのステージは、以下に記述する加速されたＬ
ＬＲ動作（ＬＬＲ＿ＡＣＣ）を定義する。
定するには、第２の最大値の集合の最大の要素を、第１
の最大値の集合の最大の要素から減算し、上記で定義し
たステージ２および３に従ってＬｏｇ尤度比を与える。
これら２つのステージは、以下に記述する加速されたＬ
ＬＲ動作（ＬＬＲ＿ＡＣＣ）を定義する。
【０１２０】ＬＭ＿ＡＣＳ動作の「加算」部分が、ここ
では２つの数量の加算（たとえば、経路メトリック＋同
じ１つの状態への遷移メトリック）から３つの数量の加
算（すなわち、順方向経路メトリック＋異なる状態への
遷移メトリック＋逆方向経路メトリック）へ拡張されて
いることが理解されよう。したがって、この拡張ＬＭ＿
ＡＣＳ動作は、トレリスバタフライを処理するために
は、２つの順方向経路メトリック値と、２つの遷移メト
リック値と、２つの逆方向経路メトリック値とを必要と
する。
では２つの数量の加算（たとえば、経路メトリック＋同
じ１つの状態への遷移メトリック）から３つの数量の加
算（すなわち、順方向経路メトリック＋異なる状態への
遷移メトリック＋逆方向経路メトリック）へ拡張されて
いることが理解されよう。したがって、この拡張ＬＭ＿
ＡＣＳ動作は、トレリスバタフライを処理するために
は、２つの順方向経路メトリック値と、２つの遷移メト
リック値と、２つの逆方向経路メトリック値とを必要と
する。
【０１２１】拡張ＬＭ＿ＡＣＳ動作を、図８に概略で示
してある。この拡張ＬＭ＿ＡＣＳ動作は、経路メトリッ
ク更新に使用する場合にはＬＭ＿ＡＣＳ動作に必要な同
じ４つのメトリック値８１（すなわち、ＰＭ１、ＰＭ
２、ＴＭ１、ＴＭ２）、および追加の２つのパラメータ
８２（すなわち、ＢＴ１およびＢＴ２）を必要とする。
これは、２つの共存するバタフライ状態に関連する逆方
向経路メトリック値を表す。さらに、パラメータＰＡＲ
１およびＰＡＲ２は、この２つのパラメータのそれぞれ
が、ＬＭ＿ＡＣＳ動作の機能によって、値ＴＭ１および
ＴＭ２のいずれかを取ることができるように、２つの遷
移メトリック値ＴＭ１およびＴＭ２を一般化する。
してある。この拡張ＬＭ＿ＡＣＳ動作は、経路メトリッ
ク更新に使用する場合にはＬＭ＿ＡＣＳ動作に必要な同
じ４つのメトリック値８１（すなわち、ＰＭ１、ＰＭ
２、ＴＭ１、ＴＭ２）、および追加の２つのパラメータ
８２（すなわち、ＢＴ１およびＢＴ２）を必要とする。
これは、２つの共存するバタフライ状態に関連する逆方
向経路メトリック値を表す。さらに、パラメータＰＡＲ
１およびＰＡＲ２は、この２つのパラメータのそれぞれ
が、ＬＭ＿ＡＣＳ動作の機能によって、値ＴＭ１および
ＴＭ２のいずれかを取ることができるように、２つの遷
移メトリック値ＴＭ１およびＴＭ２を一般化する。
【０１２２】簡単なメトリック更新を実行するために使
用する場合、ＬＭ＿ＡＣＳ動作では、ＤＳＰがＤＳＰ記
憶装置からメトリクス８１を呼び出す必要がある。メト
リクス８２は上述のキャッシュから呼び出されないし、
それらの値はＤＳＰによってＢＴ１＝０およびＢＴ２＝
０に設定される。同様に、ＤＳＰはＰＡＲ１＝ＴＭ２お
よびＰＡＲ２＝ＴＭ１を設定し、ＬＭ＿ＡＣＳ動作８３
を実行する。その結果、２つの更新された経路メトリク
スＲＭ１およびＲＭ２が得られる。これらの２つの経路
メトリクス８４は、拡張ＬＭ＿ＡＣＳ動作を使用するＬ
ＬＲ計算で後に使用するためにＤＳＰ記憶装置に戻され
る。
用する場合、ＬＭ＿ＡＣＳ動作では、ＤＳＰがＤＳＰ記
憶装置からメトリクス８１を呼び出す必要がある。メト
リクス８２は上述のキャッシュから呼び出されないし、
それらの値はＤＳＰによってＢＴ１＝０およびＢＴ２＝
０に設定される。同様に、ＤＳＰはＰＡＲ１＝ＴＭ２お
よびＰＡＲ２＝ＴＭ１を設定し、ＬＭ＿ＡＣＳ動作８３
を実行する。その結果、２つの更新された経路メトリク
スＲＭ１およびＲＭ２が得られる。これらの２つの経路
メトリクス８４は、拡張ＬＭ＿ＡＣＳ動作を使用するＬ
ＬＲ計算で後に使用するためにＤＳＰ記憶装置に戻され
る。
【０１２３】上記のステージ１を実行するために使用す
る場合は、拡張ＬＭ＿ＡＣＳ動作では、ＤＳＰがＤＳＰ
記憶装置からメトリクス８１および８２を呼び出す必要
がある。ＤＳＰはＰＡＲ１＝ＴＭ１およびＰＡＲ２＝Ｔ
Ｍ２を設定し、ＬＭ＿ＡＣＳ動作８３を実行する。その
結果、それぞれ第１および第２の最大値の集合の２つの
要素、ＲＭ１およびＲＭ２が得られる。これらの２つの
要素８４は、ＤＳＰ記憶装置に戻される。このプロセス
を、必要なすべてのバタフライを処理し、第１および第
２の最大値の集合を完了するまで繰り返す。次いで上記
のステージ２および３をこれら２つの集合に関して実行
できる。
る場合は、拡張ＬＭ＿ＡＣＳ動作では、ＤＳＰがＤＳＰ
記憶装置からメトリクス８１および８２を呼び出す必要
がある。ＤＳＰはＰＡＲ１＝ＴＭ１およびＰＡＲ２＝Ｔ
Ｍ２を設定し、ＬＭ＿ＡＣＳ動作８３を実行する。その
結果、それぞれ第１および第２の最大値の集合の２つの
要素、ＲＭ１およびＲＭ２が得られる。これらの２つの
要素８４は、ＤＳＰ記憶装置に戻される。このプロセス
を、必要なすべてのバタフライを処理し、第１および第
２の最大値の集合を完了するまで繰り返す。次いで上記
のステージ２および３をこれら２つの集合に関して実行
できる。
【０１２４】ＬＬＲ計算のステージ２および３の計算を
加速するために、動作ＬＬＲ＿ＡＣＣを導入する。この
動作を実行する際に、ＤＳＰはそのデータのすべてを、
最大値の第１および第２の集合の要素を格納するキャッ
シュから取得する。
加速するために、動作ＬＬＲ＿ＡＣＣを導入する。この
動作を実行する際に、ＤＳＰはそのデータのすべてを、
最大値の第１および第２の集合の要素を格納するキャッ
シュから取得する。
【０１２５】ＤＳＰは、第２の最大値の集合の最大の要
素を、第１の最大値の前記集合の最大の要素から、
（ｉ）第１の最大値の集合から２つの要素を選択し、２
つの要素を比較し、２つのうちの最大値を第１の最大値
の連続する集合の要素として選択するステップと、（ｉ
ｉ）ステップ（ｉ）と実質的に同時に、第２の最大値の
集合から２つの要素を選択し、その２つの要素を比較
し、２つのうちの最大値を第２の最大値の連続する集合
の要素として選択するステップと、（ｉｉｉ）第１およ
び第２の最大値の集合のうちこれまでに選択していない
要素のすべてについて、それぞれの全要素がこのように
選択されるまで、ステップ（ｉ）および（ｉｉ）を繰り
返すステップと、（ｉｖ）第１および第２の最大値の各
連続する集合について、連続する集合のそれぞれが最終
的にただ１つの要素しか有さなくなるまで、ステップ
（ｉ）から（ｉｉｉ）を繰り返すステップと、（ｖ）第
１の最大値の最終的に連続する集合の１つの要素の値
を、第２の最大値の最終的に連続する集合の１つの要素
の値から減算して、Ｌｏｇ尤度比を与えるステップと、
を有するＬＬＲ＿ＡＣＣ動作に従って減算することによ
ってＬＬＲ値を計算する。
素を、第１の最大値の前記集合の最大の要素から、
（ｉ）第１の最大値の集合から２つの要素を選択し、２
つの要素を比較し、２つのうちの最大値を第１の最大値
の連続する集合の要素として選択するステップと、（ｉ
ｉ）ステップ（ｉ）と実質的に同時に、第２の最大値の
集合から２つの要素を選択し、その２つの要素を比較
し、２つのうちの最大値を第２の最大値の連続する集合
の要素として選択するステップと、（ｉｉｉ）第１およ
び第２の最大値の集合のうちこれまでに選択していない
要素のすべてについて、それぞれの全要素がこのように
選択されるまで、ステップ（ｉ）および（ｉｉ）を繰り
返すステップと、（ｉｖ）第１および第２の最大値の各
連続する集合について、連続する集合のそれぞれが最終
的にただ１つの要素しか有さなくなるまで、ステップ
（ｉ）から（ｉｉｉ）を繰り返すステップと、（ｖ）第
１の最大値の最終的に連続する集合の１つの要素の値
を、第２の最大値の最終的に連続する集合の１つの要素
の値から減算して、Ｌｏｇ尤度比を与えるステップと、
を有するＬＬＲ＿ＡＣＣ動作に従って減算することによ
ってＬＬＲ値を計算する。
【０１２６】このようにして、所与のエンコーダ遷移
（エンコーダトレリスのタイムステップ）のためのＬｏ
ｇ尤度比（ＬＬＲ）の計算は、拡張ＬＭ＿ＡＣＳ動作に
よって生成されたデータの処理を並列に実行することに
よって加速され、したがって、加速されたＬＬＲ（ＬＬ
Ｒ＿ＡＣＣ）動作を提供する。
（エンコーダトレリスのタイムステップ）のためのＬｏ
ｇ尤度比（ＬＬＲ）の計算は、拡張ＬＭ＿ＡＣＳ動作に
よって生成されたデータの処理を並列に実行することに
よって加速され、したがって、加速されたＬＬＲ（ＬＬ
Ｒ＿ＡＣＣ）動作を提供する。
【０１２７】ＬＬＲ＿ＡＣＣ動作を、図９に概略で示
す。この動作では、ＤＳＰが、ＤＳＰの拡張ＬＭ＿ＡＣ
Ｓ動作中にコピーされたキャッシュ記憶装置から（図８
の８５にＲＭ１、ＲＭ２などで図示）４つの要素９１
（すなわち、ＢＴ１、ＢＴ２、ＢＴ３、ＢＴ４）を、検
索する必要がある。次いでＤＳＰは、４つの入力要素の
２つの対に関して同時にＬＬＲ＿ＡＣＣ動作９２を実行
し、２つの結果９４、ＲＭ１およびＲＭ２を元の同じキ
ャッシュに出力し、そのキャッシュで予め検索された要
素の２つに上書きする。これら２つのキャッシュされた
値は、それぞれ第１および第２の最大の要素の連続する
集合の要素を表す。また、ＤＳＰは、異なる値、ＲＭ１
−ＲＭ２を計算し、値を主ＤＳＰ記憶装置に格納する。
このプロセスを、第１および第２の最大値の集合のすべ
ての要素を処理し、第１の最大値および第２の最大値の
連続する集合が完了する（すなわち、この例において
は、ステージ２が完了する）まで繰り返す。
す。この動作では、ＤＳＰが、ＤＳＰの拡張ＬＭ＿ＡＣ
Ｓ動作中にコピーされたキャッシュ記憶装置から（図８
の８５にＲＭ１、ＲＭ２などで図示）４つの要素９１
（すなわち、ＢＴ１、ＢＴ２、ＢＴ３、ＢＴ４）を、検
索する必要がある。次いでＤＳＰは、４つの入力要素の
２つの対に関して同時にＬＬＲ＿ＡＣＣ動作９２を実行
し、２つの結果９４、ＲＭ１およびＲＭ２を元の同じキ
ャッシュに出力し、そのキャッシュで予め検索された要
素の２つに上書きする。これら２つのキャッシュされた
値は、それぞれ第１および第２の最大の要素の連続する
集合の要素を表す。また、ＤＳＰは、異なる値、ＲＭ１
−ＲＭ２を計算し、値を主ＤＳＰ記憶装置に格納する。
このプロセスを、第１および第２の最大値の集合のすべ
ての要素を処理し、第１の最大値および第２の最大値の
連続する集合が完了する（すなわち、この例において
は、ステージ２が完了する）まで繰り返す。
【０１２８】ＬＬＲ＿ＡＣＣ動作の最後のステージ（こ
こではステージ３）を除いて、差の値、ＲＭ１−ＲＭ２
は意味を持たない。最後のステージにおいては、差の値
はＬＬＲである。
こではステージ３）を除いて、差の値、ＲＭ１−ＲＭ２
は意味を持たない。最後のステージにおいては、差の値
はＬＬＲである。
【０１２９】図１０に、上述したメトリック計算、ＬＭ
＿ＡＣＳ、拡張ＬＭ＿ＡＣＳおよびＬＬＲ＿ＡＣＣ動作
を提供するように拡張されたＤＳＰコアの例を示す。Ｄ
ＳＰには、プログラム記憶装置１００に接続されたアド
レスバス１０６、第１のデータ記憶装置１００に接続さ
れたアドレスバス１０７、第２のデータ記憶装置１０２
に接続されたアドレスバス１０８を有するアドレス生成
ユニット（ＡＧＵ）１０３などの従来の構成部品が含ま
れる。データバス１０９および１１０は、２つのデータ
記憶装置１０１および１０２をＤＳＰのデータＡＬＵ１
０５に接続する。制御バス１１１は、ＤＳＰのプログラ
ム制御ユニット（ＰＣＵ）１０４を、ＡＧＵ１０３およ
びデータ演算論理ユニット（ＡＬＵ）１０５に接続す
る。プログラム記憶装置データバス１１２は、プログラ
ム記憶装置１００を、ＤＳＰのデータＡＬＵ１０５およ
びＰＣＵ１０４の両方に接続する。
＿ＡＣＳ、拡張ＬＭ＿ＡＣＳおよびＬＬＲ＿ＡＣＣ動作
を提供するように拡張されたＤＳＰコアの例を示す。Ｄ
ＳＰには、プログラム記憶装置１００に接続されたアド
レスバス１０６、第１のデータ記憶装置１００に接続さ
れたアドレスバス１０７、第２のデータ記憶装置１０２
に接続されたアドレスバス１０８を有するアドレス生成
ユニット（ＡＧＵ）１０３などの従来の構成部品が含ま
れる。データバス１０９および１１０は、２つのデータ
記憶装置１０１および１０２をＤＳＰのデータＡＬＵ１
０５に接続する。制御バス１１１は、ＤＳＰのプログラ
ム制御ユニット（ＰＣＵ）１０４を、ＡＧＵ１０３およ
びデータ演算論理ユニット（ＡＬＵ）１０５に接続す
る。プログラム記憶装置データバス１１２は、プログラ
ム記憶装置１００を、ＤＳＰのデータＡＬＵ１０５およ
びＰＣＵ１０４の両方に接続する。
【０１３０】これらＤＳＰの構成部品および接続は一般
的なものであり、その機能および相互作用については、
本明細書ではこれ以上論じないこととする。
的なものであり、その機能および相互作用については、
本明細書ではこれ以上論じないこととする。
【０１３１】図１０に示すＤＳＰの一般的な部分の拡張
は、ＤＳＰのメトリック計算ユニット１５３、ＬＭ＿Ａ
ＣＳユニット１５４、ＬＬＲ＿ＡＣＣユニット１５５、
遷移メトリックキャッシュ１５６、デュアルポートキャ
ッシュ１５７によって提供される。メトリック計算ユニ
ット１５３、ＬＭ＿ＡＣＳユニット１５４、ＬＬＲ＿Ａ
ＣＣユニット１５５は、一般的なＤＳＰの制御バス１１
１に接続されている制御バス１５０を介して、ＤＳＰの
汎用部分に接続され、その制御バスに接続されたその他
のＤＳＰ構成部品に接続される。メトリック計算ユニッ
ト１５３、ＬＭ＿ＡＣＳユニット１５４、ＬＬＲ＿ＡＣ
Ｃユニット１５５のそれぞれが、２つのデータインター
フェイスを有し、それぞれがデータバス１５１および１
５２を介してＤＳＰの２つのデータ記憶装置１０１およ
び１０２のそれぞれ１つに接続される。
は、ＤＳＰのメトリック計算ユニット１５３、ＬＭ＿Ａ
ＣＳユニット１５４、ＬＬＲ＿ＡＣＣユニット１５５、
遷移メトリックキャッシュ１５６、デュアルポートキャ
ッシュ１５７によって提供される。メトリック計算ユニ
ット１５３、ＬＭ＿ＡＣＳユニット１５４、ＬＬＲ＿Ａ
ＣＣユニット１５５は、一般的なＤＳＰの制御バス１１
１に接続されている制御バス１５０を介して、ＤＳＰの
汎用部分に接続され、その制御バスに接続されたその他
のＤＳＰ構成部品に接続される。メトリック計算ユニッ
ト１５３、ＬＭ＿ＡＣＳユニット１５４、ＬＬＲ＿ＡＣ
Ｃユニット１５５のそれぞれが、２つのデータインター
フェイスを有し、それぞれがデータバス１５１および１
５２を介してＤＳＰの２つのデータ記憶装置１０１およ
び１０２のそれぞれ１つに接続される。
【０１３２】メトリック計算ユニット１５３は、上述の
方法に従って遷移メトリック値を計算し、ＤＳＰのデー
タ記憶装置１０１、１０２およびＤＳＰのメトリックキ
ャッシュ１５６に格納するために遷移メトリック値を供
給することができる。ＬＭ＿ＡＣＳユニット１５４は、
経路メトリック値を更新する際にＬＭ＿ＡＣＳ動作を実
行することができる。遷移メトリック値、経路メトリッ
ク値（順方向および逆方向）、その他のデータ値は、Ｌ
Ｍ＿ＡＣＳユニット１５４により、データ記憶装置１０
１および１０２およびキャッシュ１５６から、この目的
のために検索することが可能である。
方法に従って遷移メトリック値を計算し、ＤＳＰのデー
タ記憶装置１０１、１０２およびＤＳＰのメトリックキ
ャッシュ１５６に格納するために遷移メトリック値を供
給することができる。ＬＭ＿ＡＣＳユニット１５４は、
経路メトリック値を更新する際にＬＭ＿ＡＣＳ動作を実
行することができる。遷移メトリック値、経路メトリッ
ク値（順方向および逆方向）、その他のデータ値は、Ｌ
Ｍ＿ＡＣＳユニット１５４により、データ記憶装置１０
１および１０２およびキャッシュ１５６から、この目的
のために検索することが可能である。
【０１３３】図１１に示す入力ライン２０１および２０
３は、図１０に示すデータバス１５１および１５２に、
それぞれ個別にマップすることができる。入力ライン２
０２および２０４は、データバス１５１、１５２、また
は１５９に、それぞれ個別にマップすることができる。
戻り値ライン２１７は、データバス１５１および１６０
の両方にマップされ、一方ライン２１７’は、データバ
ス１５２および１６１の両方にマップされる。更新され
た経路メトリック値は、ＬＭ＿ＡＣＳユニット１５４か
らＤＳＰデータ記憶装置１０１および１０２に戻され
る。
３は、図１０に示すデータバス１５１および１５２に、
それぞれ個別にマップすることができる。入力ライン２
０２および２０４は、データバス１５１、１５２、また
は１５９に、それぞれ個別にマップすることができる。
戻り値ライン２１７は、データバス１５１および１６０
の両方にマップされ、一方ライン２１７’は、データバ
ス１５２および１６１の両方にマップされる。更新され
た経路メトリック値は、ＬＭ＿ＡＣＳユニット１５４か
らＤＳＰデータ記憶装置１０１および１０２に戻され
る。
【０１３４】加速されたＬＬＲ動作は、ＬＬＲ＿ＡＣＣ
ユニット１５５によって実行される。このユニットはデ
ータ値を、デュアルポートキャッシュ１５７からデュア
ルデータバス１６０および１６１を介して検索し、また
デュアルポートキャッシュ１５７へデータ値を戻す。Ｌ
ＬＲ＿ＡＣＣユニットによって計算されたデータ値も、
ＤＳＰのデータ記憶装置１０１および１０２に出力され
る。これらのデータ値には、第１および第２の最大値の
集合およびＬＬＲ値が含まれる。
ユニット１５５によって実行される。このユニットはデ
ータ値を、デュアルポートキャッシュ１５７からデュア
ルデータバス１６０および１６１を介して検索し、また
デュアルポートキャッシュ１５７へデータ値を戻す。Ｌ
ＬＲ＿ＡＣＣユニットによって計算されたデータ値も、
ＤＳＰのデータ記憶装置１０１および１０２に出力され
る。これらのデータ値には、第１および第２の最大値の
集合およびＬＬＲ値が含まれる。
【０１３５】図１１には、拡張ＬＭ＿ＡＣＳ動作を実行
するのに適したＬＭ＿ＡＣＳユニット１５４のアーキテ
クチャの例を示す。
するのに適したＬＭ＿ＡＣＳユニット１５４のアーキテ
クチャの例を示す。
【０１３６】ＤＳＰのＬＭ＿ＡＣＳユニットは、計算ユ
ニット２０９を備える。計算ユニットは、更新された経
路メトリクスを出すため、データ入力ポートで同時に受
取られた遷移メトリックデータ値に経路メトリック値を
加算し、共存する更新された経路メトリクス対を比較
し、各データ出力ポート２１７および２１７’の別個の
それぞれにおいて、上述したＬＭ＿ＡＣＳ動作の「ｍａ
ｘ＊」部分に従って、２つの比較後の更新された経路メ
トリック対の最大を同時に出力するように動作可能であ
る。
ニット２０９を備える。計算ユニットは、更新された経
路メトリクスを出すため、データ入力ポートで同時に受
取られた遷移メトリックデータ値に経路メトリック値を
加算し、共存する更新された経路メトリクス対を比較
し、各データ出力ポート２１７および２１７’の別個の
それぞれにおいて、上述したＬＭ＿ＡＣＳ動作の「ｍａ
ｘ＊」部分に従って、２つの比較後の更新された経路メ
トリック対の最大を同時に出力するように動作可能であ
る。
【０１３７】計算ユニットは、経路メトリックデータ値
ＰＭ１を受取るための第１のデータ入力ポート２０１
と、遷移メトリックデータ値（ＴＭ１）を受取るための
第２のデータ入力ポート２０２と、経路メトリックデー
タ値（ＰＭ２）を受取るための第３のデータ入力ポート
２０３と、遷移メトリックデータ値（ＴＭ２）を受取る
ための第４のデータ入力ポート２０４と、遷移メトリッ
ク値（ＰＡＲ１）を受取るための第５の入力ポート２０
５と、遷移メトリック値（ＰＡＲ２）を受取るための第
６の入力ポート２０６と、逆方向経路メトリック値（Ｂ
Ｔ１）を受取るための第１のフィードバックデータ入力
ポート２０７と、逆方向経路メトリック値（ＢＴ２）を
受取るための第２のフィードバックデータ入力ポート２
０８とを有する。
ＰＭ１を受取るための第１のデータ入力ポート２０１
と、遷移メトリックデータ値（ＴＭ１）を受取るための
第２のデータ入力ポート２０２と、経路メトリックデー
タ値（ＰＭ２）を受取るための第３のデータ入力ポート
２０３と、遷移メトリックデータ値（ＴＭ２）を受取る
ための第４のデータ入力ポート２０４と、遷移メトリッ
ク値（ＰＡＲ１）を受取るための第５の入力ポート２０
５と、遷移メトリック値（ＰＡＲ２）を受取るための第
６の入力ポート２０６と、逆方向経路メトリック値（Ｂ
Ｔ１）を受取るための第１のフィードバックデータ入力
ポート２０７と、逆方向経路メトリック値（ＢＴ２）を
受取るための第２のフィードバックデータ入力ポート２
０８とを有する。
【０１３８】計算ユニットでは、選択した機能によっ
て、図６に示すＬＭ＿ＡＣＳ動作および図８に示す拡張
ＬＭ＿ＡＣＳ動作を実行することができる。ＬＭ＿ＡＣ
Ｓユニットは、遷移メトリックセレクタゲート２３２お
よび２３２’、および経路メトリックセレクタゲート２
２７を有する機能選択装置を備える。
て、図６に示すＬＭ＿ＡＣＳ動作および図８に示す拡張
ＬＭ＿ＡＣＳ動作を実行することができる。ＬＭ＿ＡＣ
Ｓユニットは、遷移メトリックセレクタゲート２３２お
よび２３２’、および経路メトリックセレクタゲート２
２７を有する機能選択装置を備える。
【０１３９】遷移メトリックセレクタゲート２３２（２
３２’）は、遷移メトリック値ＴＭ２およびＴＭ１を同
時に受取るための第１の入力部２３３（２３３’）およ
び第２のデータ入力部２３４（２３４’）と、計算ユニ
ットの第５のデータ入力部２０５へ、パラメータＰＡＲ
１（ＰＡＲ２）としてこれら２つの値のうちの１つを出
力するためのデータ出力２３５（２３５’）とを備え
る。経路メトリックセレクタゲート２２７は、出力され
た逆方向経路メトリック値を受取るために計算ユニット
２０９のそれぞれの出力ポート２１７（２１７’）に接
続される、２つのデータ入力ポート２２８および２２９
を備える。経路メトリックセレクタゲート２２７の第１
のデータ出力ポート２３０は、計算ユニット２０９の第
２のフィードバックデータ入力ポート２０８に接続され
る。同様に、経路メトリックセレクタゲート２２７の第
２のデータ出力ポート２３１は、計算ユニットの第１の
フィードバックデータ入力ポート２０７に接続される。
３２’）は、遷移メトリック値ＴＭ２およびＴＭ１を同
時に受取るための第１の入力部２３３（２３３’）およ
び第２のデータ入力部２３４（２３４’）と、計算ユニ
ットの第５のデータ入力部２０５へ、パラメータＰＡＲ
１（ＰＡＲ２）としてこれら２つの値のうちの１つを出
力するためのデータ出力２３５（２３５’）とを備え
る。経路メトリックセレクタゲート２２７は、出力され
た逆方向経路メトリック値を受取るために計算ユニット
２０９のそれぞれの出力ポート２１７（２１７’）に接
続される、２つのデータ入力ポート２２８および２２９
を備える。経路メトリックセレクタゲート２２７の第１
のデータ出力ポート２３０は、計算ユニット２０９の第
２のフィードバックデータ入力ポート２０８に接続され
る。同様に、経路メトリックセレクタゲート２２７の第
２のデータ出力ポート２３１は、計算ユニットの第１の
フィードバックデータ入力ポート２０７に接続される。
【０１４０】したがって、データ値ＢＴ１およびＢＴ２
は、それぞれ経路メトリックセレクタゲート２２７の、
第２および第１のフィードバックデータ出力ポート２３
１および２３０を介して、計算ユニットに入力できる。
経路メトリックセレクタゲートはまた、値ＢＴ１および
ＢＴ２をゼロに設定できる。
は、それぞれ経路メトリックセレクタゲート２２７の、
第２および第１のフィードバックデータ出力ポート２３
１および２３０を介して、計算ユニットに入力できる。
経路メトリックセレクタゲートはまた、値ＢＴ１および
ＢＴ２をゼロに設定できる。
【０１４１】その第１の選択状態においては、機能選択
装置では、ＬＭ＿ＡＣＳユニットが、経路メトリックセ
レクタゲート２２７をＢＴ１＝０およびＢＴ２＝０に設
定することによって、一方同時に、遷移メトリックセレ
クタゲート２３２および２３２’をＰＡＲ１＝ＴＭ２お
よびＰＡＲ２＝ＴＭ１に、それぞれ、設定することによ
って、経路メトリック更新を実行するようにすることが
できる。計算ユニット２０９から出力される、更新され
た遷移メトリック値ＲＭ１およびＲＭ２は、ＤＳＰの主
記憶装置２１９内に格納され、また逆経路メトリック値
については、デュアルポートキャッシュ記憶装置（図示
せず）にコピーバックされる。
装置では、ＬＭ＿ＡＣＳユニットが、経路メトリックセ
レクタゲート２２７をＢＴ１＝０およびＢＴ２＝０に設
定することによって、一方同時に、遷移メトリックセレ
クタゲート２３２および２３２’をＰＡＲ１＝ＴＭ２お
よびＰＡＲ２＝ＴＭ１に、それぞれ、設定することによ
って、経路メトリック更新を実行するようにすることが
できる。計算ユニット２０９から出力される、更新され
た遷移メトリック値ＲＭ１およびＲＭ２は、ＤＳＰの主
記憶装置２１９内に格納され、また逆経路メトリック値
については、デュアルポートキャッシュ記憶装置（図示
せず）にコピーバックされる。
【０１４２】その第２の選択状態においては、機能選択
装置では、ＬＭ＿ＡＣＳユニットが、ＬＬＲ計算の一部
として拡張ＬＭ＿ＡＣＳ動作を実行するようにすること
ができる（上記のステージ１参照）。これは、経路メト
リックセレクタゲート２２７が、計算ユニットの出力ポ
ート２１７（２１７’）から、計算ユニットの第１およ
び第２のフィードバック入力ポートに、値ＢＴ１および
ＢＴ２をゼロに設定しないで、入力することによって得
られる。同時に、遷移メトリックセレクタユニット２３
２および２３２’が、それぞれＰＡＲ１＝ＴＭ１および
ＰＡＲ２＝ＴＭ２を設定する。計算ユニット２０９から
出力されたデータ要素ＲＭ１およびＲＭ２は、ＤＳＰの
主記憶装置２１９内に格納され、またＬＬＲ＿ＡＣＣ動
作で後に使用するために、デュアルポートキャッシュ記
憶装置（図示せず）にコピーバックされる。
装置では、ＬＭ＿ＡＣＳユニットが、ＬＬＲ計算の一部
として拡張ＬＭ＿ＡＣＳ動作を実行するようにすること
ができる（上記のステージ１参照）。これは、経路メト
リックセレクタゲート２２７が、計算ユニットの出力ポ
ート２１７（２１７’）から、計算ユニットの第１およ
び第２のフィードバック入力ポートに、値ＢＴ１および
ＢＴ２をゼロに設定しないで、入力することによって得
られる。同時に、遷移メトリックセレクタユニット２３
２および２３２’が、それぞれＰＡＲ１＝ＴＭ１および
ＰＡＲ２＝ＴＭ２を設定する。計算ユニット２０９から
出力されたデータ要素ＲＭ１およびＲＭ２は、ＤＳＰの
主記憶装置２１９内に格納され、またＬＬＲ＿ＡＣＣ動
作で後に使用するために、デュアルポートキャッシュ記
憶装置（図示せず）にコピーバックされる。
【０１４３】ＬＬＲ＿ＡＣＣユニット（図１０の１１
５）のためのアーキテクチャの例を、図１２に示す。こ
のユニットは、上述した「ステージ２」および「ステー
ジ３」を実行するのに適している。ＬＬＲ＿ＡＣＣユニ
ットは、第１の比較／選択ユニット３００と、第２の同
じ比較／選択ユニット３００’とを備える。２つのユニ
ット３００および３００’の同じ番号は同じ部品を示す
（後者の参照番号にはダッシュ符号を付加してある）。
５）のためのアーキテクチャの例を、図１２に示す。こ
のユニットは、上述した「ステージ２」および「ステー
ジ３」を実行するのに適している。ＬＬＲ＿ＡＣＣユニ
ットは、第１の比較／選択ユニット３００と、第２の同
じ比較／選択ユニット３００’とを備える。２つのユニ
ット３００および３００’の同じ番号は同じ部品を示す
（後者の参照番号にはダッシュ符号を付加してある）。
【０１４４】ＬＬＲ＿ＡＣＣユニットの比較／選択ユニ
ット３００は、データインターフェイス３１９を介し
て、デュアルポートキャッシュ３２１（キャッシュデー
タアドレス［０．．．１５］）に格納された第１および
第２の最大値の集合の１つからデータ要素を受取るため
の第１のデータ入力ポート３０１と、データインターフ
ェイス３２０を介して、デュアルポートキャッシュ３２
１（キャッシュデータアドレス［１６．．．３１］）に
格納された第１および第２の最大値の集合の別の１つか
らデータ要素を同時に受取るための第２のデータ入力ポ
ート３０２とを備える。
ット３００は、データインターフェイス３１９を介し
て、デュアルポートキャッシュ３２１（キャッシュデー
タアドレス［０．．．１５］）に格納された第１および
第２の最大値の集合の１つからデータ要素を受取るため
の第１のデータ入力ポート３０１と、データインターフ
ェイス３２０を介して、デュアルポートキャッシュ３２
１（キャッシュデータアドレス［１６．．．３１］）に
格納された第１および第２の最大値の集合の別の１つか
らデータ要素を同時に受取るための第２のデータ入力ポ
ート３０２とを備える。
【０１４５】図１２に示すキャッシュ３２１が、図１０
に示すキャッシュ１５７と同じキャッシュであることに
留意されたい。したがって、図１２に示すライン３１９
および３２０も、図１０に示すライン１６０および１６
１に対応している。さらに、出力ライン３１８は、図１
０に示すデータバス１５１または１５２のいずれか１つ
にマップする。
に示すキャッシュ１５７と同じキャッシュであることに
留意されたい。したがって、図１２に示すライン３１９
および３２０も、図１０に示すライン１６０および１６
１に対応している。さらに、出力ライン３１８は、図１
０に示すデータバス１５１または１５２のいずれか１つ
にマップする。
【０１４６】これら２つの入力ポートで同時に受取られ
たデータ値は、２つのデータ入力ポート３０３および３
０５を介して比較ユニット３０７に、および２つのデー
タ入力ポート３０４および３０６を介して差分ユニット
３０８に、同時に入力される。差分ユニット３０８は、
２つのデータ入力ポートに同時に入力されるデータ値
（すなわち、ポート３０４の値「ｂ」およびポート３０
６の値「ａ」）間の算術差の絶対値（すなわち、｜ｂ−
ａ｜）を決定し、差の符号も決定する。差の絶対値は、
ルックアップテーブル（ＬＵＴ）３１０に出力され、差
の符号は、比較ユニット３０７の第３のデータ入力部３
０９に出力される。
たデータ値は、２つのデータ入力ポート３０３および３
０５を介して比較ユニット３０７に、および２つのデー
タ入力ポート３０４および３０６を介して差分ユニット
３０８に、同時に入力される。差分ユニット３０８は、
２つのデータ入力ポートに同時に入力されるデータ値
（すなわち、ポート３０４の値「ｂ」およびポート３０
６の値「ａ」）間の算術差の絶対値（すなわち、｜ｂ−
ａ｜）を決定し、差の符号も決定する。差の絶対値は、
ルックアップテーブル（ＬＵＴ）３１０に出力され、差
の符号は、比較ユニット３０７の第３のデータ入力部３
０９に出力される。
【０１４７】ポート３０９で入力された符号値に基づい
て、比較ユニット３０７が、データ入力ポート３０３お
よび３０５で同時に入力された２つのデータ値の最大を
選択し、出力ポート３１２で、選択された最大データ値
を加算器ユニット３１５に出力する。この動作と同時
に、修正項が、差分ユニット３０８から入力されたデー
タに基づいて、ルックアップテーブル３１０から検索さ
れ、出力ポート３１１を介して加算器ユニット３１５に
出力される。次いで、加算器ユニットは、選択された最
大値に修正値を加算し、結果を比較／選択ユニット３０
０の出力ポート３１４で出力する。
て、比較ユニット３０７が、データ入力ポート３０３お
よび３０５で同時に入力された２つのデータ値の最大を
選択し、出力ポート３１２で、選択された最大データ値
を加算器ユニット３１５に出力する。この動作と同時
に、修正項が、差分ユニット３０８から入力されたデー
タに基づいて、ルックアップテーブル３１０から検索さ
れ、出力ポート３１１を介して加算器ユニット３１５に
出力される。次いで、加算器ユニットは、選択された最
大値に修正値を加算し、結果を比較／選択ユニット３０
０の出力ポート３１４で出力する。
【０１４８】上記の説明は、同じ（ダッシュ符号付き
の）参照番号の付いた同じ項目を有する、並列の比較／
選択ユニット３００’に適用される。
の）参照番号の付いた同じ項目を有する、並列の比較／
選択ユニット３００’に適用される。
【０１４９】したがって、比較／選択ユニット３００
（３００’）は、以下で定義されるｍａｘ＊動作を実行
する。 ｍａｘ＊（ａ，ｂ）＝ｍａｘ（ａ，ｂ）＋ｌｎ（ｌ＋ｅ
ｘｐ（−｜ａ−ｂ｜））
（３００’）は、以下で定義されるｍａｘ＊動作を実行
する。 ｍａｘ＊（ａ，ｂ）＝ｍａｘ（ａ，ｂ）＋ｌｎ（ｌ＋ｅ
ｘｐ（−｜ａ−ｂ｜））
【０１５０】修正項、ｌｎ（１＋ｅｘｐ（−｜ａ−ｂ
｜））は、「ｍａｘ」動作に関連するＡＣＳ動作の結果
に加算され、全ヤコビ対数を与えるが、「ｍａｘ」計算
子はただの近似にすぎない。これは、上述したように、
ルックアップテーブル（ＬＵＴ）３１０（３１０’）を
用いて本実施形態のディジタル信号プロセッサ内で実行
される。
｜））は、「ｍａｘ」動作に関連するＡＣＳ動作の結果
に加算され、全ヤコビ対数を与えるが、「ｍａｘ」計算
子はただの近似にすぎない。これは、上述したように、
ルックアップテーブル（ＬＵＴ）３１０（３１０’）を
用いて本実施形態のディジタル信号プロセッサ内で実行
される。
【０１５１】したがって、比較／選択ユニット３００
（３００’）は、同時入力データ要素に対して「ｍａｘ
＊」動作を実行し、出力ポート３１４（３１４’）で結
果を、減算ユニット３１５の入力ポート３１６（３１
６’）に、またＬＬＲ＿ＡＣＣ動作の後のステージ（た
とえば、上記の「ステージ３」）で使用するため（デー
タバス３１７（３１７’））を介して）デュアルポート
キャッシュ３２１に出力する。
（３００’）は、同時入力データ要素に対して「ｍａｘ
＊」動作を実行し、出力ポート３１４（３１４’）で結
果を、減算ユニット３１５の入力ポート３１６（３１
６’）に、またＬＬＲ＿ＡＣＣ動作の後のステージ（た
とえば、上記の「ステージ３」）で使用するため（デー
タバス３１７（３１７’））を介して）デュアルポート
キャッシュ３２１に出力する。
【０１５２】減算ユニット３１５は、ポート３１６’で
入力されたデータ値を、ポート３１６で同時に入力され
たデータ値から減算し、結果３１８を出力する。ＬＬＲ
＿ＡＣＣ動作の最終段階を実行した後の、減算ユニット
３１５の出力結果３１８がＬＬＲ値である。
入力されたデータ値を、ポート３１６で同時に入力され
たデータ値から減算し、結果３１８を出力する。ＬＬＲ
＿ＡＣＣ動作の最終段階を実行した後の、減算ユニット
３１５の出力結果３１８がＬＬＲ値である。
【０１５３】上述した本発明の実施形態の変形形態およ
び修正形態は、当業者には容易に明らかになるように、
本発明の範囲から逸脱することなく実施できることが理
解されよう。
び修正形態は、当業者には容易に明らかになるように、
本発明の範囲から逸脱することなく実施できることが理
解されよう。
【図１】再帰システマティック畳み込み（ＲＳＣ）エン
コーダを示す図である。
コーダを示す図である。
【図２】図１に示すＲＳＣエンコーダに関連するエンコ
ーダトレリスを示す図である。
ーダトレリスを示す図である。
【図３】ターボコードの構成要素コードを提供する並列
連結された２つのＲＳＣエンコーダを備えるターボコー
ドエンコーダを示す図である。
連結された２つのＲＳＣエンコーダを備えるターボコー
ドエンコーダを示す図である。
【図４】２つの最大アポステリオリ確率（ＭＡＰ）デコ
ーダを用いるターボデコーダを示す図である。
ーダを用いるターボデコーダを示す図である。
【図５】Ｌｏｇ−ＭＡＰトレリスバタフライを示す図で
ある。
ある。
【図６】加速されたＬｏｇ−ＭＡＰ復号アルゴリズム
（ＬＭ＿ＡＣＳ）の動作を概略的に示す流れ図である。
（ＬＭ＿ＡＣＳ）の動作を概略的に示す流れ図である。
【図７】トレリスのＬｏｇ−ＭＡＰバタフライにマップ
されたＬｏｇ−ＭＡＰトレリスタイムステップの更新の
概略を表す図である。
されたＬｏｇ−ＭＡＰトレリスタイムステップの更新の
概略を表す図である。
【図８】加速されたＬｏｇ−ＭＡＰ復号アルゴリズム
（ＬＭ＿ＡＣＳ）の拡張動作を概略的に示す流れ図であ
る。
（ＬＭ＿ＡＣＳ）の拡張動作を概略的に示す流れ図であ
る。
【図９】加速されたＬｏｇ尤度比（ＬＬＲ＿ＡＣＣ）計
算の動作を概説する流れ図である。
算の動作を概説する流れ図である。
【図１０】拡張ディジタル信号プロセッサコアのブロッ
ク図である。
ク図である。
【図１１】拡張ディジタル信号プロセッサのＬＭ＿ＡＣ
Ｓユニットのためのアーキテクチャの例を示す図であ
る。
Ｓユニットのためのアーキテクチャの例を示す図であ
る。
【図１２】拡張ディジタル信号プロセッサのＬＬＲ＿Ａ
ＣＣユニットのためのアーキテクチャの例を示す図であ
る。
ＣＣユニットのためのアーキテクチャの例を示す図であ
る。
２、５、２３５ 出力
３ シフトレジスタ
４ 排他的論理和ゲート
６ フィードバックループ
２０ ブランチ
２１ ノード
１、３１、３６、３７、３８、４６、４７、４８、５
０、５２、２３３、２３４、３０９ 入力 ３２、４３、４４、４５ インターリーバ ３４、３５ エンコーダ ３９ マルチプレクサ ４１、４２ デコーダ ５５ 判断回路 ５６、５７ チャネル状態情報 １０３ アドレス生成ユニット（ＡＧＵ） １００、１０１、１０２ 記憶装置 １０４ プログラム制御ユニット（ＰＣＵ） １０５ データ論理計算ユニット（ＡＬＵ） １０６、１０８ アドレスバス １０９、１１０、３１７ データバス １１１、１５０ 制御バス １５１、１５２、１６０、１６１ データバス １５３ メトリック計算ユニット １５４ ＬＭ＿ＡＣＳユニット １５５ ＬＬＲ＿ＡＣＣユニット １５６ キャッシュ １５７、３２１ デュアルポートキャッシュ ２０１、２０２、２０３、２０４、２０５、２０６、２
０７、２０８、 ２２８、２２９、３０１、３０２、３
０３、３０４、３０５、３０６、 ３１６ 入力ポート ２０９ 計算ユニット ２１７、３１１、３１２、３１４ 出力ポート ２１９ 主記憶装置 ２２７ 経路メトリックセレクタゲート ２３０、２３１ フィードバックデータ出力ポート ２３２ セレクタゲート ３００ 比較／選択ユニット ３０７ 比較ユニット ３０８ 差分ユニット ３１０ ルックアップテーブル（ＬＵＴ） ３１５ 加算器ユニット、減算ユニット ３１９、３２０ データインターフェイス
０、５２、２３３、２３４、３０９ 入力 ３２、４３、４４、４５ インターリーバ ３４、３５ エンコーダ ３９ マルチプレクサ ４１、４２ デコーダ ５５ 判断回路 ５６、５７ チャネル状態情報 １０３ アドレス生成ユニット（ＡＧＵ） １００、１０１、１０２ 記憶装置 １０４ プログラム制御ユニット（ＰＣＵ） １０５ データ論理計算ユニット（ＡＬＵ） １０６、１０８ アドレスバス １０９、１１０、３１７ データバス １１１、１５０ 制御バス １５１、１５２、１６０、１６１ データバス １５３ メトリック計算ユニット １５４ ＬＭ＿ＡＣＳユニット １５５ ＬＬＲ＿ＡＣＣユニット １５６ キャッシュ １５７、３２１ デュアルポートキャッシュ ２０１、２０２、２０３、２０４、２０５、２０６、２
０７、２０８、 ２２８、２２９、３０１、３０２、３
０３、３０４、３０５、３０６、 ３１６ 入力ポート ２０９ 計算ユニット ２１７、３１１、３１２、３１４ 出力ポート ２１９ 主記憶装置 ２２７ 経路メトリックセレクタゲート ２３０、２３１ フィードバックデータ出力ポート ２３２ セレクタゲート ３００ 比較／選択ユニット ３０７ 比較ユニット ３０８ 差分ユニット ３１０ ルックアップテーブル（ＬＵＴ） ３１５ 加算器ユニット、減算ユニット ３１９、３２０ データインターフェイス
フロントページの続き
(72)発明者 ハイコ・ミヒエル
ドイツ国、デー−67663・カイザースラウ
テルン、カルロ−シユミツト−シユトラー
セ・34
(72)発明者 ノールバート・ベーン
ドイツ国、デー−66851・クバイデルスバ
ハ、アウフ・デル・ハイデ・23・アー
Ｆターム(参考） 5J065 AA01 AB01 AC02 AG05 AG06
AH23
5K014 AA01 BA10 EA01 FA16
Claims (45)
- 【請求項１】 畳み込みエンコーダによって符号化し、
雑音のあるチャネルを経て受信したビットシーケンスを
Ｌｏｇ−ＭＡＰアルゴリズムに従って復号する際に使用
する畳み込みエンコーダの経路メトリック値を計算する
方法であって、前記方法が （ｉ）第１のエンコーダ状態に関連する経路メトリック
値に、前記第１のエンコーダ状態から第１の隣接エンコ
ーダ状態への前記エンコーダの遷移に関連する第１の遷
移メトリック値を加算し、それによって前記第１の隣接
エンコーダ状態に対する第１の経路メトリック値を与え
るステップと、 （ｉｉ）ステップ（ｉ）と実質的に同時に、前記第１の
状態と共存する第２のエンコーダ状態に関連する経路メ
トリック値に、前記第２のエンコーダ状態から前記第１
の隣接エンコーダ状態への前記エンコーダの遷移に関連
する第２の遷移メトリック値を加算し、それによって前
記第１の隣接エンコーダ状態に対する第２の経路メトリ
ック値を与えるステップと、 （ｉｉｉ）前記第１の隣接エンコーダ状態に対する前記
第１の経路メトリック値を前記第１の隣接エンコーダ状
態に対する前記第２の経路メトリック値と比較し、２つ
のうちの最大をその隣接エンコーダ状態に関連する経路
メトリック値として選択するステップと、 （ｉｖ）前記第１のエンコーダ状態に関連する経路メト
リック値に、前記第１のエンコーダ状態から前記第１の
隣接エンコーダ状態と共存する第２の隣接エンコーダ状
態への前記エンコーダの遷移に関連する前記第２の遷移
メトリック値を加算し、それによって前記第２の隣接エ
ンコーダ状態に対する第１の経路メトリック値を与える
ステップと、 （ｖ）ステップ（ｉｖ）と実質的に同時に、前記第２の
エンコーダ状態に関連する経路メトリック値に、前記第
２のエンコーダ状態から前記第２の隣接エンコーダ状態
への前記エンコーダの遷移に関連する前記第２の遷移メ
トリック値を加算し、それによって前記第２の隣接エン
コーダ状態に対する第２の経路メトリック値を与えるス
テップと、 （ｖｉ）前記第２の隣接エンコーダ状態に対する前記第
１の経路メトリック値を、前記第２の隣接エンコーダ状
態に対する前記第２の経路メトリック値と比較し、２つ
のうちの最大を第２の隣接エンコーダ状態に関連する経
路メトリック値として選択するステップとを含み、 前記エンコーダ状態および前記隣接エンコーダ状態がト
レリスバタフライを定義し、ステップ（ｉ）、（ｉ
ｉ）、（ｉｉｉ）のシーケンスが、それぞれステップ
（ｉｖ）、（ｖ）、（ｖｉ）のシーケンスと実質的に同
時に実施される方法。 - 【請求項２】 修正項、 ｌｎ（１＋ｅｘｐ（−Δ）） が、所与の隣接エンコーダ状態に関連する経路メトリッ
ク値に加算され、上式で、Δは、前記所与の隣接エンコ
ーダ状態の前記第１の経路メトリック値と前記所与の隣
接エンコーダ状態の前記第２の経路メトリック値の差の
絶対値である、請求項１に記載の方法。 - 【請求項３】 ステップ（ｉ）から（ｖｉ）を、他の全
ての共存するトレリスバタフライについて繰り返す、請
求項１または２に記載の方法。 - 【請求項４】 前記エンコーダ状態および前記隣接エン
コーダ状態のすべてに対する経路メトリック値が、順方
向再帰によって計算された順方向経路メトリクスであ
り、前記隣接エンコーダ状態のすべてが前記エンコーダ
状態のすべてに後続する、請求項３に記載の方法。 - 【請求項５】 前記エンコーダ状態および前記隣接エン
コーダ状態のすべてに対する経路メトリック値が、逆方
向再帰によって計算された逆方向経路メトリクスであ
り、前記隣接エンコーダ状態のすべてが前記エンコーダ
状態のすべてに先行する、請求項３に記載の方法。 - 【請求項６】 畳み込みエンコーダによって符号化し、
雑音のあるチャネルを経て受信したビットシーケンスを
Ｌｏｇ−ＭＡＰアルゴリズムに従って復号する際に使用
する畳み込みエンコーダの状態遷移のためのＬｏｇ尤度
比の値を計算する方法であって、前記方法が、第１の値
のパリティビットに対応する遷移のみに関して実行され
るステップ（ｉ）から（ｉｉｉ）、および第２の値のパ
リティビットに対応する遷移のみに関して実行されるス
テップ（ｉｖ）から（ｖｉ）、すなわち、 （ｉ）所与のトレリスバタフライの第１のエンコーダ状
態に関連する順方向経路メトリック値に、前記第１のエ
ンコーダ状態から前記バタフライの第１の隣接エンコー
ダ状態への前記エンコーダの順方向遷移に関連する第１
の遷移メトリック値と、前記第１の隣接エンコーダ状態
に関連する逆方向経路メトリック値とを加算して、第１
の合計を与えるステップと、 （ｉｉ）ステップ（ｉ）と実質的に同時に、前記第１の
状態と共存する前記トレリスバタフライの第２のエンコ
ーダ状態に関連する順方向経路メトリック値に、前記第
２のエンコーダ状態から前記第１の隣接エンコーダ状態
と共存する前記バタフライの第２の隣接エンコーダ状態
への前記エンコーダの順方向遷移に関連する前記第１の
遷移メトリック値と、前記第２の隣接エンコーダ状態に
関連する逆方向経路メトリック値とを加算して、第２の
合計を与えるステップと、 （ｉｉｉ）前記第１の合計と前記第２の合計とを比較
し、２つのうちの最大値を第１の最大値として選択する
ステップと、 （ｉｖ）前記第２のエンコーダ状態に関連する順方向経
路メトリック値に、前記第２のエンコーダ状態から前記
第１の隣接エンコーダ状態への前記エンコーダの順方向
遷移に関連する第２の遷移メトリック値と、前記第１の
隣接エンコーダ状態に関連する逆方向経路メトリック値
とを加算して、第３の合計を与えるステップと、 （ｖ）ステップ（ｉｖ）と実質的に同時に、前記第１の
エンコーダ状態に関連する順方向経路メトリック値に、
前記第１のエンコーダ状態から前記第２の隣接エンコー
ダ状態への前記エンコーダの順方向遷移に関連する前記
第２の遷移メトリック値と、前記第２の隣接エンコーダ
状態に関連する逆方向経路メトリック値とを加算して、
第４の合計を与えるステップと、 （ｖｉ）前記第３の合計と前記第４の合計とを比較し、
２つのうちの最大値を第２の最大値として選択するステ
ップとを含み、 ステップ（ｉ）、（ｉｉ）、（ｉｉｉ）のシーケンス
が、それぞれステップ（ｉｖ）、（ｖ）、（ｖｉ）のシ
ーケンスと実質的に同時に実行され、ステップ（ｉ）か
ら（ｖｉ）を他のすべての共存するトレリスバタフライ
のエンコーダ状態について繰り返して、第１の最大値の
集合および第２の最大値の集合を与え、第２の最大値の
前記集合の最大の要素を第１の最大値の前記集合の最大
の要素から減算して、Ｌｏｇ尤度比を与える方法。 - 【請求項７】 第２の最大値の前記集合の最大の要素
を、第１の最大値の前記集合の最大の要素から、 （ｉ）第１の最大値の前記集合から２つの要素を選択
し、前記２つの要素を比較し、２つのうちの最大値を第
１の最大値の連続する集合の要素として選択するステッ
プと、 （ｉｉ）ステップ（ｉ）と実質的に同時に、第２の最大
値の前記集合から２つの要素を選択し、前記２つの要素
を比較し、２つのうちの最大値を第２の最大値の連続す
る集合の要素として選択するステップと、 （ｉｉｉ）第１および第２の最大値の前記集合のうちこ
れまでに選択していない要素のすべてについて、それぞ
れの集合の全要素が上記のように選択されるまで、ステ
ップ（ｉ）および（ｉｉ）を繰り返すステップと、 （ｉｖ）第１および第２の最大値の連続する各集合につ
いて、前記連続する集合のそれぞれが最終的にだた１つ
の要素しか有さなくなるまで、ステップ（ｉ）から（ｉ
ｉｉ）を繰り返すステップと、 （ｖ）第１の最大値の前記連続する最終集合の１要素の
値を第２の最大値の前記連続する最終集合の１要素の値
から減算して、Ｌｏｇ尤度比を与えるステップと、に従
って減算する、請求項６に記載のＬｏｇ−尤度比値を計
算する方法。 - 【請求項８】 修正項、 ｌｎ（１＋ｅｘｐ（−Δ）） が、この目的で比較した２つの数量の最大であるとして
選択した数量に加算され、上式で、Δは、比較した前記
数量の差の絶対値である、請求項７に記載の方法。 - 【請求項９】 前記順方向経路メトリック値が、 （ｉ）第１のエンコーダ状態に関連する経路メトリック
値に、前記第１のエンコーダ状態から第１の隣接エンコ
ーダ状態への前記エンコーダの遷移に関連する第１の遷
移メトリック値を加算し、前記第１の隣接エンコーダ状
態に対する第１の経路メトリック値を与えるステップ
と、 （ｉｉ）ステップ（ｉ）と実質的に同時に、前記第１の
状態と共存する第２のエンコーダ状態に関連する経路メ
トリック値に、前記第２のエンコーダ状態から前記第１
の隣接エンコーダ状態への前記エンコーダの遷移に関連
する第２の遷移メトリック値を加算し、前記第１の隣接
エンコーダ状態に対する第２の経路メトリック値を与え
るステップと、 （ｉｉｉ）前記第１の隣接エンコーダ状態に対する前記
第１の経路メトリック値を、前記第１の隣接エンコーダ
状態に対する前記第２の経路メトリック値と比較して、
２つのうちの最大をその隣接エンコーダ状態に関連する
経路メトリック値として選択するステップと、 （ｉｖ）前記第１のエンコーダ状態に関連する経路メト
リック値に、前記第１のエンコーダ状態から前記第１の
隣接エンコーダ状態と共存する第２の隣接エンコーダ状
態への前記エンコーダの遷移に関連する前記第２の遷移
メトリック値を加算し、前記第２の隣接エンコーダ状態
に対する第１の経路メトリック値を与えるステップと、 （ｖ）ステップ（ｉｖ）と実質的に同時に、前記第２の
エンコーダ状態に関連する経路メトリック値に、前記第
２のエンコーダ状態から前記第２の隣接エンコーダ状態
への前記エンコーダの遷移に関連する前記第２の遷移メ
トリック値を加算し、前記第２の隣接エンコーダ状態に
対する第２の経路メトリック値を与えるステップと、 （ｖｉ）前記第２の隣接エンコーダ状態に対する前記第
１の経路メトリック値を、前記第２の隣接エンコーダ状
態に対する前記第２の経路メトリック値と比較して、２
つのうちの最大を第２の隣接エンコーダ状態に関連する
経路メトリック値として選択するステップと、を含む方
法によって計算され、 前記エンコーダ状態および前記隣接エンコーダ状態のす
べてに対する経路メトリック値が順方向再帰によって計
算された順方向経路メトリクスであり、前記隣接エンコ
ーダ状態のすべてが前記エンコーダ状態のすべてに後続
し、ステップ（ｉ）、（ｉｉ）、（ｉｉｉ）のシーケン
スが、それぞれステップ（ｉｖ）、（ｖ）、（ｖｉ）の
シーケンスと実質的に同時に実行される、請求項６から
８のいずれか一項に記載のＬｏｇ−尤度比を計算する方
法。 - 【請求項１０】 前記逆方向経路メトリック値が、 （ｉ）第１のエンコーダ状態に関連する経路メトリック
値に、前記第１のエンコーダ状態から第１の隣接エンコ
ーダ状態への前記エンコーダの遷移に関連する第１の遷
移メトリック値を加算し、前記第１の隣接エンコーダ状
態に対する第１の経路メトリック値を与えるステップ
と、 （ｉｉ）ステップ（ｉ）と実質的に同時に、前記第１の
状態と共存する第２のエンコーダ状態に関連する経路メ
トリック値に、前記第２のエンコーダ状態から前記第１
の隣接エンコーダ状態への前記エンコーダの遷移に関連
する第２の遷移メトリック値を加算し、前記第１の隣接
エンコーダ状態に対する第２の経路メトリック値を与え
るステップと、 （ｉｉｉ）前記第１の隣接エンコーダ状態に対する前記
第１の経路メトリック値を、前記第１の隣接エンコーダ
状態に対する前記第２の経路メトリック値と比較して、
２つのうちの最大を第１の隣接エンコーダ状態に関連す
る経路メトリック値として選択するステップと、 （ｉｖ）前記第１のエンコーダ状態に関連する経路メト
リック値に、前記第１のエンコーダ状態から前記第１の
隣接エンコーダ状態と共存する第２の隣接エンコーダ状
態への前記エンコーダの遷移に関連する前記第２の遷移
メトリック値を加算し、前記第２の隣接エンコーダ状態
に対する第１の経路メトリック値を与えるステップと、 （ｖ）ステップ（ｉｖ）と実質的に同時に、前記第２の
のエンコーダ状態に関連する経路メトリック値に、前記
第２のエンコーダ状態から前記第２の隣接エンコーダ状
態への前記エンコーダの遷移に関連する前記第２の遷移
メトリック値を加算し、前記第２の隣接エンコーダ状態
に対する第２の経路メトリック値を求めるステップと、 （ｖｉ）前記第２の隣接エンコーダ状態に対する前記第
１の経路メトリック値を、前記第２の隣接エンコーダ状
態に対する前記第２の経路メトリック値と比較して、２
つのうちの最大を第２の隣接エンコーダ状態に関連する
経路メトリック値として選択するステップと、を含む方
法によって計算され、 前記エンコーダ状態および前記隣接エンコーダ状態のす
べてに対する経路メトリック値が、逆方向再帰によって
計算された逆方向経路メトリクスであり、前記隣接エン
コーダ状態のすべてが前記エンコーダ状態のすべてに先
行し、ステップ（ｉ）、（ｉｉ）、（ｉｉｉ）のシーケ
ンスが、それぞれステップ（ｉｖ）、（ｖ）、（ｖｉ）
のシーケンスと実質的に同時に実行される、請求項６か
ら８のいずれか一項に記載の、Ｌｏｇ−尤度比を計算す
る方法。 - 【請求項１１】 前記エンコーダから出力されるパリテ
ィビットの前記第１の値が＋１であり、前記エンコーダ
から出力されるパリティビットの前記第２の値が−１で
ある、請求項１から１０に記載の方法。 - 【請求項１２】 それぞれシステマティック値−１およ
びパリティビット値−１のエンコーダからの出力に関連
するエンコーダ遷移が、 γ（−１，−１）＝０ の第１の遷移メトリック値に割り当てられ、 それぞれシステマティック値−１およびパリティビット
値＋１のエンコーダからの出力に関連するエンコーダ遷
移が、 γ（−１，＋１）＝ｓ１ の第２の遷移メトリック値に割り当てられ、 それぞれシステマティック値＋１およびパリティビット
値−１のエンコーダからの出力に関連するエンコーダ遷
移が、 γ（＋１，−１）＝ｓ２ の第３の遷移メトリック値に割り当てられ、 それぞれシステマティック値＋１およびパリティビット
値＋１のエンコーダからの出力に関連するエンコーダ遷
移が、前記第１および第２の遷移メトリック値の合計に
等しい遷移メトリック値、γ（＋１，＋１）に割り当て
られ、 項ｓ１およびｓ２が、受信したビットシーケンスに関連
する信号対雑音比と、エンコーダから出力されたビット
に対応する、受信したパリティビットおよびシステマテ
ィックビットと、少なくともエンコーダ遷移のアプリオ
リ確率の推定値とに依存する、請求項１１に記載の復号
に使用する遷移メトリック値（γ）を計算する方法。 - 【請求項１３】 γ（−１，＋１）＝４×ＳＮＲ×
ｙｐ、かつ γ（＋１，−１）＝４×ＳＮＲ×ｙｓ＋ｚであり、 項ＳＮＲは、前記受信したビットシーケンスに関連する
信号対雑音比であり、ｙｐおよびｙｓは、それぞれエン
コーダから出力された前記ビットに対応する受信したパ
リティビットおよびシステマティックビットであり、項
ｚは少なくとも、エンコーダ遷移のアプリオリ確率の推
定値を表す、請求項１２に記載の復号に使用する遷移メ
トリック値（γ）を計算する方法。 - 【請求項１４】 Ｌｏｇ−尤度比を計算する装置が第１
の最大値の前記集合と、第２の最大値の前記集合と、前
記連続する集合とを格納するように動作可能なキャッシ
ュ手段と、 それぞれが、前記キャッシュ手段のデータ出力ポートに
接続された第１のデータ入力ポートと、前記キャッシュ
手段のデータ出力ポートに接続された第２のデータ入力
ポートと、前記キャッシュ手段のデータ入力ポートに接
続されたデータ出力ポートとを有する２つの比較／選択
手段と、を備え、 前記比較／選択手段の一方が、第１および第２のデータ
入力ポートで前記キャッシュ手段から出力された第１の
最大値の前記集合の要素を受信するように動作可能であ
り、前記比較／選択手段の他方が、第１および第２のデ
ータ入力ポートで前記キャッシュ手段から出力された第
２の最大値の前記集合の要素を受信するように動作可能
であり、前記各比較／選択手段が共存する第１および第
２の入力を比較し、２つのうちの最大である要素を前記
出力ポートを介して出力するように動作可能である、請
求項７から１０のいずれか一項に記載の装置。 - 【請求項１５】 いずれかの比較／選択手段から出力さ
れた要素を、最大値のそれぞれ連続する集合の要素とし
て格納するために前記キャッシュ手段に入力する、請求
項１４に記載のＬｏｇ尤度比を計算する装置。 - 【請求項１６】 各比較／選択手段の出力ポートが、減
算手段の第１および第２の入力ポートの１つに接続さ
れ、前記減算手段が、他方の入力からの一方の入力を減
算し、結果を出力するように動作可能である、請求項１
５に記載のＬｏｇ尤度比を計算する装置。 - 【請求項１７】 各比較／選択手段が、比較／選択手段
の前記第１および第２の入力ポートに接続された減算手
段を備え、減算手段が前記第２の入力ポートに同時に入
力されたデータから、前記第１の入力ポートに入力され
たデータを減算し、結果の符号および絶対値を出力する
ように動作可能な、請求項１４から１６のいずれか一項
に記載のＬｏｇ尤度比を計算する装置。 - 【請求項１８】 各比較／選択手段が、前記比較／選択
手段の前記第１および第２の入力ポートにそれぞれ接続
された第１および第２の入力ポートを有する選択手段を
備え、前記選択手段が、前記減算手段から出力された符
号を更なる入力として受信し、前記符号の値に従って第
１および第２の入力ポートの一方を介して入力されたデ
ータを出力するように動作可能である、請求項１７に記
載のＬｏｇ尤度比を計算するための装置。 - 【請求項１９】 各比較／選択手段が、実質的に ｌｎ（１＋ｅｘｐ（−Δ）） に等しい修正率を、前記選択手段の出力に加算するため
の修正手段を備え、 Δは前記減算手段から出力される結果の絶対値である、
請求項１８に記載のＬｏｇ尤度比を計算する装置。 - 【請求項２０】 前記修正手段が、 複数の修正値を有し、前記減算手段の出力ポートに接続
された入力ポートと出力ポートとを有するルックアップ
テーブルと、 前記ルックアップテーブルの前記出力ポートに接続され
た第１の入力ポートを有し、前記選択手段の出力ポート
に接続された第２の入力ポートを有する加算手段と、を
含み、 前記加算手段が前記選択手段の出力に前記ルックアップ
テーブルから出力される修正項を加算するように動作可
能である、請求項１９に記載のＬｏｇ尤度比を計算する
装置。 - 【請求項２１】 いずれかの比較／選択手段から出力さ
れた要素が、最大値のそれぞれ連続する集合の要素とし
て格納するために前記キャッシュ手段に入力され、前記
キャッシュ手段の以前に選択された要素を上書きする、
請求項１４から２０のいずれか一項に記載のＬｏｇ−尤
度比を計算する装置。 - 【請求項２２】 畳み込みエンコーダによって符号化
し、雑音のあるチャネルを経て受信した、符号化された
ビットシーケンスを復号する際に使用する畳み込みエン
コーダの経路メトリック値を、請求項１から２１のいず
れか一項に従って計算するためのディジタル信号プロセ
ッサであって、プロセッサが 前記ビットシーケンスに関するデータを前記ディジタル
信号プロセッサの記憶装置から受信し、畳み込みエンコ
ーダの状態間の遷移を表す遷移メトリック値を計算し、
これら計算されたメトリック値を出力するための遷移メ
トリック計算ユニットと、 前記計算された遷移メトリック値を受信し、前記計算さ
れた遷移メトリック値から導出された経路メトリック値
を受信し、前記経路メトリック値および前記遷移メトリ
ック値から、更新された経路メトリック値を導出し、こ
れら更新された経路メトリック値を出力するための加算
−比較−選択（ＡＣＳ）ユニットと、を備え、更新され
た経路メトリック値が本発明の第１の実施形態の方法に
従って導出されるディジタル信号プロセッサ。 - 【請求項２３】 遷移メトリック計算ユニットが、請求
項１２または１３に従って遷移メトリック値（γ）を計
算する方法を用いる、請求項２２に記載のディジタル信
号プロセッサ。 - 【請求項２４】 遷移メトリック計算ユニットが、計算
された遷移メトリック値を、ディジタル信号プロセッサ
から遷移メトリック値を受信する目的でＡＣＳユニット
も接続されるディジタル信号プロセッサの記憶装置に出
力するように動作可能である、請求項２３に記載のディ
ジタル信号プロセッサ。 - 【請求項２５】 ＡＣＳユニットが、ディジタル信号プ
ロセッサの記憶装置から経路メトリック値および遷移メ
トリック値を受信し、前記記憶装置に格納するため、更
新された経路メトリック値を出力するように動作可能で
ある、請求項２４に記載のディジタル信号プロセッサ。 - 【請求項２６】 遷移メトリックキャッシュを有し、メ
トリック計算ユニットは、計算された遷移メトリック値
を遷移メトリックキャッシュに出力し格納するように動
作可能であり、ＡＣＳユニットは、前記遷移メトリック
キャッシュからこれら遷移メトリック値を受信するよう
に動作可能である、請求項２２から２５のいずれか一項
に記載のディジタル信号プロセッサ。 - 【請求項２７】 追加のキャッシュ装置を備え、その内
部で、ＡＣＳユニットがＡＣＳユニットによって計算さ
れたデータ値を検索可能に格納するように動作可能であ
る、請求項２２から２６のいずれか一項に記載のディジ
タル信号プロセッサ。 - 【請求項２８】 ＡＣＳユニットが、 いくつかのデータ入力ポートと２つのデータ出力ポート
を有する計算ユニットを含み、 計算ユニットが、経路メトリック値を、データ入力ポー
トで同時に受信した遷移メトリックデータ値に加算し
て、更新された経路メトリック値の２つの共存する対を
与え、それぞれの共存する対の中で前記更新された経路
メトリック値を比較し、前記２つのデータ出力ポート
に、それぞれの共存する対の最大経路メトリック値を出
力するように動作可能である、請求項２２から２７のい
ずれか一項に記載のディジタル信号プロセッサ。 - 【請求項２９】 計算ユニットが、経路メトリックデー
タ値を受信するための第１のデータ入力ポートと、遷移
メトリックデータ値を受信するための第２のデータ入力
ポートと、経路メトリックデータ値を受信するための第
３のデータ入力ポートと、遷移メトリックデータ値を受
信するための第４のデータ入力ポートとを備える、請求
項２８に記載のディジタル信号プロセッサ。 - 【請求項３０】 ＡＣＳユニットが、ＡＣＳの機能を、
更新された経路メトリクスを生成する機能、またはＬｏ
ｇ尤度比（ＬＬＲ）の値を計算する際に使用する最大値
の第１および第２の集合の要素を生成する機能として選
択するように動作可能な機能選択装置を備える、請求項
２２から２９のいずれか一項に記載のディジタル信号プ
ロセッサ。 - 【請求項３１】 機能選択装置が、 ＡＣＳユニットの計算ユニットの２つのデータ出力ポー
トと２つのフィードバックデータ入力ポートの間に接続
された第１のデータ入力ゲートと、 計算ユニットの第２、第４と第５のデータ入力ポートと
に接続された第２のデータ入力ゲートと、 計算ユニットの第２、第４と第６のデータ入力ポートと
に接続された第３のデータ入力ゲートとを備え、 計算ユニットのフィードバックデータ入力ポートと、第
５および第６のデータ入力ポートに入力するデータ値を
選択するように動作可能である、請求項３０に記載のデ
ィジタル信号プロセッサ。 - 【請求項３２】 機能選択装置の第１の選択状態におい
て、第１のデータ入力ゲートは、計算ユニットから出力
されたデータをブロックし、計算ユニットの２つのフィ
ードバックデータ入力ポートに入力されたデータがゼロ
の値を有するようにし、一方、同時に第２のデータ入力
ゲートは、計算ユニットの第４の入力ポートに入力され
た遷移メトリックデータを計算ユニットの第５のデータ
入力に同時に入力されるようにし、同時に第３のデータ
入力ゲートは、計算ユニットの第２の入力ポートに入力
された遷移メトリックデータを計算ユニットの第６のデ
ータ入力ポートに同時に入力されるようにする、請求項
３１に記載のディジタル信号プロセッサ。 - 【請求項３３】 機能選択装置の第２の選択状態におい
て、第１のデータ入力ゲートは、データを計算ユニット
の出力から計算ユニットの２つのフィードバックデータ
入力ポートに通過させ、一方、同時に第２のデータ入力
ゲートは、計算ユニットの第２の入力ポートにおける遷
移メトリックデータ入力を計算ユニットの第５のデータ
入力部に同時に入力されるようにし、同時に第３のデー
タ入力ゲートは、計算ユニットの第４の入力ポートに入
力された遷移メトリックデータを計算ユニットの第６の
データ入力ポートに同時に入力されるようにする、請求
項３１に記載のディジタル信号プロセッサ。 - 【請求項３４】 ＬＬＲ値を計算し、計算したＬＬＲを
ＤＳＰの記憶装置に出力するためのＬｏｇ尤度比ユニッ
トをさらに備える、請求項２２から３３のいずれか一項
に記載のディジタル信号プロセッサ。 - 【請求項３５】 Ｌｏｇ尤度比ユニットが、キャッシュ
装置に接続され、第１のおよび第２の最大値の集合のデ
ータ要素がキャッシュ装置に格納されているとき、それ
らのデータ要素を検索するように動作可能であり、また
Ｌｏｇ尤度比ユニットによって生成された第１および第
２の最大値の連続する集合の要素をキャッシュ装置に格
納するように動作可能である、請求項３４に記載のディ
ジタル信号プロセッサ。 - 【請求項３６】 Ｌｏｇ尤度比ユニットが、 前記第１と、前記第２の最大値の集合と、その前記連続
する集合とを格納するように動作可能なキャッシュ装置
と、 それぞれが、前記キャッシュ装置のデータ出力ポートに
接続された第１のデータ入力ポートと、前記キャッシュ
装置のデータ出力ポートに接続された第２のデータ入力
ポートと、前記キャッシュ装置のデータ入力ポートに接
続されたデータ出力ポートとを有する２つの比較／選択
ユニットとを備え、 前記比較／選択ユニットの一方が、第１および第２のデ
ータ入力ポートで、前記キャッシュ装置から出力された
第１の最大値の前記集合の要素を受信するように動作可
能であり、前記比較／選択ユニットの他方が、第１およ
び第２のデータ入力ポートで前記キャッシュ装置から出
力された第２の最大値の前記集合の要素を受信するよう
に動作可能であり、前記各比較／選択ユニットが共存す
る第１および第２の入力を比較し、２つのうちの最大の
要素を前記出力ポートを介して出力するように動作可能
である、請求項３５に記載のディジタル信号プロセッ
サ。 - 【請求項３７】 Ｌｏｇ尤度比ユニットにおいて、前記
比較／選択ユニットから出力されたデータ要素が、最大
値のそれぞれ連続する集合の要素として格納するために
前記キャッシュ装置に入力される、請求項３６に記載の
ディジタル信号プロセッサ。 - 【請求項３８】 ２つの比較／選択ユニットのそれぞれ
のデータ要素出力ポートが、比較／選択ユニットの一方
の入力ポートにあるデータを比較／選択ユニットの他方
の入力ポートにあるデータから減算し、結果を出力する
ように動作可能である減算ユニットの第１および第２の
入力ポートのそれぞれ１つに接続される、請求項３７に
記載のディジタル信号プロセッサ。 - 【請求項３９】 Ｌｏｇ尤度比ユニットの各比較／選択
ユニットが、２つの比較／選択手段の前記第１および第
２の入力ポートに接続された減算ユニットを備え、減算
ユニットが前記第２の入力ポートに同時に入力されたデ
ータから、前記第１の入力ポートに入力されたデータを
減算し、結果の符号および絶対値を出力するように動作
可能である、請求項３６から３８のいずれか一項に記載
のディジタル信号プロセッサ。 - 【請求項４０】 各比較／選択ユニットが、比較／選択
ユニットの前記第１および第２の入力ポートにそれぞれ
接続された第１および第２の入力ポートを有する選択ユ
ニットを備え、選択ユニットが前記減算ユニットから出
力された符号を更なる入力として受信し、前記符号の値
に従って第１および第２の入力ポートの一つを介して入
力されたデータを出力するように動作可能な、請求項３
６から３９のいずれか一項に記載のディジタル信号プロ
セッサ。 - 【請求項４１】 各比較／選択ユニットが、実質的に ｌｎ（１＋ｅｘｐ（−Δ）） に等しい修正率を、前記選択ユニットの出力に加算する
ための修正装置を備え、上式で、Δは前記減算ユニット
から出力される結果の絶対値である、請求項３６から４
０のいずれか一項に記載のディジタル信号プロセッサ。 - 【請求項４２】 前記修正装置が、 複数の修正値を含み、前記減算ユニットの出力ポートに
接続された入力ポートと出力ポートとを有するルックア
ップテーブルと、 ルックアップテーブルの前記出力ポートに接続された第
１の入力ポートを有し、前記選択ユニットの出力ポート
に接続された第２の入力ポートを有する加算器手段とを
備え、 前記加算器手段が、前記選択ユニットの出力に前記ルッ
クアップテーブルから出力される修正項を加算するよう
に動作可能である、請求項３６から４１のいずれか一項
に記載のディジタル信号プロセッサ。 - 【請求項４３】 複数のＬｏｇ−ＭＡＰデコーダを備え
るターボコードデコーダであって、各Ｌｏｇ−ＭＡＰデ
コーダが、請求項１２から４７のいずれかに従って遷移
メトリック値（γ）を計算するためのブランチメトリッ
ク計算装置を備えるターボコードデコーダ。 - 【請求項４４】 複数のＬｏｇ−ＭＡＰデコーダを備え
るターボコードデコーダであって、各Ｌｏｇ−ＭＡＰデ
コーダが、請求項１から４３のいずれかに従って前記エ
ンコーダの経路メトリック値を計算するための経路メト
リック計算装置を備えるターボコードデコーダ。 - 【請求項４５】 複数のＬｏｇ−ＭＡＰデコーダを備え
るターボコードデコーダであって、各Ｌｏｇ−ＭＡＰデ
コーダが、請求項６から４９のいずれかに従って前記エ
ンコーダのＬｏｇ尤度比値を計算するためのＬｏｇ尤度
比ユニットを備えるターボコードデコーダ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP01401649.7 | 2001-06-21 | ||
| EP01401649A EP1271789B1 (en) | 2001-06-21 | 2001-06-21 | Log-MAP decoding |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003060512A true JP2003060512A (ja) | 2003-02-28 |
| JP2003060512A5 JP2003060512A5 (ja) | 2005-10-13 |
| JP4049620B2 JP4049620B2 (ja) | 2008-02-20 |
Family
ID=8182777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002179985A Expired - Fee Related JP4049620B2 (ja) | 2001-06-21 | 2002-06-20 | ビットシーケンスを復号するための方法および装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP1271789B1 (ja) |
| JP (1) | JP4049620B2 (ja) |
| AT (1) | ATE323341T1 (ja) |
| DE (1) | DE60118716T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008532402A (ja) * | 2005-03-03 | 2008-08-14 | ティーティーピー コム リミテッド | トレリス線図のバタフライ構造を用いたｍａｐ復号化のためのメトリック計算 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7043682B1 (en) | 2002-02-05 | 2006-05-09 | Arc International | Method and apparatus for implementing decode operations in a data processor |
| US6718504B1 (en) | 2002-06-05 | 2004-04-06 | Arc International | Method and apparatus for implementing a data processor adapted for turbo decoding |
| CN102142849B (zh) * | 2011-02-15 | 2014-07-30 | 无锡物联网产业研究院 | 一种维特比译码方法及维特比译码器 |
| CN113824452B (zh) * | 2021-11-23 | 2022-04-12 | 南京创芯慧联技术有限公司 | 基于网格图的译码方法、分量译码器和信道译码器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4802174A (en) * | 1986-02-19 | 1989-01-31 | Sony Corporation | Viterbi decoder with detection of synchronous or asynchronous states |
| US5295142A (en) * | 1989-07-18 | 1994-03-15 | Sony Corporation | Viterbi decoder |
| FR2669445B1 (fr) * | 1990-11-15 | 1993-01-08 | Alcatel Radiotelephone | Dispositif prevu pour le traitement de l'algorithme de viterbi comprenant un processeur et un operateur specialise. |
| US5442627A (en) * | 1993-06-24 | 1995-08-15 | Qualcomm Incorporated | Noncoherent receiver employing a dual-maxima metric generation process |
| DE69925852T2 (de) * | 1998-10-30 | 2006-05-04 | Broadcom Corp., Irvine | Übertragung mit nichtganzzahligen datenraten unter verwendung multiplexierter konstellationen |
| JP2002533991A (ja) * | 1998-12-18 | 2002-10-08 | テレフォンアクチーボラゲット エル エム エリクソン（パブル） | 高速帰納的最大復号化のための方法及び装置 |
-
2001
- 2001-06-21 EP EP01401649A patent/EP1271789B1/en not_active Expired - Lifetime
- 2001-06-21 AT AT01401649T patent/ATE323341T1/de not_active IP Right Cessation
- 2001-06-21 DE DE60118716T patent/DE60118716T2/de not_active Expired - Fee Related
-
2002
- 2002-06-20 JP JP2002179985A patent/JP4049620B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008532402A (ja) * | 2005-03-03 | 2008-08-14 | ティーティーピー コム リミテッド | トレリス線図のバタフライ構造を用いたｍａｐ復号化のためのメトリック計算 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1271789B1 (en) | 2006-04-12 |
| DE60118716T2 (de) | 2007-02-22 |
| EP1271789A1 (en) | 2003-01-02 |
| JP4049620B2 (ja) | 2008-02-20 |
| DE60118716D1 (de) | 2006-05-24 |
| ATE323341T1 (de) | 2006-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7116732B2 (en) | Method and apparatus for decoding a bit sequence | |
| JP3677257B2 (ja) | 畳込み復号装置 | |
| Sarkis et al. | Fast polar decoders: Algorithm and implementation | |
| CA2352206C (en) | Component decoder and method thereof in mobile communication system | |
| US8205145B2 (en) | High-speed add-compare-select (ACS) circuit | |
| EP1398881A1 (en) | Combined turbo-code/convolutional code decoder, in particular for mobile radio systems | |
| US6999531B2 (en) | Soft-decision decoding of convolutionally encoded codeword | |
| JP3280183B2 (ja) | 通信システムおよび情報処理方法 | |
| JP2001267938A (ja) | パラレル化されたスライディングウィンドウ処理によるｍａｐデコーディング | |
| JP2001352258A (ja) | 復号装置及び復号方法 | |
| JP2003318746A (ja) | 軟出力復号器 | |
| EP2339757A1 (en) | Power-reduced preliminary decoded bits in viterbi decoder | |
| US6877125B2 (en) | Devices and methods for estimating a series of symbols | |
| KR100876566B1 (ko) | 연산 회로 | |
| JP4049620B2 (ja) | ビットシーケンスを復号するための方法および装置 | |
| JP4269520B2 (ja) | 近似演算装置およびｍａｐ復号装置 | |
| US6910177B2 (en) | Viterbi decoder using restructured trellis | |
| JP2001352256A (ja) | 復号装置及び復号方法 | |
| JP2003060512A5 (ja) | ||
| CN103973319B (zh) | 全整数Turbo码迭代译码的方法和系统 | |
| Kamuf et al. | A simplified computational kernel for trellis-based decoding | |
| US8914716B2 (en) | Resource sharing in decoder architectures | |
| KR20010113792A (ko) | 재귀적 컨벌루션형 심벌들을 디코딩하기 위한 방법 및 장치 | |
| Werling | A Hardware Implementation of the Soft Output Viterbi Algorithm for Serially Concatenated Convolutional Codes | |
| YASMINE et al. | RTL Design and Implementation of TCM Decoders using Viterbi Decoder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050602 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050602 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070306 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070309 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071127 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |