JP2003060512A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2003060512A5 JP2003060512A5 JP2002179985A JP2002179985A JP2003060512A5 JP 2003060512 A5 JP2003060512 A5 JP 2003060512A5 JP 2002179985 A JP2002179985 A JP 2002179985A JP 2002179985 A JP2002179985 A JP 2002179985A JP 2003060512 A5 JP2003060512 A5 JP 2003060512A5
- Authority
- JP
- Japan
- Prior art keywords
- encoder
- metric value
- path metric
- transition
- encoder state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (45)
- 畳み込みエンコーダによって符号化し、雑音のあるチャネルを経て受信したビットシーケンスをLog−MAPアルゴリズムに従って復号する際に使用する畳み込みエンコーダの経路メトリック値を計算する方法であって、前記方法が
(i)第1のエンコーダ状態に関連する経路メトリック値に、前記第1のエンコーダ状態から第1の隣接エンコーダ状態への前記エンコーダの遷移に関連する第1の遷移メトリック値を加算し、それによって前記第1の隣接エンコーダ状態に対する第1の経路メトリック値を与えるステップと、
(ii)ステップ(i)と実質的に同時に、前記第1の状態と共存する第2のエンコーダ状態に関連する経路メトリック値に、前記第2のエンコーダ状態から前記第1の隣接エンコーダ状態への前記エンコーダの遷移に関連する第2の遷移メトリック値を加算し、それによって前記第1の隣接エンコーダ状態に対する第2の経路メトリック値を与えるステップと、
(iii)前記第1の隣接エンコーダ状態に対する前記第1の経路メトリック値を前記第1の隣接エンコーダ状態に対する前記第2の経路メトリック値と比較し、2つのうちの最大をその隣接エンコーダ状態に関連する経路メトリック値として選択するステップと、
(iv)前記第1のエンコーダ状態に関連する経路メトリック値に、前記第1のエンコーダ状態から前記第1の隣接エンコーダ状態と共存する第2の隣接エンコーダ状態への前記エンコーダの遷移に関連する前記第2の遷移メトリック値を加算し、それによって前記第2の隣接エンコーダ状態に対する第1の経路メトリック値を与えるステップと、
(v)ステップ(iv)と実質的に同時に、前記第2のエンコーダ状態に関連する経路メトリック値に、前記第2のエンコーダ状態から前記第2の隣接エンコーダ状態への前記エンコーダの遷移に関連する前記第2の遷移メトリック値を加算し、それによって前記第2の隣接エンコーダ状態に対する第2の経路メトリック値を与えるステップと、
(vi)前記第2の隣接エンコーダ状態に対する前記第1の経路メトリック値を、前記第2の隣接エンコーダ状態に対する前記第2の経路メトリック値と比較し、2つのうちの最大を第2の隣接エンコーダ状態に関連する経路メトリック値として選択するステップとを含み、
前記エンコーダ状態および前記隣接エンコーダ状態がトレリスバタフライを定義し、ステップ(i)、(ii)、(iii)のシーケンスが、それぞれステップ(iv)、(v)、(vi)のシーケンスと実質的に同時に実施される方法。 - 修正項、
ln(1+exp(−Δ))
が、所与の隣接エンコーダ状態に関連する経路メトリック値に加算され、上式で、Δは、前記所与の隣接エンコーダ状態の前記第1の経路メトリック値と前記所与の隣接エンコーダ状態の前記第2の経路メトリック値の差の絶対値である、請求項1に記載の方法。 - ステップ(i)から(vi)を、他の全ての共存するトレリスバタフライについて繰り返す、請求項1または2に記載の方法。
- 前記エンコーダ状態および前記隣接エンコーダ状態のすべてに対する経路メトリック値が、順方向再帰によって計算された順方向経路メトリクスであり、前記隣接エンコーダ状態のすべてが前記エンコーダ状態のすべてに後続する、請求項3に記載の方法。
- 前記エンコーダ状態および前記隣接エンコーダ状態のすべてに対する経路メトリック値が、逆方向再帰によって計算された逆方向経路メトリクスであり、前記隣接エンコーダ状態のすべてが前記エンコーダ状態のすべてに先行する、請求項3に記載の方法。
- 畳み込みエンコーダによって符号化し、雑音のあるチャネルを経て受信したビットシーケンスをLog−MAPアルゴリズムに従って復号する際に使用する畳み込みエンコーダの状態遷移のためのLog尤度比の値を計算する方法であって、前記方法が、第1の値のパリティビットに対応する遷移のみに関して実行されるステップ(i)から(iii)、および第2の値のパリティビットに対応する遷移のみに関して実行されるステップ(iv)から(vi)、すなわち、
(i)所与のトレリスバタフライの第1のエンコーダ状態に関連する順方向経路メトリック値に、前記第1のエンコーダ状態から前記バタフライの第1の隣接エンコーダ状態への前記エンコーダの順方向遷移に関連する第1の遷移メトリック値と、前記第1の隣接エンコーダ状態に関連する逆方向経路メトリック値とを加算して、第1の合計を与えるステップと、
(ii)ステップ(i)と実質的に同時に、前記第1の状態と共存する前記トレリスバタフライの第2のエンコーダ状態に関連する順方向経路メトリック値に、前記第2のエンコーダ状態から前記第1の隣接エンコーダ状態と共存する前記バタフライの第2の隣接エンコーダ状態への前記エンコーダの順方向遷移に関連する前記第1の遷移メトリック値と、前記第2の隣接エンコーダ状態に関連する逆方向経路メトリック値とを加算して、第2の合計を与えるステップと、
(iii)前記第1の合計と前記第2の合計とを比較し、2つのうちの最大値を第1の最大値として選択するステップと、
(iv)前記第2のエンコーダ状態に関連する順方向経路メトリック値に、前記第2のエンコーダ状態から前記第1の隣接エンコーダ状態への前記エンコーダの順方向遷移に関連する第2の遷移メトリック値と、前記第1の隣接エンコーダ状態に関連する逆方向経路メトリック値とを加算して、第3の合計を与えるステップと、
(v)ステップ(iv)と実質的に同時に、前記第1のエンコーダ状態に関連する順方向経路メトリック値に、前記第1のエンコーダ状態から前記第2の隣接エンコーダ状態への前記エンコーダの順方向遷移に関連する前記第2の遷移メトリック値と、前記第2の隣接エンコーダ状態に関連する逆方向経路メトリック値とを加算して、第4の合計を与えるステップと、
(vi)前記第3の合計と前記第4の合計とを比較し、2つのうちの最大値を第2の最大値として選択するステップとを含み、
ステップ(i)、(ii)、(iii)のシーケンスが、それぞれステップ(iv)、(v)、(vi)のシーケンスと実質的に同時に実行され、ステップ(i)から(vi)を他のすべての共存するトレリスバタフライのエンコーダ状態について繰り返して、第1の最大値の集合および第2の最大値の集合を与え、第2の最大値の前記集合の最大の要素を第1の最大値の前記集合の最大の要素から減算して、Log尤度比を与える方法。 - 第2の最大値の前記集合の最大の要素を、第1の最大値の前記集合の最大の要素から、
(i)第1の最大値の前記集合から2つの要素を選択し、前記2つの要素を比較し、2つのうちの最大値を第1の最大値の連続する集合の要素として選択するステップと、
(ii)ステップ(i)と実質的に同時に、第2の最大値の前記集合から2つの要素を選択し、前記2つの要素を比較し、2つのうちの最大値を第2の最大値の連続する集合の要素として選択するステップと、
(iii)第1および第2の最大値の前記集合のうちこれまでに選択していない要素のすべてについて、それぞれの集合の全要素が上記のように選択されるまで、ステップ(i)および(ii)を繰り返すステップと、
(iv)第1および第2の最大値の連続する各集合について、前記連続する集合のそれぞれが最終的にただ1つの要素しか有さなくなるまで、ステップ(i)から(iii)を繰り返すステップと、
(v)第1の最大値の前記連続する最終集合の1要素の値を第2の最大値の前記連続する最終集合の1要素の値から減算して、Log尤度比を与えるステップと、
に従って減算する、請求項6に記載のLog−尤度比値を計算する方法。 - 修正項、
ln(1+exp(−Δ))
が、この目的で比較した2つの数量の最大であるとして選択した数量に加算され、上式で、Δは、比較した前記数量の差の絶対値である、請求項7に記載の方法。 - 前記順方向経路メトリック値が、
(i)第1のエンコーダ状態に関連する経路メトリック値に、前記第1のエンコーダ状態から第1の隣接エンコーダ状態への前記エンコーダの遷移に関連する第1の遷移メトリック値を加算し、前記第1の隣接エンコーダ状態に対する第1の経路メトリック値を与えるステップと、
(ii)ステップ(i)と実質的に同時に、前記第1の状態と共存する第2のエンコーダ状態に関連する経路メトリック値に、前記第2のエンコーダ状態から前記第1の隣接エンコーダ状態への前記エンコーダの遷移に関連する第2の遷移メトリック値を加算し、前記第1の隣接エンコーダ状態に対する第2の経路メトリック値を与えるステップと、
(iii)前記第1の隣接エンコーダ状態に対する前記第1の経路メトリック値を、前記第1の隣接エンコーダ状態に対する前記第2の経路メトリック値と比較して、2つのうちの最大をその隣接エンコーダ状態に関連する経路メトリック値として選択するステップと、
(iv)前記第1のエンコーダ状態に関連する経路メトリック値に、前記第1のエンコーダ状態から前記第1の隣接エンコーダ状態と共存する第2の隣接エンコーダ状態への前記エンコーダの遷移に関連する前記第2の遷移メトリック値を加算し、前記第2の隣接エンコーダ状態に対する第1の経路メトリック値を与えるステップと、
(v)ステップ(iv)と実質的に同時に、前記第2のエンコーダ状態に関連する経路メトリック値に、前記第2のエンコーダ状態から前記第2の隣接エンコーダ状態への前記エンコーダの遷移に関連する前記第2の遷移メトリック値を加算し、前記第2の隣接エンコーダ状態に対する第2の経路メトリック値を与えるステップと、
(vi)前記第2の隣接エンコーダ状態に対する前記第1の経路メトリック値を、前記第2の隣接エンコーダ状態に対する前記第2の経路メトリック値と比較して、2つのうちの最大を第2の隣接エンコーダ状態に関連する経路メトリック値として選択するステップと、
を含む方法によって計算され、
前記エンコーダ状態および前記隣接エンコーダ状態のすべてに対する経路メトリック値が順方向再帰によって計算された順方向経路メトリクスであり、前記隣接エンコーダ状態のすべてが前記エンコーダ状態のすべてに後続し、ステップ(i)、(ii)、(iii)のシーケンスが、それぞれステップ(iv)、(v)、(vi)のシーケンスと実質的に同時に実行される、請求項6から8のいずれか一項に記載のLog−尤度比を計算する方法。 - 前記逆方向経路メトリック値が、
(i)第1のエンコーダ状態に関連する経路メトリック値に、前記第1のエンコーダ状態から第1の隣接エンコーダ状態への前記エンコーダの遷移に関連する第1の遷移メトリック値を加算し、前記第1の隣接エンコーダ状態に対する第1の経路メトリック値を与えるステップと、
(ii)ステップ(i)と実質的に同時に、前記第1の状態と共存する第2のエンコーダ状態に関連する経路メトリック値に、前記第2のエンコーダ状態から前記第1の隣接エンコーダ状態への前記エンコーダの遷移に関連する第2の遷移メトリック値を加算し、前記第1の隣接エンコーダ状態に対する第2の経路メトリック値を与えるステップと、
(iii)前記第1の隣接エンコーダ状態に対する前記第1の経路メトリック値を、前記第1の隣接エンコーダ状態に対する前記第2の経路メトリック値と比較して、2つのうちの最大を第1の隣接エンコーダ状態に関連する経路メトリック値として選択するステップと、
(iv)前記第1のエンコーダ状態に関連する経路メトリック値に、前記第1のエンコーダ状態から前記第1の隣接エンコーダ状態と共存する第2の隣接エンコーダ状態への前記エンコーダの遷移に関連する前記第2の遷移メトリック値を加算し、前記第2の隣接エンコーダ状態に対する第1の経路メトリック値を与えるステップと、
(v)ステップ(iv)と実質的に同時に、前記第2のエンコーダ状態に関連する経路メトリック値に、前記第2のエンコーダ状態から前記第2の隣接エンコーダ状態への前記エンコーダの遷移に関連する前記第2の遷移メトリック値を加算し、前記第2の隣接エンコーダ状態に対する第2の経路メトリック値を求めるステップと、
(vi)前記第2の隣接エンコーダ状態に対する前記第1の経路メトリック値を、前記第2の隣接エンコーダ状態に対する前記第2の経路メトリック値と比較して、2つのうちの最大を第2の隣接エンコーダ状態に関連する経路メトリック値として選択するステップと、
を含む方法によって計算され、
前記エンコーダ状態および前記隣接エンコーダ状態のすべてに対する経路メトリック値が、逆方向再帰によって計算された逆方向経路メトリクスであり、前記隣接エンコーダ状態のすべてが前記エンコーダ状態のすべてに先行し、ステップ(i)、(ii)、(iii)のシーケンスが、それぞれステップ(iv)、(v)、(vi)のシーケンスと実質的に同時に実行される、請求項6から8のいずれか一項に記載の、Log−尤度比を計算する方法。 - 前記エンコーダから出力されるパリティビットの前記第1の値が+1であり、前記エンコーダから出力されるパリティビットの前記第2の値が−1である、請求項1から10に記載の方法。
- それぞれシステマティック値−1およびパリティビット値−1のエンコーダからの出力に関連するエンコーダ遷移が、
γ(−1,−1)=0
の第1の遷移メトリック値に割り当てられ、
それぞれシステマティック値−1およびパリティビット値+1のエンコーダからの出力に関連するエンコーダ遷移が、
γ(−1,+1)=s1
の第2の遷移メトリック値に割り当てられ、
それぞれシステマティック値+1およびパリティビット値−1のエンコーダからの出力に関連するエンコーダ遷移が、
γ(+1,−1)=s2
の第3の遷移メトリック値に割り当てられ、
それぞれシステマティック値+1およびパリティビット値+1のエンコーダからの出力に関連するエンコーダ遷移が、前記第1および第2の遷移メトリック値の合計に等しい遷移メトリック値、γ(+1,+1)に割り当てられ、
項s1およびs2が、受信したビットシーケンスに関連する信号対雑音比と、エンコーダから出力されたビットに対応する、受信したパリティビットおよびシステマティックビットと、少なくともエンコーダ遷移のアプリオリ確率の推定値とに依存する、請求項11に記載の復号に使用する遷移メトリック値(γ)を計算する方法。 - γ(−1,+1)=4×SNR×yp、かつ
γ(+1,−1)=4×SNR×ys+zであり、
項SNRは、前記受信したビットシーケンスに関連する信号対雑音比であり、ypおよびysは、それぞれエンコーダから出力された前記ビットに対応する受信したパリティビットおよびシステマティックビットであり、項zは少なくとも、エンコーダ遷移のアプリオリ確率の推定値を表す、請求項12に記載の復号に使用する遷移メトリック値(γ)を計算する方法。 - 第1の最大値の前記集合と、第2の最大値の前記集合と、前記連続する集合とを格納するように動作可能なキャッシュ手段と、
それぞれが、前記キャッシュ手段のデータ出力ポートに接続された第1のデータ入力ポートと、前記キャッシュ手段のデータ出力ポートに接続された第2のデータ入力ポートと、前記キャッシュ手段のデータ入力ポートに接続されたデータ出力ポートとを有する2つの比較/選択手段と、
を備え、
前記比較/選択手段の一方が、第1および第2のデータ入力ポートで前記キャッシュ手段から出力された第1の最大値の前記集合の要素を受信するように動作可能であり、前記比較/選択手段の他方が、第1および第2のデータ入力ポートで前記キャッシュ手段から出力された第2の最大値の前記集合の要素を受信するように動作可能であり、前記各比較/選択手段が共存する第1および第2の入力を比較し、2つのうちの最大である要素を前記出力ポートを介して出力するように動作可能である、請求項7から10のいずれか一項に記載の方法に従ってLog−尤度比を計算する装置。 - いずれかの比較/選択手段から出力された要素を、最大値のそれぞれ連続する集合の要素として格納するために前記キャッシュ手段に入力する、請求項14に記載のLog尤度比を計算する装置。
- 各比較/選択手段の出力ポートが、減算手段の第1および第2の入力ポートの1つに接続され、前記減算手段が、他方の入力からの一方の入力を減算し、結果を出力するように動作可能である、請求項15に記載のLog尤度比を計算する装置。
- 各比較/選択手段が、比較/選択手段の前記第1および第2の入力ポートに接続された減算手段を備え、減算手段が前記第2の入力ポートに同時に入力されたデータから、前記第1の入力ポートに入力されたデータを減算し、結果の符号および絶対値を出力するように動作可能な、請求項14から16のいずれか一項に記載のLog尤度比を計算する装置。
- 各比較/選択手段が、前記比較/選択手段の前記第1および第2の入力ポートにそれぞれ接続された第1および第2の入力ポートを有する選択手段を備え、前記選択手段が、前記減算手段から出力された符号を更なる入力として受信し、前記符号の値に従って第1および第2の入力ポートの一方を介して入力されたデータを出力するように動作可能である、請求項17に記載のLog尤度比を計算するための装置。
- 各比較/選択手段が、実質的に
ln(1+exp(−Δ))
に等しい修正率を、前記選択手段の出力に加算するための修正手段を備え、
Δは前記減算手段から出力される結果の絶対値である、請求項18に記載のLog尤度比を計算する装置。 - 前記修正手段が、
複数の修正値を有し、前記減算手段の出力ポートに接続された入力ポートと出力ポートとを有するルックアップテーブルと、
前記ルックアップテーブルの前記出力ポートに接続された第1の入力ポートを有し、前記選択手段の出力ポートに接続された第2の入力ポートを有する加算手段と、
を含み、
前記加算手段が前記選択手段の出力に前記ルックアップテーブルから出力される修正項を加算するように動作可能である、請求項19に記載のLog尤度比を計算する装置。 - いずれかの比較/選択手段から出力された要素が、最大値のそれぞれ連続する集合の要素として格納するために前記キャッシュ手段に入力され、前記キャッシュ手段の以前に選択された要素を上書きする、請求項14から20のいずれか一項に記載のLog−尤度比を計算する装置。
- 畳み込みエンコーダによって符号化し、雑音のあるチャネルを経て受信した、符号化されたビットシーケンスを復号する際に使用する畳み込みエンコーダの経路メトリック値を、請求項1から21のいずれか一項に従って計算するためのディジタル信号プロセッサであって、プロセッサが
前記ビットシーケンスに関するデータを前記ディジタル信号プロセッサの記憶装置から受信し、畳み込みエンコーダの状態間の遷移を表す遷移メトリック値を計算し、これら計算されたメトリック値を出力するための遷移メトリック計算ユニットと、
前記計算された遷移メトリック値を受信し、前記計算された遷移メトリック値から導出された経路メトリック値を受信し、前記経路メトリック値および前記遷移メトリック値から、更新された経路メトリック値を導出し、これら更新された経路メトリック値を出力するための加算−比較−選択(ACS)ユニットと、を備え、
更新された経路メトリック値が本発明の第1の実施形態の方法に従って導出されるディジタル信号プロセッサ。 - 遷移メトリック計算ユニットが、請求項12または13に従って遷移メトリック値(γ)を計算する方法を用いる、請求項22に記載のディジタル信号プロセッサ。
- 遷移メトリック計算ユニットが、計算された遷移メトリック値を、ディジタル信号プロセッサから遷移メトリック値を受信する目的でACSユニットも接続されるディジタル信号プロセッサの記憶装置に出力するように動作可能である、請求項23に記載のディジタル信号プロセッサ。
- ACSユニットが、ディジタル信号プロセッサの記憶装置から経路メトリック値および遷移メトリック値を受信し、前記記憶装置に格納するため、そこへ更新された経路メトリック値を出力するように動作可能である、請求項24に記載のディジタル信号プロセッサ。
- 遷移メトリックキャッシュを有し、メトリック計算ユニットは、計算された遷移メトリック値を遷移メトリックキャッシュに出力し格納するように動作可能であり、ACSユニットは、前記遷移メトリックキャッシュからこれら遷移メトリック値を受信するように動作可能である、請求項22から25のいずれか一項に記載のディジタル信号プロセッサ。
- 追加のキャッシュ装置を備え、その内部で、ACSユニットがACSユニットによって計算されたデータ値を検索可能に格納するように動作可能である、請求項22から26のいずれか一項に記載のディジタル信号プロセッサ。
- ACSユニットが、
いくつかのデータ入力ポートと2つのデータ出力ポートを有する計算ユニットを含み、
計算ユニットが、経路メトリック値を、データ入力ポートで同時に受信した遷移メトリックデータ値に加算して、更新された経路メトリック値の2つの共存する対を与え、それぞれの共存する対の中で前記更新された経路メトリック値を比較し、前記2つのデータ出力ポートに、それぞれの共存する対の最大経路メトリック値を出力するように動作可能である、請求項22から27のいずれか一項に記載のディジタル信号プロセッサ。 - 計算ユニットが、経路メトリックデータ値を受信するための第1のデータ入力ポートと、遷移メトリックデータ値を受信するための第2のデータ入力ポートと、経路メトリックデータ値を受信するための第3のデータ入力ポートと、遷移メトリックデータ値を受信するための第4のデータ入力ポートとを備える、請求項28に記載のディジタル信号プロセッサ。
- ACSユニットが、ACSの機能を、更新された経路メトリクスを生成する機能、またはLog尤度比(LLR)の値を計算する際に使用する最大値の第1および第2の集合の要素を生成する機能として選択するように動作可能な機能選択装置を備える、請求項22から29のいずれか一項に記載のディジタル信号プロセッサ。
- 機能選択装置が、
ACSユニットの計算ユニットの2つのデータ出力ポートと2つのフィードバックデータ入力ポートの間に接続された第1のデータ入力ゲートと、
計算ユニットの第2、第4と第5のデータ入力ポートとに接続された第2のデータ入力ゲートと、
計算ユニットの第2、第4と第6のデータ入力ポートとに接続された第3のデータ入力ゲートとを備え、
計算ユニットのフィードバックデータ入力ポートと、第5および第6のデータ入力ポートに入力するデータ値を選択するように動作可能である、請求項30に記載のディジタル信号プロセッサ。 - 機能選択装置の第1の選択状態において、第1のデータ入力ゲートは、計算ユニットから出力されたデータをブロックし、計算ユニットの2つのフィードバックデータ入力ポートに入力されたデータがゼロの値を有するようにし、一方、同時に第2のデータ入力ゲートは、計算ユニットの第4の入力ポートに入力された遷移メトリックデータを計算ユニットの第5のデータ入力に同時に入力されるようにし、同時に第3のデータ入力ゲートは、計算ユニットの第2の入力ポートに入力された遷移メトリックデータを計算ユニットの第6のデータ入力ポートに同時に入力されるようにする、請求項31に記載のディジタル信号プロセッサ。
- 機能選択装置の第2の選択状態において、第1のデータ入力ゲートは、データを計算ユニットの出力から計算ユニットの2つのフィードバックデータ入力ポートに通過させ、一方、同時に第2のデータ入力ゲートは、計算ユニットの第2の入力ポートにおける遷移メトリックデータ入力を計算ユニットの第5のデータ入力部に同時に入力されるようにし、同時に第3のデータ入力ゲートは、計算ユニットの第4の入力ポートに入力された遷移メトリックデータを計算ユニットの第6のデータ入力ポートに同時に入力されるようにする、請求項31に記載のディジタル信号プロセッサ。
- LLR値を計算し、計算したLLRをDSPの記憶装置に出力するためのLog尤度比ユニットをさらに備える、請求項22から33のいずれか一項に記載のディジタル信号プロセッサ。
- Log尤度比ユニットが、キャッシュ装置に接続され、第1のおよび第2の最大値の集合のデータ要素がキャッシュ装置に格納されているとき、それらのデータ要素を検索するように動作可能であり、またLog尤度比ユニットによって生成された第1および第2の最大値の連続する集合の要素をキャッシュ装置に格納するように動作可能である、請求項34に記載のディジタル信号プロセッサ。
- Log尤度比ユニットが、
前記第1と、前記第2の最大値の集合と、その前記連続する集合とを格納するように動作可能なキャッシュ装置と、
それぞれが、前記キャッシュ装置のデータ出力ポートに接続された第1のデータ入力ポートと、前記キャッシュ装置のデータ出力ポートに接続された第2のデータ入力ポートと、前記キャッシュ装置のデータ入力ポートに接続されたデータ出力ポートとを有する2つの比較/選択ユニットとを備え、
前記比較/選択ユニットの一方が、第1および第2のデータ入力ポートで、前記キャッシュ装置から出力された第1の最大値の前記集合の要素を受信するように動作可能であり、前記比較/選択ユニットの他方が、第1および第2のデータ入力ポートで前記キャッシュ装置から出力された第2の最大値の前記集合の要素を受信するように動作可能であり、前記各比較/選択ユニットが共存する第1および第2の入力を比較し、2つのうちの最大の要素を前記出力ポートを介して出力するように動作可能である、請求項35に記載のディジタル信号プロセッサ。 - Log尤度比ユニットにおいて、前記比較/選択ユニットから出力されたデータ要素が、最大値のそれぞれ連続する集合の要素として格納するために前記キャッシュ装置に入力される、請求項36に記載のディジタル信号プロセッサ。
- 2つの比較/選択ユニットのそれぞれのデータ要素出力ポートが、比較/選択ユニットの一方の入力ポートにあるデータを比較/選択ユニットの他方の入力ポートにあるデータから減算し、結果を出力するように動作可能である減算ユニットの第1および第2の入力ポートのそれぞれ1つに接続される、請求項37に記載のディジタル信号プロセッサ。
- Log尤度比ユニットの各比較/選択ユニットが、2つの比較/選択手段の前記第1および第2の入力ポートに接続された減算ユニットを備え、減算ユニットが前記第2の入力ポートに同時に入力されたデータから、前記第1の入力ポートに入力されたデータを減算し、結果の符号および絶対値を出力するように動作可能である、請求項36から38のいずれか一項に記載のディジタル信号プロセッサ。
- 各比較/選択ユニットが、比較/選択ユニットの前記第1および第2の入力ポートにそれぞれ接続された第1および第2の入力ポートを有する選択ユニットを備え、選択ユニットが前記減算ユニットから出力された符号を更なる入力として受信し、前記符号の値に従って第1および第2の入力ポートの一つを介して入力されたデータを出力するように動作可能な、請求項36から39のいずれか一項に記載のディジタル信号プロセッサ。
- 各比較/選択ユニットが、実質的に
ln(1+exp(−Δ))
に等しい修正率を、前記選択ユニットの出力に加算するための修正装置を備え、
上式で、Δは前記減算ユニットから出力される結果の絶対値である、請求項36から40のいずれか一項に記載のディジタル信号プロセッサ。 - 前記修正装置が、
複数の修正値を含み、前記減算ユニットの出力ポートに接続された入力ポートと出力ポートとを有するルックアップテーブルと、
ルックアップテーブルの前記出力ポートに接続された第1の入力ポートを有し、前記選択ユニットの出力ポートに接続された第2の入力ポートを有する加算器手段とを備え、
前記加算器手段が、前記選択ユニットの出力に前記ルックアップテーブルから出力される修正項を加算するように動作可能である、請求項36から41のいずれか一項に記載のディジタル信号プロセッサ。 - 複数のLog−MAPデコーダを備えるターボコードデコーダであって、各Log−MAPデコーダが、請求項12から47のいずれかに従って遷移メトリック値(γ)を計算するためのブランチメトリック計算装置を備えるターボコードデコーダ。
- 複数のLog−MAPデコーダを備えるターボコードデコーダであって、各Log−MAPデコーダが、請求項1から43のいずれかに従って前記エンコーダの経路メトリック値を計算するための経路メトリック計算装置を備えるターボコードデコーダ。
- 複数のLog−MAPデコーダを備えるターボコードデコーダであって、各Log−MAPデコーダが、請求項6から49のいずれかに従って前記エンコーダのLog尤度比値を計算するためのLog尤度比ユニットを備えるターボコードデコーダ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01401649A EP1271789B1 (en) | 2001-06-21 | 2001-06-21 | Log-MAP decoding |
EP01401649.7 | 2001-06-21 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003060512A JP2003060512A (ja) | 2003-02-28 |
JP2003060512A5 true JP2003060512A5 (ja) | 2005-10-13 |
JP4049620B2 JP4049620B2 (ja) | 2008-02-20 |
Family
ID=8182777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002179985A Expired - Fee Related JP4049620B2 (ja) | 2001-06-21 | 2002-06-20 | ビットシーケンスを復号するための方法および装置 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP1271789B1 (ja) |
JP (1) | JP4049620B2 (ja) |
AT (1) | ATE323341T1 (ja) |
DE (1) | DE60118716T2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7043682B1 (en) | 2002-02-05 | 2006-05-09 | Arc International | Method and apparatus for implementing decode operations in a data processor |
US6718504B1 (en) | 2002-06-05 | 2004-04-06 | Arc International | Method and apparatus for implementing a data processor adapted for turbo decoding |
GB0504483D0 (en) | 2005-03-03 | 2005-04-13 | Ttp Communications Ltd | Trellis calculations |
CN102142849B (zh) * | 2011-02-15 | 2014-07-30 | 无锡物联网产业研究院 | 一种维特比译码方法及维特比译码器 |
CN113824452B (zh) * | 2021-11-23 | 2022-04-12 | 南京创芯慧联技术有限公司 | 基于网格图的译码方法、分量译码器和信道译码器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4802174A (en) * | 1986-02-19 | 1989-01-31 | Sony Corporation | Viterbi decoder with detection of synchronous or asynchronous states |
US5295142A (en) * | 1989-07-18 | 1994-03-15 | Sony Corporation | Viterbi decoder |
FR2669445B1 (fr) * | 1990-11-15 | 1993-01-08 | Alcatel Radiotelephone | Dispositif prevu pour le traitement de l'algorithme de viterbi comprenant un processeur et un operateur specialise. |
US5442627A (en) * | 1993-06-24 | 1995-08-15 | Qualcomm Incorporated | Noncoherent receiver employing a dual-maxima metric generation process |
ATE298161T1 (de) * | 1998-10-30 | 2005-07-15 | Broadcom Corp | Übertragung mit nichtganzzahligen datenraten unter verwendung multiplexierter konstellationen |
JP2002533991A (ja) * | 1998-12-18 | 2002-10-08 | テレフォンアクチーボラゲット エル エム エリクソン(パブル) | 高速帰納的最大復号化のための方法及び装置 |
-
2001
- 2001-06-21 AT AT01401649T patent/ATE323341T1/de not_active IP Right Cessation
- 2001-06-21 EP EP01401649A patent/EP1271789B1/en not_active Expired - Lifetime
- 2001-06-21 DE DE60118716T patent/DE60118716T2/de not_active Expired - Fee Related
-
2002
- 2002-06-20 JP JP2002179985A patent/JP4049620B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7116732B2 (en) | Method and apparatus for decoding a bit sequence | |
US6445755B1 (en) | Two-step soft output viterbi algorithm decoder using modified trace back | |
AU762877B2 (en) | Component decoder and method thereof in mobile communication system | |
US7636879B2 (en) | Error correction decoder | |
US6999531B2 (en) | Soft-decision decoding of convolutionally encoded codeword | |
US7107509B2 (en) | Higher radix Log MAP processor | |
US6070263A (en) | Circuit for use in a Viterbi decoder | |
JP5075642B2 (ja) | トレリス線図のバタフライ構造を用いたmap復号化のためのメトリック計算 | |
KR100876566B1 (ko) | 연산 회로 | |
JP2003060512A5 (ja) | ||
JP4269520B2 (ja) | 近似演算装置およびmap復号装置 | |
US7143335B2 (en) | Add-compare-select arithmetic unit for Viterbi decoder | |
JP4049620B2 (ja) | ビットシーケンスを復号するための方法および装置 | |
JP4765863B2 (ja) | 復号器及びその復号方法 | |
US20050138535A1 (en) | Method and system for branch metric calculation in a viterbi decoder | |
JP2591332B2 (ja) | 誤り訂正復号装置 | |
Kamuf et al. | A simplified computational kernel for trellis-based decoding | |
JP3342424B2 (ja) | ブランチメトリック演算装置及びビタビ復号装置 | |
US7779339B2 (en) | ACS circuit | |
KR20020066759A (ko) | 터보디코더용 맵알고리즘 구현 프로세서 및 맵알고리즘구현방법 | |
KR100945155B1 (ko) | 비터비 복호기에서 2 비트 레벨 파이프라인구조를 사용한고속 가산-비교-선택 연산 장치 | |
JP2001094440A (ja) | 誤り訂正復号器 | |
JP3963845B2 (ja) | 軟判定ビタビ復号方法および装置 | |
KR20070050716A (ko) | 복호기의 상태 메트릭 정규화 장치 및 방법 |