JP2003060435A - Ｌｃ発振回路およびこれを用いたｐｌｌ回路 - Google Patents
Ｌｃ発振回路およびこれを用いたｐｌｌ回路Info
- Publication number
- JP2003060435A JP2003060435A JP2001245136A JP2001245136A JP2003060435A JP 2003060435 A JP2003060435 A JP 2003060435A JP 2001245136 A JP2001245136 A JP 2001245136A JP 2001245136 A JP2001245136 A JP 2001245136A JP 2003060435 A JP2003060435 A JP 2003060435A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- coil
- oscillation
- capacitor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 ワイヤボンドするノードに保護ダイオードを
付加した場合、この保護ダイオードが直列抵抗を有する
寄生容量を持つために、共振回路を構成するコンデンサ
Ｃが合成容量としては寄生抵抗の大きなものとなってし
まう。 【解決手段】 ＬＣの並列共振回路および負性コンダク
タンス回路１９からなるＬＣ発振回路において、静電破
壊対策の保護素子（本例では、保護ダイオード２９，３
０）を共振回路のコイルＬの中点に電気的に結合するこ
とで、静電保護素子の寄生抵抗に起因する余剰のノイズ
を発生したり、余剰の回路電流を強いることなく、回路
素子を静電気から保護する。
付加した場合、この保護ダイオードが直列抵抗を有する
寄生容量を持つために、共振回路を構成するコンデンサ
Ｃが合成容量としては寄生抵抗の大きなものとなってし
まう。 【解決手段】 ＬＣの並列共振回路および負性コンダク
タンス回路１９からなるＬＣ発振回路において、静電破
壊対策の保護素子（本例では、保護ダイオード２９，３
０）を共振回路のコイルＬの中点に電気的に結合するこ
とで、静電保護素子の寄生抵抗に起因する余剰のノイズ
を発生したり、余剰の回路電流を強いることなく、回路
素子を静電気から保護する。
Description
【０００１】
【発明の属する技術分野】本発明は、コイル（Ｌ）とコ
ンデンサ（Ｃ）との並列共振回路を含むＬＣ発振回路お
よびこれを用いたＰＬＬ(phase locked loop ;位相ロッ
クループ)回路に関し、特に回路素子を静電破壊から保
護するための静電保護素子を有するＬＣ発振回路および
これを電圧制御発振器(voltage controlled oscillator
;ＶＣＯ)として用いたＰＬＬ回路に関する。
ンデンサ（Ｃ）との並列共振回路を含むＬＣ発振回路お
よびこれを用いたＰＬＬ(phase locked loop ;位相ロッ
クループ)回路に関し、特に回路素子を静電破壊から保
護するための静電保護素子を有するＬＣ発振回路および
これを電圧制御発振器(voltage controlled oscillator
;ＶＣＯ)として用いたＰＬＬ回路に関する。
【０００２】
【従来の技術】ＬＣ発振回路は、図４に示すように、コ
イルＬとコンデンサＣとの並列共振回路に、コイルＬお
よびコンデンサＣの直列抵抗ＲＬ，ＲＣに起因する減衰
を補うための負性コンダクタンス回路−Ｇが連結された
回路と解釈することができる。直列抵抗ＲＬ，ＲＣを有
するコイルＬとコンデンサＣとの並列共振回路の共振周
波数付近でのインピーダンスは、 ＲＰ＝（Ｌ／Ｃ）／（ＲＬ＋ＲＣ） ……（１） なる値を持つ抵抗と純粋なコイルＬおよびコンデンサＣ
の３回路素子の並列回路（図５を参照）のそれと近似的
に等しい。
イルＬとコンデンサＣとの並列共振回路に、コイルＬお
よびコンデンサＣの直列抵抗ＲＬ，ＲＣに起因する減衰
を補うための負性コンダクタンス回路−Ｇが連結された
回路と解釈することができる。直列抵抗ＲＬ，ＲＣを有
するコイルＬとコンデンサＣとの並列共振回路の共振周
波数付近でのインピーダンスは、 ＲＰ＝（Ｌ／Ｃ）／（ＲＬ＋ＲＣ） ……（１） なる値を持つ抵抗と純粋なコイルＬおよびコンデンサＣ
の３回路素子の並列回路（図５を参照）のそれと近似的
に等しい。
【０００３】したがって、減衰が補償され、発振が持続
する発振条件は、 ｜Ｇ｜＝1/ＲＰ＝（ＲＬ＋ＲＣ）／（Ｌ／Ｃ） …（２） となる。（１）式および（２）式は、寄生抵抗が大きい
ほど発振に必要な負性コンダクタンスが大きくなること
を示している。これは一般に回路電流の増大を招く。
する発振条件は、 ｜Ｇ｜＝1/ＲＰ＝（ＲＬ＋ＲＣ）／（Ｌ／Ｃ） …（２） となる。（１）式および（２）式は、寄生抵抗が大きい
ほど発振に必要な負性コンダクタンスが大きくなること
を示している。これは一般に回路電流の増大を招く。
【０００４】また、抵抗ＲＰと負性コンダクタンス回路
−Ｇは、図６に示すように、各々独立な白色電流ノイズ
ＩＮ（ＲＰ），ＩＮ（Ｇ）を発生している。その大きさ
は、 ＩＮ（ＲＰ）2 ＝４ｋＴ・ＲＰ ……（３） ＩＮ（Ｇ）2 ＝Ｆ・４ｋＴ／Ｇ ＝Ｆ・４ｋＴ・ＲＰ ……（４） である。ここで、Ｆは負性コンダクタンス回路−Ｇがア
クティブ回路であるための余剰係数で、１よりも大きな
実数である。また、ｋはボルツマン定数、Ｔは絶対温度
である。
−Ｇは、図６に示すように、各々独立な白色電流ノイズ
ＩＮ（ＲＰ），ＩＮ（Ｇ）を発生している。その大きさ
は、 ＩＮ（ＲＰ）2 ＝４ｋＴ・ＲＰ ……（３） ＩＮ（Ｇ）2 ＝Ｆ・４ｋＴ／Ｇ ＝Ｆ・４ｋＴ・ＲＰ ……（４） である。ここで、Ｆは負性コンダクタンス回路−Ｇがア
クティブ回路であるための余剰係数で、１よりも大きな
実数である。また、ｋはボルツマン定数、Ｔは絶対温度
である。
【０００５】共振角周波数ω0 とΔωだけ異なる角周波
数に対する純粋なＬＣ並列共振回路のインピーダンスＺ
（Δω）は、 Ｚ（Δω） ＝１／（Ｃ・Δω） ……（５） である。そこに（３）式、（４）式で表されるノイズ電
流が注入されて生じるノイズ電圧ＶＮは、 ＶＮ（Δω）2 ＝(1＋Ｆ)ｋＴ／(ＲＰ・Ｃ2 ・Δω2 ) ＝(1＋Ｆ)ｋＴ(ＲＬ+ＲＣ)(Δω／ω0) …（６） となる。（６）式は、寄生抵抗が大きいほどノイズが大
きくなり、発振信号の純度が低下することを示してい
る。
数に対する純粋なＬＣ並列共振回路のインピーダンスＺ
（Δω）は、 Ｚ（Δω） ＝１／（Ｃ・Δω） ……（５） である。そこに（３）式、（４）式で表されるノイズ電
流が注入されて生じるノイズ電圧ＶＮは、 ＶＮ（Δω）2 ＝(1＋Ｆ)ｋＴ／(ＲＰ・Ｃ2 ・Δω2 ) ＝(1＋Ｆ)ｋＴ(ＲＬ+ＲＣ)(Δω／ω0) …（６） となる。（６）式は、寄生抵抗が大きいほどノイズが大
きくなり、発振信号の純度が低下することを示してい
る。
【０００６】今日では、半導体の中にＬＣ発振回路を作
り込む必要性が高まっているが、その発振信号に非常に
高い純度が要求される場合や非常に省電力化が求められ
ている場合には、そのために必要な寄生抵抗の十分小さ
いコイルＬを半導体基板上に集積することができず、ボ
ンディングワイヤやパッケージリードをコイルＬとして
使うことが行われている。その場合、従来は、回路素子
を静電破壊から保護するために静電保護素子（一般的に
は、ダイオード）を、ワイヤボンドするノードに付加す
る構成を採っていた。
り込む必要性が高まっているが、その発振信号に非常に
高い純度が要求される場合や非常に省電力化が求められ
ている場合には、そのために必要な寄生抵抗の十分小さ
いコイルＬを半導体基板上に集積することができず、ボ
ンディングワイヤやパッケージリードをコイルＬとして
使うことが行われている。その場合、従来は、回路素子
を静電破壊から保護するために静電保護素子（一般的に
は、ダイオード）を、ワイヤボンドするノードに付加す
る構成を採っていた。
【０００７】
【発明が解決しようとする課題】しかしながら、ワイヤ
ボンドするノードに例えばダイオードを静電保護素子と
して付加する構成を採った場合には、この保護ダイオー
ドが直列抵抗を有する寄生容量を持つために、共振回路
を構成するコンデンサＣが合成容量としては寄生抵抗の
大きなものとなってしまう。そのため、発振信号の純度
が十分に得られなかったり、省電力化が十分に図れない
という課題があった。
ボンドするノードに例えばダイオードを静電保護素子と
して付加する構成を採った場合には、この保護ダイオー
ドが直列抵抗を有する寄生容量を持つために、共振回路
を構成するコンデンサＣが合成容量としては寄生抵抗の
大きなものとなってしまう。そのため、発振信号の純度
が十分に得られなかったり、省電力化が十分に図れない
という課題があった。
【０００８】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、きわめて純度の高い
発振信号を得ることができるとともに、省電力化を十分
に図ることが可能なＬＣ発振回路およびこれを用いたＰ
ＬＬ回路を提供することにある。
であり、その目的とするところは、きわめて純度の高い
発振信号を得ることができるとともに、省電力化を十分
に図ることが可能なＬＣ発振回路およびこれを用いたＰ
ＬＬ回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明によるＬＣ発振回
路は、コイルおよびコンデンサが並列に接続されてなる
並列共振回路と、コイルおよびコンデンサの直列抵抗に
起因する減衰を補償する差動の負性コンダクタンス回路
と、コイルの中点に電気的に結合された静電保護素子と
を備えた構成となっている。そして、このＬＣ発振回路
は、ＲＦシンセサイザーやクロックシンセサイザーやク
ロックリカバリー回路などを構成するＰＬＬ回路におい
て、その電圧制御発振器として用いられる。
路は、コイルおよびコンデンサが並列に接続されてなる
並列共振回路と、コイルおよびコンデンサの直列抵抗に
起因する減衰を補償する差動の負性コンダクタンス回路
と、コイルの中点に電気的に結合された静電保護素子と
を備えた構成となっている。そして、このＬＣ発振回路
は、ＲＦシンセサイザーやクロックシンセサイザーやク
ロックリカバリー回路などを構成するＰＬＬ回路におい
て、その電圧制御発振器として用いられる。
【００１０】上記構成のＬＣ発振回路またはこれを電圧
制御発振器として用いたＰＬＬ回路において、静電保護
素子が電気的に結合されたコイルの中点は電圧の振動し
ない部位である。したがって、静電保護素子の寄生容量
と直列抵抗は差動の発振動作に何ら寄与しない。その結
果、静電保護素子の寄生抵抗に起因する余剰のノイズを
発生したり、余剰の回路電流を強いることがない。
制御発振器として用いたＰＬＬ回路において、静電保護
素子が電気的に結合されたコイルの中点は電圧の振動し
ない部位である。したがって、静電保護素子の寄生容量
と直列抵抗は差動の発振動作に何ら寄与しない。その結
果、静電保護素子の寄生抵抗に起因する余剰のノイズを
発生したり、余剰の回路電流を強いることがない。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１２】図１は、本発明の第１実施形態に係るＬＣ
発振回路の回路構成を示す回路図である。図１におい
て、半導体ＩＣチップ（ダイ）１１上には第１，第２の
パッド（ＰＡＤ）１２，１３が形成されている。これら
パッド１２，１３とモールド１４上の電極１５との間に
は２本のワイヤ１６，１７がボンディングされている。
ボンディングワイヤ１６，１７は寄生抵抗がきわめて小
さく、ダイオード１，第２のパッド１２，１３間に接続
されるコンデンサ１８と共にＬＣ並列共振回路を構成す
るコイルＬとして用いられる。ここで、ボンディングワ
イヤ１６，１７の各インダクタンスが等しいとすれば、
電極１５はＬＣ並列共振回路を構成するコイルＬの中点
となる。
発振回路の回路構成を示す回路図である。図１におい
て、半導体ＩＣチップ（ダイ）１１上には第１，第２の
パッド（ＰＡＤ）１２，１３が形成されている。これら
パッド１２，１３とモールド１４上の電極１５との間に
は２本のワイヤ１６，１７がボンディングされている。
ボンディングワイヤ１６，１７は寄生抵抗がきわめて小
さく、ダイオード１，第２のパッド１２，１３間に接続
されるコンデンサ１８と共にＬＣ並列共振回路を構成す
るコイルＬとして用いられる。ここで、ボンディングワ
イヤ１６，１７の各インダクタンスが等しいとすれば、
電極１５はＬＣ並列共振回路を構成するコイルＬの中点
となる。
【００１３】差動の負性コンダクタンス回路１９は、Ｌ
Ｃ並列共振回路のＬ，Ｃの直列抵抗に起因する減衰を補
償するために設けられている。この負性コンダクタンス
回路１９は、ソースが共通に接続されたＭＯＳトランジ
スタ２０，２１と、これらＭＯＳトランジスタ２０，２
１のドレインと正電源ライン２２との間に接続された電
流源２３，２４と、ＭＯＳトランジスタ２０，２１のソ
ース共通接続点と負電源ライン２５との間に接続された
抵抗２６とから構成されている。
Ｃ並列共振回路のＬ，Ｃの直列抵抗に起因する減衰を補
償するために設けられている。この負性コンダクタンス
回路１９は、ソースが共通に接続されたＭＯＳトランジ
スタ２０，２１と、これらＭＯＳトランジスタ２０，２
１のドレインと正電源ライン２２との間に接続された電
流源２３，２４と、ＭＯＳトランジスタ２０，２１のソ
ース共通接続点と負電源ライン２５との間に接続された
抵抗２６とから構成されている。
【００１４】この負性コンダクタンス回路１９におい
て、ＭＯＳトランジスタ２０のドレインおよびＭＯＳト
ランジスタ２１のゲートが第１のパッド１２に接続さ
れ、ＭＯＳトランジスタ２０のゲートおよびＭＯＳトラ
ンジスタ２１のドレインが第２のパッド１３に接続され
ている。その結果、負性コンダクタンス回路１９の差動
の出力端間、即ちＭＯＳトランジスタ２０，２１の各ド
レイン（ゲート）間に上記ＬＣ並列共振回路が接続され
たことになる。
て、ＭＯＳトランジスタ２０のドレインおよびＭＯＳト
ランジスタ２１のゲートが第１のパッド１２に接続さ
れ、ＭＯＳトランジスタ２０のゲートおよびＭＯＳトラ
ンジスタ２１のドレインが第２のパッド１３に接続され
ている。その結果、負性コンダクタンス回路１９の差動
の出力端間、即ちＭＯＳトランジスタ２０，２１の各ド
レイン（ゲート）間に上記ＬＣ並列共振回路が接続され
たことになる。
【００１５】半導体ＩＣチップ１１上にはさらに第３の
パッド２７が形成されている。この第３のパッド２７と
電極１５との間にもワイヤ２８がボンディングされてい
る。これにより、第３のパッド２７はＬＣ並列共振回路
を構成するコイルの中点に接続されたことになる。第３
のパッド２７と電源ライン２２，２５との間には静電保
護素子、例えば保護ダイオード２９，３０が接続されて
いる。具体的には、保護ダイオード２９のアノードおよ
び保護ダイオード３０のカソードが第３のパッド２７に
接続され、保護ダイオード２９のカソードが正電源ライ
ン２２に、保護ダイオード３０のアノードが負電源ライ
ン２５にそれぞれ接続されている。
パッド２７が形成されている。この第３のパッド２７と
電極１５との間にもワイヤ２８がボンディングされてい
る。これにより、第３のパッド２７はＬＣ並列共振回路
を構成するコイルの中点に接続されたことになる。第３
のパッド２７と電源ライン２２，２５との間には静電保
護素子、例えば保護ダイオード２９，３０が接続されて
いる。具体的には、保護ダイオード２９のアノードおよ
び保護ダイオード３０のカソードが第３のパッド２７に
接続され、保護ダイオード２９のカソードが正電源ライ
ン２２に、保護ダイオード３０のアノードが負電源ライ
ン２５にそれぞれ接続されている。
【００１６】以上の説明から明らかなように、上記構成
の第１実施形態に係るＬＣ発振回路では、静電保護素子
である保護ダイオード２９，３０を、ＬＣ並列共振回路
を構成するコイルＬの中点（電極１５）に、第３のパッ
ド２７およびボンディングワイヤ２８を介して電気的に
結合した構成となっている。ここで、コイルＬの中点は
電圧の振動しない部位である。したがって、保護ダイオ
ード２９，３０の寄生容量および直列抵抗は、ＬＣ並列
共振回路の共振に基づく発振動作に対して何ら寄与しな
い（何ら影響を及ぼすことがない）。
の第１実施形態に係るＬＣ発振回路では、静電保護素子
である保護ダイオード２９，３０を、ＬＣ並列共振回路
を構成するコイルＬの中点（電極１５）に、第３のパッ
ド２７およびボンディングワイヤ２８を介して電気的に
結合した構成となっている。ここで、コイルＬの中点は
電圧の振動しない部位である。したがって、保護ダイオ
ード２９，３０の寄生容量および直列抵抗は、ＬＣ並列
共振回路の共振に基づく発振動作に対して何ら寄与しな
い（何ら影響を及ぼすことがない）。
【００１７】ここで、保護ダイオード２９，３０および
ボンディングワイヤ２８の接続が半導体集積回路の組立
工程で完了してしまえば、発振回路素子と保護素子とは
ボンディングワイヤ１６，１７，２８を介した低インピ
ーダンスで接続されており、集積回路の選別や実装の工
程においてリードの露出部分に静電気が与えられたとし
ても、その電荷は保護ダイオード２９，３０を通して正
電源２２あるいは負電源２５に放電されるので、ＬＣ発
振回路を構成する回路素子を静電破壊から確実に保護で
きる。
ボンディングワイヤ２８の接続が半導体集積回路の組立
工程で完了してしまえば、発振回路素子と保護素子とは
ボンディングワイヤ１６，１７，２８を介した低インピ
ーダンスで接続されており、集積回路の選別や実装の工
程においてリードの露出部分に静電気が与えられたとし
ても、その電荷は保護ダイオード２９，３０を通して正
電源２２あるいは負電源２５に放電されるので、ＬＣ発
振回路を構成する回路素子を静電破壊から確実に保護で
きる。
【００１８】上述したように、ＬＣの並列共振回路およ
び負性コンダクタンス回路１９からなるＬＣ発振回路に
おいて、静電破壊対策の保護素子（本例では、保護ダイ
オード２９，３０）を共振回路のコイルＬの中点に電気
的に結合したことにより、その中点が電圧の振動しない
部位であり、保護ダイオード２９，３０の寄生抵抗が発
振動作に何ら寄与しないため、共振回路のＱ値を高く保
ちつつ、ＣＮ比の良い発振動作を低電力で実現すること
ができる。
び負性コンダクタンス回路１９からなるＬＣ発振回路に
おいて、静電破壊対策の保護素子（本例では、保護ダイ
オード２９，３０）を共振回路のコイルＬの中点に電気
的に結合したことにより、その中点が電圧の振動しない
部位であり、保護ダイオード２９，３０の寄生抵抗が発
振動作に何ら寄与しないため、共振回路のＱ値を高く保
ちつつ、ＣＮ比の良い発振動作を低電力で実現すること
ができる。
【００１９】換言すれば、静電保護素子を共振回路のコ
イルＬの中点に電気的に結合し、回路素子を静電気から
保護する構成を採ることで、寄生抵抗がきわめて小さい
ボンディングワイヤ１６，１７を共振のためのコイルＬ
として用いながら、静電保護素子の寄生抵抗に起因する
余剰のノイズが発生したり、余剰の回路電流を強いるこ
とがなく、きわめて純度の高い発振信号を得ることがで
きるとともに、省電力化が可能なＬＣ発振回路を構成で
きる。
イルＬの中点に電気的に結合し、回路素子を静電気から
保護する構成を採ることで、寄生抵抗がきわめて小さい
ボンディングワイヤ１６，１７を共振のためのコイルＬ
として用いながら、静電保護素子の寄生抵抗に起因する
余剰のノイズが発生したり、余剰の回路電流を強いるこ
とがなく、きわめて純度の高い発振信号を得ることがで
きるとともに、省電力化が可能なＬＣ発振回路を構成で
きる。
【００２０】また、静電保護素子の寄生抵抗が発振動作
に寄与しない、換言すれば何ら影響を及ぼすことがない
ことから、いくら大きな静電保護素子を用いたとして
も、発振周波数には影響がないので、静電破壊に強いＬ
Ｃ発振回路を提供できるとともに、当該発振回路を正確
な周波数で動作させることが可能となる。
に寄与しない、換言すれば何ら影響を及ぼすことがない
ことから、いくら大きな静電保護素子を用いたとして
も、発振周波数には影響がないので、静電破壊に強いＬ
Ｃ発振回路を提供できるとともに、当該発振回路を正確
な周波数で動作させることが可能となる。
【００２１】図２は、本発明の第２実施形態に係るＬＣ
発振回路の回路構成を示す回路図である。本実施形態に
係るＬＣ発振回路は、ボンディングワイヤをＬＣ並列共
振回路を構成するコイルＬとして用いるとともに、この
コイルＬの中点が回路電源を兼ねた構成となっている。
発振回路の回路構成を示す回路図である。本実施形態に
係るＬＣ発振回路は、ボンディングワイヤをＬＣ並列共
振回路を構成するコイルＬとして用いるとともに、この
コイルＬの中点が回路電源を兼ねた構成となっている。
【００２２】図２において、半導体ＩＣチップ３１上に
は第１，第２のパッド３２，３３が形成されている。こ
れらパッド３２，３３とモールド３４上のパッケージリ
ード３５との間には２本のワイヤ３６，３７がボンディ
ングされている。ボンディングワイヤ３６，３７は、第
１，第２のパッド３２，３３間に接続されるコンデンサ
３８と共にＬＣ並列共振回路を構成するコイルＬとして
用いられる。ここで、ボンディングワイヤ３６，３７の
各インダクタンスが等しいとすれば、パッケージリード
３５はＬＣ並列共振回路を構成するコイルＬの中点とな
る。
は第１，第２のパッド３２，３３が形成されている。こ
れらパッド３２，３３とモールド３４上のパッケージリ
ード３５との間には２本のワイヤ３６，３７がボンディ
ングされている。ボンディングワイヤ３６，３７は、第
１，第２のパッド３２，３３間に接続されるコンデンサ
３８と共にＬＣ並列共振回路を構成するコイルＬとして
用いられる。ここで、ボンディングワイヤ３６，３７の
各インダクタンスが等しいとすれば、パッケージリード
３５はＬＣ並列共振回路を構成するコイルＬの中点とな
る。
【００２３】差動の負性コンダクタンス回路３９は、エ
ミッタが共通に接続されたバイポーラトランジスタ４
０，４１と、コレクタが正電源ライン４２に、エミッタ
がトランジスタ４０のベースに、ベースがトランジスタ
４１のコレクタにそれぞれ接続されたバイポーラトラン
ジスタ４３と、コレクタが正電源ライン４２に、エミッ
タがトランジスタ４１のベースに、ベースがトランジス
タ４０のコレクタにそれぞれ接続されたバイポーラトラ
ンジスタ４４と、トランジスタ４０，４１のエミッタ共
通接続点と負電源ライン４５との間に接続された電流源
４６と、トランジスタ４０，４１の各ベースと負電源ラ
イン４５との間に接続された電流源４７，４８とから構
成されている。
ミッタが共通に接続されたバイポーラトランジスタ４
０，４１と、コレクタが正電源ライン４２に、エミッタ
がトランジスタ４０のベースに、ベースがトランジスタ
４１のコレクタにそれぞれ接続されたバイポーラトラン
ジスタ４３と、コレクタが正電源ライン４２に、エミッ
タがトランジスタ４１のベースに、ベースがトランジス
タ４０のコレクタにそれぞれ接続されたバイポーラトラ
ンジスタ４４と、トランジスタ４０，４１のエミッタ共
通接続点と負電源ライン４５との間に接続された電流源
４６と、トランジスタ４０，４１の各ベースと負電源ラ
イン４５との間に接続された電流源４７，４８とから構
成されている。
【００２４】この負性コンダクタンス回路３９におい
て、トランジスタ４０のコレクタが第１のパッド３２に
接続され、トランジスタ４１のコレクタが第２のパッド
３３に接続されている。その結果、負性コンダクタンス
回路３９の差動の出力端間、即ちトランジスタ４０，４
１の各コレクタ間に上記ＬＣ並列共振回路が接続された
ことになる。
て、トランジスタ４０のコレクタが第１のパッド３２に
接続され、トランジスタ４１のコレクタが第２のパッド
３３に接続されている。その結果、負性コンダクタンス
回路３９の差動の出力端間、即ちトランジスタ４０，４
１の各コレクタ間に上記ＬＣ並列共振回路が接続された
ことになる。
【００２５】半導体ＩＣチップ３１上にはさらに第３，
第４のパッド４９，５０が形成されている。第３のパッ
ド４９には正電源ライン４２が接続され、第４のパッド
５０には負電源ライン４５が接続されている。第３のパ
ッド４９とパッケージリード３５との間にはワイヤ５１
がボンディングされ、第４のパッド５０と負電源が供給
されるパッケージピン５２との間にはワイヤ５３がボン
ディングされている。
第４のパッド４９，５０が形成されている。第３のパッ
ド４９には正電源ライン４２が接続され、第４のパッド
５０には負電源ライン４５が接続されている。第３のパ
ッド４９とパッケージリード３５との間にはワイヤ５１
がボンディングされ、第４のパッド５０と負電源が供給
されるパッケージピン５２との間にはワイヤ５３がボン
ディングされている。
【００２６】パッケージリード３５にはパッケージピン
５４が電気的に結合されており、このパッケージピン５
４を介して正電源が供給される。すなわち、コイルＬの
中点が回路電源を兼ねた構成となっている。そして、電
源ライン４２，４５間には静電保護素子、例えば保護ダ
イオード５５が接続されている。具体的には、保護ダイ
オード５５のカソードが正電源ライン４２に、保護ダイ
オード５５のアノードが負電源ライン４５にそれぞれ接
続されている。
５４が電気的に結合されており、このパッケージピン５
４を介して正電源が供給される。すなわち、コイルＬの
中点が回路電源を兼ねた構成となっている。そして、電
源ライン４２，４５間には静電保護素子、例えば保護ダ
イオード５５が接続されている。具体的には、保護ダイ
オード５５のカソードが正電源ライン４２に、保護ダイ
オード５５のアノードが負電源ライン４５にそれぞれ接
続されている。
【００２７】上述したように、ＬＣ並列共振回路を構成
するコイルＬの中点が回路電源を兼ねた構成のＬＣ発振
回路において、電源ライン４２，４５間に静電保護素子
（本例では、保護ダイオード５５）を接続することによ
り、保護ダイオード５５の寄生容量および直列抵抗がＬ
Ｃ並列共振回路の共振に基づく発振動作に何ら寄与しな
い（何ら影響を及ぼさない）ため、第１実施形態に係る
ＬＣ発振回路の場合と同様の作用効果を得ることができ
る。
するコイルＬの中点が回路電源を兼ねた構成のＬＣ発振
回路において、電源ライン４２，４５間に静電保護素子
（本例では、保護ダイオード５５）を接続することによ
り、保護ダイオード５５の寄生容量および直列抵抗がＬ
Ｃ並列共振回路の共振に基づく発振動作に何ら寄与しな
い（何ら影響を及ぼさない）ため、第１実施形態に係る
ＬＣ発振回路の場合と同様の作用効果を得ることができ
る。
【００２８】なお、本実施形態では、第１，第２のパッ
ド３６，３７に対して図の右側にのみ第３のパッド４９
を配置し、このパッド４９とパッケージリード３５との
間でワイヤボンディングを行う構成としたが、図２に点
線で示すように、第１，第２のパッド３６，３７に対し
て図の左側にもパッド５６を配置し、このパッド５６と
パッケージリード３５との間でもワイヤボンディングを
行うようにすることも可能である。これによれば、第
１，第２のパッド３６，３７に関して、第３のパッド４
９，５６およびパッケージリード３５を左右対称に構成
できるため、より安定した電気的特性を得ることができ
る。
ド３６，３７に対して図の右側にのみ第３のパッド４９
を配置し、このパッド４９とパッケージリード３５との
間でワイヤボンディングを行う構成としたが、図２に点
線で示すように、第１，第２のパッド３６，３７に対し
て図の左側にもパッド５６を配置し、このパッド５６と
パッケージリード３５との間でもワイヤボンディングを
行うようにすることも可能である。これによれば、第
１，第２のパッド３６，３７に関して、第３のパッド４
９，５６およびパッケージリード３５を左右対称に構成
できるため、より安定した電気的特性を得ることができ
る。
【００２９】上述した第１，第２実施形態に係るＬＣ発
振回路は、ある一定の発振周波数を安定した発振動作で
出力する発振器として広い分野で用いることが可能であ
るとともに、例えば、ＲＦシンセサイザーやクロックシ
ンセサイザーやクロックリカバリー回路などを構成する
ＰＬＬ回路の電圧制御発振器（ＶＣＯ）として用いるこ
とも可能である。
振回路は、ある一定の発振周波数を安定した発振動作で
出力する発振器として広い分野で用いることが可能であ
るとともに、例えば、ＲＦシンセサイザーやクロックシ
ンセサイザーやクロックリカバリー回路などを構成する
ＰＬＬ回路の電圧制御発振器（ＶＣＯ）として用いるこ
とも可能である。
【００３０】図３は、本発明に係るＰＬＬ回路の構成の
一例を示すブロック図である。図３から明らかなよう
に、本例に係るＰＬＬ回路は、基準周波数と電圧制御発
振器６４の発振周波数との位相を比較し、その位相差に
応じてＵＰ／ＤＯＷＮ信号を出力する位相比較器６１
と、この位相比較器６１からのＵＰ／ＤＯＷＮ信号に基
づいて充放電を行うチャージポンプ回路６２と、このチ
ャージポンプ回路６２の出力を平滑化して電圧制御発振
器６４に制御電圧として与えるループフィルタ６３と、
その制御電圧に応じて発振周波数が変化する電圧制御発
振器６４とを有する構成となっている。
一例を示すブロック図である。図３から明らかなよう
に、本例に係るＰＬＬ回路は、基準周波数と電圧制御発
振器６４の発振周波数との位相を比較し、その位相差に
応じてＵＰ／ＤＯＷＮ信号を出力する位相比較器６１
と、この位相比較器６１からのＵＰ／ＤＯＷＮ信号に基
づいて充放電を行うチャージポンプ回路６２と、このチ
ャージポンプ回路６２の出力を平滑化して電圧制御発振
器６４に制御電圧として与えるループフィルタ６３と、
その制御電圧に応じて発振周波数が変化する電圧制御発
振器６４とを有する構成となっている。
【００３１】かかる構成のＰＬＬ回路において、電圧制
御発振器６４として、先述した各実施形態に係るＬＣ発
振回路が用いられる。この場合、図１のコンデンサ１
８、図２のコンデンサ３８として可変容量ダイオード等
などの容量値が可変な容量素子を用い、その容量値をル
ープフィルタ６３から与えられる制御電圧に応じて制御
するようにすれば良い。このＬＣ発振回路は、共振回路
のＱ値を高く保ちつつ、ＣＮ比の良い発振動作を低電力
で実現できることから、これを用いたＰＬＬ回路も、低
消費電力で安定したクロック生成が可能となる。
御発振器６４として、先述した各実施形態に係るＬＣ発
振回路が用いられる。この場合、図１のコンデンサ１
８、図２のコンデンサ３８として可変容量ダイオード等
などの容量値が可変な容量素子を用い、その容量値をル
ープフィルタ６３から与えられる制御電圧に応じて制御
するようにすれば良い。このＬＣ発振回路は、共振回路
のＱ値を高く保ちつつ、ＣＮ比の良い発振動作を低電力
で実現できることから、これを用いたＰＬＬ回路も、低
消費電力で安定したクロック生成が可能となる。
【００３２】なお、本例に係るＰＬＬ回路では、電圧制
御発振器６４の発振周波数を直接位相比較器６１に供給
する構成となっているが、電圧制御発振器６４の発振周
波数を適当な分周比で分周した後位相比較器６１に供給
する構成を採っても良いことは勿論である。
御発振器６４の発振周波数を直接位相比較器６１に供給
する構成となっているが、電圧制御発振器６４の発振周
波数を適当な分周比で分周した後位相比較器６１に供給
する構成を採っても良いことは勿論である。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
ＬＣの並列共振回路および負性コンダクタンス回路から
なるＬＣ発振回路において、静電破壊対策の保護素子を
共振回路のコイルＬの中点に電気的に結合したことによ
り、その中点が電圧の振動しない部位であり、静電保護
素子の寄生抵抗が発振動作に何ら寄与しないため、共振
回路のＱ値を高く保ちつつ、ＣＮ比の良い発振動作を低
電力で実現することができる。
ＬＣの並列共振回路および負性コンダクタンス回路から
なるＬＣ発振回路において、静電破壊対策の保護素子を
共振回路のコイルＬの中点に電気的に結合したことによ
り、その中点が電圧の振動しない部位であり、静電保護
素子の寄生抵抗が発振動作に何ら寄与しないため、共振
回路のＱ値を高く保ちつつ、ＣＮ比の良い発振動作を低
電力で実現することができる。
【図１】本発明の第１実施形態に係るＬＣ発振回路の回
路構成を示す回路図である。
路構成を示す回路図である。
【図２】本発明の第２実施形態に係るＬＣ発振回路の回
路構成を示す回路図である。
路構成を示す回路図である。
【図３】本発明に係るＰＬＬ回路の構成の一例を示すブ
ロック図である。
ロック図である。
【図４】ＬＣ発振回路の基本形を示す回路図である。
【図５】図４の等価回路図である。
【図６】白色電流ノイズＩＮ（ＲＰ），ＩＮ（Ｇ）の発
生メカニズムを説明するための等価回路図である。
生メカニズムを説明するための等価回路図である。
１２，３２…第１のパッド、１３，３３…第２のパッ
ド、１６，１７，２８，３６，３７，５１，５３…ボン
ディングワイヤ（コイル）、１８，３８…コンデンサ、
１９，３９…負性コンダクタンス回路
ド、１６，１７，２８，３６，３７，５１，５３…ボン
ディングワイヤ（コイル）、１８，３８…コンデンサ、
１９，３９…負性コンダクタンス回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年７月１２日（２００２．７．１
２）
２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】また、抵抗ＲＰと負性コンダクタンス回路
−Ｇは、図６に示すように、各々独立な白色電流ノイズ
ＩＮ（ＲＰ），ＩＮ（Ｇ）を発生している。その大きさ
は、 ＩＮ（ＲＰ）2 ＝４ｋＴ／ＲＰ ……（３） ＩＮ（Ｇ）2 ＝Ｆ・４ｋＴ・Ｇ ＝Ｆ・４ｋＴ／ＲＰ ……（４） である。ここで、Ｆは負性コンダクタンス回路−Ｇがア
クティブ回路であるための余剰係数で、１よりも大きな
実数である。また、ｋはボルツマン定数、Ｔは絶対温度
である。
−Ｇは、図６に示すように、各々独立な白色電流ノイズ
ＩＮ（ＲＰ），ＩＮ（Ｇ）を発生している。その大きさ
は、 ＩＮ（ＲＰ）2 ＝４ｋＴ／ＲＰ ……（３） ＩＮ（Ｇ）2 ＝Ｆ・４ｋＴ・Ｇ ＝Ｆ・４ｋＴ／ＲＰ ……（４） である。ここで、Ｆは負性コンダクタンス回路−Ｇがア
クティブ回路であるための余剰係数で、１よりも大きな
実数である。また、ｋはボルツマン定数、Ｔは絶対温度
である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】共振角周波数ω0 とΔωだけ異なる角周波
数に対する純粋なＬＣ並列共振回路のインピーダンスＺ
（Δω）は、 Ｚ（Δω） ＝１／（２・Ｃ・Δω） ……（５） である。そこに（３）式、（４）式で表されるノイズ電
流が注入されて生じるノイズ電圧ＶＮは、 ＶＮ（Δω）2 ＝(1＋Ｆ)ｋＴ／(ＲＰ・Ｃ2 ・Δω2 ) ＝(1＋Ｆ)ｋＴ(ＲＬ+ＲＣ)(Δω／ω0) …（６） となる。（６）式は、寄生抵抗が大きいほどノイズが大
きくなり、発振信号の純度が低下することを示してい
る。
数に対する純粋なＬＣ並列共振回路のインピーダンスＺ
（Δω）は、 Ｚ（Δω） ＝１／（２・Ｃ・Δω） ……（５） である。そこに（３）式、（４）式で表されるノイズ電
流が注入されて生じるノイズ電圧ＶＮは、 ＶＮ（Δω）2 ＝(1＋Ｆ)ｋＴ／(ＲＰ・Ｃ2 ・Δω2 ) ＝(1＋Ｆ)ｋＴ(ＲＬ+ＲＣ)(Δω／ω0) …（６） となる。（６）式は、寄生抵抗が大きいほどノイズが大
きくなり、発振信号の純度が低下することを示してい
る。
Claims (3)
- 【請求項１】 コイルおよびコンデンサが並列に接続さ
れてなる並列共振回路と、 前記コイルおよび前記コンデンサの直列抵抗に起因する
減衰を補償する差動の負性コンダクタンス回路と、 前記コイルの中点に電気的に結合された静電保護素子と
を備えたことを特徴とするＬＣ発振回路。 - 【請求項２】 前記コイルの中点に回路電源ラインが接
続されていることを特徴とする請求項１記載のＬＣ発振
回路。 - 【請求項３】 電圧制御発振器と、前記電圧制御発振器
の発振周波数と基準周波数との位相を比較する位相比較
器とを有し、前記位相比較器の比較出力に基づいて前記
電圧制御発振器の発振周波数を制御するＰＬＬ回路であ
って、 前記電圧制御発振器は、 コイルおよびコンデンサが並列に接続されてなる並列共
振回路と、前記コイルおよび前記コンデンサの直列抵抗
に起因する減衰を補償する差動の負性コンダクタンス回
路と、前記コイルの中点に電気的に結合された静電保護
素子とを有するＬＣ発振回路によって構成され、 前記コンデンサの容量値が前記位相比較器の比較出力に
応じて可変であることを特徴とするＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001245136A JP2003060435A (ja) | 2001-08-13 | 2001-08-13 | Ｌｃ発振回路およびこれを用いたｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001245136A JP2003060435A (ja) | 2001-08-13 | 2001-08-13 | Ｌｃ発振回路およびこれを用いたｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003060435A true JP2003060435A (ja) | 2003-02-28 |
Family
ID=19074944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001245136A Pending JP2003060435A (ja) | 2001-08-13 | 2001-08-13 | Ｌｃ発振回路およびこれを用いたｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003060435A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7432769B2 (en) | 2002-08-28 | 2008-10-07 | Kabushiki Kaisha Toyota Jidoshokki | Oscillator circuit |
-
2001
- 2001-08-13 JP JP2001245136A patent/JP2003060435A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7432769B2 (en) | 2002-08-28 | 2008-10-07 | Kabushiki Kaisha Toyota Jidoshokki | Oscillator circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8564378B2 (en) | Voltage-controlled oscillating circuit and crystal oscillator | |
| US9628021B2 (en) | Crystal oscillation device and semiconductor device | |
| US8085105B2 (en) | Constant-temperature type crystal oscillator | |
| US20050156681A1 (en) | Voltage controlled oscillator | |
| US7295079B2 (en) | Current-controlled oscillator | |
| US20230155548A1 (en) | Circuit Device And Oscillator | |
| US20040189412A1 (en) | Temperature compensated piezoelectric oscillator and electronic device using the same | |
| US20190158021A1 (en) | Temperature-compensated crystal oscillator, and electronic device using the same | |
| JP2003060435A (ja) | Ｌｃ発振回路およびこれを用いたｐｌｌ回路 | |
| US6492879B2 (en) | Voltage-controlled oscillator | |
| US11563437B2 (en) | Integrated circuit apparatus and oscillator | |
| EP0665638B1 (en) | Voltage controlled oscillator with low operating supply voltage | |
| US20240048100A1 (en) | Circuit Apparatus And Oscillator | |
| US11616474B2 (en) | Circuit device and oscillator | |
| US11616473B2 (en) | Circuit device and oscillator | |
| US11368124B1 (en) | Oscillator with bulk-acoustic wave (BAW) resonator and series-resonance topology | |
| JP4217773B2 (ja) | ジッタの削減された集積発振器 | |
| US20230275546A1 (en) | Circuit Device And Oscillator | |
| JP3990158B2 (ja) | 高周波電圧制御発振器 | |
| JPH0964641A (ja) | 温度補償水晶発振装置 | |
| US6486572B1 (en) | Semiconductor integrated circuit device with a stable operating internal circuit | |
| JP2007181037A (ja) | 発振器用ｉｃ及びこれを用いた電圧制御水晶発振器 | |
| JP2003198249A (ja) | 発振器 | |
| JP2000124473A (ja) | 電圧可変容量を具備した集積回路素子及びこれを用い た電圧制御発振器 | |
| JP2000312113A (ja) | 発振器 |