JP2003060152A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2003060152A
JP2003060152A JP2001244125A JP2001244125A JP2003060152A JP 2003060152 A JP2003060152 A JP 2003060152A JP 2001244125 A JP2001244125 A JP 2001244125A JP 2001244125 A JP2001244125 A JP 2001244125A JP 2003060152 A JP2003060152 A JP 2003060152A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
substrate
case
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001244125A
Other languages
Japanese (ja)
Inventor
Kazuhiro Maeno
一弘 前野
Eiji Kono
栄次 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2001244125A priority Critical patent/JP2003060152A/en
Publication of JP2003060152A publication Critical patent/JP2003060152A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which is easily assembled and small in size. SOLUTION: Semiconductor elements 102 are arranged on the top surface of a board 101. The semiconductor element 102 are surrounded with a case 103. An electrode 105 is fixed at a position over the board 101 while keeping off from the board 101 and taking advantage of the case 103. The electrode 105 is equipped with projections 3 extending downward. Lands 2 are provided in a region on the top surface of the board 101 and under the electrode 105. The semiconductor elements 102 are electrically connected to the lands 2 with wires. The projections 3 of the electrode 105 are electrically connected to the lands 2 with conductive adhesive agent.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体装置の構造
に係わる。TECHNICAL FIELD The present invention relates to the structure of a semiconductor device.

【０００２】[0002]

【従来の技術】近年、電子機器の小型化の流れの中で、
発熱量の大きな半導体素子を内蔵するパワーモジュール
をより小さなサイズで構成した半導体装置が要求されて
いる。そして、そのような半導体装置の小型化を図る方
策の１つとして、電極の構造を工夫した構成が知られて
いる。2. Description of the Related Art Recently, in the trend of miniaturization of electronic devices,
There is a demand for a semiconductor device in which a power module including a semiconductor element that generates a large amount of heat is built in a smaller size. Then, as one of measures for reducing the size of such a semiconductor device, a configuration in which an electrode structure is devised is known.

【０００３】図６は、電極構造を工夫した既存の半導体
装置の外観図である。この半導体装置は、配線パターン
が形成された基板１０１、その基板１０１の上面に配置
された複数の半導体素子１０２、それらの半導体素子１
０２を取り囲むように固定されるケース１０３、基板１
０１上の回路に接続される電極１０４、１０５、及び当
該半導体装置内の回路を外部の回路又は電源に接続する
ための端子１０６などから構成されている。ここで、電
極１０４は、ケース１０３の台座部１０３ａを利用して
基板１０１の外周部に位置するように設けられている。
一方、電極１０５は、基板１０１の上方であってその基
板１０１から離間した位置に固定されるようにケース１
０３に取り付けられている。そして、電極１０４、１０
５と対応する半導体素子１０２との間は、ボンディング
ワイヤにより接続されている。FIG. 6 is an external view of an existing semiconductor device having a devised electrode structure. This semiconductor device includes a substrate 101 on which a wiring pattern is formed, a plurality of semiconductor elements 102 arranged on the upper surface of the substrate 101, and those semiconductor elements 1
Case 103 fixed to surround 02, substrate 1
The electrodes 104 and 105 connected to the circuit on 01, the terminal 106 for connecting the circuit in the semiconductor device to an external circuit or a power supply, and the like. Here, the electrode 104 is provided so as to be located on the outer peripheral portion of the substrate 101 using the pedestal portion 103 a of the case 103.
On the other hand, the electrode 105 is fixed above the substrate 101 at a position separated from the substrate 101.
It is attached to 03. And the electrodes 104, 10
5 and the corresponding semiconductor element 102 are connected by a bonding wire.

【０００４】この構成によれば、基板１０１の外周領域
だけでなく、所望の位置に電極を配置できるので、半導
体素子と電極とを接続するワイヤを短くすることがで
き、半導体装置の小型化が実現される。また、この構成
は、配線インダクタンスの低下等にも寄与する。According to this structure, the electrode can be arranged not only in the outer peripheral region of the substrate 101 but also at a desired position, so that the wire connecting the semiconductor element and the electrode can be shortened, and the semiconductor device can be miniaturized. Will be realized. Further, this configuration also contributes to a reduction in wiring inductance and the like.

【０００５】[0005]

【発明が解決しようとする課題】ところで、半導体素子
１０２と電極１０５とをボンディングワイヤで接続する
作業は、基本的に、半導体装置の組立て工程の最終段階
で行われる。すなわち、上記ボンディングワイヤを接続
する作業は、基板１０１の上面に半導体素子１０２が配
置され、さらにその基板１０１を取り囲むようにケース
１０３が取り付けられた後に行われる。このため、ワイ
ヤボンディング作業が困難になることがあった。By the way, the operation of connecting the semiconductor element 102 and the electrode 105 with a bonding wire is basically performed at the final stage of the process of assembling the semiconductor device. That is, the work of connecting the bonding wires is performed after the semiconductor element 102 is arranged on the upper surface of the substrate 101 and the case 103 is attached so as to surround the substrate 101. Therefore, the wire bonding work may be difficult.

【０００６】図７は、上述の問題を解決する方法の一例
を説明する図である。なお、図７では、図面を見やすく
するために、複数の端子のなかの一部が省略されてい
る。図７に示す半導体装置では、基板１０１の上面にラ
ンド１１１が設けられており、電極１０５は、このラン
ド１１１を介して対応する半導体素子１０２に接続され
る。具体的には、半導体素子１０２とランド１１１との
間は、ボンディングワイヤにより接続されている。一
方、電極１０５は側方に伸びる突起部（足）１１２を備
えており、その突起部１１２は、例えば導電性接着剤に
よりランド１１１に接続される。このとき、ワイヤボン
ディング作業（半導体素子１０２とランド１１１とを接
続する作業）は、ケース１０３が取り付けられる前に行
われる。したがって、上記構成の半導体装置は、組立作
業が比較的簡単である。FIG. 7 is a diagram for explaining an example of a method for solving the above problem. Note that, in FIG. 7, some of the plurality of terminals are omitted in order to make the drawing easy to see. In the semiconductor device shown in FIG. 7, the land 111 is provided on the upper surface of the substrate 101, and the electrode 105 is connected to the corresponding semiconductor element 102 via the land 111. Specifically, the semiconductor element 102 and the land 111 are connected by a bonding wire. On the other hand, the electrode 105 is provided with a protrusion (foot) 112 extending laterally, and the protrusion 112 is connected to the land 111 by, for example, a conductive adhesive. At this time, the wire bonding work (work for connecting the semiconductor element 102 and the land 111) is performed before the case 103 is attached. Therefore, the semiconductor device having the above structure is relatively easy to assemble.

【０００７】しかし、図７に示す半導体装置では、基板
１０１の上面にランド１１１を設ける必要があるため、
基板１０１のスペース効率がよくない。すなわち、この
構成では、半導体装置の小型化に逆行することになる。
このように、従来の半導体装置においては、組立て作業
の容易さと、装置自体の小型化の双方を実現することは
困難であった。However, in the semiconductor device shown in FIG. 7, it is necessary to provide the land 111 on the upper surface of the substrate 101.
The space efficiency of the substrate 101 is not good. In other words, this configuration goes against the downsizing of the semiconductor device.
As described above, in the conventional semiconductor device, it is difficult to realize both easy assembling work and miniaturization of the device itself.

【０００８】本発明の課題は、組立て作業が簡単であ
り、且つそのサイズが大きくならない半導体装置を提供
することである。An object of the present invention is to provide a semiconductor device which is easy to assemble and whose size does not increase.

【０００９】[0009]

【課題を解決するための手段】本発明の半導体装置は、
基板と、その基板の上面に設けられる半導体素子と、そ
の半導体素子を取り囲むように配置されるケースと、そ
のケースを利用して上記基板の上方を架橋するように支
持される電極と、上記基板の上面であって上記電極の直
下の領域に設けられる金属接触面とを有し、上記半導体
素子と上記電極とが上記金属接触面を介して電気的に接
続される。The semiconductor device of the present invention comprises:
A substrate, a semiconductor element provided on the upper surface of the substrate, a case arranged so as to surround the semiconductor element, an electrode supported so as to bridge the upper side of the substrate using the case, the substrate And a metal contact surface provided in a region directly below the electrode, the semiconductor element and the electrode are electrically connected via the metal contact surface.

【００１０】この構成によれば、半導体素子と電極とを
接続するために利用される金属接触面が、その電極の直
下の領域に設けられるので、基板のスペース効率が低下
することはない。上記半導体装置において、上記ケース
が取り付けられる前に上記半導体素子と上記金属接触面
とが接続されるようにしてもよい。この構成によれば、
上記ケースを固定する前にワイヤの配線を行うことが出
来るので、ボンディング作業が容易になる。According to this structure, since the metal contact surface used for connecting the semiconductor element and the electrode is provided in the region immediately below the electrode, the space efficiency of the substrate does not decrease. In the semiconductor device, the semiconductor element and the metal contact surface may be connected before the case is attached. According to this configuration,
Since the wires can be wired before the case is fixed, the bonding work becomes easy.

【００１１】また、上記半導体装置において、上記電極
が突起部を有し、その電極がその突起部を利用して金属
接触面に接続されるようにしてもよい。この構成におい
て、上記突起部が上記金属接触面に接触または略接触す
るように配置されれば、半導体装置の組立て作業が簡略
化される。In the above semiconductor device, the electrode may have a protrusion, and the electrode may be connected to the metal contact surface by utilizing the protrusion. In this structure, if the protrusion is arranged so as to contact or substantially contact the metal contact surface, the assembling work of the semiconductor device is simplified.

【００１２】なお、上記ケースを利用して上記基板の端
部領域に配置される電極と上記半導体素子とを接続する
場合にも、同様の手法を利用できる。ただし、この場合
は、上記金属接触面は上記基板の上面であって少なくと
のその一部が上記電極の直下の領域に設けられる必要が
ある。A similar method can be used when the electrodes arranged in the end regions of the substrate are connected to the semiconductor element using the case. However, in this case, the metal contact surface is the upper surface of the substrate, and at least a part of the metal contact surface needs to be provided in the region immediately below the electrode.

【００１３】[0013]

【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態について説明する。図１は、本発明の実施形
態の半導体装置の外観図である。なお、図１に示す半導
体装置１は、たとえば、複数の半導体素子を含むパワー
モジュールである。また、図１において使用する符号の
うち、図６において使用した符号は、同じものを示す。
すなわち、半導体装置１は、配線パターンが形成された
基板１０１、その基板１０１の上面に配置された複数の
半導体素子１０２、それらの半導体素子１０２を取り囲
むように固定されるケース１０３、および半導体装置１
の回路を外部の回路又は電源に接続するための端子１０
６などを備える。なお、半導体素子１０２は、例えば、
ＭＯＳトランジスタである。また、ケース１０３は、例
えば、樹脂を利用して形成される。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an external view of a semiconductor device according to an embodiment of the present invention. The semiconductor device 1 shown in FIG. 1 is, for example, a power module including a plurality of semiconductor elements. Further, among the reference numerals used in FIG. 1, the reference numerals used in FIG. 6 are the same.
That is, the semiconductor device 1 includes a substrate 101 on which a wiring pattern is formed, a plurality of semiconductor elements 102 arranged on the upper surface of the substrate 101, a case 103 fixed so as to surround the semiconductor elements 102, and the semiconductor device 1.
10 for connecting the external circuit to an external circuit or power supply
6 and so on. The semiconductor element 102 is, for example,
It is a MOS transistor. The case 103 is formed by using, for example, resin.

【００１４】電極１０５は、ケース１０３を利用して、
基板１０１の上方であってその基板１０１から離間した
位置に支持されている。ここで、電極１０５は、ケース
１０３を形成する際にそのケース１０３と一体的に形成
されてもよいし、或いは、ネジ等を用いてケース１０３
に固定される構成であってもよい。また、電極１０５
は、その下方に伸びる突起部（足）３を備える。なお、
電極１０５（突起部３を含む）の材質は、例えば、銅で
ある。The electrode 105 uses the case 103,
It is supported at a position above the substrate 101 and apart from the substrate 101. Here, the electrode 105 may be formed integrally with the case 103 when forming the case 103, or the case 103 may be formed by using a screw or the like.
It may be configured to be fixed to. Also, the electrode 105
Is provided with a protrusion (foot) 3 extending downward. In addition,
The material of the electrode 105 (including the protrusion 3) is copper, for example.

【００１５】基板１０１の上面であって電極１０５の直
下の領域には、ランド２が形成されている。なお、ラン
ド２は、基板１０１の上面に形成される金属接触面（あ
るいは、金属接触領域）である。電極１０５は、ランド
２を介して対応する半導体素子１０２に電気的に接続さ
れる。この実施例では、半導体素子１０２とランド２と
の間は、ボンディングワイヤにより接続される。一方、
電極１０５は、下方に伸びる突起部３を利用してランド
２に電気的に接続される。このとき、突起部３は、導電
性接着剤等を利用してランド２に接続されてもよいし、
他の方法（圧接、半田、溶接など）で接続されてもよ
い。A land 2 is formed on the upper surface of the substrate 101 and immediately below the electrode 105. The land 2 is a metal contact surface (or a metal contact region) formed on the upper surface of the substrate 101. The electrode 105 is electrically connected to the corresponding semiconductor element 102 via the land 2. In this embodiment, the semiconductor element 102 and the land 2 are connected by a bonding wire. on the other hand,
The electrode 105 is electrically connected to the land 2 by utilizing the protrusion 3 extending downward. At this time, the protrusion 3 may be connected to the land 2 using a conductive adhesive or the like,
They may be connected by other methods (press contact, solder, welding, etc.).

【００１６】このように、半導体装置１は、電極１０５
の直下にランド２が設けられ、そのランド２を利用して
電極１０５と対応する半導体素子１０２とが接続される
構成である。このため、半導体装置１は、図７に示した
構成と比較して、基板１０１の上面において自由に使用
できる領域の面積が大きくなる。すなわち、デッドスペ
ースとなっていた電極１０５の直下の領域を有効利用す
ることにより、従来接続ように使用していた電極１０５
直下以外の領域（図７において、ランド１１１が形成さ
れている領域）に配線パターン等を形成できるようにす
れば、実装密度を向上させることができ、装置全体とし
て小型化そ図ることができる。または、当該領域を削減
すれば、基板１０１の面積を小さくすることができる。
そして、このことが半導体装置１の小型化に寄与する。As described above, the semiconductor device 1 includes the electrode 105.
The land 2 is provided immediately below the semiconductor device 102, and the land 105 is used to connect the electrode 105 to the corresponding semiconductor element 102. Therefore, in the semiconductor device 1, the area of the region that can be freely used on the upper surface of the substrate 101 is larger than that in the configuration shown in FIG. 7. That is, by effectively utilizing the area immediately below the electrode 105, which has become a dead space, the electrode 105 that has been conventionally used for connection is used.
If a wiring pattern or the like can be formed in a region other than immediately below (the region in which the land 111 is formed in FIG. 7), the mounting density can be improved and the overall size of the device can be reduced. Alternatively, if the area is reduced, the area of the substrate 101 can be reduced.
And this contributes to miniaturization of the semiconductor device 1.

【００１７】また、半導体装置１を組み立てる工程にお
いて、半導体素子１０２とランド２との間をボンディン
グワイヤを用いて接続する作業は、ケース２が固定され
る前に行われる。このため、ケース装着位置や電極立設
位置がワイヤボンディング位置に近接していたとして
も、ワイヤボンダがケースや電極に干渉することなく各
ワイヤを容易に正確な位置に接続することができる。即
ち、半導体装置１は、図６に示した構成と比較して、組
立作業が簡単である。また、ケース装着位置や電極立設
位置に制約されず、ボンディングワイヤを任意の最適位
置にレイアウトできる。In the process of assembling the semiconductor device 1, the work of connecting the semiconductor element 102 and the land 2 with the bonding wire is performed before the case 2 is fixed. Therefore, even if the case mounting position or the electrode standing position is close to the wire bonding position, each wire can be easily connected to an accurate position without the wire bonder interfering with the case or the electrode. That is, the semiconductor device 1 is easier to assemble than the configuration shown in FIG. Further, the bonding wires can be laid out at arbitrary optimum positions without being restricted by the case mounting position and the electrode standing position.

【００１８】図２は、ランド２と電極１０５との接続構
造を示す図である。ランド２は、上述したように、電極
１０５の直下に設けられる。ただし、ランド２は、電極
１０５の下方の全領域に形成されるのではなく、電極１
０５の直下の領域のうちの一部の領域に選択的に形成さ
れる。図２に示す例では、電極１０５の直下の領域のう
ち、Ｂ領域にはランド２が形成されているが、Ａ領域お
よびＣ領域には、ランドは形成されない。したがって、
この場合、Ａ領域およびＣ領域には、配線パターン等を
形成することができる。FIG. 2 is a diagram showing a connection structure between the land 2 and the electrode 105. The land 2 is provided immediately below the electrode 105, as described above. However, the land 2 is not formed in the entire area below the electrode 105, but is formed in the electrode 1
It is selectively formed in a part of the region immediately below 05. In the example shown in FIG. 2, the land 2 is formed in the B region of the region immediately below the electrode 105, but the land is not formed in the A region and the C region. Therefore,
In this case, a wiring pattern or the like can be formed in the A area and the C area.

【００１９】図３は、半導体装置１の要部の断面図であ
る。ここでは、電極１０５の突起部３とランド２とが接
続される部分が描かれている。ランド２は、上述したよ
うに、基板１０１の上面であって電極１０５の直下の領
域に形成される。換言すれば、電極１０５は、ケース１
０３が固定されたときに、ランド２の真上に配置される
ようにケース１０３に取り付けられている。そして、電
極１０５から下方に伸びる突起部３は、ケース１０３が
固定されたときに、ランド２に接触または略接触する。
そして、突起部３は、例えば、導電性接着剤によりラン
ド２に電気的に接続される。なお、突起部３とランド２
とは、必ずしも導電性接着剤を用いて電気的に接続され
る必要はなく、圧接されるようにしてもよいし、他の手
段により接続されるようにしてもよい。FIG. 3 is a sectional view of the main part of the semiconductor device 1. Here, the portion where the protrusion 3 of the electrode 105 and the land 2 are connected is drawn. As described above, the land 2 is formed on the upper surface of the substrate 101 and in the region immediately below the electrode 105. In other words, the electrode 105 is the case 1
The case 103 is attached to the case 103 so as to be arranged right above the land 2 when the case 03 is fixed. The protrusion 3 extending downward from the electrode 105 contacts or substantially contacts the land 2 when the case 103 is fixed.
Then, the protrusion 3 is electrically connected to the land 2 by, for example, a conductive adhesive. The protrusion 3 and the land 2
Does not necessarily need to be electrically connected using a conductive adhesive, and may be pressure-welded or may be connected by other means.

【００２０】ランド２と対応する半導体素子１０２との
間は、上述したように、ボンディングワイヤにより電気
的に接続される。ここで、半導体素子１０２の上面の高
さ位置とランド２の上面の高さ位置は、比較的近くなっ
ている。したがって、半導体素子１０２と電極１０５と
を直接的に接続する場合（図６参照）と比べて、素子側
ワイヤボンドネック部の立ち上がり角度が小さくなるの
で、当該ネック部にかかる応力が低減され、また、ルー
プ高も低くなるので後工程で封止されるゲル材の揺動等
によりワイヤに加わる応力も低減され、半導体装置１の
信頼性が向上する。The land 2 and the corresponding semiconductor element 102 are electrically connected by the bonding wire as described above. Here, the height position of the upper surface of the semiconductor element 102 and the height position of the upper surface of the land 2 are relatively close. Therefore, as compared with the case where the semiconductor element 102 and the electrode 105 are directly connected (see FIG. 6), the rising angle of the element-side wire bond neck portion becomes smaller, so that the stress applied to the neck portion is reduced, and Since the loop height is also reduced, the stress applied to the wire due to the rocking of the gel material sealed in the subsequent process is reduced, and the reliability of the semiconductor device 1 is improved.

【００２１】なお、上述の実施例では、基板１０１の上
方を架橋する電極（電極１０５）と半導体素子１０２と
の接続方法を工夫することにより、半導体装置の組立作
業を簡単にすること及び半導体装置の小型化の双方が実
現されているが、他の電極と半導体素子との接続におい
ても同様の方法を利用することができる。以下、図４を
参照しながら、基板１０１の外周部に配置される電極と
対応する半導体素子１０２とを接続する構造を説明す
る。In the above-described embodiment, the semiconductor device assembly work is simplified by devising the method of connecting the electrode (electrode 105) bridging above the substrate 101 and the semiconductor element 102, and Although the miniaturization has been realized, the same method can be used for connecting other electrodes to the semiconductor element. Hereinafter, with reference to FIG. 4, a structure for connecting the electrode arranged on the outer peripheral portion of the substrate 101 and the corresponding semiconductor element 102 will be described.

【００２２】図４(a) は、図６に示した従来の半導体装
置において、基板１０１の外周部に配置される電極１０
４と対応する半導体素子１０２とを接続する構造を示す
図である。図６に示す半導体装置においては、ケース１
０３の内壁の所定位置に台座部１０３ａが形成されてお
り、その台座部１０３ａの上面に電極１０４の一部が露
出している。そして、その台座部１０３ａの上面に露出
している電極１０４と対応する半導体素子１０２とがボ
ンディングワイヤにより接続されている。FIG. 4A shows an electrode 10 arranged on the outer peripheral portion of the substrate 101 in the conventional semiconductor device shown in FIG.
4 is a diagram showing a structure for connecting the semiconductor element 102 and the corresponding semiconductor element 102. FIG. In the semiconductor device shown in FIG. 6, case 1
A pedestal portion 103a is formed at a predetermined position on the inner wall of 03, and a part of the electrode 104 is exposed on the upper surface of the pedestal portion 103a. Then, the electrode 104 exposed on the upper surface of the pedestal portion 103a and the corresponding semiconductor element 102 are connected by a bonding wire.

【００２３】図４(b) は、本実施形態の半導体装置１に
おいて、基板１０１の外周部に配置される電極と対応す
る半導体素子１０２とを接続する構造を示す図である。
半導体装置１においては、基板１０１の上面の端部にラ
ンド１１が形成されている。また、電極１２は、ケース
１０３と一体的に形成されており、そのケース１０３の
底部においてその一部が露出している。そして、ケース
１０３が固定されたときに、そのケース１０３の底部か
ら露出している電極１２の端部がランド１１の一部に電
気的に接続するようになっている。一方、半導体素子１
０２とランド１１との間は、ボンディングワイヤにより
接続される。この結果、半導体素子１０２は、ランド１
１を介して電極１２に接続される。なお、電極１２とラ
ンド１１とは、直接的に圧接されるようにしてもよい
し、導電性接着剤等により接続されてもよい。FIG. 4B is a diagram showing a structure for connecting the electrodes arranged on the outer peripheral portion of the substrate 101 to the corresponding semiconductor element 102 in the semiconductor device 1 of this embodiment.
In the semiconductor device 1, the land 11 is formed at the end of the upper surface of the substrate 101. The electrode 12 is formed integrally with the case 103, and a part of the electrode 12 is exposed at the bottom of the case 103. When the case 103 is fixed, the end of the electrode 12 exposed from the bottom of the case 103 is electrically connected to a part of the land 11. On the other hand, the semiconductor device 1
The 02 and the land 11 are connected by a bonding wire. As a result, the semiconductor element 102 is
It is connected to the electrode 12 via 1. The electrode 12 and the land 11 may be directly pressed into contact with each other, or may be connected by a conductive adhesive or the like.

【００２４】図４(a) に示す従来の半導体装置と、図４
(b) に示す本実施形態の半導体装置１とを比較する。半
導体装置１では、基板１０１の上面にランド１１を形成
するための領域が必要になるが、この領域は、従来の半
導体装置において台座部１０３ａにより占有されていた
領域に相当する。したがって、ランド１１を形成して
も、基板１０１の上面において自由に使用できる領域は
減少しない。The conventional semiconductor device shown in FIG.
The semiconductor device 1 of this embodiment shown in (b) is compared. The semiconductor device 1 requires a region for forming the land 11 on the upper surface of the substrate 101, and this region corresponds to the region occupied by the pedestal portion 103a in the conventional semiconductor device. Therefore, even if the land 11 is formed, the area that can be used freely on the upper surface of the substrate 101 does not decrease.

【００２５】また、半導体素子１０２の上面の高さ位置
とランド１１の上面の高さ位置は、比較的近くなってい
る。したがって、その間を接続するワイヤは、図４(a)
に示す構造と比較して短くなり、素子側ワイヤボンドネ
ック部の立ち上がり角度が小さくなるので、当該ネック
部にかかる応力が低減され、また、ループ高も低くなる
ので後工程で封止されるゲル材の揺動等によりワイヤに
加わる応力も低減される。よって、半導体装置の信頼性
が向上する。The height position of the upper surface of the semiconductor element 102 and the height position of the upper surface of the land 11 are relatively close to each other. Therefore, the wire connecting between them is shown in Fig. 4 (a).
Compared with the structure shown in (1), since the rising angle of the element side wire bond neck is reduced, the stress applied to the neck is reduced, and the loop height is also reduced, so that the gel sealed in a later step is used. The stress applied to the wire due to rocking of the material is also reduced. Therefore, the reliability of the semiconductor device is improved.

【００２６】なお、本発明の半導体装置は、上述の実施
例に示した形態に限定されるものではなく、例えば、次
のような構成であってもよい。 （１）基板１０１の上面に配置される半導体素子１０２
は、特に限定されるものではないが、例えば、ＭＯＳト
ランジスタ、バイポーラトランジスタ、サイリスタなど
である。 （２）基板１０１の上面に形成される回路は、特に限定
されるものではないが、例えば、１組のスイッチング素
子から構成されるプッシュプル回路、２組のスイッチン
グ素子から構成されるＨブリッジ回路、３組のスイッチ
ング素子から構成されるインバータ回路などである。 （３）電極１０５は、半導体素子の主電流（例えば、ソ
ース電流）のための電極である。 （４）半導体装置内の各部品間をワイヤボンディングに
より接続する構成に限らず、半田を利用してワイヤを接
続する構成、金属板を接合して接続する構成などの他の
構成であってもよい。 （５）各電極の材質は銅に限定されるものではない。 （６）樹脂ケースの代わりに金属製のケースを用いても
よい。この場合、各電極は、例えば、絶縁部材を介して
その金属製のケースに取り付けるようにしてもよい。 （７）電極１０５は、直線形状である必要はなく、任意
の形状でよい。例えば、電極１０５と対応する半導体素
子１０２との間のワイヤの距離が最短になるように電極
１０５の形状を決めてもよい。 （８）電極１０５は、１つである必要はなく、１つの半
導体装置に複数設けるようにしてもよい。 （９）突起部３の形状は、実施例に記載の形状に限定さ
れず、基板上の電極１０５直下以外の領域を犠牲にする
ことなく、電極１０５直下の金属接触面と電気的接触が
できれば、他のあらゆる形状が適用可能である。例え
ば、電極１０５から伸びる突起部３は、図５に示すよう
な形状に形成されてもよい。The semiconductor device of the present invention is not limited to the form shown in the above embodiment, and may have the following structure, for example. (1) Semiconductor element 102 arranged on the upper surface of the substrate 101
Is not particularly limited, but is, for example, a MOS transistor, a bipolar transistor, a thyristor, or the like. (2) The circuit formed on the upper surface of the substrate 101 is not particularly limited, but is, for example, a push-pull circuit composed of one set of switching elements and an H bridge circuit composed of two sets of switching elements. For example, an inverter circuit including three sets of switching elements. (3) The electrode 105 is an electrode for the main current (for example, source current) of the semiconductor element. (4) Not only the configuration in which the respective components in the semiconductor device are connected by wire bonding, but also other configurations such as a configuration in which wires are connected using solder, a configuration in which metal plates are joined and connected Good. (5) The material of each electrode is not limited to copper. (6) A metal case may be used instead of the resin case. In this case, each electrode may be attached to the metal case via an insulating member, for example. (7) The electrode 105 does not have to have a linear shape and may have any shape. For example, the shape of the electrode 105 may be determined so that the wire distance between the electrode 105 and the corresponding semiconductor element 102 is the shortest. (8) The number of electrodes 105 does not have to be one, and a plurality of electrodes may be provided in one semiconductor device. (9) The shape of the protrusion 3 is not limited to the shape described in the embodiment, and it is possible to make electrical contact with the metal contact surface directly below the electrode 105 without sacrificing the region other than directly below the electrode 105 on the substrate. , Any other shape is applicable. For example, the protrusion 3 extending from the electrode 105 may be formed in a shape as shown in FIG.

【００２７】[0027]

【発明の効果】本発明によれば、ケースを取り付ける前
にワイヤボンディングを行うことができるので、半導体
装置の組立て作業が簡単になる。また、組立て作業を簡
単にするために基板上にランドを設ける必要があるが、
電極の直下の領域を利用してそのランドが形成されるの
で、そのために基板を大きくする必要はなく、半導体装
置の小型化を妨害することはない。According to the present invention, since wire bonding can be performed before attaching the case, the assembling work of the semiconductor device is simplified. Also, it is necessary to provide a land on the board to simplify the assembly work,
Since the land is formed by utilizing the region immediately below the electrode, it is not necessary to make the substrate large for that purpose, and the miniaturization of the semiconductor device is not hindered.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の実施形態の半導体装置の外観図であ
る。FIG. 1 is an external view of a semiconductor device according to an embodiment of the present invention.

【図２】ランドと電極との接続を示す図である。FIG. 2 is a diagram showing a connection between a land and an electrode.

【図３】実施形態の半導体装置の要部の断面図である。FIG. 3 is a cross-sectional view of a main part of the semiconductor device of the embodiment.

【図４】基板の外周部に配置される電極と対応する半導
体素子とを接続する構造を示す図である。FIG. 4 is a diagram showing a structure for connecting an electrode arranged on an outer peripheral portion of a substrate and a corresponding semiconductor element.

【図５】本発明の他の形態の半導体装置の外観図であ
る。FIG. 5 is an external view of a semiconductor device according to another embodiment of the present invention.

【図６】従来の半導体装置の一例の外観図である。FIG. 6 is an external view of an example of a conventional semiconductor device.

【図７】図６に示した半導体素位置における問題点を解
決する方法の一例を説明する図である。FIG. 7 is a diagram illustrating an example of a method for solving the problem at the semiconductor element position shown in FIG.

【符号の説明】[Explanation of symbols]

１ 半導体装置 ２、１１ ランド ３ 突起部 １２ 電極 １０１ 基板 １０２ 半導体素子 １０３ ケース １０５ 電極 1 Semiconductor device 2,11 land 3 protrusions 12 electrodes 101 substrate 102 semiconductor element 103 cases 105 electrode

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 基板と、 上記基板の上面に設けられる半導体素子と、 上記半導体素子を取り囲むように配置されるケースと、 上記ケースを利用して上記基板の上方を架橋するように
支持される電極と、 上記基板の上面であって上記電極の直下の領域に設けら
れる金属接触面とを有し、 上記半導体素子と上記電極とが上記金属接触面を介して
電気的に接続されることを特徴とする半導体装置。1. A substrate, a semiconductor element provided on the upper surface of the substrate, a case arranged so as to surround the semiconductor element, and a support for bridging the upper side of the substrate using the case. An electrode and a metal contact surface provided on the upper surface of the substrate immediately below the electrode, wherein the semiconductor element and the electrode are electrically connected via the metal contact surface. Characteristic semiconductor device. 【請求項２】 請求項１に記載の半導体装置であって、 上記ケースが取り付けられる前に、上記半導体素子と上
記金属接触面との間が接続される。2. The semiconductor device according to claim 1, wherein the semiconductor element and the metal contact surface are connected before the case is attached. 【請求項３】 請求項１に記載の半導体装置であって、 上記電極は突起部を有し、当該電極は、その突起部を利
用して金属接触面に接続される。3. The semiconductor device according to claim 1, wherein the electrode has a protrusion, and the electrode is connected to the metal contact surface by utilizing the protrusion. 【請求項４】 基板と、 上記基板の上面に設けられる半導体素子と、 上記半導体素子を取り囲むように配置されるケースと、 上記ケースを利用して上記基板の端部領域に配置される
電極と、 上記基板の上面であって少なくとのその一部が上記電極
の直下の領域に設けられる金属接触面とを有し、 上記半導体素子と上記電極とが上記金属接触面を介して
電気的に接続されることを特徴とする半導体装置。4. A substrate, a semiconductor element provided on the upper surface of the substrate, a case arranged so as to surround the semiconductor element, and an electrode arranged in an end region of the substrate using the case. An upper surface of the substrate, at least a part of which has a metal contact surface provided in a region immediately below the electrode, and the semiconductor element and the electrode are electrically connected via the metal contact surface. A semiconductor device which is connected.
JP2001244125A 2001-08-10 2001-08-10 Semiconductor device Withdrawn JP2003060152A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001244125A JP2003060152A (en) 2001-08-10 2001-08-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001244125A JP2003060152A (en) 2001-08-10 2001-08-10 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2003060152A true JP2003060152A (en) 2003-02-28

Family

ID=19074109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001244125A Withdrawn JP2003060152A (en) 2001-08-10 2001-08-10 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2003060152A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934393A (en) * 2014-03-20 2015-09-23 三菱电机株式会社 Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934393A (en) * 2014-03-20 2015-09-23 三菱电机株式会社 Semiconductor device
JP2015185561A (en) * 2014-03-20 2015-10-22 三菱電機株式会社 semiconductor device

Similar Documents

Publication Publication Date Title
KR100430772B1 (en) A semiconductor device
EP2549534B1 (en) Semiconductor device
JP4459883B2 (en) Semiconductor device
JP5168866B2 (en) Power semiconductor module
JP2004200677A (en) Casing for power semiconductor module
JPH1174433A (en) Semiconductor device
JP2006253516A (en) Power semiconductor device
JPWO2020208741A1 (en) Semiconductor devices and lead frame materials
JP4349364B2 (en) Semiconductor device
US20020158327A1 (en) Semiconductor device
JP4061551B2 (en) Semiconductor device
JP2020519027A (en) Semiconductor module
JPWO2002095824A1 (en) Power supply circuit device
US6664629B2 (en) Semiconductor device
JP4208490B2 (en) Semiconductor power module and manufacturing method thereof
KR101776425B1 (en) Power module
JP2003060152A (en) Semiconductor device
JP2006303375A (en) Power converting device and method for manufacturing the same
JP2004349300A (en) Semiconductor device and its manufacturing method
JP4622646B2 (en) Semiconductor device
JP4150508B2 (en) Power semiconductor device
JP2002026246A (en) Semiconductor device
JP3172393B2 (en) Hybrid integrated circuit device
JP5048627B2 (en) Lead frame and semiconductor device
JP2005123535A (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081104