JP2003046350A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JP2003046350A JP2003046350A JP2001231331A JP2001231331A JP2003046350A JP 2003046350 A JP2003046350 A JP 2003046350A JP 2001231331 A JP2001231331 A JP 2001231331A JP 2001231331 A JP2001231331 A JP 2001231331A JP 2003046350 A JP2003046350 A JP 2003046350A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- output
- differential
- signal
- delay element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 description 22
- 238000003199 nucleic acid amplification method Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000004804 winding Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 相対位相差を正確に１８０度にした一対の信
号を出力しながらも、従来型に比して回路規模がより小
さい差動増幅器を提供する。 【解決手段】 本差動増幅器５０Ａは、一対のバイポー
ラトランジスタ５５、５６を含んで構成される差動増幅
段５４を有し、バイポーラトランジスタ５５のベースに
不平衡入力信号が印加され、一対の出力ノード６３、６
６から差動信号を出力する。この差動増幅器では、不平
衡入力信号が印加されるバイポーラトランジスタ５５側
の出力ノード６３と出力端子６５との間に、出力信号を
遅延させる遅延素子６８が接続されている。
号を出力しながらも、従来型に比して回路規模がより小
さい差動増幅器を提供する。 【解決手段】 本差動増幅器５０Ａは、一対のバイポー
ラトランジスタ５５、５６を含んで構成される差動増幅
段５４を有し、バイポーラトランジスタ５５のベースに
不平衡入力信号が印加され、一対の出力ノード６３、６
６から差動信号を出力する。この差動増幅器では、不平
衡入力信号が印加されるバイポーラトランジスタ５５側
の出力ノード６３と出力端子６５との間に、出力信号を
遅延させる遅延素子６８が接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、差動増幅器に関
し、特に、正確な１８０度位相差特性を有しながらも低
消費電力が実現できる差動増幅器に関する。
し、特に、正確な１８０度位相差特性を有しながらも低
消費電力が実現できる差動増幅器に関する。
【０００２】
【従来の技術】差動増幅器は一般に、一対の差動入力信
号から一対の差動出力信号を出力するために使用され
る。しかし、一方の入力端子に入力信号を与え、他方の
入力端子をグランドに維持し、いわゆる不平衡入力信号
を与える場合もある。図７は、単一の不平衡入力信号を
一対の平衡信号に変換して出力する従来の差動増幅器
（第１従来例）の改良例を示す回路図である。
号から一対の差動出力信号を出力するために使用され
る。しかし、一方の入力端子に入力信号を与え、他方の
入力端子をグランドに維持し、いわゆる不平衡入力信号
を与える場合もある。図７は、単一の不平衡入力信号を
一対の平衡信号に変換して出力する従来の差動増幅器
（第１従来例）の改良例を示す回路図である。
【０００３】上記改良型の差動増幅器１０は、第１差動
増幅段１１、レベルシフト段１２及び第２差動増幅段１
３を備え、第１差動増幅段１１で、入力端子２２から入
力された不平衡の高周波信号（不平衡入力信号）がバイ
ポーラトランジスタ１５のベースに印加されると、抵抗
器１９を流れる電流と抵抗器２０を流れる電流とが夫々
変化する。これにより、トランジスタ１５、１６の双方
のコレクタ電位が変化し、位相差を持った一対の信号が
得られる。上記コレクタ電位の変化は、レベルシフト段
１２のトランジスタ３０、２９を介して第２差動増幅段
１３に伝達される。
増幅段１１、レベルシフト段１２及び第２差動増幅段１
３を備え、第１差動増幅段１１で、入力端子２２から入
力された不平衡の高周波信号（不平衡入力信号）がバイ
ポーラトランジスタ１５のベースに印加されると、抵抗
器１９を流れる電流と抵抗器２０を流れる電流とが夫々
変化する。これにより、トランジスタ１５、１６の双方
のコレクタ電位が変化し、位相差を持った一対の信号が
得られる。上記コレクタ電位の変化は、レベルシフト段
１２のトランジスタ３０、２９を介して第２差動増幅段
１３に伝達される。
【０００４】第２差動増幅段１３では、上記コレクタ電
位の変化がトランジスタ３３、３４の各ベースに与えら
れると、トランジスタ３３、３４の各エミッタ電位が変
化し、抵抗器３６から定電流源３５に流れ込む電流と、
抵抗器３７から定電流源３５に流れ込む電流とが夫々変
化する。これにより、出力端子４１、４３間の相対位相
差が正確に１８０度とされた一対の出力信号が得られ
る。
位の変化がトランジスタ３３、３４の各ベースに与えら
れると、トランジスタ３３、３４の各エミッタ電位が変
化し、抵抗器３６から定電流源３５に流れ込む電流と、
抵抗器３７から定電流源３５に流れ込む電流とが夫々変
化する。これにより、出力端子４１、４３間の相対位相
差が正確に１８０度とされた一対の出力信号が得られ
る。
【０００５】近年の移動体通信市場では、５００ＭＨｚ
以上の高い周波数で動作するような回路が求められ、出
力信号の位相差が正確に１８０度あること、及び低消費
電力特性が良好であること等への要請がある。上記差動
増幅器１０では、信号の電気長や寄生容量の影響等に起
因して、不平衡な増幅段である第１差動増幅段１１だけ
では正確に１８０度にならない出力端子２５、２７間の
位相差を、差動入力／差動出力動作をする第２差動増幅
段１３で正確に１８０度とすることにより、上記要請に
応えている。
以上の高い周波数で動作するような回路が求められ、出
力信号の位相差が正確に１８０度あること、及び低消費
電力特性が良好であること等への要請がある。上記差動
増幅器１０では、信号の電気長や寄生容量の影響等に起
因して、不平衡な増幅段である第１差動増幅段１１だけ
では正確に１８０度にならない出力端子２５、２７間の
位相差を、差動入力／差動出力動作をする第２差動増幅
段１３で正確に１８０度とすることにより、上記要請に
応えている。
【０００６】ところで、第１及び第２差動増幅段１１、
１３の双方を直結するには、電源電圧を高くしなければ
差動増幅における線形性の確保が困難になるので、双方
の差動増幅段１１、１３をレベルシフト段１２を介して
接続している。このため、差動増幅器１０の回路規模が
大きくなって消費電流が増大し、低消費電力の実現が困
難になっている。
１３の双方を直結するには、電源電圧を高くしなければ
差動増幅における線形性の確保が困難になるので、双方
の差動増幅段１１、１３をレベルシフト段１２を介して
接続している。このため、差動増幅器１０の回路規模が
大きくなって消費電流が増大し、低消費電力の実現が困
難になっている。
【０００７】第１従来例の差動増幅器よりも回路規模が
小さい平衡変換回路（第２従来例）が、特開平6-350358
号公報に記載されている。図８にこの平衡変換回路を示
す。平衡変換回路７２は、入力端子７３から入力された
不平衡の高周波信号を一対の差動信号として出力する差
動増幅段７４と、この差動増幅段７４からの差動信号の
相対位相差を正確に１８０度にした信号（平衡出力信
号）として出力する信号遅延段７５とを備える。
小さい平衡変換回路（第２従来例）が、特開平6-350358
号公報に記載されている。図８にこの平衡変換回路を示
す。平衡変換回路７２は、入力端子７３から入力された
不平衡の高周波信号を一対の差動信号として出力する差
動増幅段７４と、この差動増幅段７４からの差動信号の
相対位相差を正確に１８０度にした信号（平衡出力信
号）として出力する信号遅延段７５とを備える。
【０００８】平衡変換回路７２では、一対のトランジス
タ７６、７７を有する、図７の第１差動増幅段１１と同
様の構成の差動増幅段７４を初段に備え、差動増幅段７
４の後段に、図７のレベルシフト段１２及び第２差動増
幅段１３に代わる信号遅延段７５を備えることにより、
相対位相差を正確に１８０度にした一対の出力信号を得
る。
タ７６、７７を有する、図７の第１差動増幅段１１と同
様の構成の差動増幅段７４を初段に備え、差動増幅段７
４の後段に、図７のレベルシフト段１２及び第２差動増
幅段１３に代わる信号遅延段７５を備えることにより、
相対位相差を正確に１８０度にした一対の出力信号を得
る。
【０００９】
【発明が解決しようとする課題】上記第２従来例では、
差動増幅段７４の後段に、一対のトランジスタ７８、７
９及び抵抗器８０〜８２から成る信号遅延段７５を備え
なければ、位相差を正確に１８０度にした一対の出力信
号が得られない。このため、第１従来例に比して回路規
模が小さくなるものの、回路規模を充分に小さくするこ
とはできず、低消費電力の実現には限界があった。
差動増幅段７４の後段に、一対のトランジスタ７８、７
９及び抵抗器８０〜８２から成る信号遅延段７５を備え
なければ、位相差を正確に１８０度にした一対の出力信
号が得られない。このため、第１従来例に比して回路規
模が小さくなるものの、回路規模を充分に小さくするこ
とはできず、低消費電力の実現には限界があった。
【００１０】本発明は、上記に鑑み、相対位相差を正確
に１８０度にした一対の信号を出力しながらも、従来型
に比して回路規模がより小さい差動増幅器を提供するこ
とを目的とする。
に１８０度にした一対の信号を出力しながらも、従来型
に比して回路規模がより小さい差動増幅器を提供するこ
とを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る差動増幅器は、一対のバイポーラトラ
ンジスタを含んで構成される差動増幅段を有し、一方の
バイポーラトランジスタのベースに不平衡入力信号が印
加され、一対の出力ノードから差動信号を出力する差動
増幅器において、前記不平衡入力信号が印加されるバイ
ポーラトランジスタ側の出力ノードと出力端子との間
に、出力信号を遅延させる遅延素子が接続されることを
特徴とする。
に、本発明に係る差動増幅器は、一対のバイポーラトラ
ンジスタを含んで構成される差動増幅段を有し、一方の
バイポーラトランジスタのベースに不平衡入力信号が印
加され、一対の出力ノードから差動信号を出力する差動
増幅器において、前記不平衡入力信号が印加されるバイ
ポーラトランジスタ側の出力ノードと出力端子との間
に、出力信号を遅延させる遅延素子が接続されることを
特徴とする。
【００１２】本発明に係る差動増幅器では、差動増幅段
を一段のみ有し、差動増幅段の信号経路が短い出力側に
遅延素子を接続しただけの簡素な構成を有しながらも、
一方の差動信号に比して進む他方の差動信号の位相を抑
え、第１及び第２出力端子間の相対位相差を正確に１８
０度にすることができる。従って、第１及び第２従来例
に比して回路規模が更に小さくなり、これに伴い消費電
力が低減する。
を一段のみ有し、差動増幅段の信号経路が短い出力側に
遅延素子を接続しただけの簡素な構成を有しながらも、
一方の差動信号に比して進む他方の差動信号の位相を抑
え、第１及び第２出力端子間の相対位相差を正確に１８
０度にすることができる。従って、第１及び第２従来例
に比して回路規模が更に小さくなり、これに伴い消費電
力が低減する。
【００１３】ここで、前記遅延素子がスパイラルインダ
クタから成ることが好ましい。或いは、これに代えて、
前記遅延素子が冗長電線路から成ることも好ましい態様
である。これらの場合、第１出力端子からの出力信号を
遅延させる遅延素子を容易に得ることができる。
クタから成ることが好ましい。或いは、これに代えて、
前記遅延素子が冗長電線路から成ることも好ましい態様
である。これらの場合、第１出力端子からの出力信号を
遅延させる遅延素子を容易に得ることができる。
【００１４】また、前記遅延素子が複数のタップを備
え、該タップの夫々に前記出力端子が接続されることも
好ましい態様である。一般に差動増幅器では、高周波信
号ほど位相遅れが大きくなるが、複数のタップを、遅延
時間が長い高周波用の端子、或いは遅延時間が短い低周
波用の端子として選択的に使用することにより、所要の
周波数に応じて必要な遅延時間を得て、対応周波数範囲
を拡大することができる。
え、該タップの夫々に前記出力端子が接続されることも
好ましい態様である。一般に差動増幅器では、高周波信
号ほど位相遅れが大きくなるが、複数のタップを、遅延
時間が長い高周波用の端子、或いは遅延時間が短い低周
波用の端子として選択的に使用することにより、所要の
周波数に応じて必要な遅延時間を得て、対応周波数範囲
を拡大することができる。
【００１５】
【発明の実施の形態】以下、図面を参照し、本発明に係
る実施形態例に基づいて本発明を更に詳細に説明する。
図１は、本発明に係る第１実施形態例の、モノリシック
ＩＣで構成された差動増幅器を示す回路図である。この
差動増幅器５０Ａは、差動増幅段５４及び遅延素子６８
を有している。
る実施形態例に基づいて本発明を更に詳細に説明する。
図１は、本発明に係る第１実施形態例の、モノリシック
ＩＣで構成された差動増幅器を示す回路図である。この
差動増幅器５０Ａは、差動増幅段５４及び遅延素子６８
を有している。
【００１６】差動増幅段５４は、対となるバイポーラト
ランジスタ（以下、単にトランジスタと呼ぶ）５５、５
６を有しており、トランジスタ５５、５６の各エミッタ
が共通の定電流源５７を介して接地され、トランジスタ
５５、５６の各コレクタが抵抗器５９、６０を介して電
源端子６１に接続されている。トランジスタ５５のベー
スは入力端子６２に接続され、トランジスタ５６のベー
スはキャパシタ５８を介して接地されている。
ランジスタ（以下、単にトランジスタと呼ぶ）５５、５
６を有しており、トランジスタ５５、５６の各エミッタ
が共通の定電流源５７を介して接地され、トランジスタ
５５、５６の各コレクタが抵抗器５９、６０を介して電
源端子６１に接続されている。トランジスタ５５のベー
スは入力端子６２に接続され、トランジスタ５６のベー
スはキャパシタ５８を介して接地されている。
【００１７】トランジスタ５５のコレクタと抵抗器５９
の一端とを接続する出力ノード６３には、遅延素子６８
を介して第１出力端子６５が接続されている。トランジ
スタ５６のコレクタと抵抗器６０の一端とを接続する出
力ノード６６には、第２出力端子６７が接続される。
の一端とを接続する出力ノード６３には、遅延素子６８
を介して第１出力端子６５が接続されている。トランジ
スタ５６のコレクタと抵抗器６０の一端とを接続する出
力ノード６６には、第２出力端子６７が接続される。
【００１８】図２及び図３に夫々、遅延素子６８の具体
的な構成例を示す。図２では、遅延素子６８に、受動素
子であるスパイラルインダクタ６９を使用している。ス
パイラルインダクタ６９は、差動増幅器５０Ａが形成さ
れる半導体基板上に成膜した導電層を所定の幅及び厚み
を有するスパイラル状の巻き配線に形成したもので、巻
き配線における内周端の端子６４ａが第１出力端子６５
に接続され、外周端の端子６４ｄが出力ノード６３に接
続される。
的な構成例を示す。図２では、遅延素子６８に、受動素
子であるスパイラルインダクタ６９を使用している。ス
パイラルインダクタ６９は、差動増幅器５０Ａが形成さ
れる半導体基板上に成膜した導電層を所定の幅及び厚み
を有するスパイラル状の巻き配線に形成したもので、巻
き配線における内周端の端子６４ａが第１出力端子６５
に接続され、外周端の端子６４ｄが出力ノード６３に接
続される。
【００１９】一方、図３では、遅延素子６８に冗長電線
路７１を使用している。冗長電線路７１は、出力ノード
６３と第１出力端子６５との間で配線をジグザグに迂回
させて信号の伝達距離を延ばした受動素子であり、配線
の一端に設けられた端子７０ａが第１出力端子６５に接
続され、他端に設けられた端子７０ｄが出力ノード６３
に接続される。
路７１を使用している。冗長電線路７１は、出力ノード
６３と第１出力端子６５との間で配線をジグザグに迂回
させて信号の伝達距離を延ばした受動素子であり、配線
の一端に設けられた端子７０ａが第１出力端子６５に接
続され、他端に設けられた端子７０ｄが出力ノード６３
に接続される。
【００２０】本差動増幅器５０Ａでは、図１に示すよう
に、入力端子６２から入力された不平衡の高周波信号
（不平衡入力信号）がトランジスタ５５のベースに印加
されると、トランジスタ５５のエミッタ電位が変化し、
これにより、抵抗器５９及び６０を流れる各電流が夫々
変化する。このため、トランジスタ５５、５６の双方の
コレクタ電位が変化することで、位相差を持った一対の
差動信号が一対の出力ノード６３、６６から出力され
る。
に、入力端子６２から入力された不平衡の高周波信号
（不平衡入力信号）がトランジスタ５５のベースに印加
されると、トランジスタ５５のエミッタ電位が変化し、
これにより、抵抗器５９及び６０を流れる各電流が夫々
変化する。このため、トランジスタ５５、５６の双方の
コレクタ電位が変化することで、位相差を持った一対の
差動信号が一対の出力ノード６３、６６から出力され
る。
【００２１】ここで、トランジスタ５５側の出力ノード
６３から第１出力端子６５に向けて送られる差動信号
は、遅延素子６８のスパイラルインダクタ６９又は冗長
電線路７１により、予め定められた遅延を付与されて、
進み過ぎる位相が抑制される。これにより、第１及び第
２出力端子６５、６７から、正確に１８０度の位相差を
持つ一対の信号（平衡出力信号）が出力される。
６３から第１出力端子６５に向けて送られる差動信号
は、遅延素子６８のスパイラルインダクタ６９又は冗長
電線路７１により、予め定められた遅延を付与されて、
進み過ぎる位相が抑制される。これにより、第１及び第
２出力端子６５、６７から、正確に１８０度の位相差を
持つ一対の信号（平衡出力信号）が出力される。
【００２２】つまり、本差動増幅器５０Ａでは、トラン
ジスタ５５のベースに印加される不平衡入力信号が、ト
ランジスタ５５から出力ノード６３を経由して第１出力
端子６５に出力される第１の信号と、トランジスタ５５
からトランジスタ５６及び出力ノード６６を経由して第
２出力端子６７に出力される第２の信号として得られ
る。第２の信号の経路では、第１の信号の経路に比して
出力端子６７までの電気長が長く、トランジスタ５６の
寄生容量の影響等も加わって、第１の信号に対する位相
遅れを生じる。しかし、第１の信号の経路、つまり差動
増幅段の信号経路が短い出力側に遅延素子６８が接続さ
れるので、進み過ぎる第１の信号の位相を抑え、出力端
子６５、６７間の相対位相差を正確に１８０度にするこ
とができる。
ジスタ５５のベースに印加される不平衡入力信号が、ト
ランジスタ５５から出力ノード６３を経由して第１出力
端子６５に出力される第１の信号と、トランジスタ５５
からトランジスタ５６及び出力ノード６６を経由して第
２出力端子６７に出力される第２の信号として得られ
る。第２の信号の経路では、第１の信号の経路に比して
出力端子６７までの電気長が長く、トランジスタ５６の
寄生容量の影響等も加わって、第１の信号に対する位相
遅れを生じる。しかし、第１の信号の経路、つまり差動
増幅段の信号経路が短い出力側に遅延素子６８が接続さ
れるので、進み過ぎる第１の信号の位相を抑え、出力端
子６５、６７間の相対位相差を正確に１８０度にするこ
とができる。
【００２３】このように、本差動増幅器５０Ａによる
と、差動増幅段５４を１段のみ備え、且つ一方の出力信
号を遅延させる遅延素子６８を接続しただけの簡素な構
成の回路から、高周波領域においても正確な１８０度位
相差を持つ一対の信号を出力する動作が実現できる。従
って、例えば周波数５００ＭＨｚ以上の不平衡入力−平
衡出力が得られ、正確な１８０度位相差特性を有する差
動増幅器を、複数の差動増幅段を備えた従来の差動増幅
器に比して小さい回路規模で構成できる。
と、差動増幅段５４を１段のみ備え、且つ一方の出力信
号を遅延させる遅延素子６８を接続しただけの簡素な構
成の回路から、高周波領域においても正確な１８０度位
相差を持つ一対の信号を出力する動作が実現できる。従
って、例えば周波数５００ＭＨｚ以上の不平衡入力−平
衡出力が得られ、正確な１８０度位相差特性を有する差
動増幅器を、複数の差動増幅段を備えた従来の差動増幅
器に比して小さい回路規模で構成できる。
【００２４】図４は、本発明に係る第２実施形態例の差
動増幅器５０Ｂを示す回路図である。本実施形態例で
は、第１実施形態例と共通の要素に同じ符号を付しその
説明を省略する。
動増幅器５０Ｂを示す回路図である。本実施形態例で
は、第１実施形態例と共通の要素に同じ符号を付しその
説明を省略する。
【００２５】本差動増幅器５０Ｂでは、遅延素子６８が
複数のタップを備え、タップの夫々に第１出力端子６５
ａ、６５ｂ、６５ｃが接続されている。本実施形態例の
遅延素子６８の具体的構成例として、図５に、スパイラ
ルインダクタ６９を用いる例を、図６に、冗長電線路７
１を用いる例を夫々示した。
複数のタップを備え、タップの夫々に第１出力端子６５
ａ、６５ｂ、６５ｃが接続されている。本実施形態例の
遅延素子６８の具体的構成例として、図５に、スパイラ
ルインダクタ６９を用いる例を、図６に、冗長電線路７
１を用いる例を夫々示した。
【００２６】図５に示すスパイラルインダクタ６９で
は、図２に示した巻き配線の内周端の端子（タップ）６
４ａと外周端の端子６４ｄとの間に、予め定めた遅延が
段階的に得られるように巻き配線での位置を異ならせた
端子（タップ）６４ｂ及び６４ｃが設けられている。一
方、図６に示す冗長電線路７１では、図３に示した端子
（タップ）７０ａと端子７０ｄとの間に、予め定めた遅
延が段階的に得られるように配線上で位置を異ならせた
端子（タップ）７０ｂ及び７０が設けられている。これ
により、接続位置に応じて遅延時間の長さが段階的に異
なる出力端子６５ａ〜６５ｃが、簡素な構成によって得
られる。
は、図２に示した巻き配線の内周端の端子（タップ）６
４ａと外周端の端子６４ｄとの間に、予め定めた遅延が
段階的に得られるように巻き配線での位置を異ならせた
端子（タップ）６４ｂ及び６４ｃが設けられている。一
方、図６に示す冗長電線路７１では、図３に示した端子
（タップ）７０ａと端子７０ｄとの間に、予め定めた遅
延が段階的に得られるように配線上で位置を異ならせた
端子（タップ）７０ｂ及び７０が設けられている。これ
により、接続位置に応じて遅延時間の長さが段階的に異
なる出力端子６５ａ〜６５ｃが、簡素な構成によって得
られる。
【００２７】通常、差動増幅器では、入力信号が高周波
になる程その位相遅れが大きくなる。本実施形態例で
は、遅延時間が長い高周波用に出力端子６５ａを、遅延
時間が短い低周波用に出力端子６５ｃを、これらの中間
の遅延時間用に出力端子６５ｂを夫々用いることができ
る。従って、第１実施形態例と同様の効果に加え、所要
の周波数に応じて必要な遅延時間が得られる出力端子を
適宜選択することで対応周波数範囲が拡大できるという
効果も得ることができる。
になる程その位相遅れが大きくなる。本実施形態例で
は、遅延時間が長い高周波用に出力端子６５ａを、遅延
時間が短い低周波用に出力端子６５ｃを、これらの中間
の遅延時間用に出力端子６５ｂを夫々用いることができ
る。従って、第１実施形態例と同様の効果に加え、所要
の周波数に応じて必要な遅延時間が得られる出力端子を
適宜選択することで対応周波数範囲が拡大できるという
効果も得ることができる。
【００２８】第１及び第２実施形態例では、例えば、２
ＧＨｚの高周波数で、トランジスタ５５からトランジス
タ５６を経由して第２出力端子６７に至る経路を送られ
る第２の信号と、トランジスタ５５から第１出力端子６
５（６５ａ〜６５ｃ）に至る経路を送られる第１の信号
との位相差が１７０度ある場合に、１０度分の位相遅れ
となるように遅延素子６８を構成すれば、正確に１８０
度とした位相差を持つ一対の出力信号が得られる。
ＧＨｚの高周波数で、トランジスタ５５からトランジス
タ５６を経由して第２出力端子６７に至る経路を送られ
る第２の信号と、トランジスタ５５から第１出力端子６
５（６５ａ〜６５ｃ）に至る経路を送られる第１の信号
との位相差が１７０度ある場合に、１０度分の位相遅れ
となるように遅延素子６８を構成すれば、正確に１８０
度とした位相差を持つ一対の出力信号が得られる。
【００２９】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明に係る差動増幅器は、上記実
施形態例の構成にのみ限定されるものではなく、上記実
施形態例の構成から種々の修正及び変更を施した差動増
幅器も、本発明に係る範囲に含まれる。
づいて説明したが、本発明に係る差動増幅器は、上記実
施形態例の構成にのみ限定されるものではなく、上記実
施形態例の構成から種々の修正及び変更を施した差動増
幅器も、本発明に係る範囲に含まれる。
【００３０】
【発明の効果】以上説明したように、本発明によると、
相対位相差を正確に１８０度にした一対の信号を出力し
ながらも、従来型に比して回路規模がより小さい差動増
幅器を得ることができる。
相対位相差を正確に１８０度にした一対の信号を出力し
ながらも、従来型に比して回路規模がより小さい差動増
幅器を得ることができる。
【図１】本発明に係る第１実施形態例に係る差動増幅器
の構成を示す回路図である。
の構成を示す回路図である。
【図２】第１実施形態例の遅延素子の構成例を示す概念
図である。
図である。
【図３】第１実施形態例の遅延素子の別の構成例を示す
概念図である。
概念図である。
【図４】本発明に係る第２実施形態例に係る差動増幅器
の構成を示す回路図である。
の構成を示す回路図である。
【図５】第２実施形態例の遅延素子の構成例を示す概念
図である。
図である。
【図６】第２実施形態例の遅延素子の別の構成別を示す
概念図である。
概念図である。
【図７】従来の差動増幅器の改良例を示す回路図であ
る。
る。
【図８】従来の差動増幅器の別の改良例である平衡変換
回路を示す回路図である。
回路を示す回路図である。
５０Ａ、５０Ｂ：差動増幅器
５５、５６：バイポーラトランジスタ
５７：定電流源
５８：キャパシタ
５９、６０：抵抗器
６１：電源端子
６２：入力端子
６３、６６：出力ノード
６５、６５ａ〜６５ｃ：第１出力端子
６７：第２出力端子
６８：遅延素子
６９：スパイラルインダクタ
６４ａ〜６４ｃ、７０ａ〜７０ｃ：端子（タップ）
７１：冗長電線路
Claims (4)
- 【請求項１】 一対のバイポーラトランジスタを含んで
構成される差動増幅段を有し、一方のバイポーラトラン
ジスタのベースに不平衡入力信号が印加され、一対の出
力ノードから差動信号を出力する差動増幅器において、 前記不平衡入力信号が印加されるバイポーラトランジス
タ側の出力ノードと出力端子との間に、出力信号を遅延
させる遅延素子が接続されることを特徴とする差動増幅
器。 - 【請求項２】 前記遅延素子がスパイラルインダクタか
ら成る、請求項１に記載の差動増幅器。 - 【請求項３】 前記遅延素子が冗長電線路から成る、請
求項１に記載の差動増幅器。 - 【請求項４】 前記遅延素子が複数のタップを備え、該
タップの夫々に前記出力端子が接続される、請求項１〜
３の内の何れか１項に記載の差動増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001231331A JP2003046350A (ja) | 2001-07-31 | 2001-07-31 | 差動増幅器 |
| US10/200,210 US20030025556A1 (en) | 2001-07-31 | 2002-07-23 | Differential amplifier providing precisely balanced output signals and having low power consumption |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001231331A JP2003046350A (ja) | 2001-07-31 | 2001-07-31 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003046350A true JP2003046350A (ja) | 2003-02-14 |
Family
ID=19063402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001231331A Pending JP2003046350A (ja) | 2001-07-31 | 2001-07-31 | 差動増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20030025556A1 (ja) |
| JP (1) | JP2003046350A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008511204A (ja) * | 2004-08-20 | 2008-04-10 | エクシーヴ コーポレーション | 集積化帯域選択フィルタを備えるテレビジョン信号受信機 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3629738A (en) * | 1970-06-01 | 1971-12-21 | Sprague Electric Co | Microstrip delay line |
| US4620164A (en) * | 1983-11-02 | 1986-10-28 | Elmec Corporation | Variable delay line having linking electrode with depressions therein for snug engagement of moveable contact |
| JPH0618197B2 (ja) * | 1987-07-30 | 1994-03-09 | 日本電気株式会社 | 超伝導モノリシックマイクロ波集積回路 |
| JP2966972B2 (ja) * | 1991-07-05 | 1999-10-25 | 株式会社日立製作所 | 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器 |
-
2001
- 2001-07-31 JP JP2001231331A patent/JP2003046350A/ja active Pending
-
2002
- 2002-07-23 US US10/200,210 patent/US20030025556A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008511204A (ja) * | 2004-08-20 | 2008-04-10 | エクシーヴ コーポレーション | 集積化帯域選択フィルタを備えるテレビジョン信号受信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030025556A1 (en) | 2003-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4206589B2 (ja) | 分布増幅器 | |
| JP2004281625A (ja) | 半導体装置 | |
| JP2002076235A (ja) | 半導体装置 | |
| US7271657B2 (en) | Traveling wave amplifier | |
| JPH10163766A (ja) | 差動増幅器 | |
| US8149066B2 (en) | Integrated circuit distributed oscillator | |
| JPH11298295A (ja) | 不平衡−平衡変換器及びバランス形ミクサ | |
| JP2004215137A (ja) | 半導体集積回路装置および半導体集積回路 | |
| US7302249B1 (en) | High dynamic range mixer apparatus and balun therefor | |
| JP2001274639A (ja) | 半導体電力増幅器および多段モノリシック集積回路 | |
| JP2003142952A (ja) | 半導体集積回路の設計方法および半導体装置 | |
| JPH09121127A (ja) | 高周波増幅集積回路装置 | |
| JP2003046350A (ja) | 差動増幅器 | |
| EP0407778B1 (en) | Hybrid amplifier | |
| US6690231B1 (en) | Gain stage that minimizes the miller effect | |
| JP3097563B2 (ja) | 利得可変増幅器 | |
| JPH10209761A (ja) | ミキサ回路装置 | |
| US20070182506A1 (en) | Splitter circuit including transistors | |
| JP2010118930A (ja) | 周波数変換器 | |
| US7218174B2 (en) | Delay circuit and method therefor | |
| JP2005159860A (ja) | 広帯域増幅器 | |
| JP2001094357A (ja) | 線形高出力増幅装置 | |
| US20070146948A1 (en) | Integrated circuit arrangements | |
| JPH04261206A (ja) | 増幅器 | |
| JP4425755B2 (ja) | 差動増幅回路 |