JP2003046246A - 多層配線基板およびその製造方法 - Google Patents

多層配線基板およびその製造方法

Info

Publication number
JP2003046246A
JP2003046246A JP2001234774A JP2001234774A JP2003046246A JP 2003046246 A JP2003046246 A JP 2003046246A JP 2001234774 A JP2001234774 A JP 2001234774A JP 2001234774 A JP2001234774 A JP 2001234774A JP 2003046246 A JP2003046246 A JP 2003046246A
Authority
JP
Japan
Prior art keywords
via hole
etching
wiring board
multilayer wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001234774A
Other languages
English (en)
Inventor
Naoto Ono
直人 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2001234774A priority Critical patent/JP2003046246A/ja
Publication of JP2003046246A publication Critical patent/JP2003046246A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laser Beam Processing (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 (修正有) 【課題】上下の導体配線層を接続するビアホールをレー
ザー穴あけ加工により加工した際に発生するドロスを、
寸法安定性に優れ、後のめっき工程において接続信頼性
の得られるエッチングにより除去する製造方法を提供す
る。 【解決手段】絶縁層2と配線層1が交互に積層してなる
多層構造を有する多層配線基板において、上下の配線層
を接続するビアホールをレーザー穴あけ加工により加工
する工程と、レーザー穴あけ加工により発生したドロス
3をエッチングにより除去する工程と、エッチングによ
りビアホールの開口端に発生したドロスを除去した後、
ビアホール下部配線層に堆積した有機絶縁材料の残さ6
を除去する工程と、絶縁層を活性化し無電解めっき7ま
たはダイレクトプレーティングにより電気めっきのシー
ド層を形成する工程と、電気めっき4によりビアホール
内部をめっき金属により充填する工程より成る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ポリイミド等の樹
脂からなる絶縁層と導体配線層が交互に積層してなる多
層構造を有する多層配線基板の製造方法に関し、特に、
半導体素子搭載用インターポーザに用いられ、微小径ビ
アホールをめっきにて形成する多層配線基板及びその製
造方法に関する。
【0002】
【従来の技術】近年、半導体大規模集積回路(LSI)
等の半導体素子ではトランジスターの集積度が高まり、
その動作速度はクロック周波数で1GHzに達するもの
が、また、入出力端子数では1000を越えるものが出
現するに至っている。
【0003】半導体素子をプリント配線基板に実装する
ために、BGA(Ball Grid Array)や
CSP(Chip Size Package)等のイ
ンターポーザが開発され、実用化されている。
【0004】このような多層配線基板は銅貼基板やセラ
ミック基板上に絶縁樹脂層と導体配線層を交互に積み上
げて形成される。この工法にて作製された多層配線基板
の絶縁層は、ポリイミド等の樹脂を塗布することにより
形成し、薄膜化することができる。また、導体配線層は
めっきで形成でき、微細配線が可能となる。一方、上下
の導体配線層を接続するビアホールはレーザ加工等にて
孔を形成し、内部をめっきで埋めることにより形成でき
る。このため、従来の銅貼り基板を一括積層する多層プ
リント配線基板、あるいは、グリーンシートを積層して
一括焼成するセラミック多層配線基板に比べ、高配線密
度化、薄膜化、小型化を図ることができる。
【0005】また、これとは別に、従来の多層プリント
配線基板に銅箔付ポリイミドフィルムを接着剤で貼り合
わせた構成のものも提案されている。この構成において
も、銅箔の薄さから微細配線を形成することが可能とな
り、同じように、高配線密度化、薄膜化、小型化を図る
ことができる。
【0006】一方、上下の導体配線層を接続するビアホ
ールは、エキシマーレーザやYAG第3高調波、第4高
調波を用いたレーザ加工機の導入が盛んになり、微小径
の孔形成が容易になってきている。
【0007】有機絶縁材料からなる絶縁層と導体材料か
らなる配線層が交互に積層してなる多層構造を有する多
層配線基板において、上下の導体配線層を接続するビア
ホールを前記導体材料、有機絶縁材料の順にレーザーで
形成して、下部導体配線層表面を露出させた後、ビアホ
ール下部配線層に堆積した有機絶縁材料の残さを除去
し、無電解銅めっき等で電気めっきのシード層を形成
し、それを電極にして孔内部の側面や底部に一定厚のめ
っき形成を行うが、高速信号を通すため、あるいは、ビ
アホール直上へビアホールを形成して配線の自由度を上
げる目的で、孔内部をめっき金属で埋めてしまう、フィ
ルドビアめっきが盛んに行われている。
【0008】このフィルドビアめっきは、電流波形制御
や添加剤によって選択的に孔内部にめっき金属を析出さ
せる手法をとっているが、ビアホールを前記導体材料、
有機絶縁材料の順にレーザーで形成した際に発生する導
体材料によるドロスがビアホール開口端部に盛り上がっ
て形成される為(図1a)、電気めっきの際、孔の開口
部に電流が集中してしまい、開口部が先にめっきで塞が
れてしまい、結果的にビアホール内部に空隙が残るとい
う問題が発生してしまう(図1b)。
【0009】この問題を解決する為に、研磨シートやバ
フ研磨を用いた物理研磨によるドロス除去工法がある
が、この方法では開口端部を著しく傷つけ、テープ状の
基板などの薄いものでは物理研磨時の張力により寸法が
変化してしまうという問題がある。
【0010】
【発明が解決しようとする課題】本発明は係る従来技術
の問題点に鑑みてなされたもので、有機絶縁材料からな
る絶縁層と導体材料からなる配線層が交互に積層してな
る多層構造を有する多層配線基板において、上下の導体
配線層を接続するビアホールをレーザー穴あけ加工によ
り加工した際に発生するドロスを、寸法安定性に優れ、
後のめっき工程において接続信頼性の得られるエッチン
グにより除去する製造方法を提供することを課題とす
る。
【0011】
【課題を解決するための手段】本発明において上記の課
題を達成するために、請求項1の発明では有機絶縁材料
からなる絶縁層と導体材料からなる配線層が交互に積層
してなる多層構造を有する多層配線基板において、上下
の導体配線層を接続するビアホールをレーザー穴あけ加
工により加工する工程と、レーザー穴あけ加工により発
生したドロスをエッチングにより除去する工程と、エッ
チングによりビアホールの開口端に発生したドロスを除
去した後、ビアホール下部配線層に堆積した有機絶縁材
料の残さを除去する工程と、絶縁層を活性化し無電解め
っきまたはダイレクトプレーティングにより電気めっき
のシード層を形成する工程と、電気めっきによりビアホ
ール内部をめっき金属により充填する工程より成ること
を特徴とした多層配線基板の製造方法としたものであ
る。
【0012】また、請求項2の発明では前記有機絶縁材
料がポリイミドであり、導体材料が銅箔であることを特
徴とした請求項1記載の多層配線基板の製造方法とした
ものである。
【0013】また、請求項3の発明では前記導体材料、
有機絶縁材料の順にレーザーにより穴あけ加工を行う工
程の後、ビアホールの開口端に発生したドロスを、エッ
チングするエッチング液が、塩化第2鉄溶液、塩化第2銅
溶液、過硫酸アンモニウム溶液、過硫酸ナトリウム溶
液、硫酸及び過酸化水素水溶液であることを特徴とした
請求項1あるいは2に記載の多層配線基板の製造方法とし
たものである。
【0014】また、請求項4の発明では前記エッチング
液によりビアホールの開口端に発生したドロスを除去し
た後のビアホールの形状のテーパー角度が絶縁層のテー
パー角度よりも導体層のテーパー角度のほうが大きいこ
とを特徴とした、請求項1あるいは2あるいは3に記載
の多層配線基板の製造方法としたものである。
【0015】請求項5の発明は前記請求項1ないし4のい
ずれかに記載の方法によって形成されたビアホールを有
する多層配線基板としたものである。
【0016】
【発明の実施の形態】本発明の多層配線基板およびその
製造方法は、基本的には、次の通りである。
【0017】有機絶縁材料からなる絶縁層と導体材料か
らなる配線層が交互に積層してなる多層構造を有する多
層配線基板において、上下の導体配線層を接続するビア
ホールをレーザー加工により形成する。
【0018】ビアホールを形成するレーザーについては
炭酸ガスレーザ、YAG(基本波、第2高調波、第3高
調波、第4高調波)レーザ、エキシマーレーザ等がある
が、導体層、絶縁層共に加工を行う為、両者を同時に加
工することの出来る400nm以下の短波長レーザであ
るYAG第3高調波、第4高調波ならびにエキシマーレ
ーザが好ましい。
【0019】ビアホールを導体材料、有機絶縁材料の順
にレーザーで形成した際に発生する導体材料によるドロ
スがビアホール開口端部に盛り上がって形成されるが、
その後、基板のエッチングを行う。エッチング液につい
ては塩化第2鉄溶液、塩化第2銅溶液、過硫酸アンモニウ
ム溶液、過硫酸ナトリウム溶液、硫酸及び過酸化水素水
溶液等がある。この処理により、ビアホール開口端部の
ドロスは除去される。その際に開口端部以外の導体層に
ついてもエッチングが進むが、開口端部のドロスが集中
的にエッチングされる為、ドロスの除去が可能となる。
またビアホール下層の導体層についても同時にエッチン
グが行われ、後のめっき工程での接続信頼性を向上させ
る効果も出すことが可能となる。またエッチングによ
り、導体層部分にテーパーがつく為、樹脂部分のテーパ
ーθ1より、導体層部分のテーパーθ2が大きくなる。
これにより後のめっき工程でのめっき充填性が向上する
(図2)。
【0020】その後、ビアホール下層に堆積した有機絶
縁材料の残さを除去する為に過マンガン酸カリウムと水
酸化ナトリウムの混合液等中に基板を浸漬させ、デスミ
ア処理を行う。この処理により、有機絶縁材料の残さを
除去すると共に、ビアホールの絶縁樹脂壁面を粗面化す
ることが出来、めっき工程での密着性向上が図れる。
【0021】次いで、樹脂面に電気めっきのシード層を
形成する為、無電解めっきまたはダイレクトプレーティ
ングを行い、それを電極として電気めっきにてビアホー
ルをめっき金属にて充填する。
【0022】このようにして形成した多層配線基板は、
ビアホール内部に不めっき部分(ボイド)がなく、接続信
頼性が高い基板である。
【0023】
【実施例】以下に、具体的な実施例により本発明を説明
する。尚、本発明は後述する実施例に何ら限定されるも
のではない。
【0024】<実施例1>基板には両面銅箔付ポリイミ
ドテープ(三井化学製 ネオフレックス Cu/PI/Cu=9μm/3
0μm/9μm)を使用した(図3a)。この基板にビアホー
ルを加工する為に、355nmの波長の紫外線レーザーを使
用し、ビアホール加工を行った(図3b)。加工したビ
アホール径は40μmであった。加工したビアホールを光
学顕微鏡にて観察したところ、ビアホール開口端部にド
ロスが発生していることを確認した。そこでレーザー顕
微鏡にてドロス部分の膜厚を測定したところ、約1.2μm
〜2.2μmであった。
【0025】前記基板のドロス部分を除去する為に過硫
酸アンモニウムにて約3μmエッチングを行った。その後
ドロス部分についてレーザー顕微鏡で厚さを測定したと
ころ、約0.2μmとほぼドロスが除去されていることを確
認した(図3c)。またその他の導体層部分についても
元の膜厚である9μmから約3μmエッチングされ、約6μm
となっていた。
【0026】その後、ビアホール底部に堆積した樹脂残
さを除去する為に、過マンガン酸カリウムと水酸化ナト
リウムを3対2の割合でイオン交換水に溶解させ、約50℃
に加熱した。この混合液中に基板を浸漬させ、樹脂残さ
を除去した(図3d)。
【0027】次いで、電気めっきのシード層を形成する
為に無電解銅めっき処理を行い(図3e)、その後硫酸
銅めっき液により電気めっき処理を行い、銅によりビア
ホール内部を充填した(図3f)。
【0028】その後基板の断面観察を行い、銅の充填不
良をビアホール100個調査したが、不良部分は0個であっ
た。また比較としてドロス除去を行っていない基板につ
ても調査したところビアホール1000個に対して65個の不
良を確認した。
【0029】また信頼性試験として、はんだ耐熱試験、
高温放置試験、温度サイクル試験を本発明の製造工程を
経た基板と本発明の製造工程を経ていない(ドロス除去
を行っていない)基板について行った。表1にその結果を
示す。
【0030】
【表1】
【0031】表1に示したように本発明の製造工程を経
た基板についてはいずれの信頼性試験においても異常は
見られなかったが、本発明の製造工程を経ていない基板
については、ふくれ、銅めっきの剥離などが生じてい
た。なお表1は分母が検査ビアホール数で分子が不良ビ
アホール数である。
【0032】
【発明の効果】本発明の多層配線基板の製造方法によれ
ば、レーザーによるビアホール加工時に生ずるドロス
を、物理研磨のようにビア開口部を傷めたり、基板の寸
法変化などなく除去することが可能となり、後の工程の
めっきにおいて接続信頼性の高いフィルドビアめっきが
可能となる。
【図面の簡単な説明】
【図1】本発明のドロス除去工法を用いない場合のめっ
き状態を示す説明図。
【図2】本発明のドロス除去工法を行った後の絶縁層と
配線層のテーパーの状態を示す説明図。
【図3】本発明の多層配線基板の製造工程を示す説明
図。
【符号の説明】
1…導体層 2…絶縁層 3…ドロス 4…電気めっき層 5…空隙 6…有機絶縁材料残さ 7…無電解めっき層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) C25D 7/00 C25D 7/00 J 5E346 H05K 3/00 H05K 3/00 N 3/06 3/06 N 3/26 3/26 B 3/40 3/40 K 3/42 610 3/42 610A 610B // B23K 101:42 B23K 101:42 Fターム(参考) 4E068 AA01 AF00 CG00 DA11 4K024 AA09 AB02 AB17 BA09 BB11 BC02 DA04 DA07 EA07 GA01 5E317 AA24 AA25 BB03 BB12 CC25 CC32 CC33 CD25 CD27 CD32 GG05 GG16 5E339 AA02 AC01 AC07 AD05 AE01 BC02 BD02 BD06 BE11 BE13 BE17 GG01 5E343 AA02 AA12 AA18 AA33 BB24 BB67 BB71 DD33 DD43 DD76 EE01 EE02 ER26 FF23 GG01 GG11 5E346 AA06 AA12 AA15 AA22 AA32 AA43 AA51 CC10 CC32 DD12 DD32 EE08 EE13 EE18 EE42 FF04 FF07 FF13 FF14 GG15 GG17 GG22 GG28 HH11 HH31

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】有機絶縁材料からなる絶縁層と導体材料か
    らなる配線層が交互に積層してなる多層構造を有する多
    層配線基板において、上下の配線層を接続するビアホー
    ルをレーザー穴あけ加工により加工する工程と、レーザ
    ー穴あけ加工により発生したドロスをエッチングにより
    除去する工程と、エッチングによりビアホールの開口端
    に発生したドロスを除去した後、ビアホール下部配線層
    に堆積した有機絶縁材料の残さを除去する工程と、絶縁
    層を活性化し無電解めっきまたはダイレクトプレーティ
    ングにより電気めっきのシード層を形成する工程と、電
    気めっきによりビアホール内部をめっき金属により充填
    する工程より成ることを特徴とした多層配線基板の製造
    方法。
  2. 【請求項2】前記有機絶縁材料がポリイミドであり、導
    体材料が銅箔であることを特徴とした請求項1記載の多
    層配線基板の製造方法。
  3. 【請求項3】前記導体材料、有機絶縁材料の順にレーザ
    ーにより穴あけ加工を行う工程の後、ビアホールの開口
    端に発生したドロスを、エッチングするエッチング液
    が、塩化第2鉄溶液、塩化第2銅溶液、過硫酸アンモニウ
    ム溶液、過硫酸ナトリウム溶液、硫酸及び過酸化水素水
    溶液であることを特徴とした請求項1あるいは2に記載の
    多層配線基板の製造方法。
  4. 【請求項4】前記エッチングによりビアホールの開口端
    に発生したドロスを除去した後のビアホールの形状のテ
    ーパー角度が絶縁層のテーパー角度よりも導体層のテー
    パー角度のほうが大きいことを特徴とした請求項1ある
    いは2あるいは3に記載の多層配線基板の製造方法。
  5. 【請求項5】前記請求項1ないし4のいずれかに記載の方
    法によって形成されたビアホールを有する多層配線基
    板。
JP2001234774A 2001-08-02 2001-08-02 多層配線基板およびその製造方法 Pending JP2003046246A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001234774A JP2003046246A (ja) 2001-08-02 2001-08-02 多層配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001234774A JP2003046246A (ja) 2001-08-02 2001-08-02 多層配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003046246A true JP2003046246A (ja) 2003-02-14

Family

ID=19066323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001234774A Pending JP2003046246A (ja) 2001-08-02 2001-08-02 多層配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2003046246A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100783467B1 (ko) 2006-02-24 2007-12-07 삼성전기주식회사 내부 관통홀을 가지는 인쇄회로기판 및 그 제조 방법
JP2013074149A (ja) * 2011-09-28 2013-04-22 Hitachi Chemical Co Ltd 配線基板及びその製造方法
JP2013074150A (ja) * 2011-09-28 2013-04-22 Hitachi Chemical Co Ltd 配線基板及びその製造方法
JP2014177670A (ja) * 2013-03-14 2014-09-25 Dainippon Printing Co Ltd インターポーザー基板の製造方法。
CN110996522A (zh) * 2019-12-20 2020-04-10 珠海斗门超毅实业有限公司 一种线路板制作方法和线路板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100783467B1 (ko) 2006-02-24 2007-12-07 삼성전기주식회사 내부 관통홀을 가지는 인쇄회로기판 및 그 제조 방법
JP2013074149A (ja) * 2011-09-28 2013-04-22 Hitachi Chemical Co Ltd 配線基板及びその製造方法
JP2013074150A (ja) * 2011-09-28 2013-04-22 Hitachi Chemical Co Ltd 配線基板及びその製造方法
JP2014177670A (ja) * 2013-03-14 2014-09-25 Dainippon Printing Co Ltd インターポーザー基板の製造方法。
CN110996522A (zh) * 2019-12-20 2020-04-10 珠海斗门超毅实业有限公司 一种线路板制作方法和线路板
CN110996522B (zh) * 2019-12-20 2021-08-24 珠海斗门超毅实业有限公司 一种线路板制作方法和线路板

Similar Documents

Publication Publication Date Title
US8966750B2 (en) Method of manufacturing a multilayered printed wiring board
US8298945B2 (en) Method of manufacturing substrates having asymmetric buildup layers
US8971053B2 (en) Wiring board and method for manufacturing the same
US8931168B2 (en) Method for manufacturing multilayer printed wiring board
US8065798B2 (en) Method of manufacturing printed circuit board
JP4133560B2 (ja) プリント配線基板の製造方法およびプリント配線基板
JP4673207B2 (ja) 多層プリント配線板およびその製造方法
JP3807312B2 (ja) プリント基板とその製造方法
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
JP4734723B2 (ja) 同軸ビアホールを用いた多層配線基板の製造方法
KR100484573B1 (ko) 비어 홀의 스미어 제거 방법
JP2003318544A (ja) 多層配線基板およびその製造方法
JP2004152904A (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
JP2003332739A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2003046246A (ja) 多層配線基板およびその製造方法
JP2003309214A (ja) 配線基板の製造方法
JP2001352007A (ja) 多層配線基板とその製造方法及びそれを用いた接続構造
JP2003096593A (ja) 粗化処理方法及び電解銅メッキ装置
JP2000036660A (ja) ビルドアップ多層配線板の製造方法
JP2000036659A (ja) ビルドアップ多層配線板の製造方法
JP3829736B2 (ja) チップサイズパッケージの製造方法
JP2002252436A (ja) 両面積層板およびその製造方法
JP2001135750A (ja) 半導体パッケージ用基板の製造方法
JP2001308484A (ja) 回路基板及びその製造方法
JP2003179351A (ja) ビルドアップ多層配線基板及びその製造方法