JP2003044186A - インタフェース回路 - Google Patents
インタフェース回路Info
- Publication number
- JP2003044186A JP2003044186A JP2001228441A JP2001228441A JP2003044186A JP 2003044186 A JP2003044186 A JP 2003044186A JP 2001228441 A JP2001228441 A JP 2001228441A JP 2001228441 A JP2001228441 A JP 2001228441A JP 2003044186 A JP2003044186 A JP 2003044186A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pull
- power supply
- host
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
Abstract
機能の切換えが容易で、回路構成が簡単で、小型化が可
能なインタフェース回路を提供する。 【解決手段】 電子機器40をホストとして使用し、コ
ネクタ49に、USBケーブルを介してプリンタ等のデ
バイスを接続する場合、スイッチ42を操作して選択回
路43bをホスト機能回路43a側に切換える。又、電
子機器40をデバイスとして使用し、コネクタ49に、
USBケーブルを介してパソコン等のホストを接続する
場合、スイッチ42によって選択回路43bをデバイス
機能回路44a側に切換える。スイッチ42の切換え信
号S42に基づき、マイコン41の出力によってUSB
インタフェースの制御が行われる。
Description
の電子機器に設けられ、パーソナルコンピュータ(以下
「パソコン」という。)等のホストや、プリンタ等のデ
バイスを接続するためのUSB(Universal Serial Bu
s、ユニバーサル・シリアル・バス)規格に適合したインタ フェース
回路に関するものである。
リンタ等のデバイスを、パソコン等のホストに接続する
ために使用される。USBインタフェースは、デバイス
毎に異なるインタフェースを、同一のコネクタによって
パソコン等のホストに接続できるようにしたものであ
る。このUSBインタフェースは、信号送受信の制御を
能動的に行うホスト機能と、受動的な役割のデバイス機
能とが明確に分かれている。
のインタフェース回路を搭載したホストとデバイスの接
続形態例を示す構成図である。USBインタフェース
は、デバイス用とホスト用がある。
等の電子機器をデバイス10として機能させ、これにU
SBケーブル30を介して、パソコン等のホスト20が
接続されている。USBインタフェースの制御権は、ホ
スト20側にある。
等の電子機器をホスト10Aとして機能させ、これにU
SBケーブル30を介して、プリンタ等のデバイス20
Aが接続されている。USBインタフェースの制御権
は、ホスト10A側にある。
10には、データの送受信を行うトランシーバ部11が
設けられ、これがUSB信号伝送用のデータラインDL
+,DL−を介して、USBコネクタ15のデータ端子
D+,D−に接続されている。デバイス10が高速転送
用の場合には、データラインDL+がプルアップ抵抗1
2を介して電源端子VCCに接続されている。デバイス
10が低速転送用の場合には、高速転送用プルアップ抵
抗12に代えて、データラインDL−がプルアップ抵抗
13を介して電源端子VCCが接続されている。又、デ
バイス10内には、ホスト20側からケーブル30を介
して供給される電源電力を受電する電源部14が設けら
れ、この電源部14で受電した電源電力をデバイス10
の内部回路に供給するようになっている。電源部14
は、電源ラインPL+,PL−を介してコネクタ15の
電源端子VCC及び接地側の電源端子GNDに接続され
ている。コネクタ15は、ケーブル30を介してパソコ
ン等のホスト20に接続されている。
タの送受信を行うトランシーバ部21が設けられてい
る。トランシーバ部21は、データラインDL+,DL
−を介して、USBコネクタ25のデータ端子D+,D
−に接続されている。データラインDL+,DL−は、
プルダウン抵抗22,23を介して接地側の電源端子G
NDに接続されている。又、ホスト20の本体には、デ
バイス10に対して電源電力を供給する電源部24が設
けられている。電源部24は、電源ラインPL+,PL
−を介して、コネクタ25の電源端子VCC,GNDに
接続されている。ホスト20の本体には、例えば、信号
入力用のマウス26−1、キーボード26−2、及び出
力用のプリンタ26−3等が接続されている。
イス10側で撮影した画像データ等をホスト20へ転送
する場合、ホスト20側の電源部24から供給された電
源電力が、ケーブル30を介してデバイス10内の電源
部14に受電される。受電された電源電力に基づき、デ
バイス10の内部回路が動作し、トランシーバ部11か
ら画像データ等が出力され、これがケーブル30を介し
てホスト20側のトランシーバ部21へ送られ、例え
ば、ホスト20側の表示装置(ディスプレイ)に画像デ
ータ等が表示される。又、画像データ等は、プリンタ2
6−3で印字することも可能である。
ば、電子機器をホスト10Aとして機能させ、プリンタ
等をデバイス20Aとして機能させている。ホスト10
Aには、データの送受信を行うトランシーバ部11、及
びデバイス20Aに対して電源電力を供給するための電
源部14A等が設けられている。トランシーバ部11
は、データラインDL+,DL−を介して、コネクタ1
5のデータ端子D+,D−に接続されている。データラ
インDL+,DL−は、プルダウン抵抗16,17を介
して接地側の電源端子GNDに接続されている。電源部
14Aは、電源ラインPL+,PL−を介して、コネク
タ15の電源端子VCC及び接地側の電源端子GNDに
接続されている。コネクタ15は、ケーブル30を介し
て、プリンタ等のデバイス20Aに接続されている。
うトランシーバ部21、及びホスト10Aから供給され
る電源電力を受電する電源部24A等が設けられてい
る。トランシーバ部21は、データラインDL+,DL
−を介して、コネクタ25のデータ端子D+,D−に接
続されている。デバイス20Aが高速転送用の場合に
は、データラインDL+がプルアップ抵抗27を介して
電源端子VCCに接続されている。デバイス20Aが低
速転送用の場合には、プルアップ抵抗27に代えて、デ
ータラインPL−がプルアップ抵抗28を介して電源端
子VCCに接続されている。電源部24Aは、電源ライ
ンPL+,PL−を介して、コネクタ25の電源端子V
CC及び接地側の電源端子GNDに接続されている。
機器のホスト10Aで撮影した画像データ等を、プリン
タ等のデバイス20Aへ転送する場合、ホスト10A側
の電源部14Aから電源電力を出力し、これをケーブル
30を介してデバイス20A側の電源部24Aへ送る。
電源部24Aで受電した電源電力は、デバイス20Aの
内部回路に供給され、デバイス20Aが動作可能状態に
なる。ホスト10A側のトランシーバ部11から画像デ
ータ等が出力されると、これがケーブル30を介してデ
バイス20A側のトランシーバ部21へ転送される。こ
の転送された画像データ等が、デバイス20Aで印刷等
される。
は、図3(a)、(b)に示されているように、信号送
受信の制御を能動的に行うホスト機能と、受動的な役割
のデバイス機能とが明確に分かれている。しかし、例え
ば、デジタルカメラ等の電子機器では、ユーザの使い勝
手の点から、ホスト機能及びデバイス機能を有するイン
タフェース回路が望まれている。
つのインタフェース回路に集積し、USB信号(D+,
D−)を共用する場合を考える。
ト機能及びデバイス機能を有するインタフェース回路の
構成図であり、従来の図3(a)、(b)中の要素と共
通の要素には共通の符号が付されている。
子機器10Bにホスト機能及びデバイス機能をもたせ、
この電子機器10BがUSBケーブル30を介して、パ
ソコン等のホスト20に接続されている。
うホスト用トランシーバ部11A、データの送受信を行
うデバイス用トランシーバ部11B、及び電源電力の供
給/受電の切換え機能を有する電源手段14Bが設けら
れている。
機能用データの送受信処理を行うホスト機能回路11A
−1を有し、この入出力端子がUSBバッファ11A−
2を介して、データラインDL+,DL−及びコネクタ
15のデータ端子D+,D−に接続されている。USB
バッファ11A−2は、ホスト機能回路11A−1から
出力されたデータを差動増幅してデータラインDL+,
DL−へ出力する出力差動バッファ11A−2aと、デ
ータラインDL+,DL−から送られてくるデータを差
動増幅してホスト機能回路11A−1へ入力する入力差
動バッファ11A−2bとで構成されている。
イス機能用データの送受信処理を行うデバイス機能回路
11B−1を有し、この入出力端子がUSBバッファ1
1B−2を介して、データラインDL+,DL−及びコ
ネクタ15のデータ端子D+,D−に接続されている。
USBバッファ11B−2は、デバイス機能回路11B
−2から出力されたデータを差動増幅してデータライン
DL+,DL−へ出力する出力差動バッファ11B−2
aと、データラインDL+,DL−からのデータを差動
増幅してデバイス機能回路11B−1へ入力する入力差
動バッファ11B−2bとで構成されている。
ン抵抗16及びスイッチ手段18−1を介して接地側の
電源端子GNDに接続されている。データラインDL
−,DL−は、プルダウン抵抗17及びスイッチ手段1
8−2を介して接地側の電源端子GNDに接続されてい
る。スイッチ手段18−1,18−2は、ホスト用プル
ダウンイネーブル信号PDEによりオン状態となり、プ
ルダウン抵抗16,17を電源端子GNDに接続する機
能を有している。電子機器10Bが例えば高速転送用の
場合、データラインDL+,DL+は、高速転送用プル
ダウン抵抗12及びスイッチ手段18−3を介して、電
源端子VCCに接続されている。スイッチ手段18−3
は、デバイス用プルアップイネーブル信号PUEにより
オン状態となり、プルアップ抵抗12を電源端子VCC
に接続する機能を有している。
L−を介して、コネクタ15の電源端子VCC,GND
に接続されている。電源手段14Bは、電子機器10B
をデバイスとして機能させる場合、ホスト20からケー
ブル30を介して送られてくる電源電力を受電し、ホス
トとして機能させる場合、電源電力を出力してケーブル
30を介してデバイスに供給する電源電力の受電/供給
切換え機能を有している。
フェースを行う際は、電子機器10Bのホスト機能とデ
バイス機能のいずれか一方が未使用となる。一般的に、
トランシーバ部11A,11Bは、未使用時に入力モー
ドにて待機する仕様となっている。例えば、電子機器1
0Bのデバイス機能を使用する場合、電子機器10B内
に設けられた制御手段の制御により、ホスト用トランシ
ーバ部11Aが入力モードにて待機し、プルダウンイネ
ーブル信号PDEによってスイッチ手段18−1,18
−2がオフ状態、プルアップイネーブル信号PUEによ
ってスイッチ手段18−3がオン状態、及び電源手段1
4Bが受電モードに切換わる。
電源電力は、ケーブル30を介して電子機器10B側の
電源手段14Bで受電され、電子機器10B内の内部回
路に供給される。図3(a)と同様に、デバイス用トラ
ンシーバ部11Bからデータが出力されると、これがケ
ーブル30を介してホスト20側のトランシーバ部21
へ送られ、この送られてきたデータがディスプレイに表
示されたり、プリンタ26−3で印字される。
バッファ11A−2,11B−2は、図3(a)、
(b)に示すように、デバイス10とホスト20、ある
いはホスト10Aとデバイス20Aのように、1対1の
接続を想定して設計されている。このため、インタフェ
ース回路に集積する場合は、USB信号を共用した状態
でUSB規格の電気的特性を満足するようなUSBバッ
ファ11A−2,11B−2を再度設計し直す必要があ
る。
フェースを行う際は、USBバッファ11A−2又は1
1B−2が未使用時に入力モードにて待機する仕様とな
っている。例えば、電子機器10Bをデバイスとして機
能させる場合、ホスト用のUSBバッファ11A−2が
入力モードにて待機する。このため、電子機器10B
を、例えばホスト20と接続した場合、USBケーブル
30を駆動するホスト20側のトランシーバ部21内の
USBバッファが、電子機器10B側の2つのUSBバ
ッファ11A−2,11B−2分の負荷を駆動しなけら
ばならない。電子機器10B内のインタフェース回路を
実装した基板配線の負荷も考慮すると、USB規格の電
気的特性を満足する共用可能な電子機器10B内のイン
タフェース回路を開発することは容易なことではない。
特に、電子機器10Bが携帯用等の小型のものである場
合、これに搭載されるインタフェース回路は、ホスト機
能とデバイス機能の切換えが容易で、さらに比較的簡単
な回路構成で、かつ小型化が要求されるが、これらを満
足するインタフェース回路を提供することが困難であっ
た。
を解決し、ホスト機能とデバイス機能の切換えが容易
で、さらに比較的簡単な回路構成で、かつ小型化が可能
なインタフェース回路を提供することを目的とする。
に、本発明のうちの第1の発明は、ホスト機能とデバイ
ス機能を有し、USB信号の共用が可能なインタフェー
ス回路において、USB信号伝送用のデータラインを接
続するためのデータ端子と、電源電力伝送用の電源ライ
ンを接続するための電源端子と、ホスト機能とデバイス
機能のいずれか一方を選択するための切換え信号を発生
するスイッチと、プログラムに従いインタフェース回路
全体を制御すると共に、前記切換え信号を入力すると、
ホスト機能を実行するためのプルダウン抵抗接続用デー
タ及び電源電力供給用データ、又はデバイス機能を実行
するためのプルアップ抵抗接続用データ及び電源電力受
電用データを出力する制御手段と、前記制御手段の制御
により、ホスト機能用データの送受信処理を行うホスト
機能回路と、前記制御手段の制御により、デバイス機能
用データの送受信処理を行うデバイス機能回路と、前記
データ端子に対してデータの送受信を行うバッファとを
備えている。
記切換え信号に基づき、前記ホスト機能回路又は前記デ
バイス機能回路のいずれか一方を選択して前記バッファ
に接続する選択手段と、前記制御手段の制御により、前
記プルダウン抵抗接続用データ、前記電源電力供給用デ
ータ、前記プルアップ抵抗接続用データ、及び前記電源
電力受電用データを保持するデータ保持手段と、前記デ
ータ保持手段に保持された前記プルダウン抵抗接続用デ
ータに基づき、プルダウン抵抗を前記データ端子に接続
するプルダウン手段と、前記データ保持手段に保持され
た前記プルアップ抵抗接続用データに基づき、プルアッ
プ抵抗を前記データ端子に接続するプルアップ手段と、
前記データ保持手段に保持された前記電源電力供給用デ
ータに基づき、電源電力を前記電源端子に供給し、又は
前記データ保持手段に保持された前記電源電力受電用デ
ータに基づき、前記電源端子から受電した電源電力をイ
ンタフェース回路内部に供給する電源手段とを備えてい
る。
イッチにより切換え信号を発生すると、選択手段によっ
てホスト機能回路又はデバイス機能回路のいずれか一方
が選択されると共に、その切換え信号が制御手段に入力
される。すると、制御手段から、ホスト機能を実行する
ためのデータ又はデバイス機能を実行するためのデータ
が出力され、データ保持手段に保持される。データ保持
手段に保持されたデータに基づき、プルダウン手段によ
ってプルダウン抵抗がデータ端子に接続されるか、ある
いはプルアップ手段によってプルアップ抵抗がデータ端
子に接続され、さらに電源手段における電源電力の供給
と電源電力の受電とが切換えられる。
インタフェース回路において、USB信号伝送用のデー
タラインを接続するためのデータ端子と、電源電力伝送
用の電源ラインを接続するための電源端子と、ホスト機
能とデバイス機能のいずれか一方を選択するための切換
え信号を発生するスイッチと、プログラムに従いインタ
フェース回路全体を制御すると共に、前記切換え信号を
入力すると、ホスト機能を実行するためのプルダウン抵
抗接続用データ及び電源電力供給用データ、又はデバイ
ス機能を実行するためのプルアップ抵抗接続用データ及
び電源電力受電用データを出力する制御手段と、前記制
御手段の制御により、ホスト機能用データの送受信処理
を行うホスト機能回路と、前記制御手段の制御により、
デバイス機能用データの送受信処理を行うデバイス機能
回路と、前記データ端子と前記ホスト機能回路又は前記
デバイス機能回路との間でデータの送受信を行う第1の
バッファと、前記データ端子と前記デバイス機能回路と
の間でデータの送受信を行う第2のバッファとを備えて
いる。
切換え信号に基づき、前記ホスト機能回路又は前記デバ
イス機能回路のいずれか一方を選択して前記第1のバッ
ファに接続する選択手段と、前記制御手段の制御によ
り、前記プルダウン抵抗接続用データ、前記電源電力供
給用データ、前記プルアップ抵抗接続用データ、及び前
記電源電力受電用データを保持するデータ保持手段と、
前記データ保持手段に保持された前記プルダウン抵抗接
続用データに基づき、プルダウン抵抗を前記データ端子
に接続するプルダウン手段と、前記データ保持手段に保
持された前記プルアップ抵抗接続用データに基づき、プ
ルアップ抵抗を前記データ端子に接続するプルアップ手
段と、前記データ保持手段に保持された前記電源電力供
給用データに基づき、電源電力を前記電源端子に供給
し、又は前記データ保持手段に保持された前記電源電力
受電用データに基づき、前記電源端子から受電した電源
電力をインタフェース回路内部に供給する電源手段とを
備えている。
イッチにより切換え信号を発生すると、選択手段によっ
てホスト機能回路又はデバイス機能回路のいずれか一方
が選択されて第1のバッファに接続される。これによ
り、第1の発明とほぼ同様の作用が行われる。第2のバ
ッファを他のデータ端子と接続しておけば、この他のデ
ータ端子が必要に応じて利用可能になる。
インタフェース回路において、2つのUSB信号伝送用
のデータラインをそれぞれ接続するための第1及び第2
のデータ端子と、電源電力伝送用の電源ラインを接続す
るための電源端子と、ホスト機能とデバイス機能のいず
れか一方を選択するための第1の切換え信号を発生する
第1のスイッチと、ホスト機能とデバイス機能のいずれ
か一方を選択するための第2の切換え信号を発生する第
2のスイッチと、プログラムに従いインタフェース回路
全体を制御すると共に、前記第1及び第2の切換え信号
を入力すると、ホスト機能を実行するためのプルダウン
抵抗接続用データ及び電源電力供給用データ、又はデバ
イス機能を実行するためのプルアップ抵抗接続用データ
及び電源電力受電用データを出力する制御手段と、前記
制御手段の制御により、ホスト機能用データの送受信処
理を行うホスト機能回路と、前記制御手段の制御によ
り、デバイス機能用データの送受信処理を行うデバイス
機能回路と、前記第1のデータ端子と前記ホスト機能回
路又は前記デバイス機能回路との間でデータの送受信を
行う第1のバッファと、前記第2のデータ端子と前記デ
バイス機能回路又は前記ホスト機能回路との間でデータ
の送受信を行う第2のバッファとを備えている。
第1の切換え信号に基づき、前記ホスト機能回路又は前
記デバイス機能回路のいずれか一方を選択して前記第1
のバッファに接続する第1の選択手段と、前記第2の切
換え信号に基づき、前記ホスト機能回路又は前記デバイ
ス機能回路のいずれか一方を選択して前記第2のバッフ
ァに接続する第2の選択手段と、前記制御手段の制御に
より、前記プルダウン抵抗接続用データ、前記電源電力
供給用データ、前記プルアップ抵抗接続用データ、及び
前記電源電力受電用データを保持するデータ保持手段
と、前記データ保持手段に保持された前記プルダウン抵
抗接続用データに基づき、プルダウン抵抗を前記第1又
は第2のデータ端子に接続するプルダウン手段と、前記
データ保持手段に保持された前記プルアップ抵抗接続用
データに基づき、プルアップ抵抗を前記第2又は第1の
データ端子に接続するプルアップ手段と、前記データ保
持手段に保持された前記電源電力供給用データに基づ
き、電源電力を前記電源端子に供給し、又は前記データ
保持手段に保持された前記電源電力受電用データに基づ
き、前記電源端子から受電した電源電力をインタフェー
ス回路内部に供給する電源手段とを備えている。
1、第2のスイッチにより第1、第2の切換え信号を発
生すると、第1の選択手段によってホスト機能回路又は
デバイス機能回路のいずれか一方が選択されて第1のバ
ッファに接続され、第2の選択手段によってホスト機能
回路又はデバイス機能回路のいずれか一方が選択されて
第2のバッファに接続される。これにより、第1と第2
のデータ端子にホストとデバイスを任意に割当てること
ができ、これらの第1のデータ端子と第2のデータ端子
に対するUSBインタフェースが第1の発明とほぼ同様
に行われる。
の発明のインタフェース回路において、制御手段をマイ
クロコンピュータ(以下「マイコン」という。)で構成
している。
の発明のインタフェース回路において、バッファは、デ
ータ端子に対して並列接続された出力差動バッファ及び
入力差動バッファにより構成している。
の発明のインタフェース回路において、選択手段をマル
チプレクサで構成している。
の発明のインタフェース回路において、データ保持手段
をレジスタで構成している。
の発明のインタフェース回路において、プルダウン手段
は、プルダウン抵抗接続用データに基づいてオン状態と
なるスイッチ手段と、プルダウン抵抗とで構成してい
る。
の発明のインタフェース回路において、プルアップ手段
は、プルアップ抵抗接続用データに基づいてオン状態と
なるスイッチ手段と、プルアップ抵抗とで構成してい
る。
つの発明のインタフェース回路において、スイッチは、
インタフェース回路側、又はデータ端子に接続される他
のインタフェース回路側に設けている。
明の第1の実施形態を示すUSB信号の共用可能なイン
タフェース回路を搭載したデジタルカメラ等の電子機器
の概略の構成図である。このデジタルカメラ等の電子機
器40は、プログラムに従い、電子機器全体あるいはイ
ンタフェース回路全体を制御する制御手段(例えば、マ
イコン)41を有している。マイコン41には、ホスト
機能とデバイス機能のいずれか一方を選択するための切
換え信号S42を発生するスイッチ(例えば、電子機器
40側に設けられた手動スイッチ(SW))42と、ホ
スト用トランシーバ部43と、デバイス用トランシーバ
部44と、データ保持手段(例えば、レジスタ45a,
45b,45c)とが接続されている。
すると、ホスト用トランシーバ部43に与える制御信号
S41a、及びデバイス用トランシーバ部44に与える
制御信号S41bを出力すると共に、ホスト機能を実行
するためのプルダウン抵抗接続用データD41a及び電
源電力供給用データD41bを出力するか、あるいはデ
バイス機能を実行するためのプルアップ抵抗接続用デー
タD41c及び電源電力受電用データD41dを出力す
る等の機能を有している。マイコン41から出力される
データD41a〜D41dのうち、データD41aがレ
ジスタ45aに、データD41b又はD41dがレジス
タ45cに、データD41cがレジスタ45bに、それ
ぞれ保持される。
S41aの制御によってホスト機能用データの送受信処
理を行うホスト機能回路43aを有している。ホスト機
能回路43aの出力端子及び入力端子には、選択手段
(例えば、マルチプレクサ等で構成された選択回路)4
3bを介して、第1のバッファが接続されている。第1
のバッファは、入力端子が選択回路43bの出力端子に
接続され、出力端子がデータラインDL1+,DL1−
を介してUSBコネクタ49の第1のデータ端子D1
+,D1−に接続された出力差動バッファ43cと、入
力端子がデータラインDL1+,DL1−を介してコネ
クタ49のデータ端子D1+,D1−に接続され、出力
端子が選択回路43bの入力端子に接続された入力差動
バッファ43dとで構成されている。
号S41bの制御によってデバイス機能用データの送受
信処理を行うデバイス機能回路44aを有している。デ
バイス機能回路44aの出力端子及び入力端子には、選
択回路43bと第2のバッファが接続されている。第2
のバッファは、入力端子がデバイス機能回路44aの出
力端子に接続され、出力端子がデータラインDL2+,
DL2−に接続された出力差動バッファ44bと、入力
端子がデータラインDL2+,DL2−に接続され、出
力端子がデバイス機能回路44aの入力端子に接続され
た入力差動バッファ44cとで構成されている。
された切換え信号S42に基づき、ホスト機能回路43
a又はデバイス機能回路44aのいずれか一方を選択し
て出力差動バッファ43c及び入力差動バッファ43d
に接続する回路である。出力差動バッファ43cは、選
択回路43bの出力データを差動増幅し、データライン
DL1+,DL1−を介してコネクタ49のデータ端子
D1+,D1−に出力する回路である。入力差動バッフ
ァ43dは、データ端子D1+,D1−からデータライ
ンDL1+,DL1−を介して送られてくるデータを差
動増幅して選択回路43bへ出力する回路である。出力
差動バッファ44bは、デバイス機能回路44aの出力
データを差動増幅してデータラインDL2+,DL2−
へ出力する回路である。入力差動バッファ44cは、デ
ータラインDL2+,DL2−から送られてくるデータ
を差動増幅してデバイス機能回路44aへ出力する回路
である。
45aは、マイコン41から出力されるプルダウン抵抗
接続用データD41aを保持し、所定のタイミングでホ
スト用プルダウンイネーブル信号S45aを出力する回
路であり、この出力端子にプルダウン手段46が接続さ
れている。プルダウン手段46は、ホスト用プルダウン
イネーブル信号S45aに基づき、プルダウン抵抗をデ
ータラインDL1+,DL1−に接続するものであり、
プルダウンイネーブル信号S45aに基づいてオン状態
となるスイッチ手段(例えば、トライステートインバー
タ46a及び46b)と、プルダウン抵抗46c及び4
6dとで構成されている。
端子が電源端子VCCに接続され、制御端子に入力され
るプルダウンイネーブル信号S45aが“H”レベルの
時にオン状態となり、入力端子の“H”レベルを反転し
て“L”レベルの電位を出力端子から出力し、プルダウ
ンイネーブル信号S45aが“L”レベルの時に出力端
子がハイ・インピーダンス状態になる回路である。トラ
イステートインバータ46bは、入力端子が電源端子V
CCに接続され、制御端子に入力されるプルダウンイネ
ーブル信号S45aが“H”レベルの時にオン状態とな
り、入力端子の“H”レベルを反転して“L”レベルの
電位を出力端子から出力し、プルダウンイネーブル信号
S45aが“L”レベルの時に出力端子がハイ・インピ
ーダンス状態になる回路である。トライステートインバ
ータ46aの出力端子は、プルダウン抵抗46cを介し
てデータラインDL1+に接続されている。トライステ
ートインバータ46bの出力端子は、プルダウン抵抗4
6dを介してデータラインDL1−に接続されている。
られるプルアップ抵抗接続用データD41cを保持し、
所定のタイミングでデバイス用プルアップイネーブル信
号S45bを出力する回路であり、この出力側にプルア
ップ手段47が接続されている。プルアップ手段47
は、プルアップイネーブル信号S45bに基づき、プル
アップ抵抗をデータラインDL1+,DL1−等に接続
する回路であり、プルアップイネーブル信号S45bに
基づいてオン状態となるスイッチ手段(例えば、トライ
ステートインバータ)47aと、プルアップ抵抗(例え
ば、高速転送用プルアップ抵抗)47bとで構成されて
いる。
端子が接地側の電源端子GNDに接続され、制御端子か
ら入力されるプルアップイネーブル信号S45bが
“H”レベルの時にオン状態となり、入力端子の“L”
レベルを反転して“H”レベルの電位を出力端子から出
力し、プルアップイネーブル信号S45bが“L”レベ
ルの時に、出力端子がハイ・インピーダンス状態になる
回路である。トライステートインバータ47aの出力端
子は、高速転送用のプルアップ抵抗47bを介してデー
タラインDL1+等に接続される。この高速転送用のプ
ルアップ抵抗47bに代えて、低速転送用のプルアップ
抵抗を、トライステートインバータ47aの出力端子と
電源ラインDL1−等との間に接続してもよい。
られる電源電力供給用データD41b又は電源電力受電
用データD41dを保持し、電源電力を供給するか、あ
るいは受電するかを切換える切換え信号S45cを所定
のタイミングで出力する回路であり、この出力側に電源
手段48が接続されている。電源手段48は、切換え信
号S45cに基づき、電源電力を電源ラインPL+,P
L−を介してコネクタ49の電源端子VCC及び接地側
の電源端子GNDに供給するか、あるいは電源端子VC
C,GNDから電源ラインPL+,PL−を介して受電
した電源電力を電子機器40の内部回路に供給するもの
であり、電源回路48a、ダイオード48b,48c、
及びトランジスタ等のスイッチ素子48dで構成されて
いる。
び電源電力受電回路等で構成され、切換え信号S45c
を入力する制御端子、ダイオード48cのカソードに接
続された入力端子、ダイオード48bのアノードに接続
された出力端子、及び電源ラインPL−を介してコネク
タ49の電源端子GNDに接続された接地端子を有し、
切換え信号S45cが電源電力供給モードの時には、電
源電力供給回路から出力された電源電力を出力端子から
出力し、切換え信号S45cが電源電力受電モードの時
には、入力端子から入力された電源電力を電源電力受電
回路で受電する回路である。ダイオード48bのカソー
ドは、切換え信号S45cによりオン/オフ動作するス
イッチ素子48d、及び電源ラインPL+を介してコネ
クタ49の電源端子VCCに接続されている。ダイオー
ド48cのアノードは、電源ラインPL+を介してコネ
クタ49の電源端子VCCに接続されている。
+,D1−、及び電源端子VCC,GNDの他に、必要
に応じてデータラインDL2+,DL2−に接続される
第2のデータ端子D2+,D2−等を有し、例えば、図
3のようなUSBケーブル30を介して、パソコン等の
ホスト20やプリンタ等のデバイス20Aと接続され
る。
動作(1)、デバイス動作(2)、及びホスト・デバイ
ス動作(3)を説明する。
+,D1−を使用したホスト動作 例えば、コネクタ49のデータ端子D1+,D1−及び
電源端子VCC,GNDを使用し、図3(b)のような
ケーブル30を介してプリンタ等のデバイス20Aを接
続した時の電子機器40のホスト動作について説明す
る。
信号S42を発生すると、選択回路43bがホスト機能
回路43a側に切換えられると共に、該切換え信号S4
2がマイコン41に入力される。マイコン41は、プロ
グラムに従い、制御信号S41a、プルダウン抵抗接続
用データD41a、及び電源電力供給用データD41b
を出力する。この制御信号S41aによってホスト機能
回路43aが動作可能状態になると共に、データD41
aがレジスタ45aに保持されると共に、データD41
bがレジスタ45cに保持される。
れると、このレジスタ45aから“H”レベルのホスト
用プルダウンイネーブル信号S45aが出力され、トラ
イステートインバータ46a,46bがオン状態にな
る。トライステートインバータ46a,46bがオン状
態になると、これらの入力端子に接続された電源端子V
CCの“H”レベルが反転され、このトライステートイ
ンバータ46a,46bの出力端子が“L”レベルに立
下がる。これにより、プルダウン抵抗46c,46dを
介してデータラインDL1+,DL1−及びデータ端子
D1+,D1−が接地側の電源端子GNDに接続された
状態になる。
れると、このレジスタ45cから切換え信号S45cが
出力され、電源回路48aが電源電力供給モードになる
と共に、スイッチ素子48dがオン状態になる。スイッ
チ素子48dがオン状態になると、電源回路48aから
出力された電源電力が、ダイオード48b、スイッチ素
子48d及び電源ラインPL+を経由して、コネクタ4
9の電源端子VCCから出力される。コネクタ49の電
源端子VCCから出力された電源電力は、図3(b)の
ようなケーブル30を介してプリンタ等のデバイス20
Aへ送られる。デバイス20A側では、電子機器40か
ら送られてきた電源電力を電源部24Aで受電し、トラ
ンシーバ部21等が動作可能状態になる。
のホスト機能用データを出力する。このホスト機能用デ
ータは、選択回路43bを通り、出力差動バッファ43
cで差動増幅され、データラインDL1+,DL1−を
介してコネクタ49のデータ端子D1+,D1−から出
力される。このデータは、図3(b)のケーブル30を
通してデバイス20A内のトランシーバ部21へ送ら
れ、このデバイス20Aによって印字等が行われる。こ
の際、デバイス20A側からケーブル30を通して電子
機器40へ送られてきた信号は、コネクタ49のデータ
端子D1+,D1−及びデータラインDL1+,DL1
−を介して入力差動バッファ43dで差動増幅され、選
択回路43bを介してホスト機能回路43aへ入力さ
れ、このホスト機能回路43aで所定の送受信処理が行
われる。
+,D1−を使用したデバイス動作 例えば、コネクタ49のデータ端子D1+,D1−に、
図3(a)のようなケーブル30を介してパソコン等の
ホスト20を接続する場合、スイッチ42を操作してデ
バイス機能を選択するための切換え信号S42を発生す
る。スイッチ42から発生された切換え信号S42によ
り、選択回路43bがデバイス機能回路44a側に切換
えられると共に、該切換え信号S42aがマイコン41
に入力される。マイコン41では、切換え信号S42が
入力されると、制御信号S41bを出力してデバイス機
能回路44aを動作可能状態にすると共に、プルアップ
抵抗接続用データD41cを出力してレジスタ45bに
保持させると共に、電源電力受電用データD41dを出
力してレジスタ45cに保持させる。データD41dが
レジスタ45cに保持されると、このレジスタ45cか
ら切換え信号S45cが出力され、電源回路48aが電
源電力受電モードになると共に、スイッチ素子48dが
オフ状態になる。
部24から供給された電源電力は、ケーブル30を介し
てコネクタ49の電源端子VCC,GNDへ送られてく
る。電源端子VCC,GNDに送られてきた電源電力
は、ダイオード48cを介して電源回路48a内の電源
電力受電回路で受電され、この受電された電源電力が電
子機器40の内部回路に供給される。マイコン41から
出力されたデータD41cがレジスタ45bに保持され
ると、このレジスタ45bから“H”レベルのデバイス
用プルアップイネーブル信号S45bが出力され、トラ
イステートインバータ47aがオン状態になる。トライ
ステートインバータ47aがオン状態になると、この入
力端子に接続された接地側の電源端子GNDの“L”レ
ベルが反転され、この出力端子が“H”レベルになる。
トライステートインバータ47aの出力端子が“H”レ
ベルになると、プルアップ抵抗47dを介してデータラ
インDL1+及びデータ端子D1+がプルアップされ
る。
部21から、例えば、データ転送命令のデータが出力さ
れると、このデータがケーブル30を通してコネクタ4
9のデータ端子D1+,D1−へ送られてくる。データ
端子D1+,D1−へ送られてきたデータは、データラ
インDL1+,DL1−を介して入力差動バッファ43
dで差動増幅され、選択回路43bを介してデバイス機
能回路44aへ送られる。すると、デバイス機能回路4
4aから、画像データ等のデータが出力され、選択回路
43bを介して出力差動バッファ43cで差動増幅さ
れ、データラインDL1+,DL1−を介してコネクタ
49のデータ端子D1+,D1−から出力される。デー
タ端子D1+,D1−から出力されたデータは、ケーブ
ル30を通してホスト20側のトランシーバ部21へ送
られ、画像データ等のデータの表示等が行われる。
+,D1−及びD2+,D2−を使用したホスト・デバ
イス動作 例えば、コネクタ49のデータ端子D1+,D1−をホ
スト用に使用し、データ端子D2+,D2−をデバイス
用に使用する場合、ホスト側の出力差動バッファ43c
及び入力差動バッファ43dを、データラインDL1
+,DL1−を介してデータ端子D1+,D1−に接続
し、このデータラインDL1+,DL1−にプルダウン
手段46を接続する。さらに、デバイス側の出力差動バ
ッファ44b及び入力差動バッファ44cを、データラ
インDL2+,DL2−を介してデータ端子D2+,D
2−に接続し、このデータラインDL2+,DL2−に
プルアップ手段47を接続する。そして、スイッチ42
を操作してホスト機能を選択するための切換え信号S4
2を発生すると、この切換え信号S42によって選択回
路43bがホスト機能回路43a側に切換えられると共
に、該切換え信号S42がマイコン41に入力される。
合、例えば、コネクタ49のデータ端子D1+,D1−
に、図3(b)のようなケーブル30を介してプリンタ
等のデバイス20Aを接続する。切換え信号S42が入
力されたマイコン41では、制御信号S41aを出力し
てホスト機能回路43aを動作可能状態にすると共に、
プルダウン抵抗接続用データD41aと電源電力供給用
データD41bを出力し、このデータD41aをレジス
タ45aに保持させると共に、データD41bをレジス
タ45cに保持させる。これにより、電子機器40は、
コネクタ49のデータ端子D1+,D1−に接続された
デバイス20Aに対して、ホストとして動作する。
る場合、例えば、コネクタ49のデータ端子D2+,D
2−に、図3(a)のようなケーブル30を介してパソ
コン等のホスト20を接続する。切換え信号S42が入
力されたマイコン41では、制御信号S41bを出力し
てデバイス機能回路44aを動作可能状態にすると共
に、プルアップ抵抗接続用データD41cと電源電力受
電用データD41dを出力し、このデータ41cをレジ
スタ45bに保持させると共に、データ41dをレジス
タ45cに保持させる。これにより、電子機器40は、
ホスト20に対してデバイスとして動作する。
次の(i)〜(iv)のような効果がある。
D1−をホスト用とデバイス用で共用する場合、このデ
ータ端子D1+,D1−に、例えば、図3のようなケー
ブル30を介してデバイス20A又はホスト20aを接
続し、スイッチ42を操作してホスト機能又はデバイス
機能を選択すると共に切換え信号S42を発生するだけ
で、USBバッファの電気的特性を変更せずに、出力差
動バッファ43c及び入力差動バッファ43dからなる
既存のUSBバッファをそのまま用いて、ホスト機能又
はデバイス機能のいずれか一方を実現することができ
る。しかも、スイッチ42を操作することによって、選
択回路43bをホスト側又はデバイス側に切換えるだけ
で、ホスト機能とデバイス機能を簡単に切換えることが
でき、これらを比較的簡単な回路構成で実現でき、小型
化も可能になる。
44を設けているが、前記効果(i)を得るためには、
このデバイス用トランシーバ部44を設けなくてもよ
い。デバイス用トランシーバ部44を省略すれば、回路
構成をより簡単化できると共に、より小型化を図ること
ができる。
イス用トランシーバ部44とを設け、ホストとデバイス
で別々のコネクタを使用する場合、コネクタ49のデー
タ端子D1+,D1−とD2+,D2−を共に使用する
ことができ、デバイス用トランシーバ部44を有効に活
用できる。
D41a〜D41dを一旦、レジスタ45a〜45cに
保持させ、これらのレジスタ45a〜45cから出力さ
れる信号によってプルダウン手段46、プルアップ手段
47、及び電源手段48の制御を行うようにしたので、
マイコン41の制御負担が少なくなり、電子機器40の
全体制御に対してマイコン41を有効に活用できる。
の実施形態を示すUSB信号の共用可能なインタフェー
ス回路を搭載したデジタルカメラ等の電子機器の概略の
構成図であり、第1の実施形態を示す図1中の要素と共
通の要素には共通の符号が付されている。
は、図1のマイコン41に対して、プログラムが異なる
制御手段(例えば、マイコン)41Aを有している。マ
イコン41Aには、第1、第2のスイッチ(例えば、手
動スイッチ(SW))42−1,42−2、ホスト用ト
ランシーバ部43、デバイス用トランシーバ部44A、
及びデータ保持手段(例えば、レジスタ45a,45
c,45d,45e)等が接続されている。スイッチ4
2−1は、ホスト機能とデバイス機能のいずれか一方を
選択するための第1の切換え信号S42−1を発生する
ものであり、この切換え信号S42−1がマイコン41
A及びホスト用トランシーバ部43に与えられる。スイ
ッチ42−2は、ホスト機能とデバイス機能のいずれか
一方を選択するための第2の切換え信号S42−2を発
生するものであり、この切換え信号をS42−2がマイ
コン41A及びデバイス用トランシーバ部44Aに与え
られる。
子機器40Aの全体を制御すると共に、インタフェース
回路を制御するために制御信号S41a,S41b等を
出力する。又、マイコン41Aは、切換え信号S42−
1,S42−2を入力すると、プルダウン抵抗接続用デ
ータD41a、電源電力供給用データD41b、電源電
力受電用データD41d、ホスト/デバイス切換え用デ
ータD41e、あるいはプルアップ/プルダウン抵抗接
続用データD41fを出力する機能を有している。
に、プルダウン抵抗接続用データD41aを保持し、所
定のタイミングでホスト用プルダウンイネーブル信号S
45aを出力し、プルダウン手段46に与える回路であ
る。レジスタ45cは、第1の実施形態と同様に、電源
電力供給用データD41b又は電源電力受電用データD
41dを保持し、切換え信号S45cを出力して電源手
段48に与える回路である。レジスタ45dは、ホスト
/デバイス切換え用データD41eを保持し、所定のタ
イミングでホスト/デバイス切換え信号S45dを出力
する回路である。レジスタ45eは、プルアップ/プル
ダウン抵抗接続用データD41fを保持し、所定のタイ
ミングでイネーブル信号S45eを出力する回路であ
る。
施形態と同様に、制御信号S41aによりホスト機能用
データの送受信処理を行うホスト機能回路43a、切換
え信号S42−1によりホスト機能回路43a又はデバ
イス機能回路44aのいずれか一方を選択する第1の選
択手段(例えば、選択回路)43b、及びデータの送受
信を行う第1のバッファ(例えば、出力差動バッファ4
3c及び入力差動バッファ43d)で構成されている。
出力差動バッファ43c及び入力差動バッファ43d
は、データラインDL1+,DL1−を介してコネクタ
49の第1のデータ端子D1+,D1−に接続されてい
る。デバイス用トランシーバ部44Aは、制御信号S4
1bによりデバイス機能用データの送受信処理を行うデ
バイス機能回路44a、切換え信号S42−2によりホ
スト機能回路43a又はデバイス機能回路44aのいず
れか一方を選択する第2の選択手段(例えば、選択回
路)44d、及びデータの送受信を行う第2のバッファ
(例えば、出力差動バッファ44b及び入力差動バッフ
ァ44c)で構成されている。出力差動バッファ44b
及び入力差動バッファ44cは、データラインDL2
+,DL2−を介してコネクタ49の第2のデータ端子
D2+,D2−に接続されている。
ホスト/デバイス切換え信号S45d及びイネーブル信
号S45eを入力するプルアップ/プルダウン手段50
が接続されている。プルアップ/プルダウン手段50
は、ホスト/デバイス切換え信号S45d及びイネーブ
ル信号S45eに基づき、高速転送の場合にはデータラ
インDL1+,DL2+のプルアップ、低速転送の場合
にはデータラインDL1−,DL2−のプルアップ、あ
るいはデータラインDL2+,DL2−のプルダウンを
行う機能を有し、2入力ANDゲート50a、スイッチ
手段(例えば、トライステートインバータ)50b,5
0c、及びプルアップ用あるいはプルダウン用の抵抗5
0d,50eで構成されている。
スタ45d,45eの出力端子に接続されている。トラ
イステートインバータ50bは、入力端子がレジスタ4
5dの出力端子に接続され、制御端子がレジスタ45e
の出力端子に接続されている。ANDゲート50aの出
力端子は、トライステートインバータ50cの制御端子
に接続され、このトライステートインバータ50cの入
力端子が電源端子VCCに接続されている。トライステ
ートインバータ50bの出力端子は、抵抗50dを介し
て、データラインDL2+等に接続され、トライステー
トインバータ50cの出力端子は、抵抗50eを介して
データラインDL2−等に接続される。
トランシーバ部43内に選択回路43bを設けると共
に、デバイス用トランシーバ部44A内に選択回路44
dを設け、コネクタ49の第1のデータ端子D1+,D
1−と第2のデータ端子D2+,D2−とに、ホストと
デバイスを任意に割当てることができるようになってい
る。
及びデバイス動作(1)〜(3)を説明する。
D1−又はD2+,D2−を使用したホスト/デバイス
動作 1つのデータ端子をホストとデバイスで共用する場合、
コネクタ49の第1のデータ端子D1+,D1−又は第
2のデータ端子D2+,D2−のいずれかを使用する。
第1のデータ端子D1+,D1−を使用する場合、この
データ端子D1+,D1−に、例えば、図3(b)のよ
うなケーブル30を介してプリンタ等のデバイス20A
を接続するか、あるいは図3(a)のようなパソコン等
のホスト20を接続する。
Aを接続した場合、スイッチ42−1を操作してホスト
機能を選択するための切換え信号S42−1を発生す
る。この切換え信号S42−1により、選択回路43b
がホスト機能回路43a側に切換えられると共に、該切
換え信号S42−1がマイコン41Aに入力される。マ
イコン41Aから制御信号S41aが出力され、ホスト
機能回路43aが動作可能状態になる。さらに、マイコ
ン41Aからプルダウン抵抗接続用データD41a及び
電源電力供給用データD41bが出力され、このデータ
41aがレジスタ45aに保持されると共に、データD
41bがレジスタ45cに保持される。
れると、このレジスタ45cから切換え信号S45cが
出力され、電源手段48から電源電力が出力される。こ
の電源電力は、電源ラインPL+,PL−を介してコネ
クタ49の電源端子VCC,GNDから送出され、図3
(b)のケーブル30を通してデバイス20A側へ供給
される。一方、レジスタ45aにデータD41aが保持
されると、このレジスタ45aからホスト用プルダウン
イネーブル信号S45aが出力され、トライステートイ
ンバータ46a,46bがオン状態になり、プルダウン
抵抗46c,46dを介してデータラインDL1+,D
L1−及びコネクタ49のデータ端子D1+,D1−が
プルダウンされる。
データが出力されると、このデータが選択回路43bを
介して出力差動バッファ43cで差動増幅され、データ
ラインDL1+,DL1−を介してコネクタ49のデー
タ端子D1+,D1−から出力され、図3(b)のケー
ブル30を通してデバイス20A側へ送られる。デバイ
ス20Aからの出力データは、ケーブル30を通してコ
ネクタ49のデータ端子D1+,D1−に入力され、こ
れがデータラインDL1+,DL1−を介して入力差動
バッファ43dで差動増幅され、選択回路43bを介し
てホスト機能回路43aに入力され、受信処理が行われ
る。
に、図3(a)のようなホスト20を接続する場合、プ
ルアップ/プルダウン手段50内のトライステートイン
バータ50bの出力端子を抵抗50dを介してデータラ
インDL1+に接続すると共に、トライステートインバ
ータ50cの出力端子を抵抗50eを介してデータライ
ンDL1−に接続しておく。
を選択するための切換え信号S42−1を発生し、選択
回路43bをデバイス機能回路44a側に切換えると共
に、該切換え信号S42−1をマイコン41Aに入力す
る。すると、マイコン41Aから制御信号S41bが出
力されてデバイス機能回路44aが動作可能状態になる
と共に、該マイコン41Aから電源電力受電用データ4
1d、ホスト/デバイス切換え用データD41e、及び
プルアップ/プルダウン抵抗接続用データD41fが出
力される。このデータD41dがレジスタ45cに、デ
ータD41eがレジスタ45dに、データD41fがレ
ジスタ45eに、それぞれ保持される。
れると、このレジスタ45cから切換え信号S45cが
出力され、電源手段48が電源電力受電モードになる。
ここで、プルアップ/プルダウン手段50は、高速転送
用として接続されているため、マイコン41Aからのデ
ータD41e,D41fがレジスタ45d,45eに保
持されると、このレジスタ45dから“L”レベルのホ
スト/デバイス切換え信号S45dが出力されると共
に、レジスタ45eから“H”レベルのイネーブル信号
S45eが出力される。
よりトライステートインバータ50bがオン状態にな
り、このトライステートインバータ50bの入力端子の
“L”レベルが反転されて出力端子が“H”レベルにな
り、抵抗50dを介してデータラインDL1+及びコネ
クタ49のデータ端子D1+がプルアップされる。AN
Dゲート50aの2入力端子には“L”レベルと“H”
レベルが入力されるため、この出力端子が“L”レベル
になり、トライステートインバータ50cの出力端子が
ハイ・インピーダンス状態になる。
出力され、ケーブル30を通してコネクタ49の電源端
子VCC,GNDに送られてくる。送られてきた電源電
力は、電源ラインPL+,PL−を介して電源手段48
で受電され、この受電された電源電力が電子機器40A
の内部回路に供給される。ホスト20側からケーブル3
0を通して送られてきたデータは、コネクタ49のデー
タ端子D1+,D1−に入力される。このデータは、デ
ータラインDL1+,DL1−を介して入力差動バッフ
ァ43dで差動増幅され、選択回路43bを介してデバ
イス機能回路44aで受信処理が行われる。
のデータが出力されると、このデータが選択回路43b
を介して出力差動バッファ43cで差動増幅され、デー
タラインDL1+,DL1−を介してコネクタ49のデ
ータ端子D1+,D1−から出力される。このデータ
は、図3(a)のケーブル30を通してホスト20側へ
送られ、このホスト20でデータの表示等が行われる。
コネクタ49のデータ端子D2+,D2−を使用する場
合にも、上記とほぼ同様のホスト動作あるいはデバイス
動作が行われる。
D1−及びD2+,D2−を使用したホスト・デバイス
動作 ホストとデバイスで別々のデータ端子D1+,D1−と
D2+,D2−を使用する場合、データ端子D1+,D
1−とD2+,D2−のいずれか一方に、図3に示すよ
うな2本のケーブル30を介してデバイス20A又はホ
スト20を接続する。このように使用する場合、予め電
源端子VCC,GND及び電源手段48等を2組、電子
機器40A内に設けておく。
イス20Aを接続し、データ端子D2+,D2−にホス
ト20を接続する場合、スイッチ42−1,42−2を
操作して切換え信号S42−1,S42−2を発生し、
選択回路43bをホスト機能回路43a側に切換えると
共に、選択回路44dをデバイス機能回路44a側に切
換える。この場合、プルアップ/プルダウン手段50内
の抵抗50dをデータラインDL2+及びデータ端子D
2+に接続すると共に、抵抗50eをデータラインDL
2−及びデータ端子D2−に接続しておく。
た切換え信号S42−1,S42−2は、マイコン41
Aに入力される。すると、マイコン41Aの制御によ
り、ホスト用トランシーバ部43及びデバイス用トラン
シーバ部44Aが動作可能状態になると共に、プルダウ
ン手段46がデータラインDL1+,DL1−及びデー
タ端子D1+,D1−に接続され、プルアップ/プルダ
ウン手段50がプルアップモードになってデータライン
DL2+,DL2−及びデータ端子D2+,D2−に接
続される。これにより、ホスト用トランシーバ部43と
図3(b)のデバイス20Aとの間で、データの送受信
が行われると共に、デバイス用トランシーバ部44Aと
図3(a)のホスト20との間で、データの送受信が行
われる。
D1−及びD2+,D2−を使用したホスト・ホスト動
作 2つのデータ端子D1+,D1−とD2+,D2−を同
時にホストとして使用する場合、例えば、データ端子D
1+,D1−とD2+,D2−に、図3(b)のような
2つのデバイス20Aを2本のケーブル30を介して接
続する。この場合、予め電源端子VCC,GNDを2組
設け、これらを電源手段48に接続しておく。又、プル
アップ/プルダウン手段50の抵抗50d,50eをデ
ータラインDL2+,DL2−及びデータ端子D2+,
D2−に接続しておく。
換え信号S42−1,S42−2を発生し、選択回路4
3bをホスト機能回路43a側に切換えると共に、選択
回路44dをホスト機能回路43a側に切換える。切換
え信号S42−1,S42−2が入力されたマイコン4
1Aの制御により、電源手段48から電源電力が出力さ
れ、電源ラインPL+,PL−、電源端子VCC,GN
D、及び2本のケーブル30を介して2つのデバイス2
0A側へそれぞれ供給される。さらに、マイコン41A
の制御により、プルダウン手段46がデータラインDL
1+,DL1−及びデータ端子D1+,D1−に接続さ
れると共に、プルアップ/プルダウン手段50がプルダ
ウンモードになってデータラインDL2+,DL2−及
びデータ端子D2+,D2−に接続される。
b、出力差動バッファ43c、入力差動バッファ43
d、データラインDL1+,DL1−、及びデータ端子
D1+,D1−を介して一方のデバイス20Aと接続さ
れ、さらに、該ホスト機能回路43aが、選択回路44
d、出力差動バッファ44b、入力差動バッファ44
c、データラインDL2+,DL2−、及びデータ端子
D2+,D2−を介して他方のデバイス20Aと接続さ
れる。これにより、2つのデータ端子D1+,D1−と
D2+,D2−を同時に使用するホストを実現すること
が可能である。
次の(a)、(b)のような効果がある。
に、USBバッファの電気的特性を変更せずに、既存の
USBバッファ(即ち、出力差動バッファ43c及び入
力差動バッファ43dと出力差動バッファ44b及び入
力差動バッファ44c)をそのまま用いて機能を実現す
ることが可能となる。しかも、第1の実施形態の効果
(iv)と同様に、マイコン41Aから出力されるデータ
D41a,D41b,D41d,D41e,D41fを
レジスタ45a,45c,45d,45eに保持させ、
これらのレジスタ45a,45c,45d,45eから
出力される信号に基づきインタフェース回路を制御する
ので、マイコン41Aの制御負担が少なくなる。
1+,D1−とD2+,D2−を利用できるという効果
が得られる。
に限定されず、種々の変形や利用形態が可能である。こ
の変形や利用形態としては、例えば、次の(1)〜
(7)のようなものがある。
4dは、マルチプレクサ以外の他の選択手段を用いて構
成してもよい。
たスイッチ42,42−1,42−2は、コネクタ49
にケーブル30を介して接続されるホスト20側あるい
はデバイス20A側に設け、これらのスイッチから発生
される切換え信号を電子機器40,40A内に入力し、
ホスト機能とデバイス機能を切換えるようにしてもよ
い。
構成したが、他の制御回路で構成してもよい。又、デー
タ保持手段をレジスタ45a〜45eで構成したが、こ
れらを他のデータ保持回路で構成したり、あるいはこれ
らをマイコン41,41A内に設ける等してもよい。
ートインバータ46a,46bを用いて構成したが、他
のトランジスタ等のスイッチ手段を用いて構成してもよ
い。又、プルアップ手段47は、トライステートインバ
ータ47aを用いて構成したが、これを他のトランジス
タ等のスイッチ手段を用いて構成してもよい。
は、ANDゲート52a及びトライステートインバータ
50b,50cを用いて構成したが、これらを他のゲー
ト回路や、あるいは他のトランジスタ等のスイッチ手段
を用いて構成してもよい。又、プルアップ/プルダウン
手段50は、プルアップとプルダウンを切換える構成に
したが、これらをプルアップ手段とプルダウン手段の2
つの手段で構成してもよい。
構成に変更してもよい。
帯用電子機器40,40Aの他に、種々の装置や回路に
搭載できる。
2の発明によれば、スイッチを用いて選択手段でホスト
機能とデバイス機能を切換えるようにしたので、ホスト
機能とデバイス機能の切換えが容易で、かつこれらを比
較的簡単な回路構成で実現できると共に、小型化を図る
ことができる。しかも、USBバッファの電気的特性を
変更せずに、既存のUSBバッファをそのまま用いてホ
スト機能とデバイス機能の切換えを実現することが可能
となる。さらに、制御手段から出力されるデータをデー
タ保持手段に保持し、このデータ保持手段の出力によっ
てプルダウン手段及びプルアップ手段の接続を制御する
と共に、電源手段の電源供給あるいは電源受電を制御す
るようにしたので、インタフェース回路を制御する制御
手段の制御負担を少なくできる。
チによって第1、第2の選択手段のホスト機能とデバイ
ス機能の切換えを行うようにしたので、第1及び第2の
発明と同様に、ホスト機能とデバイス機能の切換えが容
易で、かつ比較的簡単な回路構成で実現できると共に、
小型化を図ることができ、USBバッファの電気的特性
を変更せずに、既存のUSBバッファをそのまま用いて
機能を実現することが可能となる。さらに、制御手段か
ら出力されたデータをデータ保持手段に保持させ、この
データ保持手段の出力によってプルダウン手段、プルア
ップ手段、及び電源手段を制御するようにしたので、制
御手段の制御負担を少なくできる。しかも、この第3の
発明では、第1と第2のデータ端子にホストとデバイス
を任意に割当てることができ、使い勝手がより向上す
る。
で構成したので、インタフェース回路をより小型化でき
る。
び入力差動バッファによってバッファを構成したので、
データの出力とデータの入力を的確に行うことができ
る。
レクサで構成したので、比較的簡単な回路構成で選択手
段を構成できる。
ジスタで構成したので、インタフェース回路の集積化が
より容易になる。
ダウン抵抗とでプルダウン手段を構成したので、スイッ
チ手段のオン/オフ状態を切換えることにより、プルダ
ウン抵抗の接続の制御が簡単に行える。
アップ抵抗とでプルアップ手段を構成したので、スイッ
チ手段のオン/オフ状態を切換えることにより、プルア
ップ抵抗の接続の制御が簡単に行える。
フェース回路側又は他のインタフェース回路側に設けた
ので、このスイッチを操作することによってホスト機能
とデバイス機能を簡単に切換えることができる。
用可能なインタフェース回路を搭載した電子機器の概略
の構成図である。
用可能なインタフェース回路を搭載した電子機器の概略
の構成図である。
したホストとデバイスの接続形態例を示す構成図であ
る。
ンタフェース回路の構成図である。
イン PL+,PL− 電源ライン VCC 電源端子 GND 接地側の電源端子
Claims (10)
- 【請求項1】 USB信号伝送用のデータラインを接続
するためのデータ端子と、 電源電力伝送用の電源ラインを接続するための電源端子
と、 ホスト機能とデバイス機能のいずれか一方を選択するた
めの切換え信号を発生するスイッチと、 プログラムに従いインタフェース回路全体を制御すると
共に、前記切換え信号を入力すると、ホスト機能を実行
するためのプルダウン抵抗接続用データ及び電源電力供
給用データ、又はデバイス機能を実行するためのプルア
ップ抵抗接続用データ及び電源電力受電用データを出力
する制御手段と、 前記制御手段の制御により、ホスト機能用データの送受
信処理を行うホスト機能回路と、 前記制御手段の制御により、デバイス機能用データの送
受信処理を行うデバイス機能回路と、 前記データ端子に対してデータの送受信を行うバッファ
と、 前記切換え信号に基づき、前記ホスト機能回路又は前記
デバイス機能回路のいずれか一方を選択して前記バッフ
ァに接続する選択手段と、 前記制御手段の制御により、前記プルダウン抵抗接続用
データ、前記電源電力供給用データ、前記プルアップ抵
抗接続用データ、及び前記電源電力受電用データを保持
するデータ保持手段と、 前記データ保持手段に保持された前記プルダウン抵抗接
続用データに基づき、プルダウン抵抗を前記データ端子
に接続するプルダウン手段と、 前記データ保持手段に保持された前記プルアップ抵抗接
続用データに基づき、プルアップ抵抗を前記データ端子
に接続するプルアップ手段と、 前記データ保持手段に保持された前記電源電力供給用デ
ータに基づき、電源電力を前記電源端子に供給し、又は
前記データ保持手段に保持された前記電源電力受電用デ
ータに基づき、前記電源端子から受電した電源電力をイ
ンタフェース回路内部に供給する電源手段と、 を備えたことを特徴とするインタフェース回路。 - 【請求項2】 USB信号伝送用のデータラインを接続
するためのデータ端子と、 電源電力伝送用の電源ラインを接続するための電源端子
と、 ホスト機能とデバイス機能のいずれか一方を選択するた
めの切換え信号を発生するスイッチと、 プログラムに従いインタフェース回路全体を制御すると
共に、前記切換え信号を入力すると、ホスト機能を実行
するためのプルダウン抵抗接続用データ及び電源電力供
給用データ、又はデバイス機能を実行するためのプルア
ップ抵抗接続用データ及び電源電力受電用データを出力
する制御手段と、 前記制御手段の制御により、ホスト機能用データの送受
信処理を行うホスト機能回路と、 前記制御手段の制御により、デバイス機能用データの送
受信処理を行うデバイス機能回路と、 前記データ端子と前記ホスト機能回路又は前記デバイス
機能回路との間でデータの送受信を行う第1のバッファ
と、 前記データ端子と前記デバイス機能回路との間でデータ
の送受信を行う第2のバッファと、 前記切換え信号に基づき、前記ホスト機能回路又は前記
デバイス機能回路のいずれか一方を選択して前記第1の
バッファに接続する選択手段と、 前記制御手段の制御により、前記プルダウン抵抗接続用
データ、前記電源電力供給用データ、前記プルアップ抵
抗接続用データ、及び前記電源電力受電用データを保持
するデータ保持手段と、 前記データ保持手段に保持された前記プルダウン抵抗接
続用データに基づき、プルダウン抵抗を前記データ端子
に接続するプルダウン手段と、 前記データ保持手段に保持された前記プルアップ抵抗接
続用データに基づき、プルアップ抵抗を前記データ端子
に接続するプルアップ手段と、 前記データ保持手段に保持された前記電源電力供給用デ
ータに基づき、電源電を前記電源端子に供給し、又は前
記データ保持手段に保持された前記電源電力受電用デー
タに基づき、前記電源端子から受電した電源電力をイン
タフェース回路内部に供給する電源手段と、 を備えたことを特徴とするインタフェース回路。 - 【請求項3】 2つのUSB信号伝送用のデータライン
をそれぞれ接続するための第1及び第2のデータ端子
と、 電源電力伝送用の電源ラインを接続するための電源端子
と、 ホスト機能とデバイス機能のいずれか一方を選択するた
めの第1の切換え信号を発生する第1のスイッチと、 ホスト機能とデバイス機能のいずれか一方を選択するた
めの第2の切換え信号を発生する第2のスイッチと、 プログラムに従いインタフェース回路全体を制御すると
共に、前記第1及び第2の切換え信号を入力すると、ホ
スト機能を実行するためのプルダウン抵抗接続用データ
及び電源電力供給用データ、又はデバイス機能を実行す
るためのプルアップ抵抗接続用データ及び電源電力受電
用データを出力する制御手段と、 前記制御手段の制御により、ホスト機能用データの送受
信処理を行うホスト機能回路と、 前記制御手段の制御により、デバイス機能用データの送
受信処理を行うデバイス機能回路と、 前記第1のデータ端子と前記ホスト機能回路又は前記デ
バイス機能回路との間でデータの送受信を行う第1のバ
ッファと、 前記第2のデータ端子と前記デバイス機能回路又は前記
ホスト機能回路との間でデータの送受信を行う第2のバ
ッファと、 前記第1の切換え信号に基づき、前記ホスト機能回路又
は前記デバイス機能回路のいずれか一方を選択して前記
第1のバッファに接続する第1の選択手段と、 前記第2の切換え信号に基づき、前記ホスト機能回路又
は前記デバイス機能回路のいずれか一方を選択して前記
第2のバッファに接続する第2の選択手段と、 前記制御手段の制御により、前記プルダウン抵抗接続用
データ、前記電源電力供給用データ、前記プルアップ抵
抗接続用データ、及び前記電源電力受電用データを保持
するデータ保持手段と、 前記データ保持手段に保持された前記プルダウン抵抗接
続用データに基づき、プルダウン抵抗を前記第1又は第
2のデータ端子に接続するプルダウン手段と、 前記データ保持手段に保持された前記プルアップ抵抗接
続用データに基づき、プルアップ抵抗を前記第2又は第
1のデータ端子に接続するプルアップ手段と、 前記データ保持手段に保持された前記電源電力供給用デ
ータに基づき、電源電力を前記電源端子に供給し、又は
前記データ保持手段に保持された前記電源電力受電用デ
ータに基づき、前記電源端子から受電した電源電力をイ
ンタフェース回路内部に供給する電源手段と、 を備えたことを特徴とするインタフェース回路。 - 【請求項4】 制御手段は、マイクロコンピュータで構
成したことを特徴とする請求項1〜3のいずれか1項に
記載のインタフェース回路。 - 【請求項5】 バッファは、データ端子に対して並列接
続された出力差動バッファ及び入力差動バッファにより
構成したことを特徴とする請求項1〜4のいずれか1項
に記載のインタフェース回路。 - 【請求項6】 選択手段は、マルチプレクサで構成した
ことを特徴とする請求項1〜5のいずれか1項に記載の
インタフェース回路。 - 【請求項7】 データ保持手段は、レジスタで構成した
ことを特徴とする請求項1〜6のいずれか1項に記載の
インタフェース回路。 - 【請求項8】 プルダウン手段は、プルダウン抵抗接続
用データに基づいてオン状態となるスイッチ手段と、プ
ルダウン抵抗とで構成したことを特徴とする請求項1〜
7のいずれか1項に記載のインタフェース回路。 - 【請求項9】 プルアップ手段は、プルアップ抵抗接続
用データに基づいてオン状態となるスイッチ手段と、プ
ルアップ抵抗とで構成したことを特徴とする請求項1〜
7のいずれか1項に記載のインタフェース回路。 - 【請求項10】 スイッチは、インタフェース回路側、
又はデータ端子に接続される他のインタフェース回路側
に設けたことを特徴とする請求項1〜9のいずれか1項
に記載のインタフェース回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001228441A JP3382933B2 (ja) | 2001-07-27 | 2001-07-27 | インタフェース回路 |
US10/107,065 US6907492B2 (en) | 2001-07-27 | 2002-03-28 | Interface circuit which meets universal serial bus standard and performs host and device functions |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001228441A JP3382933B2 (ja) | 2001-07-27 | 2001-07-27 | インタフェース回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003044186A true JP2003044186A (ja) | 2003-02-14 |
JP3382933B2 JP3382933B2 (ja) | 2003-03-04 |
Family
ID=19060952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001228441A Expired - Fee Related JP3382933B2 (ja) | 2001-07-27 | 2001-07-27 | インタフェース回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6907492B2 (ja) |
JP (1) | JP3382933B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006164209A (ja) * | 2004-12-08 | 2006-06-22 | Cheng-Chun Chang | ホスト機能を有するデジタル画像入力装置 |
US7085876B2 (en) * | 2003-01-28 | 2006-08-01 | Via Technologies, Inc. | USB controlling apparatus for data transfer between computers and method for the same |
JP2013190835A (ja) * | 2012-03-12 | 2013-09-26 | Renesas Mobile Corp | 半導体装置及び携帯端末装置 |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002288112A (ja) * | 2001-03-27 | 2002-10-04 | Hitachi Ltd | 通信制御用半導体装置およびインタフェースシステム |
JP3636158B2 (ja) * | 2002-04-19 | 2005-04-06 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
KR100476957B1 (ko) * | 2002-07-23 | 2005-03-16 | 삼성전자주식회사 | 전자기기의 전원 제어장치 |
US8049904B2 (en) * | 2003-01-13 | 2011-11-01 | Samsung Electronics Co., Ltd. | Printer having keyboard function, a printing system and printing method using the printing system |
US20040143693A1 (en) * | 2003-01-21 | 2004-07-22 | Denny Hwang | Data storage apparatus of multiple serial interfaces |
JP3962696B2 (ja) * | 2003-02-21 | 2007-08-22 | キヤノン株式会社 | 情報処理装置とその制御方法及び制御プログラム |
JP2004259153A (ja) * | 2003-02-27 | 2004-09-16 | Canon Inc | 情報処理装置とその制御方法及び制御プログラム |
US7441708B2 (en) * | 2003-03-28 | 2008-10-28 | Peter Arthur Schade | Memory card socket using a dual-ported USB interface |
CN100403284C (zh) * | 2003-08-09 | 2008-07-16 | 深圳市朗科科技有限公司 | 利用具有主机系统功能的半导体存储装置交换数据的方法 |
TWI226551B (en) * | 2003-10-28 | 2005-01-11 | Prolific Technology Inc | Multi-function wireless bridge for USB and associated system |
TWI292533B (en) * | 2003-11-20 | 2008-01-11 | Sunplus Technology Co Ltd | System for accessing a plurality of devices by using single bus and control apparatus therein |
FR2878377B1 (fr) * | 2004-06-30 | 2007-03-09 | Wavecom Sa | Connecteur unique pour terminal de communication, circuit electronique, terminal et cable correspondants |
US7685328B2 (en) * | 2004-09-09 | 2010-03-23 | Stmicroelectronics, Inc. | Generic universal serial bus device operable at low and full speed and adapted for use in a smart card device |
US7606951B2 (en) | 2004-11-12 | 2009-10-20 | Woodbridge Nancy G | Memory reuse for multiple endpoints in USB device |
US20060106962A1 (en) * | 2004-11-17 | 2006-05-18 | Woodbridge Nancy G | USB On-The-Go implementation |
TWM276282U (en) * | 2004-12-03 | 2005-09-21 | C One Technology Corp | USB accessing device with mode-switching function |
CN1791178A (zh) * | 2004-12-17 | 2006-06-21 | 张成君 | 具主控功能的数字影像撷取装置 |
US20060224791A1 (en) * | 2005-03-31 | 2006-10-05 | Keppeler Karl E | Dual USB port device |
EP1888598A4 (en) * | 2005-05-11 | 2009-11-18 | Medical Technologies Unltd Inc | DEVICE FOR CONVERTING ELECTROMYOGRAPHIC SIGNALS FOR TRANSMISSION TO A PC |
KR100725787B1 (ko) * | 2005-09-27 | 2007-06-08 | 삼성전자주식회사 | 화상처리장치, 부가장치 및 그 제어방법 |
US7529953B1 (en) * | 2006-06-05 | 2009-05-05 | Intel Corporation | Communication bus power state management |
JP2008009608A (ja) * | 2006-06-28 | 2008-01-17 | Matsushita Electric Ind Co Ltd | シリアルインターフェース装置及び双方向シリアルインターフェースシステム並びにシリアル通信方法 |
US7685480B1 (en) * | 2007-06-18 | 2010-03-23 | Netlogic Microsystems, Inc. | Content addressable memory having redundant row isolated noise circuit and method of use |
US7904625B1 (en) * | 2007-11-15 | 2011-03-08 | Marvell International Ltd. | Power savings for universal serial bus devices |
JP2009176152A (ja) * | 2008-01-25 | 2009-08-06 | Sony Corp | 情報処理装置 |
US8275914B2 (en) * | 2008-10-16 | 2012-09-25 | Silicon Image, Inc. | Discovery of connections utilizing a control bus |
US7970976B2 (en) * | 2009-03-01 | 2011-06-28 | Qualcomm Incorporated | Remote memory access using reversible host/client interface |
US8180945B2 (en) * | 2009-09-11 | 2012-05-15 | I/O Interconnect Limited | USB add-on module |
US8832345B2 (en) * | 2010-08-24 | 2014-09-09 | Belkin International, Inc. | System for communicating between two electrical devices and method therefore |
CN102479133B (zh) * | 2010-11-24 | 2014-02-12 | 炬力集成电路设计有限公司 | 一种usb设备及其检测方法 |
KR20140039657A (ko) * | 2012-09-24 | 2014-04-02 | 삼성전자주식회사 | 호스트 장치, 사용자 단말 장치, 이들을 이용한 충전 방법 및 통신 방법 |
KR101863973B1 (ko) * | 2013-07-08 | 2018-06-04 | 매그나칩 반도체 유한회사 | 씨모스 아날로그 스위치 회로 |
US9558144B2 (en) | 2014-09-26 | 2017-01-31 | Intel Corporation | Serial bus electrical termination control |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5784581A (en) * | 1996-05-03 | 1998-07-21 | Intel Corporation | Apparatus and method for operating a peripheral device as either a master device or a slave device |
JPH10301898A (ja) | 1997-04-23 | 1998-11-13 | Casio Comput Co Ltd | 電子機器及びインタフェース回路 |
US6105097A (en) * | 1998-10-14 | 2000-08-15 | Cypress Semiconductor Corp. | Device and method for interconnecting universal serial buses including power management |
TW502172B (en) * | 1998-10-26 | 2002-09-11 | Winbond Electronics Corp | Digital camera to printer conversion device with USB structure |
JP2000134527A (ja) * | 1998-10-26 | 2000-05-12 | Minolta Co Ltd | デジタルカメラ |
JP2000196986A (ja) * | 1998-12-25 | 2000-07-14 | Olympus Optical Co Ltd | 電子的撮像装置 |
US6769035B1 (en) * | 2000-04-07 | 2004-07-27 | Infineon Technologies North America Corp. | Same single board computer system operable as a system master and a bus target |
US6732218B2 (en) * | 2002-07-26 | 2004-05-04 | Motorola, Inc. | Dual-role compatible USB hub device and method |
-
2001
- 2001-07-27 JP JP2001228441A patent/JP3382933B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-28 US US10/107,065 patent/US6907492B2/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7085876B2 (en) * | 2003-01-28 | 2006-08-01 | Via Technologies, Inc. | USB controlling apparatus for data transfer between computers and method for the same |
JP2006164209A (ja) * | 2004-12-08 | 2006-06-22 | Cheng-Chun Chang | ホスト機能を有するデジタル画像入力装置 |
JP2013190835A (ja) * | 2012-03-12 | 2013-09-26 | Renesas Mobile Corp | 半導体装置及び携帯端末装置 |
US9111043B2 (en) | 2012-03-12 | 2015-08-18 | Renesas Electronics Corporation | Semiconductor device and mobile terminal device |
US9471530B2 (en) | 2012-03-12 | 2016-10-18 | Renesas Electronics Corporation | Semiconductor device and mobile terminal device |
Also Published As
Publication number | Publication date |
---|---|
JP3382933B2 (ja) | 2003-03-04 |
US6907492B2 (en) | 2005-06-14 |
US20030023804A1 (en) | 2003-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3382933B2 (ja) | インタフェース回路 | |
JP4533953B2 (ja) | 情報処理装置 | |
TWI387885B (zh) | 具有無橋控制器之點對點匯流排橋接的電腦系統、圖形處理單元與電腦核心邏輯控制器 | |
US6219037B1 (en) | Pointing device provided with two types of input means for a computer system | |
US7752342B2 (en) | Interface integrated circuit device for a USB connection | |
WO1998019246A1 (en) | A method and apparatus for adding and removing components of a data processing system without powering down | |
US20060253639A1 (en) | Control system for controlling a plurality of target computers through portable computer | |
JP2010277592A (ja) | ハイブリッドコンピュータシステム | |
JP2002288112A (ja) | 通信制御用半導体装置およびインタフェースシステム | |
JP2002268768A (ja) | 情報処理装置 | |
EP0860771B1 (en) | An apparatus for selectively operating a plurality of computers with a single set of data input device and monitor | |
JP2013041583A (ja) | メインボード | |
CN102457392B (zh) | 共用基板管理控制器的方法 | |
JP2007121962A (ja) | 表示装置および情報処理装置 | |
KR20060018083A (ko) | 도킹 시스템을 이용한 휴대용 컴퓨터의 그래픽 확장장치및 방법 | |
JP2015005190A (ja) | インタフェース装置、及び情報処理装置 | |
KR100597743B1 (ko) | 입력장치 및 이를 사용하는 컴퓨터 시스템 | |
US20220391025A1 (en) | Display system, display panel control chip thereof and related signal transmission switching method | |
US20230098532A1 (en) | Electronic device | |
JP2016181054A (ja) | データ処理装置 | |
JP4843723B2 (ja) | 情報処理装置 | |
KR100475862B1 (ko) | 웹 터미널 기능을 가진 컴퓨터용 모니터 | |
US20030179187A1 (en) | Convertible display device | |
KR100586512B1 (ko) | 컴퓨터 시스템 | |
KR20110129252A (ko) | 게임 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3382933 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131220 Year of fee payment: 11 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |