JP2003037928A - Digital protection and control apparatus - Google Patents

Digital protection and control apparatus

Info

Publication number
JP2003037928A
JP2003037928A JP2001223848A JP2001223848A JP2003037928A JP 2003037928 A JP2003037928 A JP 2003037928A JP 2001223848 A JP2001223848 A JP 2001223848A JP 2001223848 A JP2001223848 A JP 2001223848A JP 2003037928 A JP2003037928 A JP 2003037928A
Authority
JP
Japan
Prior art keywords
signal
digital
analog
digital signal
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001223848A
Other languages
Japanese (ja)
Other versions
JP3975322B2 (en
Inventor
Mitsuyasu Kido
三安 城戸
Tomio Chiba
富雄 千葉
Shinji Saito
真治 斉藤
Mitsuo Sato
三雄 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001223848A priority Critical patent/JP3975322B2/en
Publication of JP2003037928A publication Critical patent/JP2003037928A/en
Application granted granted Critical
Publication of JP3975322B2 publication Critical patent/JP3975322B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To accurately detect the existence of abnormality caused by deterioration of characteristics of an analog signal system. SOLUTION: A higher harmonic wave generated from a higher harmonic signal generator 10 is superposed on an analog signal from an electric power system and inputted to a multiplexer 16 through an analog filter 14n. The higher harmonic signal is directly inputted to the multiplexer 16. These signals are sequentially sampled and converted into a digital signal by a sample hold circuit 18 and an A/D converter 20. Only higher harmonic signal component in the digital signal is extracted by a digital filter 24. A phase of digital signal obtained from the extracted digital signal by passing the analog filter 14n is corrected by a phase correcting circuit 26. A gain of the digital signal is corrected by a gain correcting circuit 28. A comparator 30 compares the digital signal whose phase and gain are corrected with the digital signal whose phase and gain are not corrected, and determines whether their deviation is within the normal range.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ディジタル保護制
御装置に係り、特に、電力系統のアナログ信号を入力し
てディジタル信号に変換し、ディジタル信号にしたがっ
て保護対象を保護するための保護制御演算を行うに好適
なディジタル保護制御装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital protection control device, and more particularly, to a protection control calculation for inputting an analog signal of a power system to convert it into a digital signal and protecting a protection target according to the digital signal. It relates to a digital protection control device suitable for carrying out.

【0002】[0002]

【従来の技術】従来、遮断機などを保護するための制御
を行う装置としては、例えば、電気協同研究第50巻第
1号に記載されているディジタル保護リレー(第2世代
ディジタルリレー)が知られている。従来のこの種の装
置は、アナログ入力部、ディジタル演算処理部、整定部
および出力部を備えて構成されており、この入力部に
は、折返し誤差防止用のアナログフィルタ、サンプルホ
ールド回路、マルチプレクサ、A/D変換器およびバッ
ファが設けられている。この種の装置は、高速サンプリ
ングデータを用いたディジタルフィルタ処理用の入力基
板と、保護制御演算用の演算基板とを主要素として構成
されており、入力基板は電気角3.75度でサンプリン
グしてディジタルフィルタ演算を実行し、この演算結果
を30度に1回演算基板に出力するようになっている。
2. Description of the Related Art Conventionally, as a device for performing control for protecting a circuit breaker or the like, for example, a digital protection relay (second generation digital relay) described in Vol. Has been. A conventional device of this type is configured to include an analog input unit, a digital arithmetic processing unit, a settling unit, and an output unit. The input unit includes an analog filter for preventing folding error, a sample hold circuit, a multiplexer, An A / D converter and a buffer are provided. This type of device is mainly composed of an input board for digital filter processing using high-speed sampling data and an operation board for protection control operation. The input board samples at an electrical angle of 3.75 degrees. Then, the digital filter calculation is executed, and the calculation result is output to the calculation board once every 30 degrees.

【0003】演算基板は、入力基板からのデータを入力
し、保護演算アルゴリズムに基づいて、遮断機などを保
護するための演算処理を実行するようになっている。
The arithmetic board receives data from the input board and executes arithmetic processing for protecting the circuit breaker and the like based on a protection arithmetic algorithm.

【0004】従来、この種のディジタル保護制御装置に
おいては、アナログ入力部の一貫した特性劣化を検出す
るために、電力系統の基本波の整数倍、例えば、4倍ま
たは12倍の高調波信号を電力系統のアナログ信号に重
畳させてアナログフィルタに取り込み、アナログフィル
タを通過したあとの信号の大きさを検出し、この検出結
果にしたがってアナログ入力部の特性劣化に伴う異常の
有無を監視するように構成されている。
Conventionally, in this type of digital protection control device, in order to detect the consistent characteristic deterioration of the analog input section, a harmonic signal which is an integral multiple of the fundamental wave of the power system, for example, 4 times or 12 times is used. The signal is superposed on the analog signal of the power system and captured by the analog filter, the signal size after passing through the analog filter is detected, and according to the detection result, the presence or absence of an abnormality due to the characteristic deterioration of the analog input section is monitored. It is configured.

【0005】[0005]

【発明が解決しようとする課題】上記従来技術を用い、
アナログ入力部の一貫した特性劣化を検出する方法では
以下のような課題が生じる。
SUMMARY OF THE INVENTION Using the above conventional technique,
The following problems occur in the method of detecting the consistent characteristic deterioration of the analog input section.

【0006】(1)電力系統のアナログ信号に重畳した
高調波信号の大きさのみを検出し、信号の位相特性につ
いては何ら配慮されていないため、異常の有無を高精度
に検出することは困難である。
(1) It is difficult to detect the presence or absence of abnormality with high accuracy because only the magnitude of the harmonic signal superimposed on the analog signal of the power system is detected and no consideration is given to the phase characteristics of the signal. Is.

【0007】(2)アナログ入力部の特性劣化を高精度
に検出するためには、検出した高調波の実効値を求める
必要があり、実効値演算に時間を要し、異常の有無を判
定するまでに時間遅れが生じてしまう。
(2) In order to detect the characteristic deterioration of the analog input portion with high accuracy, it is necessary to obtain the effective value of the detected harmonic, and it takes time to calculate the effective value, and it is determined whether or not there is an abnormality. There will be a time delay.

【0008】したがって、従来技術では、アナログフィ
ルタを通過した信号を処理して異常を検出したときに
は、遮断機が誤って動作してしまったあととなることも
あり、不良部位の特定のみでしか有効性はなかった。こ
のため、システム的には2重化を構成する以外、誤動作
をカバーすることはできなかった。
Therefore, in the prior art, when the signal that has passed through the analog filter is processed and an abnormality is detected, it may be after the circuit breaker has erroneously operated, which is effective only for identifying the defective portion. There was no sex. For this reason, in terms of the system, it is impossible to cover malfunctions other than configuring the duplication.

【0009】本発明の課題は、アナログ信号系の特性劣
化に伴う異常の有無を高精度に検出することができるデ
ジタル保護制御装置を提供することにある。
An object of the present invention is to provide a digital protection control device capable of highly accurately detecting the presence / absence of an abnormality due to deterioration of characteristics of an analog signal system.

【0010】[0010]

【課題を解決するための手段】前記課題を解決するため
に、本発明は、電力系統のアナログ信号とは周波数の異
なる監視信号を生成する監視信号生成手段と、前記電力
系統からのアナログ信号に前記監視信号を重畳して入力
し、この入力信号をフィルタリングする複数のアナログ
フィルタ手段と、前記複数のアナログフィルタ手段の出
力信号と前記監視信号生成手段の生成による監視信号を
順次選択して出力する多重化手段と、前記多重化手段の
出力信号を定周期でサンプリングしてディジタル信号に
変換するアナログ・ディジタル変換手段と、前記アナロ
グ・ディジタル変換手段の出力信号から前記監視信号に
対応したディジタル信号を抽出するディジタル信号抽出
手段と、前記ディジタル信号抽出手段の抽出によるディ
ジタル信号のうち前記アナログ信号に重畳された監視信
号に対応するディジタル信号を補正する補正手段と、前
記ディジタル信号抽出手段の抽出によるディジタル信号
のうち前記監視信号生成手段から多重化手段に直接入力
された監視信号に対応したディジタル信号と前記補正手
段により補正されたディジタル信号とを比較してアナロ
グ信号系の異常の有無を判定する判定手段とを備えてな
るディジタル保護制御装置を構成したものである。
In order to solve the above-mentioned problems, the present invention provides a monitor signal generating means for generating a monitor signal having a frequency different from the analog signal of the power system, and an analog signal from the power system. A plurality of analog filter means for superimposing and inputting the supervisory signal and filtering the input signal, and output signals of the plurality of analog filter means and supervisory signals generated by the supervisory signal generating means are sequentially selected and output. Multiplexing means, analog / digital converting means for sampling the output signal of the multiplexing means at a constant period to convert it into a digital signal, and a digital signal corresponding to the monitoring signal from the output signal of the analog / digital converting means. Of the digital signal extracting means for extracting and the digital signal extracted by the digital signal extracting means, The correction means for correcting the digital signal corresponding to the monitoring signal superimposed on the analog signal, and the monitoring signal directly inputted from the monitoring signal generating means to the multiplexing means among the digital signals extracted by the digital signal extracting means. The digital protection control device comprises a determination means for comparing the corresponding digital signal with the digital signal corrected by the correction means to determine whether or not there is an abnormality in the analog signal system.

【0011】前記ディジタル保護制御装置を構成するに
際しては、以下の要素を付加することができる。
In constructing the digital protection control device, the following elements can be added.

【0012】(1)前記補正手段は、前記アナログ信号
に重畳された監視信号に対応するディジタル信号に対し
て、前記複数のアナログフィルタ手段に起因するゲイン
誤差または位相誤差のうち少なくとも一方を、前記監視
信号生成手段から多重化手段に直接入力された監視信号
に対応したディジタル信号を基準として補正してなる。
(1) The correction means, with respect to the digital signal corresponding to the supervisory signal superimposed on the analog signal, at least one of a gain error and a phase error caused by the plurality of analog filter means, The digital signal corresponding to the supervisory signal directly input from the supervisory signal generating means to the multiplexing means is corrected and used as a reference.

【0013】(2)前記判定手段は、前記アナログ・デ
ィジタル変換手段によるサンプリング毎に異常の有無を
判定してなる。
(2) The judging means judges whether or not there is an abnormality for each sampling by the analog / digital converting means.

【0014】(3)前記アナログ・ディジタル変換手段
の出力信号のうち前記アナログ信号の高調波成分に対応
したディジタル信号を除去し、高調波成分の除去された
ディジタル信号を基に保護対象を制御するための保護制
御演算を行うディジタルフィルタ演算処理手段を備えて
なる。
(3) A digital signal corresponding to a harmonic component of the analog signal is removed from the output signal of the analog-digital converting means, and a protection target is controlled based on the digital signal from which the harmonic component is removed. The digital filter arithmetic processing means for performing the protection control arithmetic is provided.

【0015】(4)前記監視信号生成手段は、前記電力
系統の基本波の整数倍の高調波信号を監視信号として生
成してなる。
(4) The monitoring signal generating means generates a harmonic signal that is an integral multiple of the fundamental wave of the power system as a monitoring signal.

【0016】前記した手段によれば、多重化手段の出力
信号をサンプリングして得られたディジタル信号の中か
ら監視信号に対応したディジタル信号を抽出し、抽出さ
れたディジタル信号のうち電力系統のアナログ信号に重
畳された監視信号に対応するディジタル信号を補正し、
補正されたディジタル信号と監視信号生成手段から多重
化手段に直接入力された監視信号に対応したディジタル
信号とを比較し、両者の偏差が、例えば、規定の範囲を
逸脱していれば異常と、両者の偏差が規定の範囲内にあ
るときには正常と判定することができ、複数のアナログ
フィルタ手段を含むアナログ信号系の異常の有無を高精
度に検出することができる。
According to the above means, the digital signal corresponding to the supervisory signal is extracted from the digital signals obtained by sampling the output signal of the multiplexing means, and the analog signal of the power system is extracted from the extracted digital signals. Correct the digital signal corresponding to the supervisory signal superimposed on the signal,
The corrected digital signal and the digital signal corresponding to the supervisory signal directly input from the supervisory signal generating means to the multiplexing means are compared, and if the deviation between the two exceeds, for example, a prescribed range, it is abnormal. When the difference between the two is within the specified range, it can be determined as normal, and the presence or absence of abnormality in the analog signal system including the plurality of analog filter means can be detected with high accuracy.

【0017】アナログ信号系の異常を検出したときに、
ディジタルフィルタ演算処理手段の処理結果を無効とす
るためのロック信号をディジタルフィルタ演算処理手段
に出力することで、保護対象が誤動作するのを防止する
ことができる。
When an abnormality in the analog signal system is detected,
By outputting the lock signal for invalidating the processing result of the digital filter arithmetic processing means to the digital filter arithmetic processing means, it is possible to prevent the protection target from malfunctioning.

【0018】また、アナログ信号に重畳された監視信号
に対応するディジタル信号に対して、複数のアナログフ
ィルタ手段に起因するゲイン誤差または位相誤差のうち
少なくとも一方を、監視信号生成手段から多重化手段に
直接入力された監視信号に対応したディジタル信号を基
準として補正するようにしているため、監視信号の実効
値を求めるまでもなく、瞬時値から得られたディジタル
信号にしたがって瞬時に異常の有無を判定することがで
きる。
Further, for the digital signal corresponding to the supervisory signal superimposed on the analog signal, at least one of the gain error and the phase error caused by the plurality of analog filter means is transferred from the supervisory signal generating means to the multiplexing means. Since the digital signal corresponding to the directly input monitoring signal is used as the reference for correction, it is not necessary to calculate the effective value of the monitoring signal, and it is possible to instantly determine the presence or absence of an abnormality according to the digital signal obtained from the instantaneous value. can do.

【0019】[0019]

【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。図1は本発明の一実施形態を示す
ディジタル保護制御装置のブロック構成図である。図1
において、ディジタル保護制御装置は、高調波信号発生
器10、複数の加算回路12a〜12n、複数のアナロ
グフィルタ14a〜14n、マルチプレクサ回路16、
サンプルホールド回路18、アナログ/ディジタル変換
器(A/D変換器)20、高調波除去用ディジタルフィ
ルタ22、高調波信号抽出用ディジタルフィルタ24、
位相補正回路26、ゲイン補正回路28、比較器30、
記憶回路32を備えて構成されている。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of a digital protection control device showing an embodiment of the present invention. Figure 1
In the digital protection control device, the harmonic signal generator 10, the plurality of addition circuits 12a to 12n, the plurality of analog filters 14a to 14n, the multiplexer circuit 16,
Sample-hold circuit 18, analog / digital converter (A / D converter) 20, harmonic removal digital filter 22, harmonic signal extraction digital filter 24,
Phase correction circuit 26, gain correction circuit 28, comparator 30,
The memory circuit 32 is provided.

【0020】高調波信号発生器10は、電力系統の基本
波(50Hzまたは60Hz)の整数倍、例えば、12
倍の高調波信号(600Hz)を生成し、この高調波信
号を監視信号として各加算回路12a〜12n、マルチ
プレクサ回路16に出力する監視信号生成手段として構
成されている。加算回路12a〜12nは電力系統から
アナログ信号(50Hz)Ia〜Inを取り込み、アナ
ログ信号と高調波信号とを加算し、すなわち、アナログ
信号に高調波信号を重畳し、アナログ信号と高調波信号
を含む信号をそれぞれアナログフィルタ14a〜14n
に出力するようになっている。各アナログフィルタ14
a〜14nは入力された信号に含まれる特定の周波数成
分によるノイズを除去し、サンプリングによる折返し誤
差を防止するアナログフィルタ手段として構成されてい
る。すなわち、各加算回路12a〜12n、アナログフ
ィルタ14a〜14nはアナログ信号に高調波信号を重
畳して入力し、この入力信号をフィルタリングするアナ
ログフィルタ手段として構成されている。
The harmonic signal generator 10 is an integral multiple of the fundamental wave (50 Hz or 60 Hz) of the power system, for example, 12
It is configured as a monitor signal generation unit that generates a double harmonic signal (600 Hz) and outputs this harmonic signal as a monitor signal to each of the adder circuits 12a to 12n and the multiplexer circuit 16. The adder circuits 12a to 12n take in the analog signals (50 Hz) Ia to In from the power system, add the analog signals and the harmonic signals, that is, superimpose the harmonic signals on the analog signals, and convert the analog signals and the harmonic signals. The signals including the analog filters 14a to 14n are respectively included.
It is designed to output to. Each analog filter 14
a to 14n are configured as analog filter means for removing noise due to a specific frequency component contained in the input signal and preventing aliasing error due to sampling. That is, each of the adder circuits 12a to 12n and the analog filters 14a to 14n are configured as analog filter means for superimposing a harmonic signal on an analog signal and inputting it, and filtering this input signal.

【0021】マルチプレクサ回路16は、高調波信号発
生器10から高調波信号を直接入力するとともに、アナ
ログフィルタ14a〜14nからアナログ信号に高調波
信号が重畳された信号を順次選択して入力して多重化
し、多重化された信号を順次サンプルホールド回路18
に出力する多重化手段として構成されている。サンプル
ホールド回路18は、マルチプレクサ回路16の出力信
号をサンプリング周波数にしたがって順次サンプリング
するとともにホールドし、ホールドされた信号を順次ア
ナログ/ディジタル変換器20に出力するようになって
いる。アナログ/ディジタル変換器20はサンプルホー
ルド回路18の出力によるアナログ信号をディジタル信
号に変換し、変換されたディジタル信号をディジタルフ
ィルタ22、24に出力するようになっている。すなわ
ち、サンプルホールド回路18とアナログ/ディジタル
変換器20はアナログ・ディジタル変換手段として構成
されている。
The multiplexer circuit 16 directly inputs the harmonic signal from the harmonic signal generator 10, and sequentially selects and inputs the signals in which the harmonic signals are superimposed on the analog signals from the analog filters 14a to 14n and multiplexes them. The sampled and held circuit 18 sequentially converts the multiplexed and multiplexed signals.
It is configured as a multiplexing means for outputting to. The sample hold circuit 18 sequentially samples and holds the output signal of the multiplexer circuit 16 in accordance with the sampling frequency, and outputs the held signal to the analog / digital converter 20 sequentially. The analog / digital converter 20 is adapted to convert the analog signal output from the sample hold circuit 18 into a digital signal and output the converted digital signal to the digital filters 22 and 24. That is, the sample hold circuit 18 and the analog / digital converter 20 are configured as analog / digital conversion means.

【0022】ディジタルフィルタ22は、保護制御演算
に不要な高調波、例えば、基本波(50Hz)の12倍
の高調波(600Hz)を除去する高調波除去用ディジ
タルフィルタとして構成されている。このディジタルフ
ィルタ22は、例えば、図2(a)に示すように、バイ
クワッド型の二次遅れのディジタルフィルタとして、掛
け算回路22a、22c、22d、22e、22f、信
号を1サンプル遅延させるディレイ回路22g、22
h、入力信号を加算する加算回路22i、22j、22
k、22lを備えて構成されている。そして、このディ
ジタルフィルタ22は、各回路の係数H0、AI、A
2、B1、B2により、フィルタのタイプ、例えばバン
ドパス、ローパス、ローパスノッチ、オールパスと、フ
ィルタの遮断周波数、中心周波数および選択度Qを任意
に設定可能に構成されている。
The digital filter 22 is configured as a harmonic-removing digital filter for removing a harmonic unnecessary for protection control calculation, for example, a harmonic (600 Hz) that is 12 times higher than the fundamental wave (50 Hz). The digital filter 22 is, for example, as shown in FIG. 2A, as a biquad-type second-order delay digital filter, a multiplication circuit 22a, 22c, 22d, 22e, 22f, and a delay circuit for delaying the signal by one sample. 22g, 22
h, adder circuits 22i, 22j, 22 for adding input signals
k and 22l. The digital filter 22 has coefficients H0, AI, A of each circuit.
2, B1, and B2 are configured so that the type of filter, for example, bandpass, lowpass, lowpass notch, allpass, cutoff frequency, center frequency, and selectivity Q of the filter can be arbitrarily set.

【0023】ディジタルフィルタ22を、ローパスノッ
チとして用いた場合、図2(b)に示すように、基本波
50Hzに対して12倍の高調波600Hzを十分減衰
させることができるゲイン−周波数特性を得ることがで
きる。この特性は、基本波F1が50Hz、伝送零点が
基本波の12倍、すなわち600Hzの例であり、この
フィルタ特性を有するディジタルフィルタ22を用いる
ことで、基本波の12倍の高調波を完全に遮断すること
ができる。そしてディジタルフィルタ22によって高調
波の除去されたアナログ信号は保護対象を制御するため
の制御回路、例えばCPUで構成された制御回路に入力
され、この制御回路において、高調波成分の除去された
ディジタル信号を基に保護対象を制御するための保護制
御演算が行われるようになっている。すなわちディジタ
ルフィルタ22は制御回路とともにディジタルフィルタ
演算処理手段として構成されている。
When the digital filter 22 is used as a low pass notch, as shown in FIG. 2 (b), a gain-frequency characteristic that can sufficiently attenuate the harmonic 600 Hz, which is 12 times the fundamental wave 50 Hz, is obtained. be able to. This characteristic is an example in which the fundamental wave F1 is 50 Hz and the transmission zero is 12 times the fundamental wave, that is, 600 Hz. By using the digital filter 22 having this filter characteristic, the harmonics 12 times the fundamental wave can be completely eliminated. Can be shut off. The analog signal from which the harmonics have been removed by the digital filter 22 is input to a control circuit for controlling the object to be protected, for example, a control circuit composed of a CPU, and in this control circuit, the digital signal from which the harmonic components have been removed. Based on the above, the protection control calculation for controlling the protection target is performed. That is, the digital filter 22 is configured as a digital filter arithmetic processing means together with the control circuit.

【0024】ディジタルフィルタ24は、アナログ信号
に重畳した高調波信号の信号成分のみを高精度に抽出す
るディジタル信号抽出手段として構成されている。すな
わち、ディジタルフィルタ24はアナログ/ディジタル
変換器20の出力によるディジタル信号のうち高調波信
号(600Hz)に対応したディジタル信号を抽出し、
抽出したディジタル信号を比較器30と位相補正回路2
6に出力するようになっている。このディジタルフィル
タ24は、ディジタルフィルタ22と同様の要素を備え
たディジタルフィルタをバンドパスとして用いることに
よって構成することができ、そのときのゲイン−周波数
特性を図3(a)に、位相−周波数特性を図3(b)に
それぞれ示す。
The digital filter 24 is constructed as a digital signal extracting means for extracting with high precision only the signal component of the harmonic signal superimposed on the analog signal. That is, the digital filter 24 extracts the digital signal corresponding to the harmonic signal (600 Hz) from the digital signal output from the analog / digital converter 20,
The extracted digital signal is used for the comparator 30 and the phase correction circuit 2
It is designed to output to 6. This digital filter 24 can be configured by using a digital filter having the same elements as the digital filter 22 as a bandpass, and the gain-frequency characteristic at that time is shown in FIG. Are shown in FIG. 3 (b), respectively.

【0025】図3より、ディジタルフィルタ24の特性
では、基本波50Hzに対して高調波である600Hz
のゲインが極めて大きく設定され、それ以外の周波数成
分を減衰させるようになっている。またディジタルフィ
ルタ24の位相については、バンドパスフィルタの特性
により、中心周波数をF12(600Hz)に設定して
いるので、位相遅れは0度となる。
As shown in FIG. 3, the characteristic of the digital filter 24 is that the fundamental wave is 50 Hz and the harmonic wave is 600 Hz.
The gain of is set to be extremely large, and other frequency components are attenuated. Regarding the phase of the digital filter 24, since the center frequency is set to F12 (600 Hz) due to the characteristics of the bandpass filter, the phase delay is 0 degree.

【0026】ディジタルフィルタ22、24には、図4
(a)に示すように、アナログ信号に高調波成分が重畳
された信号成分に対応したディジタル信号が入力される
が、ディジタルフィルタ24からは、図4(b)に示す
ように、高調波成分に対応したディジタル信号が出力さ
れ、ディジタルフィルタ22からは、図4(c)に示す
ように、高調波成分が除去された信号成分に対応したデ
ィジタル信号が出力されることになる。
The digital filters 22 and 24 have the configuration shown in FIG.
As shown in (a), the digital signal corresponding to the signal component in which the harmonic component is superimposed on the analog signal is input, but the digital filter 24 outputs the harmonic component as shown in FIG. 4C, the digital filter 22 outputs a digital signal corresponding to the signal component from which the harmonic components have been removed, as shown in FIG. 4C.

【0027】位相補正回路26は、ディジタルフィルタ
24の出力によるディジタル信号のうちアナログフィル
タ14a〜14nを通過して得られたディジタル信号に
対して、高調波信号発生器10から直接マルチプレクサ
回路16に入力された信号を基に得られたディジタル信
号を基準にして、記憶回路32に記憶されたフィルタ係
数34によってアナログフィルタ14a〜14nに起因
する位相誤差を補正する補正手段の1要素として構成さ
れている。
The phase correction circuit 26 inputs the digital signal obtained by passing through the analog filters 14a to 14n among the digital signals output from the digital filter 24 from the harmonic signal generator 10 directly to the multiplexer circuit 16. Based on the digital signal obtained based on the obtained signal, the filter coefficient 34 stored in the storage circuit 32 is configured as one element of a correction unit that corrects the phase error caused by the analog filters 14a to 14n. .

【0028】この位相補正回路26は、図5(a)に示
すように、ディジタルフィルタ22、24と同様の要素
として、掛け算回路26a、26c、26d、26e、
26f、データを1サンプル遅延させるディレイ回路2
6g、26h、入力信号を加算する26i、26j、2
6k、26lを備えて構成されており、フィルタ係数3
4の選択により、図5(b)に示すように、特性1から
特性3のように、任意の位相−周波数特性を実現できる
ように構成されている。
As shown in FIG. 5A, this phase correction circuit 26 has the same elements as the digital filters 22 and 24 such that multiplication circuits 26a, 26c, 26d, 26e,
26f, delay circuit 2 for delaying data by one sample
6g, 26h, 26i, 26j, 2 for adding input signals
It is configured with 6k and 26l and has a filter coefficient of 3
4 is selected so that arbitrary phase-frequency characteristics such as characteristics 1 to 3 can be realized as shown in FIG. 5B.

【0029】位相補正回路26を用いてディジタル信号
の位相誤差を補正するに際しては、図6(a)に示すよ
うに、ディジタルフィルタ24の出力信号のうち高調波
信号発生器10からマルチプレクサ16に直接入力され
た信号を基にして得られたディジタル信号は、特性10
0で表され、アナログフィルタ14iを通過して得られ
たディジタル信号は、特性102で表され、後者のディ
ジタル信号はアナログフィルタ14iによりゲインが減
衰し、且つ位相遅れが生じていることが分かる。
When the phase error of the digital signal is corrected by using the phase correction circuit 26, as shown in FIG. 6A, the harmonic signal generator 10 of the output signal of the digital filter 24 is directly fed to the multiplexer 16. The digital signal obtained based on the input signal has characteristics 10
The digital signal represented by 0 and obtained by passing through the analog filter 14i is represented by the characteristic 102. It can be seen that the gain of the latter digital signal is attenuated by the analog filter 14i and a phase delay occurs.

【0030】そこで、本実施形態においては、位相補正
回路26を用いて、アナログフィルタ14iを通過して
得られたディジタル信号の位相を補正し、図6(b)に
示すように、高調波信号発生器10からマルチプレクサ
回路16に直接入力された高調波信号を基にして得られ
たディジタル信号とアナログフィルタ14iを通過して
得られたディジタル信号との位相差をなくすこととして
いる。
Therefore, in the present embodiment, the phase of the digital signal obtained by passing through the analog filter 14i is corrected by using the phase correction circuit 26, and as shown in FIG. The phase difference between the digital signal obtained based on the harmonic signal directly input from the generator 10 to the multiplexer circuit 16 and the digital signal obtained through the analog filter 14i is eliminated.

【0031】またゲイン補正回路28は、アナログフィ
ルタ14iに起因するゲイン誤差を、記憶回路32に格
納されたゲイン補正36を用いて補正する補正手段の1
要素として構成されている。すなわち、ゲイン補正回路
28は、高調波信号発生器10から直接マルチプレクサ
回路16に入力された高調波信号から得られたディジタ
ル信号と、アナログフィルタ14iを通過して得られた
ディジタル信号との間には、図6(a)に示すように、
ゲインに差があるため、ゲイン補正36を用いて、アナ
ログフィルタ14iを通過して得られたディジタル信号
のゲインを高め、図6(c)に示すように、両者の振幅
差を0とするようになっている。そして位相補正および
ゲイン補正されディジタル信号は比較器30に入力され
るようになっている。
Further, the gain correction circuit 28 is one of correction means for correcting the gain error caused by the analog filter 14i by using the gain correction 36 stored in the storage circuit 32.
It is organized as an element. That is, the gain correction circuit 28 is provided between the digital signal obtained from the harmonic signal input from the harmonic signal generator 10 directly to the multiplexer circuit 16 and the digital signal obtained by passing through the analog filter 14i. Is, as shown in FIG.
Since there is a difference in gain, the gain correction 36 is used to increase the gain of the digital signal obtained by passing through the analog filter 14i so that the amplitude difference between the two becomes zero as shown in FIG. 6 (c). It has become. The phase-corrected and gain-corrected digital signal is input to the comparator 30.

【0032】なお、位相補正回路26による位相補正
は、アナログフィルタ14iによる位相遅れと逐次サン
プリングによる位相ずれ分の補正を行うようになってお
り、アナログフィルタ14iの特性とサンプリング周波
数に決定すれば、この値は予め求めることが可能であ
る。
The phase correction circuit 26 corrects the phase delay by the analog filter 14i and the phase shift by successive sampling. If the characteristics and sampling frequency of the analog filter 14i are determined, This value can be obtained in advance.

【0033】比較器30は、ディジタルフィルタ24の
出力によるディジタル信号のうち高調波信号発生器10
から直接マルチプレクサ回路16に入力された高調波信
号を基に得られたディジタル信号とアナログフィルタ1
4iを通過して得られたディジタル信号に対して位相補
正およびゲイン補正されたディジタル信号とを比較し、
この比較結果にしたがってアナログ信号系、例えば、ア
ナログフィルタ14iの異常の有無を判定する判定手段
として構成されている。この場合、比較器30は、両者
の信号の偏差が一定の範囲内、例えば、図6(d)に示
すように、両者の信号の偏差104が正常の範囲内にあ
るときには、アナログフィルタ14iの経年変化による
特性劣化や素子不良による異常がないとして、アナログ
信号系が正常であることを示す信号を出力するようにな
っている。
The comparator 30 is a harmonic signal generator 10 of the digital signal output from the digital filter 24.
Digital signal and analog filter 1 obtained from the harmonic signal directly input from the multiplexer circuit 16
The digital signal obtained by passing through 4i is compared with the digital signal which is phase-corrected and gain-corrected,
It is configured as a determination unit that determines whether or not there is an abnormality in the analog signal system, for example, the analog filter 14i according to the comparison result. In this case, when the deviation between the two signals is within a certain range, for example, when the deviation 104 between the two signals is within a normal range as shown in FIG. A signal indicating that the analog signal system is normal is output assuming that there is no characteristic deterioration due to secular change or abnormality due to element failure.

【0034】なお、理論的には両者の偏差は0である
が、素子の初期値のばらつきにより、図6(d)に示す
ように偏差104が生じる。ただし、この偏差104を
素子の初期値のばらつきおよび理論的に生じるA/D変
換誤差を考慮した範囲以外を異常とすることで、高精度
に異常の有無を検出することが可能である。
Although the difference between the two is theoretically 0, a deviation 104 occurs as shown in FIG. 6 (d) due to variations in the initial values of the elements. However, it is possible to detect the presence or absence of abnormality with high accuracy by setting the deviation 104 to be abnormal except for the range in which variations in the initial values of the elements and theoretically generated A / D conversion errors are taken into consideration.

【0035】一方、図7に示すように、位相補正および
ゲイン補正によってもゲイン誤差が生じ、ゲイン誤差に
伴う偏差104が正常の範囲外となったときにはアナロ
グ信号系の異常と判定される。
On the other hand, as shown in FIG. 7, when the phase error and the gain error also cause a gain error and the deviation 104 due to the gain error is out of the normal range, it is determined that the analog signal system is abnormal.

【0036】また、図8に示すように、位相補正および
ゲイン補正によっても位相ずれか生じ、両者の偏差10
4が正常の範囲を超えたときにはアナログ信号系の異常
として判定される。
Further, as shown in FIG. 8, a phase shift also occurs due to the phase correction and the gain correction.
When 4 exceeds the normal range, it is determined that the analog signal system is abnormal.

【0037】このように、本実施形態においては、ゲイ
ン誤差のみならず位相ずれに対しても異常検出を瞬時に
行うことができる。また予め設定する検出範囲は素子の
劣化に伴う変動分を考慮して決定できるので、運用する
装置の重要度に応じて決定できる柔軟性を持ち合わせる
ことが可能である。
As described above, in the present embodiment, it is possible to instantaneously detect the abnormality not only in the gain error but also in the phase shift. Further, since the preset detection range can be determined in consideration of the variation due to the deterioration of the element, it is possible to have flexibility that can be determined according to the importance of the device to be operated.

【0038】またアナログ信号系の異常が検出されたと
きには、制御対象としての遮断機などを制御するための
動作を停止させることで、素子不良などに伴う誤動作を
瞬時に停止することができ、システムの信頼度を大幅に
高めることができる。
When an abnormality in the analog signal system is detected, the operation for controlling the circuit breaker or the like to be controlled is stopped, so that a malfunction due to a defective element can be instantaneously stopped. The reliability of can be greatly increased.

【0039】また本実施形態においては、複数のチャネ
ルが入力される信号に対するゲイン補正を行っている
が、このゲイン補正は全てのチャネルに共通であるた
め、補正係数としては1種類で済む。しかも、位相補正
およびゲイン補正した信号とマルチプレクサ回路16に
直接入力した信号を基に得られたディジタル信号とを比
較するに際して、時間軸上でも両者の信号に対しては同
じ値にすることができるため、単純に両者の信号を比較
することで、アナログ信号系の異常の有無を検出するこ
とが可能になる。
In this embodiment, the gain correction is performed on the signals input to a plurality of channels, but since this gain correction is common to all the channels, only one type of correction coefficient is required. Moreover, when the phase-corrected and gain-corrected signals are compared with the digital signal obtained based on the signal directly input to the multiplexer circuit 16, both signals can be set to the same value on the time axis. Therefore, it is possible to detect the presence / absence of an abnormality in the analog signal system by simply comparing the two signals.

【0040】[0040]

【発明の効果】以上説明したように、本発明によれば、
多重化手段の出力信号をサンプリングして得られたディ
ジタル信号の中から監視信号に対応したディジタル信号
を抽出し、抽出されたディジタル信号のうち電力系統の
アナログ信号に重畳された監視信号に対応するディジタ
ル信号を補正し、補正されたディジタル信号と監視信号
生成手段から多重化手段に直接入力された監視信号に対
応したディジタル信号とを比較し、この比較結果により
アナログ信号系の異常の有無を判定するようにしている
ため、複数のアナログフィルタ手段を含むアナログ信号
系の異常の有無を高精度に検出することができる。
As described above, according to the present invention,
A digital signal corresponding to the monitor signal is extracted from the digital signals obtained by sampling the output signal of the multiplexing means, and corresponds to the monitor signal superposed on the analog signal of the power system among the extracted digital signals. The digital signal is corrected, the corrected digital signal is compared with the digital signal corresponding to the supervisory signal directly input from the supervisory signal generating means to the multiplexing means, and the presence or absence of abnormality in the analog signal system is judged based on the comparison result. Therefore, the presence or absence of abnormality in the analog signal system including the plurality of analog filter means can be detected with high accuracy.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施形態を示すディジタル保護制御
装置のブロック構成図である。
FIG. 1 is a block configuration diagram of a digital protection control device showing an embodiment of the present invention.

【図2】(a)ディジタルフィルタのブロック構成図、
(b)はディジタルフィルタの周波数とゲインとの関係
を示す特性図である。
2A is a block diagram of a digital filter, FIG.
(B) is a characteristic diagram showing the relationship between the frequency and the gain of the digital filter.

【図3】(a)はディジタルフィルタの周波数とゲイン
との関係を示す特性図、(b)はディジタルフィルタの
周波数と位相との関係を示す特性図である。
FIG. 3A is a characteristic diagram showing a relationship between a frequency and a gain of a digital filter, and FIG. 3B is a characteristic diagram showing a relationship between a frequency and a phase of the digital filter.

【図4】ディジタルフィルタの出力波形を説明するため
の図である。
FIG. 4 is a diagram for explaining an output waveform of a digital filter.

【図5】(a)位相補正回路のブロック構成図、(b)
は位相補正回路の周波数と位相との関係を説明するため
の特性図である。
5A is a block configuration diagram of a phase correction circuit, and FIG.
FIG. 4 is a characteristic diagram for explaining the relationship between the frequency and the phase of the phase correction circuit.

【図6】正常時におけるゲイン補正と位相補正を説明す
るための波形図である。
FIG. 6 is a waveform diagram for explaining gain correction and phase correction in a normal state.

【図7】ゲイン誤差が生じたときのゲイン補正と位相補
正を説明するための波形図である。
FIG. 7 is a waveform diagram for explaining gain correction and phase correction when a gain error occurs.

【図8】位相ずれが生じたときのゲイン補正と位相補正
を説明するための波形図である。
FIG. 8 is a waveform diagram for explaining gain correction and phase correction when a phase shift occurs.

【符号の説明】 10 高周波信号発生器 12a・・・12n 加算回路 14a・・・14n アナログフィルタ 16 マルチプレクサ 18 サンプルホールド回路 20 アナログ/ディジタル変換器 22 高調波除去用ディジタルフィルタ 24 高調波抽出用ディジタルフィルタ 26 位相補正回路 28 ゲイン補正回路 30 比較器 32 記憶回路[Explanation of symbols] 10 High frequency signal generator 12a ... 12n adder circuit 14a ... 14n Analog filter 16 multiplexer 18 Sample and hold circuit 20 analog / digital converter 22 Digital filter for removing harmonics 24 Digital Filter for Harmonic Extraction 26 Phase correction circuit 28 Gain correction circuit 30 comparator 32 memory circuits

フロントページの続き (72)発明者 斉藤 真治 茨城県日立市国分町一丁目1番1号 株式 会社日立製作所電機システム事業部内 (72)発明者 佐藤 三雄 茨城県日立市国分町一丁目1番1号 株式 会社日立製作所電機システム事業部内 Fターム(参考) 5G042 GG02 GG08 Continued front page    (72) Inventor Shinji Saito             1-1-1 Kokubuncho, Hitachi-shi, Ibaraki Stock             Hitachi, Ltd. Electric Systems Division (72) Inventor Mitsuo Sato             1-1-1 Kokubuncho, Hitachi-shi, Ibaraki Stock             Hitachi, Ltd. Electric Systems Division F-term (reference) 5G042 GG02 GG08

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 電力系統のアナログ信号とは周波数の異
なる監視信号を生成する監視信号生成手段と、前記電力
系統からのアナログ信号に前記監視信号を重畳して入力
し、この入力信号をフィルタリングする複数のアナログ
フィルタ手段と、前記複数のアナログフィルタ手段の出
力信号と前記監視信号生成手段の生成による監視信号を
順次選択して出力する多重化手段と、前記多重化手段の
出力信号を定周期でサンプリングしてディジタル信号に
変換するアナログ・ディジタル変換手段と、前記アナロ
グ・ディジタル変換手段の出力信号から前記監視信号に
対応したディジタル信号を抽出するディジタル信号抽出
手段と、前記ディジタル信号抽出手段の抽出によるディ
ジタル信号のうち前記アナログ信号に重畳された監視信
号に対応するディジタル信号を補正する補正手段と、前
記ディジタル信号抽出手段の抽出によるディジタル信号
のうち前記監視信号生成手段から多重化手段に直接入力
された監視信号に対応したディジタル信号と前記補正手
段により補正されたディジタル信号とを比較してアナロ
グ信号系の異常の有無を判定する判定手段とを備えてな
るディジタル保護制御装置。
1. A monitor signal generating means for generating a monitor signal having a frequency different from that of an analog signal of a power system, and an analog signal from the power system by superimposing and inputting the monitor signal, and filtering the input signal. A plurality of analog filter means, a multiplexing means for sequentially selecting and outputting the output signals of the plurality of analog filter means and the supervisory signal generated by the supervisory signal generating means, and the output signal of the multiplexer means in a constant cycle. By analog / digital conversion means for sampling and converting into a digital signal, digital signal extraction means for extracting a digital signal corresponding to the monitoring signal from the output signal of the analog / digital conversion means, and extraction by the digital signal extraction means. Digit corresponding to the supervisory signal superposed on the analog signal among digital signals Correction means for correcting the digital signal, and among the digital signals extracted by the digital signal extraction means, a digital signal corresponding to the monitoring signal directly input from the monitoring signal generation means to the multiplexing means and corrected by the correction means. A digital protection control device comprising: a judgment means for judging whether or not there is an abnormality in an analog signal system by comparing with a digital signal.
【請求項2】 請求項1に記載のディジタル保護制御装
置において、前記補正手段は、前記アナログ信号に重畳
された監視信号に対応するディジタル信号に対して、前
記複数のアナログフィルタ手段に起因するゲイン誤差ま
たは位相誤差のうち少なくとも一方を、前記監視信号生
成手段から多重化手段に直接入力された監視信号に対応
したディジタル信号を基準として補正してなることを特
徴とするディジタル保護制御装置。
2. The digital protection control device according to claim 1, wherein the correction means applies a gain caused by the plurality of analog filter means to a digital signal corresponding to a supervisory signal superimposed on the analog signal. At least one of an error and a phase error is corrected with reference to a digital signal corresponding to a supervisory signal directly input from the supervisory signal generating means to the multiplexing means, as a reference.
【請求項3】 請求項1または2に記載のディジタル保
護制御装置において、前記判定手段は、前記アナログ・
ディジタル変換手段によるサンプリング毎に異常の有無
を判定してなることを特徴とするディジタル保護制御装
置。
3. The digital protection control device according to claim 1, wherein the determination unit is the analog
A digital protection control device characterized in that the presence or absence of an abnormality is determined for each sampling by the digital conversion means.
【請求項4】 請求項1、2または3のうちいずれか1
項に記載のディジタル保護制御装置において、前記アナ
ログ・ディジタル変換手段の出力信号のうち前記アナロ
グ信号の高調波成分に対応したディジタル信号を除去
し、高調波成分の除去されたディジタル信号を基に保護
対象を制御するための保護制御演算を行うディジタルフ
ィルタ演算処理手段を備えてなることを特徴とするディ
ジタル保護制御装置。
4. Any one of claims 1, 2 and 3
In the digital protection control device described in the paragraph (3), a digital signal corresponding to a harmonic component of the analog signal is removed from the output signal of the analog-digital conversion means, and protection is performed based on the digital signal from which the harmonic component is removed. A digital protection control device comprising digital filter arithmetic processing means for performing a protection control calculation for controlling an object.
【請求項5】 請求項1、2、3または4のうちいずれ
か1項に記載のディジタル保護制御装置において、前記
監視信号生成手段は、前記電力系統の基本波の整数倍の
高調波信号を監視信号として生成してなることを特徴と
するディジタル保護制御装置。
5. The digital protection control device according to claim 1, wherein the supervisory signal generation unit generates a harmonic signal that is an integral multiple of a fundamental wave of the power system. A digital protection control device characterized by being generated as a monitoring signal.
JP2001223848A 2001-07-25 2001-07-25 Digital protection controller Expired - Fee Related JP3975322B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001223848A JP3975322B2 (en) 2001-07-25 2001-07-25 Digital protection controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001223848A JP3975322B2 (en) 2001-07-25 2001-07-25 Digital protection controller

Publications (2)

Publication Number Publication Date
JP2003037928A true JP2003037928A (en) 2003-02-07
JP3975322B2 JP3975322B2 (en) 2007-09-12

Family

ID=19057110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001223848A Expired - Fee Related JP3975322B2 (en) 2001-07-25 2001-07-25 Digital protection controller

Country Status (1)

Country Link
JP (1) JP3975322B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007312525A (en) * 2006-05-19 2007-11-29 Hitachi Ltd Digital protection control apparatus
JP2008211891A (en) * 2007-02-26 2008-09-11 Hitachi Ltd Digital protection relay
JP2009201253A (en) * 2008-02-21 2009-09-03 Toshiba Corp Monitoring method of digital protection and control device
EP1944493A3 (en) * 2007-01-10 2009-09-16 Denso Corporation Apparatus for filtering measured analog signal used to control vehicle engine
JP2011160497A (en) * 2010-01-29 2011-08-18 Hitachi Ltd Digital protection control unit and method of detecting abnormality thereof
JP2017069995A (en) * 2015-09-28 2017-04-06 株式会社日立製作所 Digital protection controller

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007312525A (en) * 2006-05-19 2007-11-29 Hitachi Ltd Digital protection control apparatus
JP4582047B2 (en) * 2006-05-19 2010-11-17 株式会社日立製作所 Digital protection controller
EP1944493A3 (en) * 2007-01-10 2009-09-16 Denso Corporation Apparatus for filtering measured analog signal used to control vehicle engine
JP2008211891A (en) * 2007-02-26 2008-09-11 Hitachi Ltd Digital protection relay
JP2009201253A (en) * 2008-02-21 2009-09-03 Toshiba Corp Monitoring method of digital protection and control device
JP2011160497A (en) * 2010-01-29 2011-08-18 Hitachi Ltd Digital protection control unit and method of detecting abnormality thereof
JP2017069995A (en) * 2015-09-28 2017-04-06 株式会社日立製作所 Digital protection controller

Also Published As

Publication number Publication date
JP3975322B2 (en) 2007-09-12

Similar Documents

Publication Publication Date Title
JP2013539885A (en) System, method and apparatus for fault detection, isolation and correction based on signal processing
JPH0250481B2 (en)
JP2003037928A (en) Digital protection and control apparatus
KR20100101980A (en) Apparatus and method for detecting data validity
MX2009002646A (en) Apparatus, systems and methods for reliably detecting faults within a power distribution system.
JP2008211891A (en) Digital protection relay
JP5380318B2 (en) Digital protection control device and abnormality detection method thereof
JP6404626B2 (en) Electricity meter
JP7432468B2 (en) Digital protection control device and monitoring method for digital protection control device
JP4888322B2 (en) Digital protective relay device
Hatem et al. Extended Kalman observer based sensor fault detection
US9843335B2 (en) Supervision of input signal channels
JP6827390B2 (en) Protection control device
JP2001258146A (en) Method of monitoring analog input circuit
KR100569489B1 (en) Frequency realying method and apparatus
JP2002044854A (en) Protective relay
JP3729224B2 (en) Digital protection and control equipment for power systems
JP5106172B2 (en) Digital protection / control device monitoring system
JP3176095B2 (en) Digital protection relay
JPH07311227A (en) Signal detector
KR0146148B1 (en) Input circuit of 3phase overcurrent relay
JP3880941B2 (en) Digital protective relay device
JPH0823624A (en) Digital protection relay
JP2013066261A (en) Digital protective relay
KR101089458B1 (en) Method for controlling of Analog input signal in Digital Protection Relay and Apparatus thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060116

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060119

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070605

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees