KR101089458B1 - Method for controlling of Analog input signal in Digital Protection Relay and Apparatus thereof - Google Patents

Method for controlling of Analog input signal in Digital Protection Relay and Apparatus thereof Download PDF

Info

Publication number
KR101089458B1
KR101089458B1 KR1020090131306A KR20090131306A KR101089458B1 KR 101089458 B1 KR101089458 B1 KR 101089458B1 KR 1020090131306 A KR1020090131306 A KR 1020090131306A KR 20090131306 A KR20090131306 A KR 20090131306A KR 101089458 B1 KR101089458 B1 KR 101089458B1
Authority
KR
South Korea
Prior art keywords
calibration
unit
band
linearity
value
Prior art date
Application number
KR1020090131306A
Other languages
Korean (ko)
Other versions
KR20110074369A (en
Inventor
노재근
오성민
Original Assignee
주식회사 효성
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 효성 filed Critical 주식회사 효성
Priority to KR1020090131306A priority Critical patent/KR101089458B1/en
Publication of KR20110074369A publication Critical patent/KR20110074369A/en
Application granted granted Critical
Publication of KR101089458B1 publication Critical patent/KR101089458B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/006Calibration or setting of parameters
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/257Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with comparison of different reference values with the value of voltage or current, e.g. using step-by-step method

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

본 발명은 디지털 보호계전기의 아날로그 입력신호 처리방법 및 장치에 관한 것이다. 본 발명은 계전기의 보호 동작 및 계측을 위해 설치된 다수의 센서에서 아날로그 신호를 입력받으면, 이중화부(104)는 정격 이상인 대역과 상기 정격 이하인 대역으로 이중화한다. 그런 다음 제 1 수행부(106) 및 제 2 수행부(108)는 상기 대역별로 캘리브레이션(calibration)을 각각 수행한다. 상기 캘리브레이션이 완료되면, 생성부(114)는 상기 이중화된 두 대역의 데이터를 하나로 조합하고, 연산부(116)에 의해 DFT 알고리즘을 적용하여 연산동작을 수행한다. RMS 추출부(118)는 상기 연산 결과인 RMS 값을 추출한다. 이후, 검증부(120)는 상기 추출된 값을 이용하여 상기 입력 신호에 대한 선형성을 검증한다. 이때 상기 데이터가 선형성을 유지하지 못하는 경우에는 상기 대역별 기준 값의 폭을 줄여 선형성이 유지되도록 한다. 그와 같은 본 발명에 따르면, 실제 정밀 처리를 위한 이중화 채널을 하나의 채널처럼 연산하고 있어, 고가의 A/D 컨버터를 사용하지 않더라도 연산 처리량 및 연산 처리시간에 대한 손실이 발생하지 않는 이점이 있다. The present invention relates to an analog input signal processing method and apparatus for a digital protective relay. When the present invention receives an analog signal from a plurality of sensors installed for the protection operation and measurement of the relay, the redundancy unit 104 duplicates the band above the rated band and the band below the rated band. Then, the first execution unit 106 and the second execution unit 108 perform calibration for each of the bands. When the calibration is completed, the generation unit 114 combines the data of the two duplicated bands into one, and the operation unit 116 performs a calculation operation by applying the DFT algorithm. The RMS extractor 118 extracts an RMS value that is a result of the calculation. Thereafter, the verification unit 120 verifies the linearity of the input signal using the extracted value. In this case, when the data cannot maintain linearity, the linearity is maintained by reducing the width of the reference value for each band. According to the present invention, since the redundant channel for the actual precision processing is calculated as one channel, even if an expensive A / D converter is not used, there is an advantage that no loss of computation throughput and computation processing time occurs. .

보호 계전기, DFT, RMS, 캘리브레이션, 이중화 Protection relay, DFT, RMS, calibration, redundancy

Description

디지털 보호계전기의 아날로그 입력신호 처리방법 및 장치{Method for controlling of Analog input signal in Digital Protection Relay and Apparatus thereof}Method for controlling analog input signal and device of digital protection relay {Method for controlling of Analog input signal in Digital Protection Relay and Apparatus

본 발명은 보호계전기에 관한 것으로, 특히 A/D 컨버터를 이용하여 외부에서 입력된 아날로그 신호에 대한 RMS(root-mean-square ) 값 추출시, 실제 정밀 처리(Calibration)를 위한 이중화 채널을 하나의 채널처럼 연산할 수 있도록 한 디지털 보호계전기의 아날로그 입력신호 처리방법 및 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a protective relay. In particular, when extracting a root-mean-square (RMS) value of an externally input analog signal using an A / D converter, a redundant channel for actual precision processing The present invention relates to a method and apparatus for processing an analog input signal of a digital protective relay capable of operating like a channel.

전력계통에서의 안정적이고 지속적인 양질의 전력 공급은 현대사회에서 아주 중요한 문제이다. 이로 인해 전력계통의 보호에 대한 중요성이 날로 증가하고 있으며 고장 발생시의 신속하고 정확한 고장 검출 능력은 전력계통 보호의 관건이라 할 수 있다. The stable and continuous supply of high quality power in the power system is a very important problem in modern society. As a result, the importance of protection of power systems is increasing day by day, and the ability to detect faults quickly and accurately in the event of failure can be called a key to protection of power systems.

그래서 전력계통을 구성하는 각종 전력 기기, 설비들의 고장 및 사고 발생시 이를 검출하여 보호하기 위해 보호계전기가 사용되고 있다. Therefore, a protection relay is used to detect and protect failures and accidents of various power devices and facilities constituting the power system.

상기 보호계전기는 1A 이하의 저전류, 10V 이하의 저전압에서부터 수백A, 수백 V까지의 전 범위에서도 계통의 전압, 전류를 왜곡 없이 검출하여 정확하게 동작 해야 한다. 즉, 상기 보호계전기는 피 보호 전력계통이나 기기 설비에 단락이나 지락 고장 발생시 이를 신속히 검출하고 정상 계통과의 분리 및 차단을 통하여 전력 수급의 안정성을 도모하기 위한 기기이다. The protective relay should operate correctly by detecting the voltage and current of the system without distortion even in the low current of 1A or less and the low voltage of 10V or less to several hundred A and several hundred V. In other words, the protection relay is a device for quickly detecting a short circuit or ground fault in the protected power system or equipment, and for securing power supply and supply through separation and interruption from the normal system.

근래에는 피 보호 설비의 구성과 특징이 복잡하고 다양해져서 그 보호 요구조건이 보다 엄격하게 높아지고 있을 뿐만 아니라, 디지털 기술의 발전으로 아날로그 형태보다 디지털 방식의 보호계전기가 실용화되고 있다.In recent years, the configuration and features of the protected equipment have become complicated and diverse, and the protection requirements thereof have not only increased more severely, but also digital protection relays have become more practical than the analog type due to the development of digital technology.

상기한 디지털 보호계전기는, 전력계통에 대한 단순한 보호 기능이 아닌 예방 진단 기능으로서 전력 품질에 대한 감시 및 제어 기능을 주기적으로 수행하고 있는 것이 특징이다. The digital protection relay is characterized in that the monitoring and control of the power quality is periodically performed as a preventive diagnosis function, not just a protection function for the power system.

이를 위해 상기 디지털 보호계전기는 외부에서 입력된 아날로그 형태의 교류신호를 일련의 연산과정을 통해 디지털 신호로 변환하는 A/D 컨버터가 필수적으로 구성되고 있다.To this end, the digital protection relay essentially consists of an A / D converter for converting an AC signal of an external type into a digital signal through a series of calculation processes.

상기 A/D 컨버터는 기본적으로 다수의 채널과 빠른 채널 스위칭 동작을 수행한다. 그래서 상기 디지털 보호계전기는 상기 A/D 컨버터를 구성하고 있어야지만, 상기 디지털 보호계전기의 기본적인 기능, 예컨대 계통의 이상 여부에 대한 감시 및 제어기능을 정확하게 수행할 수 있다. The A / D converter basically performs a plurality of channels and a fast channel switching operation. Thus, the digital protective relay should be configured with the A / D converter, but can accurately perform the basic functions of the digital protective relay, such as monitoring and control of abnormality of the system.

그렇지만, 상기 A/D 컨버터는 아날로그 신호를 디지털 신호로 변환할 경우, 상기 A/D 컨버터의 성능 등에 의하여 의도하지 않는 오차가 발생하게 된다. 그렇기 때문에, 대부분 디지털 보호 계전기는 초기 세팅시, 또는 구동중에, 상기 오차를 제거하기 위한 정밀 처리(Calibration, 이하 '캘리브레이션'이라고 하기로 함) 기 능이 수반된다. 상기 캘리브레이션은 상기 A/D 컨버터에 의해 변환된 디지털 신호를 원 신호인 아날로그 신호 기준에 맞추기 위한 동작이다. 따라서 상기 캘리브레이션은 디지털 보호계전기의 정밀도를 향상시키는 것이다.However, when the A / D converter converts an analog signal into a digital signal, an unintended error occurs due to the performance of the A / D converter. As such, most digital protective relays involve initial calibration, or during operation, precision processing (referred to as "calibration") to remove the error. The calibration is an operation for fitting the digital signal converted by the A / D converter to an analog signal reference as an original signal. Therefore, the calibration is to improve the precision of the digital protective relay.

도 1은 일반적인 디지털 보호계전기의 아날로그 입력신호를 처리하는 흐름도이다. 1 is a flowchart of processing an analog input signal of a general digital protection relay.

먼저 디지털 보호계전기는 계통에 설치된 각종 센서 등이 감지한 아날로그 신호인 교류신호, 즉 전압 및 전류 신호를 입력받게 된다(s10). First, the digital protective relay receives an AC signal, that is, a voltage and a current signal, which are analog signals detected by various sensors installed in the system (s10).

상기 교류신호가 입력되면, 상기 교류신호에 포함된 노이즈(noise)를 제거하는 필터링(filtering) 동작이 수행된다(s12).When the AC signal is input, a filtering operation for removing noise included in the AC signal is performed (S12).

상기 필터링 된 교류신호에 대해 상기 A/D 컨버터는 아날로그신호를 디지털신호로 변환하는 변환동작을 수행한다(s14). 이때 상기 A/D 컨버터는 다채널로 구성되어 있기 때문에, 제공하는 채널 범위 내에서 채널을 순서대로 변경하면서 해당되는 아날로그신호에 대한 디지털신호로의 변환동작을 반복 수행한다. The A / D converter performs a conversion operation of converting an analog signal into a digital signal with respect to the filtered AC signal (S14). In this case, since the A / D converter is composed of multiple channels, the operation of converting a corresponding analog signal into a digital signal is repeatedly performed while sequentially changing channels within a channel range provided.

상기 A/D 컨버터에 의해 변환된 상기 디지털 신호에 대해 이산 퓨리에 변환(DFT : Discrete Fourier Transformation) 알고리즘을 적용하여, 직류와 같은 일정한 양의 고정 값으로 환산한 값인 RMS 값을 추출한다(s16). The Discrete Fourier Transformation (DFT) algorithm is applied to the digital signal converted by the A / D converter to extract an RMS value which is converted into a fixed amount of a fixed value such as DC (s16).

상기 RMS 값을 상기 디지털 보호계전기의 입력에 기 설정된 기준 값과 허용 범위내의 오차를 가지도록 캘리브레이션 과정을 수행한다(s18). A calibration process is performed such that the RMS value has an error within an allowable range with a reference value preset to the input of the digital protection relay (S18).

상기 캘리브레이션 과정이 완료되면, 실질적으로 상기 디지털 보호계전기에 의하여 계측 및 계전요소 대한 연산과정을 수행한 후, 이상 여부를 판단한다(s20). When the calibration process is completed, after performing the measurement process for the measurement and the relay element by the digital protection relay substantially, it is determined whether or not the abnormality (s20).

상기 판단결과 캘리브레이션된 값과 기 설정된 기준값을 비교하여, 상기 비교결과 이상이 발행하면(s22), 차단기 등을 구동시켜 계통과 차단하는 일련의 동작이 수행되게 한다(s24).As a result of the determination, the calibrated value is compared with the preset reference value, and when the comparison result is abnormal (s22), a series of operations for cutting off the system by driving the breaker is performed (s24).

하지만 상기 DFT 알고리즘은 연산 동작시에 내부 곱셈, 합, 및 나누기 연산 등의 처리를 하고 있어 그 자체가 연산량이 매우 큰 단점이 있다. 때문에, 비교적 빠른 시간내에 계측 및 계전요소에 대한 연산과정을 수행하여 계통의 이상 여부를 판단해야 하지만, 자체 연산량이 많은 상기 DFT 알고리즘의 특성상 시간 내에 적절하게 수행하는데 어려움이 있었다.However, since the DFT algorithm performs internal multiplication, sum, and division operations during a calculation operation, the DFT algorithm itself has a large amount of calculation. Therefore, it is necessary to determine the abnormality of the system by performing a calculation process on the measurement and relay elements within a relatively fast time, but due to the characteristics of the DFT algorithm, which has a large amount of its own calculation, it is difficult to properly perform in time.

물론, 고속 및 고분해능의 특성을 제공하는 A/D 컨버터를 사용할 수 있다. 하지만 이 경우 A/D 컨버터는 고가일 수밖에 없어 제품 자체의 가격이 올라가는 단점이 있다. Of course, A / D converters can be used that provide high speed and high resolution characteristics. In this case, however, A / D converters are expensive and the price of the product itself increases.

이를 해결하기 위해 종래에는 교류신호의 전압 및 전류에 대한 각 상의 입력 채널을 이중화하고, A/D 컨버터의 스케일(Scale)을 조종하면서, 입력되는 신호에 맞는 값을 취하는 방법을 사용하고 있다. In order to solve this problem, conventionally, the input channel of each phase with respect to the voltage and the current of the AC signal is duplicated, and the scale of the A / D converter is controlled while taking a value matching the input signal.

하지만, 상기한 방법에도 다음과 같은 문제점이 있다.However, the above method also has the following problems.

즉, 상기 방법은 한 채널당 2개의 정보를 읽어와야 한다. 그렇기 때문에, 디지털 보호계전기에 입력되는 교류신호를 직류신호로 변경하는 알고리즘도 각각의 채널당 2번이 수행되어야 한다. 알고리즘이 2번 수행된다는 것은 그만큼 처리시간이 길어짐을 의미하고, 이는 연산시간이 오래 소요되는 단점을 초래하게 된다. That is, the method should read two pieces of information per channel. Therefore, the algorithm for converting an AC signal input to the digital protection relay into a DC signal should also be performed twice for each channel. The algorithm is executed twice, which means that the processing time becomes longer, which leads to the disadvantage that the operation takes a long time.

물론 아날로그 입력신호의 자체 정밀도를 향상시키기 위하여 1주기 샘플 데 이터의 수를 늘려 고정밀의 계측 기능을 구현할 수도 있다. 하지만, 이 경우에는 연산시간과 처리량이 더 많아지게 되어 계측 자체가 불가능해질 수 있는 문제를 초래한다. Of course, in order to improve the accuracy of the analog input signal, high precision measurement function can be realized by increasing the number of single period sample data. In this case, however, the computation time and the throughput are increased, resulting in a problem that the measurement itself becomes impossible.

따라서 본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로서, 고가의 A/D 컨버터를 사용하지 않으면서, 각 상의 입력을 이중화하여 처리할 때보다 아날로그 입력신호에 대한 연산 처리량은 더 적고 연산처리 시간은 더 짧게 연산할 수 있도록 하는 디지털 보호계전기의 아날로그 입력신호 처리방법 및 장치를 제공하는 것이다. Accordingly, an object of the present invention is to solve the above problems, and the computational processing time for the analog input signal is less and the processing time for the analog input signal is less than that of processing the input of each phase without using an expensive A / D converter. The present invention provides a method and apparatus for processing an analog input signal of a digital protective relay that enables a shorter operation.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 계전기의 보호 동작 및 계측을 위해 설치된 다수의 센서에서 아날로그 신호를 입력받는 단계; 상기 입력된 아날로그 신호를 정격 이상인 대역과 상기 정격 이하인 대역으로 이중화하는 단계; 상기 대역별 기준 값을 설정하는 단계; 상기 대역별 캘리브레이션(calibration)을 각각 수행하는 단계; 그리고 상기 캘리브레이션 완료 후 상기 이중화된 두 대역의 데이터를 하나로 조합하고, DFT 알고리즘을 적용하여 연산하는 단계를 포함하여 구성된다. According to a feature of the present invention for achieving the above object, the step of receiving an analog signal from a plurality of sensors installed for the protective operation and measurement of the relay; Duplicating the input analog signal into a band above a rating and a band below the rating; Setting a reference value for each band; Performing each of the band-specific calibrations; And combining the duplicated two band data into one after completing the calibration, and applying a DFT algorithm to calculate the data.

상기 연산 결과에 따른 데이터의 선형성을 검증하는 단계를 더 포함한다.The method may further include verifying linearity of data according to the calculation result.

상기 선형성 검증 단계에서, 상기 데이터가 선형성을 유지하지 못하는 경우 상기 대역별 기준 값의 폭을 줄여 선형성을 유지할 수 있도록 한다.In the linearity verification step, when the data does not maintain linearity, the width of the reference value for each band may be reduced to maintain linearity.

상기 데이터가 선형성을 유지하지 못하면 상기 캘리브레이션된 값을 프로그램적으로 보정할 수 있다.If the data do not maintain linearity, the calibrated value may be programmatically corrected.

본 발명의 다른 특징에 따르면, 각 채널별 아날로그 신호를 2개의 대역으로 이중화하는 이중화부; 상기 이중화된 대역별로 각각 캘리브레이션(calibration)를 수행하는 제 1 수행부 및 제 2 수행부; 상기 제 1 수행부에 의해 수행된 캘리브레이션 값을 추출하는 제 1 추출부 및 상기 제 2 수행부에 의해 수행된 캘리브레이션 값을 추출하는 제 2 추출부; 상기 제 1 추출부 및 제 2 추출부에 의해 추출된 캘리브레이션 값을 하나의 신호로 생성하는 생성부; 상기 생성부에 의해 생성된 하나의 신호에 대해 DFT 알고리즘을 연산하는 연산부 및 연산된 값을 추출하는 RMS 추출부; 그리고 상기 RMS 추출부에 의해 추출된 값을 기초로 각 채널별 데이터의 선형성을 검증하는 검증부를 포함하여 구성된다. According to another feature of the invention, the redundancy unit for dualizing the analog signal for each channel into two bands; A first performer and a second performer for performing calibration for each of the redundant bands; A first extractor extracting a calibration value performed by the first performer and a second extractor extracting a calibration value performed by the second performer; A generation unit generating a calibration value extracted by the first extraction unit and the second extraction unit as one signal; An arithmetic unit for calculating a DFT algorithm with respect to one signal generated by the generator and an RMS extracting unit for extracting the calculated value; And a verifying unit verifying linearity of data for each channel based on the value extracted by the RMS extracting unit.

상기 대역별로 기준 값을 설정하는 설정부; 그리고 상기 캘리브레이션을 수행하도록 모드를 선택하는 모드 선택부를 더 포함하여 구성되고, 상기 캘리브레이션은 상기 디지털 보호계전기의 초기 셋팅모드에서 수행된다. A setting unit for setting a reference value for each band; And a mode selector for selecting a mode to perform the calibration, wherein the calibration is performed in an initial setting mode of the digital protection relay.

상기 캘리브레이션 완료된 후에 상기 데이터의 선형성이 유지되지 않는 경우, 상기 캘리브레이션 값을 프로그램에 의해 보정하는 보정부가 더 포함되어 구성된다.If the linearity of the data is not maintained after the calibration is completed, a correction unit for correcting the calibration value by a program is further included.

이와 같은 구성을 갖는 본 발명의 디지털 보호계전기의 아날로그 입력신호 처리방법 및 장치에 따르면 다음과 같은 효과가 있다.According to the analog input signal processing method and apparatus of the digital protective relay of the present invention having such a configuration has the following effects.

즉, A/D 컨버터의 채널 이중화로 나누어진 데이터를 이용하여 캘리브레이션(Calibration)을 수행하고, 이중화된 두 대역의 데이터를 조합하여 생 성된 하나의 신호에 대해서만 DFT 알고리즘을 적용하고 있어, 실제 정밀 처리를 위한 이중화 채널을 하나의 채널처럼 연산하고 있다. That is, calibration is performed using the data divided by channel duplication of the A / D converter, and the DFT algorithm is applied to only one signal generated by combining the data of two duplicated bands. We are calculating a duplicated channel for a single channel.

그렇기 때문에, 종래의 연산처리방법과 비교하더라도 고가의 A/D 컨버터를 사용하지 않더라도 연산 처리량 및 연산 처리시간에 대한 손실이 발생하지 않으면서 디지털 보호계전기의 입력 신호에 대한 정밀 처리가 가능하다. Therefore, even in comparison with the conventional arithmetic processing method, even without using an expensive A / D converter, it is possible to precisely process the input signal of the digital protection relay without any loss of arithmetic throughput and arithmetic processing time.

또, 자체적인 캘리브레이션에 대한 선형성 판단 루틴을 수행하고 있어 선형성이 유지되지 않을시 내부 판단 프로그램에 의해 캘리브레이션 값의 보정 처리가 가능하다. In addition, since the linearity determination routine for self calibration is performed, the calibration value can be corrected by an internal determination program when the linearity is not maintained.

이하, 본 발명의 바람직한 실시 예에 의한 디지털 보호계전기의 아날로그 입력신호 처리방법 및 장치를 첨부된 도면에 도시된 바람직한 실시 예를 참고하여 상세하게 설명한다.Hereinafter, an analog input signal processing method and apparatus for a digital protection relay according to a preferred embodiment of the present invention will be described in detail with reference to the preferred embodiment shown in the accompanying drawings.

본 실시 예에 따른 디지털 보호계전기가 계측하여야 하는 전압 범위는 0.1V ~ 330.0V(정격 63.5V 또는 110.0V)이고, 전류 범위는 0.1A ~ 110.0A(정격 5.0A)이다. The voltage range measured by the digital protection relay according to this embodiment is 0.1V to 330.0V (rated 63.5V or 110.0V), and the current range is 0.1A to 110.0A (rated 5.0A).

도 2에는 본 발명의 실시 예에 따른 디지털 보호계전기에서 아날로그 입력신호를 처리하는 장치 구성도가 도시되어 있다. 2 is a block diagram illustrating an apparatus for processing an analog input signal in a digital protection relay according to an exemplary embodiment of the present invention.

도 2를 참조하면, 전력계통의 전력선(L)에 디지털 보호계전기(이하, '계전기'라 약칭함)(100)가 연결된다. Referring to FIG. 2, a digital protection relay (hereinafter, abbreviated as 'relay') 100 is connected to a power line L of a power system.

상기 계전기(100)에는 계전기(100)의 보호 동작 및 계측을 위해 다수의 센서(CT,PT)들로부터 검출된 아날로그 신호의 전압/전류 값을 처리하기 위한 아날로그 입력부(102)가 구비된다. The relay 100 includes an analog input unit 102 for processing voltage / current values of analog signals detected from a plurality of sensors CT and PT for protection operation and measurement of the relay 100.

상기 아날로그 신호에 대한 각 채널을 대역별로 이중화하는 이중화부(104)가 구비된다. 상기 이중화부(104)에 의해 이중화된 채널대역은 상대적으로 큰 오차가 발생하는 제 1대역부(저역부)와, 그보다 오차 발생이 적은 제 2 대역부(정격 이상인 대역)로 구분된다. The redundancy unit 104 is provided to duplicate each channel for the analog signal for each band. The channel band duplexed by the redundancy section 104 is divided into a first band section (low band section) where a relatively large error occurs and a second band section (band having a rating or higher) with less error occurrence.

상기 이중화된 각 대역별로 캘리브레이션를 수행하는 제 1 수행부(106) 및 제 2 수행부(108)가 구비된다. 상기 제 1 수행부(106)는 전압은 정격(63.5V)의 50% 내외인 33.0v, 전류는 정력(5.0A)의 20% 내외인 약 1.0A에서 수행하는 것이 좋다. 상기 제 2 수행부(108)는 상기 제 1 수행부(106)의 순시 신호데이터를 이용한다. A first performer 106 and a second performer 108 are provided to perform calibration for each of the redundant bands. The first performer 106 is preferably performed at a voltage of about 3A, which is about 50% of the rated voltage (63.5V) and about 1.0A, which is about 20% of the power (5.0A). The second performer 108 uses the instantaneous signal data of the first performer 106.

상기 제 1 수행부(106)에 의해 수행된 캘리브레이션 값을 추출하는 제 1 추출부(110)와, 상기 제 2 수행부(108)에 의해 수행된 캘리브레이션 값을 추출하는 제 2 추출부(112)가 구비된다. The first extractor 110 extracts the calibration value performed by the first performer 106 and the second extractor 112 extracts the calibration value performed by the second performer 108. Is provided.

상기 제 1 추출부(110) 및 제 2 추출부(112)에 의해 추출된 각 캘리브레이션 값을 하나의 신호로 생성하는 생성부(114)가 구비된다. 즉 상기 생성부(114)는 상기 제 1 추출부(110) 및 제 2 추출부(112)에 의해 추출된 두 채널의 데이터를 하나의 윈도우(window)에 조합하는 기능을 한다.A generator 114 for generating each calibration value extracted by the first extractor 110 and the second extractor 112 as a single signal is provided. That is, the generator 114 combines data of two channels extracted by the first extractor 110 and the second extractor 112 into one window.

상기 생성부(114)에 의해 생성된 하나의 신호에 대해 DFT 알고리즘을 연산하는 연산부(116) 및 연산된 값을 추출하는 RMS 추출부(118)가 구비된다. 상기 추출된 연산 값은 직류값이다. An operation unit 116 for calculating a DFT algorithm with respect to one signal generated by the generation unit 114 and an RMS extraction unit 118 for extracting the calculated value are provided. The extracted arithmetic value is a direct current value.

상기 추출된 직류값을 기초로 각 채널별 데이터의 선형성을 검증하는 검증부(120)가 구비된다. A verification unit 120 is provided to verify linearity of data for each channel based on the extracted DC value.

상기 계전기(100)에는 계전기(100)의 캘리브레이션을 수행하기 위한 모드 선택부(122)가 구비된다. 상기 모드 선택부(122)는 일반 모드와 캘리브레이션 모드로 구분된다. 상기 모드 선택부(122)가 선택되면 캘리브레이션 모드가 실행되고, 미 선택시에는 일반 모드로 진행된다. 상기 캘리브레이션 모드는 초기 시스템 셋팅시에 수행된다. The relay 100 is provided with a mode selector 122 for performing calibration of the relay 100. The mode selector 122 is divided into a normal mode and a calibration mode. If the mode selector 122 is selected, the calibration mode is executed, and if not selected, the calibration mode is performed. The calibration mode is performed at initial system setting.

또한 상기 캘리브레이션 모드에 의하여 상기 교류전압/전류의 정밀 조정을 위해 채널별 각 상의 전압 및 전류의 기준 값을 설정하는 설정부(124)가 구비된다. 본 실시 예에서 상기 기준 값은, 전압은 정격(63.5V)의 50% 내외인 33.0v, 전류는 정력(5.0A)의 20% 내외인 약 1.0A에서 수행할 수 있게 적정 값으로 설정한다. In addition, a setting unit 124 is provided to set reference values of voltage and current of each phase for each channel for precise adjustment of the AC voltage / current by the calibration mode. In the present embodiment, the reference value is set to an appropriate value so that the voltage can be performed at about 3A, which is about 50% of the rated voltage (63.5V), and about 1.0A, which is about 20% of the power (5.0A).

한편, 디지털 보호계전기의 전체 동작을 제어하는 제어부(126)가 구비된다. 상기 제어부(126)는 상기한 구성요소들을 제어할 수도 있고, 상기 모드 선택부(122)에 의해 선택된 모드별 동작을 제어하기도 한다. 또한 상기 제어부(126)는 상기 검증부(120)의 검증 결과에 따른 소정의 동작을 수행하기도 한다. 예컨대, 검증결과 상기 캘리브레이션 완료된 후에 상기 데이터의 선형성이 유지되지 않는 경우, 상기 캘리브레이션 값을 프로그램에 의해 보정하는 보정부(128)를 제어하는 기능도 수행한다.On the other hand, the control unit 126 for controlling the overall operation of the digital protective relay is provided. The controller 126 may control the above-described components, or may control the operation for each mode selected by the mode selector 122. In addition, the controller 126 may perform a predetermined operation according to the verification result of the verification unit 120. For example, if the linearity of the data is not maintained after the calibration is completed, a function of controlling the correction unit 128 that corrects the calibration value by a program is also performed.

이와 같이 구성된 디지털 보호계전기의 아날로그 입력신호 처리방법을 도 3을 참조하여 설명한다. An analog input signal processing method of the digital protective relay configured as described above will be described with reference to FIG. 3.

도 3에는 본 발명의 바람직한 실시 예에 따른 디지털 보호계전기의 아날로그 입력신호 처리방법을 나타내는 흐름도가 도시되어 있다. 3 is a flowchart illustrating an analog input signal processing method of a digital protective relay according to an exemplary embodiment of the present invention.

일단, 디지털 보호계전기(100)에 전원이 인가되면 외부에서 아날로그 입력신호가 인가되게 된다(s100). Once the power is applied to the digital protection relay 100, an analog input signal is applied from the outside (s100).

이때, 아날로그 입력신호를 처리하기 위하여 사용자는 아날로그 입력신호에 대한 캘리브레이션을 수행하도록 상기 모드 선택부(122)를 캘리브레이션 모드가 되게 선택한다. 상기 캘리브레이션 모드가 선택되면 모든 계전요소의 판단 기능은 정지상태가 되고 디지털 보호계전기(100)는 초기화된다. 상기 캘리브레이션 모드는 패스워드 등으로 암호화하여 일반 수용가에는 조작할 수 없도록 한다. 또한 상기 설정부(124)를 조작하여 각 상의 아날로그 전압/전류 채널에 대한 기준 값을 설정한다(s102). At this time, in order to process the analog input signal, the user selects the mode selector 122 to be in the calibration mode to perform calibration on the analog input signal. When the calibration mode is selected, the determination function of all relay elements is stopped and the digital protection relay 100 is initialized. The calibration mode is encrypted using a password or the like so that it cannot be operated by the general consumer. In addition, by operating the setting unit 124 to set the reference value for the analog voltage / current channel of each phase (s102).

상기와 같은 상태에서, 상기 캘리브레이션 모드가 진행된다(s104). 상기 캘리브레이션 모드는 패스워드 등의 입력 정보가 정확한 경우에만 수행된다.In this state, the calibration mode is performed (s104). The calibration mode is performed only when input information such as a password is correct.

그러면, 상기 이중화부(104)는 채널별 각 상 신호를 대역별로 이중화한다(s106). 상기 대역은 제 1 대역부와 제 2 대역부로 구분된다. Then, the duplication unit 104 duplicates each phase signal for each channel for each band (s106). The band is divided into a first band section and a second band section.

그 상태에서, 상기 제 1 수행부(106)는 상기 제 1 대역부에 대한 캘리브레이션를 수행한다. 상기 캘리브레이션 수행에 따라 3상 및 N상의 전압/전류가 정밀 조정된다(s108). In this state, the first performing unit 106 performs calibration on the first band unit. According to the calibration, voltage / current of three phases and N phases is precisely adjusted (s108).

이와 함께 상기 제 2 수행부(108)가 상기 제 2 대역부에 대한 캘리브레이션을 수행한다(s110). 상기 제 2 대역부에 의한 캘리브레이션은 상기 제 1 수행부(106)에 의한 제 1 대역부의 캘리브레이션이 이미 수행되어 캘리브레이션 완료되었기 때문에, 상기 캘리브레이션 완료된 신호에 대한 전체 데이터를 구성하여 캘리브레이션을 수행한다. In addition, the second performing unit 108 performs calibration on the second band unit (S110). Since the calibration by the second band part is already performed after the calibration of the first band part by the first performer 106 has been completed, the calibration is performed by configuring the entire data of the calibrated signal.

상기 제 1 수행부(106) 및 제 2 수행부(108)에 의해 캘리브레이션이 수행되면, 상기 제 1 추출부(110) 및 제 2 추출부(112)는 상기 캘리브레이션 된 결과를 추출하여, 상기 생성부(114)로 전달한다(s112). When the calibration is performed by the first execution unit 106 and the second execution unit 108, the first extraction unit 110 and the second extraction unit 112 extract the calibrated result to generate the calibration result. Transfer to section 114 (s112).

상기 생성부(114)는 상기 추출된 결과를 조합하여 하나의 신호로 생성한다(s114). The generation unit 114 combines the extracted results and generates one signal in operation S114.

상기 연산부(116)는 상기 생성부(114)에서 생성된 신호에 대하여 DFT 알고리즘을 적용하여 연산한다(s116). 상기 연산동작은 실질적으로 이중화된 채널이지만, 하나의 채널로 간주하여 연산작업이 진행되게 된다. 이는 연산 처리량 및 연산 처리시간을 보상받을 수 있다.The calculation unit 116 calculates the signal generated by the generation unit 114 by applying a DFT algorithm (S116). The operation is substantially a duplicated channel, but the operation is performed by considering it as one channel. This can be compensated for the computational throughput and computational processing time.

상기 RMS 추출부(118)는 상기 DFT 알고리즘에 의해 연산된 값을 추출한다(s118). 상기 추출된 값은 직류값이다.The RMS extracting unit 118 extracts a value calculated by the DFT algorithm (s118). The extracted value is a direct current value.

상기 검증부(120)는 상기 DFT 알고리즘에 의한 연산된 직류값에 값에 의해 각 채널의 순시 데이터에 대한 선형성을 검증한다(s120). 상기 선형성에 대한 검증 결과, 상기 데이터의 선형성이 유지되지 않으면, 상기 제 1 대역부와 제 2 대역부의 셋팅된 기준 값의 간격을 줄이면서 선형성이 유지되도록 조정한다. The verification unit 120 verifies the linearity of the instantaneous data of each channel by the value of the DC value calculated by the DFT algorithm (S120). If the linearity of the data is not maintained as a result of the verification of the linearity, the linearity is maintained while reducing the interval between the set reference values of the first band portion and the second band portion.

이외에도, 상기한 검증결과 상기 캘리브레이션 완료된 후에 상기 데이터의 선형성이 유지되지 않는 경우, 상기 제어부(126)는 보정부(128)를 제어하여 상기 캘리브레이션 값이 프로그램에 의해 보정되게 한다.In addition, if the linearity of the data is not maintained after the calibration is completed, the controller 126 controls the correction unit 128 to allow the calibration value to be corrected by a program.

이와 같은 본 발명의 실시 예에 따르면, 종래 이중화된 채널에 대해 DFT 연산을 한 후 RMS 값 추출 및 위상에 대한 직접적인 캘리브레이션을 수행하지 않고, 별도의 캘리브레이션 루틴을 적용하여 순시 데이터에 대한 캘리브레이션을 수행하고 있음을 알 수 있다. According to the exemplary embodiment of the present invention, after performing a DFT operation on a conventional duplicated channel, a calibration procedure is performed on an instantaneous data by applying a separate calibration routine without performing direct calibration of RMS value extraction and phase. It can be seen that.

이상과 같이 본 발명의 도시된 실시 예를 참고하여 설명하고 있으나, 이는 예시적인 것들에 불과하며, 본 발명의 속하는 기술분야의 통상 지식을 가진 자라면 본 발명의 요지 및 범위에 벗어나지 않으면서도 다양한 변형, 변경 및 균등한 타 실시 예들이 가능하다는 것을 명백하게 알 수 있을 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적인 사상에 의해 정해져야 할 것이다.Although described with reference to the illustrated embodiment of the present invention as described above, this is merely exemplary, those skilled in the art to which the present invention pertains various modifications without departing from the spirit and scope of the present invention. It will be apparent that other embodiments may be modified and equivalent. Therefore, the true scope of the present invention should be determined by the technical idea of the appended claims.

즉, 본 실시 예는 계통에 설치되어 보호, 감시 등의 기능을 수행하는 디지털 보호 계전기를 예를 들어 설명하고 있지만, 본 발명은 모든 A/D 컨버터를 사용하는 디지털 계측기에도 적용할 수 있다. In other words, the present embodiment describes a digital protective relay installed in a system for performing functions such as protection and monitoring, for example, but the present invention can be applied to a digital measuring instrument using all A / D converters.

도 1은 일반적인 디지털 보호계전기의 아날로그 입력신호를 처리하는 흐름도 1 is a flowchart for processing an analog input signal of a general digital protective relay

도 2는 본 발명의 실시 예에 따른 디지털 보호계전기에서 아날로그 입력신호를 처리하는 장치 구성도2 is a block diagram of an apparatus for processing an analog input signal in a digital protection relay according to an exemplary embodiment of the present invention.

도 3은 본 발명의 바람직한 실시 예에 따른 디지털 보호계전기의 아날로그 입력신호 처리방법을 나타내는 흐름도3 is a flowchart illustrating an analog input signal processing method of a digital protective relay according to an exemplary embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

102 : 아날로그 입력부 104 : 이중화부102: analog input unit 104: redundancy unit

106 : 제 1 수행부 108 : 제 2 수행부106: first execution unit 108: second execution unit

110 : 제 1 추출부 112 : 제 2 추출부110: first extraction unit 112: second extraction unit

114 : 생성부 116 : 연산부114: generator 116: calculator

118 : RMS 추출부 120 : 검증부118: RMS extraction unit 120: verification unit

122 : 모드 선택부 124 : 설정부122: mode selection unit 124: setting unit

Claims (6)

계전기의 보호 동작 및 계측을 위해 설치된 다수의 센서에서 아날로그 신호를 입력받는 단계; Receiving analog signals from a plurality of sensors installed for protection operation and measurement of the relay; 상기 입력된 아날로그 신호를 정격 이상인 대역과 상기 정격 이하인 대역으로 이중화하는 단계; Duplicating the input analog signal into a band above a rating and a band below the rating; 상기 대역별 기준 값을 설정하는 단계; Setting a reference value for each band; 상기 대역별 캘리브레이션(calibration)을 각각 수행하는 단계; Performing each of the band-specific calibrations; 상기 캘리브레이션 완료 후 상기 이중화된 두 대역의 데이터를 하나로 조합하고, DFT 알고리즘을 적용하여 연산하는 단계; 그리고After the calibration is completed, combining the data of the two redundant bands into one and applying a DFT algorithm to calculate the data; And 상기 연산 결과에 따른 데이터의 선형성을 검증하는 단계를 포함하여 구성되는 디지털 보호계전기의 아날로그 입력신호 처리방법. And verifying the linearity of the data according to the calculation result. 삭제delete 제 1항에 있어서, The method of claim 1, 상기 선형성 검증 단계에서, 상기 데이터가 선형성을 유지하지 못하는 경우 상기 대역별 기준 값의 폭을 줄여 선형성을 유지할 수 있도록 하는 것을 특징으로 하는 디지털 보호계전기의 아날로그 입력신호 처리방법. In the linearity verification step, if the data does not maintain the linearity, the analog input signal processing method of the digital protective relay, characterized in that to maintain the linearity by reducing the width of the reference value for each band. 각 채널별 아날로그 신호를 2개의 대역으로 이중화하는 이중화부; A redundancy unit which duplicates analog signals for each channel into two bands; 상기 이중화된 대역별로 각각 캘리브레이션(calibration)를 수행하는 제 1 수행부 및 제 2 수행부; A first performer and a second performer for performing calibration for each of the redundant bands; 상기 제 1 수행부에 의해 수행된 캘리브레이션 값을 추출하는 제 1 추출부 및 상기 제 2 수행부에 의해 수행된 캘리브레이션 값을 추출하는 제 2 추출부; A first extractor extracting a calibration value performed by the first performer and a second extractor extracting a calibration value performed by the second performer; 상기 제 1 추출부 및 제 2 추출부에 의해 추출된 캘리브레이션 값을 하나의 신호로 생성하는 생성부; A generation unit generating a calibration value extracted by the first extraction unit and the second extraction unit as one signal; 상기 생성부에 의해 생성된 하나의 신호에 대해 DFT 알고리즘을 연산하는 연산부 및 연산된 값을 추출하는 RMS 추출부; 그리고 An arithmetic unit for calculating a DFT algorithm with respect to one signal generated by the generator and an RMS extracting unit for extracting the calculated value; And 상기 RMS 추출부에 의해 추출된 값을 기초로 각 채널별 데이터의 선형성을 검증하는 검증부를 포함하여 구성되는 디지털 보호계전기의 아날로그 입력신호 처리장치. And an verifying unit for verifying linearity of data for each channel based on the value extracted by the RMS extracting unit. 제 4항에 있어서, The method of claim 4, wherein 상기 대역별로 기준 값을 설정하는 설정부; 그리고 A setting unit for setting a reference value for each band; And 상기 캘리브레이션을 수행하도록 모드를 선택하는 모드 선택부를 더 포함하여 구성되고, 상기 캘리브레이션은 상기 디지털 보호계전기의 초기 셋팅모드에서 수행되는 것을 특징으로 하는 디지털 보호계전기의 아날로그 입력신호 처리장치.And a mode selector for selecting a mode to perform the calibration, wherein the calibration is performed in an initial setting mode of the digital protective relay. 제 5항에 있어서, The method of claim 5, 상기 캘리브레이션 완료된 후에 상기 데이터의 선형성이 유지되지 않는 경우, 상기 캘리브레이션 값을 프로그램에 의해 보정하는 보정부를 더 포함하여 구성되는 것을 특징으로 하는 디지털 보호계전기의 아날로그 입력신호 처리장치. And a correction unit for correcting the calibration value by a program when the linearity of the data is not maintained after the calibration is completed.
KR1020090131306A 2009-12-24 2009-12-24 Method for controlling of Analog input signal in Digital Protection Relay and Apparatus thereof KR101089458B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090131306A KR101089458B1 (en) 2009-12-24 2009-12-24 Method for controlling of Analog input signal in Digital Protection Relay and Apparatus thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090131306A KR101089458B1 (en) 2009-12-24 2009-12-24 Method for controlling of Analog input signal in Digital Protection Relay and Apparatus thereof

Publications (2)

Publication Number Publication Date
KR20110074369A KR20110074369A (en) 2011-06-30
KR101089458B1 true KR101089458B1 (en) 2011-12-07

Family

ID=44404723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090131306A KR101089458B1 (en) 2009-12-24 2009-12-24 Method for controlling of Analog input signal in Digital Protection Relay and Apparatus thereof

Country Status (1)

Country Link
KR (1) KR101089458B1 (en)

Also Published As

Publication number Publication date
KR20110074369A (en) 2011-06-30

Similar Documents

Publication Publication Date Title
JP6050754B2 (en) System, method and apparatus for fault detection, isolation and correction based on signal processing
US20060125486A1 (en) System and method of locating ground fault in electrical power distribution system
CN102484365B (en) A method of fault phase selection and fault type determination
KR101798689B1 (en) Power device including current transformer and method for compensating of current trnasformer
KR101617117B1 (en) Performance test system for protective relay apparatus
KR101064454B1 (en) Apparatus and method for detecting data validity
MXPA05009638A (en) Wiring error detector.
KR20190122104A (en) Protective relay and method for preventing operation error thereof
KR101089458B1 (en) Method for controlling of Analog input signal in Digital Protection Relay and Apparatus thereof
KR101787885B1 (en) Voltage Measurement Error Compensation Device
CN102842891B (en) Digital protection relay and operation method thereof
JP4444574B2 (en) Method, computer program and device for validity check of current transformer in switchgear, and switchgear having the device
JP2002162423A (en) Device for current detection of power transmission/ distribution line and for analysis of electrical conditions thereof
JP2024002667A (en) Digital type measuring device and calibration system for the same
JP5739309B2 (en) Digital protection controller
WO2019111454A1 (en) Digital protection control device
US20210111586A1 (en) Electric power system transducer failure monitor and measurement recovery
KR20130092803A (en) Merging unit with frequency protection function
JP2008079367A (en) Protection relay device
KR20000015383A (en) Error correction method of digital relay
JP2003324838A (en) Method and apparatus for checking validity of voltage transformer, electric switch comprising the same, computer program for checking validity of voltage transformer, and product thereof
JP2003037928A (en) Digital protection and control apparatus
JP6833635B2 (en) Digital circuit guarantee system and digital circuit guarantee method
KR0179877B1 (en) Break-down decision method of grounded overvoltage relay
CN115421093A (en) Method and system for self-recovering measured data of all-fiber current transformer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee