JP5380318B2 - Digital protection control device and abnormality detection method thereof - Google Patents

Digital protection control device and abnormality detection method thereof Download PDF

Info

Publication number
JP5380318B2
JP5380318B2 JP2010017596A JP2010017596A JP5380318B2 JP 5380318 B2 JP5380318 B2 JP 5380318B2 JP 2010017596 A JP2010017596 A JP 2010017596A JP 2010017596 A JP2010017596 A JP 2010017596A JP 5380318 B2 JP5380318 B2 JP 5380318B2
Authority
JP
Japan
Prior art keywords
phase
deviation
analog
filter
amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010017596A
Other languages
Japanese (ja)
Other versions
JP2011160497A (en
Inventor
三安 城戸
親司 小松
昌司 吉田
和久 高見
栄二 伊東
修 坪井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2010017596A priority Critical patent/JP5380318B2/en
Publication of JP2011160497A publication Critical patent/JP2011160497A/en
Application granted granted Critical
Publication of JP5380318B2 publication Critical patent/JP5380318B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Analogue/Digital Conversion (AREA)

Description

本発明は、ディジタル保護制御装置に係り、特に不良検出を高精度に行うに好適なディジタル保護制御装置およびその異常検出方法に関する。   The present invention relates to a digital protection control apparatus, and more particularly to a digital protection control apparatus suitable for performing defect detection with high accuracy and an abnormality detection method thereof.

従来の技術は、例えば、特許文献1に記載されているように、複数のアナログ入力信号をマルチプレクサにて切替え、信号を多重化し、この多重化した信号を時分割に、1個のA/D変換にてディジタル量に変換するディジタル形保護制御装置が提案され、変電所向けの保護装置には、ほぼ主流の構成として採用されている。   In the conventional technique, for example, as described in Patent Document 1, a plurality of analog input signals are switched by a multiplexer, the signals are multiplexed, and the multiplexed signals are time-divisionally used as one A / D. A digital type protection control device for converting to a digital quantity by conversion has been proposed, and it has been adopted as a mainstream configuration for a protection device for a substation.

上記装置は、A/D変換したデータをマイクロコンピュータなどのディジタル演算手段にて、予め定めたプログラムに基づき、ディジタル演算処理して系統事故の有無を検出し、遮断器に対して引き外し指令を発するものである。   The above-mentioned device detects the presence or absence of a system fault by performing digital arithmetic processing on the A / D converted data by a digital arithmetic means such as a microcomputer based on a predetermined program, and issues a trip command to the circuit breaker. It is something that is emitted.

このような保護制御装置において、アナログ入力部の回路監視として例えば特許文献2に記載のように、一般的に適用されているアナログローパスフィルタの入力段に高調波重畳し、該高調波成分の信号の大きさを検出し、フィルタの減衰特性の変動を監視するようにしている。   In such a protection control device, as described in Patent Document 2, for example, as a circuit monitoring of the analog input unit, harmonics are superimposed on an input stage of an analog low-pass filter that is generally applied, and the signal of the harmonic component is detected. Is detected, and the fluctuation of the attenuation characteristic of the filter is monitored.

さらにA/D変換器の監視には、非特許文献1に記載のように電力系統から取り込む入力信号とは別に入力A/D変換器に既知の基準直流電圧を印加する専用の入力チャンネルを設け、ディジタル変換後のデータをチェックし、精度監視する方式が標準的に採用されている。   Further, for monitoring the A / D converter, a dedicated input channel for applying a known reference DC voltage to the input A / D converter is provided separately from the input signal fetched from the power system as described in Non-Patent Document 1. A method of checking the data after digital conversion and monitoring the accuracy is standardly adopted.

特許3186735号公報Japanese Patent No. 3186735 特開2003−37928号公報JP 2003-37928 A

電気協同研究 第50巻第1号 第二世代ディジタルリレーElectric Cooperative Research Vol. 50 No. 1 2nd Generation Digital Relay

従来のように複数のアナログ信号をマルチプレクサにより時分割に切替えてA/D変換する場合、A/D変換精度を高精度に維持した上で、さらなる高速化を図るには限界があった。   In the case where A / D conversion is performed by switching a plurality of analog signals in a time division manner using a multiplexer as in the prior art, there is a limit to further increase the speed while maintaining high A / D conversion accuracy.

すなわち、マルチプレクサを適用して、アナログ入力信号を多重化してA/D変換する方式では、マルチプレクサ切替え後の信号の過渡状態が安定する時間まで待つ必要があり、精度を確保してサンプリングを高速化することは相反することであり、おのずと限界がある。この高速化できない原因は、信号線に浮遊容量が生成するため、マルチプレクサのON抵抗との関連から、波形が鈍ることによるものである。   That is, in the method of A / D conversion by multiplexing analog input signals by applying a multiplexer, it is necessary to wait until the transient state of the signal after multiplexer switching is stabilized, ensuring accuracy and speeding up sampling. To do is a contradiction, and naturally has its limits. The reason why the speed cannot be increased is that the stray capacitance is generated in the signal line, and the waveform is dull due to the relation with the ON resistance of the multiplexer.

また、マルチプレクサの切替時間や信号波形の切替時の過渡現象であるリンギング現象などにより、波形が安定するまでに時間がかかるため、これらの制約から高速な切替ができず、これらのことから、精度確保した上での、より高速なサンプリングを困難にしていた。   In addition, due to the switching time of the multiplexer and the ringing phenomenon, which is a transient phenomenon when switching the signal waveform, it takes time until the waveform stabilizes. It was difficult to perform higher-speed sampling after securing.

この問題に対して、A/D変換手段を複数チャンネル備え、並列構成して高速化を図ることが考えられる。しかし上記の従来の監視技術では、保護制御装置として必須のA/D変換精度チェックのために、A/D変換手段分の既知の監視用基準直流電圧を印加する専用の入力チャンネルを設ける必要があるため、入力信号と監視信号を切替える手段がA/D変換手段分必要となる。従って、これらの機能を満たすためには回路追加しなければならず、回路規模が大きくなると共に、切替制御が複雑になってしまうという課題ある。   To solve this problem, it is conceivable to increase the speed by providing A / D conversion means with a plurality of channels in parallel. However, in the conventional monitoring technique described above, it is necessary to provide a dedicated input channel for applying a known monitoring reference DC voltage corresponding to the A / D conversion means in order to check the A / D conversion accuracy essential as a protection control device. For this reason, means for switching the input signal and the monitoring signal are required for the A / D conversion means. Therefore, in order to satisfy these functions, it is necessary to add a circuit, and there is a problem that the circuit scale becomes large and the switching control becomes complicated.

本発明は上記課題を鑑みてなされたものであり、高速サンプリングを実現しつつ簡素な構成で不良監視が可能なディジタル保護制御装置およびその異常検出方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a digital protection control device capable of monitoring defects with a simple configuration while realizing high-speed sampling, and an abnormality detection method thereof.

上記課題は、電力系統のアナログ交流電気量よりも高い周波数の高調波信号を発生させる高調波発生器と、前記電力系統から取込まれたアナログ交流電気量と前記高調波信号とを重畳した信号のフィルタ処理を行う複数のアナログフィルタと、前記複数のアナログフィルタと少なくとも同数以上のA/D変換器を備え、前記A/D変換器の出力から前記重畳した高調波信号成分の振幅値および位相を算出するフーリエ変換手段とを備えることで解決される。   The above problem is a harmonic generator that generates a harmonic signal having a frequency higher than the analog AC electric quantity of the power system, and a signal obtained by superimposing the analog AC electric quantity and the harmonic signal taken from the power system. A plurality of analog filters that perform the filtering process, and at least the same number or more A / D converters as the plurality of analog filters, and the amplitude value and phase of the superimposed harmonic signal component from the output of the A / D converter It is solved by providing a Fourier transform means for calculating.

上記した構成にて、前記フーリエ変換手段により算出した位相および振幅値から予め定めた基準値からの位相偏差および振幅偏差を求め、前記アナログフィルタが部品劣化により位相変化する特性から、位相偏差の大きさに応じて、不良部位を特定することで解決される。   With the above-described configuration, the phase deviation and amplitude deviation from a predetermined reference value are obtained from the phase and amplitude value calculated by the Fourier transform means, and the phase deviation is large from the characteristic that the analog filter changes phase due to component deterioration. Accordingly, the problem is solved by specifying the defective part.

すなわち、前記位相偏差が既定値以下の場合は前記A/D変換器の異常検出処理を行い、前記位相偏差が前記既定値より大きい場合は前記アナログフィルタの異常検出を行うことで解決される。さらには、それぞれの監視レベルを異なったレベルにできるようにすることで、部品劣化による特性劣化の変化に応じた柔軟な判定が可能となる。   That is, when the phase deviation is equal to or less than a predetermined value, the A / D converter abnormality detection process is performed, and when the phase deviation is larger than the predetermined value, the analog filter abnormality is detected. Furthermore, by making each monitoring level different, it becomes possible to make a flexible determination according to changes in characteristic deterioration due to component deterioration.

本発明のディジタル保護制御装置によれば、高速サンプリング化を実現しつつ簡易な構成でA/D精度チェックと高調波重畳監視が可能なため、回路の小形化と低コスト化が実現できる。   According to the digital protection control apparatus of the present invention, the A / D accuracy check and the harmonic superposition monitoring can be performed with a simple configuration while realizing high-speed sampling, so that the circuit can be reduced in size and cost.

本発明の保護制御装置のブロック構成例。The block structural example of the protection control apparatus of this invention. 保護制御装置の信号処理ブロック構成例。The signal processing block structural example of a protection control apparatus. 信号加算機能付き折返し誤差防止用アナログフィルタ回路例。Analog filter circuit example for preventing folding error with signal addition function. 図3に示したアナログフィルタの特性例。The characteristic example of the analog filter shown in FIG. アナログフィルタ異常時の入出力波形例。Input / output waveform example when the analog filter is abnormal. オーバサンプリングディジタルフィルタ回路構成例。An example of an oversampling digital filter circuit configuration. 図3及び図6に示したフィルタの総合ゲイン特性例。7 is an example of total gain characteristics of the filters shown in FIGS. 3 and 6. フィルタ特性劣化時の波形例と回転因子例。Waveform example and twiddle factor example when filter characteristics deteriorate. 本発明の監視方法を示す処理ブロック例。The processing block example which shows the monitoring method of this invention. 入力回路の正常時と異常時のX−R特性ベクトル図例。An X-R characteristic vector diagram example when the input circuit is normal and abnormal. 本発明の処理フロー例。The processing flow example of this invention. 本発明のゲイン誤差−位相誤差相対特性例。The gain error-phase error relative characteristic example of this invention.

以下、本発明の実施例について図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図1は、本発明のディジタル保護制御装置の実施例を示す構成図である。図1において、本発明のディジタル保護制御装置は、電力系統からの複数の電圧・電流信号をフルスケール±10Vのアナログ電圧信号に変換する入力変換器(補助CT/補助PT)1aと、加算機能付きのサンプリングによる折返し誤差防止用アナログフィルタ1bと、アナログ信号をディジタル量に変換する複数のA/D変換器1cと、各チャンネル毎に備えた複数のハードウエアディジタルフィルタ1dと、ディシメーションのためのサンプリング周波数レート変換器(ディシメータ)1eと、バッファメモリ1fと、CPU1lと、ワークメモリ1iと、不揮発性メモリ1jと、I/Oインタフェース1kとで構成する。   FIG. 1 is a block diagram showing an embodiment of a digital protection control apparatus of the present invention. In FIG. 1, the digital protection control device of the present invention includes an input converter (auxiliary CT / auxiliary PT) 1a for converting a plurality of voltage / current signals from the power system into an analog voltage signal of full scale ± 10V, and an addition function. An analog filter 1b for preventing aliasing by sampling, a plurality of A / D converters 1c for converting an analog signal into a digital quantity, a plurality of hardware digital filters 1d provided for each channel, and for decimation Sampling frequency rate converter (decimator) 1e, buffer memory 1f, CPU 11, work memory 1 i, nonvolatile memory 1 j, and I / O interface 1 k.

また、全体の動作はOSC1hからタイミング制御回路1gを介して、制御タイミング信号により、各回路がそれぞれ同期された周期で動作する。さらに、該アナログフィルタに重畳させる高調波信号に関しては、該タイミング制御からの信号を受け、D/A変換器1mにより、予め定めた電力系統の周波数のn倍(nは自然数)の周波数の高調波重畳信号を生成し、該折返し誤差防止用アナログフィルタ1bに印加するように構成している。   Also, the entire operation is performed in a cycle in which each circuit is synchronized by a control timing signal from the OSC 1h through the timing control circuit 1g. Further, with respect to the harmonic signal to be superimposed on the analog filter, the signal from the timing control is received, and the D / A converter 1m uses a harmonic of a frequency n times (n is a natural number) a predetermined frequency of the power system. A wave superposition signal is generated and applied to the aliasing error preventing analog filter 1b.

また、該高調波重畳信号は、該アナログフィルタの特性劣化及びディジタルフィルタDF1の故障を検出するために、アナログフィルタを介さないで、直接A/D変換器1cにも印加するように構成する。   Further, the harmonic superposition signal is configured to be directly applied to the A / D converter 1c without going through the analog filter in order to detect the characteristic deterioration of the analog filter and the failure of the digital filter DF1.

図2は、図1の構成を機能的に記載したものである。図2において、1b,1c,1d,1eは図1と同じであり、20aで示すこの部分は、入力フィルタからサンプリングレート変換回路までの回路ブロックを表し、全てハードウエアとして動作するものである。
一方で、20bはCPU1lによる演算処理により実施する範囲のブロックであり、先に示したCPU1lにて示した演算部でソフトウエアにて実行する。2hは保護演算を実施するための処理構成を示したものであり、電力系統から取り込んだ系統信号に含まれる低次高調波成分を除去する低次高調波除去用ディジタルフィルタ(DF2)2e,該ディジタルフィルタ2eのデータレートを変換する第2のサンプリング周波数レート変換器(ディシメータ)2fを備え、サンプリングレートを落として(低くして)保護演算処理部2gにデータを送る。
FIG. 2 functionally describes the configuration of FIG. In FIG. 2, 1b, 1c, 1d, and 1e are the same as those in FIG. 1, and this portion indicated by 20a represents a circuit block from the input filter to the sampling rate conversion circuit, and all operates as hardware.
On the other hand, 20b is a block in the range to be implemented by the arithmetic processing by the CPU 11 and is executed by software in the arithmetic unit shown by the CPU 11 described above. 2h shows a processing configuration for carrying out a protection operation, and a low-order harmonic removal digital filter (DF2) 2e for removing low-order harmonic components contained in a system signal fetched from the power system, A second sampling frequency rate converter (decimator) 2f for converting the data rate of the digital filter 2e is provided, and the data is sent to the protection arithmetic processing unit 2g with the sampling rate lowered (lowered).

保護演算処理部2gはこの入力信号を受けて、保護演算を行い、系統事故の有無を判定する。この際に、20aに取り込んだ、高調波重畳信号は、低次高調波除去用ディジタルフィルタ(DF2)2eで除去するため、該保護演算には影響ないようにしている。   The protection calculation processing unit 2g receives this input signal, performs a protection calculation, and determines whether there is a system fault. At this time, the harmonic superposition signal taken into 20a is removed by the low-order harmonic removal digital filter (DF2) 2e so that the protection calculation is not affected.

一方で、図2−2lは2i〜2kまでの回路ブロックを表し、20aに取り込んだ、高調波重畳信号を抽出し、その振幅値及び位相の偏差を求めてアナログ監視を行うブロックである。20aの出力信号を入力し、ディジタルフィルタ(DF3)2iにて高調波重畳信号成分のみを通過させ、DFT(Discrete Fourier Transformer)処理手段2jにて、重畳させた信号成分の大きさと位相を求める。アナログ回路部の監視演算部2kにて、該
DFT処理結果を受けて、A/D変換器を含むアナログ回路の故障及び素子変動に伴う特性劣化を検出し、警報出力を発するように動作するものである。
On the other hand, FIG. 2-2l represents circuit blocks from 2i to 2k, and is a block that extracts a harmonic superposition signal taken in 20a and obtains an amplitude value and a phase deviation to perform analog monitoring. The output signal 20a is input, only the harmonic superimposed signal component is passed through the digital filter (DF3) 2i, and the magnitude and phase of the superimposed signal component are obtained by the DFT (Discrete Fourier Transformer) processing means 2j. The monitoring operation unit 2k of the analog circuit unit operates to receive the DFT processing result, detect a failure of the analog circuit including the A / D converter and characteristic deterioration due to element variation, and issue an alarm output. It is.

上記に際して、DFTの機能から、ディジタルフィルタ(DF3)2iを設けなくても実現できることはいうまでも無いことであり、ひとつの変形例として構成することも可能である。   In the above, it is needless to say that the DFT function can be realized without providing the digital filter (DF3) 2i, and can be configured as one modification.

図3は図1−1bにて示した、サンプリングによる折返し誤差防止用アナログフィルタの回路構成例を示すものである。図3において、3a,3b,3c,3eは抵抗、3dはコンデンサ、3fは演算増幅器(オペアンプ)を示す。   FIG. 3 shows an example of the circuit configuration of the analog filter for preventing aliasing error due to sampling shown in FIG. 1-1B. In FIG. 3, 3a, 3b, 3c and 3e are resistors, 3d is a capacitor, and 3f is an operational amplifier (op amp).

図3に示すアナログフィルタは一次遅れ要素のローパスフィルタであり、高周波領域の信号を減衰するものである。また、本回路は電力系統から取り込んだ信号と、アナログフィルタの特性劣化を検知するための高調波信号を重畳するために該信号を加算する機能を有する。   The analog filter shown in FIG. 3 is a low-pass filter having a first-order lag element, and attenuates a signal in a high frequency region. In addition, this circuit has a function of adding a signal acquired from the power system and a harmonic signal for superimposing a harmonic signal for detecting characteristic deterioration of the analog filter.

該アナログフィルタの高調波信号Vnに対する伝達関数Gは下記の(1)式にて表すことができる。   The transfer function G for the harmonic signal Vn of the analog filter can be expressed by the following equation (1).

Figure 0005380318
Figure 0005380318

(1)式のR3b,R3cは図3において示した3b,3cを表し、C3dは図3において示した3dを表す。   In formula (1), R3b and R3c represent 3b and 3c shown in FIG. 3, and C3d represents 3d shown in FIG.

図4は、図3に示したアナログフィルタの高調波信号を重畳したケースの周波数−ゲイン特性例と周波数−位相特性例を示す。図4において、(a)は素子の特性劣化により、ゲインのみの特性変動が生じた例を示し、(b)は素子の特性劣化により、ゲインと位相の特性変動が生じた例をそれぞれ示すものである。   FIG. 4 shows an example of frequency-gain characteristics and an example of frequency-phase characteristics when the harmonic signal of the analog filter shown in FIG. 3 is superimposed. In FIG. 4, (a) shows an example in which the characteristic variation of only the gain is caused by the characteristic deterioration of the element, and (b) shows an example in which the characteristic fluctuation of the gain and the phase is caused by the characteristic deterioration of the element. It is.

図4(a)に示す素子劣化要因は、図3に示すフィルタ回路の前段に備えたA/D変換器1cのゲイン誤差及び図3に示すフィルタ回路の抵抗3bである。この場合、ゲイン特性のみが初期のアナログフィルタの周波数−ゲイン特性例4aに対して、A/D変換器異常時の周波数−ゲイン特性例4bのようにゲイン差ε1の変動が生じ、位相差については、初期のアナログフィルタの周波数−位相特性例4c及びA/D変換器異常時の周波数−位相特性例4dの差(θ1)ようにほとんど生じないことがわかる。このゲイン誤差は、入力信号に対して、直接的に影響を及ぼすものであり、例えば、ゲインが5%の誤差を有すると、入力信号の周波数に関わらず、5%の誤差の影響が出ることを意味する。   The element deterioration factors shown in FIG. 4A are the gain error of the A / D converter 1c provided in the previous stage of the filter circuit shown in FIG. 3 and the resistance 3b of the filter circuit shown in FIG. In this case, the gain difference ε1 fluctuates as in the frequency-gain characteristic example 4b when the A / D converter is abnormal, and the phase difference is different from the frequency-gain characteristic example 4a of the analog filter in which only the gain characteristic is initial. It can be seen that the difference (θ1) between the frequency-phase characteristic example 4c of the initial analog filter and the frequency-phase characteristic example 4d when the A / D converter is abnormal hardly occurs. This gain error directly affects the input signal. For example, if the gain has an error of 5%, the influence of the error of 5% appears regardless of the frequency of the input signal. Means.

一方、図4(b)に示す素子劣化要因は、図3に示すフィルタ回路の抵抗3cもしくはコンデンサ3dである。この場合、ゲイン特性は初期のアナログフィルタの周波数−ゲイン特性例4eに対し、アナログフィルタ特性劣化時の周波数−ゲイン特性例4fのようにゲイン差ε2の変動と合わせて、位相特性も初期のアナログフィルタの周波数−位相特性例4gに対して、アナログフィルタ特性劣化時の周波数−位相特性例4hのように位相差(θ2)が生じる。このような位相差検出を行うことで、上記した位相特性の初期値に対する変動を算出して特性劣化要因を特定することが可能となる。   On the other hand, the element deterioration factor shown in FIG. 4B is the resistor 3c or the capacitor 3d of the filter circuit shown in FIG. In this case, the gain characteristic is the same as the initial analog filter frequency-gain characteristic example 4e, but the phase characteristic is also the initial analog characteristic together with the fluctuation of the gain difference ε2 as in the frequency-gain characteristic example 4f when the analog filter characteristic is deteriorated. A phase difference (θ2) is generated with respect to the filter frequency-phase characteristic example 4g as in the case of the frequency-phase characteristic example 4h when the analog filter characteristic is deteriorated. By performing such a phase difference detection, it is possible to calculate the fluctuation of the above-described phase characteristic with respect to the initial value and specify the characteristic deterioration factor.

一般に、保護制御装置の監視レベルは、A/D変換精度チェック監視が既知の±5%を逸脱した場合に異常判定し、高調波重畳監視が既知の±10%〜20%というように、監視の判定値を異ならせている。これは、基本波(50Hzまたは60Hz)における影響具合を加味して設定しているためであり、A/D変換精度チェック監視は入力周波数に関わらず、その変動分の誤差を生じ、高調波重畳監視は、基本波として換算した場合、±5%相当となるようにするための理由から上述した値を監視レベルに設定している。   Generally, the monitoring level of the protection control device is determined so that an abnormality is determined when the A / D conversion accuracy check monitoring deviates from a known ± 5%, and the harmonic superposition monitoring is a known ± 10% to 20%. The judgment values are different. This is because it is set in consideration of the influence of the fundamental wave (50 Hz or 60 Hz), and the A / D conversion accuracy check monitoring generates an error of the fluctuation regardless of the input frequency, and the harmonic superposition is performed. For the monitoring, the above-described value is set as the monitoring level for the reason of being equivalent to ± 5% when converted as the fundamental wave.

従って、位相変動の大きさによって、ゲイン変動を、A/D変換精度監視:±5%以下、高調波重畳監視:±10〜20%以下で切り分けてそれぞれの誤差要因に適したレベルで監視することが可能であり、過剰検出することなく、高精度に監視することが可能となる。   Therefore, the gain fluctuation is monitored at a level suitable for each error factor by dividing into A / D conversion accuracy monitoring: ± 5% or less and harmonic superposition monitoring: ± 10-20% or less depending on the magnitude of the phase fluctuation. It is possible to monitor with high accuracy without excessive detection.

上記した説明の中で、抵抗3cが変動した場合、(1)式に表すように、ゲインも変動するが、これは、同一ロットの抵抗(表面実装品)を使うことで、特性変動としては同じ傾向とすることができるため、双方の抵抗が異なる割合で変動することを防止することにより、この変動を無視することができる。   In the above description, when the resistance 3c changes, the gain also changes as shown in the equation (1). This is because the characteristic fluctuation is caused by using the same lot of resistance (surface mount product). Since the same tendency can be made, this variation can be ignored by preventing both resistances from varying at different rates.

また、同一チップに複数の抵抗素子を持たせた抵抗モジュール等の部品を適用することで、同じく、双方の抵抗値が異なった変動となることをさらに抑制できる手法はここで言うまでもないことであり、考えられる応用展開の例である。   In addition, it goes without saying that, by applying parts such as a resistance module in which a plurality of resistance elements are provided on the same chip, similarly, it is possible to further suppress that both resistance values vary differently. This is an example of a possible application development.

図5は、上記したアナログフィルタが特性劣化した場合の波形例を示すものである。   FIG. 5 shows a waveform example when the above-mentioned analog filter has deteriorated characteristics.

図5(a)はゲイン変動時の異常状態を説明するものである。5aはアナログフィルタに重畳した高調波信号電圧波形例であるVfn,5bは正常時である初期のアナログフィルタ出力波形例、5cはA/D変換器異常時のフィルタ出力電圧波形例をそれぞれ示す。
この図に示すように、ゲインのみ変動した場合は、振幅偏差は5dにて示す偏差は生じるが、5b及び5cの位相偏差は生じない。
FIG. 5A illustrates an abnormal state when the gain fluctuates. 5a is an example of the harmonic signal voltage waveform superimposed on the analog filter, Vfn, 5b is an example of an initial analog filter output waveform when normal, and 5c is an example of a filter output voltage waveform when the A / D converter is abnormal.
As shown in this figure, when only the gain fluctuates, an amplitude deviation of 5d occurs, but no phase deviation of 5b and 5c occurs.

図5(b)はA/D変換器,アナログフィルタ回路及びディジタルフィルタ回路が完全に故障した場合の波形例を示す。このケースでは、振幅及び位相共に初期値から大きく逸脱しており、容易に故障検出が可能である。   FIG. 5B shows a waveform example when the A / D converter, the analog filter circuit, and the digital filter circuit completely fail. In this case, both the amplitude and the phase deviate greatly from the initial values, and the failure can be easily detected.

図5(c)は位相変動時の異常状態を説明するものである。図中の5fはアナログフィルタが特性劣化した時の出力電圧波形例を示すものであり、ゲイン偏差と共に、5gに示す位相偏差が生じていることが理解できる。   FIG. 5C illustrates an abnormal state at the time of phase fluctuation. 5f in the figure shows an example of an output voltage waveform when the analog filter has deteriorated characteristics, and it can be understood that the phase deviation shown in 5g is generated together with the gain deviation.

このように、A/D変換したアナログフィルタの出力から、アナログ入力回路の故障または特性劣化を出力信号の理論値からの偏差として検出することで把握することが可能である。同様に、A/D変換後に備えたディジタルフィルタの故障についても検出が可能である。   As described above, it is possible to grasp the failure or characteristic deterioration of the analog input circuit as the deviation from the theoretical value of the output signal from the A / D converted analog filter output. Similarly, it is possible to detect a failure of a digital filter provided after A / D conversion.

図6は、A/D変換後に実施するディジタルフィルタの回路構成例を示すものである。
図6において、6a〜6eは1サンプル遅延回路、6l〜6rは乗算回路、6f〜6kは加算回路をそれぞれ示す。
FIG. 6 shows a circuit configuration example of a digital filter implemented after A / D conversion.
In FIG. 6, 6a to 6e are 1-sample delay circuits, 6l to 6r are multiplication circuits, and 6f to 6k are addition circuits.

図7は、図6で示したディジタルフィルタのゲイン特性例を示すものである。図7において、系統信号の基本波周波数成分はほぼ0dBであり、減衰はなく、図2−2eにて示した低次高調波除去用のディジタルフィルタDF2のサンプリング周波数の成分は大きく減衰させている。これは、ディジタルフィルタDF2のサンプリングによる折返し誤差防止のためである。   FIG. 7 shows an example of gain characteristics of the digital filter shown in FIG. In FIG. 7, the fundamental frequency component of the system signal is almost 0 dB, and there is no attenuation, and the sampling frequency component of the digital filter DF2 for removing lower harmonics shown in FIG. 2-2e is greatly attenuated. . This is to prevent aliasing errors due to sampling of the digital filter DF2.

上記したアナログフィルタ、A/D変換器と同じく、ディジタルフィルタにおいても、後段でゲイン及び位相偏差を求めることで、回路が正常に動作していないことを検出できる。   Similar to the analog filter and A / D converter described above, even in the digital filter, it is possible to detect that the circuit is not operating normally by obtaining the gain and the phase deviation in the subsequent stage.

このように、アナログフィルタからA/D変換後のディジタルフィルタまで一貫した形で回路の劣化や故障を監視することが可能である。   In this way, it is possible to monitor deterioration and failure of the circuit in a consistent manner from the analog filter to the digital filter after A / D conversion.

次に、上記したゲイン偏差と位相偏差を求めることで、A/D変換異常もしくはアナログフィルタ異常の検出が可能であることを示したが、次に、このゲイン偏差と位相偏差をどのようにして求めるかについて説明する。   Next, it was shown that A / D conversion abnormality or analog filter abnormality can be detected by obtaining the above gain deviation and phase deviation. Next, how to calculate the gain deviation and phase deviation? Explain what you want.

図8(a)は高調波重畳監視信号の入出力波形例と演算のタイミング例を示すものである。8aは高調波重畳監視信号、8bはアナログ及びディジタルフィルタを通過させた信号、8cはディジタルフィルタ(DF3)2iの演算周期例、8dは高調波信号を検出するDFT(Discrete Fourier Transformer)処理手段2jの演算タイミング例をそれぞれ示す。図示したように、8cと8dはタイミング同期して動作することが望ましいが、同
期する必要は必ずしもない。また、DFT処理手段2jのタイミングと合わせて保護演算処理部2gの保護演算を行うよう構成することもできる。
FIG. 8A shows an input / output waveform example of the harmonic superposition monitoring signal and an example of calculation timing. 8a is a harmonic superposition monitoring signal, 8b is a signal that has passed through analog and digital filters, 8c is an example of a calculation cycle of the digital filter (DF3) 2i, and 8d is a DFT (Discrete Fourier Transformer) processing means 2j for detecting a harmonic signal. An example of the calculation timing is shown below. As shown in the figure, it is desirable that 8c and 8d operate in synchronization with timing, but it is not always necessary to synchronize. Further, the protection calculation processing unit 2g can be configured to perform the protection calculation in accordance with the timing of the DFT processing unit 2j.

DFT(Discrete Fourier Transformer)処理手段2jの処理は、下記式にて表すことができる。   The processing of the DFT (Discrete Fourier Transformer) processing means 2j can be expressed by the following equation.

Figure 0005380318
Figure 0005380318

Figure 0005380318
Figure 0005380318

また、本実施例では、重畳した高調波信号の1周期分をDFT演算するように構成している。従って、この演算から、DC成分(F0)と高調波成分の基本波成分(F1)を下記式にて示す演算式で求める。   In this embodiment, the DFT operation is performed for one period of the superimposed harmonic signal. Therefore, from this calculation, the fundamental component (F1) of the DC component (F0) and the harmonic component is obtained by the calculation formula shown by the following formula.

Figure 0005380318
Figure 0005380318

Figure 0005380318
Figure 0005380318

但し   However,

Figure 0005380318
Figure 0005380318

図8(b)は(6)式にて示した回転因子Wの周期性を示すものである。すなわち、80aがW0、80bがW1、80cがW2、80dがW3、80eがW4、80fがW5、80gがW6、80hがW7をそれぞれに対応する。 FIG. 8B shows the periodicity of the twiddle factor W expressed by equation (6). That is, 80 a corresponds to W 0 , 80 b corresponds to W 1 , 80 c corresponds to W 2 , 80 d corresponds to W 3 , 80 e corresponds to W 4 , 80 f corresponds to W 5 , 80 g corresponds to W 6 , and 80 h corresponds to W 7 .

このようにして、(4)式,(5)式を演算することで、DC成分と高調波信号の基本波成分を求めることができる。   In this way, the fundamental component of the DC component and the harmonic signal can be obtained by calculating Equations (4) and (5).

(5)式より、実部Rと虚部Xを求め、下記式より振幅値|F1|とCOS波形を基準とした位相arg(F1)を求めることができる。   The real part R and the imaginary part X can be obtained from the equation (5), and the phase arg (F1) based on the amplitude value | F1 | and the COS waveform can be obtained from the following equation.

Figure 0005380318
Figure 0005380318

Figure 0005380318
Figure 0005380318

図9は上記にて求めた振幅値と位相から、A/D変換器及びアナログフィルタ・ディジタルフィルタ回路の異常を判断するための処理フローを示す。図9において、90aはアナログフィルタ1bを通さないで取り込んだ高調波信号の演算ブロック、90bはアナログフィルタ1bを通して取り込んだ高調波信号の演算ブロックを示す。   FIG. 9 shows a processing flow for judging abnormality of the A / D converter and the analog filter / digital filter circuit from the amplitude value and the phase obtained above. In FIG. 9, reference numeral 90a represents a calculation block for a harmonic signal acquired without passing through the analog filter 1b, and 90b represents a calculation block for a harmonic signal acquired through the analog filter 1b.

図9において、9a,9eは実部R演算部、9b,9fは虚部X演算部、9c,9gは振幅値算出演算部、9d,9hは位相算出演算部をそれぞれ示す。上記より求めた振幅と位相から、振幅比演算部9i及び位相差演算部9mでそれぞれ振幅比と位相差を求める。
この値に対し、予め求めて記憶しておいた、ゲイン初期値9jおよび位相初期値9nとの偏差を加算部9k,9oにて求め、9l,9pにて示す初期値とのゲイン偏差εgと初期値との位相偏差εθを求めるように処理する。
In FIG. 9, 9a and 9e are real part R calculating parts, 9b and 9f are imaginary part X calculating parts, 9c and 9g are amplitude value calculating calculating parts, and 9d and 9h are phase calculating calculating parts. From the amplitude and phase obtained as described above, the amplitude ratio calculation unit 9i and the phase difference calculation unit 9m obtain the amplitude ratio and the phase difference, respectively.
With respect to this value, the deviation between the initial gain value 9j and the initial phase value 9n previously obtained and stored is obtained by the adders 9k and 9o, and the gain deviation εg from the initial values indicated by 9l and 9p is obtained. Processing is performed so as to obtain the phase deviation εθ from the initial value.

この演算処理により、初期値に対する変動分を検出できるため、初期値のばらつき分をキャンセルできることで高精度に変動分のみを求めることが可能である。   Since this calculation process can detect a variation with respect to the initial value, the variation of the initial value can be canceled, so that only the variation can be obtained with high accuracy.

図10(a)は90aで示したアナログフィルタ1bを通さないで取り込んだ高調波信号のベクトル表示、図10(b)はアナログフィルタ1bを通して取り込んだ高調波信号のベクトル表示の例を示す。   FIG. 10A shows an example of the vector display of the harmonic signal acquired without passing through the analog filter 1b indicated by 90a, and FIG. 10B shows an example of the vector display of the harmonic signal acquired through the analog filter 1b.

10a,10eはそれぞれの初期の虚部Xベクトルおよびフィルタ特性劣化時の虚部Xベクトル、10b,10fは初期の実部Rベクトルおよびフィルタ特性劣化時の実部Rベクトル、10c,10gは初期の振幅値ベクトルおよびフィルタ特性劣化時の振幅値ベクトル、10d,10hは初期の位相およびフィルタ特性劣化時の位相をそれぞれ表す。   10a and 10e are the initial imaginary part X vector and the imaginary part X vector when the filter characteristics are deteriorated, 10b and 10f are the initial real part R vector and the real part R vector when the filter characteristics are deteriorated, and 10c and 10g are the initial values. The amplitude value vector and the amplitude value vectors 10d and 10h when the filter characteristics are deteriorated represent the initial phase and the phase when the filter characteristics are deteriorated, respectively.

図11は、図9に示した初期値とのゲイン偏差εg9lと初期値との位相偏差εθ9pから、A/D変換器の精度異常かアナログフィルタ及びディジタルフィルタの故障による異常かを判別するための処理フローである。図11において、初期値とのゲイン偏差・位相偏差を求める処理ブロック11aで偏差データを取り込み、位相偏差判定処理部11bにてまず、位相差εθが設定値α1以下か判断する。   FIG. 11 is a diagram for determining whether the accuracy of the A / D converter is abnormal or the abnormality due to the failure of the analog filter and the digital filter from the gain deviation εg9l with the initial value shown in FIG. 9 and the phase deviation εθ9p between the initial value. It is a processing flow. In FIG. 11, the deviation data is taken in the processing block 11a for obtaining the gain deviation / phase deviation from the initial value, and the phase deviation determination processing unit 11b first determines whether the phase difference εθ is equal to or smaller than the set value α1.

以下の場合、ゲイン偏差判定処理部11cにて、ゲイン偏差εgが設定値β以上かを判断する。設定値β以上の場合、位相偏差が生じていなくて、ゲイン偏差が大きいことはA/D変換器の精度異常として判断し、A/D精度チェック異常警報出力処理部11dより警報出力する。   In the following cases, the gain deviation determination processing unit 11c determines whether the gain deviation εg is equal to or larger than the set value β. When the value is equal to or larger than the set value β, it is determined that the phase deviation does not occur and the gain deviation is large as an accuracy abnormality of the A / D converter, and an alarm is output from the A / D accuracy check abnormality alarm output processing unit 11d.

また、位相偏差判定処理部11bにて、位相差εθが設定値α1以上の場合、アナログフィルタの特性劣化の可能性があるため、さらに、位相偏差判定処理部11eにて位相偏差の大きさを第二の設定値α2と比較し、大きい場合は、フィルタ特性の変動より高調波重畳監視異常として、高調波重畳監視異常警報出力処理部11fにて警報出力するように処理する。   Further, if the phase difference εθ is equal to or larger than the set value α1 in the phase deviation determination processing unit 11b, there is a possibility that the characteristics of the analog filter may be deteriorated. If it is larger than the second set value α2, if it is larger, the harmonic superposition monitoring abnormality alarm output processing unit 11f performs an alarm output as a harmonic superposition monitoring abnormality due to a change in filter characteristics.

図12は、図11にて示した処理フローをゲイン偏差εgと位相偏差εθの関係で図示したものである。すなわち、図12において、位相偏差がα1以下の場合で、ゲイン偏差がβより大きいZone1の部分はA/D変換精度チェック異常の領域であり、位相偏差εθがα2以上の場合はフィルタの特性変動が大きいということで、高調波重畳監視異常として検出することができる。   FIG. 12 illustrates the processing flow shown in FIG. 11 in relation to the gain deviation εg and the phase deviation εθ. That is, in FIG. 12, the zone 1 where the phase deviation is α1 or less and the gain deviation is larger than β is an area where the A / D conversion accuracy check is abnormal, and when the phase deviation εθ is α2 or more, the characteristics of the filter fluctuate. Can be detected as a harmonic superposition monitoring abnormality.

このようにすることで、A/D変換精度チェック異常時と高調波監視異常時とで異なったゲイン偏差レベルで監視することが可能であり、過剰検出を抑え、アナログフィルタからA/D変換器及びディジタルフィルタの適正なアナログ監視が実現できる。   In this way, it is possible to monitor at different gain deviation levels when the A / D conversion accuracy check is abnormal and when the harmonic monitoring is abnormal, suppressing excessive detection, and from the analog filter to the A / D converter And proper analog monitoring of the digital filter can be realized.

さらに、上記した検出値を図1に示す設定データ格納用の不揮発性メモリ1jに、それぞれの検出時刻毎に検出したデータを書込むようにし、該設定データ格納用の不揮発性メモリに格納した検出データから、経時的な変動を求め、特性劣化具合を把握することが可能である。また、該検出データの傾きから、将来の特性劣化を事前に把握するようにして、予防保全的に有効に活用できるようにすることは、本発明の一連の説明から容易に理解できるものである。   Further, the detection value stored in the nonvolatile memory for storing setting data is written in the nonvolatile memory 1j for storing the setting data shown in FIG. 1 at each detection time. From the data, it is possible to obtain fluctuations over time and grasp the degree of characteristic deterioration. In addition, it is easy to understand from the series of explanations of the present invention that the future characteristic deterioration can be grasped in advance from the inclination of the detected data so that it can be effectively used for preventive maintenance. .

以上のように本実施例をまとめると、下記の点を構成として有することで簡易な構成でA/D変換器の異常とアナログフィルタの特性劣化を分別して監視することができる。
(1)マルチプレクサを削除し複数の入力チャンネル毎にA/D変換器を備える
(2)入力フィルタに高調波信号を印加し、入力信号に重畳する
(3)ディジタルフィルタを多段構成として、ハードディジタルフィルタを2n倍のオーバサンプリングで動作するように構成する
(4)高調波重畳監視の信号周波数を基本サイクルとしてDFT(Discrete Fourier Transformer)演算する
(5)基準信号チャンネルと監視チャンネルとの振幅比と位相差を求め、初期値に対する偏差を求める
(6)A/D変換精度は振幅比、高調波重畳監視は位相差の大きさにより求める
このように本発明のディジタル保護制御装置によれば、高速サンプリング化によるノイズ圧縮効果による変換データの高精度化とA/D精度チェックと高調波重畳監視を兼用することにより、回路の大幅な小形化と低コスト化が図れる。
Summarizing the present embodiment as described above, by having the following points as configurations, it is possible to separately monitor abnormality of the A / D converter and characteristic deterioration of the analog filter with a simple configuration.
(1) The multiplexer is removed and an A / D converter is provided for each of the plurality of input channels. (2) A harmonic signal is applied to the input filter and superimposed on the input signal. configuring the filter to operate at 2 n times oversampling (4) DFT signal frequency of the harmonic superimposed monitoring as a basic cycle (Discrete Fourier Transformer) calculating (5) the amplitude ratio between the reference signal channel and the monitoring channel (6) A / D conversion accuracy is obtained from the amplitude ratio, and harmonic superposition monitoring is obtained from the magnitude of the phase difference. Thus, according to the digital protection control device of the present invention, To improve the accuracy of conversion data by noise compression effect by high-speed sampling and to use both A / D accuracy check and harmonic superposition monitoring As a result, the circuit can be significantly reduced in size and cost.

また、サンプリングの高速化による時間軸分解能の高度化と高精度化が同時に達成できると共に、サンプリング高速化によるアナログ入力フィルタのより一層の簡素化と故障率の低下及び特性安定化が図れる。   In addition, the time axis resolution can be improved and the accuracy can be improved simultaneously by increasing the sampling speed, and the analog input filter can be further simplified, the failure rate can be reduced, and the characteristics can be stabilized by increasing the sampling speed.

1a 入力変換器(補助CT/補助PT)
1b 折り返し誤差防止用アナログフィルタ
1c A/D変換器
1d ハードウエアディジタルフィルタ
1e サンプリング周波数レート変換器(ディシメータ)
1f バッファメモリ
1g タイミング制御回路
1h 発振回路(オシレータ)
1i ワークメモリ
1j 不揮発性メモリ
1k I/Oインタフェース
1l CPU
1m D/A変換器
2e 低次高調波除去用ディジタルフィルタ(DF2)
2f 第2のサンプリング周波数レート変換器(ディシメータ)
2g 保護演算処理部
2h 2e〜2gまでの回路ブロック
2i ディジタルフィルタ(DF3)
2j DFT(Discrete Fourier Transformer)処理手段
2k アナログ回路部の監視演算部
2l 2i〜2kまでの回路ブロック
3a,3b,3c,3e 抵抗
3d コンデンサ
3f 演算増幅器(オペアンプ)
4a,4e 初期のアナログフィルタの周波数−ゲイン特性例
4b A/D変換器異常時の周波数−ゲイン特性例
4c,4g 初期のアナログフィルタの周波数−位相特性例
4d A/D変換器異常時の周波数−位相特性例
4f アナログフィルタ特性劣化時の周波数−ゲイン特性例
4h アナログフィルタ特性劣化時の周波数−位相特性例
5a アナログフィルタに重畳した高調波信号電圧波形例
5b 初期のアナログフィルタ出力波形例
5c A/D変換器異常時のフィルタ出力電圧波形例
5e A/D変換器が完全に故障したケースのアナログフィルタ波形例
5f アナログフィルタが特性劣化した時の出力電圧波形例
6a〜6e 1サンプル遅延回路
6f〜6k 加算回路
6l〜6r 乗算回路
8a 高調波重畳監視信号
8b アナログ及びディジタルフィルタを通過させた信号
8c ディジタルフィルタ(DF3)2iの演算周期例
8d DFT(Discrete Fourier Transformer)処理手段2jの演算タイミング例
9a,9e 実部R演算部
9b,9f 虚部X演算部
9c,9g 振幅値算出演算部
9d,9h 位相算出演算部
9i 振幅比演算部
9m 位相差演算部
9j ゲイン初期値
9n 位相初期値
9k,9o 加算部
9l 初期値とのゲイン偏差εg
9p 初期値との位相偏差εθ
10a 初期の虚部Xベクトル
10b 初期の実部Rベクトル
10c 初期の振幅値ベクトル
10d 初期の位相
10e フィルタ特性劣化時の虚部Xベクトル
10f フィルタ特性劣化時の実部Rベクトル
10g フィルタ特性劣化時の振幅値ベクトル
10h フィルタ特性劣化時の位相
11a 初期値とのゲイン偏差・位相偏差を求める処理ブロック
11b,11e 位相偏差判定処理部
11c ゲイン偏差判定処理部
11d A/D精度チェック異常警報出力処理部
11f 高調波重畳監視異常警報出力処理部
20a 入力フィルタからサンプリングレート変換回路までの回路ブロック
20b CPU1lによる演算処理により実施する範囲のブロック
80a〜80h S平面上の回転因子
1a Input converter (auxiliary CT / auxiliary PT)
1b Analogue filter 1c for aliasing error prevention 1c A / D converter 1d Hardware digital filter 1e Sampling frequency rate converter (decimator)
1f Buffer memory 1g Timing control circuit 1h Oscillator circuit (oscillator)
1i Work memory 1j Non-volatile memory 1k I / O interface 1l CPU
1m D / A converter 2e Digital filter for removing lower harmonics (DF2)
2f Second sampling frequency rate converter (decimator)
2g protection operation processing unit 2h 2e to 2g circuit block 2i digital filter (DF3)
2j DFT (Discrete Fourier Transformer) processing means 2k Analog circuit unit monitoring arithmetic unit 2l 2i to 2k circuit blocks 3a, 3b, 3c, 3e Resistor 3d Capacitor 3f Operational amplifier (op amp)
4a, 4e Example of initial analog filter frequency-gain characteristics 4b Example of frequency-gain characteristics when A / D converter malfunctions 4c, 4g Example of initial analog filter frequency-phase characteristics 4d Frequency of A / D converter malfunctions -Phase characteristic example 4f Frequency when analog filter characteristic is degraded-Gain characteristic example 4h Frequency-phase characteristic example when analog filter characteristic is degraded 5a Harmonic signal voltage waveform example 5b superimposed on analog filter Initial analog filter output waveform example 5c A Filter output voltage waveform example 5e when the A / D converter is abnormal Analog filter waveform example 5f when the A / D converter completely fails Output voltage waveform examples 6a to 6e when the analog filter has deteriorated characteristics 1 sample delay circuit 6f ~ 6k adder circuit 6l ~ 6r multiplier circuit 8a harmonic superposition monitoring signal 8b analog and digital signal Signal 8c passed through filter 8c Operation period example of digital filter (DF3) 2i 8d Operation timing example 9a, 9e of real DFT (Discrete Fourier Transformer) processing means 2j Real part R operation part 9b, 9f Imaginary part X operation part 9c, 9g Amplitude value calculation calculation unit 9d, 9h Phase calculation calculation unit 9i Amplitude ratio calculation unit 9m Phase difference calculation unit 9j Initial gain value 9n Initial phase value 9k, 9o Addition unit 9l Gain deviation εg from initial value
9p Phase deviation from initial value εθ
10a initial imaginary part X vector 10b initial real part R vector 10c initial amplitude value vector 10d initial phase 10e imaginary part X vector 10f when filter characteristics are degraded real part R vector 10g when filter characteristics are degraded Amplitude value vector 10h Phase 11a when filter characteristic is deteriorated Processing blocks 11b and 11e for obtaining gain deviation / phase deviation from initial value Phase deviation determination processing unit 11c Gain deviation determination processing unit 11d A / D accuracy check abnormality alarm output processing unit 11f Harmonic superposition monitoring abnormality alarm output processing unit 20a Circuit block 20b from input filter to sampling rate conversion circuit Block 80a to 80h in the range to be implemented by arithmetic processing by CPU 1l Rotation factor on S plane

Claims (11)

電力系統のアナログ交流電気量よりも高い周波数の高調波信号を発生させる高調波発生器と、
前記電力系統から取込まれたアナログ交流電気量と前記高調波信号とを重畳して取込みフィルタ処理を行う複数のアナログフィルタと、
前記複数のアナログフィルタごとに設けられ、前記アナログフィルタの出力をディジタル電気量に変換する複数のA/D変換器と、
前記複数のA/D変換器のそれぞれの出力から前記重畳された高調波信号の振幅値および位相を算出するフーリエ変換手段と、
前記フーリエ変換手段により算出された位相および振幅値から位相偏差および振幅偏差を求め、前記位相偏差が既定値以下の場合は前記A/D変換器の異常検出処理を行い、前記位相偏差が前記既定値より大きい場合は前記アナログフィルタの異常検出処理を行う監視手段と、
を備えるディジタル保護制御装置。
A harmonic generator that generates a harmonic signal having a frequency higher than the analog AC electricity quantity of the power system;
A plurality of analog filters that perform an acquisition filter process by superimposing the analog alternating current electric quantity and the harmonic signal acquired from the power system;
A plurality of A / D converters provided for each of the plurality of analog filters, for converting an output of the analog filter into a digital electric quantity;
Fourier transform means for calculating the amplitude value and phase of the superimposed harmonic signal from the outputs of the plurality of A / D converters,
A phase deviation and an amplitude deviation are obtained from the phase and amplitude values calculated by the Fourier transform means, and when the phase deviation is equal to or less than a predetermined value, abnormality detection processing of the A / D converter is performed, and the phase deviation is the predetermined value. Monitoring means for performing an abnormality detection process of the analog filter if greater than the value;
A digital protection control device comprising:
請求項1において前記監視手段は、
前記位相偏差が前記既定値以下で前記振幅偏差が第2の既定値以上であった場合に前記A/D変換器の異常と判断することを特徴とするディジタル保護制御装置。
In Claim 1, the monitoring means comprises:
A digital protection control device, wherein when the phase deviation is equal to or smaller than the predetermined value and the amplitude deviation is equal to or larger than a second predetermined value, it is determined that the A / D converter is abnormal.
請求項2において前記監視手段は、
前記位相偏差が、前記既定値より大きい値に定められた第3の既定値以上であった場合に前記アナログフィルタの異常と判断することを特徴とするディジタル保護制御装置。
In claim 2, the monitoring means comprises:
The digital protection control device, wherein the analog filter is determined to be abnormal when the phase deviation is equal to or greater than a third predetermined value that is set to a value greater than the predetermined value.
請求項1において前記監視手段は、
前記アナログフィルタを通過して入力された前記高調波信号の振幅値および位相値と、前記アナログフィルタを通過せずに入力された前記高調波信号の振幅値および位相値との振幅比および位相差を算出し、予め記憶された初期値との振幅偏差および位相偏差を求めて異常を判断することを特徴とするディジタル保護制御装置。
In Claim 1, the monitoring means comprises:
Amplitude ratio and phase difference between amplitude value and phase value of the harmonic signal input through the analog filter and amplitude value and phase value of the harmonic signal input without passing through the analog filter And calculating an amplitude deviation and a phase deviation from an initial value stored in advance to determine an abnormality.
請求項1においてさらに、
前記A/D変換器の出力に対して、前記A/D変換周波数よりも低い周波数にサンプリング周波数を変換する周波数レート変換器と、を備えるディジタル保護制御装置。
Further in claim 1,
A digital protection control device comprising: a frequency rate converter that converts a sampling frequency to a frequency lower than the A / D conversion frequency with respect to an output of the A / D converter.
請求項1において、
前記フーリエ変換手段は前記高調波信号の周期に合わせて振幅値および位相値を算出し、前記ディジタル電気量を用いた前記電力系統の保護制御演算と合わせて算出することを特徴とするディジタル保護制御装置。
In claim 1,
The Fourier transform means calculates an amplitude value and a phase value in accordance with a period of the harmonic signal, and calculates together with a protection control calculation of the power system using the digital quantity of electricity. apparatus.
請求項5においてさらに、
前記A/D変換器の出力から前記重畳された高調波信号を抽出し前記フーリエ変換手段へ出力するディジタルフィルタと、を備え、
前記ディジタルフィルタは、前記保護制御演算の周期の1/2n周期(nは整数)で高調波信号の抽出を行うことを特徴としたディジタル保護制御装置。
Further in claim 5,
A digital filter that extracts the superimposed harmonic signal from the output of the A / D converter and outputs it to the Fourier transform means;
2. The digital protection control apparatus according to claim 1, wherein the digital filter extracts a harmonic signal at a period of 1 / 2n (n is an integer) of the period of the protection control calculation.
請求項1においてさらに、
前記フーリエ変換手段によって算出された前記高調波信号の振幅偏差および位相偏差が算出時刻ごとに格納されるメモリと、を備えるディジタル保護制御装置。
Further in claim 1,
And a memory for storing amplitude deviation and phase deviation of the harmonic signal calculated by the Fourier transform means for each calculation time.
請求項8においてさらに、
前記メモリに格納される算出時間ごとの振幅偏差および位相偏差から経時変化を算出し、劣化の予測を行う劣化予測手段と、を備えるディジタル保護制御装置。
Further in claim 8,
A digital protection control device comprising: deterioration prediction means for calculating a change with time from an amplitude deviation and a phase deviation for each calculation time stored in the memory and predicting deterioration.
電力系統から取込まれたアナログ交流電気量に該アナログ交流電気量よりも高い周波数の高調波信号を重畳し、
前記高調波信号が重畳されたアナログ交流電気量に対して特定領域の周波数を減衰させるフィルタ処理を行い、
前記フィルタ処理された信号をディジタル信号にA/D変換し、
前記A/D変換された信号から前記重畳された高調波信号の位相偏差および振幅偏差を算出し、
前記位相偏差と第1の既定値を比較し、
前記位相偏差が第1の既定値以下であった場合に前記振幅偏差と第2の既定値を比較し、
前記振幅偏差が第2の既定値以上であった場合に前記A/D変換に異常があることを示す異常信号を出力するディジタル保護制御装置の異常検出方法。
A harmonic signal having a frequency higher than that of the analog AC electricity amount is superimposed on the analog AC electricity amount taken from the power system,
Performs a filter process for attenuating the frequency in a specific region with respect to the analog AC electric quantity on which the harmonic signal is superimposed,
A / D conversion of the filtered signal into a digital signal;
Calculating a phase deviation and an amplitude deviation of the superimposed harmonic signal from the A / D converted signal;
Comparing the phase deviation with a first predetermined value;
When the phase deviation is equal to or less than a first predetermined value, the amplitude deviation is compared with a second predetermined value;
An abnormality detection method for a digital protection control device that outputs an abnormality signal indicating that the A / D conversion is abnormal when the amplitude deviation is equal to or greater than a second predetermined value.
請求項10において、
前記位相偏差が第1の既定値より大きい場合には、前記第1の既定値より大きい値に定められた第3の既定値と前記位相偏差を比較し、
前記位相偏差が第3の既定値以上であった場合に前記フィルタ処理に異常があることを示す異常信号を出力するディジタル保護制御装置の異常検出方法。
In claim 10,
If the phase deviation is larger than a first predetermined value, the phase deviation is compared with a third predetermined value determined to be larger than the first predetermined value;
An abnormality detection method for a digital protection control device that outputs an abnormality signal indicating that the filter processing is abnormal when the phase deviation is equal to or greater than a third predetermined value.
JP2010017596A 2010-01-29 2010-01-29 Digital protection control device and abnormality detection method thereof Active JP5380318B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010017596A JP5380318B2 (en) 2010-01-29 2010-01-29 Digital protection control device and abnormality detection method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010017596A JP5380318B2 (en) 2010-01-29 2010-01-29 Digital protection control device and abnormality detection method thereof

Publications (2)

Publication Number Publication Date
JP2011160497A JP2011160497A (en) 2011-08-18
JP5380318B2 true JP5380318B2 (en) 2014-01-08

Family

ID=44591964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010017596A Active JP5380318B2 (en) 2010-01-29 2010-01-29 Digital protection control device and abnormality detection method thereof

Country Status (1)

Country Link
JP (1) JP5380318B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106253241A (en) * 2016-08-02 2016-12-21 华北电力大学 A kind of protection out-of-step blocking and open systems and control method thereof again
CN106329494A (en) * 2016-08-02 2017-01-11 华北电力大学 Oscillation center tracking and protection locking system and control method therefor

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222846A (en) * 2011-04-04 2012-11-12 Hitachi Ltd Digital protection control apparatus
CN102721890A (en) * 2012-07-02 2012-10-10 上海仪器仪表研究所 Practical monitoring device for virtual terminal power grid
JP6365049B2 (en) * 2014-07-16 2018-08-01 日新電機株式会社 Abnormality monitoring device and abnormality monitoring method for digital protection relay device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6364519A (en) * 1986-09-01 1988-03-23 株式会社明電舎 Monitor for input part of protective relay
JP2000209767A (en) * 1999-01-12 2000-07-28 Takaoka Electric Mfg Co Ltd Analog input section monitoring device for digital protective controller
JP3975322B2 (en) * 2001-07-25 2007-09-12 株式会社日立製作所 Digital protection controller
JP2010074901A (en) * 2008-09-17 2010-04-02 Toshiba Corp Power system protection control device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106253241A (en) * 2016-08-02 2016-12-21 华北电力大学 A kind of protection out-of-step blocking and open systems and control method thereof again
CN106329494A (en) * 2016-08-02 2017-01-11 华北电力大学 Oscillation center tracking and protection locking system and control method therefor
CN106329494B (en) * 2016-08-02 2018-11-09 华北电力大学 A kind of tracking of oscillation center and protection blocking system and its control method
CN106253241B (en) * 2016-08-02 2018-12-18 华北电力大学 A kind of protection out-of-step blocking and open system and its control method again

Also Published As

Publication number Publication date
JP2011160497A (en) 2011-08-18

Similar Documents

Publication Publication Date Title
JP5380318B2 (en) Digital protection control device and abnormality detection method thereof
JP6945371B2 (en) Diagnostic equipment for rotating machine systems, power converters, rotating machine systems, and diagnostic methods for rotating machine systems.
CN103383411A (en) Method and module for measuring the rate of change of frequency of waveforms related to converter units in wind turbine generators
JP6105236B2 (en) Merging unit
JP5791796B2 (en) Protection relay operation test system
CN111007435B (en) Monitoring method, device and equipment for analyzing transformer fault based on resistance-capacitance component
KR20180004581A (en) Device of monitoring a reactive power compensation system and method thereof
KR101334138B1 (en) System and method for estimating malfunction of electric equipment
CN113064021A (en) Measurement and control device and method for realizing high-order harmonic suppression of power electronic grid
JP2011137718A (en) Device for monitoring high voltage insulation
JP7184482B2 (en) Systems and methods for detecting and evaluating perturbations in power grids
JPS62110168A (en) Digital trouble point locating apparatus
JP2011169732A (en) Method and device for locating ground fault point of distribution line
KR101787885B1 (en) Voltage Measurement Error Compensation Device
JP6739160B2 (en) Impedance measuring device and impedance measuring method
JP3975322B2 (en) Digital protection controller
JP6404626B2 (en) Electricity meter
JP5587108B2 (en) Digital protection control device and protection control circuit monitoring method
KR101133234B1 (en) Resolution increase method of device defect signal by synthesizing of electric motor 3 phase current signal
JPH03212116A (en) Digital signal-processing method and apparatus therefor
JP6132778B2 (en) Power measuring device and protection control system
KR20230054455A (en) Machine condition monitoring method and machine condition monitoring system
JP5596615B2 (en) Digital protection relay device
JPH0398418A (en) Monitor for digital protective relay
JP7432468B2 (en) Digital protection control device and monitoring method for digital protection control device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130930

R151 Written notification of patent or utility model registration

Ref document number: 5380318

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151