JP6132778B2 - Power measuring device and protection control system - Google Patents
Power measuring device and protection control system Download PDFInfo
- Publication number
- JP6132778B2 JP6132778B2 JP2014002656A JP2014002656A JP6132778B2 JP 6132778 B2 JP6132778 B2 JP 6132778B2 JP 2014002656 A JP2014002656 A JP 2014002656A JP 2014002656 A JP2014002656 A JP 2014002656A JP 6132778 B2 JP6132778 B2 JP 6132778B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- measurement data
- unit
- arithmetic
- control system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Analogue/Digital Conversion (AREA)
Description
本発明は、アナログ信号を計測する技術に関する。 The present invention relates to a technique for measuring an analog signal.
特許文献1には、複数のアナログ入力信号をマルチプレクサにて切り替えることにより、信号を時分割で多重化し、1個のA/D変換器にてディジタル量に変換して演算するディジタル形保護継電装置が記載されている。この構成は、変電所向けの保護装置に採用されている。
In
このようなディジタル形保護継電装置は、A/D変換したデータをマイクロコンピュータなどのディジタル演算手段にて、予め定めたプログラムに基づき、ディジタル演算処理して系統事故の有無を検出し、遮断器に対して引き外し指令を発するものである。 Such a digital type protective relay device detects the presence or absence of a system fault by performing digital arithmetic processing on A / D converted data by a digital arithmetic means such as a microcomputer based on a predetermined program. Issue a trip command.
また、例えば、高速サンプリング手法を採用し、実効精度14ビット化を確保する構成が提案されている。 Further, for example, a configuration has been proposed in which a high-speed sampling method is employed to ensure an effective accuracy of 14 bits.
また、アナログ信号を或るサンプリング周波数でサンプリングし、誤差圧縮のためのディジタルフィルタを用いてA/D変換精度の高精度化を図ることが知られている。これにより、短絡・地絡検出リレーの電流フルスケールの統一や電圧階級によらず電圧フルスケールの一本化などの入力回路を共通化することが知られている。 In addition, it is known that an analog signal is sampled at a certain sampling frequency, and A / D conversion accuracy is improved by using a digital filter for error compression. As a result, it is known to share an input circuit for unifying the current full scale of the short-circuit / ground fault detection relay and unifying the voltage full scale regardless of the voltage class.
また、ディジタル形保護継電装置におけるアナログ入力信号の入力部を保護演算部から分離してマージングユニットとして構成することが、国際標準規格であるIEC61850において提唱されている。 In addition, it is proposed in IEC 61850 that is an international standard that an analog input signal input unit in a digital protection relay device is separated from a protection arithmetic unit and configured as a merging unit.
しかしながら、マルチプレクサを用いて複数のアナログ信号を切り替えて一つのA/D変換器へ入力する場合、マルチプレクサの切り替え後の信号の過渡状態が安定するまで待つ必要がある。過渡状態の原因は、信号線に浮遊容量が発生するため、マルチプレクサのON抵抗との関連から、波形が鈍ることによるものである。また、マルチプレクサの切替時間や信号波形の切り替え時の過渡現象であるリンギング現象などにより、波形が安定するまでに時間がかかる。これらの制約から高速な切り替えができないため、A/D変換の精度を維持したまま、サンプリングを高速化することには限界がある。 However, when a plurality of analog signals are switched and input to one A / D converter using a multiplexer, it is necessary to wait until the transient state of the signal after switching the multiplexer is stabilized. The cause of the transient state is that the stray capacitance is generated in the signal line, and the waveform is dull due to the relation with the ON resistance of the multiplexer. Further, it takes time until the waveform becomes stable due to a switching time of the multiplexer and a ringing phenomenon which is a transient phenomenon at the time of switching the signal waveform. Because of these restrictions, high-speed switching cannot be performed, and there is a limit to speeding up sampling while maintaining A / D conversion accuracy.
上記課題を解決するために、本発明の一態様である電力計測装置は、複数のアナログ入力信号がそれぞれ入力され、複数の計測データにそれぞれ変換する複数の変換部と、複数の計測データを外部へ送信する送信部と、を備える。複数の変換部のそれぞれは、アナログ入力信号の低域を通過させる低域通過フィルタと、予め定められた第一周期毎に低域通過フィルタの出力の値をサンプルし、サンプルされた値を次のサンプルまでの期間にわたってホールドして出力するサンプルホールド部と、第一周期より短い第二周期毎に、サンプルホールド部の出力をA/D変換して出力するA/D変換部と、第一周期毎に、期間内にA/D変換された複数の値の代表値を、計測データとして算出する算出部と、を含む。 In order to solve the above problems, a power measurement device according to one embodiment of the present invention includes a plurality of conversion units that respectively receive a plurality of analog input signals and convert the plurality of measurement data into a plurality of measurement data, And a transmission unit for transmitting to. Each of the plurality of conversion units samples a low-pass filter that passes the low-pass of the analog input signal, and the output value of the low-pass filter for each predetermined first period. A sample-and-hold unit that holds and outputs over a period up to the first sample, an A / D converter that performs A / D conversion on the output of the sample-and-hold unit for each second period shorter than the first period, and a first A calculation unit that calculates, as measurement data, representative values of a plurality of values subjected to A / D conversion within a period for each period.
本発明の一態様によれば、複数のアナログ信号の切り替えを省くと共に、計測データの周波数特性を改善することができる。 According to one embodiment of the present invention, switching of a plurality of analog signals can be omitted and frequency characteristics of measurement data can be improved.
以下、本発明の実施例について図面を用いて説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1は、本発明の実施例のマージングユニットの構成を示す。 FIG. 1 shows the configuration of a merging unit according to an embodiment of the present invention.
このマージングユニット1000は、複数のチャンネルのそれぞれに対し、電力系統で測定された電圧や電流などの時間変化を示す複数のアナログ入力信号100aを、例えばフルスケールを±10Vとするアナログ電圧信号に変換する入力変換器1aと、後段のサンプルホールドによる折返し誤差を防止するためのアナログフィルタ(FIL)である折返し誤差防止フィルタ1bと、予め定めた周期毎に折返し誤差防止フィルタ1bの出力信号をサンプルしてホールドするサンプルホールド(S/H:Sample Hold)部1cと、サンプルホールド部1cから出力されるアナログ信号を、サンプルホールド部1cよりも短い周期毎にA/D変換してディジタル信号に変換するA/D変換器1dと、ディジタル信号の誤差を圧縮し計測データとして出力するディジタルフィルタ(DF)である誤差圧縮フィルタ1eとを含む。入力変換器1aは、AUX PT(Auxiliary Potential Transformer:補助変圧器)またはAUX CT(Auxiliary Current Transformer:補助変流器)である。誤差圧縮フィルタ1eは、例えばハードウエアで構成される。
The merging
マージングユニット1000は更に、複数のチャンネルの誤差圧縮フィルタ1eの出力である計測データを格納するRAMである計測データメモリ部1fと、各回路へ制御信号を供給するタイミング制御部1gと、CPU(Central Processing Unit)などの演算部1hと、演算部1hが用いるプログラムやデータを格納するROM1iと、演算部1hが用いるプログラムやデータを格納するワークメモリ1jと、外部との通信を制御するLANコントローラ(LANCE)1kと、外部と接続され通信を行う物理チップ(PHYコントローラ)1lとを含む。なお、LANコントローラ1kと物理チップ1lを2対で構成することにより冗長性を持たせ、通信の信頼性を向上させることも可能である。
The merging
タイミング制御部1gは、サンプルホールド部1cのサンプルホールドのタイミングを示すサンプルホールド指令信号100c、A/D変換器1dのA/D変換のタイミングを示すA/D変換指令信号100d、誤差圧縮フィルタ1eのリセットのタイミングを示すリセット信号100eと、誤差圧縮フィルタ1eの動作クロック信号100j、計測データメモリ部1fへの書込みのタイミングを示す書込み信号100fおよび、演算部1hの動作起動のタイミングを示す動作起動信号100gとを予め定めた周期でサイクリックに出力する。なお、図中には記載していないが、タイミング制御部1gには各信号の基準となるクロック信号を供給するためのクロック発振器が接続される。
The timing control unit 1g includes a sample
この構成により、マージングユニット1000は、電力系統からアナログ入力信号を取り込み、A/D変換して量子化情報とし、誤差圧縮して計測データを生成し、LANコントローラ1kにより通信ネットワークに出力信号100h、100iとして出力する機能を有する。マージングユニット1000には、後述する保護制御演算や計測や解析演算のための装置などが通信ネットワークを介して接続されており、これらは機能分散システムを構成する。すなわち、マージングユニット1000は、保護制御のみならず、計測、信号解析機能などの機能に適用可能な多様性を持たせるためにアナログ入力信号から得られた測定情報を提供する。
With this configuration, the
図2は、マージングユニット1000の動作タイミングを示すタイムチャートである。
FIG. 2 is a time chart showing the operation timing of the merging
この図において、(1)はサンプルホールド部1cによるサンプルの時刻を示す。(2)はサンプルホールド部1cへのサンプルホールド指令信号100cのタイミングを示す。サンプルホールド部1cのサンプルホールド周期T1は例えば、電気角3.75°である。サンプルホールド部1cは、或るサンプルホールド指令信号100cで入力をサンプルし、T1後の次のサンプルホールド指令信号100cまでホールドする。この長さT1のホールドの期間をホールド期間と呼ぶ。(3)はA/D変換器1dに供給するA/D変換指令信号100dのタイミングを示す。A/D変換器1dのA/D変換周期T2は、T1の1/N(Nは2以上の整数)とし、(2)と(3)の信号の立ち上がり条件は同期している。Nは例えば16である。(4)はA/D変換器1dがディジタル信号を出力するタイミングを示す。
In this figure, (1) indicates the time of sample by the sample hold unit 1c. (2) shows the timing of the sample
(5)は誤差圧縮フィルタ1eの動作タイミングを示す。T1の間にA/D変換器1dから出力されるN個のディジタル信号t01〜t0Nをフィルタリングし、周期T2毎に演算結果をサイクリックに出力するように動作する。
(5) shows the operation timing of the error compression filter 1e. The N digital signals t01 to t0N output from the A /
ここで、(5)で示すように、誤差圧縮フィルタ1eはホールド期間内にA/D変換されたディジタル信号t01〜t0Nのみを使用するようにし、ホールド期間外にA/D変換されたディジタル信号をディジタル信号t01〜t0Nと共に使用することはない。ホールド期間外のディジタル信号はディジタル信号t01〜t0Nと同時刻にサンプルホールドされた信号ではないため、もし、誤差圧縮フィルタ1eがホールド期間内のディジタル信号t01〜t0Nと、ホールド期間外のディジタル信号との両方を連続してフィルタリングすると、それらのディジタル信号の間に大きな差が生じるため、誤差圧縮フィルタ1eから出力される計測データ間に位相差が生じることになる。本実施例の誤差圧縮フィルタ1eは、ホールド期間内の複数のディジタル信号は、サンプルホールド部1cで同時刻にサンプルされてホールドされた信号であるから、データ間の差は小さく、誤差圧縮フィルタ1eから出力される計測データ間に位相差はほとんど発生しない。すなわち、誤差圧縮フィルタ1eはホールド期間内の複数のディジタル信号を直流信号として扱うことができ、その直流信号を統計処理することでその直流信号に含まれる誤差を圧縮することができる。
Here, as indicated by (5), the error compression filter 1e uses only the digital signals t01 to t0N that are A / D converted within the hold period, and the digital signal that is A / D converted outside the hold period. Are not used together with the digital signals t01 to t0N. Since the digital signal outside the hold period is not a signal sampled and held at the same time as the digital signals t01 to t0N, if the error compression filter 1e is the digital signal t01 to t0N within the hold period and the digital signal outside the hold period, When both of these are continuously filtered, a large difference is generated between the digital signals, and therefore a phase difference is generated between the measurement data output from the error compression filter 1e. In the error compression filter 1e of the present embodiment, since the plurality of digital signals within the hold period are signals sampled and held at the same time by the sample hold
(6)は計測データをマージングユニット1000から通信ネットワークへ転送するタイミングを示す。この計測データも、T1毎に出力される。
(6) shows the timing for transferring the measurement data from the merging
図3は、マージングユニット1000の動作を示すフローチャートである。
FIG. 3 is a flowchart showing the operation of the merging
ステップ3aにてサンプルホールド部1cは、入力変換器1aから出力されるアナログ信号を周期T1でサンプルし、サンプルされた信号を次のサンプルまでホールドして出力する。ステップ3bにてA/D変換器1dは、サンプルホールド部1cの出力を周期T2でA/D変換してディジタル信号として出力する。ステップ3eにて演算部1hは、NサンプルのA/D変換が終了したか否かを判定し、終了していれば処理をステップ3fへ移行させ、終了していなければ処理をステップ3bへ移行させて、次のサンプルを取得する。ステップ3fにて誤差圧縮フィルタ1eは、ホールド期間内にA/D変換器1dから出力されるN個のディジタル信号の代表データを計測データとして求める。ステップ3iにてタイミング制御部1gは、誤差圧縮フィルタ1eの出力を計測データメモリ部1fへ格納する。ステップ3bにて演算部1hは、計測データメモリ部1fに格納されている計測データを読み出し、LANコントローラ1kにより外部へ転送する。マージングユニット1000は、以上の動作を周期T1で繰り返す。
In step 3a, the
図4は、マージングユニット1000の動作の具体例を示すタイムチャートである。
FIG. 4 is a time chart showing a specific example of the operation of the
この図において、(1)は入力変換器1aの出力の波形を示す。(2)はサンプルホールド部1cへのサンプルホールド指令信号100cを示す。ここでは、時刻t0と、それからT1後の時刻t1とにサンプルホールド指令信号100cが出力されていることを示す。(3)はサンプルホールド部1cの出力の波形を示す。この波形には、高周波のノイズが重畳されている。(4)はA/D変換器1dへのA/D変換指令信号100dを示す。A/D変換指令信号100dは、T2の周期で出力されている。(5)は(4)のタイミングでA/D変換された信号の波形を示す。ホールド期間内の信号であっても、高周波ノイズにより、信号にばらつきが生じる。(6)はA/D変換器1dから出力されるディジタル信号のタイミングを示す。(4)のタイミングに合わせてディジタル信号が出力される。(7)は誤差圧縮フィルタ1eによる誤差圧縮処理のタイミングを示す。誤差圧縮フィルタ1eは、サンプルホールド指令信号100cに同期したリセット信号100eにより、リセットし、フィルタリングを行う。これにより、誤差圧縮フィルタ1eは、対象のホールド期間外に入力されるディジタル信号を排除し、対象のホールド期間内のディジタル信号だけに基づいて一つの計測データを算出する。(8)は(7)で誤差圧縮フィルタ1eから出力された計測データを示す。(7)で出力された計測データは、次のサンプルホールド指令信号100cに同期して外部へ送信される。これにより、時刻t0でサンプルホールドされたアナログ入力信号に基づく計測データは、時刻t1で送信される。
In this figure, (1) shows the waveform of the output of the input converter 1a. (2) shows a sample
ここで、マージングユニット1000の変形例について説明する。
Here, a modified example of the
変形例のマージングユニット1000は、A/D変換器1dと誤差圧縮フィルタ1eの間にデータ選択部を有する。
The merging
図5は、マージングユニット1000の変形例の動作の具体例を示すタイムチャートである。このタイムチャートは、データ選択部を用いない場合のタイムチャートと同様であるが、(7)の動作が異なる。(7)はデータ選択部と誤差圧縮フィルタ1eの動作を示す。データ選択部は、一つのホールド期間内にA/D変換器1dから出力されるN個のディジタル信号を記憶し、n個のディジタル信号から最大値と最小値を削除してN−2個のディジタル信号を出力する。その後、誤差圧縮フィルタ1eは、データ選択部から出力されるN−2個のディジタル信号をフィルタリング処理する。これにより、誤差圧縮フィルタ1eは、N−2個のディジタル信号からホールド期間内の代表データを計測データとして求める。これにより、誤差圧縮フィルタ1eは、ホールド期間内のディジタル信号から最も大きいノイズの影響を除去することができる。
FIG. 5 is a time chart showing a specific example of the operation of the modified example of the
図6は、誤差圧縮フィルタ1eの回路構成の一例を示す。 FIG. 6 shows an example of the circuit configuration of the error compression filter 1e.
ここでの誤差圧縮フィルタ1eは、フィードバックループを持たないFIR(Finite Impulse Response)形のディジタルフィルタである。誤差圧縮フィルタ1eは、サンプル遅延器5a、5b、5c、5d、5eと、乗算器5l、5m、5n、5o、5p、5q、5rと、加算器5f、5g、5h、5i、5j、5kとを含む。サンプル遅延器5a〜5eの動作クロックのタイミングは、周期T2のA/D変換指令信号100dである。サンプル遅延器5a〜5eのリセットのタイミングは、周期T1のサンプルホールド指令信号100cである。サンプル遅延器5a〜5eは、周期T2でA/D変換器1dから入力されるディジタル信号Xinを格納し、次の周期で次のサンプル遅延器へ出力する。乗算器5l〜5rは、Xinとサンプル遅延器5a〜5eとにそれぞれ係数を乗ずる。本実施例において乗算器5l〜5rのそれぞれの係数は、1.0である。加算器5f〜5kは、乗算器5l〜5rの出力を加算し、計測データとして出力する。即ち、この誤差圧縮フィルタ1eは、ホールド期間の最後に、ホールド期間内のディジタル信号の総和を計測データとして出力する。これにより、ホールド期間内のディジタル信号の代表値を算出すると共に、ディジタル信号のノイズが代表値に与える影響を低減することができる。また、ホールド期間毎にサンプル遅延器5a〜5eをリセットし、サンプル遅延器5a〜5eに格納されているディジタル信号を消去することにより、ホールド期間内のディジタル信号だけを加算することができる。また、誤差圧縮フィルタ1eが、N−1個のサンプル遅延器とN−1個の加算器を含むことにより、ホールド期間内にA/D変換されたN個のディジタル信号をすべて加算することができる。
The error compression filter 1e here is an FIR (Finite Impulse Response) type digital filter having no feedback loop. The error compression filter 1e includes sample delay units 5a, 5b, 5c, 5d, and 5e, multipliers 5l, 5m, 5n, 5o, 5p, 5q, and 5r, and
誤差圧縮フィルタ1eの変形例について説明する。ここでの誤差圧縮フィルタ1eは、周期T1毎に、現時点のサンプルと過去N−1サンプルの加算を行い、N個の平均を算出する回路である。演算式は次式にて示される。次式は乗算器の係数が1.0のケースを表す。 A modification of the error compression filter 1e will be described. The error compression filter 1e here is a circuit that adds the current sample and the past N-1 samples and calculates an average of N for each period T1. The calculation formula is shown by the following formula. The following equation represents the case where the multiplier coefficient is 1.0.
本実施例の誤差圧縮フィルタ1eは、周期T1で、全てのサンプル遅延器を0にリセットする。これにより、誤差圧縮フィルタ1eは、一つのホールド期間内のディジタル信号だけを用いて演算を行う。すなわち、誤差圧縮フィルタ1eは、一つのホールド期間内のディジタル信号と他のホールド期間内のディジタル信号とを演算しない。これにより、誤差圧縮フィルタ1eは、一つのホールド期間内のディジタル信号を直流信号として扱うことができる。 The error compression filter 1e of the present embodiment resets all the sample delay devices to 0 at the period T1. As a result, the error compression filter 1e performs an operation using only the digital signal within one hold period. That is, the error compression filter 1e does not calculate the digital signal in one hold period and the digital signal in another hold period. Thereby, the error compression filter 1e can handle a digital signal within one hold period as a DC signal.
誤差圧縮フィルタ1eの変形例について説明する。 A modification of the error compression filter 1e will be described.
変形例の誤差圧縮フィルタ1eは、DFT(Discrete Fourier Transformer)処理部を有してもよい。この場合、DFT処理部は、周期T2でA/D変換器1dから入力されるディジタル信号fnに対して次式の演算を行うことにより、各周波数kの成分Fkを算出する。
The error compression filter 1e of the modification may include a DFT (Discrete Fourier Transformer) processing unit. In this case, the DFT processing unit calculates the component Fk of each frequency k by performing the following calculation on the digital signal fn input from the A /
更に変形例の誤差圧縮フィルタ1eは、Fkのうち、次式で表される直流成分F0を求める。 Further, the error compression filter 1e according to the modified example obtains a DC component F0 represented by the following expression among Fk.
ここで、簡単のため、Nを8とし、f0、f1、…f7は、t(−7)、t(−6)、…t(0)においてA/D変換されたディジタル信号をそれぞれ示す。これにより、誤差圧縮フィルタ1eは、一つのホールド期間内のNサンプルのディジタル信号の直流成分を計測データとして算出する。 Here, for simplicity, N is 8, and f0, f1,..., F7 indicate digital signals that are A / D converted at t (−7), t (−6),. As a result, the error compression filter 1e calculates the DC component of the digital signal of N samples within one hold period as measurement data.
以下、比較例のアナログ入力ユニットと本実施例のマージングユニット1000を比較する。
Hereinafter, the analog input unit of the comparative example and the
比較例のアナログ入力ユニットは、複数のアナログ入力信号をディジタル信号に変換する。比較例のアナログ入力ユニットは、複数のアナログ入力信号のチャンネルのそれぞれに対し、アナログフィルタである折返し誤差防止フィルタと、サンプルホールド部とを含む。更にアナログ入力ユニットは、マルチプレクサと、A/D変換器と、ディジタルフィルタとを含む。そして、折返し誤差防止フィルタがアナログ入力信号をフィルタリングし、サンプルホールド部が折返し誤差防止フィルタの出力を周期T1でサンプルホールドする。更に、マルチプレクサが複数のサンプルホールド部の出力を切り替えて出力し、A/D変換器がマルチプレクサの出力を周期T2でディジタル信号に変換し、ディジタルフィルタがA/D変換器の出力をフィルタリングして商用電源周波数(50Hzや60Hzなど)に対する高調波を除去する。T2は、T1/Nである。この比較例においてNは16である。比較例のサンプルホールド部は、実施例のサンプルホールド部1cと同様である。
The analog input unit of the comparative example converts a plurality of analog input signals into digital signals. The analog input unit of the comparative example includes a folding error prevention filter that is an analog filter and a sample hold unit for each of a plurality of channels of analog input signals. The analog input unit further includes a multiplexer, an A / D converter, and a digital filter. The aliasing error prevention filter filters the analog input signal, and the sample hold unit samples and holds the output of the aliasing error prevention filter at the period T1. Further, the multiplexer switches and outputs the outputs of the plurality of sample and hold units, the A / D converter converts the output of the multiplexer into a digital signal at a period T2, and the digital filter filters the output of the A / D converter. Harmonics for commercial power supply frequencies (50 Hz, 60 Hz, etc.) are removed. T2 is T1 / N. In this comparative example, N is 16. The sample hold unit of the comparative example is the same as the
図7(a)は、比較例のアナログ入力ユニットの周波数−ゲイン特性を示す。この図において、横軸は周波数を示し、縦軸はゲインを示す。f1は商用電源周波数である。fs1は比較例のサンプルホールド部のサンプルホールド周波数である。fs1は1/T1である。比較例の折返し誤差防止フィルタのゲイン特性6aは、低域通過型であり、サンプルホールド部による折返し誤差を防ぐ。即ち、比較例の折返し誤差防止フィルタは、fs/2以下の周波数成分を通過させる。比較例のディジタルフィルタのゲイン特性6bは、f1以下の周波数成分を通過させる低域通過型であり、f1に対する高調波成分を除去する。即ち、比較例のディジタルフィルタは、カットオフ周波数以下の周波数成分を通過させる。fcはディジタルフィルタのカットオフ周波数fcであり、fs/Nより小さく、f1程度である。したがって、比較例において、折返し誤差防止フィルタとディジタルフィルタを合わせたアナログ入力ユニットのゲイン特性は、ディジタルフィルタのゲイン特性6bと同様になる。即ち、比較例において、アナログ入力ユニットの通過域は、折返し誤差防止フィルタのゲイン特性6aの通過域に比べて遥かに狭い。 FIG. 7A shows the frequency-gain characteristics of the analog input unit of the comparative example. In this figure, the horizontal axis indicates the frequency, and the vertical axis indicates the gain. f1 is a commercial power supply frequency. fs1 is the sample hold frequency of the sample hold unit of the comparative example. fs1 is 1 / T1. The gain characteristic 6a of the folding error prevention filter of the comparative example is a low-pass type, and prevents a folding error caused by the sample hold unit. That is, the aliasing error prevention filter of the comparative example passes the frequency component of fs / 2 or less. The gain characteristic 6b of the digital filter of the comparative example is a low-pass type that allows a frequency component equal to or less than f1 to pass, and removes a harmonic component for f1. In other words, the digital filter of the comparative example passes the frequency component below the cutoff frequency. fc is a cut-off frequency fc of the digital filter, which is smaller than fs / N and about f1. Therefore, in the comparative example, the gain characteristic of the analog input unit including the aliasing error prevention filter and the digital filter is the same as the gain characteristic 6b of the digital filter. That is, in the comparative example, the pass band of the analog input unit is much narrower than the pass band of the gain characteristic 6a of the aliasing error prevention filter.
また、比較例のアナログ入力ユニットは、マルチプレクサの切り替えの時間を必要とするため、サンプルホールド周期が電気角3.75°または7.5°程度に制限される。A/D変換器の出力は、サンプルホールド周期T1毎に大きく変動することから、A/D変換器の出力に高調波成分が発生し、A/D変換器の出力の帯域を制限する必要がある。したがって、アナログ入力ユニットが所望の商用電源周波数より高い周波数成分を出力することは困難である。これにより、保護継電装置に用いるデータと計測・解析用途に用いるデータとは互いに別のA/D変換により取得されることになる。 Further, since the analog input unit of the comparative example requires time for switching the multiplexer, the sample hold period is limited to about 3.75 ° or 7.5 ° in electrical angle. Since the output of the A / D converter fluctuates greatly every sample and hold period T1, harmonic components are generated in the output of the A / D converter, and it is necessary to limit the band of the output of the A / D converter. is there. Therefore, it is difficult for the analog input unit to output a frequency component higher than the desired commercial power supply frequency. As a result, the data used for the protective relay device and the data used for measurement / analysis are acquired by separate A / D conversions.
本実施例の折返し誤差防止フィルタ1bのゲイン特性は、比較例の折返し誤差防止フィルタのゲイン特性6aと同様である。即ち、本実施例の折返し誤差防止フィルタ1bは、fs/2以下の周波数成分を通過させる。 The gain characteristic of the aliasing error prevention filter 1b of the present embodiment is the same as the gain characteristic 6a of the aliasing error prevention filter of the comparative example. That is, the aliasing error prevention filter 1b of the present embodiment passes a frequency component equal to or less than fs / 2.
図7(b)は、実施例のマージングユニット1000の周波数−ゲイン特性を示す。本実施例の誤差圧縮フィルタ1eは、一つのホールド期間内のディジタル信号だけを用いて演算することにより、一つのホールド期間内のディジタル信号を直流信号として扱うことができるため、入力された信号の帯域を狭めない。したがって、実施例のマージングユニット1000のゲイン特性6cは、誤差圧縮フィルタ1eの影響を受けず、折返し誤差防止フィルタ1bのゲイン特性と同様になる。従って、実施例のマージングユニット1000の通過域は、比較例のアナログ入力ユニットの通過域に比べて大幅に広い。これにより、マージングユニット1000の出力は、商用電源周波数の基本波付近の周波数成分を用いる保護継電装置のみならず、高調波を含む広帯域の計測データを用いる計測や信号解析にも適用が可能である。これにより、保護継電装置と計測や信号解析との間でマージングユニット1000の出力を共用することが可能になる。
FIG. 7B shows frequency-gain characteristics of the
図8は、比較例のアナログ入力ユニットおよび実施例のマージングユニットの周波数−位相特性を示す。 FIG. 8 shows frequency-phase characteristics of the analog input unit of the comparative example and the merging unit of the example.
この図において、横軸は周波数を示し、縦軸は位相を示す。比較例のアナログ入力ユニットの位相特性7aにおいて、周波数f1−αとf1+αの間の位相差はθ1である。αは例えばf1の10%である。比較例のディジタルフィルタの特性により、周波数が高くなるについて位相の遅れが大きくなる。一方、本実施例のマージングユニット1000の位相特性7bにおいて、周波数f1−αとf1+αの間の位相差はθ2である。誤差圧縮フィルタ1eへの入力を直流信号と見なせることから、誤差圧縮フィルタ1eにおいて周波数の変化に対する位相の変化はほとんどなく、折返し誤差防止フィルタ1bの位相特性が本実施例のマージングユニット1000の位相特性7bとして現れる。即ち、θ2は、θ1より小さい。
In this figure, the horizontal axis indicates the frequency, and the vertical axis indicates the phase. In the phase characteristic 7a of the analog input unit of the comparative example, the phase difference between the frequencies f1−α and f1 + α is θ1. α is, for example, 10% of f1. Due to the characteristics of the digital filter of the comparative example, the phase delay increases as the frequency increases. On the other hand, in the phase characteristic 7b of the
マージングユニット1000は、入力されるアナログ入力信号を忠実にA/D変換でき、しかも、A/D変換時に発生するノイズ成分については、誤差圧縮フィルタ1eにより除去する。
The merging
また、誤差圧縮フィルタ1eがマージングユニット1000の過渡遅れに対して影響を与えないため、マージングユニット1000の遅れ時間は比較例のアナログ入力ユニットの遅れ時間に比べて少なくなる。
Further, since the error compression filter 1e does not affect the transient delay of the
本実施例のマージングユニット1000は、チャンネル毎にA/D変換器1dを有し、それらが同期して並列動作することで、アナログ信号の切り替えを行わないため、広帯域かつ高精度な計測データを出力することができる。また、ホールド周期内にA/D変換されたディジタル信号を演算することにより、ディジタル信号を直流信号として扱えることから、計測データの周波数特性を改善することができる。また、計測データの広帯域化と高精度化が両立できることより、折返し誤差防止フィルタ1bを簡素化することができ、故障率の低下や特性の安定化を図ることができる。
The merging
以下、本発明を適用した保護制御システムについて説明する。 Hereinafter, a protection control system to which the present invention is applied will be described.
図9は、保護制御システムの構成を示す。 FIG. 9 shows the configuration of the protection control system.
この保護制御システムは、マージングユニット(MU)8a、8b、8cと、保護継電装置を実現する保護ユニット(P1、P2)IED(Intelligent Electronic Device)8d、8eと、制御ユニット(C1)IED8fと、計測用(M1)IED8gと、オシロ用(OSC1)IED8hと、レイヤー2スイッチングハブ(L2SW)8iと、監視制御計算部(SCADA)8jと、ヒューマンマシンインタフェース(HMI)部8kと、外部通信(COM)部8lとを含む。
This protection control system includes merging units (MU) 8a, 8b, 8c, protection units (P1, P2) IED (Intelligent Electronic Device) 8d, 8e, and a control unit (C1)
本実施例では、マージングユニット8a〜8cとIED8d〜8hとは、ループ形のネットワーク80aを構成するように接続されている。これにより、マージングユニット8a〜8cのそれぞれからIED8d〜8hへ、予め定められた時間内に計測データを転送することが可能になる。更にIED8d〜8hのそれぞれは、レイヤー2スイッチングハブ8iを介して、監視制御計算部8jと、HMI部8kと、外部通信部8lとに接続されている。
In this embodiment, the merging unit 8a~8c and IED8d~8 h, are connected to form a
マージングユニット8a〜8cのそれぞれは、マージングユニット1000に相当し、電力系統から取り込んだアナログ入力信号に基づいて計測データを生成し、所定の周期で計測データをネットワーク80aへ送信する。
Each of the merging units 8a to 8c corresponds to the
IED8d〜8hのそれぞれは、マージングユニットからの計測データを受信すると共に、接続されている他のIEDへ計測データを送信する。保護ユニットIED8d、8eのみならず、制御ユニットIED8f、計測用IED8g、オシロ用ID8hなど、用途が異なる複数のIEDにおいて、マージングユニット8a〜8cから出力される計測データを共用できる。保護ユニットIED8d、8eは、マージングユニットからの計測データに基づいて保護リレーの演算を行う。制御ユニットIED8fは、マージングユニットからの計測データに基づいて制御の演算を行う。計測用IED8gは、マージングユニットからの計測データに基づいて計測の演算を行う。オシロ用ID8hは、マージングユニットからの計測データに基づいてオシロスコープの演算を行う。このように、マージングユニット1000を適用した保護制御システムを構築することができる。
Each of the
また、本実施例では、ループ形構成で説明しているが、ループ形以外の放射形などのネットワークトポロジを用いて保護制御システムを構成することが可能なことは言うまでもない。 In this embodiment, the loop configuration is used for explanation, but it goes without saying that the protection control system can be configured using a network topology such as a radial configuration other than the loop configuration.
本実施例によれば、サンプルホールドされた信号の帯域を狭めないため、広帯域の計測データを取得することができる。これにより、計測データを、保護継電装置の用途に限ることなく、広い周波数帯域を扱う計測および解析用途にも使用できるため、統一された計測データを共有することができる。 According to the present embodiment, since the band of the sampled and held signal is not narrowed, wideband measurement data can be acquired. Thereby, since measurement data can be used not only for the use of a protective relay device but also for measurement and analysis applications that handle a wide frequency band, unified measurement data can be shared.
本発明の一態様の表現における用語について説明する。電力計測装置は、マージングユニット8a、8b、8c、1000などに対応する。低域通過フィルタは、折返し誤差防止フィルタ1bなどに対応する。サンプルホールド部は、サンプルホールド部1cなどに対応する。A/D変換部は、A/D変換器1dなどに対応する。算出部は、誤差圧縮フィルタ1eなどに対応する。送信部は、LANコントローラ1kと物理チップ1lなどに対応する。第一周期は、サンプルホールド周期T1などに対応する。第二周期は、A/D変換周期T2などに対応する。第一演算装置は、保護ユニットIED8d、8eなどに対応する。第二演算装置は、制御ユニットIED8f、計測用IED8g、オシロ用IED8hなどに対応する。交流電気量は、電圧や電流などに対応する。
Terms in the expression of one embodiment of the present invention will be described. The power measuring device corresponds to the merging
本発明は、以上の実施例に限定されるものでなく、その趣旨から逸脱しない範囲で、他の様々な形に変更することができる。 The present invention is not limited to the above embodiments, and can be modified in various other forms without departing from the spirit of the present invention.
1a:入力変換器 1b:折返し誤差防止フィルタ 1c:サンプルホールド部 1d:A/D変換器 1e:誤差圧縮フィルタ 1f:計測データメモリ部 1g:タイミング制御部 1h:演算部 1j:ワークメモリ 1k:LANコントローラ 1l:物理チップ 8a、8b、8c、1000:マージングユニット 8d、8e:保護ユニットIED 8f:制御ユニットIED 8g:計測用IED 8h:オシロ用IED 8j:監視制御計算部 8k:HMI部 8l:外部通信部 80a:ネットワーク
DESCRIPTION OF SYMBOLS 1a: Input converter 1b: Folding
Claims (6)
前記複数の計測データの何れかを用いて、保護継電器の演算を行う第一演算装置と、
前記複数の計測データの何れかを用いて、保護継電器と異なる演算を行う第二演算装置と、
を備え、
前記電力計測装置は、
前記複数のアナログ入力信号がそれぞれ入力され、前記複数の計測データにそれぞれ変換する複数の変換部と、
前記複数の計測データを前記第一演算装置および前記第二演算装置の何れかへ送信する送信部と、
を備え、
前記複数の変換部のそれぞれは、
アナログ入力信号の低域を通過させる低域通過フィルタと、
予め定められた第一周期毎に前記低域通過フィルタの出力の値をサンプルし、サンプルされた値を次のサンプルまでの期間にわたってホールドして出力するサンプルホールド部と、
前記第一周期より短い第二周期毎に、前記サンプルホールド部の出力をA/D変換して出力するA/D変換部と、
前記第一周期毎に、前記期間内にA/D変換された複数の値の代表値を、計測データとして算出する算出部と、
を含み、
前記電力計測装置と、前記第一演算装置と、前記第二演算装置とは、ループ形のネットワークを構成するように接続されており、前記電力計測装置から前記第一演算装置および前記第二演算装置へ、予め定められた時間内に前記複数の計測データを転送し、
前記第一演算装置と、前記第二演算装置とは、前記電力計測装置からの前記計測データを受信すると共に、接続されている他の前記第一演算装置又は前記第二演算装置へ前記計測データを送信する
保護制御システム。 A power measuring device that converts a plurality of analog input signals indicating the amount of alternating current electricity of the power system into a plurality of measurement data, and
Using any one of the plurality of measurement data, a first arithmetic device that performs the operation of the protective relay;
Using any one of the plurality of measurement data, a second arithmetic device that performs an operation different from that of the protective relay;
With
The power measuring device is
A plurality of converters that respectively input the plurality of analog input signals and convert the plurality of measurement data into the plurality of measurement data,
A transmission unit for transmitting the plurality of measurement data to either the first arithmetic device or the second arithmetic device;
With
Each of the plurality of conversion units is
A low pass filter that passes the low pass of the analog input signal, and
A sample-and-hold unit that samples the output value of the low-pass filter every predetermined first period, and holds and outputs the sampled value over a period until the next sample;
An A / D converter for A / D converting and outputting the output of the sample and hold unit every second period shorter than the first period;
For each of the first periods, a calculation unit that calculates representative values of a plurality of values that have been A / D converted within the period, as measurement data;
Only including,
It said power measuring device, said first calculation unit, said second arithmetic unit and is connected to a loop-shaped network, the first computing device and the second computing from the power measurement device Transferring the plurality of measurement data to a device within a predetermined time ;
The first arithmetic device and the second arithmetic device receive the measurement data from the power measuring device and transmit the measurement data to another connected first arithmetic device or the second arithmetic device. Send a protection control system.
前記第一演算装置を複数含み、
前記第二演算装置を複数含み、
複数の前記電力計測装置と、複数の前記第一演算装置と、複数の前記第二演算装置とはループ型のネットワークを構成するように接続されている
請求項2に記載の保護制御システム。 Including a plurality of the power measuring devices,
Including a plurality of the first arithmetic unit,
Including a plurality of the second arithmetic units,
The protection according to claim 2, wherein the plurality of power measuring devices, the plurality of first arithmetic devices, and the plurality of second arithmetic devices are connected to form a loop-type network. Control system.
請求項1又は請求項2に記載の保護制御システム。 The calculation unit adds a plurality of values subjected to the A / D conversion within the period for each of the first periods, and calculates the representative value based on a result of the addition.
The protection control system according to claim 1 or 2 .
請求項3に記載の保護制御システム。 The calculation unit initializes the addition for each first period.
The protection control system according to claim 3 .
前記算出部は、前記期間内に前記A/D変換されたN個の値を加算する、
請求項4に記載の保護制御システム。 The first period is N (N is an integer of 2 or more) times the second period,
The calculation unit adds the A / D-converted N values within the period.
The protection control system according to claim 4 .
前記算出部は、前記期間内に前記A/D変換されたN個の値のうち最大値と最小値を除くN−2個の値を加算する、
請求項4に記載の保護制御システム。 The first period is N (N is an integer of 2 or more) times the second period,
The calculation unit adds N-2 values excluding the maximum value and the minimum value among the N values subjected to the A / D conversion within the period.
The protection control system according to claim 4 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014002656A JP6132778B2 (en) | 2014-01-09 | 2014-01-09 | Power measuring device and protection control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014002656A JP6132778B2 (en) | 2014-01-09 | 2014-01-09 | Power measuring device and protection control system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015133544A JP2015133544A (en) | 2015-07-23 |
JP6132778B2 true JP6132778B2 (en) | 2017-05-24 |
Family
ID=53900478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014002656A Active JP6132778B2 (en) | 2014-01-09 | 2014-01-09 | Power measuring device and protection control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6132778B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101889215B1 (en) * | 2017-03-07 | 2018-08-16 | 주식회사 에스앤에이 | Driving apparatus for voice coil motor and driving method therefor |
CN109753000A (en) * | 2019-01-18 | 2019-05-14 | 南京南瑞继保电气有限公司 | A kind of multiduty intelligent substation high-speed sampling method and device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2144285B (en) * | 1983-07-29 | 1986-09-24 | Raymond Allan Belcher | Analague-to-digital and digital-to-analogue conversion |
JP2584437B2 (en) * | 1985-08-31 | 1997-02-26 | ソニー株式会社 | A / D conversion circuit |
JP2694993B2 (en) * | 1989-02-22 | 1997-12-24 | 株式会社日立製作所 | Power signal processing system and digital protection relay device |
JPH0685668A (en) * | 1992-09-01 | 1994-03-25 | Nec Corp | A/d conversion circuit |
JP2000184597A (en) * | 1998-12-18 | 2000-06-30 | Toshiba Corp | Power system monitoring control system and storage medium for recording processing program thereof |
-
2014
- 2014-01-09 JP JP2014002656A patent/JP6132778B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015133544A (en) | 2015-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5399592B1 (en) | Merging unit that collects power system information | |
EP2546943B1 (en) | Control system, transformer, security control device, and bitstream memory unit | |
JP5791796B2 (en) | Protection relay operation test system | |
JP6132778B2 (en) | Power measuring device and protection control system | |
JP5618758B2 (en) | Method and system for monitoring short-circuit capacity of power system | |
JP5680260B1 (en) | Digital protection relay | |
JP5944177B2 (en) | Protective relay device and protective relay system | |
JP5380318B2 (en) | Digital protection control device and abnormality detection method thereof | |
US11245409B2 (en) | Systems and methods for removing low frequency offset components from a digital data stream | |
CN105044459A (en) | Harmonic analysis method | |
JP6274351B2 (en) | Data collection system | |
JP5971692B2 (en) | Method and system for monitoring short-circuit capacity of power system | |
JP2017200271A (en) | Current differential protective relay device | |
JP6028466B2 (en) | Power system simulator | |
JP5518274B1 (en) | Protection relay device | |
RU147247U1 (en) | MEASUREMENT DIGITAL FLOWS UNIT OF MEASUREMENT DATA | |
JP5587108B2 (en) | Digital protection control device and protection control circuit monitoring method | |
JP2011135709A (en) | Protection controller and protection control method | |
JP2014215277A (en) | Oscilloscope device and power system monitoring system | |
JP2014003819A (en) | Digital protection control device | |
Tao et al. | Sampling rate conversion and data synchronization in big merging unit | |
JP2010161635A (en) | Signal-processing apparatus | |
CN104426116A (en) | Power device for preventing malfunction | |
CN105242103A (en) | Busbar voltage measurement method of factory-use power-supply rapid switching apparatus | |
Sanchez Amay | Estimating the parameters of a Thévenin equivalent system based on output voltage and current measurements: computational challenges and simulated studies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6132778 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |