JP5106172B2 - Digital protection / control device monitoring system - Google Patents

Digital protection / control device monitoring system Download PDF

Info

Publication number
JP5106172B2
JP5106172B2 JP2008040262A JP2008040262A JP5106172B2 JP 5106172 B2 JP5106172 B2 JP 5106172B2 JP 2008040262 A JP2008040262 A JP 2008040262A JP 2008040262 A JP2008040262 A JP 2008040262A JP 5106172 B2 JP5106172 B2 JP 5106172B2
Authority
JP
Japan
Prior art keywords
monitoring
signal
data
digital
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008040262A
Other languages
Japanese (ja)
Other versions
JP2009201253A (en
Inventor
馨 玉木
大樹 板垣
直義 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba System Technology Corp
Original Assignee
Toshiba Corp
Toshiba System Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba System Technology Corp filed Critical Toshiba Corp
Priority to JP2008040262A priority Critical patent/JP5106172B2/en
Publication of JP2009201253A publication Critical patent/JP2009201253A/en
Application granted granted Critical
Publication of JP5106172B2 publication Critical patent/JP5106172B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は電力系統から取得した系統電気量を用いて所定の保護演算または制御演算を行うディジタル保護または制御装置の監視方式に係り、特に、ディジタルデータの監視を行うようにしたディジタル保護または制御装置の監視方式に関する。   The present invention relates to a digital protection or control device monitoring system that performs a predetermined protection operation or control operation using a grid electricity quantity acquired from a power system, and more particularly, a digital protection or control device that monitors digital data. It relates to the monitoring method.

電力系統から取得した系統電気量を用いて所定の保護演算または制御演算を行うディジタル保護または制御装置(以下、ディジタル保護・制御装置と略称する)の入力部として、電圧変成器PD、変流器CTから出力された系統電気量を適当な大きさに変換する入力変換部と、この入力変換部から出力されたアナログ量をディジタル量に変換して出力するアナログ入力回路がある。   A voltage transformer PD, a current transformer as an input unit of a digital protection or control device (hereinafter abbreviated as a digital protection / control device) that performs a predetermined protection calculation or control calculation using a system electric quantity acquired from the power system There are an input conversion unit that converts a system electric quantity output from the CT into an appropriate size, and an analog input circuit that converts the analog quantity output from the input conversion unit into a digital quantity and outputs the digital quantity.

このアナログ入力回路は、チャンネル毎に1個ずつ設けられたアナログフィルタおよびサンプルホールド回路と、各チャンネルに共通に設けられたマルチプレクサ、アナログ/ディジタル変換器とから構成されており、これらは演算増幅器、抵抗、コンデンサなどの部品を使用しているため、これらの部品に経年劣化が生ずるとアナログ入力回路の誤差が増大し、保護演算または制御演算の性能が低下する。
このため、アナログ入力回路は従来から種々の方法によって自動監視による精度チェックを行なうようにしている。
This analog input circuit is composed of an analog filter and sample-and-hold circuit provided for each channel, a multiplexer and an analog / digital converter provided in common for each channel, and these include an operational amplifier, Since components such as resistors and capacitors are used, if these components deteriorate over time, the error of the analog input circuit increases, and the performance of the protection operation or control operation decreases.
For this reason, the analog input circuit conventionally performs accuracy checking by automatic monitoring by various methods.

その一例として、特許文献1に記載の方式がある。この方式は、アナログ入力回路に設けた複数のチャンネルのアナログフィルタに系統電気量iと監視用信号iとを重畳入力してチャンネル毎にディジタル変換し、さらにチャンネル毎にディジタルフィルタを設けてそれぞれ高調波監視用信号成分を抽出し、この高調波監視用信号成分の振幅演算値が予め設定しておいた監視用信号の所定値以上あり、かつ、異なる2つの高調波監視用信号成分のベクトル和の大きさが所定値以上あるときに、アナログフィルタを不良と判定する監視方式である。 As an example, there is a method described in Patent Document 1. In this method, a system electric quantity i L and a monitoring signal i T are superimposed and input to an analog filter of a plurality of channels provided in an analog input circuit to perform digital conversion for each channel, and a digital filter is provided for each channel. Each of the harmonic monitoring signal components is extracted, and the amplitude calculation value of the harmonic monitoring signal component is equal to or greater than a predetermined value of the monitoring signal set in advance, and two different harmonic monitoring signal components This is a monitoring method that determines that an analog filter is defective when the magnitude of the vector sum is equal to or greater than a predetermined value.

また、他の例として、特許文献2に記載の方式がある。この方式は、アナログ・ディジタル変換のタイミング信号に同期した監視用信号iを系統電気量iとともにアナログフィルタに重畳入力するようにし、かつ、監視用信号iと一定の位相関係にある基準信号をアナログフィルタを介さずにアナログ・ディジタル変換できるようにしてアナログ入力回路を構成し、アナログフィルタに監視用信号iのみを入力した時の、アナログ・ディジタル変換した監視用信号データを予め記憶しておき、常時は系統電気量と監視用信号が重畳しているときの入力電気量データ(i+i)から、基準信号の位相に同期して、予め記憶しておいた監視用信号データを減算し、継電器導入量から監視用信号成分を除去するものである。
特開平6−261440号公報 特開平8−23624号公報
As another example, there is a method described in Patent Document 2. Reference this method, the monitoring signal i T synchronized with the timing signal of the analog-to-digital conversion so as to overlap the input to the analog filter with system electrical quantities i L, and, in the constant phase relationship with the monitoring signal i T signal to enable analog-to-digital converter without passing through the analog filter constitutes the analog input circuit, when inputting only monitoring signal i T to an analog filter, previously stores a monitoring signal data analog-to-digital converter In addition, the monitoring signal stored in advance in synchronization with the phase of the reference signal from the input electricity amount data (i L + i T ) when the grid electricity amount and the monitoring signal are superposed at all times. The data is subtracted to remove the monitoring signal component from the relay introduction amount.
JP-A-6-261440 JP-A-8-23624

特許文献1の場合、アナログフィルタを監視するため、上述したようにチャンネル毎にアナログフィルタに系統電気量と監視用信号とを重畳入力してディジタル変換し、アナログフィルタを介して抽出された監視用信号成分の大きさ判定と、異なる2つのアナログフィルタを介して得られた2つの監視用信号のベクトル和の大きさ判定を実施するために、2種類の演算を行わなければならないという点が課題として残った。すなわち、夫々のアナログフィルタの故障を検出するための演算と、アナログ部の位相ずれ故障を検出するための演算との2種類の演算を行わなければならないという点が課題として残った。   In the case of Patent Document 1, in order to monitor the analog filter, as described above, the system electrical quantity and the monitoring signal are superimposed and input to the analog filter for each channel, and digitally converted, and the monitoring filter extracted via the analog filter is used. The problem is that two types of operations must be performed in order to perform the magnitude determination of the signal component and the magnitude determination of the vector sum of two monitoring signals obtained via two different analog filters. Remained as. That is, there remains a problem that two types of operations, that is, a calculation for detecting a failure of each analog filter and a calculation for detecting a phase shift failure of the analog unit must be performed.

また、特許文献2場合、アナログフィルタの不良を検出するために、アナログフィルタに監視用信号を入力してディジタル変換した監視用ディジタルデータと、継電器演算に監視用信号入力が影響を与えないようにディジタル変換したデータから監視用信号を減算したデータの2種類を生成しなければならないという点が課題として残った。   Further, in Patent Document 2, in order to detect a failure of the analog filter, the monitoring digital data obtained by inputting the monitoring signal to the analog filter and digitally converted so that the monitoring signal input does not affect the relay operation. The problem remains that two types of data must be generated by subtracting the monitoring signal from the digitally converted data.

そこで、本発明の目的は、上記の課題を解消するために、アナログフィルタの故障を検出するための演算と、アナログ部の位相ずれ故障を検出するための演算の2種類の演算を必要とせず、また、アナログフィルタの監視用に2種類のデータを必要としないディジタル保護・制御装置を提供することにある。   Therefore, the object of the present invention is to eliminate the above two problems without requiring two types of operations: an operation for detecting an analog filter failure and an operation for detecting an analog unit phase shift failure. Another object of the present invention is to provide a digital protection / control device that does not require two types of data for monitoring an analog filter.

上記の目的を達成するために、請求項に係る発明は、電力系統から取り込んだ系統電気量をアナログフィルタに導入してディジタルデータに変換すると共に、前記アナログフィルタに所定周波数で所定の大きさの監視用信号を系統電気量に重畳して入力するよう構成したアナログ入力回路の出力信号を用いて当該アナログ入力回路の監視を行うようにしたディジタル保護・制御装置の監視方式において、アナログ・ディジタル変換のタイミング信号に同期した監視信号を発生する監視用信号発生手段と、前記監視用信号を、前記アナログ・ディジタル変換のタイミング信号に対応したサンプリング信号でサンプリングする際、前記監視用信号の1周期にわたって振られたサンプリング信号のサンプリング番号を順次カウントするサンプリング番号カウント手段と、前記サンプリング番号カウント手段が予め定めたサンプリング番号の時に前記監視用信号を前記系統電気量に重畳開始させる印加制御手段と、前記監視用信号の重畳開始後サンプリング番号に対応する前記監視用信号のディジタルデータを所定期間記憶する記憶手段と、前記サンプリング番号カウント手段から出力されたサンプリング番号を受けて前記記憶回手段の記憶データを選択する記憶データ選択手段と、前記系統電気量に監視用信号が重畳しているときのディジタルデータから前記記憶データ選択手段の出力を減算して監視用および保護演算用のデータを出力する減算手段と、前記監視用および保護演算用のデータから監視信号を抽出し、その抽出された監視信号の大きさが所定の許容誤差以内か否かを検出して、アナログフィルタの故障の有無を判定するアナログフィルタ監視手段と、を備えることを特徴とする。 In order to achieve the above object, the invention according to claim 1 introduces a system electric quantity taken from an electric power system into an analog filter and converts it into digital data, and at the same time, the analog filter has a predetermined size at a predetermined frequency. In the monitoring system of the digital protection / control device that monitors the analog input circuit using the output signal of the analog input circuit configured to superimpose the monitoring signal on the grid electricity quantity, the analog / digital A monitoring signal generating means for generating a monitoring signal synchronized with a conversion timing signal; and when the monitoring signal is sampled with a sampling signal corresponding to the analog / digital conversion timing signal, one period of the monitoring signal Sampler that sequentially counts the sampling number of the sampling signal distributed over Number counting means, application control means for starting superimposition of the monitoring signal on the grid electrical quantity when the sampling number counting means has a predetermined sampling number, and the sampling number corresponding to the sampling number after the superimposition start of the monitoring signal Storage means for storing the digital data of the monitoring signal for a predetermined period; storage data selection means for receiving the sampling number output from the sampling number counting means and selecting the storage data of the storage circuit means; and Subtracting means for subtracting the output of the storage data selecting means from the digital data when the monitoring signal is superposed to output data for monitoring and protection operation, and monitoring from the data for monitoring and protection operation Extracts the signal and detects whether the size of the extracted monitoring signal is within a predetermined tolerance Te, characterized in that it comprises an analog filter monitoring means for determining whether a failure of the analog filter, the.

本発明によれば、監視用データとリレー演算用データを共用することで、1種類のデータの監視でアナログフィルタの故障を検出可能であり、また、他のチャンネルとの比較をする必要がなく、簡単な処理で不良チャンネルを特定することが可能であり、データを算出する処理負担とメモリの消費を軽減することが可能なディジタル保護・制御装置を提供することができる。   According to the present invention, by sharing the monitoring data and the relay calculation data, it is possible to detect the failure of the analog filter by monitoring one type of data, and it is not necessary to compare with other channels. Thus, it is possible to provide a digital protection / control device that can identify a defective channel by simple processing and can reduce the processing load for calculating data and the memory consumption.

以下、本発明の実施形態について図面を参照して説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係るディジタル保護・制御装置をアナログ入力回路に注目して描いた構成図、図2は、本実施形態のディジタル保護・制御装置による監視用兼リレー演算用信号出力手段を示すブロック図、図3は、監視用・リレー演算用共通信号出力手段30を説明するための波形図、図4は、本実施形態のディジタル保護・制御装置によるアナログフィルタ監視手段を示すブロック図である。
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)
FIG. 1 is a block diagram illustrating a digital protection / control device according to a first embodiment of the present invention, paying attention to an analog input circuit, and FIG. 2 is a monitoring and relay by the digital protection / control device of this embodiment. FIG. 3 is a waveform diagram for explaining the common signal output means 30 for monitoring / relay calculation, and FIG. 4 is an analog filter monitor by the digital protection / control device of this embodiment. It is a block diagram which shows a means.

(構成)
まず図1において、ディジタル保護・制御装置のアナログ入力回路の構成について説明する。100はディジタル保護・制御装置である。このディジタル保護・制御装置100において、系統電気量である系統電圧vおよび系統電流iは、それぞれ電圧変成器PDおよび変流器CTを介して入力変換器1に導入されて電子回路で扱えるレベルに変換され、その後アナログ入力回路20に入力される。アナログ入力回路20では、入力した系統電圧vおよび系統電流iから高周波成分を除去するためにアナログフィルタ2−1および2−2にそれぞれ入力される。なお、これらのアナログフィルタ2−1および2−2には後述する監視用信号iも入力される。すなわち、アナログフィルタ2−1および2−2にはそれぞれ系統電流i、系統電圧vと監視用信号iとが重畳して入力されるようになっている。
(Constitution)
First, referring to FIG. 1, the configuration of the analog input circuit of the digital protection / control apparatus will be described. Reference numeral 100 denotes a digital protection / control device. Levels in the digital protection and control device 100, the system voltage v and the system current i L is a system electric quantity, that can be handled is introduced into the input transducer 1 via respective voltage transformer PD and the current transformer CT and an electronic circuit And then input to the analog input circuit 20. The analog input circuit 20 are input to the analog filter 2 -1 and 2-2 from the system voltage v and the system current i L entered to remove the high frequency components. Incidentally, these analog filters 2 -1 and 2-2 is also input monitoring signal i T, which will be described later. That is, in order to each of the analog filter 2 -1 and 2-2 system current i L, it is the system voltage v and the monitoring signal i T inputted superimposed.

アナログフィルタ2−1および2−2の出力はそれぞれサンプルホールド回路(S/H)3−1および3−2で所定のサンプリング周期でサンプルホールドされる。マルチプレクサ(MPX)4はサンプルホールド回路(S/H)3−1および3−2の出力を順次切換えて時系列に並び替えて出力し、アナログ・ディジタル変換器(以下、A/D変換器と略称する)5によって時系列に入力したサンプルホールド値をディジタル量に変換する。 The outputs of the analog filters 2 -1 and 2 -2 are sampled and held at a predetermined sampling period by sample hold circuits (S / H) 3 -1 and 3 -2 , respectively. Multiplexer (MPX) 4 sample and hold circuit (S / H) 3 -1 and 3 sequentially switching the output -2 and outputs rearranged in time series, an analog-to-digital converter (hereinafter, an A / D converter (Abbreviated) 5 converts the sample hold value input in time series into a digital quantity.

このように、アナログ入力回路20でディジタル値に変換されたデータは、一旦ランダムアクセスメモリ(RAM)6に記憶されてリードオンリーメモリ(ROM)7に予め格納されている演算プログラムに従ってディジタル演算処理装置(CPU)8による保護演算およびアナログフィルタ監視のための演算に使用される。   Thus, the data converted into the digital value by the analog input circuit 20 is temporarily stored in the random access memory (RAM) 6 and stored in advance in the read-only memory (ROM) 7 according to the arithmetic program. (CPU) 8 is used for protection calculation and calculation for analog filter monitoring.

なお、ディジタル保護・制御装置を構成するには、以上説明した部品や手段の他にディジタル入出力手段などが必要であるが、本発明の目的であるアナログフィルタの監視方式とは直接関係ないのでそれらの詳細説明は省略する。   In addition to the components and means described above, a digital input / output means is required to configure the digital protection / control device, but it is not directly related to the analog filter monitoring method that is the object of the present invention. Detailed description thereof will be omitted.

9は監視用信号発生回路であり、発生した監視用信号iを前記アナログフィルタ2−1および2−2に入力する。なお、監視用信号発生回路9は、監視用信号iの発生タイミングを前記A/D変換器5の変換タイミング信号発生器10と同期するように構成されている。 9 is a monitoring signal generating circuit, and inputs a monitoring signal i T generated in the analog filter 2 -1 and 2-2. Incidentally, monitoring signal generating circuit 9 is composed of the generation timing of the monitoring signal i T in synchronization with the conversion timing signal generator 10 of the A / D converter 5.

11は基準信号発生器であり、監視用信号発生回路9からの監視用信号iと同期した基準信号14を発生するように構成され、発生した基準信号14をアナログフィルタ2を介さずに直接サンプルホールド回路3−Tに入力してサンプリングホールドする。ここでサンプルホールドされたデータは、前記マルチプレクサ4を経てA/D変換器5に入力され、後述するディジタル値の基準信号データ14として出力される。なお、基準信号発生器11、サンプルホールド回路3−T、マルチプレクサ4およびA/D変換器5から構成された基準信号14をディジタル値に変換する一連の回路を、基準信号ディジタルデータ取得手段という。 11 is a reference signal generator, configured to generate a reference signal 14 that is synchronized with the monitoring signal i T from the monitor signal generating circuit 9, directly reference signal 14 generated without passing through the analog filter 2 The signal is input to the sample hold circuit 3- T and sampled and held. The data sampled and held here is input to the A / D converter 5 through the multiplexer 4 and is output as digital signal reference signal data 14 to be described later. A series of circuits for converting the reference signal 14 composed of the reference signal generator 11, the sample hold circuit 3- T , the multiplexer 4 and the A / D converter 5 into a digital value is referred to as a reference signal digital data acquisition means.

次に、図2を参照して、監視用兼リレー演算用信号出力手段30について説明する。この監視用兼リレー演算用信号出力手段30はソフトウェア処理にて実行される。
図2のソフトウェア処理は、図1に示したRAM6、ROM7およびCPU8を使用して実現されるもので、入力データ(i+i)12および基準信号データ14は、ともに図1のA/D変換器5から出力されたデータである。このうち、入力データ(i+i)12は、アナログフィルタ2(2−1、2−2を区別して表記する必要のない場合は、2と表記する)に重畳入力された系統電流iと監視用信号iとをディジタル変換した後のデータであり、記憶回路13および減算器18に導入される。
Next, the monitoring / relay calculation signal output means 30 will be described with reference to FIG. The monitoring / relay calculation signal output means 30 is executed by software processing.
The software processing in FIG. 2 is realized by using the RAM 6, ROM 7 and CPU 8 shown in FIG. 1, and both the input data (i L + i T ) 12 and the reference signal data 14 are A / D in FIG. Data output from the converter 5. Among these, the input data (i L + i T ) 12 is the system current i L superimposed on the analog filter 2 (indicated as 2 when it is not necessary to distinguish between 2 −1 and 2 −2 ). And the monitoring signal i T are converted into digital data and introduced into the storage circuit 13 and the subtractor 18.

一方、基準信号データ14は、基準信号発生器11から出力された基準信号を図1のA/D変換器5でディジタルデータに変換されたデータであって、基準信号位相検出回路15に入力される。この基準信号位相検出回路15は、入力された基準信号データの特定タイミングで、タイミング信号を出力するように構成されている。特定タイミングとは、例えばデータの符号が変化する零クロス点である。   On the other hand, the reference signal data 14 is data obtained by converting the reference signal output from the reference signal generator 11 into digital data by the A / D converter 5 in FIG. 1 and is input to the reference signal phase detection circuit 15. The The reference signal phase detection circuit 15 is configured to output a timing signal at a specific timing of the input reference signal data. The specific timing is, for example, a zero cross point at which the data sign changes.

記憶回路13は、系統電流iが零の状態で、記憶指令16成立時に基準信号位相検出回路15のタイミング信号が出力されたことを起点にして、所定期間連続して監視用信号iのみの入力データを時系列に記憶するように構成する。つまり、監視用信号iのみの入力データを、予め運用前に記憶回路13に記憶するものである。 The storage circuit 13 starts from the output of the timing signal of the reference signal phase detection circuit 15 when the storage command 16 is established when the system current i L is zero, and only the monitoring signal i T is continuously generated for a predetermined period. The input data is stored in time series. That is, the input data for only monitoring signal i T, is for storing in advance before production in the memory circuit 13.

記憶データ選択回路17は、基準信号位相検出回路15のタイミング信号が入力された時点を基準に、記憶回路13の時系列記憶データの中から監視用信号iと同一位相のデータを選択して前記減算器18に出力する。 The storage data selection circuit 17 selects data having the same phase as the monitoring signal i T from the time-series storage data of the storage circuit 13 based on the time point when the timing signal of the reference signal phase detection circuit 15 is input. Output to the subtractor 18.

図3は、以上説明した監視用・リレー演算用共通信号出力手段30を分かり易く説明するための波形図である。
図3の例では、系統電流iに対して監視用信号iを4倍調波とし、監視用信号iの零クロス点で基準信号14が発生する様子を示す。
FIG. 3 is a waveform diagram for easily explaining the monitoring / relay calculation common signal output means 30 described above.
In the example of FIG. 3, the monitoring signal i T is set to a quadruple harmonic with respect to the system current i L and the reference signal 14 is generated at the zero cross point of the monitoring signal i T.

基準信号14は監視用信号iと同じ周期であり、監視用信号iの波形データ数列を記憶した記憶回路13から、減算器18で減算すべきデータを、記憶データ選択回路17から選択するための基準タイミングとして使用する。 Reference signal 14 is the same cycle as the monitoring signal i T, from the memory circuit 13 which stores waveform data sequence of the monitoring signal i T, the data to be subtracted by the subtractor 18 is selected from the stored data selection circuit 17 Use as a reference timing for

アナログフィルタが正常状態のときは、監視用信号iは実線の波形のようになり、入力データ12から記憶回路13に記憶した監視用信号波形データを減算器18で減算すると、出力データとしてiを得る。 When the analog filter is in a normal state, the monitoring signal i T has a solid waveform, and when the monitoring signal waveform data stored in the storage circuit 13 is subtracted from the input data 12 by the subtractor 18, i is output as output data. Get L.

アナログフィルタが異常状態になると、例えば、破線のように位相がずれたり、または一点鎖線のように振幅値が変化するので、入力データ12から記憶回路13に記憶した監視用信号波形データを減算器18で減算すると、iに監視用信号iの残り成分を加算した出力データが得られる。 When the analog filter is in an abnormal state, for example, the phase shifts as shown by a broken line, or the amplitude value changes as shown by a one-dot chain line, so that the monitor signal waveform data stored in the storage circuit 13 from the input data 12 is subtracted. subtracting 18, the output data obtained by adding the remaining components of the monitoring signal i T a i L is obtained.

このように、監視用・リレー演算用共通信号出力手段30は、系統電流iに監視用信号iが重畳されている常時の状態では、減算器18で入力データ(i+i)12から、記憶データ選択回路17によって選択された記憶回路13の記憶入力データを減算することによって、アナログフィルタ2の監視用信号とリレー演算用信号とを兼ねた共通信号(以下、監視用兼リレー演算用信号と略称する)19を出力する。
そして、監視用・リレー演算用共通信号出力手段30から出力された監視用兼リレー演算用信号19は、図4のアナログフィルタ監視手段に入力されて監視される。
As described above, the monitoring / relay calculation common signal output means 30 has the subtractor 18 input data (i L + i T ) 12 in a normal state where the monitoring signal i T is superimposed on the system current i L. By subtracting the storage input data of the storage circuit 13 selected by the storage data selection circuit 17 from the common signal (hereinafter referred to as monitoring / relay calculation) that combines the monitoring signal of the analog filter 2 and the relay calculation signal. 19 (abbreviated as a signal for use).
The monitoring / relay calculation signal 19 output from the monitoring / relay calculation common signal output means 30 is input to the analog filter monitoring means of FIG. 4 and monitored.

図4のアナログフィルタ監視手段40も前記RAM6、ROM7およびCPU8を使用して実現されるもので、ここでは1チャンネル分を示す。
アナログフィルタ監視手段40は、図3の減算器18から出力された監視用兼リレー演算用信号19を入力して、監視信号抽出処理を演算するディジタルフィルタ処理手段41と、このディジタルフィルタ処理手段41から出力された監視信号を入力してその振幅値を演算する振幅値演算処理手段42と、この振幅値演算処理手段32から出力された監視信号の振幅値を入力し、この振幅値が予め設定してある監視用信号の理論値(設定値)と比較し、相対誤差が許容誤差範囲(K)内であるか否かを検出する比較処理手段43とから構成されている。
The analog filter monitoring means 40 in FIG. 4 is also realized by using the RAM 6, the ROM 7 and the CPU 8, and here, one channel is shown.
The analog filter monitoring means 40 receives the monitoring / relay calculation signal 19 output from the subtractor 18 of FIG. 3 and inputs a digital filter processing means 41 for calculating a monitoring signal extraction process, and this digital filter processing means 41. The amplitude value calculation processing means 42 for calculating the amplitude value by inputting the monitoring signal output from the signal, and the amplitude value of the monitoring signal output from the amplitude value calculation processing means 32 are input, and this amplitude value is preset. The comparison processing means 43 detects whether the relative error is within the allowable error range (K) by comparing with the theoretical value (set value) of the monitoring signal.

なお、ディジタルフィルタ処理手段41は、特許文献1に記載されているような構成が簡単な非巡回形フィルタを適用することができる。監視信号が基本波に対して4倍調波の場合、ディジタルフィルタ処理手段41は、4倍調波の監視信号を抽出するために、次の(1)式を適用する。
=x+xm−3+xm−6+xm−9 … (1)
ここで、xm−n は基本波の電気角30°毎のサンプリングデータを表し、はnサンプリング前の過去のデータを意味する。
なお、ディジタルフィルタ処理手段は、上記の非巡回形以外の構成であってもよい。
The digital filter processing means 41 can apply a non-recursive filter having a simple configuration as described in Patent Document 1. When the monitoring signal is a quadruple harmonic with respect to the fundamental wave, the digital filter processing means 41 applies the following equation (1) in order to extract the monitoring signal of the fourth harmonic.
y m = x m + x m -3 + x m-6 + x m-9 ... (1)
Here, x mn represents sampling data for every 30 ° of electrical angle of the fundamental wave, and n means past data before n sampling.
The digital filter processing means may have a configuration other than the above acyclic type.

図4において、ディジタルフィルタ処理手段41は、図2の監視用・リレー演算用共通信号出力手段30から入力した監視用兼リレー演算用信号19から監視用信号を抽出し、振幅値演算処理41に出力する。振幅値演算処理手段42では、チャンネル毎の監視用信号の振幅値を算出する。比較処理手段43により、前記振幅値が予め設定している監視用信号の許容誤差範囲(K1)であるか否かを検査し、検査結果を監視結果45として出力する。この監視結果45が許容誤差範囲(K1)を超えていれば、図示しないインターフェースの表示パネル等で故障である旨表示するとともに、ディジタル保護または制御演算をロックする。   In FIG. 4, the digital filter processing means 41 extracts a monitoring signal from the monitoring / relay calculation signal 19 input from the monitoring / relay calculation common signal output means 30 of FIG. Output. The amplitude value calculation processing means 42 calculates the amplitude value of the monitoring signal for each channel. The comparison processing means 43 inspects whether or not the amplitude value is within a preset allowable error range (K1) of the monitoring signal, and outputs the inspection result as the monitoring result 45. If the monitoring result 45 exceeds the permissible error range (K1), a failure is indicated on a display panel of an interface (not shown) and the digital protection or control calculation is locked.

(作用)
本発明によれば、図1の監視用信号発生回路9から重畳され図2の入力データ(i+i)12に含まれる監視用信号iTは記憶回路13に時系列記憶データとして記憶され、減算器18で入力データ(i+i)12から減算されるので、アナログフィルタ2−1または2−2に故障が無い場合は、監視用兼リレー演算用信号19は電気量データ(i)となり、図4の振幅値演算処理手段42で算出した監視用信号の振幅値はほぼ零となる。
(Function)
According to the present invention, the monitoring signal i T contained in the input data (i L + i T) 12 of superimposed Figure 2 from the monitor signal generating circuit 9 of FIG. 1 is stored as the memory circuit 13 time-series data stored The subtractor 18 subtracts from the input data (i L + i T ) 12. Therefore, if there is no failure in the analog filter 2-1 or 2-2 , the monitoring / relay calculation signal 19 is represented by the electric quantity data (i L ), and the amplitude value of the monitoring signal calculated by the amplitude value calculation processing means 42 in FIG. 4 becomes almost zero.

しかしながら、アナログフィルタ2−1または2−2に故障がある場合は、図2の入力データ(i+i)12の大きさや位相に変化が生じ、入力データ(i+i)12に含まれる監視用信号iは、記憶回路13に記録されている時系列記憶データと異なるので、減算器18の減算結果に電気量データ(i)以外の監視用信号が残る。このため、図4の振幅値演算処理手段42で算出した監視用信号の振幅値は零にはならない。したがって、監視用信号の振幅値を監視することでアナログフィルタ2の故障を検出可能することが可能である。 However, if there is a failure in the analog filter 2-1 or 2-2 , the input data (i L + i T ) 12 in FIG. 2 changes in size and phase, and is included in the input data (i L + i T ) 12. Since the monitoring signal i T to be recorded is different from the time-series storage data recorded in the storage circuit 13, the monitoring signal other than the electric quantity data (i L ) remains in the subtraction result of the subtracter 18. For this reason, the amplitude value of the monitoring signal calculated by the amplitude value calculation processing means 42 of FIG. 4 does not become zero. Therefore, it is possible to detect a failure of the analog filter 2 by monitoring the amplitude value of the monitoring signal.

(効果)
以上述べたように、従来の監視方式であれば監視用データおよびリレー演算用データの2種類データを監視する必要があったが、本実施形態によれば監視用データとリレー演算用データを共用することで、1種類のデータの監視でアナログフィルタの故障を検出可能である。また、本実施形態によれば、他のチャンネルとの比較をする必要がなく、簡単な処理で不良チャンネルを特定することが可能であり、データを算出する処理負担とメモリの消費を軽減することが可能である。
(effect)
As described above, in the conventional monitoring method, it is necessary to monitor two types of data, that is, monitoring data and relay calculation data. However, according to the present embodiment, the monitoring data and the relay calculation data are shared. Thus, the failure of the analog filter can be detected by monitoring one type of data. Further, according to the present embodiment, it is not necessary to compare with other channels, and it is possible to identify a defective channel with a simple process, thereby reducing the processing load for calculating data and the memory consumption. Is possible.

(第2の実施形態)
次に、図5および図6を参照して本発明の第2の実施形態について説明する。
図5は、本発明の第2の実施形態に係るディジタル保護・制御装置をアナログ入力回路に注目して描いた構成図、図6は、本発明のディジタル保護・制御装置による監視用兼リレー演算用信号出力手段を示すブロック図である。
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIGS.
FIG. 5 is a block diagram depicting a digital protection / control device according to the second embodiment of the present invention, paying attention to an analog input circuit, and FIG. 6 is a monitoring and relay operation performed by the digital protection / control device of the present invention. It is a block diagram which shows a signal output means.

なお、図5、6はそれぞれ第1の実施形態の図1、2に対応する図であり、同一部分には同一符号を、また対応する部分には添字Aを付けることにより、重複する説明は適宜省略する。   FIGS. 5 and 6 are diagrams corresponding to FIGS. 1 and 2 of the first embodiment, respectively. The same parts are denoted by the same reference numerals, and the corresponding parts are denoted by the subscript A. Omitted as appropriate.

図5において、20Aはアナログ入力回路であり、第1の実施形態とは、アナログフィルタ2に監視用信号を入力する構成が異なっている。すなわち、51は監視用信号の入力指令であってソフトウェアで制御され、この指令が成立時に監視用信号発生回路9の信号をアナログフィルタ2に入力するよう構成する。印加制御回路52は入力指令51が成立の場合、監視用信号を常に同一の位相タイミングで一定期間入力するよう制御する回路である。印加制御回路52は例えば監視用信号が負から正にかわるタイミングでワンショットタイマを起動し、タイマの出力期間中、監視用信号を印加するなどの方法で容易に構成することができる。   In FIG. 5, reference numeral 20 </ b> A denotes an analog input circuit, which is different from the first embodiment in the configuration for inputting a monitoring signal to the analog filter 2. That is, 51 is a monitoring signal input command, which is controlled by software, and is configured to input the signal of the monitoring signal generation circuit 9 to the analog filter 2 when this command is established. When the input command 51 is established, the application control circuit 52 is a circuit that performs control so that the monitoring signal is always input for a certain period at the same phase timing. The application control circuit 52 can be easily configured, for example, by starting a one-shot timer at the timing when the monitoring signal changes from negative to positive and applying the monitoring signal during the output period of the timer.

次に、図6を参照して、監視用兼リレー演算用信号出力手段30Aについて説明する。この監視用兼リレー演算用信号出力手段30Aはソフトウェア処理にて実行される。
図6のソフトウェア処理は、図5に示したRAM6、ROM7およびCPU8を使用して実現される。本実施形態の監視用・リレー演算用共通信号出力手段30Aは、第1の実施形態に比べ、記憶回路13および記憶データ選択回路17に与えるタイミング信号の作り方が異なっている。すなわち、図6では記憶指令16が成立時、入力指令51のタイミングを起点に、記憶回路13で系統電気量iが零の状態での監視用信号成分のみの入力データを時系列記憶するよう構成する。
Next, the monitoring and relay calculation signal output means 30A will be described with reference to FIG. The monitoring / relay calculation signal output means 30A is executed by software processing.
The software processing in FIG. 6 is implemented using the RAM 6, ROM 7 and CPU 8 shown in FIG. The monitoring / relay calculation common signal output means 30A of the present embodiment is different from the first embodiment in the way of generating timing signals to be supplied to the storage circuit 13 and the storage data selection circuit 17. That is, in FIG. 6, when the storage command 16 is established, the input data of only the monitoring signal component when the system electrical quantity i L is zero is stored in time series in the storage circuit 13 from the timing of the input command 51. Constitute.

保護継電器を運用している常時の状態では、入力指令が成立時、入力データ12は系統電気量iに監視用信号iが重畳されているが、このとき、入力指令51の成立タイミングを起点に、記憶回路13の時系列記憶データを順次記憶データ選択回路17で選択し、減算器18で入力データ12から減算し、この出力を監視用およびリレー演算用に使用するよう構成する。
なお、本実施形態においても、第1の実施形態における図4相当のアナログフィルタ監視手段が必要であるが、この手段は同一であるため本実施形態では図を省略する。
The constant of the condition being operated protective relays, holds, the input command, the input data 12 is monitoring signal i T lineage electrical quantities i L is superimposed, this time, the establishment timing of the input command 51 At the starting point, the time series storage data of the storage circuit 13 is sequentially selected by the storage data selection circuit 17 and subtracted from the input data 12 by the subtractor 18, and this output is used for monitoring and relay calculation.
Also in this embodiment, the analog filter monitoring means corresponding to FIG. 4 in the first embodiment is necessary, but since this means is the same, the drawing is omitted in this embodiment.

本実施形態では、記憶データおよび入力データは、共に入力指令成立のタイミングを起点にした同一の監視用信号入力に対する応答データであるため、入力指令の成立タイミングに基づいて、入力データ12に含まれる監視用信号成分の瞬時値データと同じ位相の時系列記憶データを、減算器18で減算することにより、保護継電器演算に使用するデータから、監視用信号成分のみを選択的にキャンセルすることが可能になる。   In the present embodiment, both the stored data and the input data are response data to the same monitoring signal input starting from the timing at which the input command is established, and therefore are included in the input data 12 based on the timing at which the input command is established. By subtracting the time-series storage data having the same phase as the instantaneous value data of the monitoring signal component by the subtracter 18, it is possible to selectively cancel only the monitoring signal component from the data used for the protective relay operation. become.

以上述べたように、本実施形態においても第1の実施形態と同様の効果が得られると共に、常時監視あるいは自動点検のいずれも適用可能な、高精度なアナログ入力回路の監視方式を実現できる。   As described above, also in this embodiment, the same effect as that of the first embodiment can be obtained, and a highly accurate analog input circuit monitoring method that can be applied to either continuous monitoring or automatic inspection can be realized.

(第3の実施形態)
次に、図7ないし図9を参照して本発明の第3の実施形態について説明する。
図7は本発明の第3の実施形態に係るディジタル保護・制御装置をアナログ入力回路に注目して描いた構成図、図8は本発明のディジタル保護・制御装置による監視用兼リレー演算用信号出力手段を示すブロック図、図9はタイミング制御の方法を説明するための波形図である。
(Third embodiment)
Next, a third embodiment of the present invention will be described with reference to FIGS.
FIG. 7 is a block diagram illustrating a digital protection / control device according to a third embodiment of the present invention, paying attention to an analog input circuit. FIG. 8 is a monitoring / relay operation signal by the digital protection / control device of the present invention. FIG. 9 is a block diagram showing the output means, and FIG. 9 is a waveform diagram for explaining the timing control method.

なお、図7、8はそれぞれ第2の実施形態の図5、6に対応する図であり、同一部分には同一符号を、また対応する部分には添字Bを付けることにより、重複する説明は適宜省略する。   FIGS. 7 and 8 are diagrams corresponding to FIGS. 5 and 6 of the second embodiment, respectively. The same parts are denoted by the same reference numerals, and the corresponding parts are denoted by the subscript B. Omitted as appropriate.

本実施形態が、第1の実施形態および第2の実施形態に対して監視用信号を重畳、減算するタイミングのとり方が異なっている。すなわち、本実施形態は、A/D変換器5の変換タイミング信号発生器10から出力されるタイミング信号に対応するサンプリング信号のサンプリング番号を順次カウントするサンプリング番号カウント回路53を新たに設け、このサンプリング番号カウント回路53から出力されたサンプリング番号54を印加制御回路52、記憶回路13および記憶データ選択回路17に入力することにより、アナログフィルタ2での系統電気量iへの監視用信号iの重畳タイミングおよび監視用・リレー演算用共通信号出力手段20Bでの監視用信号iの減算するタイミングを制御するようにしたものである。 This embodiment is different from the first embodiment and the second embodiment in the timing of superimposing and subtracting the monitoring signal. That is, in the present embodiment, a sampling number counting circuit 53 that sequentially counts the sampling number of the sampling signal corresponding to the timing signal output from the conversion timing signal generator 10 of the A / D converter 5 is newly provided. By inputting the sampling number 54 output from the number count circuit 53 to the application control circuit 52, the storage circuit 13 and the storage data selection circuit 17, the monitoring signal i T to the system electric quantity i L in the analog filter 2 is obtained. it is obtained so as to control subtraction timing of the monitoring signal i T with superimposed timing and monitoring relay operation for the common signal output unit 20B.

次に、図9を参照して、監視用信号の重畳、減算するタイミング制御方法について説明する。
A/D変換器5は、基本波(系統周波数)の1サイクルを変換タイミング信号発生器10から出力されるタイミング信号に対応するサンプリング信号で96サンプリングするので、4倍調波である監視用信号の1サイクルは24回サンプリングされる。
Next, a timing control method for superimposing and subtracting the monitoring signal will be described with reference to FIG.
Since the A / D converter 5 samples 96 cycles of one cycle of the fundamental wave (system frequency) with a sampling signal corresponding to the timing signal output from the conversion timing signal generator 10, the monitoring signal is a quadruple harmonic. One cycle is sampled 24 times.

このため、サンプリング信号に0〜23までサンプリング番号を振り、この番号が0の時に監視用信号を系統電気量に重畳開始させる。これにより各サンプリング番号に対応する監視用信号のディジタルデータが記憶回路13に記憶される。記憶データ選択手段17は、前記サンプリング番号カウント手段から出力されたサンプリング番号を受けて記憶回手段13で記憶された記憶データを出力する。   For this reason, a sampling number is assigned to the sampling signal from 0 to 23, and when this number is 0, the monitoring signal is started to be superimposed on the system electricity quantity. As a result, the digital data of the monitoring signal corresponding to each sampling number is stored in the storage circuit 13. The storage data selection means 17 receives the sampling number output from the sampling number counting means and outputs the storage data stored in the storage time means 13.

この記憶データ選択手段17から出力されたデータを、減算器18で入力信号(i+i)12から減算すれば監視用兼リレー演算用信号19を得ることができる。通常状態の場合、監視用兼リレー演算用信号19はiであるが、アナログフィルタ2に故障があれば、iに監視用信号成分が一部残るので、次段に接続されたアナログフィルタ監視回路40によって監視される。
本実施形態によれば、第1の実施形態や第2の実施形態に比べて構成およびソフトウェア処理がシンプルなアナログ回路の監視方式を実現することができる。
If the data output from the stored data selection means 17 is subtracted from the input signal (i L + i T ) 12 by the subtractor 18, the monitoring / relay calculation signal 19 can be obtained. In the normal state, the monitoring / relay calculation signal 19 is i L , but if the analog filter 2 is faulty, a part of the monitoring signal component remains in i L , so the analog filter connected to the next stage Monitoring is performed by the monitoring circuit 40.
According to the present embodiment, it is possible to realize an analog circuit monitoring method that is simpler in configuration and software processing than the first and second embodiments.

本発明の第1の実施形態に係るディジタル保護・制御装置をアナログ入力回路に注目して描いた構成図。1 is a configuration diagram depicting a digital protection / control device according to a first embodiment of the present invention, paying attention to an analog input circuit. 本発明の第1の実施形態に係るディジタル保護・制御装置による監視用および保護・制御演算用の信号抽出手段を示すブロック図。The block diagram which shows the signal extraction means for the monitoring by the digital protection and control apparatus which concerns on the 1st Embodiment of this invention, and protection and control calculation. 監視用・リレー演算用共通信号出力手段を説明するための波形図。The wave form diagram for demonstrating the common signal output means for monitoring and relay calculation. 本発明のディジタル保護・制御装置によるアナログフィルタ監視手段を示すブロック図。The block diagram which shows the analog filter monitoring means by the digital protection and control apparatus of this invention. 本発明の第2の実施形態に係るディジタル保護・制御装置をアナログ入力回路に注目して描いた構成図。The block diagram which drew the digital protection and control apparatus which concerns on the 2nd Embodiment of this invention paying attention to an analog input circuit. 本発明の第2の実施形態に係るディジタル保護・制御装置による監視用および保護・制御演算用の信号抽出手段を示すブロック図。The block diagram which shows the signal extraction means for the monitoring by the digital protection and control apparatus which concerns on the 2nd Embodiment of this invention, and protection and control calculation. 本発明の第3の実施形態に係るディジタル保護・制御装置をアナログ入力回路に注目して描いた構成図。The block diagram which drew the digital protection and control apparatus which concerns on the 3rd Embodiment of this invention paying attention to an analog input circuit. 本発明のディジタル保護・制御装置による監視用兼リレー演算用信号出力手段を示すブロック図。The block diagram which shows the signal output means for monitoring and relay calculation by the digital protection and control apparatus of this invention. 監視用信号を重畳、減算するタイミング制御方法を説明するための波形図。The wave form diagram for demonstrating the timing control method which superimposes and subtracts the monitoring signal.

符号の説明Explanation of symbols

1…入力変換器、2−1、2−2…アナログフィルタ、3−1、3−2、3−T…サンプルホールド回路(S/H)、4…マルチプレクサ(MPX)、5…アナログ・ディジタル変換器(A/D変換器)、6…ランダムアクセスメモリ(RAM)、7…リードオンリーメモリ(ROM)、8…ディジタル演算装置(CPU)、9…監視用信号発生回路、10…発信器、11…基準信号発生器、12…入力データ、13…記憶回路、14…基準信号データ、15…基準信号位相検出回路、16…記憶指令、17…記憶データ選択回路、18…減算器、19…監視用兼リレー演算用信号、20、20A、20B…アナログ入力回路、30、30A、30B…監視用・リレー演算用共通信号出力手段、40…アナログフィルタ監視手段、41…ディジタルフィルタ処理、42…振幅値演算処理手段、43… 比較処理手段、44…監視結果、51…入力指令、52…印加制御回路、53…サンプリング番号カウント回路、54…サンプリング番号。 1 ... input transducer, 2 -1, 2 -2 ... analog filter, 3 -1, 3 -2, 3 -T ... sample and hold circuit (S / H), 4 ... multiplexer (MPX), 5 ... analog-to-digital Converter (A / D converter), 6 ... Random access memory (RAM), 7 ... Read only memory (ROM), 8 ... Digital arithmetic unit (CPU), 9 ... Monitoring signal generation circuit, 10 ... Transmitter, DESCRIPTION OF SYMBOLS 11 ... Reference signal generator, 12 ... Input data, 13 ... Storage circuit, 14 ... Reference signal data, 15 ... Reference signal phase detection circuit, 16 ... Storage command, 17 ... Storage data selection circuit, 18 ... Subtractor, 19 ... Monitoring / relay operation signal, 20, 20A, 20B ... analog input circuit, 30, 30A, 30B ... monitoring / relay operation common signal output means, 40 ... analog filter monitoring means, 41 ... digital filter processing, 42 ... amplitude value calculation processing means, 43 ... comparison processing means, 44 ... monitoring result, 51 ... input command, 52 ... application control circuit, 53 ... sampling number counting circuit, 54 ... sampling number.

Claims (3)

電力系統から取り込んだ系統電気量をアナログフィルタに導入してディジタルデータに変換すると共に、前記アナログフィルタに所定周波数で所定の大きさの監視用信号を系統電気量に重畳して入力するよう構成したアナログ入力回路の出力信号を用いて当該アナログ入力回路の監視を行うようにしたディジタル保護・制御装置の監視方式において、
アナログ・ディジタル変換のタイミング信号に同期した監視信号を発生する監視用信号発生手段と、
前記監視用信号を、前記アナログ・ディジタル変換のタイミング信号に対応したサンプリング信号でサンプリングする際、前記監視用信号の1周期にわたって振られたサンプリング信号のサンプリング番号を順次カウントするサンプリング番号カウント手段と、
前記サンプリング番号カウント手段が予め定めたサンプリング番号の時に前記監視用信号を前記系統電気量に重畳開始させる印加制御手段と、
前記監視用信号の重畳開始後サンプリング番号に対応する前記監視用信号のディジタルデータを所定期間記憶する記憶手段と、
前記サンプリング番号カウント手段から出力されたサンプリング番号を受けて前記記憶回手段の記憶データを選択する記憶データ選択手段と、
前記系統電気量に監視用信号が重畳しているときのディジタルデータから前記記憶データ選択手段の出力を減算して監視用および保護演算用のデータを出力する減算手段と、
前記監視用および保護演算用のデータから監視信号を抽出し、その抽出された監視信号の大きさが所定の許容誤差以内か否かを検出して、アナログフィルタの故障の有無を判定するアナログフィルタ監視手段と、を備えることを特徴とするディジタル保護・制御装置の監視方式。
The system electricity quantity taken from the power system is introduced into an analog filter and converted into digital data, and a monitoring signal having a predetermined frequency and a predetermined magnitude is superimposed on the system electricity quantity and input to the analog filter. In the monitoring system of the digital protection / control device that monitors the analog input circuit using the output signal of the analog input circuit,
Monitoring signal generating means for generating a monitoring signal synchronized with a timing signal of analog-digital conversion;
Sampling number counting means for sequentially counting the sampling number of the sampling signal distributed over one period of the monitoring signal when the monitoring signal is sampled with a sampling signal corresponding to the timing signal of the analog / digital conversion;
Application control means for starting to superimpose the monitoring signal on the grid electricity quantity when the sampling number counting means has a predetermined sampling number;
Storage means for storing digital data of the monitoring signal corresponding to a sampling number after the superimposition start of the monitoring signal for a predetermined period;
Storage data selection means for receiving the sampling number output from the sampling number counting means and selecting the storage data of the storage circuit means;
Subtracting means for subtracting the output of the storage data selection means from the digital data when a monitoring signal is superimposed on the grid electricity quantity, and outputting data for monitoring and protection operation;
An analog filter that extracts a monitoring signal from the data for monitoring and protection calculation, detects whether the size of the extracted monitoring signal is within a predetermined tolerance, and determines whether there is a failure in the analog filter And a monitoring means for the digital protection / control device.
前記アナログフィルタ監視手段は、前記監視用および保護演算用のデータから監視信号を抽出するディジタルフィルタ処理手段を有することを特徴とする請求項1記載のディジタル保護・制御装置の監視方式。 The analog filter monitoring means monitoring system of claim 1 Symbol placement digital protection and control device characterized by having a digital filter processing means for extracting a monitor signal from the data for the monitoring and protection operation. 前記アナログフィルタ監視手段は、前記抽出された監視信号の振幅値を求める振幅値算出処理手段を有することを特徴とする請求項1記載のディジタル保護・制御装置の監視方式。 The analog filter monitoring means monitoring system of claim 1 Symbol placement digital protection and control device characterized by having an amplitude value calculation processing means for calculating the amplitude value of the extracted supervisory signal.
JP2008040262A 2008-02-21 2008-02-21 Digital protection / control device monitoring system Active JP5106172B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008040262A JP5106172B2 (en) 2008-02-21 2008-02-21 Digital protection / control device monitoring system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008040262A JP5106172B2 (en) 2008-02-21 2008-02-21 Digital protection / control device monitoring system

Publications (2)

Publication Number Publication Date
JP2009201253A JP2009201253A (en) 2009-09-03
JP5106172B2 true JP5106172B2 (en) 2012-12-26

Family

ID=41144169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008040262A Active JP5106172B2 (en) 2008-02-21 2008-02-21 Digital protection / control device monitoring system

Country Status (1)

Country Link
JP (1) JP5106172B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2503990B2 (en) * 1986-08-25 1996-06-05 三菱電機株式会社 Digital protection relay monitoring method
JPH06261440A (en) * 1993-03-03 1994-09-16 Toshiba Corp Automatic supervisory system for digital protective relay
JPH0823624A (en) * 1994-07-06 1996-01-23 Toshiba Corp Digital protection relay
JP3975322B2 (en) * 2001-07-25 2007-09-12 株式会社日立製作所 Digital protection controller
JP2004289975A (en) * 2003-03-25 2004-10-14 Meidensha Corp Harmonic wave monitoring apparatus of protective relaying device

Also Published As

Publication number Publication date
JP2009201253A (en) 2009-09-03

Similar Documents

Publication Publication Date Title
JP6105236B2 (en) Merging unit
JP5791796B2 (en) Protection relay operation test system
KR101064454B1 (en) Apparatus and method for detecting data validity
JP5380318B2 (en) Digital protection control device and abnormality detection method thereof
JP2017093069A (en) Ground fault detector
JP5106172B2 (en) Digital protection / control device monitoring system
KR101593638B1 (en) Apparatus and method for estimating malfunction of power feeding equipment for subway
JP2007020373A (en) Method for detecting grounding and device therefor
JP3495726B2 (en) Input circuit monitoring transducer
JP3975322B2 (en) Digital protection controller
JP6404626B2 (en) Electricity meter
JP2009095158A (en) Digital protective relay device
US20050099746A1 (en) Device and method for protection against overcurrents in an electrical energy distribution cabinet
JP2000209767A (en) Analog input section monitoring device for digital protective controller
JP6265870B2 (en) Digital protection relay device
JP2022034824A (en) Digital protection control device and monitoring method for digital protection control device
JP2013048529A (en) Digital protection relay
JPH0379933B2 (en)
JPH0823624A (en) Digital protection relay
JPH0398418A (en) Monitor for digital protective relay
JP2019152471A (en) Measuring device and protection and control device
JPH0715859A (en) Checking method for digital protective relay
JP2020150655A (en) Protection and control device, and protection and control method
JPS596569B2 (en) Automatic inspection method for protection relays
JP2002223533A (en) System analyzing system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121002

R150 Certificate of patent or registration of utility model

Ref document number: 5106172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350