JP2013048529A

JP2013048529A - Digital protection relay

Info

Publication number: JP2013048529A
Application number: JP2011186416A
Authority: JP
Inventors: Tokushiro Uno; 徳志朗宇野; Mitsuyasu Kido; 三安城戸
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2011-08-29
Filing date: 2011-08-29
Publication date: 2013-03-07
Anticipated expiration: 2031-08-29
Also published as: JP5662908B2

Abstract

PROBLEM TO BE SOLVED: To provide a digital protection relay which requires no additional signal cables for transmitting a conversion characteristic parameter of an input conversion part, and is capable of automatically executing an appropriate correction operation by only exchanging with a substitute when the input conversion part fails.SOLUTION: An input conversion part 21 comprises a conversion characteristic storage part 213 for storing a conversion characteristic parameter of each input channel in advance. An input transformer 211 superposes supervisory signals Mto Mof higher harmonics on input analog signals Ito Iof respective channels and transmits the signals to an analog/digital conversion part 22 through existing analog signal lines ato a, where the conversion characteristic parameters read from the conversion characteristic storage part 213 are encoded and superposed on the supervisory signals Mto M. A digital operation processing part 3 receives the signals as digital input, acquires the conversion characteristic parameters encoded in a supervisory signal component by separating and extracting the supervisory signal component, and corrects input data by using the parameters.

Description

本発明は、ディジタル保護リレーに係り、特に、入力変換器やアナログフィルタ等のアナログ入力回路素子の個体差に起因する入力データの誤差を適切に補正するための技術に関する。 The present invention relates to a digital protection relay, and more particularly, to a technique for appropriately correcting an error in input data caused by individual differences in analog input circuit elements such as an input converter and an analog filter.

従来のディジタル保護リレーは、保護の対象となる電力系統の電流値や電圧値などの電気量をアナログ入力回路に入力し、これを所定の周期でサンプリングして得たディジタルデータを用いて所定の保護リレー演算を行うことによって、例えば遮断器をトリップさせるリレーを動作させるなどの保護動作を実行する。このとき、アナログ入力回路を構成する各種回路素子の特性には個体差があるので、保護リレー演算を高精度で実行するためには、入力チャンネル毎の特性に応じて入力データの誤差を適切に補正する必要がある。 A conventional digital protection relay inputs an electrical quantity such as a current value or a voltage value of a power system to be protected to an analog input circuit, and samples the data in a predetermined cycle using a digital data. By performing the protection relay calculation, for example, a protection operation such as operating a relay that trips the circuit breaker is performed. At this time, there are individual differences in the characteristics of the various circuit elements that make up the analog input circuit. Therefore, in order to execute the protection relay operation with high accuracy, the error of the input data is appropriately determined according to the characteristics of each input channel. It is necessary to correct.

そのための従来技術として、特許文献１には、入力変換部及びアナログ／ディジタル変換部からなるアナログ入力回路を介して入力される入力データの誤差を補正するために、入力変換部の変換特性パラメータとアナログ／ディジタル変換部の変換特性パラメータとをそれぞれ装置に着脱可能な記憶手段に記憶させておき、補正手段がこの両者のパラメータを用いてアナログ入力回路から出力されるディジタルデータを補正演算する技術が開示されている。 As a conventional technique for that purpose, Patent Document 1 discloses a conversion characteristic parameter of an input conversion unit in order to correct an error in input data input via an analog input circuit including an input conversion unit and an analog / digital conversion unit. A technique in which conversion characteristic parameters of the analog / digital conversion unit are stored in storage means that can be attached to and detached from the apparatus, and the correction means corrects digital data output from the analog input circuit using both parameters. It is disclosed.

一方、特許文献２には、入力変換部（入力トランス）にて電気量を示すアナログ入力信号に高調波の監視信号を重畳してアナログ／ディジタル変換部に伝送し、ディジタル演算処理部がアナログ／ディジタル変換部から入力したディジタルデータのなかからこの監視信号の周波数成分を抽出することで各入力チャンネルの不良を検出する技術が開示されている。 On the other hand, in Patent Literature 2, a harmonic monitoring signal is superimposed on an analog input signal indicating an electric quantity by an input conversion unit (input transformer) and transmitted to the analog / digital conversion unit. There is disclosed a technique for detecting a defect of each input channel by extracting a frequency component of the monitoring signal from digital data input from a digital conversion unit.

特開２００４−２７４９３０号公報JP 2004-274930 A 特開昭６０−２２９６１９号公報JP-A-60-229619

しかし、特許文献１の技術では、変換特性パラメータを記憶した記憶手段を、補正手段側に正しく装着する必要があり、入力変換部が故障して代替品に交換した場合には、同時に変換特性パラメータを記憶した記憶手段も交換しなければならず、交換作業が長引くとともに、作業ミスによって適正な保護動作が行えなくなる危険性があった。 However, in the technique of Patent Document 1, it is necessary to correctly attach the storage means storing the conversion characteristic parameters to the correction means side. When the input conversion unit fails and is replaced with an alternative product, the conversion characteristic parameters are simultaneously changed. The storage means storing the information must also be exchanged, and the exchange work is prolonged and there is a risk that an appropriate protection operation cannot be performed due to a work mistake.

この問題点を解決するためには、入力変換部に記憶手段を備えてそこに変換特性パラメータを記憶させればよいが、入力変換部と補正手段との間に変換特性パラメータを伝送するための追加の信号ケーブルが必要となるという課題があった。 In order to solve this problem, the input conversion unit may be provided with a storage unit and the conversion characteristic parameter may be stored therein, but the conversion characteristic parameter is transmitted between the input conversion unit and the correction unit. There was a problem that an additional signal cable was required.

本発明は、かかる従来技術の課題を解決するためになされたものであり、変換特性パラメータを伝送するための追加の信号ケーブルが不要であり、入力変換部が故障した場合には代替品に交換するだけで自動的に適切な補正演算を実行可能なディジタル保護リレーを提供することを目的とする。 The present invention has been made to solve such problems of the prior art, and does not require an additional signal cable for transmitting conversion characteristic parameters, and is replaced with an alternative when the input conversion unit fails. It is an object of the present invention to provide a digital protection relay that can automatically execute an appropriate correction operation simply by doing so.

前記の目的を達成するために、本発明は、電力系統の電気量を示す入力アナログ信号をディジタルデータに変換して入力するための入力変換部とアナログ／ディジタル変換部とから構成されるアナログ入力回路と、所定の保護リレー演算を実行するディジタル演算処理部とを有するディジタル保護リレーであって、前記入力変換部が、前記入力アナログ信号を入力するチャンネル毎の入力トランスと、前記入力変換部における各チャンネルの信号変換特性を示す第一の変換特性パラメータ群が予め記憶されている第一の変換特性記憶部と、前記入力トランスによって各前記チャンネルの前記入力アナログ信号に重畳される高調波の監視信号上に前記第一の変換特性記憶部から読み込んだ前記第一の変換特性パラメータ群を符号化して重畳するデータ重畳手段と、を備え、前記アナログ／ディジタル変換部が、前記入力変換部から入力される前記監視信号が重畳された各チャンネルのアナログ信号のなかから不要な周波数成分を除去したのち、所定周期でサンプリングすることによってディジタルデータに変換するディジタル変換回路と、前記アナログ／ディジタル変換部における各チャンネルの信号変換特性を示す第二の変換特性パラメータ群が予め記憶されている第二の変換特性記憶部と、を備え、前記ディジタル演算処理部が、前記アナログ／ディジタル変換部からディジタル入力した前記監視信号が重畳された前記アナログ信号のなかから、前記監視信号の周波数成分を分離抽出するとともに、当該監視信号に重畳されている前記第一の変換特性パラメータ群を復号化して取得する重畳データ取得手段と、取得した前記第一の変換特性パラメータ群と、前記第二の変換特性記憶部から読み込んだ前記第二の変換特性パラメータ群とを用いて、前記監視信号の周波数成分が除去されたのちのアナログ信号を補正する入力データ補正手段と、を備えるものとした。 In order to achieve the above object, the present invention provides an analog input comprising an input conversion unit and an analog / digital conversion unit for converting an input analog signal indicating an electric quantity of a power system into digital data and inputting it. A digital protection relay having a circuit and a digital arithmetic processing unit for executing a predetermined protection relay operation, wherein the input conversion unit includes an input transformer for each channel for inputting the input analog signal; and A first conversion characteristic storage unit in which a first conversion characteristic parameter group indicating signal conversion characteristics of each channel is stored in advance, and monitoring of harmonics superimposed on the input analog signal of each channel by the input transformer The first conversion characteristic parameter group read from the first conversion characteristic storage unit is encoded and superimposed on the signal. Superimposing means, and the analog / digital conversion unit removes unnecessary frequency components from the analog signals of the respective channels on which the monitoring signal input from the input conversion unit is superimposed, A digital conversion circuit for converting into digital data by sampling at a period, and a second conversion characteristic storage in which a second conversion characteristic parameter group indicating a signal conversion characteristic of each channel in the analog / digital conversion unit is stored in advance And the digital arithmetic processing unit separates and extracts the frequency component of the monitoring signal from the analog signal superimposed with the monitoring signal digitally input from the analog / digital conversion unit, and The first conversion characteristic parameter group superimposed on the monitoring signal is decoded and acquired. Using the superimposed data acquisition means, the acquired first conversion characteristic parameter group, and the second conversion characteristic parameter group read from the second conversion characteristic storage unit, the frequency component of the monitoring signal is And an input data correction unit for correcting the analog signal after the removal.

本発明によれば、変換特性パラメータを伝送するための追加の信号ケーブルが不要であり、入力変換部が故障した場合には代替品に交換するだけで自動的に適切な補正演算を実行可能なディジタル保護リレーを提供することができる。 According to the present invention, there is no need for an additional signal cable for transmitting the conversion characteristic parameter, and when the input conversion unit breaks down, it is possible to automatically execute an appropriate correction operation simply by replacing it with a replacement product. A digital protection relay can be provided.

本発明の実施形態に係るディジタル保護リレーの機能ブロック図である。It is a functional block diagram of the digital protection relay which concerns on embodiment of this invention. アナログ入力回路の詳細構成を示す接続構成図である。It is a connection block diagram which shows the detailed structure of an analog input circuit. 第一の変換特性パラメータ群の構成及びデータ例である。It is a structure and data example of a 1st conversion characteristic parameter group. 監視信号生成部の回路構成例である。It is a circuit structural example of the monitoring signal production | generation part. 監視信号変調部の回路構成例である。3 is a circuit configuration example of a monitoring signal modulation unit. 監視信号上に変換特性パラメータ群を符号化した例である。This is an example in which a conversion characteristic parameter group is encoded on a monitoring signal. ディジタル演算処理部の機能構成図である。It is a functional block diagram of a digital arithmetic processing part. ディジタル演算処理部の処理の流れを示すフローチャートである。It is a flowchart which shows the flow of a process of a digital arithmetic processing part.

以下、本発明を実施するための形態を、適宜図面を参照しながら詳細に説明する。
図１は、本発明の実施形態に係るディジタル保護リレーの機能ブロック図である。図１に示すように、ディジタル保護リレー１は、アナログ入力回路２、ディジタル演算処理部３、ディジタル入出力部４、警報回路５、トリップ回路６、及び整定パネル７を備えて構成されている。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings as appropriate.
FIG. 1 is a functional block diagram of a digital protection relay according to an embodiment of the present invention. As shown in FIG. 1, the digital protection relay 1 includes an analog input circuit 2, a digital arithmetic processing unit 3, a digital input / output unit 4, an alarm circuit 5, a trip circuit 6, and a settling panel 7.

アナログ入力回路２は、電力系統の電気量を計測するＣＴ（Current Transformer：変流器）及びＶＴ（Voltage Transformer：計器用変圧器）から出力される電流値及び電圧値を示すアナログ信号を入力し、それらを所定の周期でサンプリングして得られるディジタルデータをディジタル演算処理部３に引き渡す。整定パネル７は、ディジタル演算処理によって動作が決定される仮想的な保護リレーの動作パラメータを確認したり設定したりするためなどに用いられる表示部と操作部とからなる。ディジタル入出力部４は、電力系統に接続される機器の状態を示す２値信号を入力してディジタル演算処理部３に引き渡し、また、ディジタル演算処理部３から出力される２値信号を警報回路５やトリップ回路６などに中継する。ディジタル演算処理部３は、プログラム制御により不図示のＣＰＵ（Central Processing Unit）が所定の演算処理を実行することによって、電力系統の状態を監視し、事故等の発生を検出した場合は、トリップ回路６にトリップ指令を出力して遮断器８を作動させるなどの保護リレー動作を実施し電力系統の保護を行う。また、自己診断機能により自装置の異常を検出した場合には、警報回路５の出力リレーを作動させて上位装置に自装置の異常を通知する。 The analog input circuit 2 inputs an analog signal indicating a current value and a voltage value output from a CT (Current Transformer) and a VT (Voltage Transformer) that measure the amount of electricity in the power system. Then, digital data obtained by sampling them at a predetermined cycle is delivered to the digital arithmetic processing unit 3. The settling panel 7 includes a display unit and an operation unit that are used for confirming and setting operation parameters of a virtual protection relay whose operation is determined by digital arithmetic processing. The digital input / output unit 4 inputs a binary signal indicating the state of a device connected to the power system, passes it to the digital arithmetic processing unit 3, and outputs the binary signal output from the digital arithmetic processing unit 3 to an alarm circuit. Relay to 5 or trip circuit 6. The digital arithmetic processing unit 3 monitors the state of the electric power system by executing a predetermined arithmetic processing by a CPU (Central Processing Unit) (not shown) by program control, and detects the occurrence of an accident or the like. A protection relay operation such as outputting a trip command to 6 to activate the circuit breaker 8 is performed to protect the power system. When an abnormality of the own device is detected by the self-diagnosis function, the output relay of the alarm circuit 5 is activated to notify the host device of the abnormality of the own device.

図２は、アナログ入力回路２の詳細構成を示す接続構成図である。図２に示すように、アナログ入力回路２は、入力変換部２１とアナログ／ディジタル変換部２２とから構成されている。入力変換部２１には、ｎ個（チャンネル）の入力電気量Ｉ_１〜Ｉ_ｎを入力するためのｎ個の入力トランス２１１を備える。ディジタルリレーユニット１０に搭載されているアナログ／ディジタル変換部２２には、ｎ個（チャンネル）のアナログフィルタ２２１びサンプルホールド回路２２２と、サンプルホールド回路２２２から出力されるｎチャンネルの信号を時分割多重化して出力するマルチプレクサ２２３と、時分割多重化されたアナログ信号をディジタルデータに変換するＡ／Ｄ（Analog to Digital）変換器２２４とを備えて構成されている。また、入力変換部２１とディジタルリレーユニット１０との間は、アナログ信号線ａ_１〜ａ_ｎによって接続されている。 FIG. 2 is a connection configuration diagram showing a detailed configuration of the analog input circuit 2. As shown in FIG. 2, the analog input circuit 2 includes an input conversion unit 21 and an analog / digital conversion unit 22. The input converter 21 has n input transformer 211 for inputting an input electrical quantity _I 1 ~I _n n (channels). The analog / digital conversion unit 22 mounted in the digital relay unit 10 includes n (channel) analog filters 221 and a sample hold circuit 222, and an n channel signal output from the sample hold circuit 222 is time-division multiplexed. And an A / D (Analog to Digital) converter 224 that converts time-division multiplexed analog signals into digital data. Also, between the input converter 21 and the digital relay unit 10 is connected by analog signal lines a ₁ ~a _n.

入力変換部２１に備えるそれぞれの入力トランス２１１の一次側は、入力電気量Ｉ_１〜Ｉ_ｎを入力するためのコイルと、監視信号変調部２１２から出力される監視信号Ｍ_１〜Ｍ_ｎを入力するためのコイルとから構成されており、これらの２つの信号を合成した信号が二次側のアナログ信号線ａ_１〜ａ_ｎに出力される。 The primary side of each of the input transformer 211 provided to the input conversion unit 21, an input coil for inputting an input electrical quantity _I 1 ~I _n, the monitoring signal _M 1 ~M _n output from the monitoring signal modulator 212 a coil for being composed, the signal acquired by combining these two signals is output to the analog signal line a ₁ ~a _n of secondary side.

このアナログ信号線ａ_１〜ａ_ｎに出力された信号は、アナログフィルタ２２１によって折り返し誤差等の不要な周波数成分が除去されたのちに、サンプルホールド回路２２２に入力され、各サンプルホールド回路２２２によって所定のサンプリング周期で抽出された信号レベルに保持された信号が、マルチプレクサ２２３によってチャンネル順にＡ／Ｄ変換器２２４へ選択入力され、ディジタル演算処理部３は、Ａ／Ｄ変換器２２４から出力される信号レベルを示すディジタルデータを順次取り込むことで、すべてのチャンネルに入力されるアナログ信号を順次サンプリングしたディジタルの時系列データを取得する。 Predetermined signal outputted to the analog signal line a ₁ ~a _n is, after unnecessary frequency components such as aliasing error is removed by the analog filter 221, is input to the sample-and-hold circuit 222, by the respective sample and hold circuits 222 The signal held at the signal level extracted in the sampling period is selected and input to the A / D converter 224 in the order of channels by the multiplexer 223, and the digital arithmetic processing unit 3 outputs the signal output from the A / D converter 224. Digital time-series data obtained by sequentially sampling analog signals input to all channels is acquired by sequentially acquiring digital data indicating levels.

ところで、これらアナログ入力回路２を構成している入力トランス２１１やアナログフィルタ２２１等に用いられるアナログ入力回路素子には個体差が存在するため、保護リレー演算を高精度に実行するためには、入力チャンネル毎の特性に応じて入力データの誤差を適切に補正する必要がある。そこで、予め計測して求めた入力変換部２１の変換特性パラメータ群（第一の変換特性パラメータ群）と、アナログ／ディジタル変換部２２の変換特性パラメータ群（第二の変換特性パラメータ群）とを、それぞれ第一の変換特性記憶部２１３と第二の変換特性記憶部２２５とに記憶させておく。そして、補正手段としてのディジタル演算処理部３が、これらの値を用いて算出した補正パラメータを用いて各入力チャンネルの入力データの誤差を補正する。 By the way, since there are individual differences in the analog input circuit elements used in the input transformer 211, the analog filter 221 and the like constituting the analog input circuit 2, in order to execute the protection relay calculation with high accuracy, It is necessary to appropriately correct the input data error according to the characteristics of each channel. Therefore, a conversion characteristic parameter group (first conversion characteristic parameter group) of the input conversion unit 21 obtained by measurement in advance and a conversion characteristic parameter group (second conversion characteristic parameter group) of the analog / digital conversion unit 22 are obtained. These are stored in the first conversion characteristic storage unit 213 and the second conversion characteristic storage unit 225, respectively. Then, the digital arithmetic processing unit 3 as correction means corrects the error of the input data of each input channel using the correction parameter calculated using these values.

ここで、図２に示すように、ディジタル演算処理部３と第二の変換特性記憶部２２５とは同一のディジタルリレーユニット１０内に搭載されるので、その間のデータ伝送路の確保は容易であるが、第一の変換特性記憶部２１３はディジタル演算処理部３とは異なるユニット内に搭載されるので、通常であれば、その間でデータ伝送を行うための特別な信号ケーブルを追加して敷設する必要がある。 Here, as shown in FIG. 2, since the digital arithmetic processing unit 3 and the second conversion characteristic storage unit 225 are mounted in the same digital relay unit 10, it is easy to secure a data transmission path therebetween. However, since the first conversion characteristic storage unit 213 is mounted in a unit different from the digital arithmetic processing unit 3, normally, a special signal cable for performing data transmission between them is additionally installed. There is a need.

しかし、本発明では、入力変換部２１とディジタルリレーユニット１０との間で入力アナログ信号を伝送するための既設のアナログ信号線ａ_１〜ａ_ｎを用いたデータ伝送を可能とすることにより、そのような特別な信号ゲーブルの追加を不要とした。 However, in the present invention, by enabling the data transmission using the existing analog signal lines a ₁ ~a _n for transmitting an input analog signal between the input converter 21 and the digital relay unit 10, the It was not necessary to add a special signal gable.

具体的には、入力変換部２１に、入力トランス２１１によって各入力アナログ信号Ｉ_１〜Ｉ_ｎに重畳される高調波の監視信号Ｍ_１〜Ｍ_ｎ上に変換特性記憶部２１３に記憶されている第一の変換特性パラメータ群のデータを符号化して重畳させる監視信号変調部２１２を備え、ディジタル演算処理部３にて入力したディジタルデータからこれらの監視信号成分を分離抽出し、さらにその監視信号成分に重畳されているデータを復号化することで前記第一の変換特性パラメータ群のデータを取得するものとした。 More specifically, the input conversion unit 21, stored in the conversion characteristic storage unit 213 on the monitor signal _M 1 ~M _n harmonics superimposed on the input analog signal _I 1 ~I _n by the input transformer 211 A monitoring signal modulation unit 212 that encodes and superimposes data of the first conversion characteristic parameter group is provided, and these monitoring signal components are separated and extracted from the digital data input by the digital arithmetic processing unit 3, and the monitoring signal components are further extracted. The data of the first conversion characteristic parameter group is obtained by decoding the data superimposed on.

図３は、第一の変換特性記憶部２１３に記憶される第一の変換特性パラメータ群の構成及びデータ例である。本例では、アドレス０に、データの先頭を識別するための特定パターンであるプリアンブル（ｄ_０）が格納され、アドレス１とアドレス２とに、入力変換部２１におけるチャンネル１のゲイン（ｄ_１）と位相差（ｄ_２）とが格納され、以下同様にチャンネルｎまでの各入力チャンネルのゲインと位相差とが順番に格納され、最終アドレスにはデータエラーチェック用の検査データであるＣＲＣ（Cyclic Redundancy Check）データが格納されている。図示は省略するが、第二の変換特性記憶部２２５に記憶される第二の変換特性パラメータ群についても、プリアンブルとＣＲＣデータとが省かれる点を除いて図３と同様な構成を有する。 FIG. 3 shows a configuration and data example of the first conversion characteristic parameter group stored in the first conversion characteristic storage unit 213. In this example, a preamble (d ₀ ), which is a specific pattern for identifying the head of data, is stored at address ₀ , and the gain (d ₁ ) of channel 1 in the input conversion unit 21 is stored at address 1 and address 2. And the phase difference (d ₂ ) are stored, and similarly, the gain and phase difference of each input channel up to channel n are stored in order, and the CRC (Cyclic) which is test data for data error check is stored at the final address. Redundancy Check) data is stored. Although not shown, the second conversion characteristic parameter group stored in the second conversion characteristic storage unit 225 also has the same configuration as that of FIG. 3 except that the preamble and CRC data are omitted.

図４は、入力変換部２１に備える監視信号生成部２１４の回路構成例である。この回路は、メモリ４３に記憶されている監視信号波形（例えば、サインカーブ）のディジタルデータを順次読み出してＤ／Ａ（Digital to Analog)変換器４４によってアナログ信号に変換することによって、任意波形の監視信号Ｍ_０を生成することができる。 FIG. 4 is a circuit configuration example of the monitoring signal generation unit 214 included in the input conversion unit 21. This circuit sequentially reads out digital data of a monitoring signal waveform (for example, a sine curve) stored in the memory 43 and converts it into an analog signal by a D / A (Digital to Analog) converter 44, whereby an arbitrary waveform is obtained. it is possible to generate a monitoring signal M _0.

発振器４１は、例えば水晶発振器であり、生成する監視信号Ｍ_０の周波数の例えば１６倍もしくは３２倍の周波数のクロック信号を出力する。カウンタ４２は、このクロック信号により１ずつカウントアップした値を２進数でデータ出力する。例えば、出力ビット数が８のカウンタであれば、０から２５５までの２５６個のデータが順次出力される。このカウンタ４２からのデータ出力はメモリ４３のアドレス入力に接続されており、メモリ４３に記憶されている監視信号波形のディジタルデータがアドレス０から順番に１つずつ読み出され、２進数でデータ出力される。Ｄ／Ａ変換器４４は、メモリ４３から読み出されたディジタルデータを入力し、対応するアナログ電圧信号に変換して監視信号Ｍ_０を出力する。なお、必要な場合には出力を平滑化する平滑回路を設けるとよい。 Oscillator 41 is a crystal oscillator, and outputs a clock signal of the monitoring signal frequency of, for example, 16 times or 32 times the frequency of the M ₀ to be generated. The counter 42 outputs the value counted up by 1 with this clock signal in binary. For example, if the counter has 8 output bits, 256 data from 0 to 255 are sequentially output. The data output from the counter 42 is connected to the address input of the memory 43, and the digital data of the monitoring signal waveform stored in the memory 43 is read one by one in order from the address 0, and the data is output in binary number. Is done. D / A converter 44 receives the digital data read out from the memory 43, converts it into a corresponding analog voltage signal to output a monitor signal M _0. If necessary, a smoothing circuit for smoothing the output may be provided.

例えば、クロック信号の周波数が監視信号Ｍ_０の１６倍の周波数である場合には、１６個のデータによって１サイクル分の波形が生成されることになるので、１６サイクル分の波形データをメモリ４３に予め記憶させておく。同様に、クロック信号の周波数が監視信号Ｍ_０の３２倍の周波数である場合には、３２個のデータによって１サイクル分の波形が生成されることになるので、８サイクル分の波形データをメモリ４３に記憶させておく。 For example, when the frequency of the clock signal is 16 times the frequency of the monitoring signal M ₀ , the waveform for one cycle is generated by 16 pieces of data, and therefore the waveform data for 16 cycles is stored in the memory 43. In advance. Similarly, when the frequency of the clock signal is 32 times the frequency of the monitoring signal M _0, it means that the 32 data waveform of one cycle is generated, the memory waveform data of 8 cycles 43 is stored.

図５は、入力変換部２１に備える監視信号変調部２１２の回路構成例である。この回路は、変換特性記憶部２１３に予め記憶されているｎビット構成の第一の変換特性パラメータ群（図３）のデータを順次読み出し、それらのデータを構成する各ビットの値を対応する監視信号Ｍ_１〜Ｍ_ｎ上に順次位相変調して出力する。 FIG. 5 is a circuit configuration example of the monitoring signal modulation unit 212 provided in the input conversion unit 21. This circuit sequentially reads data of a first conversion characteristic parameter group (FIG. 3) having an n-bit configuration stored in advance in the conversion characteristic storage unit 213, and monitors the value of each bit constituting the data correspondingly. The signals are sequentially phase-modulated and output on the signals M _{1 to} M _n .

位相反転回路５１は、入力される監視信号生成部２１４から入力される監視信号Ｍ_０の位相を反転させた監視信号Ｗ_０を生成して出力する。タイマ５２は、所定の周期で変調動作を実行させるためのインターバルタイマであり、設定された所定の時間が経過する毎にカウンタ５３を作動させるための所定時間幅のパルス信号を出力する。カウンタ５３は、タイマ５２から出力されるパルス信号がオンとなった時点から監視信号Ｍ_０のサイクル数のカウントを開始し、１ずつカウントアップした値を２進数でデータ出力する。例えば、出力ビット数が８のカウンタであれば、タイマ５２からのパルス信号がオンとなってからオフとなるまでの間、０から２５５までのデータが順次出力される。このカウンタ５３からのデータ出力は変換特性記憶部２１３のアドレス入力に接続されており、変換特性記憶部２１３に記憶されている変換特性パラメータ群（図３）のデータがアドレス０から順番に１つずつ読み出され、２進数でデータ出力される。なお、変換特性記憶部２１３のアドレス０から始まる有意なデータ（最後はＣＲＣデータ）以降のデータはすべてゼロに設定されているので、タイマ５２からのパルス信号がオフとなってカウントアップが停止したのちの出力データは次のカウントアップが開始されるまでゼロに維持される。 The phase inversion circuit 51 generates and outputs a monitoring signal W ₀ obtained by inverting the phase of the monitoring signal M ₀ input from the input monitoring signal generation unit 214. The timer 52 is an interval timer for causing a modulation operation to be executed at a predetermined period, and outputs a pulse signal having a predetermined time width for operating the counter 53 every time a set predetermined time elapses. The counter 53 starts counting the number of cycles of the monitoring signal M ₀ from the time when the pulse signal output from the timer 52 is turned on, and outputs the value counted up by 1 as a binary number. For example, if the output bit number is a counter of 8, data from 0 to 255 are sequentially output from when the pulse signal from the timer 52 is turned on to when it is turned off. The data output from the counter 53 is connected to the address input of the conversion characteristic storage unit 213, and the data of the conversion characteristic parameter group (FIG. 3) stored in the conversion characteristic storage unit 213 is one in order from the address 0. It is read out one by one and data is output in binary. In addition, since significant data starting from address 0 of the conversion characteristic storage unit 213 (data at the end is CRC data) and thereafter are all set to zero, the pulse signal from the timer 52 is turned off and the count-up is stopped. Later output data is maintained at zero until the next count-up is started.

セレクタ回路５４は、変換特性記憶部２１３から読み出されたｎビット構成データの各ビット値を、監視信号Ｍ_０とその位相が反転した監視信号Ｗ_０とに符号化する。具体的には、変換特性記憶部２１３から読み出された各データの１ビット目の値を監視信号Ｍ_１に、２ビット目の値を監視信号Ｍ_２に、ｎビット目の値を監視信号Ｍ_ｎにそれぞれ符号化して出力し、このとき各ビットの値が１であれば監視信号Ｍ_０を、０であれば監視信号Ｗ_０を選択出力する。 The selector circuit 54 encodes each bit value of the n-bit configuration data read from the conversion characteristic storage unit 213 into the monitoring signal M ₀ and the monitoring signal W ₀ whose phase is inverted. More specifically, the monitor signal M ₁ the value of 1 bit of the data read from the conversion characteristic storing unit 213, the value of the second bit to the monitor signal M _2, monitor signal values of n-th bit each and outputs the encoded M _n, the value of each bit at this time is the monitoring signal M ₀ if 1, selectively outputs the monitoring signal W ₀ if 0.

図６は、入力変換部２１において入力トランス２１１によって各チャンネルの入力アナログ信号Ｉ_１〜Ｉ_ｎに重畳される監視信号Ｍ_１〜Ｍ_ｎの信号波形の例を示したものである。横軸は時間の経過を表し、図の左側から右側の方向に時刻が進んでいるものとする。また、縦軸は重畳される監視信号の信号レベル（例えば、電圧）を表している。 6, the input transformer 211 in the input conversion unit 21 illustrates an example of a signal waveform of the monitoring signal _M 1 ~M _n is superimposed on the input analog signal _I 1 ~I _n for each channel. The horizontal axis represents the passage of time, and it is assumed that the time advances from the left side to the right side of the figure. The vertical axis represents the signal level (for example, voltage) of the superposed monitoring signal.

この例は、時刻ｔに監視信号Ｍ_１〜Ｍ_ｎへの変換特性パラメータ群（図３）の符号化が開始された場合を示している。時刻ｔに至るまでの期間では全ビットが０のデータが符号化されており、監視信号Ｍ_１〜Ｍ_ｎはすべて同一波形の信号となっている（監視信号Ｍ_０が選択出力されている）。 This example shows a case where encoding of the conversion characteristic parameter group (FIG. 3) to the monitoring signals M _{1 to} M _n is started at time t. In the period up to time t, data in which all the bits are 0 is encoded, and the monitoring signals M _{1 to} M _n are all signals having the same waveform (the monitoring signal M ₀ is selectively output). .

変換特性パラメータ群の符号化が開始される時刻ｔにおいては、図３の先頭のプリアンブル（ｄ_０）の符号化が開始される。ここでは、プリアンブルのデータパターンは全ビットが１であるものとすると、時刻ｔにおいて各監視信号Ｍ_１〜Ｍ_ｎの波形が位相反転する（監視信号Ｗ_０が選択出力される）ので、これらの監視信号を分離抽出したディジタル演算処理部３は、この位相反転を検出することによって変換特性パラメータ群の符号化が開始されたことを認識する。なお、各信号波形の上部に付した「ｄ_０（１）」などの記号の括弧内の値は、図３に示した該当データのビット位置を表しており、下部に付した「１」または「０」は該当するビットの値を表している。 At time t when encoding of the conversion characteristic parameter group is started, encoding of the first preamble (d ₀ ) in FIG. 3 is started. Here, _assuming that all bits of the preamble data pattern are 1, the waveforms of the monitoring signals M _{1 to} M _n are inverted in phase at the time t (the monitoring signal W ₀ is selectively output). The digital arithmetic processing unit 3 that has separated and extracted the monitoring signal recognizes that the encoding of the conversion characteristic parameter group has been started by detecting this phase inversion. The value in parentheses of symbols such as “d ₀ (1)” attached to the upper part of each signal waveform represents the bit position of the corresponding data shown in FIG. 3, and “1” or “ “0” represents the value of the corresponding bit.

監視信号Ｍ_１には、図３に示した変換特性パラメータ群を構成する各データの１ビット目の値がアドレス０から順番に各サイクル毎に符号化され、同様に監視信号Ｍ_ｎには、ｎビット目の値がアドレス０から順番に符号化される。つまり、アドレス０のプリアンブルｄ_０が１サイクル目、アドレス１のチャンネル１のゲインｄ_１が２サイクル目、アドレス２のチャンネル１の位相差ｄ_２が３サイクル目、・・・というように各サイクル毎に順番に各データが符号化され、最後のＣＲＣデータが符号化されて一連の変換特性パラメータ群の符号化処理が完了し、その後は再び元の全ビットが０の状態に戻ることになる。 The monitor signal M _1, the value of the first bit of each data constituting the conversion characteristic parameter group shown in FIG. 3 is encoded in each cycle in order from the address 0, the same monitoring signal M _n, The value of the nth bit is encoded sequentially from address 0. That is, the preamble d _{0 of} address 0 is the first cycle, the gain d ₁ of channel 1 of address ₁ is the second cycle, the phase difference d ₂ of channel 1 of address ₂ is the third cycle, and so on. Each data is encoded in turn, the last CRC data is encoded, a series of conversion characteristic parameter group encoding processing is completed, and then all the original bits return to the state of 0 again. .

図５を用いて説明したように、このような符号化処理は、監視信号変調部２１２が備えるタイマ５２から出力されるパルス信号によって一定の周期で繰り返し実行されるので、例えばデータエラーが生じた場合は、その回に受信した一連のデータを読み飛ばして次に受信した正常データを用いることができる。 As described with reference to FIG. 5, such an encoding process is repeatedly executed at a constant period by a pulse signal output from the timer 52 included in the monitoring signal modulation unit 212. For example, a data error has occurred. In this case, it is possible to skip the series of data received at that time and use the normal data received next.

図７は、ディジタル演算処理部３の機能構成図である。図７に示すように、ディジタル演算処理部３は、監視信号抽出部３１、警報出力部３２、重畳データ取得部３３、補正パラメータ算出部３４、入力データ補正部３５、保護リレー演算部３６の各処理機能と、記憶部３０とを備えて構成される。記憶部３０には、入力データの補正に用いられる入力変換部の変換特性パラメータ群、アナログ／ディジタル変換部の変換特性パラメータ群及び補正パラメータ群が記憶される。 FIG. 7 is a functional configuration diagram of the digital arithmetic processing unit 3. As shown in FIG. 7, the digital arithmetic processing unit 3 includes a monitoring signal extraction unit 31, an alarm output unit 32, a superimposition data acquisition unit 33, a correction parameter calculation unit 34, an input data correction unit 35, and a protection relay calculation unit 36. A processing function and a storage unit 30 are provided. The storage unit 30 stores a conversion characteristic parameter group of the input conversion unit, a conversion characteristic parameter group of the analog / digital conversion unit, and a correction parameter group used for correcting the input data.

監視信号抽出部３１は、アナログ／ディジタル変換部２２に備えるＡ／Ｄ変換器２２４からディジタル入力した各チャンネルの入力信号のなかから、所定の監視信号の周波数成分を分離抽出し、重畳データ取得部３３に引き渡す。このとき、あるチャンネルの監視信号成分が検出されなかった場合には、入力チャンネルの異常を警報出力部３２に通知する。 The monitoring signal extraction unit 31 separates and extracts a frequency component of a predetermined monitoring signal from the input signals of each channel digitally input from the A / D converter 224 provided in the analog / digital conversion unit 22, and obtains a superimposed data acquisition unit. Hand over to 33. At this time, if the monitoring signal component of a certain channel is not detected, the alarm output unit 32 is notified of the abnormality of the input channel.

警報出力部３２は、監視信号抽出部３１から入力チャンネルの異常が通知された場合に加え、自己診断機能によって自装置の異常が検出された場合に、警報回路５の出力リレーを作動させることにより、上位装置に自装置の異常を通知する。 The alarm output unit 32 operates the output relay of the alarm circuit 5 when the abnormality of the own device is detected by the self-diagnosis function in addition to the case where the abnormality of the input channel is notified from the monitoring signal extraction unit 31. The host device is notified of the abnormality of its own device.

重畳データ取得部３３は、各チャンネルの監視信号Ｍ_１〜Ｍ_ｎ上に符号化されたビットデータを復号化し、復号化したｎ個のビットデータを連結することによって変換特性パラメータ群のデータを再構成して不図示の受信バッファに一時記憶させる。また、一連のデータの受信が完了したらＣＲＣデータを用いてデータエラーの有無をチェックし、エラーがなければそれら一連のデータを入力変換部の変換特性パラメータ群として記憶部３０に記憶させる。 The superimposition data acquisition unit 33 decodes the bit data encoded on the monitoring signals M _{1 to} M _{n of} each channel and reconstitutes the data of the conversion characteristic parameter group by concatenating the n pieces of decoded bit data. It is configured and temporarily stored in a reception buffer (not shown). Further, when reception of a series of data is completed, the presence or absence of a data error is checked using CRC data. If there is no error, the series of data is stored in the storage unit 30 as a conversion characteristic parameter group of the input conversion unit.

補正パラメータ算出部３４は、所定の周期で第二の変換特性記憶部２２５に記憶されている第二の変換特性パラメータ群を読み出して記憶部３０にアナログ／ディジタル変換部の変換特性パラメータ群として記憶させるとともに、記憶部３０に記憶されている入力変換部及びＡ／Ｄ変換部の変換特性パラメータ群を用いて各チャンネルの入力データを補正するための補正パラメータ群を算出して記憶部３０に記憶させる。例えば、あるチャンネルの入力変換部のゲインがＧ_Ａ、アナログ／ディジタル変換部のゲインがＧ_Ｂであるとき、本来得られるべき入力ゲインＧとの比であるＧ／（Ｇ_Ａ×Ｇ_Ｂ）をゲインの補正パラメータとして算出する。また、あるチャンネルの入力変換部の位相差がＤ_Ａ、アナログ／ディジタル変換部の位相差がＤ_Ｂであるとき、−（Ｄ_Ａ＋Ｄ_Ｂ）を位相の補正パラメータとして算出する。 The correction parameter calculation unit 34 reads out the second conversion characteristic parameter group stored in the second conversion characteristic storage unit 225 at a predetermined period and stores it in the storage unit 30 as the conversion characteristic parameter group of the analog / digital conversion unit. In addition, a correction parameter group for correcting input data of each channel is calculated and stored in the storage unit 30 using the conversion characteristic parameter group of the input conversion unit and the A / D conversion unit stored in the storage unit 30. Let For example, the gain G _A of the input conversion unit of a _channel, when the gain of the analog / digital converter unit is G _B, a G / (G _A × G _B) which is the ratio of the input gain G should originally obtained Calculated as a gain correction parameter. The phase difference between the input conversion unit of a channel when D _{A phase} difference of the analog / digital converter unit is _{_{D B, - (D A +}} D B) is calculated as the correction parameter of the phase.

入力データ補正部３５は、監視信号抽出部３１によって監視信号成分が除去された各チャンネルの入力データに対して、補正パラメータ算出部３４によって算出された補正パラメータ群を適用することで入力データの補正を行う。保護リレー演算部３６は、入力データ補正部３５によって補正された入力データを用いて所定の保護リレー演算を実行する。 The input data correction unit 35 corrects the input data by applying the correction parameter group calculated by the correction parameter calculation unit 34 to the input data of each channel from which the monitoring signal component has been removed by the monitoring signal extraction unit 31. I do. The protection relay calculation unit 36 performs a predetermined protection relay calculation using the input data corrected by the input data correction unit 35.

図８は、ディジタル演算処理部３の処理の流れを示すフローチャートである。以下、図８のフローチャートに沿ってディジタル演算処理部３の動作について詳しく説明する。 FIG. 8 is a flowchart showing the flow of processing of the digital arithmetic processing unit 3. Hereinafter, the operation of the digital arithmetic processing unit 3 will be described in detail with reference to the flowchart of FIG.

まずステップＳ１にて、ディジタル演算処理部３は、Ａ／Ｄ変換器２２４から各チャンネルの入力信号を所定の周期でサンプリングしたディジタルデータを入力する。次に、ステップＳ２にて、監視信号抽出部３１は、所定の高調波の監視信号を抽出するディジタルフィルタリング演算を実行することにより、それまでに入力したディジタルデータ群を用いて各チャンネルの監視信号成分を分離抽出する。 First, in step S1, the digital arithmetic processing unit 3 inputs digital data obtained by sampling the input signal of each channel from the A / D converter 224 at a predetermined cycle. Next, in step S2, the monitoring signal extraction unit 31 executes a digital filtering operation for extracting a monitoring signal of a predetermined harmonic, thereby using each digital data group input so far to monitor each channel. Separate and extract components.

次に、ステップＳ３では、重畳データ取得部３３は、監視信号抽出部３１によって分離抽出された各チャンネルの監視信号成分にデータが重畳されているか否かを判定し、データが重畳されている場合は（ステップＳ３で「Ｙｅｓ」）ステップＳ４に処理を進め、データが重畳されていない場合は（ステップＳ３で「Ｎｏ」）ステップＳ９に処理を進める。このとき、重畳データ取得部３３は、図６を用いて説明したように、データの開始を示すプリアンブルを検出してから所定量のデータを受信してＣＲＣデータを受信するまでの期間はデータが重畳されているものと判定し、ステップＳ４にて、各チャンネルの監視信号成分の位相を判定することで重畳されているデータを復号化し、複合化した重畳データを受信バッファに一時保管する。 Next, in step S3, the superimposition data acquisition unit 33 determines whether or not data is superimposed on the monitoring signal component of each channel separated and extracted by the monitoring signal extraction unit 31, and the data is superimposed. (“Yes” in step S3), the process proceeds to step S4, and if data is not superimposed (“No” in step S3), the process proceeds to step S9. At this time, as described with reference to FIG. 6, the superimposed data acquisition unit 33 receives the predetermined amount of data after detecting the preamble indicating the start of data and receives the CRC data during the period of time. In step S4, the data superimposed is decoded by determining the phase of the monitoring signal component of each channel, and the combined superimposed data is temporarily stored in the reception buffer.

続くステップＳ５では、重畳データ取得部３３は、データ終了か否かを判定する。ＣＲＣデータまでの所定量のデータの受信が完了した場合はデータ終了と判定し（ステップＳ５で「Ｙｅｓ」）、ステップＳ６に処理を進め、そうでなければ（ステップＳ５で「Ｎｏ」）、ステップＳ９に処理を進める。 In subsequent step S <b> 5, the superimposed data acquisition unit 33 determines whether or not the data is finished. If reception of a predetermined amount of data up to the CRC data is completed, it is determined that the data is finished ("Yes" in step S5), the process proceeds to step S6, otherwise ("No" in step S5), step The process proceeds to S9.

ステップＳ６では、重畳データ取得部３３は、受信バッファに一時保管した一連のデータとＣＲＣデータとを照合することでデータエラーの有無を判定し、データエラーがあれば（ステップＳ６で「Ｙｅｓ」）、エラーとなった一連のデータを読み飛ばして処理を続けるためにステップＳ９に処理を進め、データエラーがなければ（ステップＳ６で「Ｎｏ」）、ステップＳ７に処理を進める。 In step S6, the superimposed data acquisition unit 33 determines whether or not there is a data error by comparing a series of data temporarily stored in the reception buffer with the CRC data, and if there is a data error (“Yes” in step S6). The process proceeds to step S9 to skip the series of data in error and continue the process. If there is no data error (“No” in step S6), the process proceeds to step S7.

ステップＳ７では、重畳データ取得部３３は、受信バッファに一時保管されている一連のデータのなかから、受信した変換特性パラメータ（図３参照）を読み込んで記憶部３０に記憶されている入力変換部の変換特性パラメータ群のデータを更新し、続くステップＳ８にて、補正パラメータ算出部３４は、更新された入力変換部の変換特性パラメータ群を用いて各チャンネルの新たな補正パラメータ群を算出し、算出した補正パラメータ群を記憶部３０に記憶させてデータを更新する。 In step S7, the superimposed data acquisition unit 33 reads the received conversion characteristic parameter (see FIG. 3) from the series of data temporarily stored in the reception buffer, and stores the input conversion unit stored in the storage unit 30. In step S8, the correction parameter calculation unit 34 calculates a new correction parameter group for each channel using the updated conversion characteristic parameter group of the input conversion unit. The calculated correction parameter group is stored in the storage unit 30 and the data is updated.

ステップＳ９では、入力データ補正部３５は、記憶部３０に記憶されている各チャンネルの補正パラメータ群を読み出し、読み出した補正パラメータ群を用いて各チャンネルの入力データのゲインと位相とを補正する補正演算を実施する。最後に、ステップＳ１０にて、保護リレー演算部３６は、入力データ補正部３５によって補正された各チャンネルの入力データを用いて所定の保護リレー演算を実行しその結果を出力する。 In step S9, the input data correction unit 35 reads the correction parameter group of each channel stored in the storage unit 30, and corrects the gain and phase of the input data of each channel using the read correction parameter group. Perform the operation. Finally, in step S10, the protection relay calculation unit 36 executes a predetermined protection relay calculation using the input data of each channel corrected by the input data correction unit 35, and outputs the result.

以上説明したように、本実施形態によれば、入力変換部２１に備える第一の変換特性記憶部２１３に予め記憶されている各チャンネルの変換特性を、補正手段としてのディジタル演算処理部３へ、アナログ信号線ａ_１〜ａ_ｎを用いて所定の周期で伝送することができる。したがって、仮に入力変換部２１が故障してその基板を交換した場合においては、交換した新たな基板の変換特性記憶部２１３に予め記憶された変換特性パラメータ群が自動的に符号化されてディジタル演算処理部３へ送信されるため、ディジタル演算処理部３は、送信された新しい変換特性パラメータ群を用いて補正パラメータの再計算を行うことにより、即座に適切な入力データの補正を実行することができる。 As described above, according to the present embodiment, the conversion characteristics of each channel stored in advance in the first conversion characteristics storage section 213 provided in the input conversion section 21 are transferred to the digital arithmetic processing section 3 as correction means. it can be transmitted at a predetermined cycle by using an analog signal line a ₁ ~a _n. Therefore, if the input conversion unit 21 fails and the board is replaced, the conversion characteristic parameter group stored in advance in the conversion characteristic storage unit 213 of the new replaced board is automatically encoded and digitally calculated. Since it is transmitted to the processing unit 3, the digital arithmetic processing unit 3 can immediately correct the input data by recalculating the correction parameter using the transmitted new conversion characteristic parameter group. it can.

１ディジタル保護リレー
１０ディジタルリレーユニット
２アナログ入力回路
２１入力変換部
２１１入力トランス
２１２監視信号変調部（データ重畳手段）
２１３変換特性記憶部（第一の変換特性記憶部）
２１４監視信号生成部
２２アナログ／ディジタル変換部（ディジタル変換回路）
２２１アナログフィルタ（ディジタル変換回路）
２２２サンプルホールド回路（ディジタル変換回路）
２２３マルチプレクサ（ディジタル変換回路）
２２４Ａ／Ｄ変換器
２２５変換特性記憶部（第二の変換特性記憶部）
３ディジタル演算処理部（補正手段）
３０記憶部
３１監視信号抽出部
３２警報出力部
３３重畳データ取得部（重畳データ取得手段）
３４補正パラメータ算出部
３５入力データ補正部（入力データ補正手段）
３６保護リレー演算部
４ディジタル入出力部
４１発振器
４２カウンタ
４３メモリ
４４Ｄ／Ａ変換器
５警報回路
５１位相反転回路
５２タイマ
５３カウンタ
５４セレクタ回路
６トリップ回路
７整定パネル
８遮断器
ＣＴ変流器
ＶＴ計器用変圧器
Ｉ_１〜Ｉ_ｎ入力電気量（入力アナログ信号）
Ｍ_０，Ｗ_０，Ｍ_１〜Ｍ_ｎ監視信号
ａ_１〜ａ_ｎアナログ信号線 DESCRIPTION OF SYMBOLS 1 Digital protective relay 10 Digital relay unit 2 Analog input circuit 21 Input conversion part 211 Input transformer 212 Monitoring signal modulation part (data superimposition means)
213 Conversion characteristic storage unit (first conversion characteristic storage unit)
214 Monitoring Signal Generation Unit 22 Analog / Digital Conversion Unit (Digital Conversion Circuit)
221 Analog filter (digital conversion circuit)
222 Sample hold circuit (digital conversion circuit)
223 Multiplexer (Digital conversion circuit)
224 A / D converter 225 Conversion characteristic storage unit (second conversion characteristic storage unit)
3 Digital processing unit (correction means)
30 Storage Unit 31 Monitoring Signal Extraction Unit 32 Alarm Output Unit 33 Superimposition Data Acquisition Unit (Superimposition Data Acquisition Unit)
34 Correction Parameter Calculation Unit 35 Input Data Correction Unit (Input Data Correction Unit)
36 Protection Relay Operation Unit 4 Digital Input / Output Unit 41 Oscillator 42 Counter 43 Memory 44 D / A Converter 5 Alarm Circuit 51 Phase Inversion Circuit 52 Timer 53 Counter 54 Selector Circuit 6 Trip Circuit 7 Setting Panel 8 Circuit Breaker CT Current Transformer VT instrument transformer I ₁ ~I _n input electricity quantity (input analog signal)
_{_{_{M 0, W 0, M 1}}} ~M n monitoring signal a ₁ ~a _n analog signal line

Claims

An analog input circuit composed of an input conversion unit and an analog / digital conversion unit for converting an input analog signal indicating the electric quantity of the power system into digital data and inputting it, and a digital operation for executing a predetermined protection relay operation A digital protection relay having a processing unit,
The input converter is
An input transformer for each channel for inputting the input analog signal;
A first conversion characteristic storage unit in which a first conversion characteristic parameter group indicating a signal conversion characteristic of each channel in the input conversion unit is stored;
Data superimposition that encodes and superimposes the first conversion characteristic parameter group read from the first conversion characteristic storage unit on the harmonic monitoring signal superimposed on the input analog signal of each channel by the input transformer Means,
With
The analog / digital converter is
A digital conversion circuit for converting to digital data by sampling at a predetermined period after removing unnecessary frequency components from the analog signal of each channel on which the monitoring signal input from the input conversion unit is superimposed;
A second conversion characteristic storage unit in which a second conversion characteristic parameter group indicating a signal conversion characteristic of each channel in the analog / digital conversion unit is stored in advance;
With
The digital arithmetic processing unit is:
The frequency component of the monitoring signal is separated and extracted from the analog signal superimposed with the monitoring signal digitally input from the analog / digital conversion unit, and the first conversion characteristic superimposed on the monitoring signal Superimposed data acquisition means for decoding and acquiring the parameter group;
Using the acquired first conversion characteristic parameter group and the second conversion characteristic parameter group read from the second conversion characteristic storage unit, the analog signal after the frequency component of the monitoring signal is removed Input data correction means for correcting
A digital protection relay comprising:

The digital protection relay according to claim 1,
The first conversion characteristic parameter group is:
A digital protection relay comprising a pair of a gain of each channel in the input conversion unit and a phase difference between the input analog signal of each channel in the input conversion unit.

The digital protection relay according to claim 1 or 2,
Each data constituting the first conversion characteristic parameter group is composed of the same number of bits as the channel number n of each channel in the input conversion unit,
The digital protection relay characterized in that the data superimposing means superimposes each data constituting the first conversion characteristic parameter group on n channels in a bit-expanded manner.

The digital protection relay according to claim 1 or 2,
The digital superposition relay repeats the operation of superposing the one conversion characteristic parameter group on the monitoring signal at a predetermined cycle.

The digital protection relay according to claim 1 or 2,
The first conversion characteristic parameter group is superimposed by the data superimposing means together with the inspection data for data error detection,
The superposition data acquisition means skips reading the data group when detecting an error in the data group received using the inspection data.