JP2003037576A - 送信装置および伝送装置および受信装置および信号構成 - Google Patents
送信装置および伝送装置および受信装置および信号構成Info
- Publication number
- JP2003037576A JP2003037576A JP2001222841A JP2001222841A JP2003037576A JP 2003037576 A JP2003037576 A JP 2003037576A JP 2001222841 A JP2001222841 A JP 2001222841A JP 2001222841 A JP2001222841 A JP 2001222841A JP 2003037576 A JP2003037576 A JP 2003037576A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- main data
- tmcc
- sync
- indicating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
Abstract
(57)【要約】
【課題】ＴＭＣＣの復調時に復調結果から一意に逆ＳＣ
Ｌを行うための目印位置を目印であるＢ８ｈ等特定ビッ
トを捜すことなく特定することが可能な送信装置および
伝送装置および受信装置を提供する。 【解決手段】入力データのスクランブル処理を開始する
基準タイミングと、スクランブル処理されたデータを変
調処理して主データＤｔを作成する変調処理のタイミン
グとを実質一致させ且つ該変調処理のタイミングをＴＭ
ＣＣを作成するタイミングと実質一致させてＴＭＣＣを
作成する手段を備えたことを特徴とする。
Ｌを行うための目印位置を目印であるＢ８ｈ等特定ビッ
トを捜すことなく特定することが可能な送信装置および
伝送装置および受信装置を提供する。 【解決手段】入力データのスクランブル処理を開始する
基準タイミングと、スクランブル処理されたデータを変
調処理して主データＤｔを作成する変調処理のタイミン
グとを実質一致させ且つ該変調処理のタイミングをＴＭ
ＣＣを作成するタイミングと実質一致させてＴＭＣＣを
作成する手段を備えたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、主データＤｔと、
ヘッダ部分を示すＳＹＮＣパターンと前記主データＤｔ
の設定情報を示すビットパターンを有するＴＭＣＣとか
ら構成される信号構成の伝送信号を送信する送信装置お
よび伝送装置および受信装置および信号構成に関する。
ヘッダ部分を示すＳＹＮＣパターンと前記主データＤｔ
の設定情報を示すビットパターンを有するＴＭＣＣとか
ら構成される信号構成の伝送信号を送信する送信装置お
よび伝送装置および受信装置および信号構成に関する。
【０００２】
【従来の技術】近年、デジタル伝送の変調方式としてＯ
ＦＤＭ変調が用いられ始めている。ＯＦＤＭ変調は、多
数のキャリアを用いた伝送であり、主データの他に補助
データを送るＴＭＣＣと呼ばれるキャリアを持つ。
ＦＤＭ変調が用いられ始めている。ＯＦＤＭ変調は、多
数のキャリアを用いた伝送であり、主データの他に補助
データを送るＴＭＣＣと呼ばれるキャリアを持つ。
【０００３】主データとは、映像や音声信号であり、主
データをＭＰＥＧ処理で圧縮したトランスポートストリ
ーム（以後ＴＳと呼ぶ）のことである。数年前はアナロ
グＦＭによる方法で映像や音声を伝送していた。アナロ
グＦＭは、受信電界レベルによって映像や音声のＳＮが
変化する。電界レベルの変化が激しいマラソン等の移動
伝送においては、中継された映像は、ノイズや乱れの多
い品位の低い信号となり易かった。ＯＦＤＭ等のデジタ
ル伝送は、情報をデジタル化し、かつ、エラー訂正処理
を併用する。そのため、受信電界レベルが変化する状態
でも、エラー訂正が働く範囲であれば、同一品位の映像
を中継伝送できる。
データをＭＰＥＧ処理で圧縮したトランスポートストリ
ーム（以後ＴＳと呼ぶ）のことである。数年前はアナロ
グＦＭによる方法で映像や音声を伝送していた。アナロ
グＦＭは、受信電界レベルによって映像や音声のＳＮが
変化する。電界レベルの変化が激しいマラソン等の移動
伝送においては、中継された映像は、ノイズや乱れの多
い品位の低い信号となり易かった。ＯＦＤＭ等のデジタ
ル伝送は、情報をデジタル化し、かつ、エラー訂正処理
を併用する。そのため、受信電界レベルが変化する状態
でも、エラー訂正が働く範囲であれば、同一品位の映像
を中継伝送できる。
【０００４】電界レベルが限界値を下回る状態にまで低
下するとエラー訂正不能となり、画像伝送も不可能とな
る。この限界値は、伝送するデータ量と相反する関係に
ある。伝送量６０Ｍｂｐｓと多い、６４ＱＡＭ、畳み込
み訂正５／６モードであれば、限界ＣＮは２２ｄＢ程度
であり、受信電界の限界は約−７５ｄＢｍ以上が必要に
なる。伝送量１２Ｍｂｐｓと小さい、ＱＰＳＫ、畳み込
み訂正１／２モードであれば、限界ＣＮは６ｄＢ程度で
あり、受信電界の限界は約−８９ｄＢｍ以上で映像を伝
送できる。なお、伝送レートが低い場合は、ＭＰＥＧ処
理にて圧縮率を高める結果、画質が低下する現象も生じ
る。
下するとエラー訂正不能となり、画像伝送も不可能とな
る。この限界値は、伝送するデータ量と相反する関係に
ある。伝送量６０Ｍｂｐｓと多い、６４ＱＡＭ、畳み込
み訂正５／６モードであれば、限界ＣＮは２２ｄＢ程度
であり、受信電界の限界は約−７５ｄＢｍ以上が必要に
なる。伝送量１２Ｍｂｐｓと小さい、ＱＰＳＫ、畳み込
み訂正１／２モードであれば、限界ＣＮは６ｄＢ程度で
あり、受信電界の限界は約−８９ｄＢｍ以上で映像を伝
送できる。なお、伝送レートが低い場合は、ＭＰＥＧ処
理にて圧縮率を高める結果、画質が低下する現象も生じ
る。
【０００５】映像伝送する環境は、伝送距離や移動もし
くは固定であるかによって、様々に変化する。使用ユー
ザは、伝送する環境に応じて、伝送量を重視したり、伝
送限界を重視するかを決心し、設定モードを決定する。
くは固定であるかによって、様々に変化する。使用ユー
ザは、伝送する環境に応じて、伝送量を重視したり、伝
送限界を重視するかを決心し、設定モードを決定する。
【０００６】デジタルＦＰＵ（フィールド ピックアッ
プ ユニット）は、このような要求に応じるため、例え
ば、６４ＱＡＭ、３２ＱＡＭ、１６ＱＡＭ、ＱＰＳＫと
４種の変調設定を持つ。また、エラー訂正の強さに関連
する畳み込み比率も、例えば、なし、５／６、３／４、
２／３、１／２等の５種の訂正設定を持つ。
プ ユニット）は、このような要求に応じるため、例え
ば、６４ＱＡＭ、３２ＱＡＭ、１６ＱＡＭ、ＱＰＳＫと
４種の変調設定を持つ。また、エラー訂正の強さに関連
する畳み込み比率も、例えば、なし、５／６、３／４、
２／３、１／２等の５種の訂正設定を持つ。
【０００７】このモードは、送信側と受信側とで、同一
に設定する必要がある。なお、これらの送信側設定は、
受信側に送れば、受信側の自動設定も可能となり、復調
のモードを逐一設定する操作が不要となる。この設定を
手動でなく自動設定させるための、補助データをＴＭＣ
Ｃキャリアと呼ぶキャリアを用いて伝送する。全てにお
いて、基本となるモードに関する情報であるため、伝送
耐力の高いＢＰＳＫ変調されて伝送される。受信側はＴ
ＭＣＣキャリアの復調を行い、主データの設定モードを
求め、主データ受信部の設定モードを設定する。この機
能を用いれば、送信側の設定を変更すればそれのみで、
受信側のモード状態を自動的に変更設定できる。
に設定する必要がある。なお、これらの送信側設定は、
受信側に送れば、受信側の自動設定も可能となり、復調
のモードを逐一設定する操作が不要となる。この設定を
手動でなく自動設定させるための、補助データをＴＭＣ
Ｃキャリアと呼ぶキャリアを用いて伝送する。全てにお
いて、基本となるモードに関する情報であるため、伝送
耐力の高いＢＰＳＫ変調されて伝送される。受信側はＴ
ＭＣＣキャリアの復調を行い、主データの設定モードを
求め、主データ受信部の設定モードを設定する。この機
能を用いれば、送信側の設定を変更すればそれのみで、
受信側のモード状態を自動的に変更設定できる。
【０００８】なお、上記６４ＱＡＭ〜ＱＰＳＫ、エラー
訂正等の概要を記載した参照資料としては、映像情報メ
ディア学会誌（Ｖｏｌ.５２ Ｎｏ１１ １９８８）の
Ｐ３２〜３６等がある。
訂正等の概要を記載した参照資料としては、映像情報メ
ディア学会誌（Ｖｏｌ.５２ Ｎｏ１１ １９８８）の
Ｐ３２〜３６等がある。
【０００９】また、エネルギー拡散をしたり、伝送内容
を第３者に秘匿するため、スクランブル（以下ＳＣＬと
いう）処理が必要なケースがある。ＳＣＬは送信側と受
信側とで、同一なＳＣＬパターンでデータを正反転させ
て行う。受信側は、送信側でのＳＣＬパターン開始点
と、同タイミングでＳＣＬパターンを発生させ反正転を
行いオリジナルのデータに戻す。
を第３者に秘匿するため、スクランブル（以下ＳＣＬと
いう）処理が必要なケースがある。ＳＣＬは送信側と受
信側とで、同一なＳＣＬパターンでデータを正反転させ
て行う。受信側は、送信側でのＳＣＬパターン開始点
と、同タイミングでＳＣＬパターンを発生させ反正転を
行いオリジナルのデータに戻す。
【００１０】送信側で、この開始点の目印として１３０
５６ビット毎にＢ８ｈ等と定めた特定ワードを入れてお
く。受信側は、この目印を、１３０５６ビット周期で現
れるＢ８ｈを捜すことで、把握できる。
５６ビット毎にＢ８ｈ等と定めた特定ワードを入れてお
く。受信側は、この目印を、１３０５６ビット周期で現
れるＢ８ｈを捜すことで、把握できる。
【００１１】しかしながら、伝送路が一旦断すると、受
信側はＳＣＬの目印Ｂ８ｈを見失う。その後、伝送路が
正常に戻りＳＣＬされたデータＤｒｓが正常に出力され
ても、１３０５６ビット毎にある目印であるＢ８ｈを検
出できるまで、正常な逆ＳＣＬは行えない。
信側はＳＣＬの目印Ｂ８ｈを見失う。その後、伝送路が
正常に戻りＳＣＬされたデータＤｒｓが正常に出力され
ても、１３０５６ビット毎にある目印であるＢ８ｈを検
出できるまで、正常な逆ＳＣＬは行えない。
【００１２】また、Ｂ８ｈはデータストリーム中におい
て、唯一なコードではない。従って、ＡＢｈ、８０ｈ等
のコードが偶然並ぶと、その偶然並んだＡ「Ｂ８」０ｈ
を誤認する。
て、唯一なコードではない。従って、ＡＢｈ、８０ｈ等
のコードが偶然並ぶと、その偶然並んだＡ「Ｂ８」０ｈ
を誤認する。
【００１３】さらに、伝送路が完璧であれば上記リトラ
イを繰り返すうちに正しいＢ８ｈを再発見できる。しか
し、伝送路の状態が完璧でなくデータ中にエラーが残留
している場合、目印であるＢ８ｈのコード値が１ビット
違いのＢ９ｈ等となるケースもしばしば現れる。この場
合、１３０５６ビット周期で存在しないため、ＳＣＬの
目印と判断せず目印検出が大幅に遅れるケースもある。
イを繰り返すうちに正しいＢ８ｈを再発見できる。しか
し、伝送路の状態が完璧でなくデータ中にエラーが残留
している場合、目印であるＢ８ｈのコード値が１ビット
違いのＢ９ｈ等となるケースもしばしば現れる。この場
合、１３０５６ビット周期で存在しないため、ＳＣＬの
目印と判断せず目印検出が大幅に遅れるケースもある。
【００１４】図２２に、従来の映像信号の伝送を行う伝
送装置の構成を示す。送信側の送信装置において、映像
信号入力は、ＭＰＥＧ−ＥＮＣ７Ｍに入力され圧縮デー
タとなる。この圧縮データが主データとなる。変調モー
ド等の伝送状態情報が補助データとなる。主データであ
るＤａｔａは、ＳＣＬ器７によりスクランブルされたデ
ータＤｔｓとなる。
送装置の構成を示す。送信側の送信装置において、映像
信号入力は、ＭＰＥＧ−ＥＮＣ７Ｍに入力され圧縮デー
タとなる。この圧縮データが主データとなる。変調モー
ド等の伝送状態情報が補助データとなる。主データであ
るＤａｔａは、ＳＣＬ器７によりスクランブルされたデ
ータＤｔｓとなる。
【００１５】ＳＣＬ器７は、Ｄａｔａの２０４Ｗ（ワー
ト゛）周期に存在するコード４７ｈを４７−ＤＥＴで検出
し、１／８器７−２で、４７ｈの８回目を検出し、この
位置を基準としたパルスをＰＮ発生器７−４に送ってリ
セットし、ＳＣＬ用特定のパターンを発生させ、このＳ
ＣＬ用特定のパターンで入力Ｄａｔａを反転するスクラ
ンブル処理を行い、Ｂ８ｈ置換器７−５で、１／８器７
−２の出力により、８回目の４７ｈをＢ８ｈに置換した
出力データＤｔｓを作る。１Ｗは８ビットであるから、
１３０５６ビット毎にＢ８ｈが存在することになる。
ト゛）周期に存在するコード４７ｈを４７−ＤＥＴで検出
し、１／８器７−２で、４７ｈの８回目を検出し、この
位置を基準としたパルスをＰＮ発生器７−４に送ってリ
セットし、ＳＣＬ用特定のパターンを発生させ、このＳ
ＣＬ用特定のパターンで入力Ｄａｔａを反転するスクラ
ンブル処理を行い、Ｂ８ｈ置換器７−５で、１／８器７
−２の出力により、８回目の４７ｈをＢ８ｈに置換した
出力データＤｔｓを作る。１Ｗは８ビットであるから、
１３０５６ビット毎にＢ８ｈが存在することになる。
【００１６】データＤｔｓは、主データ変調器１に入力
され、例えば所定データ毎にマッピングされ伝送データ
Ｄｔとなる。伝送データＤｔを作成する条件である設定
データは、主データ変調器１のモード設定端子とＴＭＣ
Ｃ発生器２へ入力される。主データ変調器１は、ＴＭＣ
Ｃ発生器２からのフレームパルスに応じて変調動作を行
う。主データ変調器１で変調された出力ＤｔとＴＭＣＣ
発生器２で変調された出力ＴＭＣＣｔは、フレームパル
スを基準に動作する統合器３によって合成された後にＯ
ＦＤＭ変調され、１３０ＭＨｚを中心とした帯域約１７
ＭＨｚのマルチキャリアからなるＩＦｔ信号となる。
され、例えば所定データ毎にマッピングされ伝送データ
Ｄｔとなる。伝送データＤｔを作成する条件である設定
データは、主データ変調器１のモード設定端子とＴＭＣ
Ｃ発生器２へ入力される。主データ変調器１は、ＴＭＣ
Ｃ発生器２からのフレームパルスに応じて変調動作を行
う。主データ変調器１で変調された出力ＤｔとＴＭＣＣ
発生器２で変調された出力ＴＭＣＣｔは、フレームパル
スを基準に動作する統合器３によって合成された後にＯ
ＦＤＭ変調され、１３０ＭＨｚを中心とした帯域約１７
ＭＨｚのマルチキャリアからなるＩＦｔ信号となる。
【００１７】統合器３で生成されたＩＦｔ信号は、送信
高周波器１１ｔに送られて、マイクロ波の信号に周波数
変換され、そして電力増幅される。アンテナ１２ｔは、
該変調波を電波として送信する。
高周波器１１ｔに送られて、マイクロ波の信号に周波数
変換され、そして電力増幅される。アンテナ１２ｔは、
該変調波を電波として送信する。
【００１８】そして空間である伝送路を経由して、受信
側の受信装置の受信アンテナ１２ｒに到達した電波は、
受信高周波器１１ｒに入力される。そして、受信高周波
器１１ｒは、微弱な信号を増幅し、１３０ＭＨｚ帯の中
間周波信号ＩＦｒに変換する。このＩＦｒは分離器４に
入力される。
側の受信装置の受信アンテナ１２ｒに到達した電波は、
受信高周波器１１ｒに入力される。そして、受信高周波
器１１ｒは、微弱な信号を増幅し、１３０ＭＨｚ帯の中
間周波信号ＩＦｒに変換する。このＩＦｒは分離器４に
入力される。
【００１９】このＩＦｒ信号は、分離器４によって、主
データの成分Ｄｒと補助データの成分ＴＭＣＣｒとに分
離復調される。それぞれの信号は、主データ復調器５と
ＴＭＣＣ再生器６に入力される。ＴＭＣＣ再生器６は入
力データから抽出した情報を基に再生したフレームパル
スを主データ復調器５に送る。分離器４、主データ復調
器５は、フレームパルスを基準として復調を行う。
データの成分Ｄｒと補助データの成分ＴＭＣＣｒとに分
離復調される。それぞれの信号は、主データ復調器５と
ＴＭＣＣ再生器６に入力される。ＴＭＣＣ再生器６は入
力データから抽出した情報を基に再生したフレームパル
スを主データ復調器５に送る。分離器４、主データ復調
器５は、フレームパルスを基準として復調を行う。
【００２０】さらに、ＴＭＣＣ再生器６が抽出した各種
設定情報は、主データ復調器５のモード設定端子に入力
され、Ｄｒｓを作成する条件を決定する。主データ復調
器５の出力Ｄｒｓは、逆ＳＣＬ器８に入力される。この
逆ＳＣＬ器８は、例えば１３０５６ビット周期に存在す
るＢ８ｈのコードを８ＴＳ−ＤＥＴ器８−１で検出し、
この位置を基準に発生したパルスをリセット付ＰＮ発生
器８−４に送り、逆ＳＣＬパターン信号を発生させる。
この逆ＳＣＬパターン信号は逆ＳＣＬ演算器８−３にお
いて、Ｄｒｓ信号の反正転を行い、４７ｈ置換器８−５
で、送信側と逆のＢ８ｈを４７ｈに置き換え、スクラン
ブル前のＤａｔａを復元する。そして、ＭＰＥＧ−ＤＥ
Ｃ８Ｍで伸長して元のデータを復元する。
設定情報は、主データ復調器５のモード設定端子に入力
され、Ｄｒｓを作成する条件を決定する。主データ復調
器５の出力Ｄｒｓは、逆ＳＣＬ器８に入力される。この
逆ＳＣＬ器８は、例えば１３０５６ビット周期に存在す
るＢ８ｈのコードを８ＴＳ−ＤＥＴ器８−１で検出し、
この位置を基準に発生したパルスをリセット付ＰＮ発生
器８−４に送り、逆ＳＣＬパターン信号を発生させる。
この逆ＳＣＬパターン信号は逆ＳＣＬ演算器８−３にお
いて、Ｄｒｓ信号の反正転を行い、４７ｈ置換器８−５
で、送信側と逆のＢ８ｈを４７ｈに置き換え、スクラン
ブル前のＤａｔａを復元する。そして、ＭＰＥＧ−ＤＥ
Ｃ８Ｍで伸長して元のデータを復元する。
【００２１】なお、リセット付ＰＮ発生器７−４、８−
４は、リセットが入力されたら発生するＰＮパターンを
初期化する。なおリセットが入力されない場合、１３０
５６クロック後に自動的に前記初期化を行う。
４は、リセットが入力されたら発生するＰＮパターンを
初期化する。なおリセットが入力されない場合、１３０
５６クロック後に自動的に前記初期化を行う。
【００２２】図２３に、図２２の主データ変調器１の構
成を示す。設定データは、時間軸変換器１−１、エラー
訂正符号付加器１−２、符号化器１−３に入力され、各
部の動作モードを決定する。
成を示す。設定データは、時間軸変換器１−１、エラー
訂正符号付加器１−２、符号化器１−３に入力され、各
部の動作モードを決定する。
【００２３】時間軸変換器１−１は、入力されたＤａｔ
ａ信号に、後段処理において作成されるパリティ情報、
追加されるＴＭＣＣ情報、ＣＰ情報（同期用連続パイロ
ット信号）を挿入するための時間スペースを空ける時間
軸変換を行う。本動作は、フレーム信号を基準として、
クロック発振器１−４からのクロック信号に従い行われ
る。空き時間スペース確保のため、入力の速度よりも部
分的に早い速度で動作する。
ａ信号に、後段処理において作成されるパリティ情報、
追加されるＴＭＣＣ情報、ＣＰ情報（同期用連続パイロ
ット信号）を挿入するための時間スペースを空ける時間
軸変換を行う。本動作は、フレーム信号を基準として、
クロック発振器１−４からのクロック信号に従い行われ
る。空き時間スペース確保のため、入力の速度よりも部
分的に早い速度で動作する。
【００２４】エラー訂正符号付加器１−２は、入力され
たデータから演算を行いパリティ信号を作成し付加す
る。本動作は、フレーム信号を基準として、クロック発
振器１−４からのクロック信号に従い行われる。パリテ
ィ信号は、前段で空けた時間スペースに付加される。な
お、前段の時間軸変換処理の処理遅延時間分を考慮し、
フレーム信号入力後所定時間経過後処理を開始する。以
降の処理も前段での処理遅延を考慮の上フレーム信号を
基準として動作を開始する。
たデータから演算を行いパリティ信号を作成し付加す
る。本動作は、フレーム信号を基準として、クロック発
振器１−４からのクロック信号に従い行われる。パリテ
ィ信号は、前段で空けた時間スペースに付加される。な
お、前段の時間軸変換処理の処理遅延時間分を考慮し、
フレーム信号入力後所定時間経過後処理を開始する。以
降の処理も前段での処理遅延を考慮の上フレーム信号を
基準として動作を開始する。
【００２５】符号化器１−３は、設定データで指示され
た変調モードに応じ、入力データビットをまとめ、Ｉ軸
とＱ軸にマッピングする。６４ＱＡＭモードであれば、
入力された６ビットをひとまとめとし、８×８の６４点
の何れかに相当する信号に変換する。この６ビットのま
とめ処理も、フレーム信号を基準として行う。１６ＱＡ
Ｍモードが指定されていたら、４ビットを一まとめにし
て４×４の１６点の何れかに相当する信号に変換する。
クロック発振器１−４は、前述の各処理器に動作用の一
定周波数ＣＫを与える。
た変調モードに応じ、入力データビットをまとめ、Ｉ軸
とＱ軸にマッピングする。６４ＱＡＭモードであれば、
入力された６ビットをひとまとめとし、８×８の６４点
の何れかに相当する信号に変換する。この６ビットのま
とめ処理も、フレーム信号を基準として行う。１６ＱＡ
Ｍモードが指定されていたら、４ビットを一まとめにし
て４×４の１６点の何れかに相当する信号に変換する。
クロック発振器１−４は、前述の各処理器に動作用の一
定周波数ＣＫを与える。
【００２６】図２４に、フレーム信号とＴＭＣＣ信号
ｔ、Ｄｔの例を示す。時刻ｔ００に１６ビット程度のＳ
ＹＮＣ用特定パターンのビットを並べ、その後のｔ０１
から設定用データを配置する。ここで、フレームは、２
０４シンボルから構成されるものとして説明する。次の
フレームが開始されるｔ１０には再度ＳＹＮＣ用の特定
パターンのビットを並べ、その後のｔ１１からは設定用
情報を並べる。以後は設定情報が変わらない限りこの繰
り返しとなる。ちなみに、受信側はＳＹＮＣ用の特定コ
ードビットが定期的に現れる性質を利用して探し出し、
その後に続く設定情報を取り出す。
ｔ、Ｄｔの例を示す。時刻ｔ００に１６ビット程度のＳ
ＹＮＣ用特定パターンのビットを並べ、その後のｔ０１
から設定用データを配置する。ここで、フレームは、２
０４シンボルから構成されるものとして説明する。次の
フレームが開始されるｔ１０には再度ＳＹＮＣ用の特定
パターンのビットを並べ、その後のｔ１１からは設定用
情報を並べる。以後は設定情報が変わらない限りこの繰
り返しとなる。ちなみに、受信側はＳＹＮＣ用の特定コ
ードビットが定期的に現れる性質を利用して探し出し、
その後に続く設定情報を取り出す。
【００２７】図２５に、図２２のＴＭＣＣ発生器２の構
成を示す。外部からの設定モード信号は、設定情報発生
器２−２に入力される。フレーム発生器２−５からのフ
レーム信号は、ＭＵＸ２−６に接続される。ＭＵＸ２−
６には、ＳＹＮＣ発生器２−１、設定情報発生器２−２
からの出力が、入力される。ＭＵＸ２−６は、入力され
るフレーム信号に従い、入力されているＳＹＮＣコー
ド、設定情報を順次切り替えて、ＴＭＣＣｔを出力して
いく。
成を示す。外部からの設定モード信号は、設定情報発生
器２−２に入力される。フレーム発生器２−５からのフ
レーム信号は、ＭＵＸ２−６に接続される。ＭＵＸ２−
６には、ＳＹＮＣ発生器２−１、設定情報発生器２−２
からの出力が、入力される。ＭＵＸ２−６は、入力され
るフレーム信号に従い、入力されているＳＹＮＣコー
ド、設定情報を順次切り替えて、ＴＭＣＣｔを出力して
いく。
【００２８】図２６に、図２２の統合器３の構成を示
す。ＳＥＬ／ＣＰ挿入器３−１は、フレーム信号を基準
として、入力であるＤｔ信号、もうひとつの入力である
ＴＭＣＣｔ信号、自己で発生する基準パイロットである
ＣＰ信号とを、フレーム信号を基準タイミングとして選
択する。
す。ＳＥＬ／ＣＰ挿入器３−１は、フレーム信号を基準
として、入力であるＤｔ信号、もうひとつの入力である
ＴＭＣＣｔ信号、自己で発生する基準パイロットである
ＣＰ信号とを、フレーム信号を基準タイミングとして選
択する。
【００２９】その動作を図２７に示す。主データ変換器
１からのＤｔ信号は、ＴＭＣＣｔ、ＣＰ信号の時間スペ
ースを空けてあるため、その空き期間にＴＭＣＣｔ信号
とＣＰ信号を選択し、挿入する。次段のＩＦＦＴ器３−
２に入力される信号は、例えば８データ毎にＣＰ信号が
挿入され、ＴＭＣＣｔ信号も予め指定した空き時間スペ
ースに割り当てられる。
１からのＤｔ信号は、ＴＭＣＣｔ、ＣＰ信号の時間スペ
ースを空けてあるため、その空き期間にＴＭＣＣｔ信号
とＣＰ信号を選択し、挿入する。次段のＩＦＦＴ器３−
２に入力される信号は、例えば８データ毎にＣＰ信号が
挿入され、ＴＭＣＣｔ信号も予め指定した空き時間スペ
ースに割り当てられる。
【００３０】図２６に戻り、引き続き各部の動作を説明
する。ＩＦＦＴ器３−２は、例えば１０２４ヶのデータ
を周波数成分とみなして、約５０μｓ時間分の波形を作
成することで、マルチキャリア変調を行う。最初に入力
されたデータは、最も低いキャリアの変調を決定し、次
に入力されたデータは２番目に低い周波数のキャリアの
変調を決定する。以後これを１０２４回続ける。この結
果、１シンボルと呼ぶ約５０μｓ時間分の波形が作成出
力される。なお、この動作もフレーム信号を基準に開始
される。
する。ＩＦＦＴ器３−２は、例えば１０２４ヶのデータ
を周波数成分とみなして、約５０μｓ時間分の波形を作
成することで、マルチキャリア変調を行う。最初に入力
されたデータは、最も低いキャリアの変調を決定し、次
に入力されたデータは２番目に低い周波数のキャリアの
変調を決定する。以後これを１０２４回続ける。この結
果、１シンボルと呼ぶ約５０μｓ時間分の波形が作成出
力される。なお、この動作もフレーム信号を基準に開始
される。
【００３１】ガード付加器３−３は、入力信号の１シン
ボルの終了部分の１／１６シンボル期間相当の波形をシ
ンボル信号の時間空きスペースに配置し、１７／１６シ
ンボル期間の波形を作成する。１シンボルの信号の一部
分１／１６期間は、２回出力されることになる。なおこ
の期間をガードインターバルと呼ぶ。なお、この動作も
フレーム信号を基準に開始される。
ボルの終了部分の１／１６シンボル期間相当の波形をシ
ンボル信号の時間空きスペースに配置し、１７／１６シ
ンボル期間の波形を作成する。１シンボルの信号の一部
分１／１６期間は、２回出力されることになる。なおこ
の期間をガードインターバルと呼ぶ。なお、この動作も
フレーム信号を基準に開始される。
【００３２】直交変調器３−４は、入力信号をＤＡ変換
によりベースバンドのアナログ信号に変換し、ローカル
発振器８３からのローカル周波数相当分に周波数変換す
る。
によりベースバンドのアナログ信号に変換し、ローカル
発振器８３からのローカル周波数相当分に周波数変換す
る。
【００３３】図２８に、図２２の統合器３の出力であ
る、ＯＦＤＭ変調波の概念図を示す。全キャリアのイメ
ージを図の上方に示す。多数の搬送波のマルチキャリア
から構成される。搬送波の内訳は、その大多数が白で示
す、データキャリアであり、Ｄａｔａ情報を元に変調さ
れている。符号化が６４ＱＡＭの場合、ある１キャリア
は６ビットの情報で決定される。また網かけで示す、発
振器８３の周波数ズレ及び位相振幅のズレを測定するた
めのＣＰキャリアが、一定間隔毎に挿入される。通常は
一定値で変調されている。さらに斜縞で示す、ＴＭＣＣ
情報を送るためのＴＭＣＣキャリアが存在する。これは
１ビットの情報がＢＰＳＫで符号化される。この搬送波
は、１シンボル期間毎に次の情報に変更される。なお、
これらの周波数配置は時間によらず一定である。
る、ＯＦＤＭ変調波の概念図を示す。全キャリアのイメ
ージを図の上方に示す。多数の搬送波のマルチキャリア
から構成される。搬送波の内訳は、その大多数が白で示
す、データキャリアであり、Ｄａｔａ情報を元に変調さ
れている。符号化が６４ＱＡＭの場合、ある１キャリア
は６ビットの情報で決定される。また網かけで示す、発
振器８３の周波数ズレ及び位相振幅のズレを測定するた
めのＣＰキャリアが、一定間隔毎に挿入される。通常は
一定値で変調されている。さらに斜縞で示す、ＴＭＣＣ
情報を送るためのＴＭＣＣキャリアが存在する。これは
１ビットの情報がＢＰＳＫで符号化される。この搬送波
は、１シンボル期間毎に次の情報に変更される。なお、
これらの周波数配置は時間によらず一定である。
【００３４】ここで、ＣＰキャリアは一定振幅かつ位相
で変調されているため、その振幅＆位相のズレを所定の
一定値に戻す位相振幅の逆補正を全キャリアに対して後
述の図２９の補正部４−７でデータキャリアを含め送信
時の状態に近い振幅と位相とする。
で変調されているため、その振幅＆位相のズレを所定の
一定値に戻す位相振幅の逆補正を全キャリアに対して後
述の図２９の補正部４−７でデータキャリアを含め送信
時の状態に近い振幅と位相とする。
【００３５】なお、データキャリアは符号化された６ビ
ットの組み合わせによって、振幅位相ともに変化するた
め、伝送路の歪み補正に用いることは困難であり、一定
情報で変調されているＣＰキャリアが不可欠である。
ットの組み合わせによって、振幅位相ともに変化するた
め、伝送路の歪み補正に用いることは困難であり、一定
情報で変調されているＣＰキャリアが不可欠である。
【００３６】図２９に、図２２の分離器４の構成を示
す。受信高周波部の出力は、直交復調器４−１に入力さ
れ、ベースバンド帯域に周波数変換された後、デジタル
信号となる。この出力はＦＦＴ器４−２に入力され、周
波数成分の信号に変換され、低い周波数の成分から順番
に出力される。なお、フレーム信号を基に作成したＦＳ
Ｔｒｃパルスと、ＣＫrcを基準に変換が行われる。
す。受信高周波部の出力は、直交復調器４−１に入力さ
れ、ベースバンド帯域に周波数変換された後、デジタル
信号となる。この出力はＦＦＴ器４−２に入力され、周
波数成分の信号に変換され、低い周波数の成分から順番
に出力される。なお、フレーム信号を基に作成したＦＳ
Ｔｒｃパルスと、ＣＫrcを基準に変換が行われる。
【００３７】同期再生部４−３は、フレーム信号と自己
発生しているＦＳＴrcの位相差に基づいて、ＣＫｒｃの
周波数を制御する。また、各部へ動作の基準とするＦＳ
Ｔｒｃを供給する。
発生しているＦＳＴrcの位相差に基づいて、ＣＫｒｃの
周波数を制御する。また、各部へ動作の基準とするＦＳ
Ｔｒｃを供給する。
【００３８】補正器４−７は、入力されたＣＰの位相と
振幅から、伝送路で生じた歪みを全帯域の信号に対し補
正する。また、直交復調器４−１内の発振器９３の周波
数と位相を制御して、歪みを除去する。なお、これらの
動作は、フレーム信号を基に作成したＦＳＴｒｃパルス
と、ＣＫrcを基準に行われる。
振幅から、伝送路で生じた歪みを全帯域の信号に対し補
正する。また、直交復調器４−１内の発振器９３の周波
数と位相を制御して、歪みを除去する。なお、これらの
動作は、フレーム信号を基に作成したＦＳＴｒｃパルス
と、ＣＫrcを基準に行われる。
【００３９】補正器４−７の出力は、Ｄｒ選択器４−５
とＴＭＣＣｒ選択器４−６に入力される。Ｄｒ選択器４
−５は、フレーム信号を基に作成したＦＳＴｒｃパルス
と、ＣＫrcを基準に、データＤｒに相当する部分のみを
ゲートして出力する。ＴＭＣＣｒ選択器４−６も、フレ
ーム信号を基に作成したＦＳＴｒｃパルスと、ＣＫrcを
基準に動作し、ＴＭＣＣｒに相当する部分のみをゲート
して出力する。
とＴＭＣＣｒ選択器４−６に入力される。Ｄｒ選択器４
−５は、フレーム信号を基に作成したＦＳＴｒｃパルス
と、ＣＫrcを基準に、データＤｒに相当する部分のみを
ゲートして出力する。ＴＭＣＣｒ選択器４−６も、フレ
ーム信号を基に作成したＦＳＴｒｃパルスと、ＣＫrcを
基準に動作し、ＴＭＣＣｒに相当する部分のみをゲート
して出力する。
【００４０】図３０に、図２２の主データ復調器５の構
成を示す。設定データは、復号化器５−１、エラー訂正
器５−２、時間軸変換器５−３に入力され、各部の動作
モードを決定する。
成を示す。設定データは、復号化器５−１、エラー訂正
器５−２、時間軸変換器５−３に入力され、各部の動作
モードを決定する。
【００４１】復号化器５−１は、入力されたデータＤｒ
のマッピング点を基に、送られたデータ値を識別する。
対象とする信号の有無については、フレーム信号を基に
作成したＦＳＴｒｃパルスと、ＣＫrcを基準に処理のタ
イミングが決定される。
のマッピング点を基に、送られたデータ値を識別する。
対象とする信号の有無については、フレーム信号を基に
作成したＦＳＴｒｃパルスと、ＣＫrcを基準に処理のタ
イミングが決定される。
【００４２】エラー訂正器５−２は、識別された信号の
パリティ情報を基に、エラー訂正を行う。なお、この変
換も、フレーム信号を基に作成したＦＳＴｒｃパルス
と、ＣＫrcを基準に行われる。
パリティ情報を基に、エラー訂正を行う。なお、この変
換も、フレーム信号を基に作成したＦＳＴｒｃパルス
と、ＣＫrcを基準に行われる。
【００４３】時間軸変換器５−３は、エラー訂正され間
欠的に存在する信号を連続データに変換する。なお、こ
の変換も、フレーム信号を基に作成したＦＳＴｒｃパル
スと、ＣＫrcを基準に行われる。
欠的に存在する信号を連続データに変換する。なお、こ
の変換も、フレーム信号を基に作成したＦＳＴｒｃパル
スと、ＣＫrcを基準に行われる。
【００４４】図３１に、ＴＭＣＣｒ信号、Ｄｒを示す。
時刻ｔ００からｔ０１までに１６ビット程度のＳＹＮＣ
用特定パターンのビットを並べるため、特定パターンと
一致したか否かは、時刻ｔ０１に到達するまでを要す。
すなわちＳＹＮＣの存在を示すＳＹＮＣ抽出信号は、ｔ
０１前後で生じる。Ｄｔ（ｎ）データの切れ目は、時刻
ｔ００に存在し、時刻ｔ０１では既に過去のものとなっ
ている。従って、ｔ０１に生じたＳＹＮＣ抽出信号をｔ
１０の時刻にまで遅延させ、Ｄｔ（ｎ＋１）を開始点と
して利用する。結局、ＴＭＣＣｒから検出した切れ目
は、おおよそ１フレーム期間遅れて次フレームの開始時
点を特定するために利用される。従って、ｔ００の寸前
の時刻に、伝送状態が正常化しても、結局Ｄｔ（ｎ）の
データは正常に復調できず利用されない。
時刻ｔ００からｔ０１までに１６ビット程度のＳＹＮＣ
用特定パターンのビットを並べるため、特定パターンと
一致したか否かは、時刻ｔ０１に到達するまでを要す。
すなわちＳＹＮＣの存在を示すＳＹＮＣ抽出信号は、ｔ
０１前後で生じる。Ｄｔ（ｎ）データの切れ目は、時刻
ｔ００に存在し、時刻ｔ０１では既に過去のものとなっ
ている。従って、ｔ０１に生じたＳＹＮＣ抽出信号をｔ
１０の時刻にまで遅延させ、Ｄｔ（ｎ＋１）を開始点と
して利用する。結局、ＴＭＣＣｒから検出した切れ目
は、おおよそ１フレーム期間遅れて次フレームの開始時
点を特定するために利用される。従って、ｔ００の寸前
の時刻に、伝送状態が正常化しても、結局Ｄｔ（ｎ）の
データは正常に復調できず利用されない。
【００４５】図３２に、図２２のＴＭＣＣ再生器６の構
成を示す。入力されたＴＭＣＣｒは、ＳＹＮＣ検出器６
−３、直列・並列変換器６−１に入力される。ＳＹＮＣ
検出器６−３の出力は、フレームカウンタ６−４のリセ
ット端子、遅延器６−１４に入力される。フレームカウ
ンタ６−４からは、所定のタイミングで並列化された情
報を捕捉するためのラッチ信号が出力される。送信側か
ら送られた設定情報は、ラッチ６−２で捕捉され、出力
される。遅延器６−１４はＳＹＮＣ抽出信号を時間ｔ１
０−ｔ０１（おおよそ１フレーム期間）遅延させ、フレ
ーム信号として出力する。
成を示す。入力されたＴＭＣＣｒは、ＳＹＮＣ検出器６
−３、直列・並列変換器６−１に入力される。ＳＹＮＣ
検出器６−３の出力は、フレームカウンタ６−４のリセ
ット端子、遅延器６−１４に入力される。フレームカウ
ンタ６−４からは、所定のタイミングで並列化された情
報を捕捉するためのラッチ信号が出力される。送信側か
ら送られた設定情報は、ラッチ６−２で捕捉され、出力
される。遅延器６−１４はＳＹＮＣ抽出信号を時間ｔ１
０−ｔ０１（おおよそ１フレーム期間）遅延させ、フレ
ーム信号として出力する。
【００４６】図３３に、処理の経過を示す例を示す。時
刻ｔ０２まで、見通し外の伝送となり、受信電界レベル
が低過ぎた場合を想定する。Ｄｔ（ｎ）の開始点を示す
時刻ｔ００〜ｔ０１に存在するＳＹＮＣは、電界レベル
が低く検出されない。電界レベルが正常に戻った時刻ｔ
１０のＳＹＮＣは抽出される。しかし、再生フレーム信
号は、おおよそ１フレーム遅延された後出力されるた
め、時刻ｔ２０でようやく主データ復調器５に正しいフ
レーム信号が供給される。時刻ｔ２０以降、主データ復
調器５の出力Ｄｒｓは、正常となる。しかし、逆ＳＣＬ
は未だ正常ではない。逆ＳＣＬ器８は、Ｄｔ（ｎ＋２）
を復号して得たデータ列の中から、基準とすべきＢ８ｈ
のコードを検出し、その位置を基準に逆スクランブルを
行う。この結果、例えばようやくＢ８ｈが現れる時刻ｔ
２０時点から逆ＳＣＬが正常に実施されるため、時刻ｔ
２０＋ｔｄ後から正常な処理となる。
刻ｔ０２まで、見通し外の伝送となり、受信電界レベル
が低過ぎた場合を想定する。Ｄｔ（ｎ）の開始点を示す
時刻ｔ００〜ｔ０１に存在するＳＹＮＣは、電界レベル
が低く検出されない。電界レベルが正常に戻った時刻ｔ
１０のＳＹＮＣは抽出される。しかし、再生フレーム信
号は、おおよそ１フレーム遅延された後出力されるた
め、時刻ｔ２０でようやく主データ復調器５に正しいフ
レーム信号が供給される。時刻ｔ２０以降、主データ復
調器５の出力Ｄｒｓは、正常となる。しかし、逆ＳＣＬ
は未だ正常ではない。逆ＳＣＬ器８は、Ｄｔ（ｎ＋２）
を復号して得たデータ列の中から、基準とすべきＢ８ｈ
のコードを検出し、その位置を基準に逆スクランブルを
行う。この結果、例えばようやくＢ８ｈが現れる時刻ｔ
２０時点から逆ＳＣＬが正常に実施されるため、時刻ｔ
２０＋ｔｄ後から正常な処理となる。
【００４７】データキャリアは、１６ＱＡＭや６４ＱＡ
Ｍでマッピングされており、伝送状態が悪い状態である
と、正しいマッピング点の特定が困難となり、送信側が
割り当てた値を正確に伝送できない状態となる。この場
合、基準とすべき情報Ｂ８ｈがＢ９ｈ等の他の値に化け
るため、基準を正しく抽出できる確率が低下する。ＴＭ
ＣＣ情報の伝送は、エラー耐性の高いＢＰＳＫもしくは
ＤＢＰＳＫと呼ばれるモードで変調されている。また通
常は複数のキャリアに同一情報を割り当てるため、これ
らを多数決で判定することで、主データの伝送と比べ
て、非常に高い信頼性を持っている。
Ｍでマッピングされており、伝送状態が悪い状態である
と、正しいマッピング点の特定が困難となり、送信側が
割り当てた値を正確に伝送できない状態となる。この場
合、基準とすべき情報Ｂ８ｈがＢ９ｈ等の他の値に化け
るため、基準を正しく抽出できる確率が低下する。ＴＭ
ＣＣ情報の伝送は、エラー耐性の高いＢＰＳＫもしくは
ＤＢＰＳＫと呼ばれるモードで変調されている。また通
常は複数のキャリアに同一情報を割り当てるため、これ
らを多数決で判定することで、主データの伝送と比べ
て、非常に高い信頼性を持っている。
【００４８】
【発明が解決しようとする課題】前述のように、エネル
ギー拡散をしたり、伝送内容を第３者に秘匿するため、
スクランブル処理が必要なケースがある。ＳＣＬは、Ｓ
ＣＬパターン開始の位置を１３０５６ビット毎とし、そ
の目印として送信側の受信装置と受信側の受信装置とで
Ｂ８ｈ等の特定ワードに定めておく。そして、受信側
は、この特定ワードを検出し、逆スクランブルを行う。
ギー拡散をしたり、伝送内容を第３者に秘匿するため、
スクランブル処理が必要なケースがある。ＳＣＬは、Ｓ
ＣＬパターン開始の位置を１３０５６ビット毎とし、そ
の目印として送信側の受信装置と受信側の受信装置とで
Ｂ８ｈ等の特定ワードに定めておく。そして、受信側
は、この特定ワードを検出し、逆スクランブルを行う。
【００４９】しかし、受信側は伝送路が一旦断してＳＣ
ＬされたデータＤｒｓが異常になると、ＳＣＬの目印も
見失い誤った逆ＳＣＬ処理を行う。その後、伝送路が正
常に戻りＳＣＬされたデータＤｒｓが正常になっても、
目印であるＢ８ｈを検出できるまで、正しい逆スクラン
ブルは行えない。
ＬされたデータＤｒｓが異常になると、ＳＣＬの目印も
見失い誤った逆ＳＣＬ処理を行う。その後、伝送路が正
常に戻りＳＣＬされたデータＤｒｓが正常になっても、
目印であるＢ８ｈを検出できるまで、正しい逆スクラン
ブルは行えない。
【００５０】さらに、伝送路の状態が完璧でなくＤｒｓ
データにエラーが残留している場合、目印であるＢ８ｈ
の検出確率が低下し、正しい逆ＳＣＬ処理が長らく行え
ないケースもある。
データにエラーが残留している場合、目印であるＢ８ｈ
の検出確率が低下し、正しい逆ＳＣＬ処理が長らく行え
ないケースもある。
【００５１】また、上記ＳＣＬ処理等も含めた復調処理
の基準タイミングはＴＭＣＣ信号の切れ目位置から得
る。この切れ目は、ＴＭＣＣ信号中の３５ＥＥｈ等の特
定情報（主ＳＹＮＣ）を検出し、その存在位置を基準と
して決定される。
の基準タイミングはＴＭＣＣ信号の切れ目位置から得
る。この切れ目は、ＴＭＣＣ信号中の３５ＥＥｈ等の特
定情報（主ＳＹＮＣ）を検出し、その存在位置を基準と
して決定される。
【００５２】そのため伝送路断の状態が復帰回復した時
点が、ＴＭＣＣ信号の切れ目直後であると、おおよそ１
フレーム時間も後にならないと、特定情報の検出が行わ
れず、切れ目を捜せない。結果として１フレーム時間後
にならないと正規なデータを出力できず、復帰も遅い。
点が、ＴＭＣＣ信号の切れ目直後であると、おおよそ１
フレーム時間も後にならないと、特定情報の検出が行わ
れず、切れ目を捜せない。結果として１フレーム時間後
にならないと正規なデータを出力できず、復帰も遅い。
【００５３】さらに、エネルギー拡散をしたり、伝送内
容を第３者に秘匿するため、スクランブル処理をする場
合、ＳＣＬ用パターンは一定周期でのリセットを送信側
及び受信側で行う。しかし、受信側は伝送の断した後に
復調が正常に戻っても、リセットの周期を示す信号によ
って、逆スクランブル処理の基準が判明するまで、正常
な復号が行えない。伝送断からの復帰に時間を必要とす
る課題がある。
容を第３者に秘匿するため、スクランブル処理をする場
合、ＳＣＬ用パターンは一定周期でのリセットを送信側
及び受信側で行う。しかし、受信側は伝送の断した後に
復調が正常に戻っても、リセットの周期を示す信号によ
って、逆スクランブル処理の基準が判明するまで、正常
な復号が行えない。伝送断からの復帰に時間を必要とす
る課題がある。
【００５４】本発明の目的は、ＴＭＣＣの復調時に復調
結果から一意に逆ＳＣＬを行うための目印位置を目印で
あるＢ８ｈ等特定ビットを捜すことなく特定することが
可能な送信装置および伝送装置および受信装置を提供す
ることにある。
結果から一意に逆ＳＣＬを行うための目印位置を目印で
あるＢ８ｈ等特定ビットを捜すことなく特定することが
可能な送信装置および伝送装置および受信装置を提供す
ることにある。
【００５５】本発明の他の目的は、ＴＭＣＣの復調時に
ＴＭＣＣ開始点の検出を容易にする信号構成および送信
装置および伝送装置および受信装置を提供することにあ
る。
ＴＭＣＣ開始点の検出を容易にする信号構成および送信
装置および伝送装置および受信装置を提供することにあ
る。
【００５６】本発明のさらに他の目的は、フレーム途中
からの逆スクランブル処理を可能にする信号構成および
送信装置および伝送装置および受信装置を提供すること
にある。
からの逆スクランブル処理を可能にする信号構成および
送信装置および伝送装置および受信装置を提供すること
にある。
【００５７】本発明の別の目的は、次のフレームの切れ
目を待たずに素早い処理が実行可能な送信装置および伝
送装置および受信装置を提供することにある。
目を待たずに素早い処理が実行可能な送信装置および伝
送装置および受信装置を提供することにある。
【００５８】本発明のさらに別の目的は、伝送断から復
帰した場合の逆スクランブル処理を早期に再開可能とす
る信号構成および送信装置および伝送装置および受信装
置を提供することにある。
帰した場合の逆スクランブル処理を早期に再開可能とす
る信号構成および送信装置および伝送装置および受信装
置を提供することにある。
【００５９】
【課題を解決するための手段】本発明は、主データＤｔ
と、ヘッダ部分を示すＳＹＮＣパターンと前記主データ
Ｄｔの設定情報を示すビットパターンを有するＴＭＣＣ
とから構成される信号構成の伝送信号を送信する送信装
置において、入力データのスクランブル処理を開始する
基準タイミングと、スクランブル処理されたデータを変
調処理して前記主データＤｔを作成する変調処理のタイ
ミングとを実質一致させ且つ該変調処理のタイミングを
前記ＴＭＣＣを作成するタイミングと実質一致させて前
記ＴＭＣＣを作成する手段を備えたことを特徴とする送
信装置である。
と、ヘッダ部分を示すＳＹＮＣパターンと前記主データ
Ｄｔの設定情報を示すビットパターンを有するＴＭＣＣ
とから構成される信号構成の伝送信号を送信する送信装
置において、入力データのスクランブル処理を開始する
基準タイミングと、スクランブル処理されたデータを変
調処理して前記主データＤｔを作成する変調処理のタイ
ミングとを実質一致させ且つ該変調処理のタイミングを
前記ＴＭＣＣを作成するタイミングと実質一致させて前
記ＴＭＣＣを作成する手段を備えたことを特徴とする送
信装置である。
【００６０】本発明は、主データＤｔと、ヘッダ部分を
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成の伝送信号を送信装置で送信し、受信装置で受
信し再生する伝送装置において、入力データのスクラン
ブル処理を開始する基準タイミングと、スクランブル処
理されたデータを変調処理して前記主データＤｔを作成
する変調処理のタイミングとを実質一致させ且つ該変調
処理のタイミングを前記ＴＭＣＣを作成するタイミング
と実質一致させて前記ＴＭＣＣを作成する手段を送信装
置に備え、受信装置は受信した前記伝送信号より前記主
データを復調し且つ前記ＴＭＣＣより前記ヘッダ部分を
示すＳＹＮＣパターンを抽出し、抽出した該ＳＹＮＣパ
ターンを基準として前記主データの逆スクランブル処理
をすることを特徴とする伝送装置である。
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成の伝送信号を送信装置で送信し、受信装置で受
信し再生する伝送装置において、入力データのスクラン
ブル処理を開始する基準タイミングと、スクランブル処
理されたデータを変調処理して前記主データＤｔを作成
する変調処理のタイミングとを実質一致させ且つ該変調
処理のタイミングを前記ＴＭＣＣを作成するタイミング
と実質一致させて前記ＴＭＣＣを作成する手段を送信装
置に備え、受信装置は受信した前記伝送信号より前記主
データを復調し且つ前記ＴＭＣＣより前記ヘッダ部分を
示すＳＹＮＣパターンを抽出し、抽出した該ＳＹＮＣパ
ターンを基準として前記主データの逆スクランブル処理
をすることを特徴とする伝送装置である。
【００６１】本発明は、主データＤｔと、ヘッダ部分を
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成され、
入力データのスクランブル処理を開始する基準タイミン
グと、スクランブル処理されたデータを変調処理して前
記主データＤｔを作成する変調処理のタイミングとを実
質一致させ且つ該変調処理のタイミングを前記ＴＭＣＣ
を作成するタイミングと実質一致させて前記ＴＭＣＣを
作成した信号構成の伝送信号を受信し、受信した該伝送
信号より前記主データを復調し且つ前記ＴＭＣＣより前
記ヘッダ部分を示すＳＹＮＣパターンを抽出し、抽出し
た該ＳＹＮＣパターンを基準として前記主データの逆ス
クランブル処理をすることを特徴とする受信装置であ
る。
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成され、
入力データのスクランブル処理を開始する基準タイミン
グと、スクランブル処理されたデータを変調処理して前
記主データＤｔを作成する変調処理のタイミングとを実
質一致させ且つ該変調処理のタイミングを前記ＴＭＣＣ
を作成するタイミングと実質一致させて前記ＴＭＣＣを
作成した信号構成の伝送信号を受信し、受信した該伝送
信号より前記主データを復調し且つ前記ＴＭＣＣより前
記ヘッダ部分を示すＳＹＮＣパターンを抽出し、抽出し
た該ＳＹＮＣパターンを基準として前記主データの逆ス
クランブル処理をすることを特徴とする受信装置であ
る。
【００６２】本発明は、主データＤｔと、ヘッダ部分を
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成において、前記ヘッダ部分を示すＳＹＮＣパタ
ーンと次のフレームのヘッダ部分を示すＳＹＮＣパター
ンとの間に、副ＳＹＮＣパターンを配置したことを特徴
とする信号構成である。
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成において、前記ヘッダ部分を示すＳＹＮＣパタ
ーンと次のフレームのヘッダ部分を示すＳＹＮＣパター
ンとの間に、副ＳＹＮＣパターンを配置したことを特徴
とする信号構成である。
【００６３】本発明は、主データＤｔと、ヘッダ部分を
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成の伝送信号を送信する送信装置において、前記
ヘッダ部分を示すＳＹＮＣパターンと次のフレームのヘ
ッダ部分を示すＳＹＮＣパターンとの間に、副ＳＹＮＣ
パターンを配置する手段を備えたことを特徴とする送信
装置である。
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成の伝送信号を送信する送信装置において、前記
ヘッダ部分を示すＳＹＮＣパターンと次のフレームのヘ
ッダ部分を示すＳＹＮＣパターンとの間に、副ＳＹＮＣ
パターンを配置する手段を備えたことを特徴とする送信
装置である。
【００６４】本発明は、主データＤｔと、ヘッダ部分を
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成の伝送信号を送信装置で送信し、受信装置で受
信し再生する伝送装置において、前記ヘッダ部分を示す
ＳＹＮＣパターンと次のフレームのヘッダ部分を示すＳ
ＹＮＣパターンとの間に、副ＳＹＮＣパターンを配置す
る手段を送信装置に備え、受信装置は受信した前記伝送
信号より前記主データを復調し且つ前記ＴＭＣＣより前
記副ＳＹＮＣパターンを抽出し、抽出した該副ＳＹＮＣ
パターンを基に該副ＳＹＮＣパターンより後に配置の前
記ＳＹＮＣパターンをゲートさせる手段を備えたことを
特徴とする伝送装置である。
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成の伝送信号を送信装置で送信し、受信装置で受
信し再生する伝送装置において、前記ヘッダ部分を示す
ＳＹＮＣパターンと次のフレームのヘッダ部分を示すＳ
ＹＮＣパターンとの間に、副ＳＹＮＣパターンを配置す
る手段を送信装置に備え、受信装置は受信した前記伝送
信号より前記主データを復調し且つ前記ＴＭＣＣより前
記副ＳＹＮＣパターンを抽出し、抽出した該副ＳＹＮＣ
パターンを基に該副ＳＹＮＣパターンより後に配置の前
記ＳＹＮＣパターンをゲートさせる手段を備えたことを
特徴とする伝送装置である。
【００６５】本発明は、主データＤｔと、ヘッダ部分を
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成され、
前記ヘッダ部分を示すＳＹＮＣパターンと次のフレーム
のヘッダ部分を示すＳＹＮＣパターンとの間に、副ＳＹ
ＮＣパターンが配置された信号構成の伝送信号を受信
し、受信した前記伝送信号より前記主データを復調し且
つ前記ＴＭＣＣより前記副ＳＹＮＣパターンを抽出し、
抽出した該副ＳＹＮＣパターンを基に該副ＳＹＮＣパタ
ーンより後に配置の前記ＳＹＮＣパターンをゲートさせ
る手段を備えたことを特徴とする受信装置である。
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成され、
前記ヘッダ部分を示すＳＹＮＣパターンと次のフレーム
のヘッダ部分を示すＳＹＮＣパターンとの間に、副ＳＹ
ＮＣパターンが配置された信号構成の伝送信号を受信
し、受信した前記伝送信号より前記主データを復調し且
つ前記ＴＭＣＣより前記副ＳＹＮＣパターンを抽出し、
抽出した該副ＳＹＮＣパターンを基に該副ＳＹＮＣパタ
ーンより後に配置の前記ＳＹＮＣパターンをゲートさせ
る手段を備えたことを特徴とする受信装置である。
【００６６】本発明は、主データＤｔと、ヘッダ部分を
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成において、前記ヘッダ部分を示すＳＹＮＣパタ
ーンと次のフレームのヘッダ部分を示すＳＹＮＣパター
ンとの間に、副ＳＹＮＣパターンと該副ＳＹＮＣパター
ンのＩＤ情報を配置したことを特徴とする信号構成であ
る。
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成において、前記ヘッダ部分を示すＳＹＮＣパタ
ーンと次のフレームのヘッダ部分を示すＳＹＮＣパター
ンとの間に、副ＳＹＮＣパターンと該副ＳＹＮＣパター
ンのＩＤ情報を配置したことを特徴とする信号構成であ
る。
【００６７】本発明は、主データＤｔと、ヘッダ部分を
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成の伝送信号を送信する送信装置において、前記
ヘッダ部分を示すＳＹＮＣパターンと次のフレームのヘ
ッダ部分を示すＳＹＮＣパターンとの間に、副ＳＹＮＣ
パターンと該副ＳＹＮＣパターンのＩＤ情報を配置する
手段を備えたことを特徴とする送信装置である。
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成の伝送信号を送信する送信装置において、前記
ヘッダ部分を示すＳＹＮＣパターンと次のフレームのヘ
ッダ部分を示すＳＹＮＣパターンとの間に、副ＳＹＮＣ
パターンと該副ＳＹＮＣパターンのＩＤ情報を配置する
手段を備えたことを特徴とする送信装置である。
【００６８】本発明は、主データＤｔと、ヘッダ部分を
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成の伝送信号を送信装置で送信し、受信装置で受
信し再生する伝送装置において、前記ヘッダ部分を示す
ＳＹＮＣパターンと次のフレームのヘッダ部分を示すＳ
ＹＮＣパターンとの間に、副ＳＹＮＣパターンと該副Ｓ
ＹＮＣパターンのＩＤ情報を配置する手段を送信装置に
備え、受信装置は受信した前記伝送信号より前記主デー
タを復調し且つ前記ＴＭＣＣより前記副ＳＹＮＣパター
ンおよびＩＤ情報を抽出し、抽出した該副ＳＹＮＣパタ
ーンおよびＩＤ情報を基に前記復調した主データの逆ス
クランブル処理をする手段を備えたことを特徴とする伝
送装置である。
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成の伝送信号を送信装置で送信し、受信装置で受
信し再生する伝送装置において、前記ヘッダ部分を示す
ＳＹＮＣパターンと次のフレームのヘッダ部分を示すＳ
ＹＮＣパターンとの間に、副ＳＹＮＣパターンと該副Ｓ
ＹＮＣパターンのＩＤ情報を配置する手段を送信装置に
備え、受信装置は受信した前記伝送信号より前記主デー
タを復調し且つ前記ＴＭＣＣより前記副ＳＹＮＣパター
ンおよびＩＤ情報を抽出し、抽出した該副ＳＹＮＣパタ
ーンおよびＩＤ情報を基に前記復調した主データの逆ス
クランブル処理をする手段を備えたことを特徴とする伝
送装置である。
【００６９】本発明は、主データＤｔと、ヘッダ部分を
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成され、
前記ヘッダ部分を示すＳＹＮＣパターンと次のフレーム
のヘッダ部分を示すＳＹＮＣパターンとの間に、副ＳＹ
ＮＣパターンと該副ＳＹＮＣパターンのＩＤ情報が配置
された信号構成の伝送信号を受信し、受信した前記伝送
信号より前記主データを復調し且つ前記ＴＭＣＣより前
記副ＳＹＮＣパターンおよびＩＤ情報を抽出し、抽出し
た該副ＳＹＮＣパターンおよびＩＤ情報を基に前記復調
した主データの逆スクランブル処理をする手段を備えた
ことを特徴とする受信装置である。
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成され、
前記ヘッダ部分を示すＳＹＮＣパターンと次のフレーム
のヘッダ部分を示すＳＹＮＣパターンとの間に、副ＳＹ
ＮＣパターンと該副ＳＹＮＣパターンのＩＤ情報が配置
された信号構成の伝送信号を受信し、受信した前記伝送
信号より前記主データを復調し且つ前記ＴＭＣＣより前
記副ＳＹＮＣパターンおよびＩＤ情報を抽出し、抽出し
た該副ＳＹＮＣパターンおよびＩＤ情報を基に前記復調
した主データの逆スクランブル処理をする手段を備えた
ことを特徴とする受信装置である。
【００７０】本発明は、主データＤｔと、ヘッダ部分を
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成の伝送信号を送信する送信装置において、前記
ＳＹＮＣパターンの後にＳＹＮＣパターンのＩＤ情報を
配置し且つ主データＤｔに対して前記ＴＭＣＣの前記Ｓ
ＹＮＣパターンおよび該ＳＹＮＣパターンのＩＤ情報を
時間的に先行させて発生させる手段を備えたことを特徴
とする送信装置である。
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成の伝送信号を送信する送信装置において、前記
ＳＹＮＣパターンの後にＳＹＮＣパターンのＩＤ情報を
配置し且つ主データＤｔに対して前記ＴＭＣＣの前記Ｓ
ＹＮＣパターンおよび該ＳＹＮＣパターンのＩＤ情報を
時間的に先行させて発生させる手段を備えたことを特徴
とする送信装置である。
【００７１】本発明は、主データＤｔと、ヘッダ部分を
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成の伝送信号を送信し、受信装置で受信し再生す
る伝送装置において、前記ＳＹＮＣパターンの後にＳＹ
ＮＣパターンのＩＤ情報を配置し且つ主データＤｔに対
して前記ＴＭＣＣの前記ＳＹＮＣパターンおよび該ＳＹ
ＮＣパターンのＩＤ情報を時間的に先行させて発生させ
る手段を送信装置に備え、受信装置は受信した前記伝送
信号より前記ＴＭＣＣ中の前記ＳＹＮＣパターンおよび
該ＳＹＮＣパターンのＩＤ情報を抽出し、抽出した該Ｓ
ＹＮＣパターンで前記主データを復調する手段を備えた
ことを特徴とする伝送装置である。
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成の伝送信号を送信し、受信装置で受信し再生す
る伝送装置において、前記ＳＹＮＣパターンの後にＳＹ
ＮＣパターンのＩＤ情報を配置し且つ主データＤｔに対
して前記ＴＭＣＣの前記ＳＹＮＣパターンおよび該ＳＹ
ＮＣパターンのＩＤ情報を時間的に先行させて発生させ
る手段を送信装置に備え、受信装置は受信した前記伝送
信号より前記ＴＭＣＣ中の前記ＳＹＮＣパターンおよび
該ＳＹＮＣパターンのＩＤ情報を抽出し、抽出した該Ｓ
ＹＮＣパターンで前記主データを復調する手段を備えた
ことを特徴とする伝送装置である。
【００７２】本発明は、主データＤｔと、ヘッダ部分を
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成され、
前記ＳＹＮＣパターンの後にＳＹＮＣパターンのＩＤ情
報を配置し且つ主データＤｔに対して前記ＴＭＣＣの前
記ＳＹＮＣパターンおよび該ＳＹＮＣパターンのＩＤ情
報を時間的に先行した信号構成の伝送信号を受信し、受
信した前記伝送信号より前記ＴＭＣＣ中の前記ＳＹＮＣ
パターンおよび該ＳＹＮＣパターンのＩＤ情報を抽出
し、抽出した該ＳＹＮＣパターンで前記主データを復調
する手段を備えたことを特徴とする受信装置である。
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成され、
前記ＳＹＮＣパターンの後にＳＹＮＣパターンのＩＤ情
報を配置し且つ主データＤｔに対して前記ＴＭＣＣの前
記ＳＹＮＣパターンおよび該ＳＹＮＣパターンのＩＤ情
報を時間的に先行した信号構成の伝送信号を受信し、受
信した前記伝送信号より前記ＴＭＣＣ中の前記ＳＹＮＣ
パターンおよび該ＳＹＮＣパターンのＩＤ情報を抽出
し、抽出した該ＳＹＮＣパターンで前記主データを復調
する手段を備えたことを特徴とする受信装置である。
【００７３】本発明は、主データＤｔと、ヘッダ部分を
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成において、前記ヘッダ部分を示すＳＹＮＣパタ
ーンに引き続き、スーパーフレーム情報と、スクランブ
ル用パターンを配置したことを特徴とする信号構成であ
る。
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成において、前記ヘッダ部分を示すＳＹＮＣパタ
ーンに引き続き、スーパーフレーム情報と、スクランブ
ル用パターンを配置したことを特徴とする信号構成であ
る。
【００７４】本発明は、主データＤｔと、ヘッダ部分を
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成の伝送信号を送信する送信装置において、前記
ヘッダ部分を示すＳＹＮＣパターンに引き続き、スーパ
ーフレーム情報と、スクランブル用パターンを配置する
手段を備えたことを特徴とする送信装置である。
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成の伝送信号を送信する送信装置において、前記
ヘッダ部分を示すＳＹＮＣパターンに引き続き、スーパ
ーフレーム情報と、スクランブル用パターンを配置する
手段を備えたことを特徴とする送信装置である。
【００７５】本発明は、主データＤｔと、ヘッダ部分を
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成の伝送信号を送信装置で送信し、受信装置で受
信し再生する伝送装置において、前記ヘッダ部分を示す
ＳＹＮＣパターンに引き続き、スーパーフレーム情報
と、スクランブル用パターンを配置する手段を送信装置
に備え、受信装置は受信した前記伝送信号より前記主デ
ータを復調し且つ前記ＴＭＣＣより前記スーパーフレー
ム情報およびスクランブル用パターンを抽出し、抽出し
た該スーパーフレーム情報およびスクランブル用パター
ンを基に復調した前記主データの逆スクランブル処理を
する手段を備えたことを特徴とする伝送装置である。
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成される
信号構成の伝送信号を送信装置で送信し、受信装置で受
信し再生する伝送装置において、前記ヘッダ部分を示す
ＳＹＮＣパターンに引き続き、スーパーフレーム情報
と、スクランブル用パターンを配置する手段を送信装置
に備え、受信装置は受信した前記伝送信号より前記主デ
ータを復調し且つ前記ＴＭＣＣより前記スーパーフレー
ム情報およびスクランブル用パターンを抽出し、抽出し
た該スーパーフレーム情報およびスクランブル用パター
ンを基に復調した前記主データの逆スクランブル処理を
する手段を備えたことを特徴とする伝送装置である。
【００７６】本発明は、主データＤｔと、ヘッダ部分を
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成され、
前記ヘッダ部分を示すＳＹＮＣパターンに引き続き、ス
ーパーフレーム情報と、スクランブル用パターンを配置
した信号構成の伝送信号を受信し、受信した前記伝送信
号より前記主データを復調し且つ前記ＴＭＣＣより前記
スーパーフレーム情報およびスクランブル用パターンを
抽出し、抽出した該スーパーフレーム情報およびスクラ
ンブル用パターンを基に復調した前記主データの逆スク
ランブル処理をする手段を備えたことを特徴とする受信
装置である。
示すＳＹＮＣパターンと前記主データＤｔの設定情報を
示すビットパターンを有するＴＭＣＣとから構成され、
前記ヘッダ部分を示すＳＹＮＣパターンに引き続き、ス
ーパーフレーム情報と、スクランブル用パターンを配置
した信号構成の伝送信号を受信し、受信した前記伝送信
号より前記主データを復調し且つ前記ＴＭＣＣより前記
スーパーフレーム情報およびスクランブル用パターンを
抽出し、抽出した該スーパーフレーム情報およびスクラ
ンブル用パターンを基に復調した前記主データの逆スク
ランブル処理をする手段を備えたことを特徴とする受信
装置である。
【００７７】
【発明の実施の形態】図１に、本発明の伝送装置の第１
の実施の形態の全体構成を示す。図１において、従来の
図２２と同一個所には同一符号を付けてある。送信側の
送信装置において、ＳＣＬ基準同期型フレーム発生器９
を付加し、ＴＭＣＣ発生器２を２ｃとし、受信側の受信
装置において、フレーム基準同期型８ＴＳ発生器１０を
付加し、逆ＳＣＬ器８を８ｅとし、かつ回路接続を変え
た。
の実施の形態の全体構成を示す。図１において、従来の
図２２と同一個所には同一符号を付けてある。送信側の
送信装置において、ＳＣＬ基準同期型フレーム発生器９
を付加し、ＴＭＣＣ発生器２を２ｃとし、受信側の受信
装置において、フレーム基準同期型８ＴＳ発生器１０を
付加し、逆ＳＣＬ器８を８ｅとし、かつ回路接続を変え
た。
【００７８】ＳＣＬ器７のＰＮリセット信号は、ＳＣＬ
基準同期型フレーム発生器９に入力される。設定データ
は、ＳＣＬ基準同期型フレーム発生器９と主データ変調
部１とＴＭＣＣ発生器２ｃに接続される。
基準同期型フレーム発生器９に入力される。設定データ
は、ＳＣＬ基準同期型フレーム発生器９と主データ変調
部１とＴＭＣＣ発生器２ｃに接続される。
【００７９】ＳＣＬ基準同期型フレーム発生器９は、設
定データ基づいて、入力Ｄａｔａと主データの伝送容量
とから、発生するフレーム信号の条件を求める。すなわ
ち、ＳＣＬ基準同期型フレーム発生器９は、Ｄａｔａの
２０４ワード周期に存在するコード４７ｈを４７−ＤＥ
Ｔ７−１で検出し、１／８器７−２で４７ｈの８回目を
検出すると、この位置を基準としたパルスをＮ分周する
ことにより、ＳＣＬ器７のＰＮリセット信号に同期した
フレームパルスを発生する。
定データ基づいて、入力Ｄａｔａと主データの伝送容量
とから、発生するフレーム信号の条件を求める。すなわ
ち、ＳＣＬ基準同期型フレーム発生器９は、Ｄａｔａの
２０４ワード周期に存在するコード４７ｈを４７−ＤＥ
Ｔ７−１で検出し、１／８器７−２で４７ｈの８回目を
検出すると、この位置を基準としたパルスをＮ分周する
ことにより、ＳＣＬ器７のＰＮリセット信号に同期した
フレームパルスを発生する。
【００８０】以下に、代表的な設定モードにおけるＳＣ
Ｌ基準同期型フレーム発生器９の分周値Ｎの具体例を示
す。 変調方式：６４ＱＡＭ、畳み込み訂正：５／６の場合、
Ｎ＝４２０ 変調方式：１６ＱＡＭ、畳み込み訂正：３／４の場合、
Ｎ＝２５２ 変調方式：ＱＰＳＫ、畳み込み訂正：１／２の場合、Ｎ
＝８４ ここで、６４ＱＡＭ、畳み込み訂正５／６の伝送ビット
レート５９．６４８Ｍｂｐｓ、１６ＱＡＭ、畳み込み訂
正３／４の伝送ビットレート３５．７８９Ｍｂｐｓ、Ｑ
ＰＳＫ、畳み込み訂正１／２の伝送ビットレート１１．
９３０Ｍｂｐｓとすると、６４ＱＡＭは１キャリアで６
ビット、１６ＱＡＭは４ビット、ＱＰＳＫは２ビットの
情報を送ることができる。
Ｌ基準同期型フレーム発生器９の分周値Ｎの具体例を示
す。 変調方式：６４ＱＡＭ、畳み込み訂正：５／６の場合、
Ｎ＝４２０ 変調方式：１６ＱＡＭ、畳み込み訂正：３／４の場合、
Ｎ＝２５２ 変調方式：ＱＰＳＫ、畳み込み訂正：１／２の場合、Ｎ
＝８４ ここで、６４ＱＡＭ、畳み込み訂正５／６の伝送ビット
レート５９．６４８Ｍｂｐｓ、１６ＱＡＭ、畳み込み訂
正３／４の伝送ビットレート３５．７８９Ｍｂｐｓ、Ｑ
ＰＳＫ、畳み込み訂正１／２の伝送ビットレート１１．
９３０Ｍｂｐｓとすると、６４ＱＡＭは１キャリアで６
ビット、１６ＱＡＭは４ビット、ＱＰＳＫは２ビットの
情報を送ることができる。
【００８１】従って、ＱＰＳＫに比べて、６４ＱＡＭな
ら３倍のデータを伝送でき、畳み込み訂正なしの場合
は、上記の変調方式(６４ＱＡＭ〜ＱＰＳＫ)で決まるビ
ットとデータキャリアの数等で決定されるビットレート
を伝送できる。畳み込み訂正５／６の場合は、上記の変
調方式(６４ＱＡＭ〜ＱＰＳＫ)で決まるビットに５／６
を乗じたビットとデータキャリア数で決定されるビット
レートを伝送できる。畳み込み訂正１／２の場合は、上
記の変調(６４ＱＡＭ〜ＱＰＳＫ)で決まるビットに１／
２に乗じたビットとデータキャリアの数等で決定される
ビットレートを伝送できる。
ら３倍のデータを伝送でき、畳み込み訂正なしの場合
は、上記の変調方式(６４ＱＡＭ〜ＱＰＳＫ)で決まるビ
ットとデータキャリアの数等で決定されるビットレート
を伝送できる。畳み込み訂正５／６の場合は、上記の変
調方式(６４ＱＡＭ〜ＱＰＳＫ)で決まるビットに５／６
を乗じたビットとデータキャリア数で決定されるビット
レートを伝送できる。畳み込み訂正１／２の場合は、上
記の変調(６４ＱＡＭ〜ＱＰＳＫ)で決まるビットに１／
２に乗じたビットとデータキャリアの数等で決定される
ビットレートを伝送できる。
【００８２】すなわち、フレームパルスは、伝送ビット
レートを、変調方式で決まるビット×エラー訂正方式×
Ｋ／１３０５６ することで求められる。なお、Ｋは、
ＯＦＤＭのキャリア本数やサンプリングクロック等で決
まる定数である。
レートを、変調方式で決まるビット×エラー訂正方式×
Ｋ／１３０５６ することで求められる。なお、Ｋは、
ＯＦＤＭのキャリア本数やサンプリングクロック等で決
まる定数である。
【００８３】このようにして発生したＳＣＬ基準同期型
フレーム発生器９からのフレーム信号は、主データ変調
器１とＴＭＣＣ発生器２ｃに接続される。
フレーム発生器９からのフレーム信号は、主データ変調
器１とＴＭＣＣ発生器２ｃに接続される。
【００８４】フレーム信号に同期して、ＴＭＣＣ発生器
２ｃは、図２に示したようなＴＭＣＣｔ信号を発生す
る。
２ｃは、図２に示したようなＴＭＣＣｔ信号を発生す
る。
【００８５】図３に、図１のＴＭＣＣ発生器２ｃの構成
を示す。従来の図２５のフレーム発生器２−５に代わ
り、フレームリセット機能付のタイミング発生器２ｃ−
５を装備する。フレームリセット機能付のタイミング発
生器２ｃ−５は、入力されるフレーム信号に同期してタ
イミングパルスを出力する。この信号に応じて、ＭＵＸ
２ｃ−６は、入力されているＳＹＮＣコード、設定情報
をフレーム信号のタイミングに応じて出力する。
を示す。従来の図２５のフレーム発生器２−５に代わ
り、フレームリセット機能付のタイミング発生器２ｃ−
５を装備する。フレームリセット機能付のタイミング発
生器２ｃ−５は、入力されるフレーム信号に同期してタ
イミングパルスを出力する。この信号に応じて、ＭＵＸ
２ｃ−６は、入力されているＳＹＮＣコード、設定情報
をフレーム信号のタイミングに応じて出力する。
【００８６】図１に戻り、フレーム信号に同期して、主
データ変調器１は、入力されたＳＣＬ済みのデータＤｔ
ｓの目印であるＢ８ｈを、変調処理して出力Ｄｔの第１
シンボルかつ第１キャリアに割り当てるように動作す
る。統合器３を経由し、変調処理された出力Ｄｔの第１
シンボルと、ＴＭＣＣｔ信号の切れ目を一致させ（図
２）、一致させた変調波となる。
データ変調器１は、入力されたＳＣＬ済みのデータＤｔ
ｓの目印であるＢ８ｈを、変調処理して出力Ｄｔの第１
シンボルかつ第１キャリアに割り当てるように動作す
る。統合器３を経由し、変調処理された出力Ｄｔの第１
シンボルと、ＴＭＣＣｔ信号の切れ目を一致させ（図
２）、一致させた変調波となる。
【００８７】統合器３で生成されたＩＦｔ信号は、送信
高周波器１１ｔに送られて、マイクロ波の信号に周波数
変換され、そして電力増幅されてアンテナ１２ｔから電
波となり送信される。
高周波器１１ｔに送られて、マイクロ波の信号に周波数
変換され、そして電力増幅されてアンテナ１２ｔから電
波となり送信される。
【００８８】そして伝送路を経由して受信側の受信装置
の受信アンテナ１２ｒに到達した電波は、受信高周波器
１１ｒに入力され、１３０ＭＨｚ帯の中間周波信号ＩＦ
ｒに変換される。このＩＦｒは分離器４に入力される。
の受信アンテナ１２ｒに到達した電波は、受信高周波器
１１ｒに入力され、１３０ＭＨｚ帯の中間周波信号ＩＦ
ｒに変換される。このＩＦｒは分離器４に入力される。
【００８９】分離器４、主データ復調器５およびＴＭＣ
Ｃ再生器６は従来の図２３と同じである。
Ｃ再生器６は従来の図２３と同じである。
【００９０】ＴＭＣＣ再生器６の出力であるフレーム信
号はフレーム基準同期型８ＴＳ発生器１０に入力され
る。フレーム基準同期型８ＴＳ発生器１０からの８ＴＳ
-ＳＴ信号は、逆ＳＣＬ器８ｅ内の、リセット付ＰＮ発
生器８−４と４７置換器８−５に入力される。
号はフレーム基準同期型８ＴＳ発生器１０に入力され
る。フレーム基準同期型８ＴＳ発生器１０からの８ＴＳ
-ＳＴ信号は、逆ＳＣＬ器８ｅ内の、リセット付ＰＮ発
生器８−４と４７置換器８−５に入力される。
【００９１】フレーム基準同期型８ＴＳ発生器１０は、
フレーム信号を基準として、設定データから８ＴＳパル
スの生成周期を求め、８ＴＳ−ＳＴパルスをフレーム信
号のタイミングに同期して出力する。
フレーム信号を基準として、設定データから８ＴＳパル
スの生成周期を求め、８ＴＳ−ＳＴパルスをフレーム信
号のタイミングに同期して出力する。
【００９２】リセット付ＰＮ発生器８−４は、８ＴＳ−
ＳＴパルスに従い、発生するＰＮパターンの初期化を行
うことで、送信側のＳＣＬ器７で施した処理の逆を行
う。４７置換器８−５は、やはり８ＴＳ−ＳＴパルスに
従い、目印として置換したＢ８ｈを元の４７ｈに戻し、
送信側のＳＣＬ器７に入力されたオリジナルデータに戻
す。
ＳＴパルスに従い、発生するＰＮパターンの初期化を行
うことで、送信側のＳＣＬ器７で施した処理の逆を行
う。４７置換器８−５は、やはり８ＴＳ−ＳＴパルスに
従い、目印として置換したＢ８ｈを元の４７ｈに戻し、
送信側のＳＣＬ器７に入力されたオリジナルデータに戻
す。
【００９３】図４に、本発明の伝送装置の第２の実施の
形態の全体構成を示す。図４において、図１と同一個所
には同一符号を付けてある。図１のＴＭＣＣ発生器を、
副ＳＹＮＣ挿入機能を装備したＴＭＣＣ発生器２ｄと
し、ＴＭＣＣ復調器を副ＳＹＮＣに対応する機能を持つ
ＴＭＣＣ復調器６ｅとした。
形態の全体構成を示す。図４において、図１と同一個所
には同一符号を付けてある。図１のＴＭＣＣ発生器を、
副ＳＹＮＣ挿入機能を装備したＴＭＣＣ発生器２ｄと
し、ＴＭＣＣ復調器を副ＳＹＮＣに対応する機能を持つ
ＴＭＣＣ復調器６ｅとした。
【００９４】図５に、副ＳＹＮＣ挿入したＴＭＣＣｔ等
を示す。図５において、１フレームのはじめの主ＳＹＮ
Ｃのほかに、副ＳＹＮＣおよびＩＤをペアとするふたつ
の信号が設定データの間に挿入してなる。時刻ｔ００か
らｔ１０を１フレーム期間とする。例えば３５ＥＥｈの
１６ビットコードからなる主ＳＹＮＣをｔ００から開始
する。時刻ｔ０１近辺に、第１の副ＳＹＮＣを配置し、
第１番目であることを示すＩＤ情報を続ける。また時刻
ｔ０２近辺に、第２の副ＳＹＮＣを配置し、第２番目で
あることを示すＩＤ情報を続ける。
を示す。図５において、１フレームのはじめの主ＳＹＮ
Ｃのほかに、副ＳＹＮＣおよびＩＤをペアとするふたつ
の信号が設定データの間に挿入してなる。時刻ｔ００か
らｔ１０を１フレーム期間とする。例えば３５ＥＥｈの
１６ビットコードからなる主ＳＹＮＣをｔ００から開始
する。時刻ｔ０１近辺に、第１の副ＳＹＮＣを配置し、
第１番目であることを示すＩＤ情報を続ける。また時刻
ｔ０２近辺に、第２の副ＳＹＮＣを配置し、第２番目で
あることを示すＩＤ情報を続ける。
【００９５】図６に、図４の副ＳＹＮＣ挿入機能を装備
しているＴＭＣＣ発生器２ｄの構成を示す。第１の副Ｓ
ＹＮＣとＩＤ１を発生する副ＳＹＮＣ＆ＩＤ１（２ｄ−
１０）、第２のＳＹＮＣとＩＤを発生する副ＳＹＮＣ＆
ＩＤ２（２ｄ−１１）を設け、選択入力数を増加したＭ
ＵＸ２ｄ−６に、その出力を入力する。ＭＵＸ２ｄ−６
は、タイミング発生器２−５からの制御信号に従い、時
刻ｔ００には主ＳＹＮＣ、設定情報、副ＳＹＮＣ、時刻
ｔ０１にはＩＤ１、情報、副ＳＹＮＣ、時刻ｔ０２には
ＩＤ２、情報の順に選択し出力する。
しているＴＭＣＣ発生器２ｄの構成を示す。第１の副Ｓ
ＹＮＣとＩＤ１を発生する副ＳＹＮＣ＆ＩＤ１（２ｄ−
１０）、第２のＳＹＮＣとＩＤを発生する副ＳＹＮＣ＆
ＩＤ２（２ｄ−１１）を設け、選択入力数を増加したＭ
ＵＸ２ｄ−６に、その出力を入力する。ＭＵＸ２ｄ−６
は、タイミング発生器２−５からの制御信号に従い、時
刻ｔ００には主ＳＹＮＣ、設定情報、副ＳＹＮＣ、時刻
ｔ０１にはＩＤ１、情報、副ＳＹＮＣ、時刻ｔ０２には
ＩＤ２、情報の順に選択し出力する。
【００９６】図７に、図４の副ＳＹＮＣに対応する機能
を持つＴＭＣＣ再生器６ｅの構成を示す。入力信号のＴ
ＭＣＣｒは、直列・並列変換器６−１、ゲート６−１
５、副ＳＹＮＣ検出器６−１０、ラッチ６−１１に入力
される。ゲート６−１５の出力は、主ＳＹＮＣ検出器６
―３に入力される。副ＳＹＮＣ検出器６−１０の出力は
ラッチ６−１１の制御端子とゲート発生器６−１３のＴ
ｒｉｇ端子に入力される。ラッチ６−１１の出力は算出
器６−１２ｅに入力される。算出器６−１２ｅの出力
は、ゲート発生器６−１３のＩＤ端子に入力される。ゲ
ート発生器６−１３の出力はゲート６−１５の制御端子
に入力される。
を持つＴＭＣＣ再生器６ｅの構成を示す。入力信号のＴ
ＭＣＣｒは、直列・並列変換器６−１、ゲート６−１
５、副ＳＹＮＣ検出器６−１０、ラッチ６−１１に入力
される。ゲート６−１５の出力は、主ＳＹＮＣ検出器６
―３に入力される。副ＳＹＮＣ検出器６−１０の出力は
ラッチ６−１１の制御端子とゲート発生器６−１３のＴ
ｒｉｇ端子に入力される。ラッチ６−１１の出力は算出
器６−１２ｅに入力される。算出器６−１２ｅの出力
は、ゲート発生器６−１３のＩＤ端子に入力される。ゲ
ート発生器６−１３の出力はゲート６−１５の制御端子
に入力される。
【００９７】次に、動作について、図７を用いて説明す
る。ゲート６−１５は、制御端子がＬの場合、入力信号
を通過させる。制御端子がＨの場合、入力信号を遮断す
る。ラッチ６−１１は、副ＳＹＮＣ検出器６−１０の出
力により、副ＳＹＮＣ後に続くＩＤ情報を取り込む。
る。ゲート６−１５は、制御端子がＬの場合、入力信号
を通過させる。制御端子がＨの場合、入力信号を遮断す
る。ラッチ６−１１は、副ＳＹＮＣ検出器６−１０の出
力により、副ＳＹＮＣ後に続くＩＤ情報を取り込む。
【００９８】ゲート発生器６−１３関連の動作について
図５と図７を用いて説明する。副ＳＹＮＣが検出されて
いない時刻ｔ０１以前では、ゲート発生器６−１３の出
力はレベルＬとなり、ゲート６−１５は入力を全て通過
させる。時刻ｔ０１において副ＳＹＮＣ１が検出された
出力によって、ゲート発生器６−１３の出力はレベルＨ
に切り替わる。また同時にラッチ６−１１がＩＤを取り
込む。算出器６−１２ｅは、ＩＤ値に応じて、主ＳＹＮ
Ｃが存在するであろう予想時間を出力する。時刻ｔ０１
に副ＳＹＮＣ１を検出した場合、２／３フレーム時間
（約ｔ１０−ｔ０１）を出力する。その結果、ゲート発
生器６−１３の出力は、時刻ｔ０１から２／３フレーム
時間後の時刻ｔ１０寸前からレベルＬとなる。
図５と図７を用いて説明する。副ＳＹＮＣが検出されて
いない時刻ｔ０１以前では、ゲート発生器６−１３の出
力はレベルＬとなり、ゲート６−１５は入力を全て通過
させる。時刻ｔ０１において副ＳＹＮＣ１が検出された
出力によって、ゲート発生器６−１３の出力はレベルＨ
に切り替わる。また同時にラッチ６−１１がＩＤを取り
込む。算出器６−１２ｅは、ＩＤ値に応じて、主ＳＹＮ
Ｃが存在するであろう予想時間を出力する。時刻ｔ０１
に副ＳＹＮＣ１を検出した場合、２／３フレーム時間
（約ｔ１０−ｔ０１）を出力する。その結果、ゲート発
生器６−１３の出力は、時刻ｔ０１から２／３フレーム
時間後の時刻ｔ１０寸前からレベルＬとなる。
【００９９】なお、副ＳＹＮＣ１を見逃し、副ＳＹＮＣ
２を検出した場合は、算出器６−１２ｅはＩＤ値から１
／３フレーム期間の時間（約ｔ１０−ｔ０２）を出力す
る。その結果、ゲート発生器６−１３の出力は、時刻ｔ
０２から１／３フレーム時間後の時刻ｔ１０寸前からレ
ベルＬとなる。
２を検出した場合は、算出器６−１２ｅはＩＤ値から１
／３フレーム期間の時間（約ｔ１０−ｔ０２）を出力す
る。その結果、ゲート発生器６−１３の出力は、時刻ｔ
０２から１／３フレーム時間後の時刻ｔ１０寸前からレ
ベルＬとなる。
【０１００】図８に、本発明の伝送装置の第３の実施の
形態の全体構成を示す。図８において、図４と同一個所
には同一符号を付けてある。副ＳＹＮＣに対応する機能
を持つＴＭＣＣ再生器６ｅを６ｄとした。フレーム信号
に同期して、ＴＭＣＣ発生器２ｄは、図１０に示すよう
なＴＭＣＣｔ信号を発生する。受信側の受信装置はＴＭ
ＣＣ再生器６ｄのフレーム信号出力を主データ復調器５
に入力する。ＴＭＣＣ再生器６ｄの８ＴＳ-ＳＴ信号出
力は、逆ＳＣＬ器８ｅ内の、リセット付ＰＮ発生器８−
４と４７置換器８−５に入力される。
形態の全体構成を示す。図８において、図４と同一個所
には同一符号を付けてある。副ＳＹＮＣに対応する機能
を持つＴＭＣＣ再生器６ｅを６ｄとした。フレーム信号
に同期して、ＴＭＣＣ発生器２ｄは、図１０に示すよう
なＴＭＣＣｔ信号を発生する。受信側の受信装置はＴＭ
ＣＣ再生器６ｄのフレーム信号出力を主データ復調器５
に入力する。ＴＭＣＣ再生器６ｄの８ＴＳ-ＳＴ信号出
力は、逆ＳＣＬ器８ｅ内の、リセット付ＰＮ発生器８−
４と４７置換器８−５に入力される。
【０１０１】図９に、図８の副ＳＹＮＣに対応する機能
を持つＴＭＣＣ再生器６ｄの構成を示す。入力信号のＴ
ＭＣＣｒは、直列・並列変換器６−１、副ＳＹＮＣ検出
器６−１０、ラッチ６−１１に接続される。副ＳＹＮＣ
検出器６−１０の出力はラッチ６−１１の制御端子と８
ＴＳ発生器６−１６のＬＯＡＤ端子に入力される。主Ｓ
ＹＮＣ抽出信号は、遅延器６−１４を経由し、８ＴＳ発
生器６−１６のＲＳＴ端子に入力される。ラッチ６−１
１の出力は算出器６−１２ｄに入力される。算出器６−
１２ｄの出力は、８ＴＳ発生器６−１６のＬＤ端子に入
力される。８ＴＳ発生器６−１６の出力は、８ＴＳ−Ｓ
Ｔ信号となる。
を持つＴＭＣＣ再生器６ｄの構成を示す。入力信号のＴ
ＭＣＣｒは、直列・並列変換器６−１、副ＳＹＮＣ検出
器６−１０、ラッチ６−１１に接続される。副ＳＹＮＣ
検出器６−１０の出力はラッチ６−１１の制御端子と８
ＴＳ発生器６−１６のＬＯＡＤ端子に入力される。主Ｓ
ＹＮＣ抽出信号は、遅延器６−１４を経由し、８ＴＳ発
生器６−１６のＲＳＴ端子に入力される。ラッチ６−１
１の出力は算出器６−１２ｄに入力される。算出器６−
１２ｄの出力は、８ＴＳ発生器６−１６のＬＤ端子に入
力される。８ＴＳ発生器６−１６の出力は、８ＴＳ−Ｓ
Ｔ信号となる。
【０１０２】次に、動作について、説明する。ラッチ６
−１１は、副ＳＹＮＣ検出器６−１０の出力により、副
ＳＹＮＣ後に続くＩＤデータを取り込む。８ＴＳ発生器
６−１６は、ＲＳＴ端子がレベルＨになると、そのエッ
ジタイミングに同期してカウンタ値を初期化し、１３０
５６ビット毎に８ＴＳ−ＳＴ信号を繰り返し出力する。
８ＴＳ発生器６−１６は、ＬＯＡＤ端子がレベルＨにな
ると、ＬＤ端子に印加されていた値にカウンタ値を合わ
せた後、１３０５６ビット毎に８ＴＳ−ＳＴ信号を繰り
返し出力する。
−１１は、副ＳＹＮＣ検出器６−１０の出力により、副
ＳＹＮＣ後に続くＩＤデータを取り込む。８ＴＳ発生器
６−１６は、ＲＳＴ端子がレベルＨになると、そのエッ
ジタイミングに同期してカウンタ値を初期化し、１３０
５６ビット毎に８ＴＳ−ＳＴ信号を繰り返し出力する。
８ＴＳ発生器６−１６は、ＬＯＡＤ端子がレベルＨにな
ると、ＬＤ端子に印加されていた値にカウンタ値を合わ
せた後、１３０５６ビット毎に８ＴＳ−ＳＴ信号を繰り
返し出力する。
【０１０３】図８の８ＴＳ発生器６−１６関連の動作に
ついて図１０を用いて説明する。時刻ｔ０１近辺で伝送
路の状態が正常に戻ったと仮定する。時刻ｔ０２に、副
ＳＹＮＣが検出されて、抽出信号が現れる。算出器６−
１２の値に応じて、８ＴＳ発生器６−１６には時刻ｔ０
２＋αの時点で８ＴＳ−ＳＴ信号が出力される状態にセ
ットされる。そして、時刻ｔ０２＋αに達したら、８Ｔ
Ｓ−ＳＴ信号が出力される。この結果、逆ＳＣＬ器８ｅ
において、ＰＮ発生器８−４が初期化され、時刻ｔ０２
＋αにおいてＤａｔａは正常に戻る。
ついて図１０を用いて説明する。時刻ｔ０１近辺で伝送
路の状態が正常に戻ったと仮定する。時刻ｔ０２に、副
ＳＹＮＣが検出されて、抽出信号が現れる。算出器６−
１２の値に応じて、８ＴＳ発生器６−１６には時刻ｔ０
２＋αの時点で８ＴＳ−ＳＴ信号が出力される状態にセ
ットされる。そして、時刻ｔ０２＋αに達したら、８Ｔ
Ｓ−ＳＴ信号が出力される。この結果、逆ＳＣＬ器８ｅ
において、ＰＮ発生器８−４が初期化され、時刻ｔ０２
＋αにおいてＤａｔａは正常に戻る。
【０１０４】図１１に、本発明の伝送装置の第４の実施
の形態の全体構成を示す。図１１において、図８と同一
個所には同一符号を付けてある。ＴＭＣＣ発生器２ｄを
２ｆとし、ＴＭＣＣ再生器６ｅを６ｆとした。
の形態の全体構成を示す。図１１において、図８と同一
個所には同一符号を付けてある。ＴＭＣＣ発生器２ｄを
２ｆとし、ＴＭＣＣ再生器６ｅを６ｆとした。
【０１０５】図１２に、図１１での信号の処理を示す。
ＴＭＣＣｔ信号を、Ｄｔ信号よりも進めておく。具体的
には、ＳＹＮＣワードの終了点と、Ｄｔ信号の開始点を
一致させる。時刻ｔ０１において、回線の状態が戻った
とする。Ｄｔ（ｎ）に対応するＳＹＮＣは当然検出でき
ていない。時刻ｔ０３からＤｔ（ｎ＋１）に対応するＳ
ＹＮＣが現れる。時刻ｔ１０時点で主ＳＹＮＣ抽出信号
が生じる。この抽出信号をそのまま再生フレーム信号と
して使用する。すなわち、主ＳＹＮＣ抽出信号が生じた
時点に、Ｄｔ信号の先頭をセットしているため、次のフ
レームが始まる時刻ｔ２０を待たずに、直ちに主データ
復調器５は、正常動作に入れる。
ＴＭＣＣｔ信号を、Ｄｔ信号よりも進めておく。具体的
には、ＳＹＮＣワードの終了点と、Ｄｔ信号の開始点を
一致させる。時刻ｔ０１において、回線の状態が戻った
とする。Ｄｔ（ｎ）に対応するＳＹＮＣは当然検出でき
ていない。時刻ｔ０３からＤｔ（ｎ＋１）に対応するＳ
ＹＮＣが現れる。時刻ｔ１０時点で主ＳＹＮＣ抽出信号
が生じる。この抽出信号をそのまま再生フレーム信号と
して使用する。すなわち、主ＳＹＮＣ抽出信号が生じた
時点に、Ｄｔ信号の先頭をセットしているため、次のフ
レームが始まる時刻ｔ２０を待たずに、直ちに主データ
復調器５は、正常動作に入れる。
【０１０６】図１３に、図１１のＴＭＣＣ発生器２ｆの
構成を示す。この構成は図６の構成と同じであるが、動
作タイミングが異なり、上記のように、ＳＹＮＣワード
の終了点を、Ｄｔ信号の開始点と一致させている。
構成を示す。この構成は図６の構成と同じであるが、動
作タイミングが異なり、上記のように、ＳＹＮＣワード
の終了点を、Ｄｔ信号の開始点と一致させている。
【０１０７】図１４に、図１１のＴＭＣＣ再生器６ｆの
構成を示す。主ＳＹＮＣ検出器６−３の抽出出力は、そ
のままフレーム信号として出力される。また、８ＴＳ発
生器６−１６のＲＳＴ端子に入力される。算出器６−１
２には、進相した分を補正した値を書き込んでおく。
構成を示す。主ＳＹＮＣ検出器６−３の抽出出力は、そ
のままフレーム信号として出力される。また、８ＴＳ発
生器６−１６のＲＳＴ端子に入力される。算出器６−１
２には、進相した分を補正した値を書き込んでおく。
【０１０８】図１５に、実際の副ＳＹＮＣを含むＴＭＣ
Ｃ信号の１フレームを示す。主ＳＹＮＣの後に、ＩＤ，
フレームＩＤ，システムが挿入され、設定データを表す
ＱＡＭ共通〜ＯＦＤＭ拡張コードが続く。第１副ＳＹＮ
Ｃと第２副ＳＹＮＣの後には、ＩＤ，フレームＩＤ，リ
ザーブコードが挿入される。最後にパリテイコードが挿
入される。
Ｃ信号の１フレームを示す。主ＳＹＮＣの後に、ＩＤ，
フレームＩＤ，システムが挿入され、設定データを表す
ＱＡＭ共通〜ＯＦＤＭ拡張コードが続く。第１副ＳＹＮ
Ｃと第２副ＳＹＮＣの後には、ＩＤ，フレームＩＤ，リ
ザーブコードが挿入される。最後にパリテイコードが挿
入される。
【０１０９】図１６に、本発明の伝送装置の第５の実施
の形態の全体構成を示す。図１６において、図１と同一
個所には同一符号を付けてある。ＴＭＣＣ発生器２ｃを
２ｇとし、ＴＭＣＣ再生器６を６ｇとした。
の形態の全体構成を示す。図１６において、図１と同一
個所には同一符号を付けてある。ＴＭＣＣ発生器２ｃを
２ｇとし、ＴＭＣＣ再生器６を６ｇとした。
【０１１０】図１７に、図１６のＴＭＣＣ発生器２ｇの
構成を示す。外部からの設定モード信号は、設定情報発
生器２−２に入力される。フレーム発生器２−５からの
フレーム信号は、スーパーフレーム発生器２−７とＭＵ
Ｘ２ｇ−６に入力される。ＭＵＸ２ｇ−６に、ＳＹＮＣ
発生器２−１、設定情報発生器２−２、ＳＣＬラッチ２
−８、スーパーフレーム信号からの出力が、入力され
る。ＳＣＬ情報はＳＣＬパターンラッチ２−８に入力さ
れる。
構成を示す。外部からの設定モード信号は、設定情報発
生器２−２に入力される。フレーム発生器２−５からの
フレーム信号は、スーパーフレーム発生器２−７とＭＵ
Ｘ２ｇ−６に入力される。ＭＵＸ２ｇ−６に、ＳＹＮＣ
発生器２−１、設定情報発生器２−２、ＳＣＬラッチ２
−８、スーパーフレーム信号からの出力が、入力され
る。ＳＣＬ情報はＳＣＬパターンラッチ２−８に入力さ
れる。
【０１１１】ＭＵＸ２ｇ−６は、入力されるフレーム信
号に従い、入力されているＳＹＮＣコード、スーパーフ
レーム情報、ＳＣＬパターン、設定情報を順次切り替え
て出力していく。
号に従い、入力されているＳＹＮＣコード、スーパーフ
レーム情報、ＳＣＬパターン、設定情報を順次切り替え
て出力していく。
【０１１２】図１８に、図１７のＴＭＣＣ発生器２ｇが
作成するＴＭＣＣパターンを示す。ＳＹＮＣコードの次
にスーパーフレーム情報、次にＳＣＬパターン、次に設
定情報が配置される。
作成するＴＭＣＣパターンを示す。ＳＹＮＣコードの次
にスーパーフレーム情報、次にＳＣＬパターン、次に設
定情報が配置される。
【０１１３】図１９に、図１６のＴＭＣＣ再生器６ｇの
構成を示す。入力信号であるＴＭＣＣｒが、ＳＹＮＣ検
出器６−３、直列・並列変換器６−１に入力される。Ｓ
ＹＮＣ検出器６−３の出力は、フレームカウンタ６−４
ｇのリセット端子に入力される。フレームカウンタ６−
４ｇからは、所定のタイミングでパラレル化された情報
を捕促するためのラッチ信号、スーパーフレーム信号、
プリセット時期を示すプリセット信号が出力される。
構成を示す。入力信号であるＴＭＣＣｒが、ＳＹＮＣ検
出器６−３、直列・並列変換器６−１に入力される。Ｓ
ＹＮＣ検出器６−３の出力は、フレームカウンタ６−４
ｇのリセット端子に入力される。フレームカウンタ６−
４ｇからは、所定のタイミングでパラレル化された情報
を捕促するためのラッチ信号、スーパーフレーム信号、
プリセット時期を示すプリセット信号が出力される。
【０１１４】ＳＹＮＣ検出器６−３は、ＳＹＮＣのビッ
トパターンを検出し、フレームカウンタ６−４ｇをリセ
ットする。このタイミングからフレームカウンタ６−４
ｇはカウントを始め、ＴＭＣＣｒ中の各種情報を抽出す
る。
トパターンを検出し、フレームカウンタ６−４ｇをリセ
ットする。このタイミングからフレームカウンタ６−４
ｇはカウントを始め、ＴＭＣＣｒ中の各種情報を抽出す
る。
【０１１５】送信側の送信装置から送られた設定情報
は、ラッチ６−２で、スーパーフレームを示すビットは
ラッチ６−５で、ＳＣＬプリセット情報はラッチ６−６
で捕捉され、出力される。
は、ラッチ６−２で、スーパーフレームを示すビットは
ラッチ６−５で、ＳＣＬプリセット情報はラッチ６−６
で捕捉され、出力される。
【０１１６】図２０に、ＴＭＣＣｒ信号、スーパーフレ
ーム情報を捕捉するための抽出信号、ＳＣＬプリセット
情報を捕捉するための抽出信号の関係を示す。
ーム情報を捕捉するための抽出信号、ＳＣＬプリセット
情報を捕捉するための抽出信号の関係を示す。
【０１１７】図２１に、図１６のプリセット付きＰＮパ
ターン発生器８−４の構成を示す。図２１において、８
−４１は排他的論理和、８−４２は選択器、８−４３は
D−フリップフロップである。
ターン発生器８−４の構成を示す。図２１において、８
−４１は排他的論理和、８−４２は選択器、８−４３は
D−フリップフロップである。
【０１１８】スーパーフレームのパルスが各D−フリッ
プフロップ８−４３のリセット端子に入力されると、全
D−フリップフロップ８−４３の出力はLになり、出力Ｐ
Ｎパターンはリセットされ、初期化される。
プフロップ８−４３のリセット端子に入力されると、全
D−フリップフロップ８−４３の出力はLになり、出力Ｐ
Ｎパターンはリセットされ、初期化される。
【０１１９】ＳＣＬとプリセットが入力されると、プリ
セット信号により選択器８−４２はプリセット情報を選
択する。これらのリセット情報は、D−フリップフロッ
プ８−４３のD端子に印加され、D−フリップフロップ８
−４３はプリセットされる。
セット信号により選択器８−４２はプリセット情報を選
択する。これらのリセット情報は、D−フリップフロッ
プ８−４３のD端子に印加され、D−フリップフロップ８
−４３はプリセットされる。
【０１２０】８フレーム毎に、スーパーフレームが生じ
る。従来は、そのため伝送断の状態から、復帰した際の
フレーム数が、２フレーム目であっても、逆ＳＣＬの正
常化は、次のスーパーフレームが現れるまで不可能であ
った。
る。従来は、そのため伝送断の状態から、復帰した際の
フレーム数が、２フレーム目であっても、逆ＳＣＬの正
常化は、次のスーパーフレームが現れるまで不可能であ
った。
【０１２１】しかしながら、本実施の形態では、送信側
の送信装置で各フレームのＴＭＣＣに挿入したＳＣＬパ
ターンを、受信側の受信装置で得ることができるので、
次のスーパーフレームの到来を待たずに、正しい逆ＳＣ
Ｌを開始でき、素早い伝送復帰が可能となる。
の送信装置で各フレームのＴＭＣＣに挿入したＳＣＬパ
ターンを、受信側の受信装置で得ることができるので、
次のスーパーフレームの到来を待たずに、正しい逆ＳＣ
Ｌを開始でき、素早い伝送復帰が可能となる。
【０１２２】
【発明の効果】本発明によれば、ＴＭＣＣの復調時に復
調結果から一意にＳＣＬを行うための目印位置を目印で
あるＢ８ｈ等特定ビットを捜すことなく特定することが
可能な送信装置および伝送装置および受信装置を得るこ
とができる。また本発明によれば、ＴＭＣＣの復調時に
ＴＭＣＣ開始点の検出を容易にする信号構成および送信
装置および伝送装置および受信装置を得ることができ
る。また本発明によれば、フレーム途中からの逆スクラ
ンブル処理を可能にする信号構成および送信装置および
伝送装置および受信装置を得ることができる。また本発
明によれば、次のフレームの切れ目を待たずに素早い処
理が実行可能な送信装置および伝送装置および受信装置
を得ることができる。また本発明によれば、伝送断から
復帰した場合の逆スクランブル処理を早期に再開可能と
する信号構成および送信装置および伝送装置および受信
装置を得ることができる。
調結果から一意にＳＣＬを行うための目印位置を目印で
あるＢ８ｈ等特定ビットを捜すことなく特定することが
可能な送信装置および伝送装置および受信装置を得るこ
とができる。また本発明によれば、ＴＭＣＣの復調時に
ＴＭＣＣ開始点の検出を容易にする信号構成および送信
装置および伝送装置および受信装置を得ることができ
る。また本発明によれば、フレーム途中からの逆スクラ
ンブル処理を可能にする信号構成および送信装置および
伝送装置および受信装置を得ることができる。また本発
明によれば、次のフレームの切れ目を待たずに素早い処
理が実行可能な送信装置および伝送装置および受信装置
を得ることができる。また本発明によれば、伝送断から
復帰した場合の逆スクランブル処理を早期に再開可能と
する信号構成および送信装置および伝送装置および受信
装置を得ることができる。
【図１】本発明の伝送装置の第１の実施の形態の全体構
成を示す図である。
成を示す図である。
【図２】フレーム信号とＴＭＣＣｔ信号とＤｔ信号を示
す図である。
す図である。
【図３】図１のＴＭＣＣ発生器の構成を示す図である。
【図４】本発明の伝送装置の第２の実施の形態の全体構
成を示す図である。
成を示す図である。
【図５】副ＳＹＮＣ挿入したＴＭＣＣｔ等を示す図であ
る。
る。
【図６】図４の副ＳＹＮＣ挿入機能を装備しているＴＭ
ＣＣ発生器の構成を示す図である。
ＣＣ発生器の構成を示す図である。
【図７】図４の副ＳＹＮＣに対応する機能を持つＴＭＣ
Ｃ再生器の構成を示す図である。
Ｃ再生器の構成を示す図である。
【図８】本発明の伝送装置の第３の実施の形態の全体構
成を示す図である。
成を示す図である。
【図９】図８の副ＳＹＮＣに対応する機能を持つＴＭＣ
Ｃ再生器の構成を示す図である。
Ｃ再生器の構成を示す図である。
【図１０】図８の８ＴＳ発生器関連の動作を示す図であ
る。
る。
【図１１】本発明の伝送装置の第４の実施の形態の全体
構成を示す図である。
構成を示す図である。
【図１２】図１１での信号の処理を示す図である。
【図１３】図１１のＴＭＣＣ発生器の構成を示す図であ
る。
る。
【図１４】図１１のＴＭＣＣ再生器の構成を示す図であ
る。
る。
【図１５】実際の副ＳＹＮＣを含むＴＭＣＣ信号の１フ
レームを示す図である。
レームを示す図である。
【図１６】本発明の伝送装置の第５の実施の形態の全体
構成を示す図である。
構成を示す図である。
【図１７】図１５のＴＭＣＣ発生器の構成を示す図であ
る。
る。
【図１８】図１７のＴＭＣＣ発生器が作成するＴＭＣＣ
パターンを示す図である。
パターンを示す図である。
【図１９】図１６のＴＭＣＣ再生器の構成を示す図であ
る。
る。
【図２０】ＴＭＣＣｒ信号、スーパーフレーム情報を捕
捉するための抽出信号、ＳＣＬプリセット情報を捕捉す
るための抽出信号の関係を示す図である。
捉するための抽出信号、ＳＣＬプリセット情報を捕捉す
るための抽出信号の関係を示す図である。
【図２１】図１６のプリセット付きＰＮパターン発生器
の構成を示す図である。
の構成を示す図である。
【図２２】従来の映像信号の伝送を行う伝送装置の構成
を示す図である。
を示す図である。
【図２３】図２２の主データ変調器の構成を示す図であ
る。
る。
【図２４】フレーム信号とＴＭＣＣ信号ｔ、Ｄｔの例を
示す図である。
示す図である。
【図２５】図２２のＴＭＣＣ発生器の構成を示す図であ
る。
る。
【図２６】図２２の統合器の構成を示す図である。
【図２７】図２６等の動作を示すデータ図である。
【図２８】図２２の統合器の出力である、ＯＦＤＭ変調
波の概念図を示す図である。
波の概念図を示す図である。
【図２９】図２２の分離器の構成を示す図である。
【図３０】図２２の主データ復調器の構成を示す図であ
る。
る。
【図３１】ＴＭＣＣｒ信号、Ｄｒを示す図である。
【図３２】図２２のＴＭＣＣ再生器の構成を示す図であ
る。
る。
【図３３】処理の経過を示す例を示す図である。
１：主データ変調器、２：ＴＭＣＣ発生器、３：統合
器、４：分離器、５：主データ復調器、６：ＴＭＣＣ再
生器、７：ＳＣＬ器、７Ｍ：ＭＰＥＧ−２エンコーダ、
８：逆ＳＣＬ器、８Ｍ：ＭＰＥＧ−２デコーダ、９：Ｓ
ＣＬ基準同期型フレーム発生器、１０：フレーム基準同
期型８ＴＳ発生器、１１ｔ：送信高周波器、１２ｔ：送
信アンテナ、１１ｒ：受信高周波器、１２ｒ：受信アン
テナ、１−１：時間軸変換器、１−２：エラー訂正符号
付加器、１−３：符号化器、１−４：ＣＫ発振器、２−
１：ＳＹＮＣ発生器、２−２：設定情報発生器、２−
５：フレーム発生器、２−６：ＭＵＸ、２―７：スーパ
ーフレーム発生器、２−８：ＳＣＬパターンラッチ、２
−１０：副ＳＹＮＣ＆ＩＤ１、２−１１：副ＳＹＮＣ＆
ＩＤ２、３−１：ＳＥＬ／ＣＰ挿入器、３−２：ＩＦＦ
Ｔ器、３−３：ガード付加器、３−４：直交変調処理
器、４−１：直交復調器、４−２：ＦＦＴ器、４−３：
同期再生器、４−４：電圧制御ＣＫｒ発生器、４−５：
Ｄｒ選択器、４−６：ＴＭＣＣｒ選択器、４−７：補正
器、５−１：復号化器、５−２：エラー訂正器、５−
３：時間軸変換器、６−１：ＳＰ変換器、６−２：ラッ
チ、６−３：ＳＹＮＣ検出器、６−４：フレームカウン
タ、６−６：フレームカウンタ、６−１０：副ＳＹＮＣ
検出器、６−１１：ラッチ、６−１２：算出器、６−１
３：ゲート発生器、６−１４：遅延器、６−１５：ゲー
ト、６−１６：８ＴＳ発生器、７−１：４７ｈ検出器、
７−２：８分周器、７−３：ＳＣＬ演算器、７−４：リ
セット付ＰＮ発生器、７−５：Ｂ８ｈ置換器、８−１：
Ｂ８ｈ検出器、８−３：逆ＳＣＬ演算器、８−４：リセ
ット付ＰＮ発生器、８−５：４７ｈ置換器、８１：ＤＡ
コンバータ、８２：ミキサー、８３：ローカル発振器。
器、４：分離器、５：主データ復調器、６：ＴＭＣＣ再
生器、７：ＳＣＬ器、７Ｍ：ＭＰＥＧ−２エンコーダ、
８：逆ＳＣＬ器、８Ｍ：ＭＰＥＧ−２デコーダ、９：Ｓ
ＣＬ基準同期型フレーム発生器、１０：フレーム基準同
期型８ＴＳ発生器、１１ｔ：送信高周波器、１２ｔ：送
信アンテナ、１１ｒ：受信高周波器、１２ｒ：受信アン
テナ、１−１：時間軸変換器、１−２：エラー訂正符号
付加器、１−３：符号化器、１−４：ＣＫ発振器、２−
１：ＳＹＮＣ発生器、２−２：設定情報発生器、２−
５：フレーム発生器、２−６：ＭＵＸ、２―７：スーパ
ーフレーム発生器、２−８：ＳＣＬパターンラッチ、２
−１０：副ＳＹＮＣ＆ＩＤ１、２−１１：副ＳＹＮＣ＆
ＩＤ２、３−１：ＳＥＬ／ＣＰ挿入器、３−２：ＩＦＦ
Ｔ器、３−３：ガード付加器、３−４：直交変調処理
器、４−１：直交復調器、４−２：ＦＦＴ器、４−３：
同期再生器、４−４：電圧制御ＣＫｒ発生器、４−５：
Ｄｒ選択器、４−６：ＴＭＣＣｒ選択器、４−７：補正
器、５−１：復号化器、５−２：エラー訂正器、５−
３：時間軸変換器、６−１：ＳＰ変換器、６−２：ラッ
チ、６−３：ＳＹＮＣ検出器、６−４：フレームカウン
タ、６−６：フレームカウンタ、６−１０：副ＳＹＮＣ
検出器、６−１１：ラッチ、６−１２：算出器、６−１
３：ゲート発生器、６−１４：遅延器、６−１５：ゲー
ト、６−１６：８ＴＳ発生器、７−１：４７ｈ検出器、
７−２：８分周器、７−３：ＳＣＬ演算器、７−４：リ
セット付ＰＮ発生器、７−５：Ｂ８ｈ置換器、８−１：
Ｂ８ｈ検出器、８−３：逆ＳＣＬ演算器、８−４：リセ
ット付ＰＮ発生器、８−５：４７ｈ置換器、８１：ＤＡ
コンバータ、８２：ミキサー、８３：ローカル発振器。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 池田 哲臣
東京都世田谷区砧一丁目10番11号 日本放
送協会 放送技術研究所内
Ｆターム(参考） 5K004 AA05 AA08 FE00 FG00 JE00
JG00
5K022 DD01 DD22 DD32 EE02 EE22
EE32
Claims (18)
- 【請求項１】主データＤｔと、ヘッダ部分を示すＳＹＮ
Ｃパターンと前記主データＤｔの設定情報を示すビット
パターンを有するＴＭＣＣとから構成される信号構成の
伝送信号を送信する送信装置において、 入力データのスクランブル処理を開始する基準タイミン
グと、スクランブル処理されたデータを変調処理して前
記主データＤｔを作成する変調処理のタイミングとを実
質一致させ且つ該変調処理のタイミングを前記ＴＭＣＣ
を作成するタイミングと実質一致させて前記ＴＭＣＣを
作成する手段を備えたことを特徴とする送信装置。 - 【請求項２】主データＤｔと、ヘッダ部分を示すＳＹＮ
Ｃパターンと前記主データＤｔの設定情報を示すビット
パターンを有するＴＭＣＣとから構成される信号構成の
伝送信号を送信装置で送信し、受信装置で受信し再生す
る伝送装置において、 入力データのスクランブル処理を開始する基準タイミン
グと、スクランブル処理されたデータを変調処理して前
記主データＤｔを作成する変調処理のタイミングとを実
質一致させ且つ該変調処理のタイミングを前記ＴＭＣＣ
を作成するタイミングと実質一致させて前記ＴＭＣＣを
作成する手段を送信装置に備え、受信装置は受信した前
記伝送信号より前記主データを復調し且つ前記ＴＭＣＣ
より前記ヘッダ部分を示すＳＹＮＣパターンを抽出し、
抽出した該ＳＹＮＣパターンを基準として前記主データ
の逆スクランブル処理をすることを特徴とする伝送装
置。 - 【請求項３】主データＤｔと、ヘッダ部分を示すＳＹＮ
Ｃパターンと前記主データＤｔの設定情報を示すビット
パターンを有するＴＭＣＣとから構成され、入力データ
のスクランブル処理を開始する基準タイミングと、スク
ランブル処理されたデータを変調処理して前記主データ
Ｄｔを作成する変調処理のタイミングとを実質一致させ
且つ該変調処理のタイミングを前記ＴＭＣＣを作成する
タイミングと実質一致させて前記ＴＭＣＣを作成した信
号構成の伝送信号を受信し、受信した該伝送信号より前
記主データを復調し且つ前記ＴＭＣＣより前記ヘッダ部
分を示すＳＹＮＣパターンを抽出し、抽出した該ＳＹＮ
Ｃパターンを基準として前記主データの逆スクランブル
処理をすることを特徴とする受信装置。 - 【請求項４】主データＤｔと、ヘッダ部分を示すＳＹＮ
Ｃパターンと前記主データＤｔの設定情報を示すビット
パターンを有するＴＭＣＣとから構成される信号構成に
おいて、 前記ヘッダ部分を示すＳＹＮＣパターンと次のフレーム
のヘッダ部分を示すＳＹＮＣパターンとの間に、副ＳＹ
ＮＣパターンを配置したことを特徴とする信号構成。 - 【請求項５】主データＤｔと、ヘッダ部分を示すＳＹＮ
Ｃパターンと前記主データＤｔの設定情報を示すビット
パターンを有するＴＭＣＣとから構成される信号構成の
伝送信号を送信する送信装置において、 前記ヘッダ部分を示すＳＹＮＣパターンと次のフレーム
のヘッダ部分を示すＳＹＮＣパターンとの間に、副ＳＹ
ＮＣパターンを配置する手段を備えたことを特徴とする
送信装置。 - 【請求項６】主データＤｔと、ヘッダ部分を示すＳＹＮ
Ｃパターンと前記主データＤｔの設定情報を示すビット
パターンを有するＴＭＣＣとから構成される信号構成の
伝送信号を送信装置で送信し、受信装置で受信し再生す
る伝送装置において、 前記ヘッダ部分を示すＳＹＮＣパターンと次のフレーム
のヘッダ部分を示すＳＹＮＣパターンとの間に、副ＳＹ
ＮＣパターンを配置する手段を送信装置に備え、受信装
置は受信した前記伝送信号より前記主データを復調し且
つ前記ＴＭＣＣより前記副ＳＹＮＣパターンを抽出し、
抽出した該副ＳＹＮＣパターンを基に該副ＳＹＮＣパタ
ーンより後に配置の前記ＳＹＮＣパターンをゲートさせ
る手段を備えたことを特徴とする伝送装置。 - 【請求項７】主データＤｔと、ヘッダ部分を示すＳＹＮ
Ｃパターンと前記主データＤｔの設定情報を示すビット
パターンを有するＴＭＣＣとから構成され、前記ヘッダ
部分を示すＳＹＮＣパターンと次のフレームのヘッダ部
分を示すＳＹＮＣパターンとの間に、副ＳＹＮＣパター
ンが配置された信号構成の伝送信号を受信し、 受信した前記伝送信号より前記主データを復調し且つ前
記ＴＭＣＣより前記副ＳＹＮＣパターンを抽出し、抽出
した該副ＳＹＮＣパターンを基に該副ＳＹＮＣパターン
より後に配置の前記ＳＹＮＣパターンをゲートさせる手
段を備えたことを特徴とする受信装置。 - 【請求項８】主データＤｔと、ヘッダ部分を示すＳＹＮ
Ｃパターンと前記主データＤｔの設定情報を示すビット
パターンを有するＴＭＣＣとから構成される信号構成に
おいて、 前記ヘッダ部分を示すＳＹＮＣパターンと次のフレーム
のヘッダ部分を示すＳＹＮＣパターンとの間に、副ＳＹ
ＮＣパターンと該副ＳＹＮＣパターンのＩＤ情報を配置
したことを特徴とする信号構成。 - 【請求項９】主データＤｔと、ヘッダ部分を示すＳＹＮ
Ｃパターンと前記主データＤｔの設定情報を示すビット
パターンを有するＴＭＣＣとから構成される信号構成の
伝送信号を送信する送信装置において、 前記ヘッダ部分を示すＳＹＮＣパターンと次のフレーム
のヘッダ部分を示すＳＹＮＣパターンとの間に、副ＳＹ
ＮＣパターンと該副ＳＹＮＣパターンのＩＤ情報を配置
する手段を備えたことを特徴とする送信装置。 - 【請求項１０】主データＤｔと、ヘッダ部分を示すＳＹ
ＮＣパターンと前記主データＤｔの設定情報を示すビッ
トパターンを有するＴＭＣＣとから構成される信号構成
の伝送信号を送信装置で送信し、受信装置で受信し再生
する伝送装置において、 前記ヘッダ部分を示すＳＹＮＣパターンと次のフレーム
のヘッダ部分を示すＳＹＮＣパターンとの間に、副ＳＹ
ＮＣパターンと該副ＳＹＮＣパターンのＩＤ情報を配置
する手段を送信装置に備え、受信装置は受信した前記伝
送信号より前記主データを復調し且つ前記ＴＭＣＣより
前記副ＳＹＮＣパターンおよびＩＤ情報を抽出し、抽出
した該副ＳＹＮＣパターンおよびＩＤ情報を基に前記復
調した主データの逆スクランブル処理をする手段を備え
たことを特徴とする伝送装置。 - 【請求項１１】主データＤｔと、ヘッダ部分を示すＳＹ
ＮＣパターンと前記主データＤｔの設定情報を示すビッ
トパターンを有するＴＭＣＣとから構成され、前記ヘッ
ダ部分を示すＳＹＮＣパターンと次のフレームのヘッダ
部分を示すＳＹＮＣパターンとの間に、副ＳＹＮＣパタ
ーンと該副ＳＹＮＣパターンのＩＤ情報が配置された信
号構成の伝送信号を受信し、 受信した前記伝送信号より前記主データを復調し且つ前
記ＴＭＣＣより前記副ＳＹＮＣパターンおよびＩＤ情報
を抽出し、抽出した該副ＳＹＮＣパターンおよびＩＤ情
報を基に前記復調した主データの逆スクランブル処理を
する手段を備えたことを特徴とする受信装置。 - 【請求項１２】主データＤｔと、ヘッダ部分を示すＳＹ
ＮＣパターンと前記主データＤｔの設定情報を示すビッ
トパターンを有するＴＭＣＣとから構成される信号構成
の伝送信号を送信する送信装置において、 前記ＳＹＮＣパターンの後にＳＹＮＣパターンのＩＤ情
報を配置し且つ主データＤｔに対して前記ＴＭＣＣの前
記ＳＹＮＣパターンおよび該ＳＹＮＣパターンのＩＤ情
報を時間的に先行させて発生させる手段を備えたことを
特徴とする送信装置。 - 【請求項１３】主データＤｔと、ヘッダ部分を示すＳＹ
ＮＣパターンと前記主データＤｔの設定情報を示すビッ
トパターンを有するＴＭＣＣとから構成される信号構成
の伝送信号を送信し、受信装置で受信し再生する伝送装
置において、 前記ＳＹＮＣパターンの後にＳＹＮＣパターンのＩＤ情
報を配置し且つ主データＤｔに対して前記ＴＭＣＣの前
記ＳＹＮＣパターンおよび該ＳＹＮＣパターンのＩＤ情
報を時間的に先行させて発生させる手段を送信装置に備
え、受信装置は受信した前記伝送信号より前記ＴＭＣＣ
中の前記ＳＹＮＣパターンおよび該ＳＹＮＣパターンの
ＩＤ情報を抽出し、抽出した該ＳＹＮＣパターンを基に
前記主データを復調する手段を備えたことを特徴とする
伝送装置。 - 【請求項１４】主データＤｔと、ヘッダ部分を示すＳＹ
ＮＣパターンと前記主データＤｔの設定情報を示すビッ
トパターンを有するＴＭＣＣとから構成され、前記ＳＹ
ＮＣパターンの後にＳＹＮＣパターンのＩＤ情報を配置
し且つ主データＤｔに対して前記ＴＭＣＣの前記ＳＹＮ
Ｃパターンおよび該ＳＹＮＣパターンのＩＤ情報を時間
的に先行した信号構成の伝送信号を受信し、 受信した前記伝送信号より前記ＴＭＣＣ中の前記ＳＹＮ
Ｃパターンおよび該ＳＹＮＣパターンのＩＤ情報を抽出
し、抽出した該ＳＹＮＣパターンを基に前記主データを
復調する手段を備えたことを特徴とする受信装置。 - 【請求項１５】主データＤｔと、ヘッダ部分を示すＳＹ
ＮＣパターンと前記主データＤｔの設定情報を示すビッ
トパターンを有するＴＭＣＣとから構成される信号構成
において、 前記ヘッダ部分を示すＳＹＮＣパターンに引き続き、ス
ーパーフレーム情報と、スクランブル用パターンを配置
したことを特徴とする信号構成。 - 【請求項１６】主データＤｔと、ヘッダ部分を示すＳＹ
ＮＣパターンと前記主データＤｔの設定情報を示すビッ
トパターンを有するＴＭＣＣとから構成される信号構成
の伝送信号を送信する送信装置において、 前記ヘッダ部分を示すＳＹＮＣパターンに引き続き、ス
ーパーフレーム情報と、スクランブル用パターンを配置
する手段を備えたことを特徴とする送信装置。 - 【請求項１７】主データＤｔと、ヘッダ部分を示すＳＹ
ＮＣパターンと前記主データＤｔの設定情報を示すビッ
トパターンを有するＴＭＣＣとから構成される信号構成
の伝送信号を送信装置で送信し、受信装置で受信し再生
する伝送装置において、 前記ヘッダ部分を示すＳＹＮＣパターンに引き続き、ス
ーパーフレーム情報と、スクランブル用パターンを配置
する手段を送信装置に備え、受信装置は受信した前記伝
送信号より前記主データを復調し且つ前記ＴＭＣＣより
前記スーパーフレーム情報およびスクランブル用パター
ンを抽出し、抽出した該スーパーフレーム情報およびス
クランブル用パターンを基に復調した前記主データの逆
スクランブル処理をする手段を備えたことを特徴とする
伝送装置。 - 【請求項１８】主データＤｔと、ヘッダ部分を示すＳＹ
ＮＣパターンと前記主データＤｔの設定情報を示すビッ
トパターンを有するＴＭＣＣとから構成され、前記ヘッ
ダ部分を示すＳＹＮＣパターンに引き続き、スーパーフ
レーム情報と、スクランブル用パターンを配置した信号
構成の伝送信号を受信し、 受信した前記伝送信号より前記主データを復調し且つ前
記ＴＭＣＣより前記スーパーフレーム情報およびスクラ
ンブル用パターンを抽出し、抽出した該スーパーフレー
ム情報およびスクランブル用パターンを基に復調した前
記主データの逆スクランブル処理をする手段を備えたこ
とを特徴とする受信装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001222841A JP3712962B2 (ja) | 2001-07-24 | 2001-07-24 | 送信装置および伝送装置および受信装置および信号構成 |
| EP02016273A EP1280310B1 (en) | 2001-07-24 | 2002-07-23 | Signal structure and scrambling for multicarrier transmission |
| DE60234796T DE60234796D1 (de) | 2001-07-24 | 2002-07-23 | Signalstruktur sowie Verschachtelung für Mehrträgerübertragung |
| US10/200,329 US7301969B2 (en) | 2001-07-24 | 2002-07-23 | OFDM transmitting apparatus, receiving apparatus and transmitting system and signal structure of transmission signal for use in the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001222841A JP3712962B2 (ja) | 2001-07-24 | 2001-07-24 | 送信装置および伝送装置および受信装置および信号構成 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005131133A Division JP4053056B2 (ja) | 2005-04-28 | 2005-04-28 | 信号伝送方法および送信装置および伝送装置および受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003037576A true JP2003037576A (ja) | 2003-02-07 |
| JP3712962B2 JP3712962B2 (ja) | 2005-11-02 |
Family
ID=19056262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001222841A Expired - Lifetime JP3712962B2 (ja) | 2001-07-24 | 2001-07-24 | 送信装置および伝送装置および受信装置および信号構成 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7301969B2 (ja) |
| EP (1) | EP1280310B1 (ja) |
| JP (1) | JP3712962B2 (ja) |
| DE (1) | DE60234796D1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7394754B2 (en) * | 2002-08-01 | 2008-07-01 | Mediatek Inc. | System and method for transmitting data in a multiple-branch transmitter-diversity orthogonal frequency-division multiplexing (OFDM) system |
| US20040120289A1 (en) * | 2002-12-20 | 2004-06-24 | Hamalainen Jyri K. | Transmission of information in a wireless communication system |
| JP4828885B2 (ja) * | 2005-07-27 | 2011-11-30 | 株式会社東芝 | 受信装置 |
| JP5151144B2 (ja) * | 2006-12-22 | 2013-02-27 | 富士通セミコンダクター株式会社 | Ｏｆｄｍ受信機及びデータ判定方法 |
| EP2207274B1 (en) * | 2007-11-02 | 2014-11-19 | Fujitsu Limited | Network encoding method and network encoding apparatus |
| KR101409562B1 (ko) * | 2009-10-29 | 2014-06-19 | 한국전자통신연구원 | 소출력 신호를 이용한 대출력 신호 수신 성능 향상 장치 및 방법 |
| CN115695116B (zh) * | 2022-11-07 | 2023-08-01 | 四川工商学院 | 一种基于时间同步的跟踪发信控制方法与装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2340003B (en) * | 1994-12-15 | 2000-03-22 | Inmarsat Ltd | Multiplex communication |
| JP2802255B2 (ja) * | 1995-09-06 | 1998-09-24 | 株式会社次世代デジタルテレビジョン放送システム研究所 | 直交周波数分割多重伝送方式及びそれを用いる送信装置と受信装置 |
| JP2912323B1 (ja) * | 1998-01-29 | 1999-06-28 | 日本放送協会 | デジタルデータの受信装置 |
| WO2000051275A1 (fr) * | 1999-02-25 | 2000-08-31 | Sony Corporation | Appareil de radiodiffusion numerique |
| US6785258B1 (en) * | 1999-06-23 | 2004-08-31 | At&T Wireless Services, Inc. | System and method for data scrambling to reduce the crest factor in an OFDM waveform |
| JP2001086452A (ja) | 1999-09-13 | 2001-03-30 | Sony Corp | 静止画印刷出力システム、静止画印刷出力方法及び情報提供媒体 |
| US6798791B1 (en) * | 1999-12-16 | 2004-09-28 | Agere Systems Inc | Cluster frame synchronization scheme for a satellite digital audio radio system |
| JP3799951B2 (ja) * | 2000-04-13 | 2006-07-19 | ソニー株式会社 | Ｏｆｄｍ送信装置及び方法 |
| JP4286470B2 (ja) | 2000-06-27 | 2009-07-01 | 日本放送協会 | デジタル伝送方法と受信機 |
| JP2002111622A (ja) * | 2000-09-28 | 2002-04-12 | Mitsubishi Electric Corp | 通信装置および通信方法 |
-
2001
- 2001-07-24 JP JP2001222841A patent/JP3712962B2/ja not_active Expired - Lifetime
-
2002
- 2002-07-23 EP EP02016273A patent/EP1280310B1/en not_active Expired - Lifetime
- 2002-07-23 US US10/200,329 patent/US7301969B2/en active Active
- 2002-07-23 DE DE60234796T patent/DE60234796D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030021297A1 (en) | 2003-01-30 |
| JP3712962B2 (ja) | 2005-11-02 |
| US7301969B2 (en) | 2007-11-27 |
| DE60234796D1 (de) | 2010-02-04 |
| EP1280310B1 (en) | 2009-12-23 |
| EP1280310A2 (en) | 2003-01-29 |
| EP1280310A3 (en) | 2006-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3289610B2 (ja) | Ｏｆｄｍ復調装置及びその方法 | |
| US6192056B1 (en) | Demodulating apparatus and demodulating method | |
| WO2004082181A1 (ja) | Ｏｆｄｍ信号の送信方法、送信装置及び受信装置 | |
| AU3517801A (en) | OFDm receiving device and OFDM receiving method | |
| AU3516401A (en) | OFDM transmission device and OFDM transmission method | |
| CN100546349C (zh) | 兼容数字音频广播的地面移动多媒体广播接收机 | |
| AU2001275998B2 (en) | Data Transmission using pulse with modulation | |
| JP2004505505A (ja) | パルス幅変調を使用する主および補助データの伝達 | |
| US5274672A (en) | Optimized clock recovery for an MSK system | |
| JP2003037576A (ja) | 送信装置および伝送装置および受信装置および信号構成 | |
| US7158475B1 (en) | Transmitting apparatus and method and provision medium | |
| JP4053056B2 (ja) | 信号伝送方法および送信装置および伝送装置および受信装置 | |
| JP4018925B2 (ja) | 信号構成および送信装置ならびに受信装置 | |
| JP2748872B2 (ja) | 復調器制御方式 | |
| JP4285038B2 (ja) | Ｏｆｄｍ復調装置 | |
| JP4519371B2 (ja) | 送信装置および伝送装置および受信装置 | |
| JP2007028200A (ja) | フレーム同期保護制御装置及び方法 | |
| JP3580107B2 (ja) | Ｏｆｄｍ復調装置及びその方法 | |
| JP2001203663A (ja) | 直交周波数分割多重伝送システム | |
| EP2828997B1 (en) | Method for generating a vcm or acm signal having an improved frame | |
| JP2004254069A (ja) | 受信機 | |
| JP3664931B2 (ja) | デジタル放送受信機 | |
| JP3518739B2 (ja) | 直交周波数分割多重信号受信装置及び直交周波数分割多重信号の受信方法 | |
| JP3518764B2 (ja) | 直交周波数分割多重信号受信装置及び直交周波数分割多重信号の受信方法 | |
| JP4310906B2 (ja) | 周波数検出方法及び回路、並びに信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050818 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3712962 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090826 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100826 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120826 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120826 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130826 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |