JP2003037236A - Method for manufacturing semiconductor device, and semiconductor device manufactured by the same - Google Patents
Method for manufacturing semiconductor device, and semiconductor device manufactured by the sameInfo
- Publication number
- JP2003037236A JP2003037236A JP2001225673A JP2001225673A JP2003037236A JP 2003037236 A JP2003037236 A JP 2003037236A JP 2001225673 A JP2001225673 A JP 2001225673A JP 2001225673 A JP2001225673 A JP 2001225673A JP 2003037236 A JP2003037236 A JP 2003037236A
- Authority
- JP
- Japan
- Prior art keywords
- cutting
- semiconductor device
- cut
- manufacturing
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本願発明は、樹脂パッケージ
の底面から端子部が露出して面実装型として構成された
半導体装置を製造する方法、およびこの方法により製造
された半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a surface-mount type semiconductor device in which a terminal portion is exposed from the bottom surface of a resin package, and a semiconductor device manufactured by this method.
【０００２】[0002]
【従来の技術】この種の半導体装置の一例を図８に示
す。この半導体装置１００は、樹脂パッケージ１０４の
底面１０４ｂから端子部１２０，１３０（第１端子部１
２０および第２端子部１３０）が露出した形態を有して
いる。2. Description of the Related Art An example of this type of semiconductor device is shown in FIG. The semiconductor device 100 includes a resin package 104, a bottom surface 104 b, and terminal portions 120 and 130 (first terminal portion 1).
20 and the second terminal portion 130) are exposed.
【０００３】この半導体装置１００は、半導体チップ１
をマウントするためのダイパッド部１０３と、半導体チ
ップ１にワイヤＷを介して接続された２つのリード部１
０２とを備えており、これらは同一平面上に配置されて
いる。上記第１端子部１２０は、この半導体装置１００
に２つ形成されており、各リード部１０２における所定
部位の厚みを部分的に大とすることによって形成されて
いる。上記第２端子部１３０は、ダイパッド部１０３に
おける所定部位の厚みを部分的に大とすることによって
形成されるが、この半導体装置１００を外部の回路基板
などに半田付けする際に、半導体装置１００を強固に固
定し、かつ半田の使用量が必要以上に多くなるのを防止
するために、物理的に２つに分割されたものとして用意
されている。すなわち、ダイパッド部１０３には、２つ
の第２端子部１３０が形成されている。なお、リード部
１０２およびダイパッド部１０３はそれぞれ、端子部１
２０，１３０を形成した領域外が薄肉部２２および薄肉
部３２とされるが、これら薄肉部２２，３２を樹脂パッ
ケージ１０４内に埋設することにより、リード部１０２
およびダイパッド部１０３が樹脂パッケージ１０４から
脱落するのを防止している。The semiconductor device 100 includes a semiconductor chip 1
And a die pad portion 103 for mounting the semiconductor chip 1 and two lead portions 1 connected to the semiconductor chip 1 via wires W.
02, and these are arranged on the same plane. The first terminal portion 120 is the semiconductor device 100.
Two of them are formed in each of the lead portions 102, and are formed by partially increasing the thickness of a predetermined portion of each lead portion 102. The second terminal portion 130 is formed by partially increasing the thickness of a predetermined portion of the die pad portion 103. When the semiconductor device 100 is soldered to an external circuit board or the like, the semiconductor device 100 is formed. Is firmly fixed, and in order to prevent the use amount of the solder from unnecessarily increasing, it is prepared as one physically divided into two. That is, two second terminal portions 130 are formed on the die pad portion 103. The lead portion 102 and the die pad portion 103 are respectively connected to the terminal portion 1
The thin portion 22 and the thin portion 32 are formed outside the region where the thin portions 20 and 130 are formed. By embedding the thin portions 22 and 32 in the resin package 104, the lead portion 102
Also, the die pad portion 103 is prevented from falling off from the resin package 104.
【０００４】このような半導体装置１００は、図９にそ
の一例を示すように、上記リード部１０２とダイパッド
部１０３とを含んで構成された複数の単位領域７が複数
行複数列に配列形成されたリードフレーム７０を用いて
製造される。このリードフレーム７０において、各単位
領域７のリード部１０２およびダイパッド部１０３は、
最終的に不要となる耳部７１に対して支持部７２を介し
て支持されている。In such a semiconductor device 100, as shown in FIG. 9, an example is shown in which a plurality of unit areas 7 including the lead portion 102 and the die pad portion 103 are arranged in a plurality of rows and a plurality of columns. It is manufactured by using the lead frame 70. In the lead frame 70, the lead portion 102 and the die pad portion 103 of each unit area 7 are
It is supported via a support portion 72 with respect to the ear portion 71 which is finally unnecessary.
【０００５】このリードフレーム７０を用いて上記半導
体装置１００を製造するには、図１０に示すように、ま
ず、各単位領域７のダイパッド部１０３に半導体チップ
１をそれぞれマウントし、各半導体チップ１とリード部
１０２とをワイヤＷで接続する。次いで、上記樹脂パッ
ケージ１０４の元となる樹脂モールド部４０を、各単位
領域７にまたがるように一体的に形成する。このとき、
図１１（ａ）に示すように、各リード部１０２の第１端
子部１２０およびダイパッド部１０３の各第２端子部１
３０が樹脂モールド部４０の底面から露出するようにす
る。そして、このようにして得られた中間体Ａ′を、図
１１（ｂ）に示すように、回転ブレードなどの切断体５
により各単位領域７ごとに切断して単位半導体装置１０
０を切り出す。In order to manufacture the semiconductor device 100 using the lead frame 70, as shown in FIG. 10, first, the semiconductor chips 1 are mounted on the die pad portions 103 of each unit area 7, and each semiconductor chip 1 is mounted. And the lead portion 102 are connected by a wire W. Next, the resin mold portion 40, which is the base of the resin package 104, is integrally formed so as to straddle each unit region 7. At this time,
As shown in FIG. 11A, the first terminal portion 120 of each lead portion 102 and each second terminal portion 1 of the die pad portion 103.
30 is exposed from the bottom surface of the resin mold portion 40. Then, as shown in FIG. 11 (b), the intermediate A ′ thus obtained is cut into a cut body 5 such as a rotary blade.
The unit semiconductor device 10 is cut by cutting into each unit area 7 by
Cut out 0.
【０００６】[0006]
【発明が解決しようとする課題】上記中間体Ａ′を各単
位領域７ごとに切断する際、各ダイパッド部１０３およ
び各リード部１０２は、上記支持部７２および耳部７１
が切断体５によって切削されるようにして除去されるこ
とによりリードフレーム７０から分断されるが、支持部
７２（リードフレーム７０）は、金属製であり、展性を
有するため、図１１（ｂ）に示すように、切断体５との
間に作用する摩擦力によってその一部が切断バリ９とし
て、端子部１２０，１３０上の切断部分近傍に残ってし
まう。これにより、この半導体装置１００を外部の回路
基板などに実装する際に、端子部１２０，１３０と外部
の回路基板の表面に形成した導体パッドとを充分に接触
させることができず、接触不良となることがあった。When the intermediate body A'is cut into each unit area 7, each die pad portion 103 and each lead portion 102 has the support portion 72 and the ear portion 71.
11 is separated from the lead frame 70 by being removed by being cut by the cutting body 5, but since the supporting portion 72 (lead frame 70) is made of metal and has malleability, the supporting portion 72 (lead frame 70) shown in FIG. As shown in (), a part thereof remains as a cutting burr 9 in the vicinity of the cut portion on the terminal portions 120 and 130 due to the frictional force acting between the cut body 5. As a result, when the semiconductor device 100 is mounted on an external circuit board or the like, the terminal portions 120 and 130 cannot be brought into sufficient contact with the conductor pads formed on the surface of the external circuit board, resulting in poor contact. There was a chance
【０００７】このような切断バリ９は、金属部分の被削
量、すなわち上記支持部７２の厚みが大となるほど増加
する傾向にあるので、切断バリ９の発生を抑制するた
め、リードフレーム７０に、エッチング処理を行うなど
して、図１２に示すように、厚みが部分的に小とされた
支持部２７２を予め形成しておく場合がある。[0007] The cutting burr 9 tends to increase as the amount of the metal portion to be cut, that is, the thickness of the supporting portion 72 increases, so that the cutting burr 9 is suppressed in the lead frame 70. In some cases, a supporting portion 272 having a partially reduced thickness may be formed in advance by performing an etching process or the like, as shown in FIG.
【０００８】しかしながら、このような支持部２７２
は、脆弱であるため、リードフレーム７０を各工程に移
送して行う半導体装置の製造過程において、外力により
変形しやすく、これにより半導体装置１００の製造を困
難なものとしていた。たとえば、支持部２７２の変形に
より上記リード部１０２あるいはダイパッド部１０３が
リードフレーム７０の表面から起立した状態となった場
合などでは、これらを同一平面内に配置することができ
ず、上記第１端子部１２０および第２端子部１３０の双
方を樹脂パッケージ１０４（樹脂モールド部４０）の底
面から露出させることが困難となる。However, such a support portion 272
Is fragile, so that it is easily deformed by an external force in the manufacturing process of the semiconductor device performed by transferring the lead frame 70 to each process, which makes the manufacturing of the semiconductor device 100 difficult. For example, when the lead portion 102 or the die pad portion 103 is erected from the surface of the lead frame 70 due to the deformation of the support portion 272, they cannot be arranged in the same plane and the first terminal is not formed. It becomes difficult to expose both the portion 120 and the second terminal portion 130 from the bottom surface of the resin package 104 (resin mold portion 40).
【０００９】本願発明は、上記した事情のもとで考え出
されたものであって、容易な手段により切断バリが生じ
るのを抑制することができる半導体装置の製造方法、お
よびこの方法により製造された半導体装置を提供するこ
とをその課題とする。The present invention has been devised under the circumstances described above, and a method of manufacturing a semiconductor device capable of suppressing the occurrence of cutting burrs by an easy means, and a method of manufacturing the same. It is an object of the present invention to provide a semiconductor device having the above structure.
【００１０】[0010]
【発明の開示】上記課題を解決するため、本願発明で
は、次の技術的手段を講じている。DISCLOSURE OF THE INVENTION In order to solve the above problems, the present invention takes the following technical means.
【００１１】すなわち、本願発明の第１の側面により提
供される半導体装置の製造方法は、導体からなるリード
部を含んで構成された複数の単位領域が規則的に配列さ
れたリードフレームを用いて樹脂パッケージ型半導体装
置を製造する方法であって、上記リードフレームの上記
各単位領域の所定部位に半導体チップを搭載するととも
にこれら各半導体チップを上記リード部に電気的に接続
する工程と、上記各半導体チップを封止する樹脂モール
ド部を平面視で上記各単位領域よりも広くなるように形
成し、上記各単位領域において、上記各リード部の第１
の面の少なくとも一部が端子部として上記樹脂モールド
部の底面から露出してなる中間体を形成する工程と、上
記中間体を上記各単位領域ごとに切断して単位半導体装
置を切り出す切断工程とを含んでおり、上記切断工程に
おいて、上記中間体を上記リードフレームとともに切断
するに際しては、所定厚みを有する第１切断体と、この
第１切断体よりも大の厚みを有する第２切断体とを用
い、上記第１切断体による切断の際には上記中間体をそ
の厚み方向全体にわたって切断するとともに、上記第２
切断体による切断の際には上記リードフレームをその露
出面側から厚さ方向中間位置まで切断することを特徴と
している。That is, the method for manufacturing a semiconductor device provided by the first aspect of the present invention uses a lead frame in which a plurality of unit regions each including a lead portion made of a conductor are regularly arranged. A method of manufacturing a resin package type semiconductor device, comprising the steps of mounting a semiconductor chip on a predetermined portion of each unit area of the lead frame and electrically connecting each semiconductor chip to the lead portion, A resin mold portion for encapsulating the semiconductor chip is formed so as to be wider than each of the unit areas in plan view, and the first of the lead portions is formed in each of the unit areas.
A step of forming an intermediate body in which at least a part of the surface is exposed as a terminal portion from the bottom surface of the resin mold portion, and a cutting step of cutting the intermediate body into each of the unit regions to cut out a unit semiconductor device. When cutting the intermediate body together with the lead frame in the cutting step, a first cut body having a predetermined thickness and a second cut body having a thickness larger than the first cut body are included. And when cutting with the first cutting body, the intermediate body is cut over the entire thickness direction, and
It is characterized in that the lead frame is cut from the exposed surface side to the middle position in the thickness direction when the cutting is performed by the cutting body.
【００１２】好ましい実施の形態においては、上記切断
工程では、上記第１切断体による切断を行った後、上記
第２切断体による切断を行う構成とされる。In a preferred embodiment, in the cutting step, the first cutting body is cut, and then the second cutting body is cut.
【００１３】好ましい実施の形態においてはまた、上記
切断工程では、上記第２切断体による切断を行った後、
上記第１切断体による切断を行う構成とされる。In a preferred embodiment, in the cutting step, after cutting with the second cutting body,
The first cutting body is used for cutting.
【００１４】好ましい実施の形態においてはさらに、上
記第１切断体および第２切断体が、回転ブレードである
構成とすることができる。In a preferred embodiment, the first cutting body and the second cutting body may be rotary blades.
【００１５】本願発明の第２の側面により提供される半
導体装置は、本願発明の第１の側面に係る半導体装置の
製造方法によって製造された半導体装置であって、樹脂
パッケージの底面から端子部が露出するように形成され
ていることを特徴としている。A semiconductor device provided by the second aspect of the present invention is a semiconductor device manufactured by the method of manufacturing a semiconductor device according to the first aspect of the present invention, in which a terminal portion is provided from a bottom surface of a resin package. It is characterized in that it is formed so as to be exposed.
【００１６】一般に、リード部は、リードフレームに対
して、最終的に不要となる部分と一体的に形成されるこ
とによって支持されている。このリード部を支持する部
分が、上記切断工程において切断されることによって、
リード部がリードフレームから分断される。Generally, the lead portion is supported on the lead frame by being integrally formed with a finally unnecessary portion. By cutting the portion supporting the lead portion in the cutting step,
The lead portion is separated from the lead frame.
【００１７】本願発明において、上記中間体をリードフ
レームとともに切断するに際しては、上記第１切断体に
よって、上記中間体をその厚み方向全体にわたって切断
するとともに、上記第２切断体によって、リードフレー
ムをその露出面側から厚さ方向中間位置まで切断する。
ここで、第２切断体は、第１切断体よりも大の厚みを有
するので、第２切断体による切断によって、上記単位半
導体装置の底面における端部（および上記したリード部
を支持する部分）が切削される。In the present invention, when cutting the intermediate body together with the lead frame, the first cutting body cuts the intermediate body in its entire thickness direction, and the second cutting body cuts the lead frame. Cut from the exposed surface side to the middle position in the thickness direction.
Here, since the second cut body has a larger thickness than the first cut body, the end portion (and the portion that supports the lead portion) on the bottom surface of the unit semiconductor device is cut by the second cut body. Is cut.
【００１８】したがって、第１切断体による切断を行っ
た後、第２切断体による切断を行う場合では、第１切断
体による切断時に、従来例のように、リードフレームの
一部、すなわち上記したリード部を支持する部分が切断
バリとなり、単位半導体装置の底面における端部に残る
ものの、第２切断体による切断時に、この切断バリを除
去することができる。Therefore, in the case where the cutting by the second cutting body is performed after the cutting by the first cutting body, at the time of cutting by the first cutting body, as in the conventional example, a part of the lead frame, that is, the above-mentioned Although the portion that supports the lead portion becomes a cutting burr and remains at the end portion on the bottom surface of the unit semiconductor device, this cutting burr can be removed at the time of cutting by the second cutting body.
【００１９】また、第２切断体による切断を行った後、
第１切断体による切断を行う場合では、上記したリード
部を支持する部分は、第１切断体による切断時には、予
めその厚みが小とされることとなるので、切断バリの発
生を抑制することができる。After cutting with the second cutting body,
When the cutting is performed by the first cutting body, since the thickness of the above-mentioned portion that supports the lead portion is reduced in advance when cutting by the first cutting body, it is possible to suppress the occurrence of cutting burr. You can
【００２０】このように、本願発明によれば、従来例の
ように、上記したリード部を支持する部分の厚みを小と
する必要がないため、従来例のように、この部分が製造
過程において変形するのを防止することができる。した
がって、半導体装置を容易に製造することができる。As described above, according to the present invention, it is not necessary to reduce the thickness of the above-mentioned portion that supports the lead portion as in the conventional example. Therefore, unlike the conventional example, this portion is formed in the manufacturing process. It can be prevented from being deformed. Therefore, the semiconductor device can be easily manufactured.
【００２１】本願発明のその他の特徴および利点につい
ては、以下に行う発明の実施の形態の説明から、より明
らかになるであろう。Other features and advantages of the present invention will be more apparent from the following description of the embodiments of the invention.
【００２２】[0022]
【発明の実施の形態】以下、本願発明の好ましい実施の
形態について、図面を参照して具体的に説明する。BEST MODE FOR CARRYING OUT THE INVENTION Preferred embodiments of the present invention will be specifically described below with reference to the drawings.
【００２３】図１は、本願発明に係る半導体装置の一例
を示す概略斜視図、図２は、図１の半導体装置を製造す
る際に用いられるリードフレームの一例を示す概略平面
図である。図３および図４は、本願発明に係る半導体装
置の製造方法を説明するための概略平面図、図５は、図
４のＶ−Ｖ線に沿う断面図である。また、図６（ａ）お
よび図６（ｂ）は、本願発明に係る半導体装置の製造方
法における切断工程の一例を説明するための概略断面
図、図７（ａ）および図７（ｂ）は、本願発明に係る半
導体装置の製造方法における切断工程の他の例を説明す
るための概略断面図である。なお、これらの図におい
て、従来例を示す図８ないし図１２に表された部材、部
分等と同等のものにはそれぞれ同一の符号を付してあ
る。FIG. 1 is a schematic perspective view showing an example of a semiconductor device according to the present invention, and FIG. 2 is a schematic plan view showing an example of a lead frame used in manufacturing the semiconductor device of FIG. 3 and 4 are schematic plan views for explaining the method for manufacturing a semiconductor device according to the present invention, and FIG. 5 is a sectional view taken along the line VV of FIG. 6 (a) and 6 (b) are schematic cross-sectional views for explaining an example of the cutting step in the method for manufacturing a semiconductor device according to the present invention, and FIGS. 7 (a) and 7 (b) are FIG. 7 is a schematic cross-sectional view for explaining another example of the cutting step in the method for manufacturing a semiconductor device according to the present invention. In these figures, the same members and parts as those shown in FIGS. 8 to 12 showing the conventional example are designated by the same reference numerals.
【００２４】図１に表れているように、この半導体装置
Ａは、面実装型の半導体装置として構成されたものであ
り、半導体チップ１と、２つのリード部２と、ダイパッ
ド部３と、樹脂パッケージ４とを備えている。As shown in FIG. 1, the semiconductor device A is configured as a surface-mounting type semiconductor device, and includes a semiconductor chip 1, two lead portions 2, a die pad portion 3, and a resin. And a package 4.
【００２５】上記半導体チップ１は、たとえばトランジ
スタであり、その表裏面にエミッタ、コレクタおよびベ
ースの３つの電極（図示略）が備えられている。この半
導体チップ１は、上記ダイパッド部３の一面３ａ上に搭
載されているとともに、上記各リード部２の一面２ａに
対してワイヤＷを介して接続されている。The semiconductor chip 1 is, for example, a transistor, and is provided with three electrodes (not shown) of an emitter, a collector and a base on its front and back surfaces. The semiconductor chip 1 is mounted on one surface 3a of the die pad portion 3 and is connected to one surface 2a of each lead portion 2 via a wire W.
【００２６】上記各リード部２は、平面視長矩形状を呈
しており、その一面２ａが平坦面とされている。各リー
ド部２の他面側には、凸部２１が設けられており、その
表面が端子部２０（第１端子部２０）として樹脂パッケ
ージ４の底面４ｂから露出している。また、各リード部
２は、上記凸部２１に対して厚みが小とされた薄肉部２
２を先端部分に有しており、この薄肉部２２が樹脂パッ
ケージ４内に埋設されることにより、樹脂パッケージ４
から脱落するのが防止される。Each of the lead portions 2 has a rectangular shape in plan view, and one surface 2a thereof is a flat surface. A convex portion 21 is provided on the other surface side of each lead portion 2, and the surface thereof is exposed from the bottom surface 4b of the resin package 4 as the terminal portion 20 (first terminal portion 20). Further, each lead portion 2 has a thin portion 2 whose thickness is smaller than that of the convex portion 21.
2 is provided at the tip portion, and the thin portion 22 is embedded in the resin package 4, so that the resin package 4
Is prevented from falling off.
【００２７】上記ダイパッド部３は、上記半導体チップ
１が直接マウントされ１つの導体部として形成されてい
る。このダイパッド部３は、平面視矩形状を呈してお
り、その一面３ａが平坦面とされているとともに、その
他面側には凸部３１が設けられている。凸部３１の表面
は、樹脂パッケージ４の底面から露出して端子部３０
（第２端子部３０）をなしている。この半導体装置Ａ
は、外部の回路基板などに実装される場合、第２端子部
３０（および第１端子部２０）と外部の回路基板上に形
成されたパッドとを半田付けするなどして実装される
が、この際に、半導体装置Ａを強固に固定し、かつ半田
の使用量が必要以上に多くなるのを防止するために、ダ
イパッド部３に形成した端子部として、物理的に２つに
分割したものを採用している。すなわち、ダイパッド部
３には、２つの第２端子部３０（凸部３１）が形成され
ている。The die pad portion 3 is formed as one conductor portion on which the semiconductor chip 1 is directly mounted. The die pad portion 3 has a rectangular shape in plan view, one surface 3a of which is a flat surface, and a convex portion 31 is provided on the other surface side. The surface of the convex portion 31 is exposed from the bottom surface of the resin package 4 and is exposed to the terminal portion 30.
(Second terminal portion 30). This semiconductor device A
When mounted on an external circuit board or the like, it is mounted by soldering the second terminal portion 30 (and the first terminal portion 20) and a pad formed on the external circuit board. At this time, in order to firmly fix the semiconductor device A and prevent the amount of solder used from unnecessarily increasing, the terminal portion formed on the die pad portion 3 is physically divided into two. Has been adopted. That is, two second terminal portions 30 (projections 31) are formed on the die pad portion 3.
【００２８】また、ダイパッド部３には、リード部２と
同様に、上記凸部３１に対して厚みが小とされた薄肉部
３２が形成されており、ダイパッド部３が樹脂パッケー
ジ４から容易に脱落しないように構成されている。Further, in the die pad portion 3, as in the lead portion 2, a thin portion 32 having a thickness smaller than that of the convex portion 31 is formed, so that the die pad portion 3 can be easily removed from the resin package 4. It is configured so as not to fall off.
【００２９】上記ダイパッド部３とリード部２とは、同
一平面上において一定間隔隔てて互いに対向して配置さ
れており、それらの端面が樹脂パッケージ４の長手方向
両端面側に露出している。The die pad portion 3 and the lead portion 2 are arranged on the same plane so as to be opposed to each other at regular intervals, and their end faces are exposed to both longitudinal end faces of the resin package 4.
【００３０】上記樹脂パッケージ４は、半導体チップ１
を封止するためのものであり、たとえばエポキシ樹脂な
どにより形成されている。また、この樹脂パッケージ４
は、後述するようにして形成された樹脂モールド部４０
の一部として形成されたものであり、樹脂モールド部４
０を切断することにより形成される。The resin package 4 is the semiconductor chip 1
And is formed of, for example, an epoxy resin. In addition, this resin package 4
Is a resin mold portion 40 formed as described below.
The resin mold part 4 is formed as a part of
It is formed by cutting 0.
【００３１】次に、上記半導体装置Ａの製造方法を説明
する。Next, a method of manufacturing the semiconductor device A will be described.
【００３２】この半導体装置Ａは、図２にその一例を示
すように、上記リード部２とダイパッド部３とを含んで
構成された複数の単位領域７が複数行複数列に配列形成
されたリードフレーム７０を用いて製造される。このリ
ードフレーム７０は、互いに平行に延びる一対の横フレ
ーム（図示略）と、各横フレームの端部どうしを掛け渡
すように配置された縦フレーム７３とから形成される外
枠を有しており、この外枠内において、各単位領域７
は、互いに所定の間隔を空けて配列されている。より詳
細には、各単位領域７間の間隔は、後述する第１切断体
５の厚みと略同等とされている。これにより、後述する
ようにして各単位領域７に沿って切断する際に、各単位
半導体装置Ａ間をそれぞれ一度の切断により分断するこ
とができる。このようなリードフレーム７０において、
各単位領域７のリード部２およびダイパッド部３は、最
終的に不要となる耳部７１に対して支持部７２を介して
支持されている。このリードフレーム７０は、たとえ
ば、ＣｕあるいはＮｉなどにより形成された金属板に対
して、エッチング処理を施したり、あるいは打ち抜き加
工を行うなどして形成される。In this semiconductor device A, as shown in an example in FIG. 2, a lead in which a plurality of unit regions 7 each including the lead portion 2 and the die pad portion 3 are arranged in a plurality of rows and a plurality of columns. It is manufactured using the frame 70. The lead frame 70 has an outer frame formed by a pair of horizontal frames (not shown) extending in parallel with each other and a vertical frame 73 arranged so as to bridge the ends of the respective horizontal frames. , Within this outer frame, each unit area 7
Are arranged at a predetermined interval from each other. More specifically, the interval between the unit areas 7 is set to be substantially equal to the thickness of the first cutting body 5 described later. Accordingly, when cutting along each unit region 7 as described later, each unit semiconductor device A can be divided by one cutting. In such a lead frame 70,
The lead portion 2 and the die pad portion 3 of each unit area 7 are supported via the support portion 72 with respect to the ear portion 71 which is finally unnecessary. The lead frame 70 is formed, for example, by subjecting a metal plate made of Cu or Ni to etching treatment or punching.
【００３３】上記リードフレーム７０を用いて上記半導
体装置Ａを製造する際には、各リード部２および各ダイ
パッド部３にそれぞれ、第１端子部２０および第２端子
部３０を予め形成しておく。第１端子部２０および第２
端子部３０は、それぞれ、たとえば、リード部２および
ダイパッド部３における第１端子部２０および第２端子
部３０となる領域以外の領域（図２の斜線部分）に対し
てハーフエッチング処理を施すなどして形成される。When the semiconductor device A is manufactured using the lead frame 70, the first terminal portion 20 and the second terminal portion 30 are formed in advance on the lead portions 2 and the die pad portions 3, respectively. . First terminal portion 20 and second
For example, the terminal portions 30 are each subjected to a half-etching process, for example, to the areas (hatched portions in FIG. 2) other than the areas to be the first terminal portions 20 and the second terminal portions 30 in the lead portion 2 and the die pad portion 3. Formed.
【００３４】上記半導体装置Ａを製造するには、まず、
図３に示すように、リードフレーム７０の上面７０ａ
（すなわちリードフレーム７０における上記第１端子部
２０および第２端子部３０が形成されている面７０ｂ
（図２参照）の裏面）における各単位領域７のダイパッ
ド部３に半導体チップ１を搭載し、各半導体チップ１を
各リード部に電気的に接続する。この半導体装置Ａで
は、各半導体チップ１は、ダイパッド部３に半田付けさ
れており、各リード部２に対してワイヤＷを介して接続
されている。各半導体チップ１の半田付けに際しては、
たとえばリフローソルダリングの手法が用いられ、ワイ
ヤＷによる接続は、公知のワイヤボンダなどを用いて行
なわれる。To manufacture the semiconductor device A, first,
As shown in FIG. 3, the upper surface 70 a of the lead frame 70
(That is, the surface 70b of the lead frame 70 on which the first terminal portion 20 and the second terminal portion 30 are formed.
The semiconductor chip 1 is mounted on the die pad portion 3 of each unit area 7 on the back surface (see FIG. 2), and each semiconductor chip 1 is electrically connected to each lead portion. In this semiconductor device A, each semiconductor chip 1 is soldered to the die pad portion 3 and connected to each lead portion 2 via a wire W. When soldering each semiconductor chip 1,
For example, a reflow soldering method is used, and the connection with the wire W is performed using a known wire bonder or the like.
【００３５】次いで、図４に示すように、各半導体チッ
プ１を封止する樹脂モールド部４０を平面視で上記各単
位領域７よりも広くなるように形成する。具体的には、
樹脂モールド部４０は、本実施形態では、各単位領域７
にまたがるような広さに一体的に形成されている。この
とき、上記各単位領域７において、上記第１端子部２０
および第２端子部３０を樹脂モールド部４０の底面から
露出させる。樹脂モールド部４０の形成に際しては、た
とえばトランスファーモールド法が採用される。この方
法では、樹脂モールド部４０を形成するためのキャビテ
ィを有する一対の金型が用いられ、この一対の金型間に
上記リードフレーム７０を挟み込んで、キャビティ内に
溶融した樹脂を充填し、これを冷却・固化することによ
って、樹脂モールド部４０が得られる。このようにし
て、リードフレーム７０に樹脂モールド部４０が形成さ
れた中間体Ａ′が得られる。Next, as shown in FIG. 4, a resin mold portion 40 for encapsulating each semiconductor chip 1 is formed so as to be wider than each unit area 7 in plan view. In particular,
In the present embodiment, the resin mold portion 40 includes each unit area 7
It is integrally formed to span the floor. At this time, in each of the unit areas 7, the first terminal portion 20
And the second terminal portion 30 is exposed from the bottom surface of the resin mold portion 40. When forming the resin mold portion 40, for example, a transfer molding method is adopted. In this method, a pair of molds having a cavity for forming the resin mold portion 40 is used, the lead frame 70 is sandwiched between the pair of molds, and the molten resin is filled in the cavity. The resin mold portion 40 is obtained by cooling and solidifying. In this way, the intermediate body A ′ having the resin mold portion 40 formed on the lead frame 70 is obtained.
【００３６】次いで、上記中間体Ａ′を各単位領域７ご
とに切断して単位半導体装置（すなわち半導体装）Ａを
切り出す。具体的には、中間体Ａ′は、図４に示すよう
に、各単位領域７の幅方向に沿う横切断線Ｌ1および各
単位領域の長手方向に沿う縦切断線Ｌ2に沿って切断さ
れる。この切断工程において、横切断線Ｌ1に沿って切
断する場合、中間体Ａ′は、図５に示すように、樹脂モ
ールド部４０がリードフレーム７０の上記支持部７２
（および耳部７１）とともに切断される。この横切断線
Ｌ1に沿った切断では、所定厚みを有する第１切断体５
と、この第１切断体５よりも大の厚みを有する第２切断
体６とが用いられる。これら第１切断体５および第２切
断体６としては、具体的には、回転ブレードが用いら
れ、第１切断体５による切断の際には上記中間体Ａ′を
その厚み方向全体にわたって切断し、上記第２切断体６
による切断の際には上記リードフレーム７０をその露出
面側から厚さ方向中間位置まで切断する。Next, the intermediate body A'is cut into each unit region 7 to cut out a unit semiconductor device (that is, a semiconductor device) A. Specifically, as shown in FIG. 4, the intermediate A ′ is cut along a horizontal cutting line L 1 along the width direction of each unit area 7 and a vertical cutting line L 2 along the longitudinal direction of each unit area. To be done. In this cutting step, when cutting along the horizontal cutting line L 1 , the intermediate body A ′ has the resin mold portion 40 with the support portion 72 of the lead frame 70 as shown in FIG.
(And the ear 71) are cut. In the cutting along the horizontal cutting line L 1 , the first cutting body 5 having a predetermined thickness
And a second cut body 6 having a thickness larger than that of the first cut body 5. As the first cutting body 5 and the second cutting body 6, specifically, rotary blades are used, and when the first cutting body 5 is used for cutting, the intermediate A ′ is cut over the entire thickness direction thereof. , The second cutting body 6
At the time of cutting by, the lead frame 70 is cut from the exposed surface side to the middle position in the thickness direction.
【００３７】上記第１切断体５および第２切断体６を用
いて、上記横切断線Ｌ1に沿って切断する手順として
は、以下の２通りの手順がある。There are the following two procedures for cutting along the horizontal cutting line L 1 using the first cutting body 5 and the second cutting body 6.
【００３８】すなわち、第１の手順では、まず、図６
（ａ）に示すように、第１切断体５による一次切断を行
う。これにより、単位半導体装置Ａの全体としての外観
が所定の形状に形成される。次いで、図６（ｂ）に示す
ように、第２切断体６による二次切断を行う。これによ
り、単位半導体装置Ａの底面における長手方向両端部が
切削される。That is, in the first procedure, first, as shown in FIG.
As shown in (a), the primary cutting by the first cutting body 5 is performed. As a result, the overall appearance of the unit semiconductor device A is formed into a predetermined shape. Next, as shown in FIG. 6B, secondary cutting is performed by the second cutting body 6. As a result, both longitudinal end portions of the bottom surface of the unit semiconductor device A are cut.
【００３９】この場合、第１切断体５による一次切断に
おいて、リードフレーム７０（支持部７２および耳部７
１）が切断される際には、従来例と同様に、リードフレ
ーム７０と第１切断体５との間に作用する摩擦力によっ
て、リードフレーム７０の一部が切断バリ９として端子
部２０，３０上の切断部分近傍に残る。しかしながら、
第２切断体６による二次切断によって、単位半導体装置
Ａの底面における長手方向両端部、すなわち第１切断体
５の切断部分近傍が切削されるので、これにより一次切
断時に発生した切断バリ９を除去することができる。な
お、この二次切断時には、リードフレーム７０がその厚
さ方向中間位置までしか切断されず、金属部分の被削量
が小となるため、二次切断時における切断バリの発生を
抑制することができる。In this case, in the primary cutting by the first cutting body 5, the lead frame 70 (support portion 72 and ear portion 7) is cut.
When 1) is cut, a part of the lead frame 70 serves as the cutting burr 9 as the cutting burr 9 due to the frictional force acting between the lead frame 70 and the first cutting body 5, as in the conventional example. It remains near the cut on 30. However,
By the secondary cutting by the second cutting body 6, both longitudinal end portions of the bottom surface of the unit semiconductor device A, that is, the vicinity of the cut portion of the first cutting body 5, are cut, and thus the cutting burr 9 generated during the primary cutting is removed. Can be removed. During the secondary cutting, the lead frame 70 is cut only to the middle position in the thickness direction, and the amount of metal portion to be cut is small. Therefore, it is possible to suppress the occurrence of cutting burrs during the secondary cutting. it can.
【００４０】一方、第２の手順では、まず、図７（ａ）
に示すように、第２切断体６による一次切断を行う。こ
れにより、リードフレーム７０における支持部７２およ
び耳部７１の厚みが小とされる。次いで、図７（ｂ）に
示すように、第１切断体５による二次切断を行う。これ
により、単位半導体装置Ａの全体としての外観が所定の
形状に形成される。On the other hand, in the second procedure, first, as shown in FIG.
As shown in, the primary cutting by the second cutting body 6 is performed. As a result, the thickness of the support portion 72 and the ear portion 71 of the lead frame 70 is reduced. Next, as shown in FIG. 7B, the secondary cutting by the first cutting body 5 is performed. As a result, the overall appearance of the unit semiconductor device A is formed into a predetermined shape.
【００４１】この場合、第１切断体５による二次切断の
際には、その切断部分近傍において、リードフレーム７
０（支持部７２および耳部７１）の厚みが、一次切断に
より予め小とされた状態となっているので、切断バリの
発生が抑制されうる。なお、一次切断時には、リードフ
レーム７０がその厚さ方向中間位置までしか切断されな
いので、一次切断時における切断バリの発生もまた抑制
された状態となっている。In this case, in the secondary cutting by the first cutting body 5, the lead frame 7 is formed in the vicinity of the cut portion.
Since the thickness of 0 (the support portion 72 and the ear portion 71) has been reduced in advance by the primary cutting, the occurrence of cutting burrs can be suppressed. Since the lead frame 70 is cut only to the middle position in the thickness direction during the primary cutting, the occurrence of cutting burrs during the primary cutting is also suppressed.
【００４２】このように、本願発明に係る半導体装置の
製造方法では、従来例のように、予めリードフレームに
対して部分的に厚みが小とされた領域、すなわち上記支
持部２７２を形成しておかなくとも、切断バリが生じる
のを抑制することができる。これにより、製造過程にお
いて、支持部が変形するのを防止することができるの
で、上記リード部２およびダイパッド部３を同一平面内
に配置させておくことができる。したがって、第１端子
部２０および第２端子部３０の双方を樹脂パッケージ４
の底面から確実に露出させることができ、半導体装置Ａ
を容易に製造することができる。As described above, in the method of manufacturing a semiconductor device according to the present invention, as in the conventional example, the region where the thickness is partially reduced with respect to the lead frame, that is, the support portion 272 is formed in advance. Even if it does not exist, it is possible to suppress the occurrence of cutting burrs. As a result, it is possible to prevent the supporting portion from being deformed in the manufacturing process, and therefore the lead portion 2 and the die pad portion 3 can be arranged in the same plane. Therefore, both the first terminal portion 20 and the second terminal portion 30 are connected to the resin package 4
Can be reliably exposed from the bottom surface of the semiconductor device A
Can be easily manufactured.
【００４３】もちろん、この発明の範囲は上述した実施
の形態に限定されるものではない。たとえば、上記実施
の形態では、ダイパッド部３は、樹脂パッケージ４の底
面から露出する第２端子部３０を有しているが、これ
を、単に半導体チップ１を搭載するためにのみ形成され
たものとして構成してもよい。Of course, the scope of the present invention is not limited to the above embodiments. For example, in the above-described embodiment, the die pad portion 3 has the second terminal portion 30 exposed from the bottom surface of the resin package 4, but this is formed only for mounting the semiconductor chip 1. May be configured as.
【００４４】また、上記実施の形態では、半導体チップ
１は、リード部２に対してワイヤＷを介して接続されて
いるがこれに限ることはない。In the above embodiment, the semiconductor chip 1 is connected to the lead portion 2 via the wire W, but the invention is not limited to this.
【図１】本願発明に係る半導体装置の一例を示す概略斜
視図である。FIG. 1 is a schematic perspective view showing an example of a semiconductor device according to the present invention.
【図２】図１の半導体装置を製造する際に用いられるリ
ードフレームの一例を示す概略平面図である。FIG. 2 is a schematic plan view showing an example of a lead frame used in manufacturing the semiconductor device of FIG.
【図３】本願発明に係る半導体装置の製造方法を説明す
るための概略平面図である。FIG. 3 is a schematic plan view for explaining the method for manufacturing a semiconductor device according to the present invention.
【図４】本願発明に係る半導体装置の製造方法を説明す
るための概略平面図である。FIG. 4 is a schematic plan view for explaining the method for manufacturing the semiconductor device according to the invention.
【図５】図４のＶ−Ｖ線に沿う断面図である。5 is a cross-sectional view taken along the line VV of FIG.
【図６】（ａ）および（ｂ）は、本願発明に係る半導体
装置の製造方法における切断工程の一例を説明するため
の概略断面図である。6A and 6B are schematic cross-sectional views for explaining an example of a cutting step in the method for manufacturing a semiconductor device according to the present invention.
【図７】（ａ）および（ｂ）は、本願発明に係る半導体
装置の製造方法における切断工程の他の例を説明するた
めの概略断面図である。7A and 7B are schematic cross-sectional views for explaining another example of the cutting step in the method for manufacturing a semiconductor device according to the present invention.
【図８】従来の半導体装置の製造方法により製造された
半導体装置の一例を示す概略斜視図である。FIG. 8 is a schematic perspective view showing an example of a semiconductor device manufactured by a conventional method for manufacturing a semiconductor device.
【図９】図８の半導体装置を製造する際に用いられるリ
ードフレームの一例を示す概略平面図である。FIG. 9 is a schematic plan view showing an example of a lead frame used when manufacturing the semiconductor device of FIG.
【図１０】従来の半導体装置の製造方法を説明するため
の概略平面図である。FIG. 10 is a schematic plan view for explaining the conventional method for manufacturing a semiconductor device.
【図１１】（ａ）および（ｂ）は、従来の半導体装置の
製造方法における切断工程の一例を説明するための概略
断面図である。11A and 11B are schematic cross-sectional views for explaining an example of a cutting step in a conventional method for manufacturing a semiconductor device.
【図１２】従来の半導体装置の製造方法の他の例を説明
するための概略断面図である。FIG. 12 is a schematic cross-sectional view for explaining another example of the conventional method for manufacturing a semiconductor device.
１ 半導体チップ ２ リード部 ４ 樹脂パッケージ ５ 第１切断体 ６ 第２切断体 ７ 単位領域 ２０，３０ 端子部 ４０ 樹脂モールド部 ７０ リードフレーム Ａ 半導体装置 Ａ′ 中間体 1 semiconductor chip 2 lead part 4 resin package 5 First cut body 6 Second cutting body 7 unit area 20, 30 Terminal part 40 Resin mold part 70 lead frame A semiconductor device A'intermediate
Claims (5)
た複数の単位領域が規則的に配列されたリードフレーム
を用いて樹脂パッケージ型半導体装置を製造する方法で
あって、 上記リードフレームの上記各単位領域の所定部位に半導
体チップを搭載するとともにこれら各半導体チップを上
記リード部に電気的に接続する工程と、 上記各半導体チップを封止する樹脂モールド部を平面視
で上記各単位領域よりも広くなるように形成し、上記各
単位領域において、上記各リード部の第１の面の少なく
とも一部が端子部として上記樹脂モールド部の底面から
露出してなる中間体を形成する工程と、 上記中間体を上記各単位領域ごとに切断して単位半導体
装置を切り出す切断工程とを含んでおり、 上記切断工程において、上記中間体を上記リードフレー
ムとともに切断するに際しては、所定厚みを有する第１
切断体と、この第１切断体よりも大の厚みを有する第２
切断体とを用い、上記第１切断体による切断の際には上
記中間体をその厚み方向全体にわたって切断するととも
に、上記第２切断体による切断の際には上記リードフレ
ームをその露出面側から厚さ方向中間位置まで切断する
ことを特徴とする、半導体装置の製造方法。1. A method of manufacturing a resin package type semiconductor device using a lead frame in which a plurality of unit regions each including a lead portion made of a conductor are regularly arranged, the method comprising: A step of mounting a semiconductor chip on a predetermined portion of each unit area and electrically connecting each of these semiconductor chips to the lead section, and a resin mold section for encapsulating the semiconductor chip from the unit area in plan view. A step of forming an intermediate body in which at least a part of the first surface of each lead portion is exposed as a terminal portion from the bottom surface of the resin mold portion in each unit region, A cutting step of cutting the intermediate body into each of the unit regions to cut out a unit semiconductor device. In cutting with over arm has a first having a predetermined thickness
A cut body and a second body having a thickness larger than that of the first cut body
A cutting body, the intermediate body is cut over the entire thickness direction when the first cutting body is used for cutting, and the lead frame is cut from the exposed surface side when the second cutting body is used for cutting. A method for manufacturing a semiconductor device, comprising cutting to an intermediate position in the thickness direction.
る切断を行った後、上記第２切断体による切断を行う、
請求項１に記載の半導体装置の製造方法。2. In the cutting step, after cutting with the first cut body, cutting with the second cut body is performed.
The method for manufacturing a semiconductor device according to claim 1.
る切断を行った後、上記第１切断体による切断を行う、
請求項１に記載の半導体装置の製造方法。3. In the cutting step, after cutting with the second cutting body, cutting with the first cutting body is performed.
The method for manufacturing a semiconductor device according to claim 1.
転ブレードである、請求項１ないし３のいずれかに記載
の半導体装置の製造方法。4. The method of manufacturing a semiconductor device according to claim 1, wherein the first cut body and the second cut body are rotary blades.
導体装置の製造方法によって製造された半導体装置であ
って、樹脂パッケージの底面から端子部が露出するよう
に形成されていることを特徴とする、半導体装置。5. A semiconductor device manufactured by the method for manufacturing a semiconductor device according to claim 1, wherein the terminal part is exposed from the bottom surface of the resin package. The semiconductor device.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001225673A JP4672201B2 (en) | 2001-07-26 | 2001-07-26 | Manufacturing method of semiconductor device |
| US10/206,515 US6624007B2 (en) | 2001-07-26 | 2002-07-25 | Method of making leadframe by mechanical processing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001225673A JP4672201B2 (en) | 2001-07-26 | 2001-07-26 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003037236A true JP2003037236A (en) | 2003-02-07 |
| JP4672201B2 JP4672201B2 (en) | 2011-04-20 |
Family
ID=19058626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001225673A Expired - Lifetime JP4672201B2 (en) | 2001-07-26 | 2001-07-26 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4672201B2 (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056291A (en) * | 2008-08-28 | 2010-03-11 | Shindengen Electric Mfg Co Ltd | Semiconductor device, terminal lead frame, connector frame, and method of manufacturing semiconductor device |
| JP2010103297A (en) * | 2008-10-23 | 2010-05-06 | Nec Electronics Corp | Semiconductor device and method for manufacturing the same |
| JP2011258881A (en) * | 2010-06-11 | 2011-12-22 | Rohm Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2012191233A (en) * | 2010-11-02 | 2012-10-04 | Dainippon Printing Co Ltd | Lead frame for mounting led element, lead frame with resin, method for manufacturing semiconductor device, and lead frame for mounting semiconductor element |
| JP2013145908A (en) * | 2013-03-06 | 2013-07-25 | Nichia Chem Ind Ltd | Light-emitting device, resin package, resin molding and method for manufacturing them |
| JP2013153182A (en) * | 2013-03-06 | 2013-08-08 | Nichia Chem Ind Ltd | Light-emitting device, resin package, resin molding and method for manufacturing them |
| JP2015142088A (en) * | 2014-01-30 | 2015-08-03 | 株式会社ディスコ | Package substrate dividing method |
| US9287476B2 (en) | 2008-09-03 | 2016-03-15 | Nichia Corporation | Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body |
| JPWO2015145651A1 (en) * | 2014-03-27 | 2017-04-13 | ルネサスエレクトロニクス株式会社 | Semiconductor device manufacturing method and semiconductor device |
| KR20190055985A (en) * | 2017-11-16 | 2019-05-24 | 한국생산기술연구원 | Aluminum mold and manufacturing method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163007A (en) * | 1997-11-28 | 1999-06-18 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
| JPH11176856A (en) * | 1997-12-16 | 1999-07-02 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
-
2001
- 2001-07-26 JP JP2001225673A patent/JP4672201B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163007A (en) * | 1997-11-28 | 1999-06-18 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
| JPH11176856A (en) * | 1997-12-16 | 1999-07-02 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056291A (en) * | 2008-08-28 | 2010-03-11 | Shindengen Electric Mfg Co Ltd | Semiconductor device, terminal lead frame, connector frame, and method of manufacturing semiconductor device |
| US11094854B2 (en) | 2008-09-03 | 2021-08-17 | Nichia Corporation | Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body |
| US10700241B2 (en) | 2008-09-03 | 2020-06-30 | Nichia Corporation | Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body |
| US10573789B2 (en) | 2008-09-03 | 2020-02-25 | Nichia Corporation | Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body |
| US10573788B2 (en) | 2008-09-03 | 2020-02-25 | Nichia Corporation | Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body |
| US10115870B2 (en) | 2008-09-03 | 2018-10-30 | Nichia Corporation | Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body |
| US9537071B2 (en) | 2008-09-03 | 2017-01-03 | Nichia Corporation | Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body |
| US9490411B2 (en) | 2008-09-03 | 2016-11-08 | Nichia Corporation | Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body |
| US9287476B2 (en) | 2008-09-03 | 2016-03-15 | Nichia Corporation | Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body |
| JP2010103297A (en) * | 2008-10-23 | 2010-05-06 | Nec Electronics Corp | Semiconductor device and method for manufacturing the same |
| JP2011258881A (en) * | 2010-06-11 | 2011-12-22 | Rohm Co Ltd | Semiconductor device and manufacturing method thereof |
| US9412923B2 (en) | 2010-11-02 | 2016-08-09 | Dai Nippon Printing Co., Ltd. | Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements |
| US9899583B2 (en) | 2010-11-02 | 2018-02-20 | Dai Nippon Printing Co., Ltd. | Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements |
| US9214414B2 (en) | 2010-11-02 | 2015-12-15 | Dai Nippon Printing Co., Ltd. | Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements |
| US9159655B2 (en) | 2010-11-02 | 2015-10-13 | Dai Nippon Printing Co., Ltd. | Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements |
| US9553247B2 (en) | 2010-11-02 | 2017-01-24 | Dai Nippon Printing Co., Ltd. | Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements |
| JP2012191233A (en) * | 2010-11-02 | 2012-10-04 | Dainippon Printing Co Ltd | Lead frame for mounting led element, lead frame with resin, method for manufacturing semiconductor device, and lead frame for mounting semiconductor element |
| US9773960B2 (en) | 2010-11-02 | 2017-09-26 | Dai Nippon Printing Co., Ltd. | Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements |
| US9362473B2 (en) | 2010-11-02 | 2016-06-07 | Dai Nippon Printing Co., Ltd. | Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements |
| TWI621288B (en) * | 2010-11-02 | 2018-04-11 | 大日本印刷股份有限公司 | Light-emitting diode mounting lead frame, resin-attached lead frame, method for manufacturing semiconductor device, and semiconductor element mounting lead frame |
| JP2013165259A (en) * | 2010-11-02 | 2013-08-22 | Dainippon Printing Co Ltd | Lead frame for mounting led element, lead frame with resin, method for manufacturing semiconductor device, and lead frame for mounting semiconductor element |
| JP2013153182A (en) * | 2013-03-06 | 2013-08-08 | Nichia Chem Ind Ltd | Light-emitting device, resin package, resin molding and method for manufacturing them |
| JP2013145908A (en) * | 2013-03-06 | 2013-07-25 | Nichia Chem Ind Ltd | Light-emitting device, resin package, resin molding and method for manufacturing them |
| JP2015142088A (en) * | 2014-01-30 | 2015-08-03 | 株式会社ディスコ | Package substrate dividing method |
| JPWO2015145651A1 (en) * | 2014-03-27 | 2017-04-13 | ルネサスエレクトロニクス株式会社 | Semiconductor device manufacturing method and semiconductor device |
| KR20190055985A (en) * | 2017-11-16 | 2019-05-24 | 한국생산기술연구원 | Aluminum mold and manufacturing method thereof |
| KR102096329B1 (en) | 2017-11-16 | 2020-04-06 | 한국생산기술연구원 | Aluminum mold and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4672201B2 (en) | 2011-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4699353B2 (en) | Alternative FLMP package design and package manufacturing method | |
| JP4731021B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| US6608366B1 (en) | Lead frame with plated end leads | |
| US6911353B2 (en) | Semiconductor device and method of manufacturing same | |
| US7410834B2 (en) | Method of manufacturing a semiconductor device | |
| JP3862410B2 (en) | Semiconductor device manufacturing method and structure thereof | |
| US20020027297A1 (en) | Semiconductor package | |
| JPH11312706A (en) | Resin encapsulating semiconductor device and its manufacture, and lead frame | |
| JP2003243600A (en) | Semiconductor device and method of manufacturing the same | |
| TW200816441A (en) | Stamped leadframe and method of manufacture thereof | |
| JP2000188366A (en) | Semiconductor device | |
| JP2000294715A (en) | Semiconductor device and manufacture thereof | |
| JP2003037236A (en) | Method for manufacturing semiconductor device, and semiconductor device manufactured by the same | |
| JP2003282809A (en) | Semiconductor device and its manufacturing method | |
| JPH11191561A (en) | Manufacture of semiconductor device | |
| JP4243270B2 (en) | Manufacturing method of semiconductor device | |
| JP2007096042A (en) | Semiconductor device | |
| JP2004247613A (en) | Semiconductor device and its manufacturing process | |
| TWI274406B (en) | Dual gauge leadframe | |
| JPH11330314A (en) | Semiconductor device structure, manufacture thereof, and lead frame used therefor | |
| JPH10256460A (en) | Terminal land frame, resin sealed type semiconductor device using it, and manufacture of the device | |
| JP2005116687A (en) | Lead frame, semiconductor device and its manufacturing process | |
| JP4747188B2 (en) | Manufacturing method of semiconductor device | |
| KR20020093250A (en) | ELP type leadframe and ELP using the same | |
| WO2022202242A1 (en) | Semiconductor device and manufacturing method for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080714 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110119 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4672201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |