JP2003029231A - Ｌｃｄの製造方法及び検査用ｌｃｄパネル - Google Patents
Ｌｃｄの製造方法及び検査用ｌｃｄパネルInfo
- Publication number
- JP2003029231A JP2003029231A JP2001216023A JP2001216023A JP2003029231A JP 2003029231 A JP2003029231 A JP 2003029231A JP 2001216023 A JP2001216023 A JP 2001216023A JP 2001216023 A JP2001216023 A JP 2001216023A JP 2003029231 A JP2003029231 A JP 2003029231A
- Authority
- JP
- Japan
- Prior art keywords
- lcd
- lighting
- inspection
- output terminal
- seg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 ＬＣＤパネル検査を低コストでＩＣ実装（Ｃ
ＯＧ）前に行う。 【解決手段】 ＬＣＤパネルを製造する際に、透明電極
上にそのＣＯＭ電極及びＳＥＧ電極の各出力端子３，４
を導通する所定のサイズのＣＯＭ点灯パット１とＳＥＧ
点灯パット２とを形成し、前記各点灯パット１，２に電
圧を印加してＬＣＤパネルの点灯検査を行い、その後各
点灯パット１，２をレーザーでカットして各出力端子毎
に電気的に切断し、その後ＬＣＤパネルにＩＣを実装し
てＣＯＧ−ＬＣＤを製造する。
ＯＧ）前に行う。 【解決手段】 ＬＣＤパネルを製造する際に、透明電極
上にそのＣＯＭ電極及びＳＥＧ電極の各出力端子３，４
を導通する所定のサイズのＣＯＭ点灯パット１とＳＥＧ
点灯パット２とを形成し、前記各点灯パット１，２に電
圧を印加してＬＣＤパネルの点灯検査を行い、その後各
点灯パット１，２をレーザーでカットして各出力端子毎
に電気的に切断し、その後ＬＣＤパネルにＩＣを実装し
てＣＯＧ−ＬＣＤを製造する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＣＤの製造方法
及び検査用ＬＣＤパネルに関するものである。
及び検査用ＬＣＤパネルに関するものである。
【０００２】
【従来の技術】液晶表示装置（ＬＣＤ）は高精細化する
なかで画素数が増大する傾向にあり、他方、ＩＣのコス
トダウンの見地から、ＩＣのシュリンク（縮小化）が実
施されており、例えば50μm以下のピッチのＩＣも出現
している状況である。 そのため、ＬＣＤのITO透明電極出力端子の狭ピッチ化
は一層進む状況になってきており、この傾向を反映し
て、例えば、硝子基板の上に液晶駆動用ＩＣを直接実装
するＣＯＧ（Chip on glass）−ＬＣＤでもＩＴＯ（Ind
ium Tin Oxide）透明電極出力ピッチは通常１００μm以
下とかなり狭くなっている。
なかで画素数が増大する傾向にあり、他方、ＩＣのコス
トダウンの見地から、ＩＣのシュリンク（縮小化）が実
施されており、例えば50μm以下のピッチのＩＣも出現
している状況である。 そのため、ＬＣＤのITO透明電極出力端子の狭ピッチ化
は一層進む状況になってきており、この傾向を反映し
て、例えば、硝子基板の上に液晶駆動用ＩＣを直接実装
するＣＯＧ（Chip on glass）−ＬＣＤでもＩＴＯ（Ind
ium Tin Oxide）透明電極出力ピッチは通常１００μm以
下とかなり狭くなっている。
【０００３】図３はＣＯＧ−ＬＣＤ用パネルの実装部の
ＩＴＯ透明電極パターンを示している。その透明電極は
図中一点鎖線で示すＩＣチップエッジ６に沿って複数の
ＣＯＭ（共通）電極３、ＳＥＧ（セグメント）電極４及
び電源／信号入力出力端子８を備えている。
ＩＴＯ透明電極パターンを示している。その透明電極は
図中一点鎖線で示すＩＣチップエッジ６に沿って複数の
ＣＯＭ（共通）電極３、ＳＥＧ（セグメント）電極４及
び電源／信号入力出力端子８を備えている。
【０００４】ところで、ＬＣＤはその製造工程において
ダストや或いは人が取り扱うことによる汚染等により不
良となることがあるため、製造ラインにおける検査は不
可欠である。しかし、このような100μm以下のピッチの
電極出力端子について、電極出力端子の全てに検査用プ
ローブを接触させ検査を実施することは容易でなく、実
際に検査を行う場合は、隣接する出力端子間間隔に合わ
せたプローブを備えたプローブカードを作製して行うこ
とになる。しかしながら、ＣＯＧ−ＬＣＤ検査のための
プローブカードを作製しようとするとそれ自身かなり高
価なものとなる上、この様なプローブカードをCOG−Ｌ
ＣＤの電極出力端子にアライメント（位置合わせ）する
ためには、画像処理にて付与されたマークを認識して行
う必要があり、検査装置はさらに高価なものとなる。従
って、これを行うと製品のコストが上昇し、かつ検査タ
クトが長くなるなどの問題がある。このような理由か
ら、ＩＣを1チップ又は数チップしか実装しないCOG−Ｌ
ＣＤでは、パネルのみの点灯検査はコストを要すること
から実施せず、ＩＣ実装後に点灯検査を行うのが通例で
ある。
ダストや或いは人が取り扱うことによる汚染等により不
良となることがあるため、製造ラインにおける検査は不
可欠である。しかし、このような100μm以下のピッチの
電極出力端子について、電極出力端子の全てに検査用プ
ローブを接触させ検査を実施することは容易でなく、実
際に検査を行う場合は、隣接する出力端子間間隔に合わ
せたプローブを備えたプローブカードを作製して行うこ
とになる。しかしながら、ＣＯＧ−ＬＣＤ検査のための
プローブカードを作製しようとするとそれ自身かなり高
価なものとなる上、この様なプローブカードをCOG−Ｌ
ＣＤの電極出力端子にアライメント（位置合わせ）する
ためには、画像処理にて付与されたマークを認識して行
う必要があり、検査装置はさらに高価なものとなる。従
って、これを行うと製品のコストが上昇し、かつ検査タ
クトが長くなるなどの問題がある。このような理由か
ら、ＩＣを1チップ又は数チップしか実装しないCOG−Ｌ
ＣＤでは、パネルのみの点灯検査はコストを要すること
から実施せず、ＩＣ実装後に点灯検査を行うのが通例で
ある。
【０００５】図４Ｂは従来のＣＯＧ−ＬＣＤのＩＣ実装
フローを模式的示した図である。このフロー図から明ら
かなように、従来はＩＴＯ透明電極用出力端子のパター
ンを備えたパネルを作製後、ＩＣを実装し、その後に点
灯検査を行っている。そのため、ＩＣを実装した後に点
灯検査で不良品であることが判明すると、その段階では
パネルだけでなく、それより遙かに高価な良品のＩＣま
で一緒に廃棄しなければならず、本来不必要なコストが
余分にかかることになる。
フローを模式的示した図である。このフロー図から明ら
かなように、従来はＩＴＯ透明電極用出力端子のパター
ンを備えたパネルを作製後、ＩＣを実装し、その後に点
灯検査を行っている。そのため、ＩＣを実装した後に点
灯検査で不良品であることが判明すると、その段階では
パネルだけでなく、それより遙かに高価な良品のＩＣま
で一緒に廃棄しなければならず、本来不必要なコストが
余分にかかることになる。
【０００６】
【発明が解決すべき課題】従って、本発明の目的は、以
上の従来の問題の解決を図ることであって、パネルにＩ
Ｃを実装する前にパネルの点灯検査を行い、不良品のパ
ネルにＩＣを実装することをなくすることである。ま
た、本発明の他の目的は、検査のためのプローブのアラ
イメントを簡単に行えるようにして、低廉なスプリング
プローブで点灯検査を行えるようにすると共に、スプリ
ングプローブのピッチを広くすることを可能にしてコン
タクト不良や誤判定を低減することである。
上の従来の問題の解決を図ることであって、パネルにＩ
Ｃを実装する前にパネルの点灯検査を行い、不良品のパ
ネルにＩＣを実装することをなくすることである。ま
た、本発明の他の目的は、検査のためのプローブのアラ
イメントを簡単に行えるようにして、低廉なスプリング
プローブで点灯検査を行えるようにすると共に、スプリ
ングプローブのピッチを広くすることを可能にしてコン
タクト不良や誤判定を低減することである。
【０００７】
【課題を解決するための手段】請求項１の発明は、ＬＣ
Ｄの製造方法において、透明電極上にそのＣＯＭ電極及
びＳＥＧ電極の各出力端子を導通する所定のサイズの導
体領域を形成し、前記各導体領域に電圧を印加してＬＣ
Ｄの点灯検査を行い、その後前記導体領域を各出力端子
毎に電気的に分離し、前記ＬＣＤにＩＣを実装すること
を特徴とするＬＣＤの製造方法である。
Ｄの製造方法において、透明電極上にそのＣＯＭ電極及
びＳＥＧ電極の各出力端子を導通する所定のサイズの導
体領域を形成し、前記各導体領域に電圧を印加してＬＣ
Ｄの点灯検査を行い、その後前記導体領域を各出力端子
毎に電気的に分離し、前記ＬＣＤにＩＣを実装すること
を特徴とするＬＣＤの製造方法である。
【０００８】請求項２の発明は、ＬＣＤの製造方法にお
いて、透明電極上にそのＣＯＭ電極及びＳＥＧ電極の各
出力端子を１つ置きに導通する所定のサイズの導体領域
を形成し、前記各導体領域に電圧を印加してＬＣＤの点
灯検査を行い、その後前記導体領域を各出力端子毎に電
気的に分離し、前記ＬＣＤにＩＣを実装することを特徴
とするＬＣＤの製造方法である。
いて、透明電極上にそのＣＯＭ電極及びＳＥＧ電極の各
出力端子を１つ置きに導通する所定のサイズの導体領域
を形成し、前記各導体領域に電圧を印加してＬＣＤの点
灯検査を行い、その後前記導体領域を各出力端子毎に電
気的に分離し、前記ＬＣＤにＩＣを実装することを特徴
とするＬＣＤの製造方法である。
【０００９】請求項３の発明は、請求項１又は２に記載
されたＬＣＤの製造方法において、ＬＣＤの点灯検査の
ためのプローブは、前記導体領域に対しパネルの端面を
基準にアライメントを行うことを特徴とするＬＣＤの製
造方法である。
されたＬＣＤの製造方法において、ＬＣＤの点灯検査の
ためのプローブは、前記導体領域に対しパネルの端面を
基準にアライメントを行うことを特徴とするＬＣＤの製
造方法である。
【００１０】請求項４の発明は透明電極上において、そ
のＣＯＭ電極及びＳＥＧ電極毎に、それぞれの出力端子
の全部又は一部を導通する所定サイズの導体領域を形成
したことを特徴とする検査用ＬＣＤである。
のＣＯＭ電極及びＳＥＧ電極毎に、それぞれの出力端子
の全部又は一部を導通する所定サイズの導体領域を形成
したことを特徴とする検査用ＬＣＤである。
【００１１】
【発明の実施の形態】本発明の１実施形態を図面を参照
して説明する。本発明のＬＣＤパネルには、そのＩＣ実
装フローを図４Ａにおいて説明するように、ＩＴＯ透明
電極用の各出力端子を以下で説明するように束ねてパタ
ーン化したショーティングパッドを形成し、そのＬＣＤ
パネルの点灯検査を行い、パネル検査後にショーティン
グパットをレーザーカットし、続いてＩＣ（ＣＯＧ）を
実装する手順を採っている。つまり、不良ＬＣＤパネル
をまずチェックして排除した後にＩＣの実装を行うよう
にしてＩＣが無駄に消費されることを防止している。
して説明する。本発明のＬＣＤパネルには、そのＩＣ実
装フローを図４Ａにおいて説明するように、ＩＴＯ透明
電極用の各出力端子を以下で説明するように束ねてパタ
ーン化したショーティングパッドを形成し、そのＬＣＤ
パネルの点灯検査を行い、パネル検査後にショーティン
グパットをレーザーカットし、続いてＩＣ（ＣＯＧ）を
実装する手順を採っている。つまり、不良ＬＣＤパネル
をまずチェックして排除した後にＩＣの実装を行うよう
にしてＩＣが無駄に消費されることを防止している。
【００１２】図１及び２はそれぞれの実施形態のＩＣ実
装部におけるITO透明電極用の出力端子の前記ショーテ
ィングパターンを示し、前記パターンはＣＯＭ点灯パッ
ト１とＳＥＧ点灯パット２とから成っている。図１は、
ＬＣＤを全点灯検査する場合におけるＣＯＭ点灯パット
１とＳＥＧ点灯パット２のパターンを示している。この
実施形態では、図示のように、ＣＯＭ出力端子３及びＳ
ＥＧ出力端子４を全て一束にして点灯パットを形成して
いる。また、図２は図１のパターンと同様であるが、Ｃ
ＯＭ出力端子３及びＳＥＧ出力端子４をそれぞれ一本置
きに間引いて、ＬＣＤパネルを市松模様に点灯するよ
う、出力端子を一束にして点灯パターンを形成してい
る。
装部におけるITO透明電極用の出力端子の前記ショーテ
ィングパターンを示し、前記パターンはＣＯＭ点灯パッ
ト１とＳＥＧ点灯パット２とから成っている。図１は、
ＬＣＤを全点灯検査する場合におけるＣＯＭ点灯パット
１とＳＥＧ点灯パット２のパターンを示している。この
実施形態では、図示のように、ＣＯＭ出力端子３及びＳ
ＥＧ出力端子４を全て一束にして点灯パットを形成して
いる。また、図２は図１のパターンと同様であるが、Ｃ
ＯＭ出力端子３及びＳＥＧ出力端子４をそれぞれ一本置
きに間引いて、ＬＣＤパネルを市松模様に点灯するよ
う、出力端子を一束にして点灯パターンを形成してい
る。
【００１３】次に、ＬＣＤパネルのオープン及び上下基
板のショートを検査するための検査、即ち、図１に示す
ショーティングパターンを用いてＬＣＤを全点灯検査す
る場合について説明する。図１に示すショーティングパ
ターンは、スプリングプローブをパネル端面を基準位置
にして前記ショーティングパターンつまり、ＣＯＭ点灯
パット１及びＳＥＧ点灯パット２にアライメントできる
ように、前記透明電極出力端子のピッチと比較してかな
り大きなサイズに形成されている。つまり、スプリング
プローブは、それが夫々所定のサイズを有する点灯パッ
ト面の任意の位置に接触できればよいから、とくに各出
力端子にアライメントするときのような高い位置精度は
要しない。従って、本発明において所定のサイズは、単
にパネルの端面を基準にした位置合わせでプローブのア
ライメントが可能な程度の誤差を許容できるサイズを意
味する。なお、前記パットを数ブロックに分けることも
可能である。
板のショートを検査するための検査、即ち、図１に示す
ショーティングパターンを用いてＬＣＤを全点灯検査す
る場合について説明する。図１に示すショーティングパ
ターンは、スプリングプローブをパネル端面を基準位置
にして前記ショーティングパターンつまり、ＣＯＭ点灯
パット１及びＳＥＧ点灯パット２にアライメントできる
ように、前記透明電極出力端子のピッチと比較してかな
り大きなサイズに形成されている。つまり、スプリング
プローブは、それが夫々所定のサイズを有する点灯パッ
ト面の任意の位置に接触できればよいから、とくに各出
力端子にアライメントするときのような高い位置精度は
要しない。従って、本発明において所定のサイズは、単
にパネルの端面を基準にした位置合わせでプローブのア
ライメントが可能な程度の誤差を許容できるサイズを意
味する。なお、前記パットを数ブロックに分けることも
可能である。
【００１４】ＬＣＤの全点灯検査は、前述のように、ス
プリングプローブをＣＯＭ点灯パット１及びＳＥＧ点灯
パット２の任意の位置に当接し、ＬＣＤのＣＯＭ出力端
子３とＳＥＧ出力端子４に電圧を印加して行う。数ブロ
ックに分かれている場合は、図示しない回路上でＣＯＭ
出力端子１、ＳＥＧ出力端子２を束ねて行う。全点灯す
ることで線抜けがなく、ITO透明電極用のパターンに断
線が無いことが確認でき、同様に、上下基板のショート
も検査可能である。本実施形態では、全点灯を確認した
ら、続いて、レーザー(YAG)を用いて破線７のところで
ショーティングパット即ちＣＯＭ点灯パット１及びＳＥ
Ｇ点灯パット２をカットして各出力端子毎に電気的に分
離し、この段階で初めてＩＣを実装（COG）する。な
お、このショーティングパターンでは各出力端子間にお
けるショートの有無は検査できないため、このパターン
は隣接する出力端子間が比較的離れており、従って隣接
出力端子間でショートする可能性の低いＬＣＤパネルの
検査に適合している。
プリングプローブをＣＯＭ点灯パット１及びＳＥＧ点灯
パット２の任意の位置に当接し、ＬＣＤのＣＯＭ出力端
子３とＳＥＧ出力端子４に電圧を印加して行う。数ブロ
ックに分かれている場合は、図示しない回路上でＣＯＭ
出力端子１、ＳＥＧ出力端子２を束ねて行う。全点灯す
ることで線抜けがなく、ITO透明電極用のパターンに断
線が無いことが確認でき、同様に、上下基板のショート
も検査可能である。本実施形態では、全点灯を確認した
ら、続いて、レーザー(YAG)を用いて破線７のところで
ショーティングパット即ちＣＯＭ点灯パット１及びＳＥ
Ｇ点灯パット２をカットして各出力端子毎に電気的に分
離し、この段階で初めてＩＣを実装（COG）する。な
お、このショーティングパターンでは各出力端子間にお
けるショートの有無は検査できないため、このパターン
は隣接する出力端子間が比較的離れており、従って隣接
出力端子間でショートする可能性の低いＬＣＤパネルの
検査に適合している。
【００１５】次に、ＬＣＤのITO透明電極の隣接出力端
子間のショートを判別するための検査について説明す
る。この検査は、隣接する出力端子間が比較的接近して
おり、従って隣接出力端子間でショート不良が発生しや
すいＬＣＤに適合しており、図２Ａ、Ｂに示すショーテ
ィングパターンが用いられる。この場合も、各点灯パッ
ト１，２は、ＣＯＭ出力端子及びＳＥＧ出力端子のバン
プ５以内において、図示しないスプリングプローブが、
パネルの端面基準でアライメント可能なサイズ（又は面
積）を有しており、各出力端子を１本置きに束ねてショ
ーティングパット即ちＣＯＭ点灯パット１及びＳＥＧ点
灯パット２を形成している。なお、この場合も数ブロッ
クに分けることが可能である。
子間のショートを判別するための検査について説明す
る。この検査は、隣接する出力端子間が比較的接近して
おり、従って隣接出力端子間でショート不良が発生しや
すいＬＣＤに適合しており、図２Ａ、Ｂに示すショーテ
ィングパターンが用いられる。この場合も、各点灯パッ
ト１，２は、ＣＯＭ出力端子及びＳＥＧ出力端子のバン
プ５以内において、図示しないスプリングプローブが、
パネルの端面基準でアライメント可能なサイズ（又は面
積）を有しており、各出力端子を１本置きに束ねてショ
ーティングパット即ちＣＯＭ点灯パット１及びＳＥＧ点
灯パット２を形成している。なお、この場合も数ブロッ
クに分けることが可能である。
【００１６】ＬＣＤの点灯検査は、このショーティング
パットのパターンにおいても、ＬＣＤのＣＯＭ出力端子
３とＳＥＧ出力端子４に電圧を印加して行う。この実施
形態の場合は、電圧を印加したときのＬＣＤの市松表示
により、ITO透明電極パターンに隣接ショートが無いこ
とを確認することができる。なお、各出力端子が数ブロ
ックに分かれている場合は、全点灯検査の場合と同様
に、図示しない回路上で各ブロックをＣＯＭ出力端子
３、ＳＥＧ出力端子４毎に束ねて電圧を印加する。隣接
ショートがないことを確認したら、続いて、レーザー(Y
AG)を用いて破線７のところでショーティングパットを
カットして電気的に各出力端子毎を分離し、この段階で
初めてＩＣを実装(COG)する。以上、図１、２のそれぞ
れのショーティングパットのパターンについて説明した
が、そのいずれを選択するかは任意である。
パットのパターンにおいても、ＬＣＤのＣＯＭ出力端子
３とＳＥＧ出力端子４に電圧を印加して行う。この実施
形態の場合は、電圧を印加したときのＬＣＤの市松表示
により、ITO透明電極パターンに隣接ショートが無いこ
とを確認することができる。なお、各出力端子が数ブロ
ックに分かれている場合は、全点灯検査の場合と同様
に、図示しない回路上で各ブロックをＣＯＭ出力端子
３、ＳＥＧ出力端子４毎に束ねて電圧を印加する。隣接
ショートがないことを確認したら、続いて、レーザー(Y
AG)を用いて破線７のところでショーティングパットを
カットして電気的に各出力端子毎を分離し、この段階で
初めてＩＣを実装(COG)する。以上、図１、２のそれぞ
れのショーティングパットのパターンについて説明した
が、そのいずれを選択するかは任意である。
【００１７】次に、本発明の実施例について説明する。
実施例(その１)
１チップＬＣＤの白黒ＳＴＮ−ＬＣＤを作製した(1/64D
uty、1/8Bias)。この実施例では、ITO透明電極の膜厚は
80nmとし、フォトリソ法によりパターン加工を実施し
た。その際、ＩＣ実装部周辺の図1Ａ，Ｂ示す２種類の
パターンを形成した。ＣＯＭ電極のバンプピッチを60μ
m、1辺32本、2辺で64本の出力とし、ＳＥＧ電極のパン
プピッチは60μmで、130本の出力とした。次に、図４Ａ
に示すフローに従って、ＩＣ実装前にＬＣＤパネルの点
灯検査を行った。即ち、ＬＣＤの透明電極のＣＯＭ点灯
パット１とＳＥＧ点灯パット２に電圧(80Hzのスタティ
ック波形)を印加し、かつ数ブロックに分かれている場
合は、プローブ後、ＣＯＭブロックとＳＥＧブロックに
束ねて実施した。ここで、ITO透明電極パターンに断線
が無く、上下基板ショートが無い場含は全画素が点灯
し、他方、ITO透明電極パターンに断線が発生時は、不
点灯ラインが発生する。また、上下基板間のショートが
ある場合には縦線、横線のクロスした不点灯ラインが発
生する。不点灯ラインが発生したＬＣＤパネルは廃棄
し、次に、点灯検査を通過したＬＣＤパネルについて、
YAGレーザーにてショーティングパットを電気的に切断
した。使用したYAGレーザーは、出力50W、波長1064nm、
ビーム径100μmであった。その後、異方性導電膜(ACF；
anisotropic conductive film)を貼り付けその上にＩＣ
を実装し、点灯を再度確認した。その結果、オープン不
良又は上下基板ショート不良であるＬＣＤにＩＣを実装
することはなっかた。この実施形態では１チップで実施
したが、複数チップでも可能である。
uty、1/8Bias)。この実施例では、ITO透明電極の膜厚は
80nmとし、フォトリソ法によりパターン加工を実施し
た。その際、ＩＣ実装部周辺の図1Ａ，Ｂ示す２種類の
パターンを形成した。ＣＯＭ電極のバンプピッチを60μ
m、1辺32本、2辺で64本の出力とし、ＳＥＧ電極のパン
プピッチは60μmで、130本の出力とした。次に、図４Ａ
に示すフローに従って、ＩＣ実装前にＬＣＤパネルの点
灯検査を行った。即ち、ＬＣＤの透明電極のＣＯＭ点灯
パット１とＳＥＧ点灯パット２に電圧(80Hzのスタティ
ック波形)を印加し、かつ数ブロックに分かれている場
合は、プローブ後、ＣＯＭブロックとＳＥＧブロックに
束ねて実施した。ここで、ITO透明電極パターンに断線
が無く、上下基板ショートが無い場含は全画素が点灯
し、他方、ITO透明電極パターンに断線が発生時は、不
点灯ラインが発生する。また、上下基板間のショートが
ある場合には縦線、横線のクロスした不点灯ラインが発
生する。不点灯ラインが発生したＬＣＤパネルは廃棄
し、次に、点灯検査を通過したＬＣＤパネルについて、
YAGレーザーにてショーティングパットを電気的に切断
した。使用したYAGレーザーは、出力50W、波長1064nm、
ビーム径100μmであった。その後、異方性導電膜(ACF；
anisotropic conductive film)を貼り付けその上にＩＣ
を実装し、点灯を再度確認した。その結果、オープン不
良又は上下基板ショート不良であるＬＣＤにＩＣを実装
することはなっかた。この実施形態では１チップで実施
したが、複数チップでも可能である。
【００１８】実施例(その２)
1チップＬＣＤの白黒ＳＴＮ−ＬＣＤを作製した(1/64Du
ty,1/8Bias)。この実施例でも、ITO透明電極の膜厚は80
nmとし、フォトリソ法によりパターン加工を実施した。
図２Ａ、Ｂに示すＩＣ実装周辺の２種類のパターンを形
成した。ＣＯＭ出力端子のバンプピッチは60μmで、1辺
一32本、2辺で64本の出力とし、ＳＥＧパンプピッチは6
0μmで、130本の出力とした。次に、図４Ａのフローに
従ってＩＣ実装前にＬＣＤパネルの点灯検査を行った。
即ち、ＬＣＤの透明電極のＣＯＭ点灯パット１とＳＥＧ
点灯パット２に電圧(80Hzのスタティック波形)を印加
し、前記出力端子がそれぞれ数ブロックに分かれている
場合は、プローブ後、ＣＯＭブロックとＳＥＧブロック
に束ねて（ショーティングパッドを構成し）点灯検査を
実施した。ITO透明電極パターンに隣接ショートがない
場合は、市松表示となり、他方、ITOパターンが隣接シ
ョートがある場合は、市松表示が崩れることで不良を判
明する。不良パネルは廃棄し、次に、点灯検査を通過し
たＬＣＤパネルについて、YAGレーザーにてショーティ
ングパットを電気的に切断した。使用したYAGレーザー
は、出力50W、波長1064hm、ビーム径100μmであった。
その後、異方性導電膜(ACF)により、ＩＣを実装し点灯
を確認した。その結果、ＬＣＤのオープン不良、ＬＣＤ
の上下基板ショート不良がある場合にＩＣを実装するこ
とはなっかた。本実施例では1チップで実施したが、複
数チップでも可能である。また、以上、本発明をＣＯＧ
−ＬＣＤについて説明したがこれに限定されず、更にＣ
ＯＢ（Chip on bord）やＣＯＦ（Chip on frexiblecabl
e）タイプのものにも適用可能である。
ty,1/8Bias)。この実施例でも、ITO透明電極の膜厚は80
nmとし、フォトリソ法によりパターン加工を実施した。
図２Ａ、Ｂに示すＩＣ実装周辺の２種類のパターンを形
成した。ＣＯＭ出力端子のバンプピッチは60μmで、1辺
一32本、2辺で64本の出力とし、ＳＥＧパンプピッチは6
0μmで、130本の出力とした。次に、図４Ａのフローに
従ってＩＣ実装前にＬＣＤパネルの点灯検査を行った。
即ち、ＬＣＤの透明電極のＣＯＭ点灯パット１とＳＥＧ
点灯パット２に電圧(80Hzのスタティック波形)を印加
し、前記出力端子がそれぞれ数ブロックに分かれている
場合は、プローブ後、ＣＯＭブロックとＳＥＧブロック
に束ねて（ショーティングパッドを構成し）点灯検査を
実施した。ITO透明電極パターンに隣接ショートがない
場合は、市松表示となり、他方、ITOパターンが隣接シ
ョートがある場合は、市松表示が崩れることで不良を判
明する。不良パネルは廃棄し、次に、点灯検査を通過し
たＬＣＤパネルについて、YAGレーザーにてショーティ
ングパットを電気的に切断した。使用したYAGレーザー
は、出力50W、波長1064hm、ビーム径100μmであった。
その後、異方性導電膜(ACF)により、ＩＣを実装し点灯
を確認した。その結果、ＬＣＤのオープン不良、ＬＣＤ
の上下基板ショート不良がある場合にＩＣを実装するこ
とはなっかた。本実施例では1チップで実施したが、複
数チップでも可能である。また、以上、本発明をＣＯＧ
−ＬＣＤについて説明したがこれに限定されず、更にＣ
ＯＢ（Chip on bord）やＣＯＦ（Chip on frexiblecabl
e）タイプのものにも適用可能である。
【００１９】
【発明の効果】本発明によれば以下の効果が得られる。
（１）ＬＣＤパネルでの点灯検査が行えるから、不良Ｌ
ＣＤに高価なＩＣを実装しなくてすむ。 （２）ショーティングパッドが所定のサイズを有するこ
とから、プローブのアライメントが容易であり、従っ
て、ＬＣＤのパネルの点灯検査を安価なスプリングプロ
ーブで可能であると共に、スプリングプローブのピッチ
を広げることができ、その結果、コンタクト不良、誤判
定を低減できる。 （３）ＬＣＤのパネルでの点灯検査を簡易に行うことが
でき、パターン認識処理が不要であるから高価な点灯検
査装置が不要であり、検査タクトも短縮できる。
ＣＤに高価なＩＣを実装しなくてすむ。 （２）ショーティングパッドが所定のサイズを有するこ
とから、プローブのアライメントが容易であり、従っ
て、ＬＣＤのパネルの点灯検査を安価なスプリングプロ
ーブで可能であると共に、スプリングプローブのピッチ
を広げることができ、その結果、コンタクト不良、誤判
定を低減できる。 （３）ＬＣＤのパネルでの点灯検査を簡易に行うことが
でき、パターン認識処理が不要であるから高価な点灯検
査装置が不要であり、検査タクトも短縮できる。
【図１】本発明のＣＯＧ−ＬＣＤの実装部のITO透明電
極パターンを示す。
極パターンを示す。
【図２】本発明のＣＯＧ−ＬＣＤの実装部の他のITO透
明電極パターンを示す。
明電極パターンを示す。
【図３】従来のＣＯＧ−ＬＣＤの実装部のITO透明電極
パターンを示す。
パターンを示す。
【図４】ＬＣＤへのＩＣ実装のためのフロー図である。
１・・・ＣＯＭ点灯パット、２・・・ＳＥＧ点灯パッ
ト、３・・・ＣＯＭ出力端子、４・・・ＳＥＧ出力端
子、５・・・バンプ、６・・・ＩＣチップエッジ、７・
・・レーザーカット線、８・・・電源／信号入力端子。
ト、３・・・ＣＯＭ出力端子、４・・・ＳＥＧ出力端
子、５・・・バンプ、６・・・ＩＣチップエッジ、７・
・・レーザーカット線、８・・・電源／信号入力端子。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2H088 FA12 FA13 HA02 JA13 MA16
MA20
2H092 GA41 GA48 GA60 MA57 NA25
NA29 PA06 QA10
5G435 AA17 BB12 CC09 EE37 EE42
KK05 KK10
Claims (4)
- 【請求項１】 ＬＣＤの製造方法において、 透明電極上にそのＣＯＭ電極及びＳＥＧ電極の各出力端
子を導通する所定のサイズの導体領域を形成し、 前記各導体領域に電圧を印加してＬＣＤの点灯検査を行
い、 その後前記導体領域を各出力端子毎に電気的に分離し、 前記ＬＣＤにＩＣを実装する、ことを特徴とするＬＣＤ
の製造方法。 - 【請求項２】 ＬＣＤの製造方法において、 透明電極上にそのＣＯＭ電極及びＳＥＧ電極の各出力端
子を１つ置きに導通する所定のサイズの導体領域を形成
し、 前記各導体領域に電圧を印加してＬＣＤの点灯検査を行
い、 その後前記導体領域を各出力端子毎に電気的に分離し、 前記ＬＣＤにＩＣを実装する、 ことを特徴とするＬＣＤの製造方法。 - 【請求項３】 請求項１又は２に記載されたＬＣＤの製
造方法において、 ＬＣＤの点灯検査のためのプローブは、前記導体領域に
対しパネルの端面を基準にアライメントを行う、 ことを特徴とするＬＣＤの製造方法。 - 【請求項４】 透明電極上において、そのＣＯＭ電極及
びＳＥＧ電極毎に、それぞれの出力端子の全部又は一部
を導通する所定サイズの導体領域を形成したことを特徴
とする検査用ＬＣＤパネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001216023A JP2003029231A (ja) | 2001-07-16 | 2001-07-16 | Ｌｃｄの製造方法及び検査用ｌｃｄパネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001216023A JP2003029231A (ja) | 2001-07-16 | 2001-07-16 | Ｌｃｄの製造方法及び検査用ｌｃｄパネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003029231A true JP2003029231A (ja) | 2003-01-29 |
Family
ID=19050556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001216023A Pending JP2003029231A (ja) | 2001-07-16 | 2001-07-16 | Ｌｃｄの製造方法及び検査用ｌｃｄパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003029231A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113899967A (zh) * | 2021-09-08 | 2022-01-07 | 信利半导体有限公司 | 一种液晶显示屏的串漏笔测试方法及系统 |
-
2001
- 2001-07-16 JP JP2001216023A patent/JP2003029231A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113899967A (zh) * | 2021-09-08 | 2022-01-07 | 信利半导体有限公司 | 一种液晶显示屏的串漏笔测试方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101137863B1 (ko) | 박막트랜지스터 어레이 기판 | |
| JP2006350064A (ja) | 表示装置および位置ずれ検査方法 | |
| JP2000321591A (ja) | 液晶表示装置 | |
| CN102122478A (zh) | 显示器及其接合阻抗的检测系统以及检测方法 | |
| TW200813540A (en) | Liquid crystal display | |
| CN109491166B (zh) | 阵列基板 | |
| JP2003029231A (ja) | Ｌｃｄの製造方法及び検査用ｌｃｄパネル | |
| JPH03107127A (ja) | 液晶表示装置 | |
| JP2002217237A (ja) | 平面表示装置 | |
| JPH095381A (ja) | 液晶パネルと駆動回路素子の接続検査方法 | |
| US6961081B2 (en) | Positioning and inspecting system and method using same | |
| JP2944399B2 (ja) | パネルの実装構造および実装方法並びにフレキシブル配線板並びに駆動ｉｃ交換方法 | |
| JP4177222B2 (ja) | 液晶表示装置及びその検査方法 | |
| JPH08304846A (ja) | 液晶表示素子の検査装置 | |
| JPH0980460A (ja) | 液晶表示装置及びその検査方法 | |
| US7068337B2 (en) | Apparatus for inspecting liquid crystal panel | |
| JPH0850297A (ja) | 基板の電極構造 | |
| JP3846240B2 (ja) | 液晶パネルの検査装置及び液晶パネルの検査方法 | |
| TWI400515B (zh) | 薄膜電晶體陣列電路缺陷修補之即時檢測方法 | |
| JPH10268273A (ja) | 液晶表示基板 | |
| JP2001005016A (ja) | 液晶装置及びその検査方法 | |
| KR101358256B1 (ko) | 액정표시장치용 어레이기판 | |
| JP2001004968A (ja) | 液晶表示装置及びその検査装置 | |
| JPH04179926A (ja) | 液晶表示装置 | |
| JP3458947B2 (ja) | 液晶表示素子の検査装置、及び検査方法 |