JP2003022103A - プログラマブルコントローラ - Google Patents

プログラマブルコントローラ

Info

Publication number
JP2003022103A
JP2003022103A JP2001204984A JP2001204984A JP2003022103A JP 2003022103 A JP2003022103 A JP 2003022103A JP 2001204984 A JP2001204984 A JP 2001204984A JP 2001204984 A JP2001204984 A JP 2001204984A JP 2003022103 A JP2003022103 A JP 2003022103A
Authority
JP
Japan
Prior art keywords
memory
program
programmable controller
execution
power failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001204984A
Other languages
English (en)
Inventor
Hiroyuki Kusakabe
宏之 日下部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001204984A priority Critical patent/JP2003022103A/ja
Publication of JP2003022103A publication Critical patent/JP2003022103A/ja
Pending legal-status Critical Current

Links

Classifications

    • Y02P80/114

Landscapes

  • Programmable Controllers (AREA)

Abstract

(57)【要約】 【課題】全体としての処理時間に影響を及ぼすことな
く、停電時の記憶保持に要する消費電力を小さく抑え、
停電時に記憶保持する時間を長くすることが可能なプロ
グラマブルコントローラを提供することにある。 【解決手段】管理用プロセッサ2と、プログラム実行用
プロセッサ3とプログラムメモリ4と、第1のメモリで
ある停電時保持用低速メモリ7と、第2のメモリである
実行用高速メモリ8と、バッテリ及びバッテリ切換回路
6とを同一バス1に接続したプログラマブルコントロー
ラを構成した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば製造業の工
場等における機械制御及びラインの制御、鉄鋼業及び製
紙業におけるプラント制御、ならびに上下水道及びビル
管理等の公共システムの制御等のように、産業上広く使
用されているプログラマブルコントローラの改良に関す
る。
【0002】
【従来の技術】プログラマブルコントローラは、産業用
のコントローラとして、シーケンス制御が行われている
工場のライン等に広く用いられている。
【0003】当初、プログラマブルコントローラは、デ
ータ処理及びデータの転送等に用いられ、LANにより
工場のポイントに配置されていた。
【0004】通常、これらの工場のラインは、24時間
通電が原則となっており、メンテナンス時を除いて、電
源を切ることが出来ない。
【0005】しかしながら、すべての企業において、2
4時間通電させておくことが可能なわけではない。
【0006】また、プログラマブルコントローラには、
通常、高速で動作させるために、メモリとしてSRAM
が用いられているので、24時間通電を行わない場合に
おいては、バッテリによって、このSRAMのデータを
記憶保持させておく必要がある。
【0007】このような事情から、従来から用いられて
いるプログラマブルコントローラには、バッテリによっ
て、停電時の記憶保持機能が設けられている。
【0008】図8は、従来から用いられているこの種の
プログラマブルコントローラの一例を示す構成図であ
る。
【0009】図9は、同プログラマブルコントローラの
メモリの領域構成の一例を示す概要図である。
【0010】従来から用いられているプログラマブルコ
ントローラは、同一のバス1に、管理用プロセッサ2
と、プログラム実行用プロセッサ3と、プログラムメモ
リ4と、高速メモリ5と、バッテリ及びバッテリ切換回
路6とを接続して構成されている。
【0011】バス1は、プログラマブルコントローラの
内部において、データをやり取りするための共通路であ
る。
【0012】管理用プロセッサ2は、電源投入時及び制
御開始時に、プログラム実行のための起動準備処理を行
い、また電源切断時及び制御終了時には、終了処理を行
うプロセッサである。
【0013】プログラム実行用プロセッサ3は、プログ
ラムメモリ4に記憶されたプログラムの実行を行うプロ
セッサである。
【0014】プログラムメモリ4は、プログラム実行用
プロセッサ3を用いて実行するためのプログラムを格納
するためのメモリである。
【0015】高速メモリ5は、グローバル変数と、個々
のプログラムに対応したローカル変数のすべてを、バッ
テリから供給される電力によって停電時に記憶保持する
ものであって、電力消費の大きいSRAMが用いられて
いる。
【0016】バッテリ及びバッテリ切換回路6は、プロ
グラムコントローラの電源切断後に、外部電源に代わっ
て高速メモリ5に記憶保持させるための電力を供給する
ものである。
【0017】一方、従来から用いられているプログラマ
ブルコントローラの停電保持時における高速メモリ5の
構成は、図9に示すように、グローバル変数と、実行予
定のプログラムの本数分のローカル変数とを格納した構
成となっている。
【0018】グローバル変数は、全プログラムから参照
及び書き換えが可能な変数である。
【0019】ローカル変数は、1つのプログラムからだ
け、参照及び書き換えが可能な変数であって、高速メモ
リには、実行予定のプログラムの本数分だけ格納される
変数である。
【0020】従来から、高速メモリとしては、1回あた
りのアクセス時間が15ns、命令の実行に要する時間
が37〜40ns程度であるような素子が用いられてい
る。
【0021】また、低速メモリとしては、1回あたりの
アクセス時間が100ns、命令の実行に要する時間が
150ns程度であるような素子が用いられている。
【0022】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のプログラマブルコントローラにおいては、高
速実行は可能ではあるものの、停電時の記憶保持には、
消費電力の大きい高速メモリに、グローバル変数と、実
行予定のすべてのプログラムに用いるローカル変数とを
格納して、停電時の記憶保持を行わせるため、バッテリ
による記憶保持時間が短くなってしまうという問題があ
った。
【0023】そこで本発明は、全体としての処理時間に
影響を与えずに、停電時の記憶保持に要する消費電力を
減少させることによって、停電時に記憶保持する時間を
長くすることが可能なプログラマブルコントローラを提
供することを目的とする。
【0024】
【課題を解決するための手段】請求項1に係る発明は、
停電時に、グローバル変数、及び少なくとも1つのプロ
グラムに対応するローカル変数を保持する第1のメモリ
と、この第1のメモリから、グローバル変数及び所望の
ローカル変数が転送される、第1のメモリよりも消費電
力の大きい第2のメモリとを備えたプログラマブルコン
トローラであって、電源投入時及び制御開始時に、グロ
ーバル変数を第1のメモリから第2のメモリに転送し、
プログラム実行前に、ローカル変数を第1のメモリから
第2のメモリに転送するプログラマブルコントローラで
ある。
【0025】従って、請求項1に係る発明のプログラマ
ブルコントローラにおいては、上記手段を備えたことに
より、停電時に、第2のメモリよりも消費電力が小さい
第1のメモリが、グローバル変数及び少なくとも1つの
プログラムに対応するローカル変数を保持し、電源投入
時及び制御開始時に、この第1のメモリよりも消費電力
の大きい第2のメモリにグローバル変数を転送し、プロ
グラム実行前に、所望のローカル変数を転送した後に、
プログラムを実行するので、全体としての処理時間に影
響を与えずに、停電時におけるデータの記憶保持に要す
る消費電力を小さく抑えることが可能となり、停電保持
時間を長くすることが出来る。
【0026】請求項2に係る発明は、請求項1記載のプ
ログラマブルコントローラにおいて、プログラムの実行
中に、他のプログラムに対応するローカル変数を第1の
メモリから第2のメモリに転送するデータ転送手段を備
えたプログラマブルコントローラである。
【0027】従って、請求項2に係る発明のプログラマ
ブルコントローラにおいては、上記手段を備えたことに
より、データ転送手段では、プログラムの実行中に、他
のプログラムに対応するローカル変数が第1のメモリか
ら、第1のメモリよりも消費電力の大きい第2のメモリ
に転送されるので、ローカル変数の転送とプログラムの
実行とを同時に行うことができ、全体の処理時間を短縮
することが出来るだけでなく、停電時におけるデータの
記憶保持に要する消費電力を小さく抑えることが可能と
なり、停電時に記憶保持する時間を長くすることが出来
る。
【0028】請求項3に係る発明は、請求項2記載のプ
ログラマブルコントローラにおいて、停電時に、ローカ
ル変数に対応するプログラムを記憶保持するフラッシュ
メモリを付加したプログラマブルコントローラである。
【0029】従って、請求項3に係る発明のプログラマ
ブルコントローラにおいては、上記手段を備えたことに
より、不揮発性メモリであるフラッシュメモリを用い
て、停電時にローカル変数に対応するプログラムを記憶
保持するので、停電時のプログラムの記憶保持に電力を
必要とせず、全体としての処理時間に影響を与えること
なく、停電時のデータの記憶保持に要する消費電力を小
さく抑えることが出来る。
【0030】請求項4に係る発明は、請求項1ないし請
求項3のいずれか1つに記載のプログラマブルコントロ
ーラにおいて、第2のメモリに、プログラム中で一時的
に用いるテンポラリ変数を格納する領域を設けたプログ
ラマブルコントローラである。
【0031】従って、請求項4に係る発明のプログラマ
ブルコントローラにおいては、上記手段を備えたことに
より、テンポラリ変数を第2のメモリに格納する領域を
設けたので、ユーザがこのテンポラリ変数として、使用
頻度の低いグローバル変数の一部及びローカル変数を選
択することによって、グローバル変数の使用領域を抑え
ることが出来るだけでなく、プログラム実行時に転送可
能な任意のローカル変数をテンポラリ変数として格納す
ることが出来るため、第1のメモリと第2のメモリとの
間の転送時間の無駄を省き、全体としての処理時間に影
響を与えることなく、停電時の記憶保持に要する消費電
力を小さく抑えることが出来る。
【0032】
【発明の実施の形態】(第1の実施の形態)以下、本発
明の第1の実施の形態に係るプログラマブルコントロー
ラについて図1〜図3を用いて説明する。
【0033】なお、従来から用いられているプログラマ
ブルコントローラと同一部分については、同一符号を付
してその詳しい説明を省略し、ここでは主として異なる
部分について説明する。
【0034】図1は、本実施の形態に係るプログラマブ
ルコントローラの構成例を示す概要図である。
【0035】図2は、本実施の形態に係るプログラマブ
ルコントローラの停電時の停電時保持用低速メモリ7の
領域構成、及びプログラム実行時の実行用高速メモリ8
の領域構成の一例を示す概要図である。
【0036】本実施の形態に係るプログラマブルコント
ローラは、管理用プロセッサ2と、プログラム実行用プ
ロセッサ3と、プログラムメモリ4と、第1のメモリで
ある停電時保持用低速メモリ7と、第2のメモリである
実行用高速メモリ8と、バッテリ及びバッテリ切換回路
6とを、同一バス1に接続した構成としている。
【0037】これらのうち、第1のメモリである停電時
保持用低速メモリ7と、第2のメモリである実行用高速
メモリ8以外の構成については、従来から用いられてい
るプログラマブルコントローラと同一であるため、ここ
ではその説明を省略する。
【0038】第1のメモリである停電時保持用低速メモ
リ7は、グローバル変数と実行予定であるプログラムの
本数分のローカル変数とを停電時に記憶保持するメモリ
であって、実行用高速メモリ8よりアクセス速度が低速
であるが、実行用高速メモリ8より消費電力が少ないメ
モリである。
【0039】第2のメモリである実行用高速メモリ8
は、電源投入時及び制御開始時においては、グローバル
変数が停電時保持用低速メモリ7から転送され、プログ
ラム実行前に、実行プログラムに対応したローカル変数
が停電時保持用低速メモリ7から転送され、各プログラ
ム実行終了後においては、実行を終了したプログラムに
対応したローカル変数が停電時保持用低速メモリ7に転
送されるものである。
【0040】また、電源切断時及び制御終了時において
は、第2のメモリである実行用高速メモリ8は、グロー
バル変数を停電時保持用低速メモリ7に転送する。
【0041】次に、以上のように構成した本実施の形態
のプログラマブルコントローラの動作について説明す
る。
【0042】図3は、本実施の形態に係るプログラマブ
ルコントローラの動作について示す図である。
【0043】まず、電源投入時及び制御開始時に、管理
用プロセッサ2によって、プログラム実行前の起動準備
処理が行われると同時に、プログラム実行用プロセッサ
3によって、グローバル変数が、停電時保持用低速メモ
リ7から実行用高速メモリ8に転送される。
【0044】次に、プログラム実行直前に、実行するプ
ログラム、例えば図3の例ではプログラム(1)に対応
するローカル変数(1)が、停電時保持用低速メモリ7
から実行用高速メモリ8に転送される。
【0045】次に、もし、ローカル変数の転送が終了し
たならば、プログラム実行用プロセッサ3によって、ロ
ーカル変数(1)に対応するプログラム(1)が実行さ
れる。
【0046】次に、もし、プログラム(1)の実行が終
了したならば、実行終了したプログラム(1)に対応す
るローカル変数(1)が、プログラム実行用プロセッサ
3によって、実行用高速メモリ8から停電時保持用低速
メモリ7へと転送される。
【0047】次に、実行する予定のプログラム、例えば
図3の例では、プログラム(2)に対応するローカル変
数(2)が、プログラム実行用プロセッサ3によって、
停電時保持用低速メモリ7から実行用高速メモリ8へと
転送される。
【0048】これらの過程が停電時保持用低速メモリ7
に記憶されたローカル変数に対応するプログラムの実行
が終了するまで、例えば図3の例では、プログラム
(N)が終了するまでプログラム実行用プロセッサ3に
よって、繰り返される。
【0049】電源切断時及び制御終了時には、最後のプ
ログラム、例えば図3の例では、プログラム(N)が終
了すると、最後のプログラムであるプログラム(N)に
対応するローカル変数(N)が、プログラム実行用プロ
セッサ3によって、第2のメモリである実行用高速メモ
リ8から第1のメモリである停電時保持用低速メモリ7
へと転送される。
【0050】次に、管理用プロセッサによって、終了処
理が行われる。
【0051】次に、プログラム実行用プロセッサ3によ
って、グローバル変数が、実行用高速メモリ8から停電
時保持用低速メモリ7へと転送される。
【0052】以上の過程をもって、プログラマブルコン
トローラは、動作を終了する。
【0053】上述したように、本実施の形態のプログラ
マブルコントローラによれば、停電時に、第1のメモリ
である停電時保持用低速メモリ7によって、グローバル
変数と、実行予定のプログラムの本数分だけに対応する
ローカル変数とが記憶保持され、電源投入時及び制御開
始時に、グローバル変数が、停電時保持用低速メモリ7
から停電時保持用低速メモリよりも消費電力の大きい実
行用高速メモリ8に転送され、プログラム実行前に、実
行するプログラムに対応するローカル変数が、停電時保
持用低速メモリ7から停電時保持用低速メモリよりも消
費電力の大きい実行用高速メモリ8に転送されるので、
全体としての処理時間に影響を与えることなく、停電時
の記憶保持に要する消費電力を小さく抑えることがで
き、停電時に記憶保持する時間を長くすることが可能と
なる。
【0054】(第2の実施の形態)次に、本発明の第2
実施の形態に係るプログラマブルコントローラについ
て、図4及び図5を用いて説明する。
【0055】なお、図1〜図3までと同一部分について
は、同一符号を付して、その詳しい説明を省略し、ここ
では主として異なる部分について説明する。
【0056】本実施の形態に係るプログラマブルコント
ローラは、第1の実施の形態に係るプログラマブルコン
トローラと同様の構成であるため、詳しい説明は省略す
る。
【0057】図4は、本実施の形態に係るプログラマブ
ルコントローラの停電時の停電時保持用低速メモリ7の
領域構成及びプログラム実行時の実行用高速メモリ8の
領域構成の一例を示す概要図である。
【0058】停電時保持用低速メモリ7は、第1の実施
の形態と同様に、グローバル変数と、実行予定であるプ
ログラムの本数分のローカル変数とを停電時に記憶保持
してするものである。
【0059】実行用高速メモリ8は、停電時保持用低速
メモリ7からグローバル変数、実行中のプログラムに対
応するローカル変数、及びこれから実行する予定のプロ
グラムに対応するローカル変数を格納するものである。
【0060】次に、以上のように構成した本実施の形態
のプログラマブルコントローラの動作について説明す
る。
【0061】図5は、本実施の形態に係るプログラマブ
ルコントローラの動作について示す図である。
【0062】まず、電源投入時及び制御開始時に、管理
用プロセッサ2によって、プログラム実行のための起動
準備処理が行われると同時に、プログラム実行用プロセ
ッサ3によって、グローバル変数が、停電時保持用低速
メモリ7から実行用高速メモリ8へと転送される。
【0063】次に、プログラム実行用プロセッサ3によ
って、実行予定のプログラム、例えば図5の例では、プ
ログラム(1)に対応するローカル変数(1)が、停電
時保持用低速メモリ7から実行用高速メモリ8へと転送
される。
【0064】次に、もし、ローカル変数(1)の転送が
終了したならば、プログラム実行用プロセッサ3によっ
て、プログラム(1)が実行される。
【0065】このプログラム(1)の実行中に、あらか
じめアドレス及びデータサイズを指定することによって
プログラム実行用プロセッサ3によることなく、停電時
保持用低速メモリ7から実行用高速メモリ8へと次に実
行するプログラムに対応するローカル変数、例えば図5
の例では、ローカル変数(2)が移動される。これが、
データ転送手段に該当する。
【0066】次に、もし、プログラム(1)が終了した
ならば、あらかじめデータ転送手段に基づいて実行用高
速メモリ8に転送されていたローカル変数(2)を用い
てプログラム(2)が、プログラム実行用プロセッサ3
によって、実行される。
【0067】このプログラム(2)実行中に、実行が終
了したプログラム(1)に対応するローカル変数(1)
が、あらかじめアドレス及びデータサイズを指定してや
ることによって、プログラム実行用プロセッサ3による
ことなく、実行用高速メモリ8から停電時保持用低速メ
モリ7へと転送される(データ転送手段)。
【0068】プログラム(2)の実行中に、次に実行す
る予定のプログラムに対応するローカル変数、例えば図
5の例では、プログラム(3)に対応するローカル変数
(3)が、あらかじめアドレス及びデータサイズを指定
してやることによって、プログラム実行用プロセッサ3
によることなく、停電時保持用低速メモリ7から実行用
高速メモリ8へと転送される(データ転送手段)。
【0069】これらの過程が停電時保持用低速7メモリ
に記憶されたローカル変数に対応するプログラムの実行
が終了するまで繰り返される。
【0070】電源切断時及び制御終了時に行われる処理
については、第1の実施の形態に係るプログラマブルコ
ントローラと同一のため、ここでは説明を省略する。
【0071】上述したように、本実施の形態のプログラ
マブルコントローラによれば、停電時に、第1のメモリ
である停電時保持用低速メモリ7によって、グローバル
変数と、実行予定であるプログラムに対応するローカル
変数とが記憶保持され、電源投入時及び制御開始時に、
グローバル変数が第1のメモリである停電時保持用低速
メモリから第2のメモリである実行用高速メモリ8に転
送され、プログラム実行前にローカル変数が、第1のメ
モリである停電時保持用低速メモリ7から第2のメモリ
である実行用高速メモリ8に転送されるので、全体とし
ての処理時間に影響を与えることなく、停電時の記憶保
持に要する消費電力を小さく抑えることができ、停電時
に記憶保持する時間を長くすることが可能となる。
【0072】さらに、本実施の形態のプログラマブルコ
ントローラによれば、あらかじめアドレス及びデータサ
イズを指定することによって、プログラム実行用プロセ
ッサ3によらずに、第1のメモリである停電時保持用低
速メモリ7と第2のメモリである実行用高速メモリ8と
の間で、グローバル変数及びローカル変数を転送するデ
ータ転送手段を備えたので、他のプログラムに対応する
ローカル変数の転送をプログラムの実行と同時に行うこ
とが出来るため、全体の処理時間を短縮することが可能
となる。
【0073】(第3の実施の形態)次に、本発明の第3
実施の形態に係るプログラマブルコントローラについ
て、図6を用いて説明する。
【0074】なお、図1〜図5までと同一部分について
は、同一符号を付してその詳しい説明を省略し、ここで
は主として異なる部分について説明する。
【0075】図6は、本実施の形態に係るプログラマブ
ルコントローラの構成例を示す概要図である。
【0076】本実施の形態に係るプログラマブルコント
ローラの停電時の停電時保持用低速メモリ7の領域構成
及びプログラム実行時の実行用高速メモリ8の領域構成
については、第2の実施の形態に係るプログラマブルコ
ントローラと同一であるため、詳しい説明を省略する。
【0077】本実施の形態に係るプログラマブルコント
ローラは、第1の実施の形態に係る構成に加えて、プロ
グラムの保存用のフラッシュメモリ9を新たに設け、か
つプログラムメモリ4を高速メモリであるプログラムメ
モリ(高速)10とした構成である。
【0078】フラッシュメモリ9は、不揮発性メモリの
一種であって、本実施の形態においては、プログラム実
行用プロセッサ3にて実行するプログラムを停電時に記
憶保持し、プログラム実行の際に高速メモリであるプロ
グラムメモリ(高速)10に転送するためのメモリであ
る。
【0079】プログラムメモリ(高速)10は、プログ
ラム実行の際に、フラッシュメモリ9から実行するプロ
グラムの転送をうけるためのメモリである。
【0080】この他の構成については、第2の実施の形
態に係るプログラマブルコントローラと同様であるた
め、説明を省略する。
【0081】次に、以上のように構成した本実施の形態
のプログラマブルコントローラの動作について説明す
る。
【0082】まず、電源投入時及び制御開始時に、図3
及び図5の場合と同様に、管理用プロセッサ2によっ
て、起動準備処理の一環として停電時にプログラムの記
憶保持を行っていたフラッシュメモリ9から高速メモリ
であるプログラムメモリ(高速)10にデータの転送が
行われる。
【0083】それと同時に、プログラム実行用プロセッ
サ3によって、グローバル変数が、停電時保持用低速メ
モリ7から実行用高速メモリ8に転送される。
【0084】これ以降、グローバル変数が実行用高速メ
モリ8から停電時保持用低速メモリ7に転送されるまで
の動作については、第1の実施の形態と同一であるた
め、ここでは説明を省略する。
【0085】なお、プログラムメモリ(高速)10から
フラッシュメモリ9へのプログラムの転送は、管理用プ
ロセッサ2によって行われている終了処理の一環として
行われている。
【0086】以上の過程をもって、プログラマブルコン
トローラが動作を終了する。
【0087】上述したように本実施の形態のプログラマ
ブルコントローラによれば、停電時に、第1のメモリで
ある停電時保持用低速メモリ7によって、グローバル変
数と、実行予定であるプログラムに対応するローカル変
数とが記憶保持され、電源投入時及び制御開始時に、グ
ローバル変数が第1のメモリである停電時保持用低速メ
モリ7から第1のメモリよりも消費電力の大きい第2の
メモリである実行用高速メモリ8に転送され、プログラ
ム実行前に、実行するプログラムに対応するローカル変
数が第2のメモリに転送されるので、全体としての処理
時間に影響を与えることなく、停電時の記憶保持に要す
る消費電力を小さく抑えることができ、停電時に記憶保
持する時間を長くすることが出来る。
【0088】さらに、本実施の形態のプログラマブルコ
ントローラによれば、停電時、不揮発性メモリの一種で
あるフラッシュメモリ9にプログラムが格納され、記憶
保持され、高速メモリであるプログラムメモリ(高速)
10に転送されてから、プログラムが実行されるので、
停電時のプログラムの記憶保持に電力を必要としないだ
けでなく、全体の処理時間を短縮することが可能とな
る。
【0089】(第4の実施の形態)次に、本発明の第4
の実施の形態に係るプログラマブルコントローラについ
て、図7を用いて説明する。
【0090】なお、図1〜図6と同様の部分について
は、同一符号を付してその説明を省略し、ここでは主と
して異なる部分について説明する。
【0091】本実施の形態に係るプログラマブルコント
ローラは、第3の実施の形態に係るプログラマブルコン
トローラと同一の構成であるため、ここでは、説明を省
略する。
【0092】図7は、本実施の形態に係るプログラマブ
ルコントローラの停電時の停電時保持用低速メモリ7の
領域構成及びプログラム実行時の実行用高速メモリ8の
領域構成の一例を示す概要図である。
【0093】第1のメモリである停電時保持用低速メモ
リ7に記憶されている内容は、第1の実施の形態と同一
であるため、ここでは、詳しい説明を省略する。
【0094】第2のメモリである実行用高速メモリ8
は、グローバル変数、これから実行する予定のプログラ
ム2本分のローカル変数、及びテンポラリ変数を格納し
ている。
【0095】テンポラリ変数とは、実行用高速メモリ8
内で、一時的に使用する変数であって、グローバル変
数、ローカル変数等何でも格納することが可能な変数で
ある。
【0096】ここで、使用頻度の少ないグローバル変数
の一部及びローカル変数をテンポラリ変数として格納す
ることによって、プログラム内で一時的に使用するテン
ポラリ変数として実行用高速メモリ8に格納すること
で、グローバル変数の使用領域を抑えることが出来るだ
けでなく、プログラム実行時に転送可能な任意のローカ
ル変数をテンポラリ変数として格納することが出来るた
め、停電時保持用低速メモリ7と実行用高速メモリ8と
の間の転送の無駄を省き、第1のメモリである停電時保
持用低速メモリ7と、第2のメモリである実行用高速メ
モリ8との間での転送時間を省略することが出来る。
【0097】以上のように構成した本実施の形態のプロ
グラマブルコントローラの動作については、第3の実施
の形態と同一であるため、ここでは、説明を省略する。
【0098】上述したように、本実施の形態のプログラ
マブルコントローラによれば、停電時に、第1のメモリ
である停電時保持用低速メモリ7によって、グローバル
変数と、実行予定のプログラムの本数分だけに対応する
ローカル変数とが格納されて記憶保持され、電源投入時
及び制御開始時に、第2のメモリである実行用高速メモ
リ8にグローバル変数が転送され、プログラム実行前
に、実行するプログラムに対応するローカル変数が実行
用高速メモリ8に転送されるので、全体としての処理時
間に影響を与えることなく、停電時の記憶保持に要する
消費電力を小さく抑えることができ、停電時に記憶保持
する時間を長くすることが可能となる。
【0099】さらに、本実施の形態のプログラマブルコ
ントローラによれば、ユーザが使用頻度の低いグローバ
ル変数及びローカル変数をプログラム内で一時的に使用
するテンポラリ変数として選択することによって、使用
頻度の低いグローバル変数及びローカル変数をプログラ
ム内で一時的に使用するテンポラリ変数として実行用高
速メモリ8に格納するので、グローバル変数の使用領域
を抑えることが出来るだけでなく、プログラム実行時に
転送可能な任意のローカル変数をテンポラリ変数として
格納することが出来るため、停電時保持用低速メモリ7
と実行用高速メモリ8との間の転送の無駄を省き、全体
としての処理時間に影響を与えることなく、停電時の記
憶保持に要する消費電力を小さく抑えることが可能とな
る。
【0100】(その他の実施の形態)なお、本発明は、
上記各実施の形態に限定されるものでなく、実施段階で
はその要旨を逸脱しない範囲で種々に変形することが可
能である。
【0101】さらに、上記各実施の形態には、種々の段
階の発明が含まれており、開示されている複数の構成要
件における適宜な組み合わせにより種々の発明が抽出で
きる。例えば、実施の形態に示されている全構成要件か
ら幾つかの構成要件が削除されても、発明が解決しよう
とする課題の欄で述べた課題が解決でき、発明の効果の
欄で述べられている効果が得られる場合には、この構成
要件が削除された構成が発明として抽出できる。
【0102】例えば、上記各実施の形態は、次のように
変形してもよい。
【0103】上記第3の実施の形態において、フラッシ
ュメモリ9からプログラムメモリ(高速)10へプログ
ラムを転送する時期は、グローバル変数を停電時保持用
低速メモリ7から実行用高速メモリ8に転送した後、ま
たは、最初のローカル変数転送時の後とすることも可能
である。
【0104】上記第4の実施の形態において、テンポラ
リ変数として、グローバル変数のうち、使用頻度の低い
ものを格納するようにし、あらかじめ電源投入時に、使
用頻度の高いグローバル変数を停電時保持用低速メモリ
7から実行用高速メモリ8に転送し、必要に応じて、ロ
ーカル変数及び使用頻度の低いグローバル変数とをとも
に、停電時保持用低速メモリ7から実行用高速メモリ8
に転送することも可能である。
【0105】
【発明の効果】以上詳記したように本発明によれば、全
体としての処理時間に影響を及ぼさずに、停電時の記憶
保持に要する消費電力を小さく抑えることによって、停
電時に記憶保持する時間を長くすることが可能なプログ
ラマブルコントローラを提供出来る。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るプログラマブ
ルコントローラの構成例を示す概要図。
【図2】本発明の第1の実施の形態に係るプログラマブ
ルコントローラの停電時の停電時保持用低速メモリ7の
領域構成及びプログラム実行時の実行用高速メモリの領
域構成の一例を示す概要図。
【図3】本発明の第1の実施の形態に係るプログラマブ
ルコントローラの動作について示す図。
【図4】本発明の第2の実施の形態に係るプログラマブ
ルコントローラの停電時の停電時保持用低速メモリの領
域構成及びプログラム実行時の実行用高速メモリの領域
構成の一例を示す概要図。
【図5】本発明の第2の実施の形態に係るプログラマブ
ルコントローラの動作について示す図。
【図6】本発明の第3の実施の形態に係るプログラマブ
ルコントローラの構成例を示す概要図。
【図7】本発明の第4の形態に係るプログラマブルコン
トローラの停電時の停電時保持用低速メモリの領域構成
及びプログラム実行時の実行用高速メモリの領域構成の
一例を示す概要図。
【図8】従来から用いられているプログラマブルコント
ローラの一例を示す構成図。
【図9】従来から用いられているプログラマブルコント
ローラのメモリの領域構成の一例を示す概要図。
【符号の説明】
1:バス 2:管理用プロセッサ 3:プログラム実行用プロセッサ 4:プログラムメモリ 5:高速メモリ 6:バッテリ及びバッテリ切換回路 7:停電時保持用低速メモリ7 8:実行用高速メモリ 9:フラッシュメモリ 10:プログラムメモリ(高速)

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 停電時に、グローバル変数、及び少なく
    とも1つのプログラムに対応するローカル変数を保持す
    る第1のメモリと、 前記第1のメモリから、前記グローバル変数及び所望の
    ローカル変数が転送される、前記第1のメモリよりも消
    費電力の大きい第2のメモリとを備えたプログラマブル
    コントローラであって、 電源投入時及び制御開始時に、前記グローバル変数を前
    記第1のメモリから前記第2のメモリに転送し、 前記プログラム実行前に、前記ローカル変数を前記第1
    のメモリから前記第2のメモリに転送することを特徴と
    するプログラマブルコントローラ。
  2. 【請求項2】 請求項1記載のプログラマブルコントロ
    ーラにおいて、 前記プログラムの実行中に、他のプログラムに対応する
    ローカル変数を前記第1のメモリから前記第2のメモリ
    に転送するデータ転送手段を備えたことを特徴とするプ
    ログラマブルコントローラ。
  3. 【請求項3】 請求項2記載のプログラマブルコントロ
    ーラにおいて、 停電時に、前記ローカル変数に対応するプログラムを記
    憶保持するフラッシュメモリを付加したことを特徴とす
    るプログラマブルコントローラ。
  4. 【請求項4】 請求項1ないし請求項3のいずれか1つ
    に記載のプログラマブルコントローラにおいて、 前記第2のメモリに、プログラム中で一時的に用いるテ
    ンポラリ変数を格納する領域を設けたことを特徴とする
    プログラマブルコントローラ。
JP2001204984A 2001-07-05 2001-07-05 プログラマブルコントローラ Pending JP2003022103A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001204984A JP2003022103A (ja) 2001-07-05 2001-07-05 プログラマブルコントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001204984A JP2003022103A (ja) 2001-07-05 2001-07-05 プログラマブルコントローラ

Publications (1)

Publication Number Publication Date
JP2003022103A true JP2003022103A (ja) 2003-01-24

Family

ID=19041371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001204984A Pending JP2003022103A (ja) 2001-07-05 2001-07-05 プログラマブルコントローラ

Country Status (1)

Country Link
JP (1) JP2003022103A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009116528A (ja) * 2007-11-05 2009-05-28 Toyota Motor Corp 生産指示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009116528A (ja) * 2007-11-05 2009-05-28 Toyota Motor Corp 生産指示装置

Similar Documents

Publication Publication Date Title
JP2010250512A5 (ja)
JP5321866B2 (ja) コンピュータシステム
JP5099317B2 (ja) 電子機器
CN103064503B (zh) 片上系统及其缓存器
JP2018055583A (ja) 制御装置、制御方法およびプログラム
JP2001265412A (ja) プログラマブルコントローラ
CN103197954A (zh) 信息处理装置和控制信息处理装置的方法
JP2003022103A (ja) プログラマブルコントローラ
JP2010026674A (ja) 半導体集積回路
JP2005527037A (ja) 構成可能なプロセッサ
JP4273905B2 (ja) 2重化コントローラシステム、その方法
JP3699947B2 (ja) マイクロコントローラ
JP2007241570A (ja) プログラマブルコントローラ間通信のための共有メモリの設定方式
JP4386852B2 (ja) 信号処理装置
JP2010128514A (ja) プラントコントロールシステム
JP6322891B2 (ja) 間欠動作に適した計算装置およびその動作方法
JPH04259989A (ja) 電源制御方式
JP4684575B2 (ja) 半導体装置及びその制御方法
JP2012103967A (ja) 情報処理装置及びそのデータ退避方法
WO2014184985A1 (ja) 半導体集積回路及びその電源制御方法
JP2003114866A (ja) マイクロプロセッサおよびオペレーティングシステム
JP2004164406A (ja) プログラマブルコントローラ
JP2005242621A (ja) 半導体装置及びその割込み処理方法
JPH06222935A (ja) 情報処理装置および情報処理装置によるタスク切替方法
JP2004288042A (ja) 情報処理装置及び情報処理方法