JP2003021660A - 耐電圧試験装置及び試験方法 - Google Patents

Abstract

(57)【要約】 【課題】 耐電圧試験装置内に分布する浮遊容量分及び
絶縁抵抗分に流れる電流による測定誤差を自動的に除去
する。 【解決手段】 耐電圧試験装置内の浮遊容量に流れる電
流を検出し、その値をメモリに記憶した後供試物に流れ
る電流を検出し、該検出値から既に記憶した耐電圧試験
装置内の浮遊容量に流れる電流値を差し引き、供試物に
のみに流れる電流値を自動的に得る。同様にして、シー
ルド状のケーブルを用いた測定の場合においてもケーブ
ルの線間容量による誤差電流を自動的に除去する。更
に、供試物が抵抗及び容量で形成される場合には夫々の
位相毎に弁別して直流化し、同様の引算を行った後ベク
トル合成値を算出する耐電圧試験装置と試験方法を実現
した。なお、メモリに記憶するか否かは選択可能とし
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、耐電圧性能を試験
する試験装置に関し、特に微小電流測定において交流の
高電圧出力部に分布する浮遊容量等に流れる電流によっ
て生ずる誤差を除去する耐電圧試験装置及び試験方法に
関する。

【０００２】

【従来の技術】耐電圧試験装置は、各種安全規格（ＪＩ
Ｓ規格、ＵＬ規格、ＣＳＡ規格など）に合致するかを、
それらの規格上で要求される交流の高電圧を供試物に一
定時間印加して、該供試物の耐電圧性能を判定する試験
装置であり、その良否判定は、供試物に流れる電流を測
定することにより行われる。

【０００３】図９は、トランスＴ１の２次側巻線端子ｃ
−ｄ間に生ずる高電圧を出力端子Ｔａ−Ｔｂ間にケーブ
ル２を接続して供試物３に印加して供試物３に流れる電
流Ｉｏを電流検出器Ｒｉにて検出することを示してい
る。この時、出力端子Ｔｂは接地状態にある。

【０００４】そして、トランスＴの２次側巻線と接地間
の浮遊（以下「ストレー」という）容量をＣ１及びＣ２
とし、２次側巻線端子ｃから出力端子Ｔａまでの配線回
路と接地間のストレー容量をＣ３及びＣ４とすると、出
力部１内には Ｃｓ＝Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４ となるストレー容量Ｃｓが分布している。

【０００５】但し、同図に示すように、ケーブル２を介
して試供物３に電圧を印加する場合には該ケーブルに分
布するストレー容量Ｃａが更に加えられることになるた
め、出力部１の内部とケーブル２に分布する全ストレー
容量Ｃｓ１は Ｃｓ１＝（Ｃｓ）＋（Ｃａ） となるが、ここでは便宜上Ｃｓを全ストレー容量として
説明する。

【０００６】このストレー容量Ｃｓに流れる電流ＩＣｓ
は、出力電圧Ｖｏを該ストレー容量のリアクタンス（＝
１／ωＣｓ）で割った値となり、例えば出力電圧を５ｋ
Ｖｒｍｓ（以下ｒｍｓを省略する。）とすると、 ＩＣｓ＝５ｋＶ÷（１／ωＣｓ） となる。

【０００７】前記ＩＣｓは、出力端子Ｔｂと電流検出器
Ｒｉを経由してトランスＴの２次側巻線端子ｄにリター
ンするため、電流検出器Ｒｉで検出される電流Ｉｏは、
供試物３（抵抗成分Ｒｔと容量成分Ｃｔから成る。）に
流れる電流とストレー容量Ｃｓに流れる電流ＩＣｓとの
和になる。この場合、周知のとおり容量負荷に対する電
流は、９０°の進み位相を有し、また電圧は９０°の遅
れ位相を有するため、図５Ａに示す如く、 となるベクトル合成値としてＩｏは電流検出器Ｒｉにて
検出されることになる。また、図５Ａからは、該供試物
に流れる電流ＩＣｔとＩＣｓとが同位相であることが分
かる。このように、電流検出器Ｒｉでは該電流ＩＣｓを
加えたベクトル合成電流Ｉｏを検出することになり、当
然この誤差は電流Ｉｏが微小電流であればあるほど無視
できなくなる。

【０００８】このような測定誤差を防止するため、図１
０に示す従来技術では電流ＩＣｓに比して１８０°の位
相を有する電流を該検出器Ｒｉに流し込むことで電流Ｉ
Ｃｓと相殺させ、電流ＩＣｓによって生ずる測定誤差を
除去している。即ちこの従来技術は、トランスＴの２次
側巻線にタップ０を設け、該タップと接地間に検出器Ｒ
ｉを設けて供試物３に流れる電流を検出するようにし、
トランスＴの２次側巻線Ｌ２から出力端子Ｔａまでに分
布するストレー容量に流れる電流（ＩＣｓＡ）とトラン
スＴの２次側巻線Ｌ１に分布するストレー容量に流れる
電流（ＩＣｓＢ）が、 ＩＣｓＡ＝ＩＣｓＢ＝（ＩＣ１＋ＩＣ２＋ＩＣ３）＝
（ＩＣ１′＋ＩＣＴ） となるように、トランスＴの２次側巻線Ｌ１と接地間に
接続した調整用コンデンサＣＴを調整して相殺電流ＩＣ
ＴをトランスＴの２次側巻線Ｌ１と接地間に流し込み、
出力部１内に分布するストレー容量による誤差を除去す
るものである。なお、ＩＣ１′は、トランスＴの２次側
巻線Ｌ１と接地間のストレー容量に流れる電流である。

【０００９】

【発明が解決しようとする課題】しかしながら、前述し
た従来技術には以下の問題がある。

【００１０】即ちコンデンサＣＴを調整して適正な相殺
電流ＩＣＴを得るのは容易でなく、また、出力部１内に
分布する絶縁抵抗成分Ｒｆ及びケーブル２に分布する絶
縁抵抗成分Ｒａによる測定誤差を除去できない。該コン
デンサには高耐圧性が不可欠であるため、高価とならざ
るを得ない。更に、タップ付のトランスは、タップ無し
トランスに比して大型化と重量化を招くと共にコストア
ップ、消費電力の増大を招きかねない。

【００１１】本発明は、これらの問題点を解決するため
になされたものである。

【００１２】

【課題を解決するための手段】上記の課題を解決するた
め、請求項１の発明は、交流信号源からの正弦波信号に
てトランスを励磁して高電圧を得、該高電圧を供試物に
印加して電流検出器に流れる電流を測定する耐電圧試験
装置において、前記電流検出器にて検出される検出値を
直流化する第１の直流化手段と、該直流値をデジタル値
化する第１のＡ／Ｄ変換器を備え、前記第１のＡ／Ｄ変
換器にてデジタル値化された前記耐電圧試験装置内にの
み流れる電流を第１の値として記憶する記憶手段を備
え、前記第１のＡ／Ｄ変換器にてデジタル値化された前
記供試物に流れる電流を第２の値とし、該第２の値から
前記第１の値を差し引く引算手段を備えることを特徴と
する。

【００１３】請求項２の発明は、請求項１の発明におい
て、前記第１の値及び第２の値を検出した時の出力電圧
を検知する電圧検知手段を備え、該検知電圧を直流化す
る第２の直流化手段と該直流値をデジタル値化する第２
のＡ／Ｄ変換器を備え、前記第１の値に基づき前記第２
の値を検出した時の検知電圧に対応する新たな第１の値
を算出する第１の演算手段を備え、前記第２の値から該
新たな第１の値を差し引くことを特徴とする。

【００１４】請求項３の発明は、請求項１及び請求項２
において、前記電圧検知手段の出力信号と同相の信号に
より前記電流検出器からの検出値を整流する第１の整流
手段と、前記電圧検知手段の出力信号に対し９０度の位
相差を有する信号により前記電流検出器からの検出値を
整流する第２の整流手段を備え、前記の位相毎に整流さ
れた前記耐電圧試験装置内にのみ流れる電流のデジタル
値を前記第１の値として記憶し、前記供試物に流れる電
流の各位相毎のデジタル値を前記第２の値とし、該第２
の値から該第１の値を差し引いた後ベクトル合成値を算
出する第２の演算手段を備えたことを特徴とする。

【００１５】請求項４の発明は、請求項１及び請求項３
において、前記記憶手段への書き込みを制御する制御手
段と、該書き込み状態を表示する表示手段を備えたこと
を特徴とする。

【００１６】請求項５の発明は、交流信号源からの正弦
波信号にてトランスを励磁して高電圧を得、該高電圧を
供試物に印加して電流検出器に流れる電流を測定する方
法において、出力端子或は測定ケーブルの先端が開放状
態であることを確認した後、交流の出力電圧を印加して
得た検出電流を直流化し、Ａ／Ｄ変換して第１の値を
得、前記記憶手段への書き込みを制御する制御手段によ
り前記第１の値として記憶する第１ステップと、前記供
試物を接続した後、前記出力電圧を印加して得た検出電
流を直流化し、Ａ／Ｄ変換して第２の値を得、前記引算
手段の一方端子に前記第１の検出値を入力し、前記引算
手段の他方端子に前記第２の検出値を入力して差し引
き、供試物にのみ流れる電流を得る第２ステップからな
ることを特徴とする耐電圧試験方法である。

【発明の実施の形態】

【００１７】図１は、出力部１内に分布するストレー容
量Ｃｓに流れる電流ＩＣｓを自動的に除去する請求項１
の発明の一実施例を示したもので、以下にその動作につ
いて説明する。但し、同図に示すように、ケーブル２を
介して試供物３に電圧を印加する場合には該ケーブルに
分布するストレー容量Ｃａが更に加えられ、出力部１の
内部とケーブル２に分布する全ストレー容量Ｃｓ１は Ｃｓ１＝（Ｃｓ）＋（Ｃａ） となるが、本発明によれば、このような場合でも測定誤
差を除去できるため、ここでは便宜上Ｃｓを全ストレー
容量として説明する。

【００１８】信号発生器１０は、所望の交流電圧に設定
する可変型の発振器であり、該信号発生器からの交流信
号は増幅器１１にて電力増幅され、トランスＴ１の１次
側巻線を励磁して２次側巻線と出力スイッチＳｏを介し
て出力端子Ｔａ−Ｔｂ間に所望の電圧Ｖｏとして出力さ
れる。そして、先ず出力端子Ｔａ−Ｔｂ間を開放状態に
し、出力部１内に分布するストレー容量Ｃｓに流れる電
流ＩＣｓを電流検出器４０にて検出し、積分回路６（絶
対値変換回路とローパスフィルタから成る。）にて直流
化した後、Ａ／Ｄ変換器５にてデジタル値化する。な
お、積分回路６を構成する絶対値変換回路は、全波整流
形或は半波整流形の何れを用いても良い。

【００１９】図１１は、前記絶対値変換回路の一実施例
を示しており、以下にその動作について説明する。まず
演算増幅器Ｑｖ１のプラス端子に交流電圧波形を入力す
ると、演算増幅器Ｑｖ１の出力電圧波形のマイナス側
は、ダイオードＤｖ１および抵抗Ｒｖ２を介して演算増
幅器Ｑｖ１のマイナス端子に入力され、 の比で増幅される。次に、増幅されたその出力は抵抗Ｒ
ｖ３を介して演算増幅器Ｑｖ２のマイナス端子に入力さ
れ、 の比で増幅される。このようにして、Ｑｖ２の出力端子
からプラスに極性反転した半サイクルの出力信号を得
る。また、Ｑｖ１の出力に接続されるダイオードＤｖ２
は、Ｑｖ１のプラスの出力波形をＱｖ１のマイナス端子
に入力する一方、Ｑｖ２のプラス端子にもＱｖ１のプラ
スの出力波形を入力することで、極性の反転しない出力
波形がＱｖ２の出力から得られ、最終的にはプラスの全
波整流波形が得られるように動作する。なお、図１２は
積分回路６を構成するローパスフィルタの一例を示して
いるが、動作説明は省略する。

【００２０】図１において、Ａ／Ｄ変換器５にてデジタ
ル値化された検出値は、除去すべき電流即ち第１の検出
値としてメモリー４に記憶されるが、出力端子Ｔａ−Ｔ
ｂ間にケーブル２を接続した場合には該ケーブルに分布
するストレー容量Ｃａを出力部１内に分布するストレー
容量Ｃｓに加えた検出値がメモリー４に記憶される。そ
して、メモリー４に除去すべき電流値（第１の検出値）
を記憶した後、出力端子Ｔａ−Ｔｂ間或はケーブルの先
端に供試物３を接続して電圧Ｖｏを印加して電流検出器
４０にて検出される電流値（除去すべき電流を含むＩ
ｏ）を積分回路６とＡ／Ｄ変換器５にて直流化されたデ
ジタル値に変換し、該デジタル値を第２の検出値とす
る。この第２の検出値から既にメモリー４に記憶した第
１の検出値を引き算器７にて差し引く。

【００２１】図２は、電流検出器４０にて第１の検出値
及び第２の検出値を検出した時の出力電圧をトランスＴ
１の２次側巻線ｃ−ｄ間にて検知し、既に記憶手段に記
憶された第１の検出値に基づき、第２の検出値を検出し
た時の検知電圧に対応した新たな第１の検出値を自動的
に演算して第２の検出値からこの演算値を差し引く請求
項２の発明の一実施例を示したもので、以下に図１及び
図２に基づきその動作について説明する。

【００２２】図１において、トランスＴ１の２次側巻線
ｃ−ｄ間に接続した電圧検知器６０は、電流検出器４０
にて第１の検出値及び第２の検出値を検出した時の出力
電圧を検知するものである。この検知電圧は、図２から
分かるとおり、積分器６ａとＡ／Ｄ変換器５ａを介して
演算器５０に入力され、また電流検出器４０からの検出
値は積分器６とＡ／Ｄ変換器５を介して演算器５０に入
力される。先ず電流ＩＣｓを電流検出器４０にて検出し
た時の出力電圧をＶｏ１とすると、制御器９はこの検出
値を第１の検出値としてメモリー４へ記憶するように指
令すると共に、演算器５０へ出力電圧Ｖｏ１時における
第１の検出値として記憶した旨の情報を伝達する。次
に、供試物３に流れる電流Ｉｏを電流検出器４０で検出
した時の出力電圧をＶｏ２とすると、演算器５０は、こ
の出力電圧Ｖｏ２とＶｏ１と比較し、メモリー４から第
１の検出値を読み出し、Ｖｏ２に対応する新たな第１の
検出値を演算する。即ち、メモリー４に記憶された第１
の検出値をｙとし、新たな第１の検出値をｙ′とする
と、演算器５０は、 の演算を行い、Ｖｏ２に対応する新たな第１の検出値を
算出する。このようにして、出力電圧Ｖｏに関係なく、
自動的に第１の検出値を求めることができる。なお、制
御器９は、第１の検出値をメモリー４へ記憶する際にそ
のアドレス（ＡＤＤ）を指令する役目、及び正確な引算
結果を得るためにメモリー４から第１の検出値を引算器
７へ転送タイミング、Ａ／Ｄ変換器５から第２の検出値
を引算器７へ転送するタイミングなどを制御するもので
あり、本実施例の場合、制御器９と演算器５０にＣＰＵ
を用いているが、該ＣＵＰを制御器９と演算器５０を兼
用しても良く、またＣＰＵの代わりにＤＳＰを用いても
良い。同様に、メモリー４もＣＰＵ或はＤＳＰでも良
い。

【００２３】以上のようにして、第１の検出値を検出し
た時の出力電圧と第２の検出値を検出した時の出力電圧
との間の差異に関係なく、正確な引算値を得ることが出
来る上、タップ付きのトランス及び調整容量ＣＴを用い
ることなくストレー容量に流れる電流ＩＣｓを自動的に
除去することができる。

【００２４】図３は、供試物３が容量成分Ｃｔと抵抗成
分Ｒｔから成るインピーダンスを形成する場合において
ストレー容量Ｃｓに流れる電流ＩＣｓと出力部１内に分
布する絶縁抵抗分Ｒｆに流れる電流ＩＲｆを自動的に除
去する請求項３の発明の一実施例を示したもので、図４
は、図３に示す本発明における一連のデジタル信号処理
部分を詳細に表したブロック図である。以下に、図３及
び図４に基づき本発明の動作について説明する。但し、
図３に示すケーブル２を介して試供物３に電圧を印加す
る場合には、前述した如く該ケーブルに分布するストレ
ー容量Ｃａ及び絶縁抵抗分Ｒａがストレー容量Ｃｓ及び
該Ｒｆと並列に接続されることになるため、出力部１の
内部とケーブル２に分布する全絶縁抵抗分ＲＡは となり、全ストレー容量Ｃｓ１は、 Ｃｓ１＝（Ｃｓ）＋（Ｃａ） となるが、本発明は、このような場合でも該Ｃａ及び該
Ｒａによる誤差を除去できるため、以降の説明では便宜
上Ｃｓを全ストレー容量、Ｒｆを全絶縁抵抗分として説
明する。

【００２５】前述した如く、容量成分に流れる電流は、
トランスＴ１の２次側巻線に対して９０°の進み位相と
なり、抵抗成分に流れる電流はトランスＴ１の２次側巻
線に対して同相となるため、供試物３が容量成分Ｃｔと
抵抗成分Ｒｔから成るインピーダンスを形成する場合に
おいては、 のベクトル合成電流が電流Ｉｏとして電流検出器４０で
検出されることになる。そこで、先ず出力端子Ｔａ−Ｔ
ｂ間を開放状態にして所定の電圧Ｖｏを供給し、ストレ
ー容量Ｃｓに流れる電流ＩＣｓ及び絶縁抵抗分Ｒｆに流
れる電流ＩＲｆを電流検出器４０で検出してトランスＴ
１の２次側巻線に対し０°位相の成分と９０°位相の成
分とに分離抽出するため、夫々の位相に対応する位相検
波回路２３ａ及び２３ｂに入力する。なお、この位相検
波回路２３ａ及び２３ｂは前記絶対値変換機能を兼備し
ており、図６は、０°位相及び９０°位相の検出電流波
形及び絶対値変換回路における電流波形とタイミング関
係を示している。

【００２６】そして、図６の出力（３）から分かるとお
り、これらの位相検波回路からは、夫々の位相に対応し
た全波整流波形と右肩上がり波形又は全波整流波形と左
肩上がりの波形を合成した信号が出力される。これらの
信号を積分回路６（ローパスフィルタから成る。）に入
力すると、０°位相時のＩＲｆ（ａ）と９０°位相時の
ＩＣｓ（ｂ′）の全波整流波形は直流化され、０°位相
時のＩＣｓ（ｂ）と９０°位相時のＩＲｆ（ａ′）の直
流値はゼロのとなる結果夫々の位相毎の全波整流波形に
分離できる。このようにして分離抽出されたトランスＴ
１の２次側巻線に対して０°位相時のＩＲｆ（ａ）と９
０°位相時のＩＣｓ（ｂ′）は、次段のＡ／Ｄ変換器５
にてデジタル化され、メモリー４の所定番地に夫々除去
すべき電流即ち第１の検出値として記憶される。

【００２７】メモリー４に第１の検出値を記憶した後、
出力端子Ｔａ−Ｔｂ間或はケーブルの先端に供試物３を
接続して電圧Ｖｏを印加して電流検出器４０にて検出さ
れる合成電流Ｉｏを、前段同様、位相検波回路（２３ａ
と２３ｂ）及び積分回路６にて０°位相時のデータ（ａ
とｂ）と、９０°位相時のデータ（ａ′、ｂ′）とに分
離した上直流化し、Ａ／Ｄ変換器５にて夫々第２の検出
値（除去すべき電流を含んだ電流Ｉｏ）としてデジタル
値化する。そして、引算器７にて同一位相同士の第２の
検出値から第１の検出値を夫々差し引くと、これらの電
流値は、 第２の検出値 第１の検出値 ０°位相の電流 ａ ＩＲｔ − ａ ＩＲｆ ＝ Ａ ｂ ＩＣｔ − ｂ ＩＣｓ ＝ ゼロ ９０°位相の電流 ａ′ＩＲｔ − ａ′ＩＲｆ ＝ ゼロ ｂ′ＩＣｔ − ｂ′ＩＣｓ ＝ Ｂ となるため、引算器７にて得たデジタル値Ａ及びＢを次
段の演算器１２に入力して、 のベクトル演算を行う。なお、制御器９は、前述した第
１の検出値をメモリー４へ記憶する際にそのアドレス
（ＡＤＤ）を指令する役目、及び正確な引算結果やベク
トル合成演算結果を得るためにメモリー４から第１の検
出値を引算器７へ転送タイミング、Ａ／Ｄ変換器５から
第２の検出値を引算器７へ転送するタイミングなどを制
御する他、演算器１２の計算するタイミングを制御する
ものである。以上のようにして、電流ＩＣｓ及びＩＲｆ
を除去し、Ｃｔ及びＲｔにて形成される供試物３のみに
流れる電流のベクトル合成値を得ることができる。

【００２８】位相検波回路（２３ａ及び２３ｂ）は、図
３に示すとおり、夫々の位相に対応する位相検出器（２
２ａ及び２２ｂ）の出力により動作が制御され、そし
て、これらの位相検出器にはトランスＴ１の２次側巻線
に対して０°位相の正弦波信号と該正弦波信号に対し９
０°位相の位相差を有する正弦波信号が夫々入力され
る。この場合、トランスＴ１の２次側巻線ｃ−ｄ間に接
続した電圧検知器６０から同相信号を得ると共に、該検
知器６０の出力に接続したコンデンサと抵抗を直列に接
続して該抵抗を接地し、該抵抗の両端から９０°の位相
差を有する信号を得ている。

【００２９】図５Ｃは、位相検波回路（２３ａ及び２３
ｂ）の一実施例を示したもので、前述した如く、これら
の位相検波回路は絶対値変換機能を兼備しており、位相
検出器（２２ａ及び２２ｂ）からの出力によってスイッ
チＳｐ１（２）のオン／オフタイミングを制御すること
で、全波整流形検波出力を得ている。以下に、図５Ｃ及
び図６に基づき該位相検波回路の動作を説明する。図５
Ｃにおいて、（１）は入力信号波形を表し、Ｓｐ１
（２）はスイッチ、（３）は演算増幅器Ｑｐ１の出力信
号波形を表している。先ず電流検出器４０で検出された
合成電流波形がＲｐ３、Ｒｐ４を介して演算増幅器Ｑｐ
１のプラス端子に入力されると、図６の各信号波形のタ
イミング関係から明らかなように、スイッチＳｐ１
（２）がオフのときは、Ｑｐ１は増幅度１のフォロワー
アンプとして動作し、該スイッチがオンになると演算増
幅器Ｑｐ１は、 の反転増幅器として動作する。但し、増幅度は１でなく
ても良い。即ち該位相検波回路は、スイッチＳｐ１のオ
ン／オフに応答して、演算増幅器Ｑｐ１を反転増幅器と
して動作するか、または非反転増幅器として動作する。
なお、図５Ｂは、前記位相検波回路のスイッチＳｐ１
（２）を制御している位相検出器（２２ａ及び２２ｂ）
の一実施例を示したものであるが、動作説明は省略す
る。

【００３０】次に、請求項５の工程（ステップ）につい
て図７のフローチャート及び図３に基づき詳述する。電
源スイッチをオンにし（スタート：ステップｆ１−
１）、供試物３の測定電流Ｉｏから出力部１に分布する
ストレー容量Ｃｓ且つ又絶縁抵抗分Ｒｆに流れる電流を
差し引くために、これらの電流値をメモリー４に記憶す
るか否かを判断する（ステップｆ１−２）。この判断
は、ストレー容量Ｃｓ且つ又絶縁抵抗分Ｒｆに流れる電
流が供試物３のみに流れる電流に対し充分小さいときに
は、以降のステップの実行を不用とすることを意味して
いる。

【００３１】先ず出力部１内の除去すべき電流（ＩＲｆ
且つ又ＩＣｓ）を検出するため、出力端子Ｔａ−Ｔｂが
開放状態であることを確認する（ステップｆ１−３）。
次に、出力スイッチＳｏをオフにする（ステップｆ１−
４）。但し、図１及び図３に示す出力スイッチＳｏの位
置は、必ずしもここに限定する必要はなく、例えば増幅
器１１の出力をオン、オフするように配置しても良い。
次に、信号発生器１０により所望の電圧に設定する（ス
テップｆ１−５）。次に、出力スイッチＳｏをオンにし
出力端子Ｔａ−Ｔｂ間に出力電圧を供給する（ステップ
ｆ１−６）。

【００３２】前述した如く、電流ＩＣｓ及びＩＲｆは接
地点に流れ込み、電流検出器４０を介して２次側巻線の
他方端子にリターンするため、電流検出器４０にて検出
された電流ＩＣｓ及びＩＲｆを前述した如く夫々の位相
成分に弁別し分離した後積分回路６にて直流化する（ス
テップｆ１−７）。次に、この直流化した信号をＡ／Ｄ
変換器５にてデジタル値化する（ステップｆ１−８）。
なお、本実施例では、Ａ／Ｄ変換器５を４ビットとして
いているが、格別４ビットに限る必要はない。

【００３３】請求項４は、本工程（ステップ）に係る発
明であって、既にメモリー４に記憶した除去すべき電流
値を供試物３に流れる電流Ｉｏから差し引く状態を保持
し続けるか、又は既にメモリー４へ記憶した除去すべき
電流値を更新して供試物３に流れる電流から該更新デー
タを差し引くかを選択するスイッチＳ１を設けると共
に、このスイッチと連動する例えばランプ或はＬＥＤ等
の表示器を設け、これらの点灯により除去すべき電流値
がメモリー４へ記憶されているか否かを操作者に視認さ
せるものである。以下に、図３及び図７に基づき該スイ
ッチの動作と工程を説明する。

【００３４】前記スイッチＳ１は、通常オフであり、こ
の状態ではＡ／Ｄ変換器５にてデジタル変換されたデー
タは次段のメモリー４に記憶されない。即ち前記記憶ス
イッチＳ１を“オン”にすると、メモリー４（ＲＡＭ）
ライト 該メモリーの各データ入力端子ｄ_１〜ｄ_４（且つ又Ｄ_５
からＤ_８）に入力されたデータを指定番地に書き込む
（ステップｆ１−９）。このようにして、メモリー４の
所定番地に除去すべき電流値即ち第１の検出値（ＩＲｆ
且つ又ＩＣｓ）が記憶される。なお、本実施例ではメモ
リー４を４ビットとしていているが、格別４ビットに限
る必要はない。そして、書き込み終了後は、出力スイッ
チＳｏをオフにして出力端子Ｔａ−Ｔｂ間の電圧Ｖｏを
一旦遮断する（ステップｆ１−１０）。

【００３５】次に、出力端子Ｔａ−Ｔｂ間に供試物３を
接続して電流検出器４０にて検出した電流を直流化し、
そのＡ／Ｄ変換したデジタル値を第２の検出値とし、引
算器７にて第２の検出値から第１の検出値を引算して供
試物３のみに流れる電流値を得る工程について説明す
る。第１の検出値をメモリー４に記憶した後、供試物３
を出力端子Ｔａ−Ｔｂ間に接続し（ステップｆ１−１
１）、所定の検出電流値（電流レンジ）に設定した（ス
テップｆ１−１２）後、出力スイッチＳｏをオンにし
て、供試物３に出力電圧Ｖｏを印加する（ステップｆ１
−１３）。このとき、電流検出器４０で検出された電流
Ｉｏは、積分回路６で直流化され（ステップｆ１−１
４）、次段のＡ／Ｄ変換器５にて第２の検出値としてデ
ジタル値化される（ステップｆ１−１５）。なお、図８
はケーブル２を使用した場合の追加されるスッテプと変
更されるステップを示したものである。

【００３６】次に、既に所定番地に記憶されている第１
の検出値を、メモリー４の出力イネ テップｆ１−１６）、引算器７の一方のデータ入力端子
に転送する。そして、ステップｆ１−１５にてデジタル
値化された第２の検出値を引算器７の他方のデータ入力
端子（ｄ_１からｄ_４且つ又Ｄ_５からＤ_８）に転送して引
算（第２の検出値−第１の検出値）を実行し（ステップ
ｆ１−１７）、デジタル値化された電流値を得る。該デ
ジタル化された電流データは、次段の演算器１２でベク
トル合成され、更にＤ／Ａ変換器８にてアナログ信号に
変換され（ステップｆ１−１８）、電流測定器等により
判定がされ（ステップｆ１−１９）、工程を終了する。
なお、Ｄ／Ａ変換器８は格別４ビットに限定する必要は
ない。

【発明の効果】

【００３７】以上説明した通り、本発明によれば以下の
ような効果を奏することができる。 （１）微小電流の測定において、耐電圧試験器内に分布
するストレー容量分に流れる電流及び絶縁抵抗分に流れ
る電流を自動的に除去し、中点タップ付の出力トランス
を用いることなく高精度の電流測定を実現した耐電圧試
験装置とその試験方法を提供できる。 （２）ケーブルを使用した試験或は直接供試物を出力端
子に接続する場合に関係なく精度の高い電流測定を実現
した耐電圧試験装置とその試験方法を提供できる。 （３）既に記憶した値を保持し続けるか、或は再書き込
みをするかを容易に選択し得る耐電圧試験装置の実現及
びその試験方法を提供できる。 （４）除去すべき電流データが記憶されているか否かを
容易に視認できる耐電圧試験装置の実現及びその試験方
法の提供できる。

【図面の簡単な説明】

【図１】請求項１の発明の一実施例

【図２】請求項２の発明の一実施例

【図３】請求項３の発明の一実施例

【図４】図３のデジタル信号処理部の詳細説明図

【図５】（Ａ）合成電流としてのＩｏ

【図５】（Ｂ）位相検出器Ｐｚの一実施例

【図５】（Ｃ）絶対値変換回路と位相検波機能を兼備す
る位相検波回路ＰｄのＰの一実施例

【図６】位相と電流波形のタイミング関係を示すグラフ

【図７】本発明のフローチャート

【図８】ケーブル２を用いたときの追加される工程と変
更になる工程を示したフローチャート

【図９】ストレー容量の分布についての説明図

【図１０】従来技術による対策済み実施例ブロック図

【図１１】絶対値変換回路の一実施例

【図１２】ローパスフィルタの一実施例

【符号の説明】

１：出力部 ２：ケーブル ３：供試物 ４：メモリー ５及び５ａ：Ａ／Ｄ変換器 ６及び６ａ：積分器 ７：引算器 ８：Ｄ／Ａ変換器 ９：制御器 １０：信号発生器 １１：増幅器 １２：演算器 ２２ａ、ｂ：位相検出器 ２３ａ、ｂ：位相検波回路 ４０：電流検出器 ５０：演算器 ６０：電圧検知器 Ｃｓ：出力部１内に分布する全ストレー容量 Ｒｆ：出力部１内に分布する絶縁抵抗成分 Ｒｔ：供試物３の抵抗成分 Ｃｔ：供試物３の容量成分 Ｃａ：ケーブルの線間容量 Ｒａ：ケーブルの絶縁抵抗成分 ＡＤＤ：アドレス Ｓｏ：出力オン／オフスイッチ Ｓ１：書き込みスイッチ Ｔ、Ｔ１：トランス Ｔａ、Ｔｂ：出力端子 Ｖｍ：電圧検知器 Ｇ ：接地電圧

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１３年９月２０日（２００１．９．２
０）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図１】は請求項１の発明の一実施例を示した図であ
る。

【図２】は請求項２の発明の一実施例を示した図であ
る。

【図３】は請求項３の発明の一実施例を示した図であ
る。

【図４】は図３のデジタル信号処理部の詳細説明図であ
る。

【図５】（Ａ）は合成電流としてのＩｏを示した図であ
る。（Ｂ）は位相検出器Ｐｚの一実施例を示した図であ
る。（Ｃ）は絶対値変換回路と位相検波機能を兼備する
位相検波回路Ｐｄの一実施例を示した図である。

【図６】は位相と電流波形のタイミング関係をグラフで
示した図である。

【図７】は本発明のフローチャートを示した図である。

【図８】はケーブル２を用いたときの追加される工程と
変更になる工程をフローチャートで示した図である。

【図９】はストレー容量の分布についての説明図であ
る。

【図１０】は従来技術による対策済み実施例のブロック
図である。

【図１１】は絶対値変換回路の一実施例を示した図であ
る。

【図１２】はローパスフィルタの一実施例を示した図で
ある。

【符号の説明】 １：出力部 ２：ケーブル ３：供試物 ４：メモリー ５及び５ａ：Ａ／Ｄ変換器 ６及び６ａ：積分器 ７：引算器 ８：Ｄ／Ａ変換器 ９：制御器 １０：信号発生器 １１：増幅器 １２：演算器 ２２ａ、ｂ：位相検出器 ２３ａ、ｂ：位相検波回路 ４０：電流検出器 ５０：演算器 ６０：電圧検知器 Ｃｓ：出力部１内に分布する全ストレー容量 Ｒｆ：出力部１内に分布する絶縁抵抗成分 Ｒｔ：供試物３の抵抗成分 Ｃｔ：供試物３の容量成分 Ｃａ：ケーブルの線間容量 Ｒａ：ケーブルの絶縁抵抗成分 ＡＤＤ：アドレス Ｓｏ：出力オン／オフスイッチ Ｓ１：書き込みスイッチ Ｔ、Ｔ１：トランス Ｔａ、Ｔｂ：出力端子 Ｖｍ：電圧検知器 Ｇ ：接地電圧

Claims (5)

【特許請求の範囲】
1. 【請求項１】 交流信号源からの正弦波信号にてトラン
   スを励磁して高電圧を得、該高電圧を供試物に印加して
   電流検出器に流れる電流を測定する耐電圧試験装置にお
   いて、 前記電流検出器にて検出される検出値を直流化する第１
   の直流化手段と、 該直流値をデジタル値化する第１のＡ／Ｄ変換器を備
   え、 前記第１のＡ／Ｄ変換器にてデジタル値化された前記耐
   電圧試験装置内にのみ流れる電流を第１の値として記憶
   する記憶手段を備え、 前記第１のＡ／Ｄ変換器にてデジタル値化された前記供
   試物に流れる電流を第２の値とし、 該第２の値から前記第１の値を差し引く引算手段を備え
   ることを特徴とする耐電圧試験装置
2. 【請求項２】 請求項１において、 前記第１の値及び第２の値を検出した時の出力電圧を検
   知する電圧検知手段を備え、 該検知電圧を直流化する第２の直流化手段と、 該直流値をデジタル値化する第２のＡ／Ｄ変換器を備
   え、 前記第１の値に基づき前記第２の値を検出した時の検知
   電圧に対応する新たな第１の値を算出する第１の演算手
   段を備え、 前記第２の値から該新たな第１の値を差し引くことを特
   徴とする耐電圧試験装置
3. 【請求項３】 請求項１及び請求項２において、 前記電圧検知手段の出力信号と同相の信号により前記電
   流検出器からの検出値を整流する第１の整流手段と、 前記電圧検知手段の出力信号に対し９０度の位相差を有
   する信号により前記電流検出器からの検出値を整流する
   第２の整流手段を備え、 前記の位相毎に整流された前記耐電圧試験装置内にのみ
   流れる電流のデジタル値を前記第１の値として記憶し、 前記供試物に流れる電流の各位相毎のデジタル値を前記
   第２の値とし、該第２の値から該第１の値を差し引いた
   後ベクトル合成値を算出する第２の演算手段を備えたこ
   とを特徴とする耐電圧試験装置
4. 【請求項４】 請求項１及び請求項３において、前記記
   憶手段への書き込みを制御する制御手段と、該書き込み
   状態を表示する表示手段を備えたことを特徴とする耐電
   圧試験装置
5. 【請求項５】 交流信号源からの正弦波信号にてトラン
   スを励磁して高電圧を得、該高電圧を供試物に印加して
   電流検出器に流れる電流を測定する方法において、 出力端子或は測定ケーブルの先端が開放状態であること
   を確認した後、交流の出力電圧を印加して得た検出電流
   を直流化し、Ａ／Ｄ変換して第１の値を得、前記記憶手
   段への書き込みを制御する前記制御手段により前記第１
   の値として記憶する第１ステップと、 前記供試物を接続した後、前記出力電圧を印加して得た
   検出電流を直流化し、Ａ／Ｄ変換して第２の値を得、前
   記引算手段の一方端子に前記第１の検出値を入力し、前
   記引算手段の他方端子に前記第２の検出値を入力して差
   し引き、供試物にのみ流れる電流を得る第２ステップか
   らなることを特徴とする耐電圧試験方法