JP2003017762A - サーモモジュール - Google Patents
サーモモジュールInfo
- Publication number
- JP2003017762A JP2003017762A JP2001199477A JP2001199477A JP2003017762A JP 2003017762 A JP2003017762 A JP 2003017762A JP 2001199477 A JP2001199477 A JP 2001199477A JP 2001199477 A JP2001199477 A JP 2001199477A JP 2003017762 A JP2003017762 A JP 2003017762A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- type semiconductor
- semiconductor element
- solder
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 Ｐ型半導体素子とＮ型半導体素子とが交互に
電気的に直列に接続されるように、各半導体素子が第一
の基板に設けた複数の電極と第二の基板に設けた複数の
電極（図示せず）とによってサンドイッチ状に挟まれた
構成のサーモモジュールにおいて、第一の基板及び第二
の基板の一方または双方の表面に半田コーティングがさ
れる場合でも、コーティング用の半田として有害物質を
用いず、電極同士の短絡も引き起こすことがないように
する。 【解決手段】 第一の基板１０に形成された電極１１と
第二の基板２０に形成された電極２１との間に複数のＰ
型半導体素子３１またはＮ型半導体素子３２をサンドイ
ッチ状に挟持することにより、Ｐ型半導体素子３１とＮ
型半導体素子３２とが電極１１、２１を介して交互に直
列に配列されるように構成したサーモモジュール４０に
おいて、電極１１、２１とＰ型半導体素子３１及びＮ型
半導体素子３２とを、Ａｕ−Ｓｎを主成分とする半田ペ
ーストによって結合する。
電気的に直列に接続されるように、各半導体素子が第一
の基板に設けた複数の電極と第二の基板に設けた複数の
電極（図示せず）とによってサンドイッチ状に挟まれた
構成のサーモモジュールにおいて、第一の基板及び第二
の基板の一方または双方の表面に半田コーティングがさ
れる場合でも、コーティング用の半田として有害物質を
用いず、電極同士の短絡も引き起こすことがないように
する。 【解決手段】 第一の基板１０に形成された電極１１と
第二の基板２０に形成された電極２１との間に複数のＰ
型半導体素子３１またはＮ型半導体素子３２をサンドイ
ッチ状に挟持することにより、Ｐ型半導体素子３１とＮ
型半導体素子３２とが電極１１、２１を介して交互に直
列に配列されるように構成したサーモモジュール４０に
おいて、電極１１、２１とＰ型半導体素子３１及びＮ型
半導体素子３２とを、Ａｕ−Ｓｎを主成分とする半田ペ
ーストによって結合する。
Description
【０００１】
【発明の属する技術分野】本発明は、ペルチェ効果を利
用したサーモモジュールに関する。
用したサーモモジュールに関する。
【０００２】
【従来の技術】ペルチェ効果を利用した図９に示すサー
モモジュール６０は、ビスマス・テルル・アンチモン結
晶体等のＰ型半導体素子３１とビスマス・テルル・セレ
ン結晶体等のＮ型半導体素子３２とが交互に電気的に直
列に接続されるように、各半導体素子が第一の基板１０
に設けた複数の電極１１と第二の基板２０に設けた複数
の電極（図示せず）とによってサンドイッチ状に挟まれ
た構成となっている。そして、両端に所定の電圧を印加
することにより、ペルチェ効果によって放熱、吸熱が起
こり、一方の基板は放熱用として、他方の基板は冷却用
として機能する。
モモジュール６０は、ビスマス・テルル・アンチモン結
晶体等のＰ型半導体素子３１とビスマス・テルル・セレ
ン結晶体等のＮ型半導体素子３２とが交互に電気的に直
列に接続されるように、各半導体素子が第一の基板１０
に設けた複数の電極１１と第二の基板２０に設けた複数
の電極（図示せず）とによってサンドイッチ状に挟まれ
た構成となっている。そして、両端に所定の電圧を印加
することにより、ペルチェ効果によって放熱、吸熱が起
こり、一方の基板は放熱用として、他方の基板は冷却用
として機能する。
【０００３】このような構成のサーモモジュール６０に
おいては、Ｐ型半導体素子３１及びＮ型半導体素子３２
の第一の基板１０の電極１１及び第二の基板２０の電極
への連結は、通常は融点が２３２°Ｃ〜２４０°ＣのＳ
ｎ−Ｓｂの半田ペーストを電極に塗布し、リフロー炉内
で溶融することにより行われている。
おいては、Ｐ型半導体素子３１及びＮ型半導体素子３２
の第一の基板１０の電極１１及び第二の基板２０の電極
への連結は、通常は融点が２３２°Ｃ〜２４０°ＣのＳ
ｎ−Ｓｂの半田ペーストを電極に塗布し、リフロー炉内
で溶融することにより行われている。
【０００４】
【発明が解決しようとする課題】サーモモジュール６０
の上に他の半導体デバイスを積層する場合には、例えば
第二の基板２０の表面を鉛フリー半田でコーティングし
ておく必要があり、この場合にコーティングするＳｎ−
Ａｇ、Ｓｎ−Ｃｕ等の鉛フリー半田の融点は２２０°Ｃ
前後である。
の上に他の半導体デバイスを積層する場合には、例えば
第二の基板２０の表面を鉛フリー半田でコーティングし
ておく必要があり、この場合にコーティングするＳｎ−
Ａｇ、Ｓｎ−Ｃｕ等の鉛フリー半田の融点は２２０°Ｃ
前後である。
【０００５】一方、Ｐ型半導体素子３１及びＮ型半導体
素子３２を第一の基板１０の電極１１及び第二の基板２
０の電極と結合させるための半田ペーストの融点は、前
記のように２３２°Ｃ〜２４０°Ｃである。即ち、電極
に塗布する半田ペーストの融点と鉛フリー半田の融点と
は近接している。
素子３２を第一の基板１０の電極１１及び第二の基板２
０の電極と結合させるための半田ペーストの融点は、前
記のように２３２°Ｃ〜２４０°Ｃである。即ち、電極
に塗布する半田ペーストの融点と鉛フリー半田の融点と
は近接している。
【０００６】従って、第二の基板２０の表面にコーティ
ングされた鉛フリー半田を溶融させるためにリフロー炉
内においてその融点付近まで温度を上昇させると、Ｐ型
半導体素子３１及びＮ型半導体素子３２と電極１１等と
を連結させる半田までもが溶けて流れだし、その半田に
よって電極間を短絡させることがある。この場合はサー
モモジュールとしての機能を果たすことができなくな
る。
ングされた鉛フリー半田を溶融させるためにリフロー炉
内においてその融点付近まで温度を上昇させると、Ｐ型
半導体素子３１及びＮ型半導体素子３２と電極１１等と
を連結させる半田までもが溶けて流れだし、その半田に
よって電極間を短絡させることがある。この場合はサー
モモジュールとしての機能を果たすことができなくな
る。
【０００７】一方、コーティング用として融点が１８３
°Ｃと低いＳｎ−Ｐｂ半田を用いた場合には上記の不都
合は生じないが、鉛は有害物質であるためこれを使用す
ることは好ましくない。
°Ｃと低いＳｎ−Ｐｂ半田を用いた場合には上記の不都
合は生じないが、鉛は有害物質であるためこれを使用す
ることは好ましくない。
【０００８】そこで、表面に半田コーティングがされる
基板を用いたサーモモジュールにおいては、コーティン
グ用の半田として有害物質を用いないこと、及び、電極
同士の短絡も引き起こすことがないようにすることに課
題を有している。
基板を用いたサーモモジュールにおいては、コーティン
グ用の半田として有害物質を用いないこと、及び、電極
同士の短絡も引き起こすことがないようにすることに課
題を有している。
【０００９】
【課題を解決するための手段】上記課題を解決するため
の具体的手段として本発明は、第一の基板に形成された
電極と第二の基板に形成された電極との間に複数のＰ型
半導体素子またはＮ型半導体素子をサンドイッチ状に挟
持することにより、Ｐ型半導体素子とＮ型半導体素子と
が電極を介して交互に直列に配列されるように構成した
サーモモジュールであって、電極とＰ型半導体素子及び
Ｎ型半導体素子とは、Ａｕ−Ｓｎを主成分とする半田ペ
ーストによって結合されているサーモモジュールを提供
する。
の具体的手段として本発明は、第一の基板に形成された
電極と第二の基板に形成された電極との間に複数のＰ型
半導体素子またはＮ型半導体素子をサンドイッチ状に挟
持することにより、Ｐ型半導体素子とＮ型半導体素子と
が電極を介して交互に直列に配列されるように構成した
サーモモジュールであって、電極とＰ型半導体素子及び
Ｎ型半導体素子とは、Ａｕ−Ｓｎを主成分とする半田ペ
ーストによって結合されているサーモモジュールを提供
する。
【００１０】そしてこのサーモモジュールは、第一の基
板及び第二の基板のいずれか一方または双方の表面に半
田コーティングが施されること、Ａｕ−Ｓｎを主成分と
する半田ペーストの融点が２８０°Ｃであり、基板の表
面にコーティングされる半田の融点が２４０°Ｃ以下で
あることを付加的要件とする。
板及び第二の基板のいずれか一方または双方の表面に半
田コーティングが施されること、Ａｕ−Ｓｎを主成分と
する半田ペーストの融点が２８０°Ｃであり、基板の表
面にコーティングされる半田の融点が２４０°Ｃ以下で
あることを付加的要件とする。
【００１１】このように構成されるサーモモジュールで
は、融点が２８０°Ｃ前後であるＡｕ−Ｓｎを主成分と
する半田ペーストによってＰ型半導体素子及びＮ型半導
体素子と基板の電極とを連結させることとしたため、基
板の表面に融点が２４０°Ｃ前後の鉛フリー半田を使用
しても、半導体素子と電極とを連結する半田ペーストが
溶けることがないため、電極同士が短絡することがな
い。
は、融点が２８０°Ｃ前後であるＡｕ−Ｓｎを主成分と
する半田ペーストによってＰ型半導体素子及びＮ型半導
体素子と基板の電極とを連結させることとしたため、基
板の表面に融点が２４０°Ｃ前後の鉛フリー半田を使用
しても、半導体素子と電極とを連結する半田ペーストが
溶けることがないため、電極同士が短絡することがな
い。
【００１２】また、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ等の鉛フリ
ー半田の大半は、その融点が２２０°Ｃ前後であり、Ａ
ｕ−Ｓｎを主成分とする半田ペーストの融点より低いた
め、鉛フリーの半田を適宜選択して基板のコーティング
に用いることができる。
ー半田の大半は、その融点が２２０°Ｃ前後であり、Ａ
ｕ−Ｓｎを主成分とする半田ペーストの融点より低いた
め、鉛フリーの半田を適宜選択して基板のコーティング
に用いることができる。
【００１３】更に、サーモモジュールの上に他の半導体
デバイスを積層する際に、基板の表面にコーティングし
た鉛フリーの半田が溶融しても、半導体素子と電極とを
連結する半田ペーストが溶けることがないため、多層構
造の多様なデバイスを構成することができる。
デバイスを積層する際に、基板の表面にコーティングし
た鉛フリーの半田が溶融しても、半導体素子と電極とを
連結する半田ペーストが溶けることがないため、多層構
造の多様なデバイスを構成することができる。
【００１４】
【発明の実施の形態】本発明に係るサーモモジュールに
ついて、図１〜図８を参照して説明する。なお、従来例
と同様に構成される部位については同一の符号を付して
説明する。
ついて、図１〜図８を参照して説明する。なお、従来例
と同様に構成される部位については同一の符号を付して
説明する。
【００１５】本発明に係るサーモモジュールは、図１に
示す電極１１が複数形成された第一の基板１０と図２に
示す電極２１が複数形成された第二の基板２０と、図３
に示す複数のＰ型半導体素子３１及びＮ型半導体素子３
２とから構成される。第一の基板１０及び第二の基板２
０の材質としては、アルミナ等のセラミックスを用い
る。
示す電極１１が複数形成された第一の基板１０と図２に
示す電極２１が複数形成された第二の基板２０と、図３
に示す複数のＰ型半導体素子３１及びＮ型半導体素子３
２とから構成される。第一の基板１０及び第二の基板２
０の材質としては、アルミナ等のセラミックスを用い
る。
【００１６】また、第一の基板１０に形成された電極１
１と、第二の基板２０に形成された電極２１には、がり
版印刷のようにしてＡｕ−Ｓｎを主成分とするペースト
半田１２を、図４に示すように、例えば５０μｍ程塗布
する。このＡｕ−Ｓｎを主成分とするペースト半田１２
の融点は２８０°Ｃ前後である。
１と、第二の基板２０に形成された電極２１には、がり
版印刷のようにしてＡｕ−Ｓｎを主成分とするペースト
半田１２を、図４に示すように、例えば５０μｍ程塗布
する。このＡｕ−Ｓｎを主成分とするペースト半田１２
の融点は２８０°Ｃ前後である。
【００１７】図３に示した複数のＰ型半導体素子３１及
びＮ型半導体素子３２のそれぞれの上下両端には、図５
（Ａ）、（Ｂ）に示すようにＮｉメッキ及びＡｕメッキ
を施されている。
びＮ型半導体素子３２のそれぞれの上下両端には、図５
（Ａ）、（Ｂ）に示すようにＮｉメッキ及びＡｕメッキ
を施されている。
【００１８】図６に示すように、第一の基板１０の電極
１１の上にすべてのＰ型半導体素子３１及びＮ型半導体
素子３２を交互に載置してリフロー炉に置き、リフロー
炉の温度を電極１１に塗布したＡｕ−Ｓｎ半田ペースト
１２の融点である２８０°Ｃ前後の温度に加熱すると、
Ａｕ−Ｓｎ半田ペースト１２が溶融して電極１１とＰ型
半導体素子３１及びＮ型半導体素子３２とが連結され
る。
１１の上にすべてのＰ型半導体素子３１及びＮ型半導体
素子３２を交互に載置してリフロー炉に置き、リフロー
炉の温度を電極１１に塗布したＡｕ−Ｓｎ半田ペースト
１２の融点である２８０°Ｃ前後の温度に加熱すると、
Ａｕ−Ｓｎ半田ペースト１２が溶融して電極１１とＰ型
半導体素子３１及びＮ型半導体素子３２とが連結され
る。
【００１９】次に、第一の基板１０の電極１１と連結さ
れたＰ型半導体素子３１及びＮ型半導体素子３２を裏返
して図２に示した第二の基板２０に載置し、Ｐ型半導体
素子３１及びＮ型半導体素子３２と第二の基板２０の電
極２１とを接触させ、第二の基板２０をリフロー炉に載
せて、リフロー炉の温度を電極２１に塗布したＡｕ−Ｓ
ｎ半田ペースト１２の融点である２８０°Ｃ前後の温度
に加熱すると、Ａｕ−Ｓｎ半田ペースト１２が溶融して
第二の基板２０の電極２１とＰ型半導体素子３１及びＮ
型半導体素子３２とが連結される。そして、図７に示す
ように、Ｐ型半導体素子３１とＮ型半導体素子３２とが
第一の基板１０と第二の基板２０とによってサンドイッ
チ状に挟持されたサーモモジュール４０が形成される。
れたＰ型半導体素子３１及びＮ型半導体素子３２を裏返
して図２に示した第二の基板２０に載置し、Ｐ型半導体
素子３１及びＮ型半導体素子３２と第二の基板２０の電
極２１とを接触させ、第二の基板２０をリフロー炉に載
せて、リフロー炉の温度を電極２１に塗布したＡｕ−Ｓ
ｎ半田ペースト１２の融点である２８０°Ｃ前後の温度
に加熱すると、Ａｕ−Ｓｎ半田ペースト１２が溶融して
第二の基板２０の電極２１とＰ型半導体素子３１及びＮ
型半導体素子３２とが連結される。そして、図７に示す
ように、Ｐ型半導体素子３１とＮ型半導体素子３２とが
第一の基板１０と第二の基板２０とによってサンドイッ
チ状に挟持されたサーモモジュール４０が形成される。
【００２０】こうして形成されたサーモモジュール４０
の上に他の半導体デバイスを積層する必要性が生じる場
合は、第一の基板１０及び第二の基板２０のいずれか一
方または双方に、図８の例では第二の基板２０の表面に
鉛フリー半田５０をコーティングする。
の上に他の半導体デバイスを積層する必要性が生じる場
合は、第一の基板１０及び第二の基板２０のいずれか一
方または双方に、図８の例では第二の基板２０の表面に
鉛フリー半田５０をコーティングする。
【００２１】大半の鉛フリーの半田の融点は２２０°Ｃ
前後であり、電極１１、２１に塗布されたＡｕ−Ｓｎを
主成分とする半田ペースト１２の融点より低いため、鉛
フリー半田５０を溶融させる際に、電極１１、２１に塗
布されたＡｕ−Ｓｎを主成分とする半田ペースト１２が
溶融することはない。従って、従来のようにＡｕ−Ｓｎ
半田によって電極１１同士、電極２１同士が短絡すると
いうことがない。
前後であり、電極１１、２１に塗布されたＡｕ−Ｓｎを
主成分とする半田ペースト１２の融点より低いため、鉛
フリー半田５０を溶融させる際に、電極１１、２１に塗
布されたＡｕ−Ｓｎを主成分とする半田ペースト１２が
溶融することはない。従って、従来のようにＡｕ−Ｓｎ
半田によって電極１１同士、電極２１同士が短絡すると
いうことがない。
【００２２】そして、例えば第二の基板２０の上に他の
半導体デバイスを積層することで、多層構造のデバイス
を構成することができる。
半導体デバイスを積層することで、多層構造のデバイス
を構成することができる。
【００２３】また、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ等の鉛フリ
ー半田の大半は、その融点が２２０°Ｃ前後であり、Ａ
ｕ−Ｓｎを主成分とする半田ペースト１２の融点より低
いため、鉛フリーの半田を適宜選択して基板のコーティ
ングに用いることができる。
ー半田の大半は、その融点が２２０°Ｃ前後であり、Ａ
ｕ−Ｓｎを主成分とする半田ペースト１２の融点より低
いため、鉛フリーの半田を適宜選択して基板のコーティ
ングに用いることができる。
【００２４】
【発明の効果】以上説明したように、本発明に係るサー
モモジュールは、融点が２８０°Ｃ前後であるＡｕ−Ｓ
ｎを主成分とする半田ペーストによってＰ型半導体素子
及びＮ型半導体素子と基板の電極とを連結させることと
したため、基板の表面に融点が２４０°Ｃ前後の鉛フリ
ー半田を使用しても、半導体素子と電極とを連結する半
田ペーストが溶けることがない。従って、電極同士が短
絡することがなく、サーモモジュールとしての機能を維
持することができる。
モモジュールは、融点が２８０°Ｃ前後であるＡｕ−Ｓ
ｎを主成分とする半田ペーストによってＰ型半導体素子
及びＮ型半導体素子と基板の電極とを連結させることと
したため、基板の表面に融点が２４０°Ｃ前後の鉛フリ
ー半田を使用しても、半導体素子と電極とを連結する半
田ペーストが溶けることがない。従って、電極同士が短
絡することがなく、サーモモジュールとしての機能を維
持することができる。
【００２５】また、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ等の鉛フリ
ー半田の大半は、その融点が２２０°Ｃ前後であり、Ａ
ｕ−Ｓｎを主成分とする半田ペーストの融点より低いた
め、鉛フリーの半田を適宜選択して基板のコーティング
に用いることができる。
ー半田の大半は、その融点が２２０°Ｃ前後であり、Ａ
ｕ−Ｓｎを主成分とする半田ペーストの融点より低いた
め、鉛フリーの半田を適宜選択して基板のコーティング
に用いることができる。
【００２６】更に、サーモモジュールの上に他の半導体
デバイスを積層する際に、基板の表面にコーティングし
た鉛フリーの半田が溶融しても、半導体素子と電極とを
連結する半田ペーストが溶けることがないため、多層構
造のデバイスを構成することができる。
デバイスを積層する際に、基板の表面にコーティングし
た鉛フリーの半田が溶融しても、半導体素子と電極とを
連結する半田ペーストが溶けることがないため、多層構
造のデバイスを構成することができる。
【図１】本発明に係るサーモモジュールを構成する第一
の基板の例を示す斜視図である。
の基板の例を示す斜視図である。
【図２】同サーモモジュールを構成する第二の基板の例
を示す斜視図である。
を示す斜視図である。
【図３】同サーモモジュールを構成するＰ型半導体素子
及びＮ型半導体素子の例を示す斜視図である。
及びＮ型半導体素子の例を示す斜視図である。
【図４】Ａｕ−Ｓｎを主成分とする半田ペーストを塗布
した電極を示す正面図である。
した電極を示す正面図である。
【図５】（Ａ）はＰ型半導体素子の両端にニッケルめっ
き、金メッキを施した状態を示す正面図であり、（Ｂ）
はＮ型半導体素子の両端にニッケルめっき、金メッキを
施した状態を示す正面図である。
き、金メッキを施した状態を示す正面図であり、（Ｂ）
はＮ型半導体素子の両端にニッケルめっき、金メッキを
施した状態を示す正面図である。
【図６】第一の基板の電極にＰ型半導体素子及びＮ型半
導体素子を連結させた状態を示す斜視図である。
導体素子を連結させた状態を示す斜視図である。
【図７】本発明に係るサーモモジュールを示す斜視図で
ある。
ある。
【図８】第二の基板の表面に鉛フリーの半田をコーティ
ングしたサーモモジュールを示す正面図である。
ングしたサーモモジュールを示す正面図である。
【図９】従来のサーモモジュールを示す斜視図である。
１０…基板 １１…電極
１２…Ａｕ−Ｓｎを主成分とするペースト半田
２０…基板 ２１…電極
３１…Ｐ型半導体素子 ３２…Ｎ型半導体素子
４０…サーモモジュール ５０…鉛フリー半田
６０…サーモモジュール
Claims (3)
- 【請求項１】 第一の基板に形成された電極と第二の基
板に形成された電極との間に複数のＰ型半導体素子また
はＮ型半導体素子をサンドイッチ状に挟持することによ
り、Ｐ型半導体素子とＮ型半導体素子とが該電極を介し
て交互に直列に配列されるように構成したサーモモジュ
ールであって、 該電極と該Ｐ型半導体素子及びＮ型半導体素子とは、Ａ
ｕ−Ｓｎを主成分とする半田ペーストによって結合され
ているサーモモジュール。 - 【請求項２】 第一の基板及び第二の基板のいずれか一
方または双方の表面に半田コーティングが施される請求
項１に記載のサーモモジュール。 - 【請求項３】 Ａｕ−Ｓｎを主成分とする半田ペースト
の融点は２８０°Ｃであり、基板の表面にコーティング
される半田の融点は２４０°Ｃ以下である請求項２に記
載のサーモモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001199477A JP2003017762A (ja) | 2001-06-29 | 2001-06-29 | サーモモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001199477A JP2003017762A (ja) | 2001-06-29 | 2001-06-29 | サーモモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003017762A true JP2003017762A (ja) | 2003-01-17 |
Family
ID=19036769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001199477A Pending JP2003017762A (ja) | 2001-06-29 | 2001-06-29 | サーモモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003017762A (ja) |
-
2001
- 2001-06-29 JP JP2001199477A patent/JP2003017762A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4693770A (en) | Method of bonding semiconductor devices together | |
| US6337522B1 (en) | Structure employing electrically conductive adhesives | |
| TWI557765B (zh) | A fuse element for a protective element, a circuit protection element, and a method of manufacturing the same | |
| KR840000477B1 (ko) | 회로 패키지들의 제조방법 | |
| US7880285B2 (en) | Semiconductor device comprising a semiconductor chip stack and method for producing the same | |
| JPH06103703B2 (ja) | 半田付け方法 | |
| TWI284973B (en) | Flip-chip joint structure, and fabricating process thereof | |
| KR20080083533A (ko) | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법 | |
| JPH11219420A (ja) | Ｉｃカードモジュール、ｉｃカード及びそれらの製造方法 | |
| JP6854810B2 (ja) | 半導体装置 | |
| JP4228926B2 (ja) | 半導体装置 | |
| JPH081770B2 (ja) | 電気接点構造 | |
| JP2000150574A (ja) | 半導体装置及び半田による接合方法 | |
| JP2003017762A (ja) | サーモモジュール | |
| JP2001237267A (ja) | 半導体装置 | |
| JP4620268B2 (ja) | 熱電モジュールを放熱部材に組み付ける方法 | |
| JP2004296901A (ja) | 熱電モジュール | |
| JPH07118498B2 (ja) | 電気的接合部 | |
| JPH03291947A (ja) | ハイブリッド型デバイス | |
| JP2002270906A (ja) | 熱電モジュール | |
| JP2017092295A (ja) | 半導体装置の製造方法 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JP3624740B2 (ja) | セラミック電子部品 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JPS63168028A (ja) | 微細接続構造 |