JP2003016924A - Field emission type electron source - Google Patents

Field emission type electron source

Info

Publication number
JP2003016924A
JP2003016924A JP2001199838A JP2001199838A JP2003016924A JP 2003016924 A JP2003016924 A JP 2003016924A JP 2001199838 A JP2001199838 A JP 2001199838A JP 2001199838 A JP2001199838 A JP 2001199838A JP 2003016924 A JP2003016924 A JP 2003016924A
Authority
JP
Japan
Prior art keywords
electron source
insulating substrate
field emission
partition wall
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001199838A
Other languages
Japanese (ja)
Inventor
Yoshiaki Honda
由明 本多
Koichi Aizawa
浩一 相澤
Takuya Komoda
卓哉 菰田
Tsutomu Kunugibara
勉 櫟原
Yoshifumi Watabe
祥文 渡部
Takashi Hatai
崇 幡井
Toru Baba
徹 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2001199838A priority Critical patent/JP2003016924A/en
Publication of JP2003016924A publication Critical patent/JP2003016924A/en
Pending legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a field emission type electron source applicable to a device required to reduce angular distribution in an electron emitting direction like an electron source of a high precision display. SOLUTION: A strong electric field drift layer 6 is composed of drift parts 6a formed of a plurality of oxidized porous polycrystal silicon layers formed at the intersecting parts of lower electrodes 12a and surface electrodes 7, and separation parts 6b formed of polycrystal silicon layers which fill spaces between the drift parts 6a. Barrier ribs 13 are provided for limiting broadening of electron beams emitted from each electron source element 10a, between one surface side of an insulating substrate 11 and a face plate 30 arranged opposedly to the insulating substrate 11.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電界放射により電
子線を放射するようにした電界放射型電子源に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission electron source adapted to emit an electron beam by field emission.

【0002】[0002]

【従来の技術】従来から、導電性基板の一表面側に酸化
若しくは窒化した多孔質半導体層よりなる強電界ドリフ
ト層を形成し、強電界ドリフト層上に表面電極を形成し
た電界放射型電子源が提案されている(例えば、特開平
8−250766号公報、特開平9−259795号公
報、特開平10−326557号公報、特許第2966
842号、特許第2987140号など参照)。
2. Description of the Related Art Conventionally, a field emission electron source in which a strong electric field drift layer made of an oxidized or nitrided porous semiconductor layer is formed on one surface side of a conductive substrate and a surface electrode is formed on the strong electric field drift layer. Have been proposed (for example, JP-A-8-250766, JP-A-9-259795, JP-A-10-326557, and JP-2966).
842, Japanese Patent No. 2987140, etc.).

【0003】この種の電界放射型電子源としては、例え
ば図7に示す構成のものが知られている。図7に示す構
成の電界放射型電子源10’は、導電性基板たるn形シ
リコン基板1の主表面側に酸化した多孔質多結晶シリコ
ン層よりなる強電界ドリフト層6が形成され、強電界ド
リフト層6上に金属薄膜よりなる表面電極7が形成さ
れ、n形シリコン基板1の裏面にオーミック電極2が形
成されている。なお、図7に示す例では、n形シリコン
基板1と強電界ドリフト層6との間にノンドープの多結
晶シリコン層3を介在させてあるが、多結晶シリコン層
3を介在させずにn形シリコン基板1上に強電界ドリフ
ト層6を形成した構成も提案されている。
As a field emission type electron source of this type, for example, one having a structure shown in FIG. 7 is known. In the field emission electron source 10 'having the configuration shown in FIG. 7, a strong electric field drift layer 6 made of an oxidized porous polycrystalline silicon layer is formed on the main surface side of an n-type silicon substrate 1 which is a conductive substrate, A surface electrode 7 made of a metal thin film is formed on the drift layer 6, and an ohmic electrode 2 is formed on the back surface of the n-type silicon substrate 1. In the example shown in FIG. 7, the non-doped polycrystalline silicon layer 3 is interposed between the n-type silicon substrate 1 and the strong electric field drift layer 6, but the n-type polycrystalline silicon layer 3 is not interposed. A configuration in which the strong electric field drift layer 6 is formed on the silicon substrate 1 has also been proposed.

【0004】図7に示す構成の電界放射型電子源10’
から電子を放出させるには、表面電極7に対向配置され
たコレクタ電極21を設け、表面電極7とコレクタ電極
21との間を真空とした状態で、表面電極7をn形シリ
コン基板1(オーミック電極2)に対して高電位側(正
極)となるように表面電極7とn形シリコン基板1との
間に直流電圧Vpsを印加するとともに、コレクタ電極2
1が表面電極7に対して高電位側となるようにコレクタ
電極21と表面電極7との間に直流電圧Vcを印加す
る。各直流電圧Vps,Vcを適宜に設定すれば、n形シ
リコン基板1から注入された電子が強電界ドリフト層6
をドリフトし表面電極7を通して放出される(なお、図
7中の一点鎖線は表面電極7を通して放出された電子e
-の流れを示す)。表面電極7には仕事関数の小さな材
料(例えば、金)が採用され、表面電極7の膜厚は10
nm〜15nm程度に設定されている。
A field emission type electron source 10 'having the structure shown in FIG.
In order to emit electrons from the surface electrode 7, a collector electrode 21 arranged opposite to the surface electrode 7 is provided, and the surface electrode 7 is placed in a vacuum state between the surface electrode 7 and the collector electrode 21. A DC voltage Vps is applied between the surface electrode 7 and the n-type silicon substrate 1 so that the electrode 2) is on the higher potential side (positive electrode), and the collector electrode 2
A DC voltage Vc is applied between the collector electrode 21 and the surface electrode 7 so that 1 is on the high potential side with respect to the surface electrode 7. If the direct current voltages Vps and Vc are set appropriately, the electrons injected from the n-type silicon substrate 1 will not be affected by the strong electric field drift layer 6.
And is emitted through the surface electrode 7 (note that the chain line in FIG. 7 is the electron e emitted through the surface electrode 7).
-Shows the flow). A material having a small work function (for example, gold) is used for the surface electrode 7, and the film thickness of the surface electrode 7 is 10
It is set to about 15 nm to 15 nm.

【0005】上述の構成を有する電界放射型電子源1
0’では、表面電極7とオーミック電極2との間に流れ
る電流をダイオード電流Ipsと呼び、コレクタ電極21
と表面電極7との間に流れる電流(つまり、表面電極7
を通して放出される電子線による電流)をエミッション
電流(放出電子電流)Ieと呼ぶことにすれば(図7参
照)、ダイオード電流Ipsに対するエミッション電流I
eの比率(=Ie/Ips)が大きいほど電子放出効率が高
くなる。なお、この電界放射型電子源10では、表面電
極7とオーミック電極2との間に印加する直流電圧Vps
を10〜20V程度の低電圧としても電子を放出させる
ことができ、直流電圧Vpsが大きいほどエミッション電
流Ieが大きくなる。
A field emission type electron source 1 having the above-mentioned structure.
At 0 ′, the current flowing between the surface electrode 7 and the ohmic electrode 2 is called the diode current Ips, and the collector electrode 21
Current flowing between the front surface electrode 7 and the front surface electrode 7 (that is, the front surface electrode 7
The emission current (emission electron current) Ie is referred to as the emission current Ie (see FIG. 7).
The larger the ratio of e (= Ie / Ips), the higher the electron emission efficiency. In this field emission electron source 10, a DC voltage Vps applied between the surface electrode 7 and the ohmic electrode 2 is applied.
Can emit electrons even at a low voltage of about 10 to 20 V, and the emission current Ie increases as the DC voltage Vps increases.

【0006】この電界放射型電子源10’では、電子放
出特性(エミッション電流、電子放出効率など)の真空
度依存性が小さく且つ電子放出時にポッピング現象が発
生せず安定して電子を高い電子放出効率で放出すること
ができる。
In this field emission type electron source 10 ', the electron emission characteristics (emission current, electron emission efficiency, etc.) have a low degree of vacuum dependency, and the popping phenomenon does not occur during electron emission, and stable electron emission is achieved. It can be released with efficiency.

【0007】上述の電界放射型電子源10’では、強電
界ドリフト層6が、導電性基板たるn形シリコン基板1
上にノンドープの多結晶シリコン層を堆積させた後に、
該多結晶シリコン層を陽極酸化処理にて多孔質化し、多
孔質化された多結晶シリコン層(多孔質多結晶シリコン
層)を急速加熱法によって例えば900℃の温度で酸化
することにより形成されている。
In the above-mentioned field emission electron source 10 ', the strong electric field drift layer 6 is an n-type silicon substrate 1 which is a conductive substrate.
After depositing a non-doped polycrystalline silicon layer on the
The polycrystalline silicon layer is formed by making it porous by anodizing and oxidizing the porous polycrystalline silicon layer (porous polycrystalline silicon layer) at a temperature of, for example, 900 ° C. by a rapid heating method. There is.

【0008】上述のようにして形成された強電界ドリフ
ト層6は、図8に示すように、少なくとも、柱状の多結
晶シリコンのグレイン(半導体結晶)51と、グレイン
51の表面に形成された薄いシリコン酸化膜52と、グ
レイン51間に介在するナノメータオーダのシリコン微
結晶63と、シリコン微結晶63の表面に形成され当該
シリコン微結晶63の結晶粒径よりも小さな膜厚の酸化
膜であるシリコン酸化膜64とから構成されると考えら
れる。すなわち、強電界ドリフト層6は、陽極酸化処理
を行う前の多結晶シリコン層に含まれていた各グレイン
の表面が多孔質化し各グレインの中心部分では結晶状態
が維持されているものと考えられる。したがって、強電
界ドリフト層6に印加された電界の大部分はシリコン酸
化膜64に集中的にかかり、注入された電子はシリコン
酸化膜64にかかっている強電界により加速されグレイ
ン51間を表面に向かって図8中の矢印の向き(図8の
上向き)へドリフトするので、電子放出効率を向上させ
ることができる。ここにおいて、このような強電界ドリ
フト層6を有する電界放射型電子源10’では、強電界
ドリフト層6で発生した熱がグレイン51を通して放出
されることによって電子放出時のポッピング現象の発生
が防止されていると考えられる。なお、強電界ドリフト
層6の表面に到達した電子はホットエレクトロンである
と考えられ、表面電極7を容易にトンネルし真空中に放
出される。
As shown in FIG. 8, the strong electric field drift layer 6 formed as described above has at least a columnar polycrystalline silicon grain (semiconductor crystal) 51 and a thin layer formed on the surface of the grain 51. Silicon oxide film 52, nanometer-order silicon microcrystals 63 interposed between grains 51, and silicon that is an oxide film formed on the surface of silicon microcrystals 63 and having a film thickness smaller than the crystal grain size of the silicon microcrystals 63. It is considered to be composed of the oxide film 64. That is, in the strong electric field drift layer 6, it is considered that the surface of each grain contained in the polycrystalline silicon layer before the anodic oxidation treatment is made porous and the crystal state is maintained in the central portion of each grain. . Therefore, most of the electric field applied to the strong electric field drift layer 6 is concentratedly applied to the silicon oxide film 64, and the injected electrons are accelerated by the strong electric field applied to the silicon oxide film 64, and are transferred to the surface between the grains 51. Since it drifts toward the direction of the arrow in FIG. 8 (upward in FIG. 8), the electron emission efficiency can be improved. Here, in the field emission type electron source 10 ′ having such a strong electric field drift layer 6, the heat generated in the strong electric field drift layer 6 is radiated through the grains 51, so that the popping phenomenon at the time of electron emission is prevented. It is considered to have been done. The electrons that have reached the surface of the strong electric field drift layer 6 are considered to be hot electrons, and easily tunnel through the surface electrode 7 and are emitted into a vacuum.

【0009】上述の電界放射型電子源10’では、導電
性基板としてn形シリコン基板を用いているが、図9に
示すように、ガラス基板よりなる絶縁性基板11’の一
表面上に導電性層12を形成したものを用いた電界放射
型電子源10”も提案されている。ここに、上述の図7
に示した電界放射型電子源10’と同様の構成要素には
同一の符号を付して説明を省略する。
In the above-mentioned field emission electron source 10 ', an n-type silicon substrate is used as a conductive substrate, but as shown in FIG. 9, a conductive material is formed on one surface of an insulating substrate 11' made of a glass substrate. A field emission type electron source 10 ″ using the one in which the conductive layer 12 is formed is also proposed. Here, FIG.
The same components as those of the field emission electron source 10 ′ shown in FIG.

【0010】図9に示す構成の電界放射型電子源10”
から電子を放出させるには、表面電極7に対向配置され
たコレクタ電極21を設け、表面電極7とコレクタ電極
21との間を真空とした状態で、表面電極7が導電性層
12に対して高電位側(正極)となるように表面電極7
と導電性層12との間に直流電圧Vpsを印加するととも
に、コレクタ電極21が表面電極7に対して高電位側と
なるようにコレクタ電極21と表面電極7との間に直流
電圧Vcを印加する。各直流電圧Vps,Vcを適宜に設
定すれば、導電性層12から注入された電子が強電界ド
リフト層6をドリフトし表面電極7を通して放出される
(なお、図9中の一点鎖線は表面電極7を通して放出さ
れた電子e-の流れを示す。)上述の構成を有する電界
放射型電子源10”では、表面電極7と導電性層12と
の間に流れる電流をダイオード電流Ipsと呼び、コレク
タ電極21と表面電極7との間に流れる電流(つまり、
表面電極7を通して放出される電子線による電流)をエ
ミッション電流(放出電子電流)Ieと呼ぶことにすれ
ば(図9参照)、ダイオード電流Ipsに対するエミッシ
ョン電流Ieの比率(=Ie/Ips)が大きいほど電子放
出効率が高くなる。なお、この電界放射型電子源10”
では、表面電極7と導電性層12との間に印加する直流
電圧Vpsを10〜20V程度の低電圧としても電子を放
出させることができ、直流電圧Vpsが大きいほどエミッ
ション電流Ieが大きくなる。
A field emission electron source 10 "having the structure shown in FIG.
In order to emit electrons from the surface electrode 7, a collector electrode 21 arranged opposite to the surface electrode 7 is provided, and a vacuum is applied between the surface electrode 7 and the collector electrode 21. Surface electrode 7 so that it is on the high potential side (positive electrode)
DC voltage Vps is applied between the collector electrode 21 and the surface electrode 7 while the DC voltage Vps is applied between the collector electrode 21 and the surface electrode 7 so that the collector electrode 21 is on the higher potential side than the surface electrode 7. To do. If the DC voltages Vps and Vc are appropriately set, the electrons injected from the conductive layer 12 drift in the strong electric field drift layer 6 and are emitted through the surface electrode 7 (note that the chain line in FIG. 9 indicates the surface electrode). 7 electrons e emitted through -. showing the flow of) the field emission electron source 10 'having the above configuration, the current flowing between the surface electrode 7 and the conductive layer 12 is called the diode current Ips, collector The current flowing between the electrode 21 and the surface electrode 7 (that is,
If the electron current emitted through the surface electrode 7 is called the emission current (emitted electron current) Ie (see FIG. 9), the ratio of the emission current Ie to the diode current Ips (= Ie / Ips) is large. The higher the electron emission efficiency, the higher. In addition, this field emission type electron source 10 "
Then, electrons can be emitted even when the DC voltage Vps applied between the surface electrode 7 and the conductive layer 12 is a low voltage of about 10 to 20 V, and the emission current Ie increases as the DC voltage Vps increases.

【0011】また、図9に示した電界放射型電子源1
0”をディスプレイの電子源として応用する場合には、
例えば図10に示す構成を採用すればよい。
The field emission type electron source 1 shown in FIG.
When 0 ”is applied as the electron source of the display,
For example, the configuration shown in FIG. 10 may be adopted.

【0012】図10に示すディスプレイは、電界放射型
電子源10を接着した平板状のガラス基板よりなるリヤ
プレート(図示せず)と、平板状のガラス基板よりなる
フェースプレート30との間に枠状の支持用スペーサ
(図示せず)を介在させてリヤプレートとフェースプレ
ートとの間の空間を真空に保つように構成されている。
なお、フェースプレート30において電界放射型電子源
10と対向する面には、ITO膜よりなるコレクタ電極
(透明電極)が形成されるとともに、図11に示すよう
なピクセル(画素)31が設けられている。ここに、ピ
クセル31は、3原色であるR.G,Bの3つの蛍光体
セル32a,32b,32cが塗布形成され、各ピクセ
ル31間および各ピクセル31内の蛍光体セル32a,
32b,32cがブラックストライプと呼ばれる黒色パ
ターンからなる分離層33により分離されている。
The display shown in FIG. 10 has a frame between a rear plate (not shown) made of a flat glass substrate to which the field emission electron source 10 is adhered and a face plate 30 made of the flat glass substrate. A space between the rear plate and the face plate is maintained in vacuum by interposing a support spacer (not shown) in the shape of a circle.
A collector electrode (transparent electrode) made of an ITO film is formed on the surface of the face plate 30 facing the field emission electron source 10, and pixels 31 as shown in FIG. 11 are provided. There is. Here, the pixel 31 has three primary colors R.I. Three G and B phosphor cells 32a, 32b, 32c are formed by coating, and the phosphor cells 32a, 32a, between each pixel 31 and in each pixel 31 are formed.
32b and 32c are separated by a separation layer 33 having a black pattern called a black stripe.

【0013】図10に示した電界放射型電子源10は、
ガラス基板よりなる絶縁性基板11’と、絶縁性基板1
1’の一表面上に列設された複数の導電性層よりなる下
部電極12aと、下部電極12aに重なる形で形成され
た複数の酸化した多孔質多結晶シリコン層よりなるドリ
フト部6aおよびドリフト部6aの間を埋める多結晶シ
リコン層よりなる分離部6bとを有する強電界ドリフト
層6と、強電界ドリフト層6の上で下部電極12aに交
差する方向に形成された複数の表面電極7とを備えてい
る。
The field emission type electron source 10 shown in FIG.
Insulating substrate 11 'made of glass substrate and insulating substrate 1
1 ', a lower electrode 12a made of a plurality of conductive layers arranged on one surface, and a drift portion 6a made of a plurality of oxidized porous polycrystalline silicon layers formed so as to overlap the lower electrode 12a and a drift. A strong electric field drift layer 6 having a separation portion 6b made of a polycrystalline silicon layer filling the spaces between the portions 6a, and a plurality of surface electrodes 7 formed on the strong electric field drift layer 6 in a direction intersecting the lower electrode 12a. Is equipped with.

【0014】この電界放射型電子源10では、絶縁性基
板11の一表面上に列設された複数の下部電極12a
と、強電界ドリフト層6上に形成された複数の表面電極
7との間に強電界ドリフト層6のドリフト部6aが挟ま
れているから、表面電極7と下部電極12aとの組を適
宜選択して選択した組間に電圧を印加することにより、
選択された表面電極7と下部電極12aとの交点に相当
する部位のドリフト部6aにのみ強電界が作用して電子
が放出される。つまり、表面電極7と下部電極12aと
からなるマトリクス(格子)の格子点に、表面電極7と
下部電極12aとドリフト部6aとからなる電子源素子
10aを配置したことに相当し、電圧を印加する表面電
極7と下部電極12aとの組を選択することによって所
望の電子源素子10aから電子を放出させることが可能
になる。各電子源素子10aは、1つの蛍光体セル32
a,32b,32cからなる個々のサブピクセル毎に形
成されている。つまり、絶縁性基板11’の厚み方向に
おいて、1つの電子源素子10aに対して1つのサブピ
クセルが重なるように対応して配設されている。
In this field emission electron source 10, a plurality of lower electrodes 12a are arranged in a row on one surface of the insulating substrate 11.
And the drift portion 6a of the strong electric field drift layer 6 is sandwiched between the surface electrode 7 and the plurality of surface electrodes 7 formed on the strong electric field drift layer 6, a pair of the surface electrode 7 and the lower electrode 12a is appropriately selected. Then, by applying voltage between the selected pairs,
The strong electric field acts only on the drift portion 6a at the portion corresponding to the intersection of the selected surface electrode 7 and the lower electrode 12a, and electrons are emitted. That is, it is equivalent to disposing the electron source element 10a including the surface electrode 7, the lower electrode 12a, and the drift portion 6a at a lattice point of a matrix (lattice) including the surface electrode 7 and the lower electrode 12a, and applying a voltage. Electrons can be emitted from a desired electron source element 10a by selecting a set of the front surface electrode 7 and the lower electrode 12a to be operated. Each electron source element 10a has one phosphor cell 32.
It is formed for each individual sub-pixel consisting of a, 32b and 32c. That is, in the thickness direction of the insulating substrate 11 ′, one sub-pixel is arranged so as to overlap with one electron source element 10 a.

【0015】ドリフト部6aは、上述の図8と同様の構
成を有していると考えられる。すなわち、ドリフト部6
aは、少なくとも、柱状の多結晶シリコンのグレイン
(半導体結晶)51と、グレイン51の表面に形成され
た薄いシリコン酸化膜52と、グレイン51間に介在す
るナノメータオーダのシリコン微結晶63と、シリコン
微結晶63の表面に形成され当該シリコン微結晶63の
結晶粒径よりも小さな膜厚の酸化膜であるシリコン酸化
膜64とから構成されると考えられる。
The drift portion 6a is considered to have the same structure as that shown in FIG. That is, the drift unit 6
a is at least a columnar polycrystalline silicon grain (semiconductor crystal) 51, a thin silicon oxide film 52 formed on the surface of the grain 51, a nanometer-order silicon microcrystal 63 interposed between the grains 51, and silicon. It is considered to be composed of a silicon oxide film 64 which is an oxide film formed on the surface of the microcrystal 63 and having a film thickness smaller than the crystal grain size of the silicon microcrystal 63.

【0016】ところで、上述のディスプレイでは、フェ
ースプレート30とリヤプレートと支持用のスペーサと
で囲まれる気密空間が真空状態に保たれるので、画面の
大面積化を図っても大気圧によってフェースプレート3
0とリヤプレートとが接触しないように、支持用のスペ
ーサとは別に補強用のスペーサ(図示せず)を電界放射
型電子源10とフェースプレート30との間に介在させ
ている。
By the way, in the above display, the airtight space surrounded by the face plate 30, the rear plate and the supporting spacers is kept in a vacuum state. Three
In order to prevent 0 and the rear plate from contacting each other, a reinforcing spacer (not shown) is interposed between the field emission electron source 10 and the face plate 30 in addition to the supporting spacer.

【0017】[0017]

【発明が解決しようとする課題】ところで、高精細なデ
ィスプレイに用いる電子源では、ピクセル31間の間隔
およびサブピクセル間の間隔を短くすることが要求され
るが、電子源素子10aの電子の放出方向の角度分布が
大きくなると、混色が起こって色ずれを生じ必要な色が
表示されなくなるという不具合があった。
By the way, in the electron source used for a high-definition display, it is required to shorten the distance between the pixels 31 and the distance between the sub-pixels, but the electron emission from the electron source element 10a is required. If the angular distribution in the directions becomes large, there is a problem that color mixing occurs and color shift occurs, and necessary colors are not displayed.

【0018】本発明は上記事由に鑑みて為されたもので
あり、その目的は、高精細なディスプレイの電子源のよ
うに電子の放出方向の角度分布を小さくすることが要求
される装置への応用が可能な電界放射型電子源を提供す
ることにある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a device that requires a small angular distribution in the electron emission direction, such as an electron source of a high-definition display. It is to provide a field emission type electron source which can be applied.

【0019】[0019]

【課題を解決するための手段】請求項1の発明は、上記
目的を達成するために、絶縁性基板と、絶縁性基板の一
表面側に形成され電子を放出する複数の電子源素子と、
絶縁性基板の一表面側において絶縁性基板に対向配置さ
れるフェースプレートとの間で電子源素子から放出され
る電子線の広がりを制限する隔壁とを備えることを特徴
とするものであり、電子源素子から放出される電子線の
広がりが隔壁により制限されるので、電子線の放出方向
のばらつきが少なく、放出される電子線の広がりが少な
くなるから、高精細なディスプレイの電子源のように電
子の放出方向の角度分布を小さくすることが要求される
装置への応用が可能になる。
In order to achieve the above object, the invention of claim 1 comprises an insulating substrate, and a plurality of electron source elements formed on one surface side of the insulating substrate to emit electrons.
The insulating substrate is provided with a partition wall for limiting the spread of the electron beam emitted from the electron source element between the face plate arranged to face the insulating substrate on one surface side of the insulating substrate. Since the spread of the electron beam emitted from the source element is limited by the partition wall, there is little variation in the emission direction of the electron beam, and the spread of the emitted electron beam is small. It can be applied to a device that requires a small angular distribution in the electron emission direction.

【0020】請求項2の発明は、請求項1の発明におい
て、電子源素子は、絶縁性基板の前記一表面側に形成さ
れた下部電極と、絶縁性基板の厚み方向において前記一
表面側で下部電極に対向する表面電極と、下部電極と表
面電極との間に介在する酸化若しくは窒化若しくは酸窒
化した多孔質半導体層よりなるドリフト部とを備え、表
面電極と下部電極との間に表面電極を高電位側として電
圧を印加したときにドリフト部に作用する電界により下
部電極から注入された電子がドリフト部をドリフトし表
面電極を通して放出されるので、電子源素子から放出さ
れる電子線の放出方向が表面電極の法線方向に揃いやす
く、電子の放出方向の角度分布が比較的小さいから、デ
ィスプレイの電子源として用いた場合において画面の輝
度を高くすることができる。
According to a second aspect of the present invention, in the first aspect of the present invention, the electron source element includes a lower electrode formed on the one surface side of the insulating substrate, and an electron source element on the one surface side in the thickness direction of the insulating substrate. A surface electrode facing the lower electrode, and a drift portion formed of an oxidized, nitrided, or oxynitrided porous semiconductor layer interposed between the lower electrode and the surface electrode, and the surface electrode between the surface electrode and the lower electrode. Electrons injected from the lower electrode drift through the drift electrode and are emitted through the surface electrode due to the electric field that acts on the drift portion when a voltage is applied with the high potential side as the emission source of the electron beam emitted from the electron source element. Since the directions are easily aligned with the normal direction of the surface electrode and the angular distribution of the electron emission direction is relatively small, increase the screen brightness when used as the electron source of the display. It can be.

【0021】請求項3の発明は、請求項1または請求項
2の発明において、複数の電子源素子がマトリクスの格
子点に対応した位置にそれぞれ配置されるとともに、隔
壁が複数設けられ、各隔壁は絶縁性基板の厚み方向に直
交する断面が直線状に形成されているので、隔壁を挟ん
で配置された電子源素子の間で電子の広がりが重なるの
を防止できるから、フルカラーのディスプレイの電子源
として用いた場合に、R,G,Bのサブピクセルの並設
方向において隣り合う電子源素子に対応したサブピクセ
ルへ電子が到達するのを防止することができ、混色によ
る色ずれを防止することができる。
According to a third aspect of the present invention, in the first or second aspect of the present invention, a plurality of electron source elements are respectively arranged at positions corresponding to lattice points of the matrix, and a plurality of partition walls are provided. Since the cross section orthogonal to the thickness direction of the insulating substrate is formed in a straight line, it is possible to prevent the spread of electrons from overlapping between the electron source elements arranged with the partition wall interposed therebetween. When used as a light source, electrons can be prevented from reaching subpixels corresponding to electron source elements adjacent to each other in the juxtaposed direction of R, G, and B subpixels, and color shift due to color mixing can be prevented. be able to.

【0022】請求項4の発明は、請求項1または請求項
2の発明において、隔壁は、絶縁性基板の厚み方向に直
交する断面が網目状に形成され、該網目状の網目の中に
電子源素子が1つずつ配設されているので、網目状に形
成された隔壁の網目の中に電子源素子が1つずつ配設さ
れることによって各電子源素子から放出される電子線の
広がりが全周に亘って制限されることになり、フルカラ
ーのディスプレイの電子源として用いた場合に、各電子
源素子から放出される電子が行方向において隣り合う電
子源素子に対応したサブピクセルおよび列方向において
隣り合う電子源素子に対応したサブピクセルへ到達する
のを防止することができるから、混色による色ずれを防
止することができる。
According to a fourth aspect of the present invention, in the first or second aspect of the invention, the partition wall is formed in a mesh shape in a cross section orthogonal to the thickness direction of the insulating substrate, and an electron is formed in the mesh shape. Since the source elements are arranged one by one, the spread of the electron beam emitted from each electron source element by disposing one electron source element in the mesh of the mesh-shaped partition wall Is limited over the entire circumference, and when used as an electron source of a full-color display, the electrons emitted from each electron source element have sub-pixels and columns corresponding to electron source elements adjacent in the row direction. Since it can be prevented that the sub-pixels corresponding to the electron source elements adjacent to each other in the direction are reached, color shift due to color mixture can be prevented.

【0023】請求項5の発明は、請求項1または請求項
2の発明において、複数の電子源素子がマトリクスの格
子点に対応した位置にそれぞれ配置されるとともに、隔
壁が複数設けられ、各隔壁は電子線の広がりをマトリク
スの行方向において制限する部位と列方向において制限
する部位とを有するので、フルカラーのディスプレイの
電子源として用いた場合に、各電子源素子から放出され
る電子が行方向において隣り合う電子源素子に対応した
サブピクセルおよび列方向において隣り合う電子源素子
に対応したサブピクセルへ到達するのを防止することが
できるから、混色による色ずれを防止することができ
る。
According to a fifth aspect of the invention, in the first or second aspect of the invention, a plurality of electron source elements are arranged at positions corresponding to the lattice points of the matrix, and a plurality of partition walls are provided, and each partition wall is provided. Has a part that restricts the spread of the electron beam in the row direction of the matrix and a part that restricts the spread of the electron beam in the column direction. Therefore, when used as an electron source of a full-color display, the electrons emitted from each electron source element Since it is possible to prevent the sub-pixels corresponding to the adjacent electron source elements and the sub-pixels corresponding to the adjacent electron source elements in the column direction from being reached, it is possible to prevent color shift due to color mixing.

【0024】請求項6の発明は、請求項3または請求項
5の発明において、複数の隔壁のうちの少なくとも1つ
が絶縁性基板とフェースプレートとの間を規定距離に保
つためのスペーサを兼ねるので、絶縁性基板とは別体の
補強用のスペーサを絶縁性基板に対して位置決めして配
置する工程が不要となり、ディスプレイの電子源として
用いる場合に、組立工程が簡略化される。
According to a sixth aspect of the invention, in the third or fifth aspect of the invention, at least one of the plurality of partition walls also serves as a spacer for keeping a prescribed distance between the insulating substrate and the face plate. The step of positioning and arranging a reinforcing spacer, which is separate from the insulating substrate, with respect to the insulating substrate is unnecessary, and when used as an electron source of a display, the assembly process is simplified.

【0025】請求項7の発明は、請求項4の発明におい
て、隔壁は、網目状の網の部分の一部が、絶縁性基板と
フェースプレートとの間を規定距離に保つように絶縁性
基板の厚み方向へ延長されているので、隔壁が絶縁性基
板とフェースプレートとの間を規定距離に保つための補
強用のスペーサとしての機能を有することになり、絶縁
性基板とは別体の補強用のスペーサを絶縁性基板に対し
て位置決めして配置する工程が不要となり、ディスプレ
イの電子源として用いる場合に、組立工程が簡略化され
る。
According to a seventh aspect of the present invention, in the invention of the fourth aspect, the partition wall is an insulating substrate so that a part of a mesh-like mesh portion keeps a predetermined distance between the insulating substrate and the face plate. Since it is extended in the thickness direction of the base plate, the partition wall has a function as a reinforcing spacer for keeping the distance between the insulating substrate and the face plate at a specified distance. The step of positioning and arranging the spacer for use with the insulating substrate is unnecessary, and the assembly step is simplified when used as the electron source of the display.

【0026】請求項8の発明は、請求項1ないし請求項
7の発明において、隔壁は、セラミックよりなるので、
隔壁をガラスにより形成する場合に比べて、隔壁を容易
に作製することができるとともに隔壁の機械的強度を高
めることができる。
According to an eighth aspect of the invention, in the first to seventh aspects of the invention, the partition wall is made of ceramic,
As compared with the case where the partition wall is formed of glass, the partition wall can be easily manufactured and the mechanical strength of the partition wall can be increased.

【0027】請求項9の発明は、請求項1ないし請求項
8の発明において、隔壁と絶縁性基板とが一体形成され
てなるので、隔壁を絶縁性基板に対して配置する工程が
不要であり、生産コストを削減することができる。
According to a ninth aspect of the invention, in the first to eighth aspects of the invention, since the partition wall and the insulating substrate are integrally formed, the step of disposing the partition wall with respect to the insulating substrate is unnecessary. , Can reduce the production cost.

【0028】請求項10の発明は、請求項1ないし請求
項7の発明において、隔壁は、フェースプレートに一体
形成されてなるので、ディスプレイの電子源として用い
る場合に、隔壁をフェースプレートに対して位置決めし
て配置する工程が不要であり、組立工程を簡略化でき、
生産コストを削減することができる。
According to a tenth aspect of the present invention, in the first to seventh aspects of the present invention, the partition wall is formed integrally with the face plate. Therefore, when the partition wall is used as an electron source of a display, the partition wall is to the face plate. Since the process of positioning and arranging is not required, the assembly process can be simplified,
The production cost can be reduced.

【0029】[0029]

【発明の実施の形態】(実施形態1)以下、本実施形態
の電界放射型電子源を用いたディスプレイについて例示
する。
BEST MODE FOR CARRYING OUT THE INVENTION (Embodiment 1) Hereinafter, a display using the field emission electron source of this embodiment will be exemplified.

【0030】図1に示す構成のディスプレイは、電界放
射型電子源10と平板状のガラス基板よりなるフェース
プレート30とが対向配置されている。なお、図示して
いないがフェースプレート30における電界放射型電子
源10との対向面には、ITO膜よりなるコレクタ電極
(透明電極)が形成されるとともに、コレクタ電極にお
ける電界放射型電子源10との対向面に、複数のピクセ
ル(画素)が形成されている。ここに、1つのピクセル
は、R,G,Bの各蛍光体セルからなる3つのサブピク
セルを備えている。
In the display having the structure shown in FIG. 1, a field emission electron source 10 and a face plate 30 made of a flat glass substrate are arranged to face each other. Although not shown, a collector electrode (transparent electrode) made of an ITO film is formed on the surface of the face plate 30 facing the field emission electron source 10 and the collector electrode is used as the field emission electron source 10. A plurality of pixels (pixels) are formed on the opposite surface of the. Here, one pixel is provided with three sub-pixels composed of R, G, and B phosphor cells.

【0031】電界放射型電子源10は、一表面側に複数
本の下部電極12aが列設された絶縁性基板11の一表
面側に強電界ドリフト層6が積層されており、強電界ド
リフト層6上に下部電極12aと直交する方向に形成さ
れた複数本の表面電極7を備えている。すなわち、下部
電極12aと表面電極7とは強電界ドリフト層6を挟ん
で互いに直交するように配設されている。ここにおい
て、強電界ドリフト層6は、複数本の下部電極12aと
複数本の表面電極7との交差する部位それぞれに形成さ
れた複数の酸化した多孔質多結晶シリコン層よりなるド
リフト部6aと、ドリフト部6aの間を埋める多結晶シ
リコン層よりなる分離部6bとで構成されている。な
お、下部電極12aは、絶縁性基板11の上記一表面側
の表面を露出させた形で絶縁性基板11に埋設されてお
り、絶縁性基板11の上記一表面と下部電極12aの上
記表面とが同一面上に揃っている。下部電極12aは短
冊状に形成され、長手方向の両端部上にそれぞれパッド
27が形成されている。また、表面電極7は短冊状に形
成され、長手方向の両端部でそれぞれパッド28に接続
されている。
In the field emission electron source 10, a strong electric field drift layer 6 is laminated on one surface side of an insulating substrate 11 having a plurality of lower electrodes 12a arranged on one surface side. A plurality of front surface electrodes 7 formed in a direction orthogonal to the lower electrode 12a are provided on the surface 6. That is, the lower electrode 12 a and the surface electrode 7 are arranged so as to be orthogonal to each other with the strong electric field drift layer 6 interposed therebetween. Here, the strong electric field drift layer 6 includes a drift portion 6a formed of a plurality of oxidized porous polycrystalline silicon layers formed at respective intersecting portions of the plurality of lower electrodes 12a and the plurality of surface electrodes 7, The drift portion 6a is filled with a separation portion 6b made of a polycrystalline silicon layer. The lower electrode 12a is embedded in the insulating substrate 11 with the surface on the one surface side of the insulating substrate 11 exposed, and the one surface of the insulating substrate 11 and the surface of the lower electrode 12a are Are on the same plane. The lower electrode 12a is formed in a strip shape, and the pads 27 are formed on both ends in the longitudinal direction. The surface electrode 7 is formed in a strip shape and is connected to the pads 28 at both ends in the longitudinal direction.

【0032】この電界放射型電子源10では、絶縁性基
板11の一表面側に列設された複数本の下部電極12a
と、強電界ドリフト層6上に形成された複数本の表面電
極7との間に強電界ドリフト層6のドリフト部6aが挟
まれているから、表面電極7と下部電極12aとの組を
適宜選択して選択した組間に電圧を印加することによ
り、選択された表面電極7と下部電極12aとの交点に
相当する部位のドリフト部6aにのみ強電界が作用して
電子が放出される。つまり、表面電極7と下部電極12
aとからなるマトリクス(格子)の格子点に、表面電極
7と下部電極12aとドリフト部6aとからなる電子源
素子10aを配置したことに相当し、電圧を印加する表
面電極7と下部電極12aとの組を選択することによっ
て所望の電子源素子10aから電子を放出させることが
可能になる。ここにおいて、ドリフト部6aは、上述の
図8と同様の構成を有していると考えられる。すなわ
ち、ドリフト部6aは、少なくとも、柱状の多結晶シリ
コンのグレイン(半導体結晶)51と、グレイン51の
表面に形成された薄いシリコン酸化膜52と、グレイン
51間に介在するナノメータオーダのシリコン微結晶6
3と、シリコン微結晶63の表面に形成され当該シリコ
ン微結晶63の結晶粒径よりも小さな膜厚の絶縁膜であ
るシリコン酸化膜64とから構成されると考えられる。
ここに、各グレイン51は絶縁性基板11の厚み方向に
沿って形成されていると考えられる。上述の電子源素子
10aでは、表面電極7を通して放出される電子線の放
出方向が表面電極7の法線方向に揃いやすいから、複雑
なシャドウマスクや電子収束レンズを設ける必要がな
く、ディスプレイの薄型化を図れる。また、表面電極7
と下部電極12aとの間に印加する電圧を10〜20V
程度の低電圧としても電子を放出させることができるの
で、低消費電力化を図れる。
In this field emission electron source 10, a plurality of lower electrodes 12a arranged in a line on one surface side of the insulating substrate 11 are arranged.
, And the plurality of surface electrodes 7 formed on the strong electric field drift layer 6, the drift portion 6a of the strong electric field drift layer 6 is sandwiched between the surface electrode 7 and the lower electrode 12a. By applying a voltage between the selected and selected pairs, a strong electric field acts only on the drift portion 6a at the portion corresponding to the intersection of the selected surface electrode 7 and the lower electrode 12a, and electrons are emitted. That is, the surface electrode 7 and the lower electrode 12
This corresponds to disposing the electron source element 10a including the surface electrode 7, the lower electrode 12a, and the drift portion 6a at the lattice point of the matrix (lattice) including a, and the surface electrode 7 and the lower electrode 12a to which a voltage is applied. It becomes possible to emit electrons from a desired electron source element 10a by selecting the combination of Here, the drift portion 6a is considered to have the same configuration as that of FIG. 8 described above. That is, the drift portion 6a includes at least a columnar polycrystalline silicon grain (semiconductor crystal) 51, a thin silicon oxide film 52 formed on the surface of the grain 51, and nanometer-order silicon microcrystals interposed between the grains 51. 6
3 and a silicon oxide film 64 which is an insulating film formed on the surface of the silicon microcrystal 63 and having a film thickness smaller than the crystal grain size of the silicon microcrystal 63.
Here, it is considered that each grain 51 is formed along the thickness direction of the insulating substrate 11. In the electron source element 10a described above, the emission direction of the electron beam emitted through the front surface electrode 7 is easily aligned with the normal direction of the front surface electrode 7, so that it is not necessary to provide a complicated shadow mask or electron converging lens, and the display is thin. Can be realized. In addition, the surface electrode 7
The voltage applied between the lower electrode 12a and the lower electrode 12a
Since the electrons can be emitted even at a low voltage, the power consumption can be reduced.

【0033】ところで、本実施形態では、上述の絶縁性
基板11として、図2および図3に示すような構成のも
のを用いている。すなわち、本実施形態では、絶縁性基
板11として、絶縁性基板11の上記一表面側に離間し
て対向配置されるフェースプレート30との間で各電子
源素子10aから放出される電子線の広がりを制限する
複数の隔壁13が一体形成されたセラミック基板を用い
ている。ここにおいて、隔壁13は、下部電極12aに
直交する方向(つまり、表面電極7に平行な方向)に形
成されており、下部電極12aの延長方向において隣り
合うドリフト部6aの間に介在する分離部6bを分断す
る形でフェースプレート30側へ突出している。ここ
に、隔壁13は、短冊状に形成されており、厚さ(下部
電極12aの延長方向における厚み)をサブピクセル間
の間隔に応じて数μm程度に設定してあり、下部電極1
2aの延長方向における隔壁13間のピッチを50μm
〜100μm程度に設定してある。
By the way, in this embodiment, as the above-mentioned insulating substrate 11, the one having the structure as shown in FIGS. 2 and 3 is used. That is, in the present embodiment, as the insulating substrate 11, the spread of the electron beam emitted from each electron source element 10a between the insulating substrate 11 and the face plate 30 that is arranged to face the insulating substrate 11 at a distance. A ceramic substrate integrally formed with a plurality of partition walls 13 for limiting the above is used. Here, the partition wall 13 is formed in a direction orthogonal to the lower electrode 12a (that is, in a direction parallel to the surface electrode 7), and is a separation portion interposed between the drift portions 6a adjacent to each other in the extension direction of the lower electrode 12a. 6b is divided and protrudes toward the face plate 30 side. Here, the partition wall 13 is formed in a strip shape, and the thickness (thickness in the extending direction of the lower electrode 12a) is set to about several μm according to the interval between the sub-pixels.
The pitch between the partition walls 13 in the extension direction of 2a is 50 μm
It is set to about 100 μm.

【0034】また、隔壁13としては、絶縁性基板11
からの突出寸法が互いに異なる2種類の隔壁13a,1
3bがあり、絶縁性基板11からの突出寸法が小さい隔
壁13aの突出寸法は500μm以下に設定し、絶縁性
基板11からの突出寸法が大きい隔壁13bの突出寸法
は絶縁性基板11とフェースプレート30との間を規定
距離(例えば、2mm〜5mm)に保つように設定して
ある。すなわち、隔壁13bは絶縁性基板11とフェー
スプレート30との間を規定距離に保つための補強用の
スペーサを兼ねているので、絶縁性基板11とは別体の
補強用のスペーサを絶縁性基板11に対して位置決めし
て配置する工程が不要となり、ディスプレイの組立工程
が簡略化される。このようなセラミック基板は、燒結法
などによって容易に形成することができ、隔壁13の形
状としても種々の形状に容易に対応することができる。
なお、隔壁13aと隔壁13bとは交互に配設する必要
はなく、補強用のスペーサを兼ねる隔壁13b間の間隔
は例えば1cm〜2cm程度に設定すればよい。
As the partition wall 13, the insulating substrate 11 is used.
Types of partition walls 13a, 1 having different protrusion sizes from each other
3b, the partition 13a having a small projection size from the insulating substrate 11 has a projection size of 500 μm or less, and the partition 13b having a large projection size from the insulating substrate 11 has a projection size of the insulating substrate 11 and the face plate 30. Is set so as to maintain a specified distance (for example, 2 mm to 5 mm). That is, since the partition wall 13b also serves as a reinforcing spacer for keeping the insulating substrate 11 and the face plate 30 at a specified distance, a reinforcing spacer separate from the insulating substrate 11 is used as the insulating substrate. The step of positioning and arranging with respect to 11 is unnecessary, and the assembly process of the display is simplified. Such a ceramic substrate can be easily formed by a sintering method or the like, and the partition wall 13 can be easily adapted to various shapes.
The partitions 13a and the partitions 13b do not have to be alternately arranged, and the interval between the partitions 13b also serving as the reinforcing spacer may be set to, for example, about 1 cm to 2 cm.

【0035】しかして、本実施形態における電界放射型
電子源10では、絶縁性基板11の一表面側において絶
縁性基板11に対向配置されるフェースプレート30と
の間で電子源素子10aから放出される電子線の広がり
を制限する隔壁13を備えているので、各電子源素子1
0aから放出される電子線の広がりが隔壁13により制
限され、電子線の放出方向のばらつきが少なく、放出さ
れる電子線の広がりが少なくなるから、電子の放出方向
の角度分布を小さくすることが要求される高精細なディ
スプレイや同等の角度分布が要求される装置への応用が
可能になる。また、本実施形態における電子源素子10
aは、放出される電子線の放出方向が表面電極7の法線
方向に揃いやすく、電子の放出方向の角度分布が比較的
小さいから、ディスプレイの画面の輝度を高くすること
ができる。
In the field emission electron source 10 according to this embodiment, however, the electron source element 10a emits the electron between the face plate 30 facing the insulating substrate 11 on one surface side of the insulating substrate 11. Since each of the electron source elements 1 has a partition wall 13 that limits the spread of the electron beam.
The spread of the electron beam emitted from 0a is limited by the partition wall 13, the variation in the emission direction of the electron beam is small, and the spread of the emitted electron beam is small. Therefore, it is possible to reduce the angular distribution of the electron emission direction. It can be applied to required high-definition displays and devices that require equivalent angular distribution. Further, the electron source element 10 according to the present embodiment
In a, since the emission direction of the emitted electron beam is easily aligned with the normal direction of the surface electrode 7 and the angular distribution of the electron emission direction is relatively small, the brightness of the screen of the display can be increased.

【0036】また、本実施形態では、隔壁13において
絶縁性基板11の厚み方向に直交する断面が直線状に形
成されているので、隔壁13を挟んで配置された電子源
素子10aの間で電子の広がりが重なるのを防止できる
から、R,G,Bのサブピクセルの並設方向において隣
り合う電子源素子10aに対応したサブピクセルへ電子
が到達するのを防止することができ、混色による色ずれ
を防止することができる。
Further, in this embodiment, since the cross section of the partition wall 13 which is orthogonal to the thickness direction of the insulating substrate 11 is formed in a straight line shape, the electrons are provided between the electron source elements 10a arranged with the partition wall 13 interposed therebetween. Can be prevented from overlapping, so that electrons can be prevented from reaching the sub-pixels corresponding to the electron source elements 10a adjacent to each other in the direction in which the R, G, and B sub-pixels are arranged side by side, and colors due to color mixing can be prevented. The shift can be prevented.

【0037】また、本実施形態では、絶縁性基板11を
リヤプレートとして使用可能な強度となるように厚みを
設定してあり、絶縁性基板11が、フェースプレート3
0および支持用スペーサ(図示せず)とともに全ての電
子源素子10aが収納される気密空間を形成するための
リヤプレートを兼ねるので、電界放射型電子源10をガ
ラス基板からなるリヤプレートに接着して用いる場合に
比べて、部品点数を削減でき、組立工程の工程数を削減
できるとともに低コスト化を図れる。また、Al23
AiN,SiCなどのセラミックはガラスに比べて熱伝
導率が高いので、従来のようにガラス基板よりなる絶縁
性基板11’を用いている場合に比べて電子源素子10
aで発生した熱を効率良く放熱させることができ、電子
源としての信頼性を高めることができる。
Further, in this embodiment, the thickness of the insulating substrate 11 is set so that the insulating substrate 11 can be used as a rear plate.
0 and supporting spacers (not shown) also serve as a rear plate for forming an airtight space in which all electron source elements 10a are housed, so that the field emission electron source 10 is bonded to the rear plate made of a glass substrate. The number of parts can be reduced, the number of assembling steps can be reduced, and the cost can be reduced as compared with the case of using the same. In addition, Al 2 O 3 ,
Since ceramics such as AiN and SiC have a higher thermal conductivity than glass, the electron source element 10 is different from the conventional case where the insulating substrate 11 ′ made of a glass substrate is used.
The heat generated in a can be efficiently dissipated, and the reliability as an electron source can be improved.

【0038】なお、本実施形態における電子源素子10
aはエミッション電流や電子放出効率の真空度依存性が
小さく比較的低真空でも電子を安定して放出することが
できるので、フェースプレート30と絶縁性基板10と
支持用のスペーサとで囲まれる気密空間の真空度を10
-4Pa〜101Pa程度に設定してある。
Incidentally, the electron source element 10 in this embodiment.
Since a has a small degree of vacuum dependence of emission current and electron emission efficiency and can stably emit electrons even in a relatively low vacuum, airtightness surrounded by the face plate 30, the insulating substrate 10 and the supporting spacers is used. The vacuum degree of space is 10
-4 Pa to 10 1 Pa is set.

【0039】また、本実施形態では上述のように、絶縁
性基板11に隔壁13および下部電極12aが一体形成
されたセラミック基板を用いているので、隔壁13に関
係なく下部電極12aを形成することができるから、下
部電極12aのレイアウト設計が容易になるという利点
があるが、必ずしも下部電極12aを絶縁性基板11に
一体形成する必要はなく、例えば図4に示すように絶縁
性基板11に隔壁13のみが一体形成されたセラミック
基板を用いてもよい。ここに、本実施形態では、隔壁1
3をセラミックにより形成しているので、ガラスを用い
る場合に比べて隔壁13を容易に形成することができる
とともに、隔壁13の機械的強度を高めることができ
る。
Further, in this embodiment, as described above, since the ceramic substrate in which the partition wall 13 and the lower electrode 12a are integrally formed on the insulating substrate 11 is used, the lower electrode 12a should be formed regardless of the partition wall 13. Therefore, there is an advantage that the layout design of the lower electrode 12a becomes easy, but it is not always necessary to integrally form the lower electrode 12a on the insulating substrate 11, and for example, as shown in FIG. A ceramic substrate in which only 13 is integrally formed may be used. Here, in the present embodiment, the partition wall 1
Since 3 is made of ceramic, it is possible to easily form the partition wall 13 and to increase the mechanical strength of the partition wall 13 as compared with the case of using glass.

【0040】また、上述の各電子源素子10aは、フェ
ースプレート30における電界放射型電子源10との対
向面側に設けられたR,G,Bいずれかの蛍光体からな
る個々のサブピクセル毎に形成されているので、表面電
極7および下部電極12aを絶縁性基板11の厚み方向
においてドリフト部6aに重なる部位にのみ形成して低
抵抗の導電性材料からなるバス電極を設ければ、選択さ
れた電子源素子10aから電子線が放出されるまでの遅
れ時間を短くすることができるとともに、配線での電圧
降下によるエミッション電流の減少やばらつきを抑える
ことができる。
Further, each of the electron source elements 10a described above is provided for each sub-pixel made of any one of R, G, and B phosphors provided on the side of the face plate 30 facing the field emission electron source 10. Therefore, if the surface electrode 7 and the lower electrode 12a are formed only in a portion that overlaps the drift portion 6a in the thickness direction of the insulating substrate 11 and the bus electrode made of a low resistance conductive material is provided, The delay time until the electron beam is emitted from the generated electron source element 10a can be shortened, and the reduction or variation of the emission current due to the voltage drop in the wiring can be suppressed.

【0041】(実施形態2)本実施形態の電界放射型電
子源10の基本構成は実施形態1と略同じであって、図
5に示すように、隔壁13の形状が実施形態1とは相違
している。本実施形態の電界放射型電子源10における
隔壁13は、絶縁性基板11に一体形成されている点は
同じであるが、電子源素子10aから放出される電子線
の広がりを下部電極12aの延長方向において制限する
第1の部位(図5において左右方向に延長されている部
位)13dと、電子源素子10aから放出される電子線
の広がりを表面電極7の延長方向(図5における左右方
向)において制限する第2の部位13cとを有してい
る。ここに、表面電極7は下部電極12の延長方向にお
いて隣り合う隔壁13間に形成された隙間14を通して
配線されている。すなわち、表面電極7は櫛形の形状に
形成され、櫛溝に対応して隔壁13の第2の部位13d
が位置している。なお、実施形態1と同様の構成要素に
は同一の符号を付して説明を省略する。
(Embodiment 2) The field emission type electron source 10 according to the present embodiment has substantially the same basic configuration as that of Embodiment 1, and as shown in FIG. 5, the partition wall 13 has a different shape from that of Embodiment 1. is doing. The partition wall 13 in the field emission electron source 10 of the present embodiment is the same in that it is integrally formed on the insulating substrate 11, but the spread of the electron beam emitted from the electron source element 10a is extended by the lower electrode 12a. The first portion (the portion extending in the left-right direction in FIG. 5) 13d that limits the direction and the spreading direction of the electron beam emitted from the electron source element 10a (the left-right direction in FIG. 5). And a second portion 13c that limits the distance. Here, the surface electrode 7 is wired through a gap 14 formed between the partition walls 13 adjacent to each other in the extension direction of the lower electrode 12. That is, the surface electrode 7 is formed in a comb shape, and the second portion 13d of the partition wall 13 corresponds to the comb groove.
Is located. The same components as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.

【0042】しかして、本実施形態では、例えば下部電
極12aの延長方向をマトリクスの行方向、表面電極7
の延長方向をマトリクスの列方向とすれば、各隔壁13
が電子線の広がりをマトリクスの行方向において制限す
る部位(上記第2の部位13d)と列方向において制限
する部位(上記第1の部位13c)とを有するので、フ
ルカラーのディスプレイの電子源として用いた場合に、
各電子源素子10aから放出される電子が行方向におい
て隣り合う電子源素子10aに対応したサブピクセルお
よび列方向において隣り合う電子源素子10aに対応し
たサブピクセルへ到達するのを防止することができるか
ら、混色による色ずれを防止することができる。
Therefore, in this embodiment, for example, the extension direction of the lower electrode 12a is the row direction of the matrix, and the surface electrode 7 is
If the extension direction of each partition is the column direction of the matrix, each partition wall 13
Is used as an electron source for a full-color display, since it has a site (the second site 13d) that restricts the spread of the electron beam in the row direction of the matrix and a site (the first site 13c) that restricts the spread of the electron beam in the column direction. If
It is possible to prevent the electrons emitted from each electron source element 10a from reaching the sub-pixel corresponding to the electron source element 10a adjacent in the row direction and the sub-pixel corresponding to the electron source element 10a adjacent in the column direction. Therefore, it is possible to prevent color shift due to color mixture.

【0043】また、上述の各電子源素子10aは、フェ
ースプレート30における電界放射型電子源10との対
向面側に設けられたR,G,Bいずれかの蛍光体からな
る個々のサブピクセル毎に形成されているので、表面電
極7および下部電極12aを絶縁性基板11の厚み方向
においてドリフト部6aに重なる部位にのみ形成して低
抵抗の導電性材料からなるバス電極を設ければ、選択さ
れた電子源素子10aから電子線が放出されるまでの遅
れ時間を短くすることができるとともに、配線での電圧
降下によるエミッション電流の減少やばらつきを抑える
ことができる。
Further, each of the electron source elements 10a described above is provided for each sub-pixel made of any one of R, G, and B phosphors provided on the surface of the face plate 30 facing the field emission electron source 10. Therefore, if the surface electrode 7 and the lower electrode 12a are formed only in a portion that overlaps the drift portion 6a in the thickness direction of the insulating substrate 11 and the bus electrode made of a low resistance conductive material is provided, The delay time until the electron beam is emitted from the generated electron source element 10a can be shortened, and the reduction or variation of the emission current due to the voltage drop in the wiring can be suppressed.

【0044】また、実施形態1と同様に、複数の隔壁1
3のうちの少なくとも1つの隔壁13について絶縁性基
板11の上記一表面からの突出寸法を、当該隔壁13が
絶縁性基板11とフェースプレート30との間を規定距
離に保つための補強用のスペーサを兼ねることができる
ように設定しておけば、絶縁性基板11とは別体の補強
用のスペーサを絶縁性基板11に対して位置決めして配
置する工程が不要となり、ディスプレイの組立工程が簡
略化される。
Also, as in the first embodiment, a plurality of partition walls 1
For at least one partition wall 13 of the three, the reinforcing spacer for maintaining the protruding dimension from the one surface of the insulating substrate 11 so that the partition wall 13 keeps the insulating substrate 11 and the face plate 30 at a specified distance. If it is set so that it can also serve as the insulating substrate 11, the step of positioning and arranging the reinforcing spacer, which is separate from the insulating substrate 11, with respect to the insulating substrate 11 is unnecessary, and the display assembling process is simplified. Be converted.

【0045】ところで、本実施形態では、絶縁性基板1
1として上述のような形状の複数の隔壁13が一体形成
されたセラミック基板を用いているが、例えば図6に示
すように絶縁性基板11の厚み方向に直交する断面が網
目状に形成された隔壁13が一体形成されたセラミック
基板を用い、該網目状の網目(図6の例では網目が矩形
状に形成されている)の中に電子源素子10aを1つず
つ配設すれば、各電子源素子10aから放出される電子
線の広がりが各電子源素子10a毎に全周に亘って制限
されることになり、フルカラーのディスプレイの電子源
として用いた場合に、各電子源素子10aから放出され
る電子が行方向において隣り合う電子源素子10aに対
応したサブピクセルおよび列方向において隣り合う電子
源素子10aに対応したサブピクセルへ到達するのを防
止することができるから、混色による色ずれを防止する
ことができる。
By the way, in this embodiment, the insulating substrate 1 is used.
Although a ceramic substrate integrally formed with a plurality of partition walls 13 having the above-described shape is used as No. 1, a cross section orthogonal to the thickness direction of the insulating substrate 11 is formed in a mesh shape as shown in FIG. 6, for example. By using a ceramic substrate integrally formed with the partition wall 13 and disposing one electron source element 10a in each mesh (the mesh is formed in a rectangular shape in the example of FIG. 6), The spread of the electron beam emitted from the electron source element 10a is restricted over the entire circumference for each electron source element 10a, and when used as the electron source of a full-color display, It is possible to prevent emitted electrons from reaching the sub-pixels corresponding to the electron source elements 10a adjacent in the row direction and the sub-pixels corresponding to the electron source elements 10a adjacent in the column direction. From, it is possible to prevent the color shift due to mixing.

【0046】ところで、上記各実施形態では、強電界ド
リフト層6のドリフト部6aを酸化した多孔質多結晶シ
リコン層により形成しているが、ドリフト部6aを窒化
若しくは酸窒化した多孔質多結晶シリコン層により形成
してもよく、多孔質多結晶シリコン層以外の多孔質半導
体層を酸化若しくは窒化若しくは酸窒化して形成しても
よい。ドリフト部6aを窒化した多孔質多結晶シリコン
層とした場合には図8にて説明した各シリコン酸化膜5
2,64がいずれもシリコン窒化膜となり、ドリフト部
6aを酸窒化した多孔質多結晶シリコン層とした場合に
は各シリコン酸化膜52,64がいずれもシリコン酸窒
化膜となる。
By the way, in each of the above embodiments, the drift portion 6a of the strong electric field drift layer 6 is formed by the oxidized porous polycrystalline silicon layer. However, the drift portion 6a is nitrided or oxynitrided. It may be formed of a layer, or may be formed by oxidizing, nitriding, or oxynitriding a porous semiconductor layer other than the porous polycrystalline silicon layer. When the drift portion 6a is formed of a nitrided porous polycrystalline silicon layer, each silicon oxide film 5 described in FIG.
Both 2 and 64 are silicon nitride films, and when the drift portion 6a is an oxynitrided porous polycrystalline silicon layer, both silicon oxide films 52 and 64 are silicon oxynitride films.

【0047】また、上記各実施形態では、絶縁性基板1
1に隔壁13を一体形成してあるが、フェースプレート
30に隔壁13を一体形成してもよく、この場合には、
隔壁13をフェースプレート30に対して位置決めして
配置する工程が不要であり、組立工程を簡略化でき、生
産コストを削減することができる。
In each of the above embodiments, the insulating substrate 1
The partition wall 13 is integrally formed on the first plate 1, but the partition wall 13 may be integrally formed on the face plate 30. In this case,
The step of positioning the partition wall 13 with respect to the face plate 30 is unnecessary, the assembly process can be simplified, and the production cost can be reduced.

【0048】[0048]

【発明の効果】請求項1の発明は、絶縁性基板と、絶縁
性基板の一表面側に形成され電子を放出する複数の電子
源素子と、絶縁性基板の一表面側において絶縁性基板に
対向配置されるフェースプレートとの間で電子源素子か
ら放出される電子線の広がりを制限する隔壁とを備える
ものであり、電子源素子から放出される電子線の広がり
が隔壁により制限されるので、電子線の放出方向のばら
つきが少なく、放出される電子線の広がりが少なくなる
から、高精細なディスプレイの電子源のように電子の放
出方向の角度分布を小さくすることが要求される装置へ
の応用が可能になるという効果がある。
According to the invention of claim 1, an insulating substrate, a plurality of electron source elements formed on one surface side of the insulating substrate to emit electrons, and an insulating substrate on one surface side of the insulating substrate. And a partition wall that limits the spread of the electron beam emitted from the electron source element between the face plate and the face plate that face each other, and the spread of the electron beam emitted from the electron source element is limited by the partition wall. Since there is little variation in the emission direction of the electron beam and the spread of the emitted electron beam is small, the device is required to have a small angular distribution in the electron emission direction like the electron source of a high-definition display. There is an effect that it can be applied.

【0049】請求項2の発明は、請求項1の発明におい
て、電子源素子は、絶縁性基板の前記一表面側に形成さ
れた下部電極と、絶縁性基板の厚み方向において前記一
表面側で下部電極に対向する表面電極と、下部電極と表
面電極との間に介在する酸化若しくは窒化若しくは酸窒
化した多孔質半導体層よりなるドリフト部とを備え、表
面電極と下部電極との間に表面電極を高電位側として電
圧を印加したときにドリフト部に作用する電界により下
部電極から注入された電子がドリフト部をドリフトし表
面電極を通して放出されるので、電子源素子から放出さ
れる電子線の放出方向が表面電極の法線方向に揃いやす
く、電子の放出方向の角度分布が比較的小さいから、デ
ィスプレイの電子源として用いた場合において画面の輝
度を高くすることができるという効果がある。
According to a second aspect of the present invention, in the first aspect of the invention, the electron source element includes a lower electrode formed on the one surface side of the insulating substrate, and an electron source element on the one surface side in the thickness direction of the insulating substrate. A surface electrode facing the lower electrode, and a drift portion formed of an oxidized, nitrided, or oxynitrided porous semiconductor layer interposed between the lower electrode and the surface electrode, and the surface electrode between the surface electrode and the lower electrode. Electrons injected from the lower electrode drift through the drift electrode and are emitted through the surface electrode due to the electric field that acts on the drift portion when a voltage is applied with the high potential side as the emission source of the electron beam emitted from the electron source element. Since the directions are easily aligned with the normal direction of the surface electrode and the angular distribution of the electron emission direction is relatively small, increase the screen brightness when used as the electron source of the display. There is an effect that can be.

【0050】請求項3の発明は、請求項1または請求項
2の発明において、複数の電子源素子がマトリクスの格
子点に対応した位置にそれぞれ配置されるとともに、隔
壁が複数設けられ、各隔壁は絶縁性基板の厚み方向に直
交する断面が直線状に形成されているので、隔壁を挟ん
で配置された電子源素子の間で電子の広がりが重なるの
を防止できるから、フルカラーのディスプレイの電子源
として用いた場合に、R,G,Bのサブピクセルの並設
方向において隣り合う電子源素子に対応したサブピクセ
ルへ電子が到達するのを防止することができ、混色によ
る色ずれを防止することができるという効果がある。
According to a third aspect of the present invention, in the first or second aspect of the invention, a plurality of electron source elements are arranged at positions corresponding to the lattice points of the matrix, and a plurality of partition walls are provided. Since the cross section orthogonal to the thickness direction of the insulating substrate is formed in a straight line, it is possible to prevent the spread of electrons from overlapping between the electron source elements arranged with the partition wall interposed therebetween. When used as a light source, electrons can be prevented from reaching subpixels corresponding to electron source elements adjacent to each other in the juxtaposed direction of R, G, and B subpixels, and color shift due to color mixing can be prevented. The effect is that you can.

【0051】請求項4の発明は、請求項1または請求項
2の発明において、隔壁は、絶縁性基板の厚み方向に直
交する断面が網目状に形成され、該網目状の網目の中に
電子源素子が1つずつ配設されているので、網目状に形
成された隔壁の網目の中に電子源素子が1つずつ配設さ
れることによって各電子源素子から放出される電子線の
広がりが全周に亘って制限されることになり、フルカラ
ーのディスプレイの電子源として用いた場合に、各電子
源素子から放出される電子が行方向において隣り合う電
子源素子に対応したサブピクセルおよび列方向において
隣り合う電子源素子に対応したサブピクセルへ到達する
のを防止することができるから、混色による色ずれを防
止することができるという効果がある。
According to a fourth aspect of the present invention, in the first or second aspect of the present invention, the partition wall has a mesh-shaped cross section orthogonal to the thickness direction of the insulating substrate, and an electron is formed in the mesh-shaped mesh. Since the source elements are arranged one by one, the spread of the electron beam emitted from each electron source element by disposing one electron source element in the mesh of the mesh-shaped partition wall Is limited over the entire circumference, and when used as an electron source of a full-color display, the electrons emitted from each electron source element have sub-pixels and columns corresponding to electron source elements adjacent in the row direction. Since it can be prevented from reaching the sub-pixels corresponding to the electron source elements adjacent in the direction, there is an effect that color shift due to color mixture can be prevented.

【0052】請求項5の発明は、請求項1または請求項
2の発明において、複数の電子源素子がマトリクスの格
子点に対応した位置にそれぞれ配置されるとともに、隔
壁が複数設けられ、各隔壁は電子線の広がりをマトリク
スの行方向において制限する部位と列方向において制限
する部位とを有するので、フルカラーのディスプレイの
電子源として用いた場合に、各電子源素子から放出され
る電子が行方向において隣り合う電子源素子に対応した
サブピクセルおよび列方向において隣り合う電子源素子
に対応したサブピクセルへ到達するのを防止することが
できるから、混色による色ずれを防止することができる
という効果がある。
According to a fifth aspect of the present invention, in the first or second aspect of the invention, a plurality of electron source elements are arranged at positions corresponding to the lattice points of the matrix, and a plurality of partition walls are provided. Has a part that restricts the spread of the electron beam in the row direction of the matrix and a part that restricts the spread of the electron beam in the column direction. Therefore, when used as an electron source of a full-color display, the electrons emitted from each electron source element are arranged in the row direction. Since it is possible to prevent the sub-pixels corresponding to the adjacent electron source elements and the sub-pixels corresponding to the adjacent electron source elements in the column direction from being reached, it is possible to prevent color shift due to color mixture. is there.

【0053】請求項6の発明は、請求項3または請求項
5の発明において、複数の隔壁のうちの少なくとも1つ
が絶縁性基板とフェースプレートとの間を規定距離に保
つためのスペーサを兼ねるので、絶縁性基板とは別体の
補強用のスペーサを絶縁性基板に対して位置決めして配
置する工程が不要となり、ディスプレイの電子源として
用いる場合に、組立工程が簡略化されるという効果があ
る。
According to a sixth aspect of the invention, in the third or fifth aspect of the invention, at least one of the plurality of partition walls also serves as a spacer for keeping a prescribed distance between the insulating substrate and the face plate. , The step of positioning and arranging a reinforcing spacer, which is separate from the insulative substrate, with respect to the insulative substrate is unnecessary, and when used as an electron source of a display, the assembly process can be simplified. .

【0054】請求項7の発明は、請求項4の発明におい
て、隔壁は、網目状の網の部分の一部が、絶縁性基板と
フェースプレートとの間を規定距離に保つように絶縁性
基板の厚み方向へ延長されているので、隔壁が絶縁性基
板とフェースプレートとの間を規定距離に保つための補
強用のスペーサとしての機能を有することになり、絶縁
性基板とは別体の補強用のスペーサを絶縁性基板に対し
て位置決めして配置する工程が不要となり、ディスプレ
イの電子源として用いる場合に、組立工程が簡略化され
るという効果がある。
According to a seventh aspect of the invention, in the invention of the fourth aspect, the partition wall is an insulating substrate so that a part of a mesh-like mesh portion keeps a prescribed distance between the insulating substrate and the face plate. Since it is extended in the thickness direction of the base plate, the partition wall has a function as a reinforcing spacer for keeping the distance between the insulating substrate and the face plate at a specified distance. There is no need for a step of positioning and arranging a spacer for use with the insulating substrate, and there is an effect that the assembly step is simplified when used as an electron source of a display.

【0055】請求項8の発明は、請求項1ないし請求項
7の発明において、隔壁は、セラミックよりなるので、
隔壁をガラスにより形成する場合に比べて、隔壁を容易
に作製することができるとともに隔壁の機械的強度を高
めることができるという効果がある。
According to the invention of claim 8, in the invention of claims 1 to 7, since the partition wall is made of ceramic,
Compared with the case where the partition wall is made of glass, the partition wall can be easily produced and the mechanical strength of the partition wall can be increased.

【0056】請求項9の発明は、請求項1ないし請求項
8の発明において、隔壁と絶縁性基板とが一体形成され
てなるので、隔壁を絶縁性基板に対して配置する工程が
不要であり、生産コストを削減することができるという
効果がある。
According to a ninth aspect of the invention, in the first to eighth aspects of the invention, since the partition wall and the insulating substrate are integrally formed, the step of disposing the partition wall with respect to the insulating substrate is unnecessary. There is an effect that the production cost can be reduced.

【0057】請求項10の発明は、請求項1ないし請求
項7の発明において、隔壁は、フェースプレートに一体
形成されてなるので、ディスプレイの電子源として用い
る場合に、隔壁をフェースプレートに対して位置決めし
て配置する工程が不要であり、組立工程を簡略化でき、
生産コストを削減することができるという効果がある。
According to a tenth aspect of the present invention, in the first to seventh aspects of the present invention, the partition wall is formed integrally with the face plate. Therefore, when the partition wall is used as an electron source of a display, the partition wall is to the face plate. Since the process of positioning and arranging is not required, the assembly process can be simplified,
This has the effect of reducing production costs.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施形態1を示し、電界放射型電子源を用いた
ディスプレイの概略構成図である。
FIG. 1 shows the first embodiment and is a schematic configuration diagram of a display using a field emission electron source.

【図2】同上の電界放射型電子源の概略構成図である。FIG. 2 is a schematic configuration diagram of the above field emission electron source.

【図3】同上の要部の概略説明図である。FIG. 3 is a schematic explanatory diagram of a main part of the above.

【図4】同上の他の構成例の要部概略構成図である。FIG. 4 is a schematic configuration diagram of a main part of another configuration example of the above.

【図5】実施形態2を示す電界放射型電子源の概略構成
図である。
FIG. 5 is a schematic configuration diagram of a field emission electron source showing a second embodiment.

【図6】同上の他の構成例の要部概略構成図である。FIG. 6 is a schematic configuration diagram of a main part of another configuration example of the above.

【図7】従来例を示す電界放射型電子源の動作説明図で
ある。
FIG. 7 is an operation explanatory view of a field emission type electron source showing a conventional example.

【図8】同上の電界放射型電子源の動作説明図である。FIG. 8 is an explanatory diagram of an operation of the above field emission electron source.

【図9】他の従来例を示す電界放射型電子源の動作説明
図である。
FIG. 9 is an operation explanatory view of a field emission electron source showing another conventional example.

【図10】同上を利用したディスプレイの概略構成図で
ある。
FIG. 10 is a schematic configuration diagram of a display using the same as above.

【図11】同上を利用したディスプレイの要部説明図で
ある。
FIG. 11 is an explanatory view of a main part of a display using the same as above.

【符号の説明】[Explanation of symbols]

6 強電界ドリフト層 6a ドリフト部 6b 分離部 7 表面電極 10 電界放射型電子源 10a 電子源素子 11 絶縁性基板 13 隔壁 12a 下部電極 30 フェースプレート 6 Strong electric field drift layer 6a Drift section 6b Separation part 7 Surface electrode 10 Field emission electron source 10a Electron source element 11 Insulating substrate 13 partitions 12a lower electrode 30 face plate

フロントページの続き (72)発明者 菰田 卓哉 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 櫟原 勉 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 渡部 祥文 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 幡井 崇 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 馬場 徹 大阪府門真市大字門真1048番地松下電工株 式会社内 Fターム(参考) 5C032 AA01 CC10 5C036 EE03 EE14 EF01 EF06 EF09 EG02 EG12 EH04 EH05 EH11Continued front page    (72) Inventor Takuya Komoda             1048, Kadoma, Kadoma-shi, Osaka Matsushita Electric Works Co., Ltd.             Inside the company (72) Inventor Tsutomu Kagehara             1048, Kadoma, Kadoma-shi, Osaka Matsushita Electric Works Co., Ltd.             Inside the company (72) Inventor Yoshifumi Watanabe             1048, Kadoma, Kadoma-shi, Osaka Matsushita Electric Works Co., Ltd.             Inside the company (72) Inventor Takashi Hatai             1048, Kadoma, Kadoma-shi, Osaka Matsushita Electric Works Co., Ltd.             Inside the company (72) Inventor Toru Baba             1048, Kadoma, Kadoma-shi, Osaka Matsushita Electric Works Co., Ltd.             Inside the company F-term (reference) 5C032 AA01 CC10                 5C036 EE03 EE14 EF01 EF06 EF09                       EG02 EG12 EH04 EH05 EH11

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板と、絶縁性基板の一表面側に
形成され電子を放出する複数の電子源素子と、絶縁性基
板の一表面側において絶縁性基板に対向配置されるフェ
ースプレートとの間で電子源素子から放出される電子線
の広がりを制限する隔壁とを備えることを特徴とする電
界放射型電子源。
1. An insulating substrate, a plurality of electron source elements which are formed on one surface side of the insulating substrate and emit electrons, and a face plate which is arranged on the one surface side of the insulating substrate so as to face the insulating substrate. A field emission electron source, comprising: a partition wall that restricts the spread of an electron beam emitted from the electron source element.
【請求項2】 電子源素子は、絶縁性基板の前記一表面
側に形成された下部電極と、絶縁性基板の厚み方向にお
いて前記一表面側で下部電極に対向する表面電極と、下
部電極と表面電極との間に介在する酸化若しくは窒化若
しくは酸窒化した多孔質半導体層よりなるドリフト部と
を備え、表面電極と下部電極との間に表面電極を高電位
側として電圧を印加したときにドリフト部に作用する電
界により下部電極から注入された電子がドリフト部をド
リフトし表面電極を通して放出されることを特徴とする
請求項1記載の電界放射型電子源。
2. The electron source element includes a lower electrode formed on the one surface side of an insulating substrate, a surface electrode facing the lower electrode on the one surface side in the thickness direction of the insulating substrate, and a lower electrode. A drift portion formed of an oxidized, nitrided or oxynitrided porous semiconductor layer interposed between the surface electrode and the surface electrode, and drifts when a voltage is applied between the surface electrode and the lower electrode with the surface electrode on the high potential side. 2. The field emission electron source according to claim 1, wherein electrons injected from the lower electrode drift in the drift portion and are emitted through the surface electrode by an electric field acting on the portion.
【請求項3】 複数の電子源素子がマトリクスの格子点
に対応した位置にそれぞれ配置されるとともに、隔壁が
複数設けられ、各隔壁は絶縁性基板の厚み方向に直交す
る断面が直線状に形成されてなることを特徴とする請求
項1または請求項2記載の電界放射型電子源。
3. A plurality of electron source elements are respectively arranged at positions corresponding to lattice points of a matrix, and a plurality of partition walls are provided, and each partition wall has a linear cross section orthogonal to the thickness direction of the insulating substrate. The field emission electron source according to claim 1 or 2, wherein
【請求項4】 隔壁は、絶縁性基板の厚み方向に直交す
る断面が網目状に形成され、該網目状の網目の中に電子
源素子が1つずつ配設されてなることを特徴とする請求
項1または請求項2記載の電界放射型電子源。
4. The partition is characterized in that a cross section of the insulating substrate orthogonal to the thickness direction is formed in a mesh shape, and one electron source element is disposed in each mesh of the mesh shape. The field emission electron source according to claim 1 or 2.
【請求項5】 複数の電子源素子がマトリクスの格子点
に対応した位置にそれぞれ配置されるとともに、隔壁が
複数設けられ、各隔壁は電子線の広がりをマトリクスの
行方向において制限する部位と列方向において制限する
部位とを有することを特徴とする請求項1または請求項
2記載の電界放射型電子源。
5. A plurality of electron source elements are respectively arranged at positions corresponding to lattice points of a matrix, and a plurality of partition walls are provided, and each partition wall restricts the spread of an electron beam in the row direction of the matrix. The field emission electron source according to claim 1 or 2, wherein the field emission electron source has a portion that is restricted in a direction.
【請求項6】 複数の隔壁のうちの少なくとも1つが絶
縁性基板とフェースプレートとの間を規定距離に保つた
めのスペーサを兼ねることを特徴とする請求項3または
請求項5記載の電界放射型電子源。
6. The field emission type according to claim 3, wherein at least one of the plurality of partition walls also serves as a spacer for keeping a predetermined distance between the insulating substrate and the face plate. Electron source.
【請求項7】 隔壁は、網目状の網の部分の一部が、絶
縁性基板とフェースプレートとの間を規定距離に保つよ
うに絶縁性基板の厚み方向へ延長されてなることを特徴
とする請求項4記載の電界放射型電子源。
7. The partition wall is formed by extending a part of a mesh-shaped mesh portion in a thickness direction of the insulating substrate so as to maintain a predetermined distance between the insulating substrate and the face plate. The field emission electron source according to claim 4.
【請求項8】 隔壁は、セラミックよりなることを特徴
とする請求項1ないし請求項7のいずれかに記載の電界
放射型電子源。
8. The field emission type electron source according to claim 1, wherein the partition wall is made of ceramics.
【請求項9】 隔壁と絶縁性基板とが一体形成されてな
ることを特徴とする請求項1ないし請求項8のいずれか
に記載の電界放射型電子源。
9. The field emission electron source according to claim 1, wherein the partition wall and the insulating substrate are integrally formed.
【請求項10】 隔壁は、フェースプレートに一体形成
されてなることを特徴とする請求項1ないし請求項7の
いずれかに記載の電界放射型電子源。
10. The field emission electron source according to claim 1, wherein the partition wall is formed integrally with the face plate.
JP2001199838A 2001-06-29 2001-06-29 Field emission type electron source Pending JP2003016924A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001199838A JP2003016924A (en) 2001-06-29 2001-06-29 Field emission type electron source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001199838A JP2003016924A (en) 2001-06-29 2001-06-29 Field emission type electron source

Publications (1)

Publication Number Publication Date
JP2003016924A true JP2003016924A (en) 2003-01-17

Family

ID=19037067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001199838A Pending JP2003016924A (en) 2001-06-29 2001-06-29 Field emission type electron source

Country Status (1)

Country Link
JP (1) JP2003016924A (en)

Similar Documents

Publication Publication Date Title
CN107369702B (en) OLED display panel and manufacturing method thereof
JPH04137343A (en) Picture display device
JP3214256B2 (en) Electronic pulse emission device and display device
JP2004246317A (en) Cold cathode type flat panel display
JP2008112644A (en) Self luminous planar display device
JP2004111082A (en) Electroluminescence display device and pattern layout method therefor
JP2003016924A (en) Field emission type electron source
US20040164666A1 (en) Flat panel display device
JP4682525B2 (en) Color liquid crystal display
US20050029922A1 (en) Field emission element
US6555960B1 (en) Flat display panel
JP4209556B2 (en) Display device
JP3660831B2 (en) Thin film electron source and display device
US6693386B2 (en) Reflective edge field-emission pixel and associated display
JP2003016973A (en) Field emission type electron source
US7468577B2 (en) Electron emission display having a spacer with inner electrode inserted therein
JP2003109528A (en) Display device
JP2003197089A (en) Field emission electron source
JP2003173751A (en) Display device and its manufacturing method
KR20060122336A (en) Electron emission display device having a cooling device and the fabrication method for thereof
JPH0854837A (en) Light emitting device and display panel having it
JP2002198000A (en) Image display device
JP2002203475A (en) Electron source substrate, its manufacturing method and image display device provided with it
JP2003109527A (en) Display device
JP2006066249A (en) Image display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050502

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051011