JP4209556B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP4209556B2
JP4209556B2 JP19721999A JP19721999A JP4209556B2 JP 4209556 B2 JP4209556 B2 JP 4209556B2 JP 19721999 A JP19721999 A JP 19721999A JP 19721999 A JP19721999 A JP 19721999A JP 4209556 B2 JP4209556 B2 JP 4209556B2
Authority
JP
Japan
Prior art keywords
lower electrode
display device
electron source
insulating layer
electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19721999A
Other languages
Japanese (ja)
Other versions
JP2001023553A (en
Inventor
敏明 楠
睦三 鈴木
雅一 佐川
誠 岡井
彰利 石坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19721999A priority Critical patent/JP4209556B2/en
Publication of JP2001023553A publication Critical patent/JP2001023553A/en
Application granted granted Critical
Publication of JP4209556B2 publication Critical patent/JP4209556B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、表示装置に係わり、特に、平面型表示装置に適用して有効な技術に関する。
【0002】
【従来の技術】
平面型表示装置として、薄膜型電子源を使用するものが提案されている。
この薄膜型電子源とは、上部電極ー絶縁層ー下部電極の3層薄膜構造を基本とし、上部電極と下部電極との間に電圧を印加して、上部電極の表面から真空中に電子を放出させるものである。
例えば、金属ー絶縁体ー金属を積層したMIM(Metal-Insulator-Metal )型、金属ー絶縁体ー半導体を積層したMIS(Metal-Insulator-Semiconductor )型等が知られている。
なお、MIM型の薄膜型電子源については、例えば、特開平7−65710号に開示されている。
【0003】
図18は、薄膜型電子源の動作原理を説明するための図である。
上部電極13と下部電極11との間に、駆動電圧源20から駆動電圧を印加して、絶縁層(トンネル絶縁層)12内の電界を1〜10MV/cm程度にすると、下部電極11中のフェルミ準位近傍の電子はトンネル現象により障壁を透過し、トンネル絶縁層12、上部電極13の伝導帯へ注入されホットエレクトロンとなる。
これらのホットエレクトロンのうち、上部電極13の仕事関数(φ)以上のエネルギーを有するものは、真空18中に放出される。
ここで、上部電極13および下部電極11を複数本設け、これら複数本の上部電極13と、複数本の下部電極11とを直交させて、薄膜電子源をマトリクス状に形成すると、任意の場所から電子線を発生させることができるので、表示装置等の電子源として使用することができる。
これまで、金(Au)−酸化アルミニウム(Al2 3 )−アルミニウム(Al)構造のMIM(Metal-Insulator-Metal )構造などから電子放出が観測されている。
【0004】
【発明が解決しようとする課題】
前記したような薄膜型電子源を表示装置に適用する場合には、封着・封止プロセス時の高温プロセスに対する耐熱性が必要である。
下部電極11に耐熱性の低いアルミニウム(以下、単に、Alと称する。)を用いる場合、ヒロックやボイドの形成により電子放出部のトンネル絶縁層12が破壊されやすい。
その対策として、これまでAl合金材料の使用や、薄いAl系材料を高融点金属膜上へ積層する方法などが検討されている。
膜厚300nm程度のAl合金の下部電極11は400℃程度の耐熱性を有し、封着・封止プロセスに対応できる。
しかしながら、Al合金でも膜厚を厚くしていくと、ヒロックやボイド等を生じやすくなり耐熱性が低下してくる。
その一方で、表示装置の大型化を進めていくと配線長が長くなるため、下部電極11の膜厚を厚くしていく必要がある。
したがって、表示装置の大型化に従い、耐熱性や信頼性の確保が困難になってくるという問題点があった。
一方、薄いAl系材料の高融点金属膜上への積層は、積層膜の加工プロセスの煩雑さや、高融点金属材料がAlに比べ一般に抵抗率が高いのが欠点である。
下部電極11の膜厚の厚膜化は耐熱性のみならず、薄膜型電子源の駆動時の信頼性にも影響を与える。
下部電極11にAl系材料を用いる場合、膜厚を厚くしていくと表面凹凸が大きくなっていく。
したがって、その表面を酸化して形成するトンネル絶縁層12も凹凸が反映される。
駆動時に電圧を印加するとこの表面凹凸により局所的な電界集中が生じやすくなり、トンネル絶縁層12の破壊を誘発し信頼性が低下するという問題点があった。
【0005】
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、表示装置において、封着・封止プロセス時の高温プロセスに対する、電子源を構成する下部電極の耐熱性を確保し、表示装置の大型化を図ることが容易となる技術を提供することにある。
また、本発明の他の目的は、表示装置において、電子源を構成する下部電極の表面凹凸を少なくして信頼性を向上させることが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【0006】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
本発明では、電子源の電子放出部とは重ならない下部バス電極を設けることにより、電子源の電子放出部における、アルミニウム(Al)、またはアルミニウム(Al)を主材料とするアルミニウム(Al)合金からなる下部電極の膜厚を、表示装置の大きさに依存せずに設定できるようにしたことを特徴とする。
即ち、本発明は、一対の基板と、枠部材とを有し、前記一対の基板と枠部材とで囲まれた空間が真空雰囲気とされる表示装置であって、前記一対の基板の一方の基板は、マトリクス状に設けられ、かつ、下部電極と、上部電極と、前記下部電極と前記上部電極との間に設けられる絶縁層とを有する複数の電子源と、前記複数の電子源の中の行(または列)方向の各電子源の前記下部電極と接続される複数の下部バス電極と、前記複数の電子源の中の列(または行)方向の各電子源の前記上部電極と接続される複数の上部バス電極とを有することを特徴とする。また、本発明は、一対の基板と、枠部材とを有し、前記一対の基板と枠部材とで囲まれた空間が真空雰囲気とされる表示装置であって、前記一対の基板の一方の基板は、マトリクス状に設けられ、かつ、下部電極と、上部電極と、前記下部電極と前記上部電極との間に設けられる絶縁層とを有する複数の電子源と、前記複数の電子源の中の行(または列)方向の各電子源の前記下部電極と接続される複数の下部バス電極と、前記複数の電子源の中の列(または行)方向の各電子源の前記上部電極と接続される複数の上部バス電極で、前記列(または行)方向の各電子源の領域に突出し、かつ、前記列(または行)方向の各電子源の前記絶縁層が設けられる領域に開口部を有する複数の突出部を有するとともに、前記各突出部の前記開口部を覆うように前記列(または行)方向の各電子源の前記上部電極が設けられる複数の上部バス電極とを有することを特徴とする。
また、本発明は、前記各下部バス電極、あるいは、前記各上部バス電極が、前記各電子源の前記絶縁層が設けられる領域と重ならないように設けられることを特徴とする。
また、本発明は、前記各電子源の前記下部電極の厚さが、前記各下部バス電極の厚さより薄いことを特徴とする。
また、本発明は、前記各電子源の前記絶縁層が、前記各電子源の前記下部電極を陽極酸化して形成される絶縁層であることを特徴とする。
また、本発明は、前記各電子源の前記下部電極が、アルミニウムあるいはアルミニウムを主材料とするアルミニウム合金で構成されることを特徴とする。
また、本発明は、前記各下部バス電極が、その延長方向に直交する面で切断した断面形状が台形形状であることを特徴とする。
また、本発明は、前記各下部バス電極が、陽極酸化法よりその表面に絶縁層が形成可能な材料で構成されることを特徴とする。
【0007】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
〈本発明が適用される表示装置の基本構造〉
図1は、本発明が適用される平面型表示装置の基本構造を示す展開斜視図である。
図1に示す平面型表示装置は、その表面に、MIM型トンネルダイオード構造の薄膜型電子源アレイが形成される薄膜型電子源アレイ基板1と、ストライプ状の蛍光体が形成される蛍光表示板3とが、枠ガラス(本発明の枠部材)2により対向配置されて構成される。
なお、同図において、4は排気管である。
【0008】
図2は、図1に示す薄膜型電子源アレイ基板1の一例の概略構成を示す斜視図である。
図2、薄膜型電子源アレイ基板1は、ソーダガラス等の基板10上に形成されるX方向に延びるストライプ状の下部電極11と、下部電極11上に形成される保護絶縁層14およびトンネル絶縁層12と、保護絶縁層14およびトンネル絶縁層12上に形成され、Y方向に延びるストライプ状の上部電極バスライン(本発明の上部バス電極)15と、上部電極バスライン15上に形成される上部電極13とで構成される。
ここで、下部電極11と上部電極バスライン15とは、互いに略直交するように形成され、下部電極11と上部電極バスライン15とが重なる領域内の一部に電子放出部17が形成され、この電子放出部17はマトリクス状に形成される。この電子放出部17は、上部電極バスライン15が除去され、上部電極13がトンネル絶縁層12を介して下部電極11と対向しており、即ち、電子放出部は、MIM型トンネルダイオード構造の薄膜型電子源を構成する。
ここで、下部電極11は、例えば、ネオジム(以下、単に、Ndと称する。)を2原子量%含む厚さが300nmのアルミニウム(以下、単に、Alと称する。)で形成される。
また、例えば、保護絶縁層14およびトンネル絶縁層12は、共に、Alの陽極酸化膜(Al2 3 )で形成されるが、その厚さは、例えば、保護絶縁層14が110nm、トンネル絶縁層12が5.5nmとされる。
また、例えば、上部電極バスライン15は、厚さが150nmのAlと、厚さが45nmのモリブデン(以下、単に、Moと称する。)との多層膜で形成され、上部電極13は、厚さが1nmのイリジウム(以下、単に、Irと称する。)と、厚さが2nmの白金(以下、単に、Ptと称する。)と、厚さが3nmの金(以下、単に、Auと称する。)との多層膜で形成される。
【0009】
〈本発明の実施の形態の表示装置の特徴的構造〉
図3は、本発明の実施の形態の表示装置の薄膜型電子源アレイ基板1の薄膜型電子源1画素分の平面図および断面構造を示す断面図である。
同図に示すように、本実施の形態では、従来給電線の役割も兼ねていた下部電極11を、下部電極11と下部電極バスライン(本発明の下部バス電極)16とに分割する。
そして、下部電極バスライン16の膜厚を厚くして、表示装置の大型化に対応させるとともに、下部電極11の膜厚を、その表面に形成されるトンネル絶縁層12の膜厚が、封着・封止プロセスに対応でき、かつ、表面凹凸も十分小さい膜厚とする。
これにより、本実施の形態では、封着・封止プロセス時の高温プロセスに対する下部電極11の耐熱性を確保することができ、表示装置の大型化が容易となり、その上、下部電極11の表面凹凸を少なくできるので、表示装置の信頼性を向上させることが可能となる。
【0010】
以下、図4ないし図12を用いて、本実施の形態の表示装置の薄膜型電子源アレイ基板1の薄膜型電子源1画素分の製造方法について説明する。
先ず、ソーダガラス等の絶縁性の基板10を用意し、この基板10上に下部電極バスライン16用の金属膜を形成する。
この下部電極バスライン用の金属膜は、下部電極11への給電線バスラインとして機能する配線抵抗、封着・封止時の耐熱性を実現できる材料であれば何でもよい。
但し、表面が陽極酸化法で良質の絶縁膜が形成できる材料を用いると、後で形成する上部電極13や上部電極バスライン15との絶縁を取り易いので有利である。
この下部電極バスライン用の金属膜としては、例えば、Al、Al合金、タンタル(Ta)等が利用可能である。
本実施の形態では、下部電極バスライン用の金属膜として、前記Al−Nd合金を用いた。
この下部電極バスライン用の金属膜の膜厚は、配線抵抗に要求される仕様に合わせ任意に設定する。
本実施の形態では、下部電極バスライン用の金属膜の膜厚は2μmとした。
下部電極バスライン用の金属膜の形成後、図4に示すように、エッチングにより下部電極バスライン16を形成する。
本実施の形態では、下部電極バスライン16は単純なストライプとしたが、電子放出部17と重ならない他の形状に加工してもよい。
次に、下部電極用の金属膜を形成する。
この下部電極用の金属膜の材料としては、AlやAl合金等が使用されるが、本実施の形態では、前記したAl−Nd合金を使用した。
なお、この下部電極用の金属膜の膜厚は、封着・封止温度への耐熱性が確保できる範囲で任意に設定する。
本実施の形態では、この下部電極用の金属膜の膜厚は300nmとした。
なお、耐熱性の低い純Alを用いる場合は、この下部電極用の金属膜の膜厚は50nm程度に設定するとよい。
下部電極用の金属膜を形成した後、図5に示すように、エッチングにより下部電極11を形成する。
この場合に、下部電極バスライン16は、後で形成する電子放出部17とは重ならない位置に形成される。
なお、図5では、下部電極11は、下部電極バスライン16の側面で接触する場合を例示したが、下部電極11と下部電極バスライン16との接触をより確実にするためには、例えば、図6に示すように、下部電極バスライン16の断面形状を台形形状とし、下部電極11の一部が、下部電極バスライン16の上に形成されるようにすればよい。
さらに、下部電極11と下部電極バスライン16との接触をさらにより確実にするためには、例えば、図7、図8に示すように、下部電極11の一部が、下部電極バスライン16を覆うように形成し、下部電極11が、下部電極バスライン16の側面のみならず上面にも接触するようにすればよい。
なお、図7は、下部電極バスライン16の断面形状が直方体形状の場合を、また、図8は、下部電極バスライン16の断面形状が台形形状の場合を図示しており、さらに、この図7、図8は、ともに下部電極バスライン16を覆う下部電極11の一部が、下部電極バスライン16の端でパターンニングされた場合を図示している。
次に、図9に示すように、下部電極11上の電子放出部17となる部分をレジスト膜21でマスクし、化成液中で下部電極11および下部電極バスライン16とを陽極として、下部電極11の電子放出部17以外の部分と下部電極バスライン16を選択的に厚く陽極酸化して保護絶縁層14を形成する。
化成電圧を80Vとすれば、約109nmの保護絶縁層14が形成される。
なお、下部電極バスライン16の材料が、陽極酸化法で表面に絶縁膜が形成できる材料でない場合には、下部電極バスライン16上に、厚い絶縁膜を堆積する。
この保護絶縁層14は、電子放出部17を制限するとともに下部電極11のエッジに電界が集中するのを防止する役目を果たす。
さらに、下部電極バスライン16と、後で形成する上部電極13や上部電極バスライン15とを絶縁する。
次に、図10に示すように、保護絶縁層14の陽極酸化終了後、レジスト膜21を除去し、再度下部電極11を陽極とし、電子放出部17を陽極酸化してトンネル絶縁層12を形成する。
化成電圧を6Vとすれば、約10nmのトンネル絶縁層12が形成される。
次に、図11に示すように、上部電極バスライン用の金属膜を形成し、エッチングにより上部電極バスライン15を形成する。
なお、本実施の形態では、上部電極バスライン15は単純なストライプ構造としたが、図12に示すように、上部電極バスライン15に下部電極11上まで突出する突出部を設け、かつ、電子放出部17の周囲を囲むように当該突出部の電子放出部17の領域に開口部を設けるようにしてもよい。
最後に、上部電極用金属膜をスパッタリング法で形成し、エッチングまたはリフトオフ法により、上部電極バスライン15および電子放出部17上に、上部電極13を形成する。
【0011】
このように、本実施の形態では、従来給電線の役割も兼ねていた下部電極11を、下部電極11と下部電極バスライン16とに分割することにより、電子放出部17が形成される下部電極11の膜厚は、封着等の高温プロセスでの耐熱性が確保でき、表面凹凸も十分小さい任意の膜厚に設定することが可能である。
一方、下部電極バスライン16は厚い保護絶縁層14で被覆できるため、表示装置の大きさに合わせて、下部電極バスライン16の膜厚を厚くしても、封着プロセス等での絶縁不良は生じない。
したがって、薄膜型電子源を用いた大型の表示装置を作成することができる。
【0012】
〈本発明の実施の形態の表示装置の薄膜型電子源アレイ基板1の構成〉
本実施の形態の薄膜型電子源アレイ基板1は、前記説明した手順にしたがって、基板10上に、薄膜型電子源がマトリクス状に形成されて構成される。
図13は、本発明の実施の形態の表示装置の薄膜型電子源アレイ基板1の概略構成を示す模式図である。
なお、図13では、3本の下部電極バスライン16と4本の上部電極バスライン15からなる(3×4)ドットの薄膜型電子源マトリクスを図示しているが、実際には、表示ドット数に対応した数の薄膜型電子源マトリクスを形成する。
【0013】
〈本発明の実施の形態の表示装置の蛍光表示板3の構成〉
図14は、本発明の実施の形態の表示装置の蛍光表示板3の概略構成を示す模式図である。
本実施の形態の蛍光表示板3は、ソーダガラス等の基板110に形成されるブラックマトリクス120と、このブラックマトリクス120の溝内に形成される赤(R)・緑(G)・青(B)の蛍光体(111〜113)と、これらの上に形成されるメタルバック膜114とで構成される。
以下、本実施の形態の蛍光表示板3の作成方法について説明する。
まず、表示装置のコントラストを上げる目的で、基板110上に、ブラックマトリクス120を形成する。
ブラックマトリクス120は、PVA(ポリビニルアルコール;以下、単に、PVAと称する。)と重クロム酸アンモニウムとを混合した溶液を基板110に塗布し、ブラックマトリクス120を形成したい部分以外に紫外線を照射して感光させた後、未感光部分を除去し、そこに黒鉛粉末を溶かした溶液を塗布し、PVAをリフトオフすることにより形成する。
次に、以下の方法により赤色蛍光体111を形成する。
赤色蛍光体粒子にPVAと重クロム酸アンモニウムとを混合した水溶液を基板110上に塗布した後、蛍光体を形成する部分に紫外線を照射して感光させた後、未感光部分を流水で除去する。
このようにして、赤色蛍光体111をパターン化する。
なお、蛍光体パターンは、図14に示すストライプ状のパターンであるが、このストライプパターンは一例であって、それ以外にも、ディスプレイの設計に応じて、例えば、近接する4ドットで一画素を構成させた「RGBG」パターンでももちろん構わない。
また、赤色蛍光体111の膜厚は1.4〜2層程度になるようにする。
同様の方法により、緑色蛍光体112と青色蛍光体113を形成する。
ここで、蛍光体として、例えば、赤色蛍光体111はY2 2 S:Eu(P22−R)、緑色蛍光体112はZn2 SiO4 :Mn、青色蛍光体113はZnS:Ag(P22−B)を用いた。
次いで、ニトロセルロースなどの膜でフィルミングした後、基板110全体にアルミニウム(Al)を、膜厚50〜300nm程度蒸着してメタルバック膜114とする。
このメタルバック膜114が、加速電極として働く。
その後、基板110を大気中400℃程度に加熱してフィルミング膜やPVAなどの有機物を加熱分解する。
このようにして、蛍光表示板3が完成する。
【0014】
〈本発明の実施の形態の表示装置の全体構成〉
図15は、本発明の実施の形態の表示装置の概略全体構成を示す模式図である。
図15に示すように、前記手順により製作された薄膜型電子源アレイ基板1と蛍光表示板3とを、スペーサ30を介して、周囲をフリットガラス115を用いて封着する。
薄膜型電子源アレイ基板1と蛍光表示板3との間の距離は、1〜3mm程度になるようにスペーサ30の高さを設定する。
なお、図15では、赤(R)・緑(G)・青(B)に発光するドット毎、即ち、下部電極3列ずつにスペーサ30の支柱を設けているが、機械強度が耐える範囲で、支柱の数(密度)を減らしても構わない。
ここで、スペーサ30は、厚さ1〜3mm程度のガラスやセラミックスなどの絶縁板に、例えば、サンドブラスト法などで所望の形状の穴を加工して形成する。
封着したパネルは、10~7Torr程度の真空に排気して、封止する。
このようにして、本実施の形態の薄膜電子源アレイを表示装置が完成する。
本実施の形態の表示装置では、薄膜型電子源アレイ基板1と蛍光表示板3との間の距離が、1〜3mm程度と長いので、メタルバック膜114に印加する加速電圧を3〜6KVと高電圧にできる。
したがって、前記したように、蛍光体には、陰極線管(CRT)用の蛍光体を使用することができる。
【0015】
図16は、本実施の形態の表示装置に、駆動回路を接続した状態を示す模式図である。
下部電極バスライン16は下部電極駆動回路40で駆動され、上部電極バスライン15は上部電極駆動回路50で駆動される。
メタルバック膜114には、加速電圧源60から3〜6KV程度の加速電圧を常時印加する。
【0016】
図17は、図16に示す各駆動回路から出力される駆動電圧の波形の一例を示すタイミングチャートである。
ここで、m番目の下部電極バスライン16をKm、n番目の上部電極バスライン15をCn、m番目の下部電極バスライン16と、n番目の上部電極バスライン15との交点を(m、n)で表すことにする。
時刻t0ではいずれの電極も駆動電圧がゼロであるので電子は放出されず、したがって、蛍光体は発光しない。
時刻t1において、K1の下部電極バスライン16に、下部電極駆動回路40から(−V1)なる駆動電圧を、(C1,C2)の上部電極バスライン15に、上部電極駆動回路50から(+V2)なる駆動電圧を印加する。
交点(1,1)、(1,2)の下部電極11と上部電極13との間には(V1+V2)なる電圧が印加されるので、(V1+V2)の電圧を電子放出開始電圧以上に設定しておけば、この2つの交点の薄膜型電子源からは電子が真空中に放出される。
放出された電子はメタルバック膜114に印加される加速電圧源60からの加速電圧により加速された後、蛍光体(111〜113)に入射し、発光させる。時刻t2において、K2の下部電極バスライン16に、下部電極駆動回路40から(−V1)なる駆動電圧を印加し、C1の上部電極バスライン15に、上部電極駆動回路50から(+V2)なる駆動電圧を印加すると、同様に交点(2、1)が点灯する。
このようにして、上部電極バスライン15に印加する信号を変えることにより所望の画像または情報を表示することができる。
また、上部電極バスライン15に印加する駆動電圧(+V2)の大きさを適宜変えることにより、階調のある画像を表示することができる。
なお、トンネル絶縁層12中に蓄積される電荷を開放するための反転電圧の印加は、ここでは下部電極バスライン16の全てに、下部電極駆動回路40から(−V1)の駆動電圧を印加した後、全下部電極バスライン16に下部電極駆動回路40から(+V3)の駆動電圧を、全上部電極バスライン15に、上部電極駆動回路50から(−V3’)の駆動電圧を印加することにより行った。
この場合に、(V3+V3’)の電圧が、(V1+V2)の電圧と同程度になるようにする。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0017】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
(1)本発明によれば、下部バス電極の膜厚を厚くするとともに、下部電極の膜厚を最適な膜厚に設定できるので、封着・封止プロセス時の高温プロセスに対する、電子源を構成する下部電極の耐熱性を確保することができ、表示装置の大型化が容易となる。
(2)本発明によれば、電子源を構成する下部電極の表面凹凸を少なくできるので、表示装置の信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図1】本発明が適用される平面型表示装置の基本構造を示す展開斜視図である。
【図2】図1に示す薄膜型電子源アレイ基板の一例の概略構成を示す斜視図である。
【図3】本発明の実施の形態の表示装置の薄膜型電子源アレイ基板の薄膜型電子源1画素分の平面図および断面構造を示す断面図である。
【図4】本発明の実施の形態の薄膜型電子源アレイ基板の薄膜型電子源の製造方法を説明するための図である。
【図5】本発明の実施の形態の薄膜型電子源アレイ基板の薄膜型電子源の製造方法を説明するための図である。
【図6】本発明の実施の形態の下部電極の他の例を説明するための図である。
【図7】本発明の実施の形態の下部電極の他の例を説明するための図である。
【図8】本発明の実施の形態の下部電極の他の例を説明するための図である。
【図9】本発明の実施の形態の薄膜型電子源アレイ基板の薄膜型電子源の製造方法を説明するための図である。
【図10】本発明の実施の形態の薄膜型電子源アレイ基板の薄膜型電子源の製造方法を説明するための図である。
【図11】本発明の実施の形態の薄膜型電子源アレイ基板の薄膜型電子源の製造方法を説明するための図である。
【図12】本発明の実施の形態の薄膜型電子源アレイ基板の薄膜型電子源の製造方法を説明するための図である。
【図13】本発明の実施の形態の表示装置の薄膜型電子源アレイ基板の概略構成を示す模式図である。
【図14】本発明の実施の形態の表示装置の蛍光表示板の概略構成を示す模式図である。
【図15】本発明の実施の形態の表示装置の概略全体構成を示す模式図である。
【図16】本発明の実施の形態の表示装置に、駆動回路を接続した状態を示す模式図である。
【図17】図16に示す各駆動回路から出力される駆動電圧の波形の一例を示すタイミングチャートである。
【図18】薄膜型電子源の動作原理を説明するための図である。
【符号の説明】
1…薄膜型電子源アレイ基板、2…枠ガラス、3…蛍光表示板、4…排気管、10,110…基板、11…下部電極、12…トンネル絶縁層、13…上部電極、14…保護絶縁層、15…上部電極バスライン、16…下部電極バスライン、17…電子放出部、18…真空、20…駆動電圧源、21…レジスト膜、30…スペーサ、40…下部電極駆動回路、50…上部電極駆動回路、60…加速電圧源、111…赤色蛍光体、112…緑色蛍光体、113…青色蛍光体、114…メタルバック膜、115…フリットガラス、120…ブラックマトリクス。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a display device, and more particularly to a technique effective when applied to a flat display device.
[0002]
[Prior art]
As a flat display device, one using a thin film electron source has been proposed.
This thin film type electron source is basically a three-layer thin film structure consisting of an upper electrode, an insulating layer, and a lower electrode. A voltage is applied between the upper electrode and the lower electrode, and electrons are transferred from the surface of the upper electrode into the vacuum. It is what is released.
For example, an MIM (Metal-Insulator-Metal) type in which a metal-insulator-metal is laminated, an MIS (Metal-Insulator-Semiconductor) type in which a metal-insulator-semiconductor is laminated, and the like are known.
An MIM type thin film electron source is disclosed in, for example, Japanese Patent Laid-Open No. 7-65710.
[0003]
FIG. 18 is a diagram for explaining the operating principle of the thin-film electron source.
When a drive voltage is applied from the drive voltage source 20 between the upper electrode 13 and the lower electrode 11 so that the electric field in the insulating layer (tunnel insulating layer) 12 is about 1 to 10 MV / cm, Electrons near the Fermi level pass through the barrier due to the tunnel phenomenon, and are injected into the conduction band of the tunnel insulating layer 12 and the upper electrode 13 to become hot electrons.
Among these hot electrons, those having energy higher than the work function (φ) of the upper electrode 13 are released into the vacuum 18.
Here, when a plurality of upper electrodes 13 and a plurality of lower electrodes 11 are provided, and the plurality of upper electrodes 13 and the plurality of lower electrodes 11 are orthogonal to each other, and the thin film electron source is formed in a matrix shape, from any place Since an electron beam can be generated, it can be used as an electron source for a display device or the like.
Until now, gold (Au)-aluminum oxide (Al 2 O Three ) -Electron emission is observed from an MIM (Metal-Insulator-Metal) structure having an aluminum (Al) structure.
[0004]
[Problems to be solved by the invention]
When the thin film type electron source as described above is applied to a display device, heat resistance to a high temperature process during the sealing / sealing process is required.
When aluminum having low heat resistance (hereinafter simply referred to as “Al”) is used for the lower electrode 11, the tunnel insulating layer 12 in the electron emission portion is easily broken due to the formation of hillocks and voids.
As countermeasures, the use of an Al alloy material and a method of laminating a thin Al-based material on a refractory metal film have been studied so far.
The lower electrode 11 made of an Al alloy having a thickness of about 300 nm has a heat resistance of about 400 ° C., and can cope with a sealing / sealing process.
However, as the thickness of the Al alloy is increased, hillocks and voids are likely to be generated and the heat resistance is lowered.
On the other hand, as the display device is increased in size, the wiring length becomes longer. Therefore, it is necessary to increase the thickness of the lower electrode 11.
Therefore, there is a problem that it becomes difficult to ensure heat resistance and reliability as the display device becomes larger.
On the other hand, the lamination of a thin Al-based material on a refractory metal film has disadvantages that the process of processing the laminated film is complicated and that the refractory metal material generally has a higher resistivity than Al.
Increasing the thickness of the lower electrode 11 affects not only heat resistance but also reliability when driving the thin film electron source.
When an Al-based material is used for the lower electrode 11, the surface unevenness increases as the film thickness increases.
Accordingly, the tunnel insulating layer 12 formed by oxidizing the surface also reflects the unevenness.
When a voltage is applied at the time of driving, local electric field concentration is likely to occur due to the surface unevenness, and there is a problem that the reliability of the tunnel insulating layer 12 is broken and the reliability is lowered.
[0005]
The present invention has been made to solve the above-described problems of the prior art, and an object of the present invention is to provide a lower electrode constituting an electron source for a high-temperature process in a sealing / sealing process in a display device. It is an object of the present invention to provide a technique that can ensure the heat resistance of the display device and facilitate the enlargement of the display device.
Another object of the present invention is to provide a technique capable of improving reliability by reducing surface irregularities of a lower electrode constituting an electron source in a display device.
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
[0006]
[Means for Solving the Problems]
Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
In the present invention, by providing a lower bus electrode that does not overlap with the electron emission portion of the electron source, aluminum (Al) or an aluminum (Al) alloy mainly composed of aluminum (Al) in the electron emission portion of the electron source The film thickness of the lower electrode made of can be set without depending on the size of the display device.
That is, the present invention is a display device that includes a pair of substrates and a frame member, and a space surrounded by the pair of substrates and the frame member is a vacuum atmosphere, and includes one of the pair of substrates. The substrate is provided in a matrix and includes a plurality of electron sources having a lower electrode, an upper electrode, and an insulating layer provided between the lower electrode and the upper electrode, and the plurality of electron sources. A plurality of lower bus electrodes connected to the lower electrode of each electron source in the row (or column) direction, and the upper electrode of each electron source in the column (or row) direction of the plurality of electron sources. And a plurality of upper bus electrodes. The present invention is also a display device having a pair of substrates and a frame member, wherein a space surrounded by the pair of substrates and the frame member is a vacuum atmosphere, The substrate is provided in a matrix and includes a plurality of electron sources having a lower electrode, an upper electrode, and an insulating layer provided between the lower electrode and the upper electrode, and the plurality of electron sources. A plurality of lower bus electrodes connected to the lower electrode of each electron source in the row (or column) direction, and the upper electrode of each electron source in the column (or row) direction of the plurality of electron sources. A plurality of upper bus electrodes that project into the region of each electron source in the column (or row) direction and have an opening in the region in which the insulating layer of each electron source in the column (or row) direction is provided A plurality of protrusions and covering the openings of the protrusions. And having a plurality of upper bus electrode to which the upper electrode of each electron source of the column (or row) direction is provided so as.
Further, the present invention is characterized in that each of the lower bus electrodes or each of the upper bus electrodes is provided so as not to overlap with a region where the insulating layer of each electron source is provided.
Further, the present invention is characterized in that the thickness of the lower electrode of each electron source is smaller than the thickness of each lower bus electrode.
Further, the present invention is characterized in that the insulating layer of each electron source is an insulating layer formed by anodizing the lower electrode of each electron source.
In the invention, it is preferable that the lower electrode of each electron source is made of aluminum or an aluminum alloy mainly composed of aluminum.
The present invention is characterized in that each of the lower bus electrodes has a trapezoidal cross-sectional shape cut along a plane orthogonal to the extending direction thereof.
Further, the present invention is characterized in that each of the lower bus electrodes is made of a material capable of forming an insulating layer on the surface thereof by an anodic oxidation method.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
<Basic structure of display device to which the present invention is applied>
FIG. 1 is an exploded perspective view showing a basic structure of a flat display device to which the present invention is applied.
The flat display device shown in FIG. 1 has a thin film type electron source array substrate 1 on which a thin film type electron source array having an MIM type tunnel diode structure is formed and a fluorescent display plate on which striped phosphors are formed. 3 are arranged opposite to each other by a frame glass (frame member of the present invention) 2.
In the figure, 4 is an exhaust pipe.
[0008]
FIG. 2 is a perspective view showing a schematic configuration of an example of the thin film electron source array substrate 1 shown in FIG.
2, a thin film type electron source array substrate 1 includes a striped lower electrode 11 extending in the X direction formed on a substrate 10 such as soda glass, a protective insulating layer 14 formed on the lower electrode 11, and tunnel insulation. The layer 12 is formed on the protective insulating layer 14 and the tunnel insulating layer 12, and is formed on the striped upper electrode bus line 15 (upper bus electrode of the present invention) 15 extending in the Y direction and the upper electrode bus line 15. The upper electrode 13 is constituted.
Here, the lower electrode 11 and the upper electrode bus line 15 are formed so as to be substantially orthogonal to each other, and an electron emission portion 17 is formed in a part of a region where the lower electrode 11 and the upper electrode bus line 15 overlap, The electron emission portions 17 are formed in a matrix. In this electron emission portion 17, the upper electrode bus line 15 is removed, and the upper electrode 13 is opposed to the lower electrode 11 with the tunnel insulating layer 12 interposed therebetween. That is, the electron emission portion is a thin film having an MIM type tunnel diode structure. Construct a type electron source.
Here, the lower electrode 11 is formed of, for example, aluminum having a thickness of 300 nm and containing 2 atomic% of neodymium (hereinafter simply referred to as Nd) (hereinafter simply referred to as Al).
Further, for example, the protective insulating layer 14 and the tunnel insulating layer 12 are both made of an anodic oxide film (Al 2 O Three The protective insulating layer 14 has a thickness of 110 nm, and the tunnel insulating layer 12 has a thickness of 5.5 nm.
For example, the upper electrode bus line 15 is formed of a multilayer film of Al having a thickness of 150 nm and molybdenum having a thickness of 45 nm (hereinafter simply referred to as Mo), and the upper electrode 13 has a thickness of Iridium having a thickness of 1 nm (hereinafter simply referred to as Ir), platinum having a thickness of 2 nm (hereinafter simply referred to as Pt), and gold having a thickness of 3 nm (hereinafter simply referred to as Au). And a multilayer film.
[0009]
<Characteristic Structure of Display Device of Embodiment of the Present Invention>
FIG. 3 is a cross-sectional view showing a plan view and a cross-sectional structure of one pixel of the thin film type electron source of the thin film type electron source array substrate 1 of the display device according to the embodiment of the present invention.
As shown in the figure, in the present embodiment, the lower electrode 11 that also serves as a conventional feeder line is divided into a lower electrode 11 and a lower electrode bus line (lower bus electrode of the present invention) 16.
Then, the thickness of the lower electrode bus line 16 is increased to cope with an increase in the size of the display device, and the thickness of the lower electrode 11 is equal to the thickness of the tunnel insulating layer 12 formed on the surface thereof. -The film thickness should be sufficient for the sealing process and with sufficiently small surface irregularities.
Thereby, in this Embodiment, the heat resistance of the lower electrode 11 with respect to the high temperature process at the time of a sealing and sealing process can be ensured, the enlargement of a display apparatus becomes easy, and also the surface of the lower electrode 11 Since the unevenness can be reduced, the reliability of the display device can be improved.
[0010]
Hereinafter, a manufacturing method for one pixel of the thin film type electron source of the thin film type electron source array substrate 1 of the display device of the present embodiment will be described with reference to FIGS.
First, an insulating substrate 10 such as soda glass is prepared, and a metal film for the lower electrode bus line 16 is formed on the substrate 10.
The metal film for the lower electrode bus line may be any material as long as it can realize wiring resistance that functions as a feeder line bus line to the lower electrode 11 and heat resistance during sealing and sealing.
However, it is advantageous to use a material whose surface can form a good-quality insulating film by anodic oxidation because it is easy to insulate from the upper electrode 13 and the upper electrode bus line 15 to be formed later.
As the metal film for the lower electrode bus line, for example, Al, Al alloy, tantalum (Ta), or the like can be used.
In the present embodiment, the Al—Nd alloy is used as the metal film for the lower electrode bus line.
The thickness of the metal film for the lower electrode bus line is arbitrarily set according to the specifications required for the wiring resistance.
In the present embodiment, the thickness of the metal film for the lower electrode bus line is 2 μm.
After the formation of the metal film for the lower electrode bus line, as shown in FIG. 4, the lower electrode bus line 16 is formed by etching.
In the present embodiment, the lower electrode bus line 16 is a simple stripe, but may be processed into another shape that does not overlap the electron emission portion 17.
Next, a metal film for the lower electrode is formed.
As the material of the metal film for the lower electrode, Al, an Al alloy, or the like is used. In the present embodiment, the Al—Nd alloy described above is used.
The thickness of the metal film for the lower electrode is arbitrarily set within a range in which heat resistance to the sealing / sealing temperature can be secured.
In the present embodiment, the thickness of the metal film for the lower electrode is 300 nm.
When pure Al with low heat resistance is used, the thickness of the metal film for the lower electrode is preferably set to about 50 nm.
After forming the metal film for the lower electrode, as shown in FIG. 5, the lower electrode 11 is formed by etching.
In this case, the lower electrode bus line 16 is formed at a position that does not overlap with the electron emission portion 17 to be formed later.
5 illustrates the case where the lower electrode 11 is in contact with the side surface of the lower electrode bus line 16, but in order to make the contact between the lower electrode 11 and the lower electrode bus line 16 more reliable, for example, As shown in FIG. 6, the lower electrode bus line 16 may have a trapezoidal cross section so that a part of the lower electrode 11 is formed on the lower electrode bus line 16.
Furthermore, in order to further ensure the contact between the lower electrode 11 and the lower electrode bus line 16, for example, as shown in FIGS. 7 and 8, a part of the lower electrode 11 may connect the lower electrode bus line 16. The lower electrode 11 may be formed so as to cover the upper surface as well as the side surface of the lower electrode bus line 16.
7 shows the case where the cross-sectional shape of the lower electrode bus line 16 is a rectangular parallelepiped shape, and FIG. 8 shows the case where the cross-sectional shape of the lower electrode bus line 16 is a trapezoidal shape. 7 and 8 both show a case where a part of the lower electrode 11 covering the lower electrode bus line 16 is patterned at the end of the lower electrode bus line 16.
Next, as shown in FIG. 9, a portion that becomes the electron emission portion 17 on the lower electrode 11 is masked with a resist film 21, and the lower electrode 11 and the lower electrode bus line 16 are used as anodes in the chemical conversion solution. The protective insulating layer 14 is formed by selectively anodizing the portion other than the electron emission portion 17 and the lower electrode bus line 16 selectively and thickly.
If the formation voltage is 80 V, the protective insulating layer 14 of about 109 nm is formed.
If the material of the lower electrode bus line 16 is not a material that can form an insulating film on the surface by anodic oxidation, a thick insulating film is deposited on the lower electrode bus line 16.
The protective insulating layer 14 serves to limit the electron emission portion 17 and prevent the electric field from concentrating on the edge of the lower electrode 11.
Further, the lower electrode bus line 16 is insulated from the upper electrode 13 and the upper electrode bus line 15 to be formed later.
Next, as shown in FIG. 10, after the anodic oxidation of the protective insulating layer 14, the resist film 21 is removed, and the lower electrode 11 is used as an anode again, and the electron emission portion 17 is anodized to form the tunnel insulating layer 12. To do.
If the formation voltage is 6 V, a tunnel insulating layer 12 of about 10 nm is formed.
Next, as shown in FIG. 11, a metal film for the upper electrode bus line is formed, and the upper electrode bus line 15 is formed by etching.
In this embodiment, the upper electrode bus line 15 has a simple stripe structure. However, as shown in FIG. 12, the upper electrode bus line 15 is provided with a protruding portion that protrudes up to the lower electrode 11, and an electron You may make it provide an opening part in the area | region of the electron emission part 17 of the said protrusion so that the circumference | surroundings of the emission part 17 may be enclosed.
Finally, an upper electrode metal film is formed by sputtering, and the upper electrode 13 is formed on the upper electrode bus line 15 and the electron emission portion 17 by etching or lift-off.
[0011]
As described above, in the present embodiment, the lower electrode 11 that has also served as a conventional feeder line is divided into the lower electrode 11 and the lower electrode bus line 16, thereby forming the lower electrode in which the electron emission portion 17 is formed. The film thickness of 11 can be set to an arbitrary film thickness that can secure heat resistance in a high-temperature process such as sealing and has sufficiently small surface irregularities.
On the other hand, since the lower electrode bus line 16 can be covered with a thick protective insulating layer 14, even if the film thickness of the lower electrode bus line 16 is increased in accordance with the size of the display device, insulation failure in the sealing process or the like is not caused. Does not occur.
Therefore, a large display device using a thin film electron source can be produced.
[0012]
<Configuration of Thin-Film Electron Source Array Substrate 1 of Display Device of Embodiment of the Present Invention>
The thin film type electron source array substrate 1 of the present embodiment is configured by forming thin film type electron sources in a matrix on the substrate 10 in accordance with the procedure described above.
FIG. 13 is a schematic diagram showing a schematic configuration of the thin-film electron source array substrate 1 of the display device according to the embodiment of the present invention.
In FIG. 13, a (3 × 4) dot thin film type electron source matrix including three lower electrode bus lines 16 and four upper electrode bus lines 15 is shown. The number of thin film type electron source matrices corresponding to the number is formed.
[0013]
<Configuration of Fluorescent Display Plate 3 of Display Device of Embodiment of the Present Invention>
FIG. 14 is a schematic diagram showing a schematic configuration of the fluorescent display plate 3 of the display device according to the embodiment of the present invention.
The fluorescent display panel 3 of the present embodiment includes a black matrix 120 formed on a substrate 110 such as soda glass, and red (R), green (G), and blue (B) formed in a groove of the black matrix 120. ) Phosphors (111 to 113) and a metal back film 114 formed thereon.
Hereinafter, a method for producing the fluorescent display plate 3 of the present embodiment will be described.
First, the black matrix 120 is formed on the substrate 110 for the purpose of increasing the contrast of the display device.
The black matrix 120 is formed by applying a mixed solution of PVA (polyvinyl alcohol; hereinafter, simply referred to as PVA) and ammonium dichromate to the substrate 110 and irradiating the portion other than the portion where the black matrix 120 is to be formed with ultraviolet rays. After exposure, the unexposed portion is removed, a solution in which graphite powder is dissolved is applied thereto, and the PVA is lifted off.
Next, the red phosphor 111 is formed by the following method.
After an aqueous solution in which PVA and ammonium dichromate are mixed with red phosphor particles is applied onto the substrate 110, the phosphor-forming portion is exposed to ultraviolet rays to be exposed, and then the unexposed portion is removed with running water. .
In this way, the red phosphor 111 is patterned.
The phosphor pattern is a stripe pattern shown in FIG. 14, but this stripe pattern is an example. In addition to this, depending on the design of the display, for example, one pixel is formed by four adjacent dots. Of course, the configured “RGBG” pattern is also acceptable.
The red phosphor 111 has a thickness of about 1.4 to 2 layers.
A green phosphor 112 and a blue phosphor 113 are formed by the same method.
Here, as the phosphor, for example, the red phosphor 111 is Y 2 O 2 S: Eu (P22-R), green phosphor 112 is Zn 2 SiO Four : Mn, blue phosphor 113 was ZnS: Ag (P22-B).
Next, after filming with a film such as nitrocellulose, aluminum (Al) is deposited on the entire substrate 110 to a thickness of about 50 to 300 nm to form a metal back film 114.
This metal back film 114 serves as an acceleration electrode.
Thereafter, the substrate 110 is heated to about 400 ° C. in the atmosphere to thermally decompose organic substances such as a filming film and PVA.
In this way, the fluorescent display panel 3 is completed.
[0014]
<Overall Configuration of Display Device of Embodiment of Present Invention>
FIG. 15 is a schematic diagram showing a schematic overall configuration of a display device according to an embodiment of the present invention.
As shown in FIG. 15, the thin-film electron source array substrate 1 and the fluorescent display plate 3 manufactured by the above procedure are sealed with a frit glass 115 through spacers 30.
The height of the spacer 30 is set so that the distance between the thin film type electron source array substrate 1 and the fluorescent display plate 3 is about 1 to 3 mm.
In FIG. 15, the column of the spacer 30 is provided for each dot emitting light in red (R), green (G), and blue (B), that is, every three rows of the lower electrode. The number (density) of the support columns may be reduced.
Here, the spacer 30 is formed by processing a hole having a desired shape on an insulating plate such as glass or ceramic having a thickness of about 1 to 3 mm, for example, by a sandblast method.
Sealed panels are 10 ~ 7 Evacuate to about Torr and seal.
In this way, a display device is completed for the thin film electron source array of the present embodiment.
In the display device of the present embodiment, the distance between the thin-film electron source array substrate 1 and the fluorescent display plate 3 is as long as about 1 to 3 mm, so the acceleration voltage applied to the metal back film 114 is 3 to 6 KV. Can be high voltage.
Therefore, as described above, a phosphor for a cathode ray tube (CRT) can be used as the phosphor.
[0015]
FIG. 16 is a schematic diagram illustrating a state in which a drive circuit is connected to the display device of the present embodiment.
The lower electrode bus line 16 is driven by the lower electrode drive circuit 40, and the upper electrode bus line 15 is driven by the upper electrode drive circuit 50.
An acceleration voltage of about 3 to 6 KV is constantly applied to the metal back film 114 from the acceleration voltage source 60.
[0016]
FIG. 17 is a timing chart showing an example of the waveform of the drive voltage output from each drive circuit shown in FIG.
Here, the mth lower electrode bus line 16 is Km, the nth upper electrode busline 15 is Cn, and the intersection of the mth lower electrode busline 16 and the nth upper electrode busline 15 is (m, n).
At time t0, since no driving voltage is applied to any electrode, no electrons are emitted, and the phosphor does not emit light.
At time t1, the driving voltage (−V1) from the lower electrode driving circuit 40 is applied to the lower electrode bus line 16 of K1, and the upper electrode driving circuit 50 is applied (+ V2) to the upper electrode bus line 15 of (C1, C2). A driving voltage is applied.
Since a voltage of (V1 + V2) is applied between the lower electrode 11 and the upper electrode 13 at the intersections (1, 1) and (1, 2), the voltage of (V1 + V2) is set to be equal to or higher than the electron emission start voltage. If so, electrons are emitted from the thin-film electron source at these two intersections into the vacuum.
The emitted electrons are accelerated by the acceleration voltage from the acceleration voltage source 60 applied to the metal back film 114, and then enter the phosphors (111 to 113) to emit light. At time t2, a drive voltage (−V1) from the lower electrode drive circuit 40 is applied to the lower electrode bus line 16 of K2, and a drive (+ V2) from the upper electrode drive circuit 50 is applied to the upper electrode bus line 15 of C1. When a voltage is applied, the intersection (2, 1) is similarly turned on.
In this manner, a desired image or information can be displayed by changing a signal applied to the upper electrode bus line 15.
In addition, an image with gradation can be displayed by appropriately changing the magnitude of the drive voltage (+ V2) applied to the upper electrode bus line 15.
In addition, the inversion voltage for releasing the electric charge accumulated in the tunnel insulating layer 12 is applied with the drive voltage of (−V1) from the lower electrode drive circuit 40 to all the lower electrode bus lines 16 here. Thereafter, the drive voltage of (+ V3) from the lower electrode drive circuit 40 is applied to all the lower electrode bus lines 16 and the drive voltage of (−V3 ′) is applied to all the upper electrode bus lines 15 from the upper electrode drive circuit 50. went.
In this case, the voltage of (V3 + V3 ′) is set to be approximately the same as the voltage of (V1 + V2).
Although the invention made by the present inventor has been specifically described based on the above-described embodiment, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention. Of course.
[0017]
【The invention's effect】
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
(1) According to the present invention, since the thickness of the lower bus electrode can be increased and the thickness of the lower electrode can be set to an optimum thickness, an electron source for a high temperature process during the sealing / sealing process can be provided. The heat resistance of the lower electrode which comprises can be ensured, and the enlargement of a display apparatus becomes easy.
(2) According to the present invention, since the surface unevenness of the lower electrode constituting the electron source can be reduced, the reliability of the display device can be improved.
[Brief description of the drawings]
FIG. 1 is an exploded perspective view showing a basic structure of a flat display device to which the present invention is applied.
2 is a perspective view showing a schematic configuration of an example of a thin film type electron source array substrate shown in FIG. 1. FIG.
FIGS. 3A and 3B are a plan view and a cross-sectional view showing a cross-sectional structure of one pixel of a thin film electron source of a thin film electron source array substrate of a display device according to an embodiment of the present invention. FIGS.
FIG. 4 is a diagram for explaining a method of manufacturing a thin film type electron source of the thin film type electron source array substrate according to the embodiment of the present invention.
FIG. 5 is a diagram for explaining a method of manufacturing a thin film type electron source of the thin film type electron source array substrate according to the embodiment of the present invention.
FIG. 6 is a diagram for explaining another example of the lower electrode according to the embodiment of the present invention.
FIG. 7 is a diagram for explaining another example of the lower electrode according to the embodiment of the present invention.
FIG. 8 is a diagram for explaining another example of the lower electrode according to the embodiment of the present invention.
FIG. 9 is a diagram for explaining a method of manufacturing a thin film type electron source of the thin film type electron source array substrate according to the embodiment of the present invention.
FIG. 10 is a diagram for explaining a method of manufacturing a thin film type electron source of the thin film type electron source array substrate according to the embodiment of the present invention.
FIG. 11 is a diagram for explaining a method of manufacturing a thin film type electron source of the thin film type electron source array substrate according to the embodiment of the present invention.
FIG. 12 is a diagram for explaining a method of manufacturing a thin film type electron source of the thin film type electron source array substrate according to the embodiment of the present invention.
FIG. 13 is a schematic diagram showing a schematic configuration of a thin film type electron source array substrate of the display device according to the embodiment of the present invention.
FIG. 14 is a schematic diagram showing a schematic configuration of a fluorescent display panel of a display device according to an embodiment of the present invention.
FIG. 15 is a schematic diagram showing a schematic overall configuration of a display device according to an embodiment of the present invention.
FIG. 16 is a schematic diagram showing a state in which a drive circuit is connected to the display device according to the embodiment of the present invention.
17 is a timing chart showing an example of a waveform of a drive voltage output from each drive circuit shown in FIG.
FIG. 18 is a diagram for explaining the operating principle of a thin-film electron source.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Thin film type electron source array substrate, 2 ... Frame glass, 3 ... Fluorescent display board, 4 ... Exhaust pipe, 10, 110 ... Substrate, 11 ... Lower electrode, 12 ... Tunnel insulating layer, 13 ... Upper electrode, 14 ... Protection Insulating layer, 15 ... Upper electrode bus line, 16 ... Lower electrode bus line, 17 ... Electron emitter, 18 ... Vacuum, 20 ... Drive voltage source, 21 ... Resist film, 30 ... Spacer, 40 ... Lower electrode drive circuit, 50 DESCRIPTION OF SYMBOLS ... Upper electrode drive circuit, 60 ... Acceleration voltage source, 111 ... Red fluorescent substance, 112 ... Green fluorescent substance, 113 ... Blue fluorescent substance, 114 ... Metal back film, 115 ... Frit glass, 120 ... Black matrix.

Claims (8)

一対の基板と、枠部材とを有し、前記一対の基板と枠部材とで囲まれた空間が真空雰囲気とされる表示装置であって、
前記一対の基板の一方の基板は、マトリクス状に設けられ、かつ、下部電極と、上部電極と、前記下部電極と前記上部電極との間に設けられる絶縁層とを有する複数の電子源と、
前記複数の電子源の中の行(または列)方向の各電子源の前記下部電極と接続され、電子源の電子放出部とは重ならない複数の下部バス電極と、
前記複数の電子源の中の列(または行)方向の各電子源の前記上部電極と接続される複数の上部バス電極で、前記列(または行)方向の各電子源の領域に突出し、かつ、前記列(または行)方向の各電子源の前記絶縁層が設けられる領域に開口部を有する複数の突出部を有するとともに、前記各突出部の前記開口部を覆うように前記列(または行)方向の各電子源の前記上部電極が設けられる複数の上部バス電極とを有することを特徴とする表示装置。
A display device having a pair of substrates and a frame member, wherein a space surrounded by the pair of substrates and the frame member is a vacuum atmosphere,
One substrate of the pair of substrates is provided in a matrix, and a plurality of electron sources having a lower electrode, an upper electrode, and an insulating layer provided between the lower electrode and the upper electrode,
A plurality of lower bus electrodes connected to the lower electrode of each electron source in the row (or column) direction of the plurality of electron sources and not overlapping an electron emission portion of the electron source ;
A plurality of upper bus electrodes connected to the upper electrode of each electron source in the column (or row) direction of the plurality of electron sources, protruding into the region of each electron source in the column (or row) direction; and The column (or row) has a plurality of protrusions having openings in regions where the insulating layers of the electron sources in the column (or row) direction are provided, and covers the openings of the protrusions. And a plurality of upper bus electrodes on which the upper electrodes of the electron sources in the direction are provided.
前記各下部バス電極は、前記各電子源の前記絶縁層が設けられる領域と重ならないように設けられていることを特徴とする請求項1に記載の表示装置。  The display device according to claim 1, wherein each of the lower bus electrodes is provided so as not to overlap with a region where the insulating layer of each of the electron sources is provided. 前記各電子源の前記下部電極の厚さは、前記各下部バス電極の厚さより薄いことを特徴とする請求項1または請求項2に記載の表示装置。  The display device according to claim 1, wherein a thickness of the lower electrode of each electron source is smaller than a thickness of each lower bus electrode. 前記各電子源の前記絶縁層は、前記各電子源の前記下部電極を陽極酸化して形成される絶縁層であることを特徴とする請求項1ないし請求項3のいずれか1項に記載の表示装置。  The said insulating layer of each said electron source is an insulating layer formed by anodizing the said lower electrode of each said electron source, The any one of Claim 1 thru | or 3 characterized by the above-mentioned. Display device. 前記各電子源の前記下部電極は、アルミニウムあるいはアルミニウムを主材料とするアルミニウム合金で構成されることを特徴とする請求項1ないし請求項4のいずれか1項に記載の表示装置。  5. The display device according to claim 1, wherein the lower electrode of each of the electron sources is made of aluminum or an aluminum alloy containing aluminum as a main material. 前記各下部バス電極は、その延長方向に直交する面で切断した断面形状が台形形状であることを特徴とする請求項1ないし請求項5のいずれか1項に記載の表示装置。  6. The display device according to claim 1, wherein each of the lower bus electrodes has a trapezoidal cross-sectional shape cut along a plane orthogonal to an extending direction thereof. 前記各下部バス電極は、陽極酸化法よりその表面に絶縁層が形成可能な材料で構成されることを特徴とする請求項1ないし請求項6のいずれか1項に記載の表示装置。  The display device according to claim 1, wherein each of the lower bus electrodes is made of a material capable of forming an insulating layer on a surface thereof by an anodic oxidation method. 前記各電子源の前記下部電極の一部は、前記各下部バス電極上に設けられることを特徴とする請求項1ないし請求項7のいずれか1項に記載の表示装置。  The display device according to claim 1, wherein a part of the lower electrode of each electron source is provided on each lower bus electrode.
JP19721999A 1999-07-12 1999-07-12 Display device Expired - Fee Related JP4209556B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19721999A JP4209556B2 (en) 1999-07-12 1999-07-12 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19721999A JP4209556B2 (en) 1999-07-12 1999-07-12 Display device

Publications (2)

Publication Number Publication Date
JP2001023553A JP2001023553A (en) 2001-01-26
JP4209556B2 true JP4209556B2 (en) 2009-01-14

Family

ID=16370827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19721999A Expired - Fee Related JP4209556B2 (en) 1999-07-12 1999-07-12 Display device

Country Status (1)

Country Link
JP (1) JP4209556B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3919676B2 (en) * 2002-03-05 2007-05-30 キヤノン株式会社 High voltage image display device
JP4203954B2 (en) * 2002-12-26 2009-01-07 株式会社日立製作所 Image display device
JP2010244735A (en) * 2009-04-02 2010-10-28 Sharp Corp Electron emission element and its manufacturing method

Also Published As

Publication number Publication date
JP2001023553A (en) 2001-01-26

Similar Documents

Publication Publication Date Title
US20050156533A1 (en) Cold cathode type flat panel display
JP2001243901A (en) Display device using thin film electron source and its manufacturing method
US6765347B2 (en) Display device
JP4134361B2 (en) Thin film electron source and display device using the same
JP3630036B2 (en) Thin film type electron source and display device using the same
JP2006253032A (en) Image display device
JPH11204024A (en) Thin film electron source and display panel and display apparatus using it
JP4209556B2 (en) Display device
JP3643503B2 (en) Thin film type electron source, manufacturing method thereof, and thin film type electron source applied apparatus
JP3855659B2 (en) Thin film electron source and display device using the same
JP3660831B2 (en) Thin film electron source and display device
JP3598267B2 (en) Image display device
JP4126987B2 (en) Image display device
JP2001052597A (en) Thin film electron source and display device
JP3992710B2 (en) Display device
JP2001023510A (en) Thin-film electron source, display, and electronic line drawing device
JP2001256907A (en) Image display device
JP2001084891A (en) Thin film-type electron source and display device using the same
JP2001023551A (en) Display
JP3487145B2 (en) Display device
JP2002367503A (en) Thin film type electron source, its fabricating method, and image display device
JPH1195716A (en) Display device and electron beam-applied equipment
KR20020030827A (en) Electron source, method of manufacture thereof, and display device
JP2004207090A (en) Picture display device
JP4341682B2 (en) Display device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080501

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081023

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees