JP3643503B2 - Thin film type electron source, manufacturing method thereof, and thin film type electron source applied apparatus - Google Patents
Thin film type electron source, manufacturing method thereof, and thin film type electron source applied apparatus Download PDFInfo
- Publication number
- JP3643503B2 JP3643503B2 JP21152899A JP21152899A JP3643503B2 JP 3643503 B2 JP3643503 B2 JP 3643503B2 JP 21152899 A JP21152899 A JP 21152899A JP 21152899 A JP21152899 A JP 21152899A JP 3643503 B2 JP3643503 B2 JP 3643503B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- bus
- bus electrode
- electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、薄膜型電子源およびその製造方法並びに薄膜型電子源応用機器に係わり、特に、平面型表示装置あるいは電子線描画装置に適用して有効な技術に関する。
【0002】
【従来の技術】
平面型表示装置として、薄膜型電子源を使用するものが提案されている。
この薄膜型電子源とは、上部電極−絶縁層−下部電極の3層薄膜構造を基本とし、上部電極と下部電極との間に電圧を印加して、上部電極の表面から真空中に電子を放出させるものである。
例えば、金属−絶縁体−金属を積層したMIM(Metal-Insulator-Metal)型、金属−絶縁体、半導体電極を積層したMIS(Metal-Insulator-Semiconductor)型、金属−絶縁体と半導体の積層膜−金属または半導体を積層したものが知られている。
なお、MIM型の薄膜型電子源については、例えば、特開平7−65710号に開示されている。
【0003】
図15は、薄膜型電子源の動作原理を説明するための図である。
上部電極13と下部電極11との間に、駆動電圧源から駆動電圧(Vd)を印加して、トンネル絶縁層12内の電界を1〜10MV/cm程度にすると、下部電極11中のフェルミ準位近傍の電子はトンネル現象により障壁を透過し、トンネル絶縁層12、上部電極13の伝導帯へ注入されホットエレクトロンとなる。これらのホットエレクトロンのうち、上部電極13の仕事関数(φ)以上のエネルギーを有するものは、真空20中に放出される。
ここで、図16に示すように、上部電極13および下部電極11を複数本設け、これら複数本の上部電極13と、複数本の下部電極11とを直交させて、薄膜型電子源をマトリクス状に形成すると、任意の場所から電子線を発生させることができるので、表示装置あるいは電子線描画装置等の電子源として使用することができる。
これまで、金(Au)−酸化アルミニウム(Al2O3)−アルミニウム(Al)構造のMIM(Metal-Insulator-Metal)構造などから電子放出が観測されている。
【0004】
図16は、薄膜型電子源をマトリクス状に配置した薄膜型電子源アレイの一例の概略構成を示す斜視図である。
図16に示す薄膜型電子源アレイは、ソーダガラス等の基板10上に形成されるX方向に延びるストライプ状の下部電極11と、下部電極11上に形成される保護絶縁層14およびトンネル絶縁層12と、保護絶縁層14およびトンネル絶縁層12上に形成され、Y方向に延びるストライプ状の上部電極バスライン(本発明の上部バス電極)18と、上部電極バスライン18上に形成される上部電極13とで構成される。
ここで、下部電極11と上部電極バスライン18とは、互いに略直交するように形成され、下部電極11と上部電極バスライン18とが重なる領域内の一部に電子放出部1が形成され、この電子放出部1はマトリクス状に形成される。
この電子放出部1は、上部電極バスライン18が除去され、上部電極13がトンネル絶縁層12を介して下部電極11と対向しており、即ち、電子放出部は、MIM型トンネルダイオード構造の薄膜型電子源を構成する。
【0005】
【発明が解決しようとする課題】
前記説明したように、薄膜型電子源は、絶縁層(トンネル絶縁層12)や、絶縁層と半導体層の積層膜中で加速したホットエレクトロンを、上部電極13を透過させて真空20中に放出させるものである。
したがって、上部電極13の膜膜はホットエレクトロンの散乱を少なくするために数nm程度と非常に薄く形成される。
このような薄膜型電子源では、上部電極13の表面が有機物等で汚染されるとホットエレクトロンが散乱され電子放出効率が低下してしまう。
ちなみに、従来の薄膜型電子源では、ホト工程により上部電極13を加工する際に、上部電極13の表面がレジストで汚染され、電子放出効率が約1桁低下していた。
そして、電子放出効率を回復させるためには、アッシングによるクリーニング工程が必要であった。
しかしながら、このクリーニング工程は、薄膜型電子源のトンネル絶縁層12にチャージアップ等によるダメージを与えないように、細心の注意が必要であり、製造時の歩留まりに影響しやすいという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、薄膜型電子源において、ホト工程を用いずに上部電極膜を加工できるようにして、電子放出効率を低下させることなく、かつ歩留まりを向上させることが可能となる技術を提供することにある。
また、本発明の他の目的は、表示装置において、製造コストを低減し、かつ輝度を向上させ、消費電力を低減することが可能となる技術を提供することにある。
また、本発明の他の目的は、電子線描画装置において、2次元で任意形状の描画パターンを、高速に描画することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【0006】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
即ち、本発明は、行(または列)方向に設けられる複数の下部電極と、前記各下部電極上に列(または行)方向に設けられ、第1のバス電極と、前記第1のバス電極より厚い第2のバス電極との積層膜から成る複数の上部バス電極と、前記各上部バス電極の第2のバス電極上に設けられる第1の絶縁膜と、前記各第1の絶縁膜上に設けられる上部電極と、前記各下部電極と前記各上部バス電極との交差部に設けられる電子放出部とを有する薄膜型電子源であって、前記各第1の絶縁膜は、前記各上部バス電極の第1および第2のバス電極の側面より外側に延長される段差部を有し、前記各上部電極は、前記各第1の絶縁膜の段差部により、各上部バス電極毎に電気的に分離されていることを特徴とする。
また、本発明は、行(または列)方向に設けられる複数の下部電極と、前記各下部電極上に列(または行)方向に設けられ、第1のバス電極と、前記第1のバス電極より厚い第2のバス電極との積層膜から成る複数の上部バス電極と、前記各上部バス電極の第2のバス電極上に設けられる第1の絶縁膜と、前記各第1の絶縁膜上に設けられる上部電極と、前記各下部電極と前記各上部バス電極との交差部に設けられる電子放出部とを有する薄膜型電子源であって、前記各電子放出部は、前記第1のバス電極に設けられる第1の開口部と、前記第1の絶縁膜に設けられ、前記第1の開口部より大面積の第2の開口部と、前記第2のバス電極に設けられ、前記第2の開口部より大面積の第3の開口部とを有し、前記各電子放出部の上部電極は、前記第1の開口部を覆うように、前記第1のバス電極上に設けられていることを特徴とする。
【0007】
また、本発明は、行(または列)方向に設けられる複数の下部電極と、前記各下部電極上に列(または行)方向に設けられ、第1のバス電極と、前記第1のバス電極より厚い第2のバス電極との積層膜から成る複数の上部バス電極と、前記各上部バス電極の第2のバス電極上に設けられ、前記第1および第2のバス電極の側面より外側に延長される段差部を有する第1の絶縁膜と、前記各第1の絶縁膜上に設けられ、前記各第1の絶縁膜の段差部により各上部バス電極毎に電気的に分離される上部電極と、前記各下部電極と前記各上部バス電極との交差部に設けられる電子放出部とを有し、前記各電子放出部は、前記第1のバス電極に設けられる第1の開口部と、前記第1の絶縁膜に設けられ、前記第1の開口部より大面積の第2の開口部と、前記第2のバス電極に設けられ、前記第2の開口部より大面積の第3の開口部とを有し、前記各電子放出部の上部電極は、前記第1の開口部を覆うように、前記第1のバス電極上に設けられる薄膜型電子源の製造方法であって、基板上に形成された前記各下部電極上に第1の導電膜を形成する工程と、前記第1の導電膜上に第2の導電膜を形成する工程と、前記第2の導電膜上に絶縁膜を形成する工程と、前記絶縁膜および前記第2の導電膜を、前記絶縁膜を低速で、かつ前記第2の導電膜を高速で一括エッチングして、前記第1の絶縁膜および前記第2のバス電極を形成する工程と、前記第1の導電膜をエッチングして、前記第1のバス電極を形成する工程と、基板全面に上部電極膜用の導電膜を形成し、上部電極を形成する工程とを有することを特徴とする。
また、本発明は、電子源アレイを有する第1の基板と、枠部材と、蛍光体パターンを有する第2の基板とを備え、前記第1の基板、前記枠部材および前記第2の基板とで囲まれる空間が真空雰囲気とされる表示装置であって、前記第1の基板の電子源アレイは、前記いずれかの薄膜型電子源で構成されることを特徴とする。
また、本発明は、電子線描画装置であって、前記いずれかの薄膜型電子源と、電子レンズ系とを備えることを特徴とする。
【0008】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
[実施の形態1]
図1は、本発明の実施の形態1の薄膜型電子源マトリクスアレイの概略構成を示す図であり、同図(c)は平面図、同図(b)は同図(c)に示すB−B’切断線に沿った断面構造を示す要部断面図、同(a)は同図(c)に示すA−A’切断線に沿った断面構造を示す要部断面図である。
同図に示すように、本実施の形態の薄膜型電子源マトリクスは、上部バスライン18を、薄いバス電極下層(本発明の第1のバス電極)15と厚いバス電極上層(本発明の第2のバス電極)16とから成る積層膜で構成し、さらに、バス電極上層16上に絶縁膜17を形成することにより、その上から成膜される上部電極膜を、絶縁膜17とバス電極上層16とで形成される段差構造により切断し、上部電極13として加工することを特徴とする。
これにより、本実施の形態では、上部電極加工のためのホト工程、上部電極表面のクリーニングのためのアッシング工程が不要となり、電子放出効率の高い薄膜型電子源を安価に、かつ歩留まり高く製造することができる。
【0009】
以下、図2ないし図5を用いて、本実施の形態1の薄膜型電子源マトリクスアレイの製造方法について説明する。
なお、図2ないし図5において、同図(c)は平面図、同図(b)は同図(c)に示すB−B’切断線に沿った断面構造を示す要部断面図、同(a)は同図(c)に示すA−A’切断線に沿った断面構造を示す要部断面図である。
【0010】
先ず、ソーダガラス等の絶縁性の基板10上を用意し、この基板10上に下部電極用の金属膜を形成する。
下部電極用の材料としては、アルミニウム(Al;以下、単に、Alと称する。)やアルミニウム合金(以下、単に、Al合金と称する。)を用いる。
ここでは、Al−ネオジム(Nd;以下、単に、Ndと称する。)合金を用いた。
また、金属膜の形成には、例えば、スパッタリング法を用い、その膜厚は300nmとした。
金属膜形成後、図2に示すように、エッチングによりストライプ形状の下部電極11を形成する。
次に、図3に示すように、下部電極11上の電子放出部1となる部分をレジスト膜19でマスクし、化成液中で下部電極11を陽極として、下部電極11上の電子放出部1となる部分以外の部分を選択的に厚く陽極酸化し、保護絶縁層14を形成する。
このとき、化成電圧を100Vとすれば、厚さ約136nmの保護絶縁層14が形成される。
次に、保護絶縁層14を形成した後、レジスト膜19を除去し、化成液中で再度下部電極11を陽極として、陽極酸化を行い、図4に示すように、下部電極11上にトンネル絶縁層12を形成する。
例えば、化成電圧を6Vとすれば、下部電極11上に厚さ約10nmのトンネル絶縁層12が形成される。
【0011】
次に、図5に示すように、上部電極13への給電線となる上部電極バスライン用のバス電極下層15およびバス電極上層16の積層膜をスパッタリング法で形成する。
ここでは、バス電極下層15の材料として、例えば、タングステン(W)を、バス電極上層16の材料として、例えば、Al−Nd合金を用いた。
また、その膜厚は、バス電極下層15は後で形成する上部電極13がバス電極下層15の段差で断線しないように数nm〜数10nm程度と薄くし、バス電極上層16は給電を十分にするため、数10〜数100nm程度と厚く形成する。この後、バス電極上層16の表面を陽極酸化することにより、図6に示すようにバス電極上層16上に絶縁膜17を形成する。
なお、この絶縁膜17の形成方法としては、先のバス電極上層16のスパッタ成膜に連続して、酸化アルミニウム(Al2O3)などの絶縁膜17をスパッタ成膜してもよい。
次に、絶縁膜17とバス電極上層16を一括エッチングする。
このエッチングは、絶縁膜17を低速でエッチングし、バス電極上層16を高速でエッチングし、バス電極下層15はほとんどエッチングしない方法、例えば、燐酸、硝酸、酢酸、水の混合液によるウェットエッチング法等を用いることができる。
このエッチングにより、図7に示すように、バス電極上層16上の絶縁膜17が庇状に形成される。
【0012】
次に、バス電極下層15をエッチングにより加工する。
この形状は、図8に示すように、電子放出部となるトンネル絶縁層12側では後で形成する上部電極13との電気的接触をとるため、バス電極上層16上の絶縁膜17より内側に延存するように形成し、バス電極間の絶縁が必要なバス電極外側では、バス電極上層16と重なるか、内側に後退するように加工する。
また、本エッチング工程後、レジストを除去する前に、露出しているバス電極下層15、バス電極上層16の側面をレジストをマスクとして陽極酸化すると、バス電極間の絶縁の信頼性をさらに完璧にすることができる。
最後に、上部電極13の金属膜をスパッタ法で形成する。
上部電極13としては、例えば、イリジウム(Ir)、白金(Pt)、金(Au)の積層膜を用い、膜厚は数nm(本実施の形態では3nm)である。
この場合に、図1に示すように、上部電極13は、電子放出領域側では薄いバス電極下層15と電気的接触を有する。
【0013】
即ち、本実施の形態では、電子放出部が、バス電極下層15に設けられる第1の開口部と、絶縁膜17に設けられ、前記第1の開口部より大面積の第2の開口部と、バス電極上層16に設けられ、前記第2の開口部より大面積の第3の開口部とを有し、電子放出部の上部電極13は、前記第1の開口部を覆うように、前記バス電極下層15上に設けられる。
一方、バス電極間では、数nmと非常に薄い上部電極13は、バス電極上層上の絶縁膜17の段差部で断線し、自動的に上部電極13として加工される。
したがって、本実施の形態では、上部電極13加工用のホト工程が不要となり、レジストによる汚染もなくなる。
これにより、本実施の形態の薄膜型電子源では、マスク数が低減し、アッシング工程を不要にすることができる。
なお、本実施の形態では、MIS(Metal-Insulator-Semiconductor)型等については、特に説明しなかったが、数nm〜10数nmの薄い上部電極13を用いるかぎり、本発明の原理が適用できることは明白である。
【0014】
[実施の形態2]
図9は、本発明の実施の形態2の表示装置の薄膜型電子源アレイ基板の概略構成を示す図である。
図9(a)は、本実施の形態の薄膜型電子源アレイ基板の平面図であり、同図(b)は、同図(a)に示すA−A’線に沿った断面構造、および同図(c)は、同図(a)に示すB−B’線に沿った断面構造を示す要部断面図である。
本実施の形態の薄膜型電子源アレイ基板は、前記説明した手順にしたがって、基板10上に、薄膜型電子源がマトリクス状に形成されて構成される。
なお、図9では、3本の下部電極11と3本の上部バスライン18からなる(3×3)ドットの薄膜型電子源マトリクスを図示しているが、実際には、表示ドット数に対応した数の薄膜型電子源マトリクスを形成する。
また、実際には、上部電極膜が全面を被覆しているが、図9では、説明を簡単にするため、上部電極13として機能している部分のみ表示している。
さらに、本発明では、上部バスライン18は、バス電極下層15、バス電極上層16および絶縁膜17の積層構造であるが、上部バスライン18としてまとめて図示している。
【0015】
図10は、本発明の実施の形態の表示装置の蛍光表示板の概略構成を示す図である。
図10(a)は、本実施の形態の蛍光表示板の平面図であり、同図(b)は、同図(a)に示すA−A’線に沿った断面構造、および同図(c)は、同図(a)に示すB−B’線に沿った断面構造を示す要部断面図である。
本実施の形態の蛍光表示板は、ソーダガラス等の基板110に形成されるブラックマトリクス120と、このブラックマトリクス120の溝内に形成される赤(R)・緑(G)・青(B)の蛍光体(111〜113)と、これらの上に形成されるメタルバック膜114とで構成される。
以下、本実施の形態の蛍光表示板の作成方法について説明する。
まず、表示装置のコントラストを上げる目的で、基板110上に、ブラックマトリクス120を形成する。
ブラックマトリクス120は、ポリビニルアルコール(PVA;以下、単に、PVAと称する。)と重クロム酸アンモニウムとを混合した溶液を基板110に塗布し、ブラックマトリクス120を形成したい部分以外に紫外線を照射して感光させた後、未感光部分を除去し、そこに黒鉛粉末を溶かした溶液を塗布し、PVAをリフトオフすることにより形成する。
次に、以下の方法により赤色蛍光体111を形成する。
赤色蛍光体粒子にPVAと重クロム酸アンモニウムとを混合した水溶液を基板110上に塗布した後、蛍光体を形成する部分に紫外線を照射して感光させた後、未感光部分を流水で除去する。
このようにして、赤色蛍光体111をパターン化する。
なお、蛍光体パターンは、図10に示すストライプ状のパターンであるが、このストライプパターンは一例であって、それ以外にも、ディスプレイの設計に応じて、たとえば、近接する4ドットで一画素を構成させた「RGBG」パターンでももちろん構わない。
同様の方法により、緑色蛍光体112と青色蛍光体113を形成する。
ここで、蛍光体として、例えば、赤色蛍光体111はY2O2S:Eu(P22−R)、緑色蛍光体112はZnS:Cu,Al(P22−G)、青色蛍光体113はZnS:Ag(P22−B)を用いればよい。
次いで、ニトロセルロースなどの膜でフィルミングした後、基板110全体にアルミニウム(Al)を、膜厚75nm程度蒸着してメタルバック膜114とする。
このメタルバック膜114が、加速電極として働く。
その後、基板110を大気中400℃程度に加熱してフィルミング膜やPVAなどの有機物を加熱分解する。
このようにして、蛍光表示板が完成する。
【0016】
図11は、本発明の実施の形態2の表示装置の概略全体構成を示す断面図である。
なお、同図(a)は、図9(a)に示すC−C’線に沿った断面構造、および同図(B)は、同図(a)に示すA−A’線に沿った断面構造を示す要部断面図である。
図11に示すように、前記手順により製作された薄膜型電子源アレイ基板と、蛍光表示板と、枠部材116とを、スペーサ30を介して組み立て後、枠部材116をフリットガラス115を用いて封着する。
薄膜型電子源アレイ基板と蛍光表示板との間の距離は、1〜3mm程度になるようにスペーサ30の高さを設定する。
なお、図11では、赤(R)・緑(G)・青(B)に発光するドット毎、即ち、下部電極3列づつにスペーサ30の支柱を設けているが、機械強度が耐える範囲で、支柱の数(密度)を減らしても構わない。
ここで、スペーサ30は、厚さ1〜3mm程度のガラスやセラミックスなどの絶縁板に、例えば、サンドブラスト法などで所望の形状の穴を加工して形成する。
あるいは、板状または柱状のガラス製(またはセラミックス製)の支柱を並べて配置してスペーサ30としてもよい。
【0017】
封着したパネルは、10~7Torr程度の真空に排気して、封止する。
封止した後、ゲッターを活性化し、表示装置内を真空を維持する。
例えば、バリウム(Ba)を主成分とするゲッター材料の場合、高周波誘導加熱によりゲッター膜を形成することができる。
このようにして、本実施の形態の表示装置が完成する。
本実施の形態の表示装置では、薄膜型電子源アレイ基板と蛍光表示板との間の距離が、1〜3mm程度と長いので、メタルバック膜114に印加する加速電圧を3〜6KVと高電圧にできる。
したがって、前記したように、蛍光体には、陰極線管(CRT)用の蛍光体を使用することができる。
本実施の形態では、前記実施の形態1の薄膜型電子源マトリクス構造を用いることにより、マスク数が少なく、アッシング工程も不要で、電子放出効率が高いので、安価で高輝度、低消費電力の表示装置を提供することができる。
【0018】
図12は、本実施の形態の表示装置に、駆動回路を接続した状態を示す模式図である。
下部電極11は下部電極駆動回路40で駆動され、上部電極バスライン18は上部電極駆動回路50で駆動される。
メタルバック膜114には、加速電圧源60から3〜6KV程度の加速電圧を常時印加する。
図13は、図12に示す各駆動回路から出力される駆動電圧の波形の一例を示すタイミングチャートである。
ここで、m番目の下部電極11をKm、n番目の上部電極バスライン18をCn、m番目の下部電極11と、n番目の上部電極バスライン18との交点を(m、n)で表すことにする。
時刻t0ではいずれの電極も駆動電圧がゼロであるので電子は放出されず、したがって、蛍光体は発光しない。
時刻t1において、K1の下部電極11に、下部電極駆動回路40から(−V1)なる駆動電圧を、(C1,C2)の上部電極バスライン18に、上部電極駆動回路50から(+V2)なる駆動電圧を印加する。
交点(1,1)、(1,2)の下部電極11と上部電極13との間には(V1+V2)なる電圧が印加されるので、(V1+V2)の電圧を電子放出開始電圧以上に設定しておけば、この2つの交点の薄膜型電子源からは電子が真空中に放出される。
放出された電子はメタルバック膜114に印加される加速電圧源60からの加速電圧により加速された後、蛍光体(111〜113)に入射し、発光させる。時刻t2において、K2の下部電極11に、下部電極駆動回路40から(−V1)なる駆動電圧を印加し、C1の上部電極バスライン18に、上部電極駆動回路50から(+V2)なる駆動電圧を印加すると、同様に交点(2、1)が点灯する。
このようにして、上部電極バスライン18に印加する信号を変えることにより所望の画像または情報を表示することができる。
また、上部電極バスライン18に印加する駆動電圧(+V2)の大きさを適宜変えることにより、階調のある画像を表示することができる。
なお、トンネル絶縁層12中に蓄積される電荷を開放するための反転電圧の印加は、ここでは下部電極11の全てに、下部電極駆動回路40から(−V1)の駆動電圧を印加した後、全下部電極11に下部電極駆動回路40から(+V3)の駆動電圧を、全上部電極バスライン15に、上部電極駆動回路50から(−V3’)の駆動電圧を印加することにより行った。
この場合に、(V3+V3’)の電圧が、(V1+V2)の電圧と同程度になるようにする。
【0019】
[実施の形態3]
図14は、本発明の実施の形態3の電子線描画装置の概略構成を示す図である。
同図に示すマルチビーム電子源200は、前記実施の形態1の薄膜型電子源マトリクスで構成される。
このマルチビーム電子源200は、前記実施の形態2で説明した駆動方法で駆動され、描画しようとする集積回路パターンの形状の電子ビームを放出する。
この電子ビームは、ブランカ210を通った後、電子レンズ220により1/100程度に縮小され、偏向器230で偏向され、ウェハ240上に転写される。
このように、本実施の形態では、前記実施の形態1の薄膜型電子源マトリクスを使用しているので、電子放出効率が高く、高速の電子線描画が可能である。
また、本実施の形態の電子線描画装置では、任意の2次元形状の電子ビームを発生でき、一括描画が可能なため、スループットを大幅に向上させることができるばかりでなく、信頼性が高く、長期間の安定な動作が可能となる。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0020】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
(1)本発明の薄膜型電子源によれば、ホト工程を用いずに上部電極膜を加工できるので、電子放出効率を低下させることなく、かつ歩留まりを向上させることが可能となる。
(2)本発明の表示装置によれば、製造コストを低減し、かつ輝度を向上させ、消費電力を低減することが可能となる。
(3)本発明の電子線描画装置によれば、2次元で任意形状の描画パターンを、高速に描画することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態1の薄膜型電子源マトリクスアレイの概略構成を示す図である。
【図2】本発明の実施の形態1の薄膜型電子源マトリクスアレイの製造方法を説明するための図である。
【図3】本発明の実施の形態1の薄膜型電子源マトリクスアレイの製造方法を説明するための図である。
【図4】本発明の実施の形態1の薄膜型電子源マトリクスアレイの製造方法を説明するための図である。
【図5】本発明の実施の形態1の薄膜型電子源マトリクスアレイの製造方法を説明するための図である。
【図6】本発明の実施の形態1の薄膜型電子源マトリクスアレイの製造方法を説明するための図である。
【図7】本発明の実施の形態1の薄膜型電子源マトリクスアレイの製造方法を説明するための図である。
【図8】本発明の実施の形態1の薄膜型電子源マトリクスアレイの製造方法を説明するための図である。
【図9】本発明の実施の形態2の表示装置の薄膜型電子源アレイ基板の概略構成を示す図である。
【図10】本発明の実施の形態2の表示装置の蛍光表示板の概略構成を示す図である。
【図11】本発明の実施の形態2の表示装置の概略全体構成を示す断面図である。
【図12】本発明の実施の形態2の表示装置に、駆動回路を接続した状態を示す模式図である。
【図13】図12に示す各駆動回路から出力される駆動電圧の波形の一例を示すタイミングチャートである。
【図14】本発明の実施の形態3の電子線描画装置の概略構成を示す図である。
【図15】薄膜型電子源の動作原理を示す図である。
【図16】薄膜型電子源をアレイ状に配列した薄膜型電子源アレイの一例の概略構成を示す斜視図である。
【符号の説明】
1…電子放出部、10,110…基板、11…下部電極、12…トンネル絶縁層、13…上部電極、14…保護絶縁層、15…バス電極下層、16…バス電極上層、17…絶縁膜、18…上部バスライン、19…レジスト膜、20…真空、30…スペーサ、40…下部電極駆動回路、50…上部電極駆動回路、60…加速電圧源、111…赤色蛍光体、112…緑色蛍光体、113…青色蛍光体、114…メタルバック膜、115…フリットガラス、116…枠部材、120…ブラックマトリクス、210…ブランカ、220…電子レンズ、230…偏向器、240…ウェハ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a thin film type electron source, a manufacturing method thereof, and a thin film type electron source application device, and more particularly to a technique effective when applied to a flat display apparatus or an electron beam drawing apparatus.
[0002]
[Prior art]
As a flat display device, one using a thin film electron source has been proposed.
This thin film type electron source basically has a three-layer thin film structure of an upper electrode, an insulating layer, and a lower electrode. A voltage is applied between the upper electrode and the lower electrode, and electrons are transferred from the surface of the upper electrode to the vacuum. It is what is released.
For example, MIM (Metal-Insulator-Metal) type in which metal-insulator-metal is laminated, MIS (Metal-Insulator-Semiconductor) type in which metal-insulator and semiconductor electrode are laminated, metal-insulator-semiconductor laminated film -Stacks of metals or semiconductors are known.
An MIM type thin film electron source is disclosed in, for example, Japanese Patent Laid-Open No. 7-65710.
[0003]
FIG. 15 is a diagram for explaining the operating principle of the thin-film electron source.
When a driving voltage (Vd) is applied between the
Here, as shown in FIG. 16, a plurality of
Until now, gold (Au)-aluminum oxide (Al 2 O Three ) -Electron emission is observed from an MIM (Metal-Insulator-Metal) structure having an aluminum (Al) structure.
[0004]
FIG. 16 is a perspective view showing a schematic configuration of an example of a thin film electron source array in which thin film electron sources are arranged in a matrix.
A thin film type electron source array shown in FIG. 16 includes a striped
Here, the
In this
[0005]
[Problems to be solved by the invention]
As described above, the thin-film electron source emits hot electrons accelerated in the insulating layer (tunnel insulating layer 12) or the laminated film of the insulating layer and the semiconductor layer through the
Accordingly, the film film of the
In such a thin film type electron source, when the surface of the
Incidentally, in the conventional thin film type electron source, when the
In order to recover the electron emission efficiency, a cleaning process by ashing is necessary.
However, this cleaning process requires the utmost care so as not to damage the
The present invention has been made to solve the problems of the prior art, and an object of the present invention is to enable an upper electrode film to be processed without using a photo process in a thin film type electron source. An object of the present invention is to provide a technique capable of improving the yield without reducing the emission efficiency.
Another object of the present invention is to provide a technique capable of reducing manufacturing cost, improving luminance, and reducing power consumption in a display device.
Another object of the present invention is to provide a technique capable of drawing a two-dimensional drawing pattern having an arbitrary shape at high speed in an electron beam drawing apparatus.
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
[0006]
[Means for Solving the Problems]
Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
That is, according to the present invention, a plurality of lower electrodes provided in a row (or column) direction, a first bus electrode, and the first bus electrode provided on each lower electrode in a column (or row) direction. A plurality of upper bus electrodes made of a laminated film with a thicker second bus electrode, a first insulating film provided on the second bus electrode of each upper bus electrode, and on each first insulating film A thin-film electron source having an upper electrode provided on the upper electrode and an electron emission portion provided at an intersection of each lower electrode and each upper bus electrode, wherein each first insulating film is formed on each upper A step portion extending outward from the side surfaces of the first and second bus electrodes of the bus electrode is provided, and each upper electrode is electrically connected to each upper bus electrode by the step portion of each first insulating film. It is characterized by being separated.
The present invention also provides a plurality of lower electrodes provided in a row (or column) direction, a first bus electrode provided on the lower electrode in a column (or row) direction, and the first bus electrode. A plurality of upper bus electrodes made of a laminated film with a thicker second bus electrode, a first insulating film provided on the second bus electrode of each upper bus electrode, and on each first insulating film A thin film type electron source having an upper electrode provided on each of the electrodes and an electron emission portion provided at an intersection of each lower electrode and each upper bus electrode, wherein each electron emission portion is provided in the first bus. A first opening provided in an electrode; a second opening provided in the first insulating film; having a larger area than the first opening; and provided in the second bus electrode; A third opening having a larger area than the two openings, and the upper electrode of each of the electron emission portions So as to cover the first opening, characterized in that provided on the first bus electrode.
[0007]
The present invention also provides a plurality of lower electrodes provided in a row (or column) direction, a first bus electrode provided on the lower electrode in a column (or row) direction, and the first bus electrode. A plurality of upper bus electrodes made of a laminated film with a thicker second bus electrode, and provided on the second bus electrode of each upper bus electrode, outside the side surfaces of the first and second bus electrodes A first insulating film having an extended step portion, and an upper portion provided on each first insulating film and electrically separated for each upper bus electrode by the step portion of each first insulating film An electrode and an electron emission portion provided at an intersection of each lower electrode and each upper bus electrode, and each electron emission portion includes a first opening provided in the first bus electrode A second opening provided in the first insulating film and having a larger area than the first opening. A third opening having a larger area than the second opening, and the upper electrode of each electron emission portion covers the first opening. A method of manufacturing a thin film type electron source provided on the first bus electrode, the step of forming a first conductive film on each of the lower electrodes formed on a substrate, and the first conductive A step of forming a second conductive film on the film; a step of forming an insulating film on the second conductive film; the insulating film and the second conductive film; Etching the second conductive film at a high speed to form the first insulating film and the second bus electrode; etching the first conductive film to form the first bus electrode; And a step of forming a conductive film for the upper electrode film on the entire surface of the substrate and forming an upper electrode. And wherein the Rukoto.
The present invention also includes a first substrate having an electron source array, a frame member, and a second substrate having a phosphor pattern, the first substrate, the frame member, and the second substrate; The electron source array of the first substrate is constituted by any one of the thin film type electron sources.
According to another aspect of the present invention, there is provided an electron beam drawing apparatus comprising any one of the thin film electron sources and an electron lens system.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
[Embodiment 1]
FIG. 1 is a diagram showing a schematic configuration of a thin film type electron source matrix array according to
As shown in the figure, the thin film type electron source matrix of the present embodiment includes an
Thus, in this embodiment, a photo process for processing the upper electrode and an ashing process for cleaning the upper electrode surface are not required, and a thin-film electron source with high electron emission efficiency is manufactured at a low cost and with a high yield. be able to.
[0009]
Hereinafter, the manufacturing method of the thin film type electron source matrix array according to the first embodiment will be described with reference to FIGS.
2 to 5, FIG. 2C is a plan view, and FIG. 2B is a cross-sectional view of the main part showing a cross-sectional structure taken along the line BB ′ shown in FIG. (A) is principal part sectional drawing which shows the cross-sectional structure along the AA 'cutting line shown to the figure (c).
[0010]
First, an insulating
As the material for the lower electrode, aluminum (Al; hereinafter simply referred to as Al) or aluminum alloy (hereinafter simply referred to as Al alloy) is used.
Here, an Al-neodymium (Nd; hereinafter simply referred to as Nd) alloy was used.
For forming the metal film, for example, a sputtering method was used, and the film thickness was set to 300 nm.
After forming the metal film, as shown in FIG. 2, a stripe-shaped
Next, as shown in FIG. 3, a portion that becomes the
At this time, if the formation voltage is 100 V, the protective insulating
Next, after forming the protective insulating
For example, when the formation voltage is 6 V, the
[0011]
Next, as shown in FIG. 5, a laminated film of the bus electrode
Here, for example, tungsten (W) is used as the material of the bus electrode
Further, the thickness of the bus electrode
As a method for forming this insulating
Next, the insulating
In this etching, the insulating
By this etching, as shown in FIG. 7, an insulating
[0012]
Next, the bus electrode
As shown in FIG. 8, this shape is on the inner side of the insulating
Further, after removing the resist after the main etching step, the exposed side surfaces of the bus electrode
Finally, a metal film of the
As the
In this case, as shown in FIG. 1, the
[0013]
In other words, in the present embodiment, the electron emission portion is provided in the first opening portion provided in the bus electrode
On the other hand, between the bus electrodes, the very thin
Therefore, in the present embodiment, a photo process for processing the
Thereby, in the thin film type electron source of the present embodiment, the number of masks can be reduced and the ashing process can be eliminated.
In the present embodiment, a MIS (Metal-Insulator-Semiconductor) type or the like has not been specifically described, but the principle of the present invention can be applied as long as the thin
[0014]
[Embodiment 2]
FIG. 9 is a diagram showing a schematic configuration of the thin film type electron source array substrate of the display device according to the second embodiment of the present invention.
FIG. 9A is a plan view of the thin film electron source array substrate of the present embodiment, and FIG. 9B is a cross-sectional structure taken along line AA ′ shown in FIG. FIG. 4C is a cross-sectional view of a principal part showing a cross-sectional structure along the line BB ′ shown in FIG.
The thin film electron source array substrate of the present embodiment is configured by forming thin film electron sources in a matrix on the
FIG. 9 shows a (3 × 3) dot thin film electron source matrix composed of three
Actually, the upper electrode film covers the entire surface, but in FIG. 9, only the portion functioning as the
Further, in the present invention, the
[0015]
FIG. 10 is a diagram showing a schematic configuration of the fluorescent display plate of the display device according to the embodiment of the present invention.
FIG. 10A is a plan view of the fluorescent display panel of the present embodiment, and FIG. 10B is a cross-sectional structure taken along the line AA ′ shown in FIG. (c) is principal part sectional drawing which shows the cross-section along the BB 'line | wire shown to the figure (a).
The fluorescent display panel of this embodiment includes a
Hereinafter, a method for producing the fluorescent display panel of the present embodiment will be described.
First, the
The
Next, the
After an aqueous solution in which PVA and ammonium dichromate are mixed with red phosphor particles is applied onto the
In this way, the
The phosphor pattern is a stripe pattern shown in FIG. 10, but this stripe pattern is an example. In addition to this, depending on the design of the display, for example, one pixel is formed by four adjacent dots. Of course, the configured “RGBG” pattern is also acceptable.
A
Here, as the phosphor, for example, the
Next, after filming with a film such as nitrocellulose, aluminum (Al) is deposited on the
This metal back
Thereafter, the
In this way, the fluorescent display panel is completed.
[0016]
FIG. 11 is a cross-sectional view showing a schematic overall configuration of a display device according to Embodiment 2 of the present invention.
9A is a cross-sectional structure taken along the line CC ′ shown in FIG. 9A, and FIG. 9B is taken along the line AA ′ shown in FIG. 9A. It is principal part sectional drawing which shows a cross-section.
As shown in FIG. 11, the thin film electron source array substrate, the fluorescent display plate, and the
The height of the
In FIG. 11, the support column of the
Here, the
Alternatively, plate-like or columnar glass (or ceramic) columns may be arranged side by side to form the
[0017]
Sealed panels are 10 ~ 7 It is evacuated to a vacuum of about Torr and sealed.
After sealing, the getter is activated and a vacuum is maintained in the display device.
For example, in the case of a getter material mainly composed of barium (Ba), a getter film can be formed by high frequency induction heating.
In this way, the display device of this embodiment is completed.
In the display device of the present embodiment, the distance between the thin film type electron source array substrate and the fluorescent display plate is as long as about 1 to 3 mm, so that the acceleration voltage applied to the metal back
Therefore, as described above, a phosphor for a cathode ray tube (CRT) can be used as the phosphor.
In this embodiment, the thin film electron source matrix structure of
[0018]
FIG. 12 is a schematic diagram illustrating a state where a driving circuit is connected to the display device of the present embodiment.
The
An acceleration voltage of about 3 to 6 KV is constantly applied to the metal back
FIG. 13 is a timing chart showing an example of the waveform of the drive voltage output from each drive circuit shown in FIG.
Here, the mth
At time t0, since no driving voltage is applied to any electrode, no electrons are emitted, and the phosphor does not emit light.
At time t1, a drive voltage (−V1) from the lower
Since a voltage of (V1 + V2) is applied between the
The emitted electrons are accelerated by the acceleration voltage from the
In this manner, a desired image or information can be displayed by changing a signal applied to the upper
Further, an image with gradation can be displayed by appropriately changing the magnitude of the drive voltage (+ V2) applied to the upper
The inversion voltage for releasing the charge accumulated in the
In this case, the voltage of (V3 + V3 ′) is set to be approximately the same as the voltage of (V1 + V2).
[0019]
[Embodiment 3]
FIG. 14 is a diagram showing a schematic configuration of an electron beam lithography apparatus according to Embodiment 3 of the present invention.
A
The
After passing through the blanker 210, the electron beam is reduced to about 1/100 by the
Thus, in this embodiment, since the thin film type electron source matrix of the first embodiment is used, the electron emission efficiency is high and high-speed electron beam drawing is possible.
In addition, since the electron beam drawing apparatus of the present embodiment can generate an electron beam having an arbitrary two-dimensional shape and batch drawing is possible, not only can the throughput be greatly improved, but also the reliability is high. Long-term stable operation is possible.
Although the invention made by the present inventor has been specifically described based on the above-described embodiment, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention. Of course.
[0020]
【The invention's effect】
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
(1) According to the thin film type electron source of the present invention, since the upper electrode film can be processed without using a photo process, the yield can be improved without reducing the electron emission efficiency.
(2) According to the display device of the present invention, it is possible to reduce manufacturing cost, improve luminance, and reduce power consumption.
(3) According to the electron beam drawing apparatus of the present invention, a two-dimensional drawing pattern having an arbitrary shape can be drawn at high speed.
[Brief description of the drawings]
FIG. 1 is a diagram showing a schematic configuration of a thin-film electron source matrix array according to a first embodiment of the present invention.
FIG. 2 is a diagram for explaining a method of manufacturing the thin-film electron source matrix array according to the first embodiment of the present invention.
FIG. 3 is a diagram for explaining a method of manufacturing the thin film electron source matrix array according to the first embodiment of the present invention.
4 is a diagram for explaining a method of manufacturing the thin-film electron source matrix array according to the first embodiment of the present invention. FIG.
5 is a diagram for explaining a manufacturing method of the thin-film electron source matrix array according to the first embodiment of the present invention. FIG.
6 is a diagram for explaining a method of manufacturing the thin-film electron source matrix array according to the first embodiment of the present invention. FIG.
7 is a diagram for explaining a method of manufacturing the thin-film electron source matrix array according to the first embodiment of the present invention. FIG.
FIG. 8 is a view for explaining the method of manufacturing the thin film electron source matrix array according to the first embodiment of the present invention.
FIG. 9 is a diagram showing a schematic configuration of a thin film type electron source array substrate of a display device according to a second embodiment of the present invention.
FIG. 10 is a diagram showing a schematic configuration of a fluorescent display plate of a display device according to a second embodiment of the present invention.
FIG. 11 is a cross-sectional view showing a schematic overall configuration of a display device according to a second embodiment of the present invention.
12 is a schematic diagram showing a state in which a drive circuit is connected to the display device according to the second embodiment of the present invention. FIG.
13 is a timing chart showing an example of a waveform of a drive voltage output from each drive circuit shown in FIG.
FIG. 14 is a diagram showing a schematic configuration of an electron beam lithography apparatus according to a third embodiment of the present invention.
FIG. 15 is a diagram showing an operation principle of a thin film type electron source.
FIG. 16 is a perspective view showing a schematic configuration of an example of a thin film type electron source array in which thin film type electron sources are arranged in an array.
[Explanation of symbols]
DESCRIPTION OF
Claims (9)
下部電極上の電子放出部以外を被覆する保護絶縁層および電子放出部を形成する絶縁層と、
前記保護絶縁層上で列(または行)方向に設けられ、第1のバス電極と、前記第1のバス電極より厚い第2のバス電極との積層膜から成り、電子放出部が開口している複数の上部バス電極と、
前記各上部バス電極の第2のバス電極上に設けられる第1の絶縁膜と、
前記各第1の絶縁膜上と電子放出部上に設けられる上部電極とを有する薄膜型電子源であって、
前記各第1の絶縁膜は、前記各上部バス電極の第1および第2のバス電極の電子放出部側とは反対の外側側面より外側に延長される庇の段差部を有し、
前記各上部電極は、前記各第1の絶縁膜の庇の段差部により断線し、各上部バス電極毎に加工されていることを特徴とする薄膜型電子源。A plurality of lower electrodes provided in a row (or column) direction;
A protective insulating layer covering other than the electron emitting portion on the lower electrode and an insulating layer forming the electron emitting portion;
The protection provided in the column (or row) direction on the insulating layer, and the first bus electrode, Ri consists laminated film of the thicker than the first bus electrode and the second bus electrode, the electron emission portion is opened A plurality of upper bus electrodes,
A first insulating film provided on the second bus electrode of each upper bus electrode;
A thin film cathode having an upper electrode provided on the respective first insulating film and the electron-emitting portion on,
Each of the first insulating films has a stepped portion extending from an outer side surface opposite to the electron emission portion side of the first and second bus electrodes of the upper bus electrodes,
Each of the upper electrodes is disconnected by a stepped portion of the first insulating film, and is processed for each upper bus electrode.
下部電極上の電子放出部以外を被覆する保護絶縁層および電子放出部を形成する絶縁層と、
前記保護絶縁層上で列(または行)方向に設けられ、第1のバス電極と、前記第1のバス電極より厚い第2のバス電極との積層膜から成り、電子放出部が開口している複数の上部バス電極と、
前記各上部バス電極の第2のバス電極上に設けられる第1の絶縁膜と、
前記各第1の絶縁膜上と電子放出部上に設けられる上部電極とを有する薄膜型電子源であって、
前記各電子放出部の上部電極は、前記第1の絶縁膜の電子放出部側に形成される庇の段差部より内側に延在するように形成された第1のバス電極と接続されていることを特徴とする薄膜型電子源。A plurality of lower electrodes provided in a row (or column) direction;
A protective insulating layer covering other than the electron emitting portion on the lower electrode and an insulating layer forming the electron emitting portion;
It is provided in the column (or row) direction on the protective insulating layer, and includes a laminated film of a first bus electrode and a second bus electrode thicker than the first bus electrode, and an electron emission portion is opened. A plurality of upper bus electrodes,
A first insulating film provided on the second bus electrode of each upper bus electrode;
A thin-film electron source having an upper electrode provided on each of the first insulating films and on the electron emission portion,
The upper electrode of each electron emission portion is connected to a first bus electrode formed so as to extend inward from a stepped portion of a ridge formed on the electron emission portion side of the first insulating film . A thin-film electron source.
下部電極上の電子放出部以外を被覆する保護絶縁層および電子放出部を形成する絶縁層と、
前記保護絶縁層上で列(または行)方向に設けられ、第1のバス電極と、前記第1のバス電極より厚い第2のバス電極との積層膜から成り、電子放出部が開口している複数の上部バス電極と、
前記各上部バス電極の第2のバス電極上に設けられる第1の絶縁膜と、
前記各第1の絶縁膜上と電子放出部上に設けられる上部電極とを有する薄膜型電子源であって、
前記各第1の絶縁膜は、前記各上部バス電極の第1および第2のバス電極の電子放出部側とは反対の外側側面より外側に延長される庇の段差部を有し、
前記各上部電極は、前記各第1の絶縁膜の庇の段差部により断線し、各上部バス電極毎に加工されており、
前記各電子放出部の上部電極は、電子放出部側において前記第1の絶縁膜より内側に延在するように形成された第1のバス電極と接続されていることを特徴とする薄膜型電子源。A plurality of lower electrodes provided in a row (or column) direction;
A protective insulating layer covering the portion other than the electron emitting portion on the lower electrode and an insulating layer forming the electron emitting portion;
The protection provided in the column (or row) direction on the insulating layer, and the first bus electrode, Ri consists laminated film of the thicker than the first bus electrode and the second bus electrode, the electron emission portion is opened A plurality of upper bus electrodes,
A first insulating film above that provided on the second bus electrodes of the upper bus electrode,
A thin film cathode having an upper electrode provided on the respective first insulating film and the electron-emitting portion on,
Each of the first insulating films has a stepped portion that extends outward from an outer side surface opposite to the electron emission portion side of the first and second bus electrodes of the upper bus electrodes,
Each upper electrode is disconnected by a stepped portion of each first insulating film, and is processed for each upper bus electrode,
The upper electrode of each electron emission portion is connected to a first bus electrode formed so as to extend inward from the first insulating film on the electron emission portion side. source.
前記第1の絶縁膜は、アルミニウムあるいはアルミニウム合金の酸化膜で構成されることを特徴とする請求項1ないし請求項4のいずれか1項に記載の薄膜型電子源。The second bus electrode of each upper bus electrode is made of aluminum or aluminum alloy,
5. The thin-film electron source according to claim 1, wherein the first insulating film is made of an oxide film of aluminum or an aluminum alloy.
下部電極上の電子放出部以外を被覆する保護絶縁層および電子放出部を形成する絶縁層と、
前記保護絶縁層上で列(または行)方向に設けられ、第1のバス電極と、前記第1のバス電極より厚い第2のバス電極との積層膜から成り、電子放出部が開口している複数の上部バス電極と、
前記各上部バス電極の第2のバス電極上に設けられる第1の絶縁膜と、
前記各第1の絶縁膜上と電子放出部上に設けられる上部電極とを有する薄膜電子源で、
前記各第1の絶縁膜は、前記各上部バス電極の第1および第2のバス電極の電子放出部側とは反対の外側側面より外側に延長される庇の段差部を有し、
前記各上部電極は、前記各第1の絶縁膜の庇の段差部により断線し、各上部バス電極毎に加工されており、
前記各電子放出部の上部電極は、電子放出部側において前記第1の絶縁膜より内側に延在するように形成された第1のバス電極と接続されている薄膜型電子源の製造方法であって、
前記保護絶縁層および電子放出部を形成する絶縁層上に第1の導電膜を形成する工程と、
前記第1の導電膜上に第2の導電膜を形成する工程と、
前記第2の導電膜上に絶縁膜を形成する工程と、
前記絶縁膜および前記第2の導電膜を、前記絶縁膜を低速で、かつ前記第2の導電膜を高速で一括エッチングして、前記第2のバス電極上に前記第1の絶縁膜の庇の段差部を形成する工程と、
前記第1の導電膜を、前記第2のバス電極より電子放出部側に延在するようにエッチングして、前記第1のバス電極を形成する工程と、
基板全面に上部電極膜用の導電膜を形成し、上部電極を前記第1の絶縁膜の庇の段差部で各上部バス電極毎に分離し、前記第1のバス電極と接続する工程とを有することを特徴とする薄膜型電子源の製造方法。A plurality of lower electrodes provided in a row (or column) direction;
A protective insulating layer covering other than the electron emitting portion on the lower electrode and an insulating layer forming the electron emitting portion;
It is provided in the column (or row) direction on the protective insulating layer, and includes a laminated film of a first bus electrode and a second bus electrode thicker than the first bus electrode, and an electron emission portion is opened. A plurality of upper bus electrodes,
A first insulating film provided on the second bus electrode of each upper bus electrode;
A thin film electron source having an upper electrode provided on each of the first insulating films and on the electron emission portion;
Each of the first insulating films has a stepped portion that extends outward from an outer side surface opposite to the electron emission portion side of the first and second bus electrodes of the upper bus electrodes,
Each upper electrode is disconnected by a stepped portion of each first insulating film, and is processed for each upper bus electrode,
The upper electrode of each of the electron emission portions is a method of manufacturing a thin film type electron source connected to a first bus electrode formed so as to extend inward from the first insulating film on the electron emission portion side. There,
Forming a first conductive film on the insulating layer forming the protective insulating layer and the electron emission portion;
Forming a second conductive film on the first conductive film;
Forming an insulating film on the second conductive film;
The insulating film and the second conductive film are collectively etched at a low speed and the second conductive film at a high speed so that the first insulating film is formed on the second bus electrode. Forming a step portion of
Wherein the first conductive film is etched so as to extend in the second bus electrodes by Ri electron emitting portion, and forming the first bus electrode,
Forming a conductive film for the upper electrode film on the entire surface of the substrate, separating the upper electrode for each upper bus electrode at the stepped portion of the first insulating film, and connecting to the first bus electrode; A method for producing a thin film electron source, comprising:
前記第1の基板の電子源アレイは、前記請求項1ないし請求項5のいずれか1項に記載の薄膜型電子源で構成されることを特徴とする表示装置。A space that includes a first substrate having an electron source array, a frame member, and a second substrate having a phosphor pattern, and is surrounded by the first substrate, the frame member, and the second substrate is vacuum. A display device having an atmosphere,
6. The display device according to claim 1, wherein the electron source array on the first substrate comprises the thin film type electron source according to any one of claims 1 to 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21152899A JP3643503B2 (en) | 1999-07-27 | 1999-07-27 | Thin film type electron source, manufacturing method thereof, and thin film type electron source applied apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21152899A JP3643503B2 (en) | 1999-07-27 | 1999-07-27 | Thin film type electron source, manufacturing method thereof, and thin film type electron source applied apparatus |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004367009A Division JP3992710B2 (en) | 2004-12-20 | 2004-12-20 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001035357A JP2001035357A (en) | 2001-02-09 |
JP3643503B2 true JP3643503B2 (en) | 2005-04-27 |
Family
ID=16607385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21152899A Expired - Fee Related JP3643503B2 (en) | 1999-07-27 | 1999-07-27 | Thin film type electron source, manufacturing method thereof, and thin film type electron source applied apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3643503B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100467074B1 (en) * | 2002-03-12 | 2005-01-24 | 엘지전자 주식회사 | Method of Fabricating Field Emission Device |
KR100456148B1 (en) * | 2002-03-12 | 2004-11-09 | 엘지전자 주식회사 | Field Emission Device and Method of Fabricating the same |
KR100459405B1 (en) * | 2002-04-08 | 2004-12-03 | 엘지전자 주식회사 | Manufacturing method for field emission device |
KR20040010026A (en) | 2002-07-25 | 2004-01-31 | 가부시키가이샤 히타치세이사쿠쇼 | Field emission display |
DE102007010463B4 (en) * | 2007-03-01 | 2010-08-26 | Sellmair, Josef, Dr. | Device for field emission of particles |
-
1999
- 1999-07-27 JP JP21152899A patent/JP3643503B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001035357A (en) | 2001-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3633154B2 (en) | Thin film type electron source and thin film type electron source application equipment | |
JP3878365B2 (en) | Image display device and method of manufacturing image display device | |
JP3688970B2 (en) | Display device using thin film type electron source and manufacturing method thereof | |
JP2004246317A (en) | Cold cathode type flat panel display | |
US6765347B2 (en) | Display device | |
US7116291B1 (en) | Image display and method of driving image display | |
JP3643503B2 (en) | Thin film type electron source, manufacturing method thereof, and thin film type electron source applied apparatus | |
JP3630036B2 (en) | Thin film type electron source and display device using the same | |
JPH11204024A (en) | Thin film electron source and display panel and display apparatus using it | |
JP3764102B2 (en) | Thin film type electron source, thin film type electron source manufacturing method, and display device | |
JP3992710B2 (en) | Display device | |
JP3598267B2 (en) | Image display device | |
JP4209556B2 (en) | Display device | |
JP3660831B2 (en) | Thin film electron source and display device | |
JP3606513B2 (en) | Image display device | |
JP2001256907A (en) | Image display device | |
JP2001052597A (en) | Thin film electron source and display device | |
JP2001023510A (en) | Thin-film electron source, display, and electronic line drawing device | |
JP3487145B2 (en) | Display device | |
JP2001023551A (en) | Display | |
JP2002367503A (en) | Thin film type electron source, its fabricating method, and image display device | |
JP4126987B2 (en) | Image display device | |
JP4341682B2 (en) | Display device | |
JPH1195716A (en) | Display device and electron beam-applied equipment | |
JP2005191012A (en) | Electron source |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050128 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |