JP2002203475A - Electron source substrate, its manufacturing method and image display device provided with it - Google Patents

Electron source substrate, its manufacturing method and image display device provided with it

Info

Publication number
JP2002203475A
JP2002203475A JP2001000211A JP2001000211A JP2002203475A JP 2002203475 A JP2002203475 A JP 2002203475A JP 2001000211 A JP2001000211 A JP 2001000211A JP 2001000211 A JP2001000211 A JP 2001000211A JP 2002203475 A JP2002203475 A JP 2002203475A
Authority
JP
Japan
Prior art keywords
wiring
groove
electron
grooves
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001000211A
Other languages
Japanese (ja)
Inventor
Satoshi Ishikawa
諭 石川
Masaru Nikaido
勝 二階堂
Shigeo Takenaka
滋男 竹中
Kumio Fukuda
久美雄 福田
Koji Nishimura
孝司 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001000211A priority Critical patent/JP2002203475A/en
Publication of JP2002203475A publication Critical patent/JP2002203475A/en
Pending legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an image display device capable of high-quality display by resolving a problem of ununiformity of a screen caused by wiring resistance and to provide its manufacturing method. SOLUTION: A plurality of Y-direction lines 20 and a plurality of X-direction lines 22 formed by intercrossing them and a plurality of electron emission elements 18 respectively connected to the intercrossing parts of the Y-direction lines and the X-direction lines are formed on a back substrate 12. The Y- direction lines are formed in multiple first grooves 23a formed on the back substrate. The X-direction lines are formed, through interlayer insulating layers 34, in multiple second grooves 32b formed on the back substrate and respectively extending by crossing the first grooves and the Y-direction lines.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複数の電子放出素
子が設けられた電子源基板、その製造方法、および電子
源基板を備えた画像表示装置に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to an electron source substrate provided with a plurality of electron-emitting devices, a method of manufacturing the same, and an image display device provided with the electron source substrate.

【0002】[0002]

【従来の技術】従来より、画像表示装置等に用いる電子
放出素子として、熱陰極電子放出素子および冷陰極電子
放出素子の2種類が知られている。このうち冷陰極電子
放出素子として、表面伝導型電子放出素子や電界放出型
電子放出素子、あるいは、金属/絶縁層/金属型の電子
放出素子等が知られている。
2. Description of the Related Art Conventionally, two types of electron-emitting devices, such as a hot-cathode electron-emitting device and a cold-cathode electron-emitting device, have been known as electron-emitting devices used in image display devices and the like. Among these, as a cold cathode electron emitting element, a surface conduction type electron emitting element, a field emission type electron emitting element, a metal / insulating layer / metal type electron emitting element, and the like are known.

【0003】この電界放出型の電子放出素子には種々の
方式があるが、一例として、特開平2−46636号公
報に開示されているような、プレーナ型電界放出素子が
あり、これを基板上に配置し結線して電子放出源が構成
されている。
There are various types of field emission type electron-emitting devices. For example, there is a planar type field emission device disclosed in Japanese Patent Application Laid-Open No. 2-46636, which is mounted on a substrate. And the wires are connected to form an electron emission source.

【0004】また、表面伝導型電子放出素子は、基板上
に形成された小面積の薄膜にその膜面と平行に電流を流
すことにより電子放出が生ずる現象を利用している。多
数の表面伝導型放出素子を配列形成した例として、例え
ば、特開昭64−031332、特開平1−28374
9、特開平2−257552等には、並列に表面伝導型
電子放出素子を配列し、個々の素子の両端を配線で、そ
れぞれ結線した行を多数行配列した電子源が開示されて
いる。
Further, the surface conduction electron-emitting device utilizes a phenomenon in which electrons are emitted by passing a current through a small-area thin film formed on a substrate in parallel with the film surface. For example, Japanese Patent Application Laid-Open Nos. 64-031332 and 1-228374 disclose an example in which a large number of surface conduction emission devices are arranged and formed.
9. JP-A-2-257552 and the like disclose an electron source in which surface-conduction electron-emitting devices are arranged in parallel, and both ends of each device are connected by wiring, and a number of rows each connected to each other are arranged.

【0005】上記のような電子放出素子と、この電子放
出素子から放出された電子によって可視光を発光する蛍
光体とを組合わせることにより、比較的大画面で、か
つ、表示品位に優れた自己発光型の画像表示装置を構成
することができる。
[0005] By combining the above-described electron-emitting device with a phosphor that emits visible light by electrons emitted from the electron-emitting device, a self-emission device having a relatively large screen and excellent display quality can be obtained. A light-emitting image display device can be configured.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、電子放
出素子を用いて大面積の画像表示装置を構成する場合、
例えば、表面伝導型電子放出素子の製造工程において、
薄膜によって電極や配線パターンを形成する場合、通
常、基板上に電極及び配線材料の金属薄膜を真空蒸着等
により成膜した後、この金属薄膜をフォトリソグラフィ
ー、エッチング技術を用いてパターニングすることによ
り形成する。
However, when a large-area image display device is constructed using electron-emitting devices,
For example, in a manufacturing process of a surface conduction electron-emitting device,
When forming an electrode or a wiring pattern by a thin film, usually, a metal thin film of an electrode and a wiring material is formed on a substrate by vacuum deposition or the like, and then the metal thin film is formed by patterning using photolithography and etching techniques. I do.

【0007】しかし、このような電極および配線パター
ンを、例えば、対角寸法が40cm以上の大型基板上に
フォトリソグラフィー法、エッチング技術によって製造
する場合、配線長が長くなるとともに、高密度配線を行
うために配線を細くする必要があり、1〜数μm程度の
厚さの薄膜を用いた場合、配線抵抗の増加が問題とな
る。
However, when such an electrode and a wiring pattern are manufactured on a large substrate having a diagonal dimension of 40 cm or more by a photolithography method or an etching technique, the wiring length becomes long and high-density wiring is performed. Therefore, it is necessary to make the wiring thin, and when a thin film having a thickness of about 1 to several μm is used, an increase in wiring resistance becomes a problem.

【0008】すなわち、各素子部で一定の電力消費が発
生すると、隣接する素子間では一定の電圧降下が発生す
る。この電圧降下は画面位置で積算され、個々の電圧降
下は小さく無視できたとしても、マクロな画面位置では
駆動電圧差となって現われ、表示輝度の差となって画像
の均一性を損なう。そして、このような問題は、X−Y
マトリクスドライブ方式による自発光型の表示装置に共
通の課題であり、いずれの画像表示装置においても、大
画面高密度化に伴って配線抵抗の低減が望まれている。
That is, when a constant power consumption occurs in each element section, a constant voltage drop occurs between adjacent elements. This voltage drop is integrated at the screen position, and even if each voltage drop is small and negligible, it appears as a drive voltage difference at a macro screen position, resulting in a difference in display luminance and impairing image uniformity. And such a problem is XY
This is a problem common to the self-luminous display devices using the matrix drive method, and in any of the image display devices, it is desired to reduce the wiring resistance with the increase in the density of the large screen.

【0009】配線抵抗を低減するために配線の幅を広く
すると、対応する画素内一素子の面積が大きくなり高精
細画像表示が困難と成る。また、導電性ペーストおよび
絶縁体ペーストを基板上に印刷する工程を一部または全
部に用い、数μm〜数十μmの厚膜を持った配線を形成
する方法も考えられるが、配線を厚膜化した場合、基板
から剥がれ易くなる。同時に、電子放出素子の周囲に厚
膜の配線が存在している場合、配線から生じる電界等に
よって電子の軌道が影響され、画像品位低下の原因とな
る。
When the width of the wiring is widened to reduce the wiring resistance, the area of one element in the corresponding pixel becomes large, and it becomes difficult to display a high-definition image. In addition, a method of forming a wiring having a thick film of several μm to several tens of μm using a process of printing a conductive paste and an insulating paste on a substrate for part or all of the wiring may be considered. When it becomes, it becomes easy to peel off from the substrate. At the same time, when a thick-film wiring is present around the electron-emitting device, the trajectory of electrons is affected by an electric field or the like generated by the wiring, which causes deterioration in image quality.

【0010】また、特許第3044434号公報に開示
された電子源の製造方法によれば、絶縁基板に複数の溝
を形成し、これらの溝に配線材料を充填して第1配線電
を形成し、この絶縁基板上および第1配線電極上に絶縁
体層を形成した後、更に絶縁体層に複数の溝を形成し、
これらの溝に配線材を充填して第2配線電極を形成す
る。そして、絶縁層上に表面導電型放出素子を形成し、
第1および第2配線電極に接続して電子源を構成してい
る。
According to the method for manufacturing an electron source disclosed in Japanese Patent No. 3044434, a plurality of grooves are formed in an insulating substrate, and these grooves are filled with a wiring material to form a first wiring electrode. Forming an insulating layer on the insulating substrate and the first wiring electrode, and further forming a plurality of grooves in the insulating layer;
These grooves are filled with a wiring material to form second wiring electrodes. Then, a surface conduction type emission element is formed on the insulating layer,
The electron source is connected to the first and second wiring electrodes.

【0011】このような製造方法によって形成された電
子源基板によれば、絶縁基板に形成した溝に第1配線電
極を形成することにより、この第1配線電極を厚く形成
することが可能となり、配線抵抗の低減を図ることがで
きる。
According to the electron source substrate formed by such a manufacturing method, it is possible to form the first wiring electrode thick by forming the first wiring electrode in the groove formed in the insulating substrate. The wiring resistance can be reduced.

【0012】しかしながら、このような電子源基板で
は、第1配線上に形成した絶縁体層の平面性を整えるこ
とは非常に困難であり、微細な電子放出素子の形成が妨
げられる。そのため、絶縁体層を形成した後、その表面
を研磨等して平面性を整えるがある。
However, in such an electron source substrate, it is very difficult to adjust the planarity of the insulator layer formed on the first wiring, and it is difficult to form a fine electron-emitting device. For this reason, after the insulator layer is formed, its surface may be polished or the like to adjust the planarity.

【0013】この発明は以上の点に鑑みなされたもの
で、その目的は、配線抵抗により生じる画面の不均一性
の問題を解消し、高品位な表示が可能な電子源基板、そ
の製造方法、および電子源基板を備えた画像表示装置を
提供することにある。
The present invention has been made in view of the above points, and has as its object to solve the problem of screen non-uniformity caused by wiring resistance and to provide an electron source substrate capable of high-quality display, a method of manufacturing the same, And an image display device provided with an electron source substrate.

【0014】[0014]

【課題を解決するための手段】上記目的を達成するた
め、この発明に係る電子源基板は、対向した第1および
第2主面を有する絶縁基板と、上記絶縁基板の第1主面
に形成された複数の第1溝内にそれぞれ設けられた複数
の第1配線と、上記絶縁基板の第1主面上に形成され上
記第1配線を横切って延びた複数の第2溝内に、それぞ
れ絶縁層を介して設けられた複数の第2配線と、上記第
1配線と第2配線との交差部近傍で上記絶縁基板の第1
主面上にそれぞれ設けられ、上記第1および第2配線に
接続された複数の電子放出素子と、を備えたことを特徴
としている。
To achieve the above object, an electron source substrate according to the present invention comprises an insulating substrate having first and second main surfaces facing each other, and an electron source substrate formed on the first main surface of the insulating substrate. A plurality of first wirings respectively provided in the plurality of first grooves formed, and a plurality of second grooves formed on the first main surface of the insulating substrate and extending across the first wirings, respectively. A plurality of second wirings provided via an insulating layer; and a first wiring of the insulating substrate near an intersection of the first wiring and the second wiring.
A plurality of electron-emitting devices provided on the main surface and connected to the first and second wirings, respectively.

【0015】上記電子源基板において、各第1配線は、
上記第1溝内に充填された導電性ペーストを焼成して形
成され、あるいは、上記第1溝内に形成されたメッキ
膜、蒸着膜等により形成されている。また、上記第2配
線は、上記絶縁層を介して上記第2溝内に充填された導
電性ペーストを焼成して形成され、あるいは、上記絶縁
層を介して上記第2溝内に形成されたメッキ膜、蒸着膜
等により形成されている。
In the above-mentioned electron source substrate, each first wiring is
It is formed by baking the conductive paste filled in the first groove, or is formed by a plating film, a deposition film or the like formed in the first groove. Further, the second wiring is formed by baking a conductive paste filled in the second groove via the insulating layer, or formed in the second groove via the insulating layer. It is formed by a plating film, a vapor deposition film, or the like.

【0016】この発明に係る電子源基板の製造方法は、
対向した第1および第2主面を有する絶縁基板の第1主
面に複数の細長い第1溝を形成し、上記第1溝内に導電
性物質を充填して複数の第1配線を形成し、上記絶縁基
板の第1主面に上記第1溝および第1配線と交差して延
びる複数の細長い第2溝を形成し、上記各第2溝に絶縁
性物質を充填して絶縁層を形成し、上記各第2溝内に形
成された絶縁層に、第2溝に沿って延びた第3溝を形成
し、上記第3溝内に導電性物質を充填して複数の第2配
線を形成し、上記第1配線と第2配線との交差部近傍で
上記絶縁基板の第1主面上に複数の電子放出素子を設
け、各電子放出素子を上記第1および第2配線に接続す
ることを特徴としている。
A method for manufacturing an electron source substrate according to the present invention comprises:
A plurality of elongated first grooves are formed in a first main surface of an insulating substrate having opposing first and second main surfaces, and a plurality of first wirings are formed by filling the first grooves with a conductive material. Forming a plurality of elongated second grooves extending across the first groove and the first wiring on the first main surface of the insulating substrate, and filling each of the second grooves with an insulating material to form an insulating layer; Then, a third groove extending along the second groove is formed in the insulating layer formed in each of the second grooves, and the third groove is filled with a conductive material to form a plurality of second wirings. Forming a plurality of electron-emitting devices on the first main surface of the insulating substrate near an intersection of the first and second wirings, and connecting each of the electron-emitting devices to the first and second wirings; It is characterized by:

【0017】また、この発明に係る電子源基板の製造方
法によれば、上記第1、第2、第3溝をそれぞれサンド
ブラストにより形成することを特徴としている。更に、
この発明に係る画像表示装置は、請求項1ないし7のい
ずれか1項に記載の電子源基板を備えて構成されてい
る。また、この発明に係る他の画像表示装置は、請求項
1ないし7のいずれか1項に記載の電子源基板と、上記
電子源基板と所定の間隔を持って対向配置され、上記電
子放出素子により励起されて可視光を発光する発光面を
有した対向基板と、を備えたことを特徴としている。
Further, according to a method of manufacturing an electron source substrate according to the present invention, the first, second, and third grooves are formed by sandblasting. Furthermore,
An image display device according to the present invention is provided with the electron source substrate according to any one of claims 1 to 7. According to another aspect of the present invention, there is provided an image display device, wherein the electron source substrate according to any one of claims 1 to 7 is disposed so as to face the electron source substrate at a predetermined distance, and the electron emission element is provided. And a counter substrate having a light-emitting surface that emits visible light when excited by the above.

【0018】以上のように構成された電子源基板、その
製造方法、および画像表示装置によれば、第1および第
2配線の両方を、絶縁基板に形成された第1および第2
溝内に設けることにより、第1および第2配線の両方を
導電性ペーストあるいはメッキ膜等によって厚膜に形成
することができる。その結果、第1および第2配線の配
線抵抗を低減し画像品位の向上を図ることが可能とな
る。また、第1および第2配線をそれぞれ溝内に設ける
ことにより、配線を厚膜化した場合でも、絶縁基板から
剥がれ難く、信頼性の向上を図ることができる。
According to the electron source substrate, the method of manufacturing the same, and the image display device configured as described above, both the first and second wirings are connected to the first and second wirings formed on the insulating substrate.
By providing in the groove, both the first and second wirings can be formed into a thick film by using a conductive paste or a plating film. As a result, it is possible to reduce the wiring resistance of the first and second wirings and improve the image quality. Further, by providing the first and second wirings in the respective grooves, even when the wirings are made thicker, they are hardly peeled off from the insulating substrate, and the reliability can be improved.

【0019】更に、この発明によれば、絶縁基板に形成
された溝内に第1および第2配線を設けることにより、
第1および第2配線を厚膜にして配線抵抗を低減した場
合でも、これらの配線が絶縁基板の表面から大きく突出
ことを防止でき、絶縁基板の表面と面一に設けることも
可能となる。そのため、電子放出素子から放出される電
子の軌道が第1および第2配線から生じる電界等によっ
て影響されることがなくなリ、一層画像品位の向上を図
ることが可能となる。
Further, according to the present invention, by providing the first and second wirings in the grooves formed in the insulating substrate,
Even when the first and second wirings are made thicker to reduce the wiring resistance, these wirings can be prevented from protruding significantly from the surface of the insulating substrate, and can be provided flush with the surface of the insulating substrate. Therefore, the trajectory of the electrons emitted from the electron-emitting device is not affected by the electric field generated from the first and second wirings, and the image quality can be further improved.

【0020】そして、配線抵抗が低減し、かつ、配線に
よる電子放出素子への影響がない電子源基板を用いるこ
とにより、画面の不均一性の問題を解消し、高品位な表
示が可能な画像表示装置を得ることができる。
By using an electron source substrate having reduced wiring resistance and having no effect on the electron-emitting devices due to the wiring, the problem of non-uniformity of the screen can be solved and an image capable of high quality display can be obtained. A display device can be obtained.

【0021】[0021]

【発明の実施の形態】以下、図面を参照しながら、この
発明の実施の形態に係る画像表示装置について詳細に説
明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an image display device according to an embodiment of the present invention will be described in detail with reference to the drawings.

【0022】図1に示すように、画像表示装置は、それ
ぞれ矩形状の透明な絶縁基板、例えば、ガラスからなる
前面基板10および背面基板12を備え、これらの基板
は所定の隙間を置いて対向配置されている。そして、前
面基板10および背面基板12は、ガラスからなる矩形
状の支持枠14を介して周縁部同志が接合され、偏平な
矩形状の真空外囲器15を構成している。支持枠14
は、例えば、低融点ガラスからなるフリットガラス、金
属封着材等により、背面基板12の周縁部および前面基
板10の周縁部に封着されている。また、前面基板10
と背面基板12との間には、これらの基板の間隔を維持
するため、それぞれガラス、セラミックス等からなる図
示しない多数のスペーサが所定の間隔をおいて配置され
ている。
As shown in FIG. 1, the image display device includes a rectangular transparent insulating substrate, for example, a front substrate 10 and a rear substrate 12 made of glass, and these substrates are opposed to each other with a predetermined gap. Are located. The front substrate 10 and the rear substrate 12 are joined to each other via a rectangular supporting frame 14 made of glass to form a flat rectangular vacuum envelope 15. Support frame 14
Are sealed to the periphery of the back substrate 12 and the periphery of the front substrate 10 by, for example, frit glass made of low melting point glass, a metal sealing material, or the like. The front substrate 10
A large number of spacers (not shown) made of glass, ceramics or the like are arranged at predetermined intervals between the substrate and the rear substrate 12 in order to maintain the intervals between these substrates.

【0023】対向基板として機能する前面基板10の内
面には、蛍光面としての蛍光体スクリーン16が形成さ
れている。この蛍光体スクリーン16は、赤、青、緑の
蛍光体層、および黒色着色層を並べて構成されている。
これらの蛍光体層はストライプ状あるいはドット状に形
成されている。また、蛍光体スクリーン16上には、ア
ルミニウム等からなるメタルバック17が形成されてい
る。
On the inner surface of the front substrate 10 functioning as a counter substrate, a phosphor screen 16 as a phosphor screen is formed. The phosphor screen 16 is configured by arranging red, blue, and green phosphor layers and a black coloring layer.
These phosphor layers are formed in stripes or dots. A metal back 17 made of aluminum or the like is formed on the phosphor screen 16.

【0024】背面基板12の内面(第1主面)には、蛍
光体スクリーン16の蛍光体層を励起する電子放出源と
して、それぞれ電子ビームを放出する多数の電子放出素
子18が設けられている。これらの電子放出素子18
は、画素毎に対応して複数列および複数行に配列されて
いる。また、背面基板12上には、電子放出素子18に
電圧を印加して駆動するための多数本のY方向配線(第
1配線)20およびX方向配線(第2配線)22がマト
リック状に設けられ、各電子放出素子は、Y方向配線と
X方向配線との交差部近傍においてこれらの配線に接続
されている。ここで、Y方向配線20は走査用配線であ
り、X方向配線22は例えば変調用配線である。それに
より、背面基板12は電子源基板を構成している。
On the inner surface (first main surface) of the rear substrate 12, a large number of electron-emitting devices 18 each emitting an electron beam are provided as electron emission sources for exciting the phosphor layer of the phosphor screen 16. . These electron-emitting devices 18
Are arranged in a plurality of columns and a plurality of rows corresponding to each pixel. A large number of Y-directional wirings (first wirings) 20 and X-directional wirings (second wirings) 22 for applying a voltage to and driving the electron-emitting devices 18 are provided in a matrix on the rear substrate 12. Each electron-emitting device is connected to these wirings near the intersection of the Y-direction wiring and the X-direction wiring. Here, the Y-direction wiring 20 is a scanning wiring, and the X-direction wiring 22 is, for example, a modulation wiring. Thereby, the rear substrate 12 constitutes an electron source substrate.

【0025】各Y方向配線20の一端部あるいは両端部
は、背面基板12を貫通して延びた導電部24aを介し
て背面基板12の外面に導出し、図示しない駆動回路基
板に続されている。同様に、各X方向配線22の一端部
あるいは両端部は、背面基板12を貫通して延びた導電
部24bを介して背面基板12の外面に導出し、図示し
ない駆動回路基板に接続されている。
One end or both ends of each Y-direction wiring 20 is led out to the outer surface of the rear substrate 12 via a conductive portion 24a extending through the rear substrate 12, and is connected to a drive circuit substrate (not shown). . Similarly, one end or both ends of each X-direction wiring 22 is led out to the outer surface of the rear substrate 12 via a conductive portion 24b extending through the rear substrate 12, and connected to a drive circuit substrate (not shown). .

【0026】図2に示すように、各電子放出素子18は
表面伝導型の電子放出素子として構成されている。すな
わち、各電子放出素子18は、導電性薄膜27と、Y方
向配線20およびX方向配線22にそれぞれ接続され導
電性薄膜27に電圧を印加する一対の素子電極28、3
0と、を備えている。導電性薄膜27の中央には、極小
な亀裂からなる電子放出部が形成されている。
As shown in FIG. 2, each electron-emitting device 18 is configured as a surface conduction electron-emitting device. That is, each electron-emitting device 18 includes a conductive thin film 27 and a pair of device electrodes 28, 3 connected to the Y-direction wiring 20 and the X-direction wiring 22 and applying a voltage to the conductive thin film 27.
0. At the center of the conductive thin film 27, an electron emission portion formed of a very small crack is formed.

【0027】素子電極28、30の電極間隔は数μmな
いし数百μm、膜厚は数百オングストロームないし数千
オングストロームで、真空蒸着法やスパッタ蒸着法等に
よって形成された金属薄膜をフォトリソグラフィー法に
よってパターニングするか、あるいはインクジェットプ
リンタを用いた印刷法等により適宜形成されている。
The electrode interval between the device electrodes 28 and 30 is several μm to several hundred μm, the film thickness is several hundred angstroms to several thousand angstroms, and a metal thin film formed by a vacuum evaporation method or a sputter evaporation method is formed by photolithography. It is formed as appropriate by patterning or by a printing method using an inkjet printer.

【0028】導電性薄膜27の膜厚は数十オングストロ
ームないし数千オングストロームの範囲が好ましく適宜
設定することができ、この導電性薄膜もフォトリソグラ
フィー法や印刷法等によってパターン形成され、個々に
分離されている。
The thickness of the conductive thin film 27 is preferably set in the range of several tens of angstroms to several thousand angstroms, and the conductive thin film 27 is also formed into a pattern by a photolithography method, a printing method, or the like, and is individually separated. ing.

【0029】図2および図3に示すように、多数本のY
方向配線20は、背面基板12の内面に形成された多数
本の第1溝32a内にそれぞれ設けられ、所定のピッチ
で互いに平行に延びている。また、背面基板12の内面
には、Y方向配線20および第1溝32aを横切って延
びた多数本の第2溝32bが形成され、Y方向配線と直
行する方向に延びている。各第2溝32bは、第1溝3
2aよりも浅く形成されている。
As shown in FIGS. 2 and 3, a large number of Y
The directional wirings 20 are provided in a large number of first grooves 32a formed on the inner surface of the rear substrate 12, and extend in parallel with each other at a predetermined pitch. On the inner surface of the back substrate 12, a large number of second grooves 32b are formed extending across the Y-directional wiring 20 and the first grooves 32a, and extend in a direction perpendicular to the Y-directional wiring. Each second groove 32b is provided with a first groove 3
It is formed shallower than 2a.

【0030】各第2溝32bの内面には、その全長に亘
って層間絶縁層34が形成されている。更に、各層間絶
縁層34には、第2溝32bに沿って延びた第3溝32
cが形成されている。そして、これら第3溝32c内に
X方向配線22が設けられている。これにより、多数本
のX方向配線22は、所定のピッチで互いに平行に、か
つ、Y方向配線20と直行する方向に延びている。各Y
方向配線20とX方向配線22との交差部において、こ
れらの配線は、前述した層間絶縁層34を介して重なっ
ている。
On the inner surface of each second groove 32b, an interlayer insulating layer 34 is formed over the entire length. Further, a third groove 32 extending along the second groove 32b is formed in each interlayer insulating layer 34.
c is formed. The X-directional wiring 22 is provided in these third grooves 32c. Thus, the large number of X-direction wirings 22 extend in parallel with each other at a predetermined pitch and in a direction perpendicular to the Y-direction wirings 20. Each Y
At the intersection of the directional wiring 20 and the X-directional wiring 22, these wirings overlap via the above-described interlayer insulating layer 34.

【0031】これらY方向配線20、X方向配線22、
および層間絶縁膜34は、背面基板12の内面とほぼ面
一に形成されている。各Y方向配線20には、それぞれ
電子放出素子18の素子電極28が一体的に形成され、
Y方向配線20からほぼ垂直な方向に延出している。ま
た、各X方向配線22には、それぞれ電子放出素子18
の素子電極30が一体的に形成され、X方向配線22か
らほぼ垂直な方向に延出している。
The Y direction wiring 20, the X direction wiring 22,
The interlayer insulating film 34 is formed substantially flush with the inner surface of the rear substrate 12. An element electrode 28 of the electron-emitting device 18 is formed integrally with each of the Y-direction wirings 20,
It extends in a direction substantially perpendicular to the Y-direction wiring 20. Each X-direction wiring 22 has an electron-emitting device 18
Are formed integrally and extend in a direction substantially perpendicular to the X-directional wiring 22.

【0032】次に、上述した画像表示装置のより詳細な
構成をその製造方法と合わせて説明する。まず、透明な
絶縁性基板として良く洗浄した背面基板12を用意す
る。この背面基板12としては、石英ガラス、Na等の
不純物含有量を低減させたガラス、青板ガラス、青板ガ
ラスにスパッタ法等により形成したSiOを積層した
ガラス板等、及びアルミナ等のセラミックス等を使用す
ることができる。
Next, a more detailed structure of the above-described image display device will be described together with a method of manufacturing the same. First, a well-washed rear substrate 12 is prepared as a transparent insulating substrate. Examples of the back substrate 12 include quartz glass, glass having a reduced impurity content such as Na, blue plate glass, a glass plate obtained by laminating SiO 2 on a blue plate glass by sputtering or the like, and ceramics such as alumina. Can be used.

【0033】続いて、図4および図5に示すように、ま
ず、背面基板12の内面上にレジスト膜を形成する。同
時に、所望のデータに基づいてマスク原版を作成し、こ
のマスク原版をレジスト膜上に配置する。そして、マス
ク原版を通してレジスト膜を露光、現像し、背面基板1
2の内面上に所望パターンのレジストを形成する。ここ
で、レジストは、Y方向配線20が形成される溝32お
よび素子電極28に対応した所望パターンを有してい
る。
Subsequently, as shown in FIG. 4 and FIG. 5, first, a resist film is formed on the inner surface of the back substrate 12. At the same time, a mask master is created based on desired data, and the mask master is arranged on the resist film. Then, the resist film is exposed and developed through the mask master, and the back substrate 1 is exposed.
A resist having a desired pattern is formed on the inner surface of Step 2. Here, the resist has a desired pattern corresponding to the groove 32 in which the Y-directional wiring 20 is formed and the element electrode 28.

【0034】次に、レジスト側から背面基板12の内面
をサンドブラストとし、それぞれ素子電極形成用の突起
を有した多数の溝32を形成する。ブラスト材として、
例えばWA、SiCを使用し、約2〜3時間ブラストし
た。背面基板12の厚さを1.1mmとした場合、各溝
32は深さ約0.5mm、幅0.35mmに形成されて
いる。また、溝32のピッチは約0.6mmに形成し
た。そして、上述した溝32を形成した後、残ったレジ
ストを背面基板12から剥離する。なお、溝32の形成
方法は、サンドブラストに限らず、一般的なタイジング
による機械的切削法や他の機械的切削法、更に、ケミカ
ルエッチング等の化学的削除法を用いることができる。
Next, the inner surface of the back substrate 12 is sandblasted from the resist side, and a number of grooves 32 each having a projection for forming an element electrode are formed. As blast material,
For example, using WA or SiC, blasting was performed for about 2 to 3 hours. When the thickness of the back substrate 12 is 1.1 mm, each groove 32 is formed to have a depth of about 0.5 mm and a width of 0.35 mm. The pitch of the grooves 32 was set to about 0.6 mm. After the above-described groove 32 is formed, the remaining resist is peeled off from the back substrate 12. The method of forming the groove 32 is not limited to sandblasting, but may be a mechanical cutting method using general tizing, another mechanical cutting method, or a chemical deletion method such as chemical etching.

【0035】続いて、スクリーン印刷等により導電性ペ
ーストを各溝32および突起に充填した後、約480℃
で焼成することにより、溝32内に位置したY方向配線
20およいこのY方向配線から突出した多数の素子電極
28を形成する。導電性ペーストとしてはAgペースト
インキ等を用い、幅が約100μmのY方向配線20を
形成した。
Subsequently, the conductive paste is filled in the grooves 32 and the projections by screen printing or the like, and then the temperature is about 480 ° C.
By baking, a plurality of device electrodes 28 protruding from the Y-directional wiring 20 located in the groove 32 and from the Y-directional wiring 20 are formed. Ag paste ink or the like was used as the conductive paste, and the Y-directional wiring 20 having a width of about 100 μm was formed.

【0036】なお、Y方向配線20および素子電極28
の形成には、Agの他、Pd、Au、RuO、Pd−
Ag等の金属あるいは金属酸化物、フリットガラス、バ
インダーとしてのポリマーおよび適当な溶媒等からなる
印刷ペーストを使用することができる。また、Y方向配
線20および素子電極28は導電性ペーストに限らず、
無電界メッキ等によって形成することもできる。
The Y-direction wiring 20 and the device electrode 28
In addition to Ag, Pd, Au, RuO 2 , Pd−
A printing paste composed of a metal or metal oxide such as Ag, frit glass, a polymer as a binder, a suitable solvent, and the like can be used. Further, the Y-directional wiring 20 and the device electrode 28 are not limited to the conductive paste,
It can also be formed by electroless plating or the like.

【0037】次に、図6に示すように、上記と同様のサ
ンドブラスト法により、背面基板12の内面上に、それ
ぞれ第1溝32aおよびY方向配線20を横切って延び
る多数の第2溝32bを形成する。この場合、各第2溝
32bは深さ約0.3mm、幅0.1mmに形成されて
いる。また、第2溝32bのピッチは約0.2mmに形
成した。なお、第2溝32bの形成方法は、サンドブラ
ストに限らず、一般的なタイジングによる機械的切削法
や他の機械的切削法、更に、ケミカルエッチング等の化
学的削除法を用いることができる。
Next, as shown in FIG. 6, a number of second grooves 32b extending across the first grooves 32a and the Y-directional wirings 20 are formed on the inner surface of the back substrate 12 by the same sand blasting method as described above. Form. In this case, each second groove 32b is formed to have a depth of about 0.3 mm and a width of 0.1 mm. The pitch of the second grooves 32b was set to about 0.2 mm. The method for forming the second groove 32b is not limited to sandblasting, but may be a mechanical cutting method using general tying, another mechanical cutting method, or a chemical removal method such as chemical etching.

【0038】続いて、図7に示すように、スクリーン印
刷等により、各第2溝32bにフリットガラス等の絶縁
物質を充填し、絶縁基板12の内面と面一の層間絶縁層
34を形成する。更に、上記と同様のサンドブラスト法
により、第2溝32bに沿って延びているとともに素子
電極形成用の突起を有した第3溝32cを、各層間絶縁
層34に形成する。各第3溝32cは深さ約0.1m
m、幅0.06mmに形成されている。そして、このよ
うな第3溝32cを形成することにより、第2溝32b
内にはその内面に沿った厚さ0.2mmの層間絶縁層3
4が残った状態となる。
Subsequently, as shown in FIG. 7, each second groove 32b is filled with an insulating material such as frit glass by screen printing or the like, and an interlayer insulating layer 34 flush with the inner surface of the insulating substrate 12 is formed. . Further, a third groove 32c extending along the second groove 32b and having a projection for forming an element electrode is formed in each interlayer insulating layer 34 by the same sandblasting method as described above. Each third groove 32c has a depth of about 0.1 m
m and a width of 0.06 mm. Then, by forming such a third groove 32c, the second groove 32b is formed.
Inside is an interlayer insulating layer 3 having a thickness of 0.2 mm along its inner surface.
4 remains.

【0039】上述した第3溝32cを形成した後、スク
リーン印刷等により導電性ペーストを各第3溝32cお
よび素子電極形成用の突起に充填し、約480℃で焼成
することにより、第3溝32c内に位置したX方向配線
22および素子電極30を形成する。導電性ペーストと
してはAgペーストインキ等を用い、幅が約0.06m
mのX方向配線22を形成した。
After the above-described third groove 32c is formed, a conductive paste is filled into the third groove 32c and the projection for forming an element electrode by screen printing or the like, and the paste is baked at about 480 ° C. The X-directional wiring 22 and the element electrode 30 located in the area 32c are formed. Ag paste ink or the like is used as the conductive paste, and the width is about 0.06 m.
The X-direction wirings 22 of m were formed.

【0040】なお、X方向配線22および素子電極30
の形成には、Agの他、Pd、Au、RuO、Pd−
Ag等の金属あるいは金属酸化物、フリットガラス、バ
インダーとしてのポリマーおよび適当な溶媒等からなる
印刷ペーストを使用することができる。また、X方向配
線22は導電性ペーストに限らず、無電界メッキ等によ
って形成することもできる。
The X-direction wiring 22 and the device electrode 30
In addition to Ag, Pd, Au, RuO 2 , Pd−
A printing paste composed of a metal or metal oxide such as Ag, frit glass, a polymer as a binder, a suitable solvent, and the like can be used. Further, the X-directional wiring 22 is not limited to the conductive paste, and may be formed by electroless plating or the like.

【0041】以上の工程により、背面基板12の内面側
にY方向配線20、X方向配線22および素子電極2
8、30が形成される。Y方向配線20およびX方向配
線22は、いずれも背面基板12の内面に形成された第
1および第3溝32a、32c内に設けられ、背面基板
の外面とほぼ面一の状態となっている。
Through the above steps, the Y-directional wiring 20, the X-directional wiring 22, and the element electrodes 2 are formed on the inner surface of the back substrate 12.
8, 30 are formed. Both the Y-directional wiring 20 and the X-directional wiring 22 are provided in the first and third grooves 32a and 32c formed on the inner surface of the rear substrate 12, and are substantially flush with the outer surface of the rear substrate. .

【0042】次に、図2および図3に示すように、背面
基板12の内面上に微粒子からなる薄膜を塗布し、それ
ぞれ素子電極28、30に接続された導電性薄膜27を
形成して電子放出素子18を構成する。以上の構成によ
り電子源基板が形成される。
Next, as shown in FIGS. 2 and 3, a thin film composed of fine particles is applied on the inner surface of the back substrate 12 to form a conductive thin film 27 connected to the device electrodes 28 and 30, respectively. The emission element 18 is configured. With the above configuration, an electron source substrate is formed.

【0043】その後、背面基板12の周縁部にフリット
ガラス等の絶縁接着剤を用いて支持枠14を固着すると
ともに、背面基板12上に図示しないスペーサを形成す
る。更に、予め蛍光体スクリーン16およびメタルバッ
ク17の形成された前面基板10を支持枠14上に重ね
て配置する。この際、支持枠14と前面基板10との接
合部にフリットガラスを塗布し、焼成する等の方法で固
着し、前面基板10、支持枠14、スペーサ、背面基板
12を有した外囲器15を構成する。以上のように形成
された外囲器15は、必要に応じて通電処理やエージン
グ処理が施される。
Thereafter, the support frame 14 is fixed to the peripheral edge of the rear substrate 12 using an insulating adhesive such as frit glass, and a spacer (not shown) is formed on the rear substrate 12. Further, the front substrate 10 on which the phosphor screen 16 and the metal back 17 are formed in advance is placed on the support frame 14. At this time, frit glass is applied to a joint between the support frame 14 and the front substrate 10 and fixed by a method such as baking, and an envelope 15 having the front substrate 10, the support frame 14, the spacer, and the rear substrate 12 is provided. Is configured. The envelope 15 formed as described above is subjected to an energization process or an aging process as necessary.

【0044】以上のように構成された画像表示装置によ
れば、Y方向配線20およびX方向配線22は、背面基
板12の内面に形成された第1溝32aおよび第2溝3
2b(第3溝32c)内に設けることにより、導電性ペ
ーストあるいはメッキ膜等によって厚膜に形成すること
ができ、その結果、配線抵抗を低減することが可能とな
る。
According to the image display device configured as described above, the Y-directional wiring 20 and the X-directional wiring 22 are formed by the first groove 32 a and the second groove 3 formed on the inner surface of the back substrate 12.
By providing it in the second groove 2b (third groove 32c), it is possible to form a thick film by using a conductive paste or a plating film, and as a result, it is possible to reduce the wiring resistance.

【0045】本実施の形態において、銀ペーストからな
る長さ800mm、幅0.35mm、厚さ0.5mmの
Y方向配線20の抵抗は約0.2Ωとなり、配線の低抵
抗化を十分に達成できることができる。また、銀ペース
トからなる長さ500mm、幅0.06mm、厚さ0.
5mmのX方向配線22の抵抗は約42Ωとなり、配線
の低抵抗化を十分に達成できることができる。配線の抵
抗値が小さくなることにより、多数の電子放出素子18
を同一配線上で動作させた場合、配線に多数配置されて
いる各電子放出素子に流れる電流による電圧降下が低減
する。これは、電子放出素子18間の電圧降下の低減、
および配線両端の電圧降下の低減を実現することがで
き、各電子放出素子は同一駆動電圧に近い状態での動作
が可能となる。従って、従来大きな問題であった電子放
出素子間の動作電圧のバラツキ、および電子放出素子間
の電圧降下に伴う横線と縦線との発光輝度差、いわゆる
クロストーク、を大幅に低減することができる。その結
果、大画面の画像表示装置においても輝度ムラ等のない
高品位な画像表示が可能となる。
In this embodiment, the resistance of the Y-direction wiring 20 made of silver paste and having a length of 800 mm, a width of 0.35 mm, and a thickness of 0.5 mm is about 0.2 Ω, and the resistance of the wiring is sufficiently reduced. You can do it. In addition, the length of the silver paste is 500 mm, the width is 0.06 mm, and the thickness is 0.3 mm.
The resistance of the 5 mm X-direction wiring 22 is about 42 Ω, and the resistance of the wiring can be sufficiently reduced. When the resistance value of the wiring decreases, a large number of electron-emitting devices 18
Are operated on the same wiring, the voltage drop due to the current flowing through each of the electron-emitting devices arranged on the wiring is reduced. This reduces the voltage drop between the electron-emitting devices 18,
In addition, it is possible to reduce the voltage drop at both ends of the wiring, and each of the electron-emitting devices can operate in a state close to the same driving voltage. Therefore, it is possible to greatly reduce the variation of the operating voltage between the electron-emitting devices and the difference in light emission luminance between the horizontal line and the vertical line due to the voltage drop between the electron-emitting devices, so-called crosstalk, which has been a major problem in the past. . As a result, even in a large-screen image display device, high-quality image display without luminance unevenness or the like can be performed.

【0046】また、配線を第1および第2溝32a、3
2b内に設けることにより、配線を厚膜化した場合で
も、背面基板12から剥がれ難く、信頼性の向上を図る
ことができる。更に、背面基板12に形成された溝内に
Y方向配線20およびX方向配線22をそれぞれ設ける
ことにより、Y方向配線20およびX方向配線22を厚
膜にして配線抵抗を低減した場合でも、これらの配線が
背面基板の内面から大きく突出ことを防止でき、背面基
板の内面と面一に設けることも可能となる。そのため、
電子放出素子18から放出される電子の軌道がY方向配
線20およびX方向配線22から生じる電界等によって
影響されることがなくなリ、一層画像品位の向上を図る
ことが可能となる。
In addition, wiring is formed in the first and second grooves 32a, 3a.
By providing the wiring inside 2b, even if the wiring is thickened, it is difficult to peel off the wiring from the rear substrate 12, and the reliability can be improved. Further, by providing the Y-direction wiring 20 and the X-direction wiring 22 in the grooves formed on the rear substrate 12, respectively, even when the Y-direction wiring 20 and the X-direction wiring 22 are made thicker to reduce the wiring resistance, Can be prevented from protruding greatly from the inner surface of the rear substrate, and can be provided flush with the inner surface of the rear substrate. for that reason,
The trajectory of the electrons emitted from the electron-emitting device 18 is not affected by the electric field generated from the Y-directional wiring 20 and the X-directional wiring 22, and the image quality can be further improved.

【0047】また、電子放出素子18が設けられている
背面基板12の内面は高い平面性を有しているため、Y
方向配線20およびX方向配線22を形成した後、背面
基板の内面を研磨等する必要がなく、直ちに電子放出素
子を形成することができる。これにより、製造工程の簡
略化を図ることが可能となる。
The inner surface of the back substrate 12 on which the electron-emitting devices 18 are provided has a high flatness.
After forming the directional wiring 20 and the X-directional wiring 22, it is not necessary to grind the inner surface of the back substrate, and the electron-emitting device can be formed immediately. This makes it possible to simplify the manufacturing process.

【0048】そして、上記のように配線抵抗が低減し、
かつ、配線による電子放出素子への影響がない電子源基
板を用いることにより、画面の不均一性の問題を解消
し、高品位な表示が可能な画像表示装置を得ることがで
きる。
Then, the wiring resistance is reduced as described above,
In addition, by using an electron source substrate that does not affect the electron-emitting device due to the wiring, the problem of non-uniformity of the screen can be solved, and an image display device capable of high-quality display can be obtained.

【0049】本実施の形態で示した方法により製造され
た画像表示装置のメタルバック17をアノード電極とし
て電子の加速電圧5kVを印加し、Y、X方向配線2
0、22を通して素子電極28、30から電子放出素子
18へ所定の電圧を印加したところ、電子が放出され、
画面全体に亘って均一な明るさの表示が得られた。
Using the metal back 17 of the image display device manufactured by the method shown in the present embodiment as an anode electrode, an electron accelerating voltage of 5 kV is applied, and the Y, X direction wiring 2
When a predetermined voltage is applied to the electron-emitting device 18 from the device electrodes 28 and 30 through 0 and 22, electrons are emitted,
A display with uniform brightness over the entire screen was obtained.

【0050】また、配線抵抗が低減したことにより、製
造工程で施されるエージング処理において、各配線に同
時に電圧を印加しても各素子への印加電圧の不均一が発
生せず、均一な特性の電子放出素子を得ることができ、
製造効率の向上および製造コストの低減を図り、安価な
画像表示装置を提供することが可能となる。
In addition, since the wiring resistance is reduced, even when a voltage is applied to each wiring at the same time in the aging process performed in the manufacturing process, the applied voltage to each element does not become non-uniform, and uniform characteristics are obtained. Electron-emitting device can be obtained,
It is possible to provide an inexpensive image display device by improving the manufacturing efficiency and reducing the manufacturing cost.

【0051】なお、この発明は上述した実施の形態に限
定されることなく、この発明の範囲内で種々変形可能で
ある。例えば、本発明において、電子放出素子は表面伝
導型に限らず、電界放出型やMIM型の電子放出素子、
あるいは、半導体電子源などを適用することも可能であ
る。また、上述した実施の形態において、電子放出素子
の素子電極は、Y方向配線およびX方向配線と一体に形
成することなく、これらの配線を形成した後、背面基板
上に別途形成する構成としても良い。
The present invention is not limited to the above-described embodiment, but can be variously modified within the scope of the present invention. For example, in the present invention, the electron emission device is not limited to the surface conduction type, but may be a field emission type or MIM type electron emission device,
Alternatively, a semiconductor electron source or the like can be applied. In the above-described embodiment, the device electrode of the electron-emitting device may be formed separately from the Y-direction wiring and the X-direction wiring on the rear substrate after these wirings are formed without being formed integrally with the Y-direction wiring and the X-direction wiring. good.

【0052】更に、Y方向配線およびX方向配線を逆に
設けた構成としても良い。すなわち、第1溝内にX方向
配線を形成し、これら第1溝およびX方向配線を横切っ
て延びる第2溝内に層間絶縁膜を介してY方向配線を設
ける構成としても良い。
Further, the configuration may be such that the Y-direction wiring and the X-direction wiring are provided in reverse. That is, an X-directional wiring may be formed in the first groove, and a Y-directional wiring may be provided in the second groove extending across the first groove and the X-directional wiring via an interlayer insulating film.

【0053】[0053]

【発明の効果】以上詳述したように、この発明によれ
ば、配線抵抗を低減することにより、配線抵抗に起因し
た画面の不均一性の問題を解消し、高品位な表示が可能
な電子源基板、その製造方法、および電子源基板を備え
た画像表示装置を提供することができる。
As described above in detail, according to the present invention, by reducing the wiring resistance, the problem of the non-uniformity of the screen caused by the wiring resistance can be solved, and an electronic device capable of high quality display can be realized. A source substrate, a method for manufacturing the same, and an image display device including the electron source substrate can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の実施の形態に係る画像表示装置を一
部破断して示す斜視図。
FIG. 1 is an exemplary perspective view showing an image display apparatus according to an embodiment of the present invention, with a part cut away;

【図2】上記画像表示装置の電子源基板の一部を拡大し
て示す斜視図。
FIG. 2 is an enlarged perspective view showing a part of an electron source substrate of the image display device.

【図3】図2の線A−Aに沿った断面図。FIG. 3 is a sectional view taken along line AA of FIG. 2;

【図4】上記電子源基板の製造工程において、背面基板
に溝を形成するためのサンドブラスト法を概略的に示す
フローチャート。
FIG. 4 is a flowchart schematically showing a sandblasting method for forming a groove in the back substrate in the manufacturing process of the electron source substrate.

【図5】上記背面基板にY方向配線を形成した状態を示
す斜視図。
FIG. 5 is a perspective view showing a state in which Y-directional wiring is formed on the back substrate.

【図6】上記背面基板にY方向配線を形成した後、第2
溝を形成した状態を示す斜視図。
FIG. 6 shows a second example after Y-directional wiring is formed on the rear substrate.
FIG. 4 is a perspective view showing a state in which a groove is formed.

【図7】上記背面基板の第2溝内に設けられた層間絶縁
層に第3溝を形成した状態を示す斜視図。
FIG. 7 is a perspective view showing a state in which a third groove is formed in an interlayer insulating layer provided in the second groove of the back substrate.

【符号の説明】[Explanation of symbols]

10…前面基板 12…背面基板 14…支持枠 15…外囲器 16…蛍光体スクリーン 17…メタルバック 18…電子放出素子 20…Y方向配線 22…X方向配線 24a、24b…導電部 26…絶縁基板 28、30…素子電極 32…溝 32a…第1溝 32b…第2溝 32c…第3溝 34…層間絶縁層 DESCRIPTION OF SYMBOLS 10 ... Front board 12 ... Back board 14 ... Support frame 15 ... Enclosure 16 ... Phosphor screen 17 ... Metal back 18 ... Electron emission element 20 ... Y direction wiring 22 ... X direction wiring 24a, 24b ... Conducting part 26 ... Insulation Substrates 28, 30 ... Device electrode 32 ... Groove 32a ... First groove 32b ... Second groove 32c ... Third groove 34 ... Interlayer insulating layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹中 滋男 東京都港区芝浦一丁目1番1号 株式会社 東芝本社事務所内 (72)発明者 福田 久美雄 埼玉県深谷市幡羅町一丁目9番地2号 株 式会社東芝深谷工場内 (72)発明者 西村 孝司 埼玉県深谷市幡羅町一丁目9番地2号 株 式会社東芝深谷工場内 Fターム(参考) 5C031 DD17 5C036 EE02 EE03 EE19 EF01 EF06 EF08 EG02 EG11 EH04  ────────────────────────────────────────────────── ─── Continuing from the front page (72) Inventor Shigeo Takenaka 1-1-1, Shibaura, Minato-ku, Tokyo Inside Toshiba Corporation Head Office (72) Inventor Kumio Fukuda 1-9-9 Hara-cho, Fukaya-shi, Saitama Inside the Toshiba Fukaya Plant (72) Inventor Takashi Nishimura 1-9-2 Hara-cho, Fukaya City, Saitama Prefecture Inside the Toshiba Fukaya Plant F-term (reference) 5C031 DD17 5C036 EE02 EE03 EE19 EF01 EF06 EF08 EG02 EG11 EH04

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】対向した第1および第2主面を有する絶縁
基板と、 上記絶縁基板の第1主面に形成された複数の第1溝内に
それぞれ設けられた複数の第1配線と、 上記絶縁基板の第1主面上に形成され上記第1配線を横
切って延びた複数の第2溝内に、それぞれ絶縁層を介し
て設けられた複数の第2配線と、 上記第1配線と第2配線との交差部近傍で上記絶縁基板
の第1主面上にそれぞれ設けられ、上記第1および第2
配線に接続された複数の電子放出素子と、 を備えたことを特徴とする電子源基板。
An insulating substrate having first and second main surfaces facing each other; a plurality of first wirings respectively provided in a plurality of first grooves formed in the first main surface of the insulating substrate; A plurality of second wirings respectively provided via an insulating layer in a plurality of second grooves formed on a first main surface of the insulating substrate and extending across the first wirings; The first and second wirings are provided on the first main surface of the insulating substrate in the vicinity of the intersection with the second wiring, respectively.
An electron source substrate, comprising: a plurality of electron-emitting devices connected to wiring.
【請求項2】上記各第1配線は、上記第1溝内に充填さ
れた導電性ペーストを焼成して形成されていることを特
徴とする請求項1に記載の電子源基板。
2. The electron source substrate according to claim 1, wherein each of the first wirings is formed by firing a conductive paste filled in the first groove.
【請求項3】上記各第1配線は、上記第1溝内に形成さ
れたメッキ膜あるいは蒸着膜により形成されていること
を特徴とする請求項1に記載の電子源基板。
3. The electron source substrate according to claim 1, wherein each of said first wirings is formed by a plating film or a deposition film formed in said first groove.
【請求項4】上記第2配線は、上記絶縁層を介して上記
第2溝内に充填された導電性ペーストを焼成して形成さ
れていることを特徴とする請求項1ないし3のいずれか
1項に記載の電子源基板。
4. The semiconductor device according to claim 1, wherein the second wiring is formed by firing a conductive paste filled in the second groove via the insulating layer. 2. The electron source substrate according to claim 1.
【請求項5】上記各第2配線は、上記絶縁層を介して上
記第2溝内に形成されたメッキ膜あるいは蒸着膜により
形成されていることを特徴とする請求項1ないし3のい
ずれか1項に記載の電子源基板。
5. The semiconductor device according to claim 1, wherein each of the second wirings is formed by a plating film or a deposition film formed in the second groove via the insulating layer. 2. The electron source substrate according to claim 1.
【請求項6】上記第1および第2配線は、上記絶縁基板
の第1主面とほぼ同一平面内に露出していることを特徴
とする請求項1ないし5のいずれか1項に記載の電子源
基板。
6. The semiconductor device according to claim 1, wherein said first and second wirings are exposed in substantially the same plane as a first main surface of said insulating substrate. Electron source substrate.
【請求項7】上記各第2溝は、上記第1溝よりも浅く形
成されていることを特徴とする請求項1ないし6のいず
れか1項に記載の電子源基板。
7. The electron source substrate according to claim 1, wherein each of the second grooves is formed shallower than the first grooves.
【請求項8】対向した第1および第2主面を有する絶縁
基板の第1主面に複数の細長い第1溝を形成し、 上記第1溝内に導電性物質を充填して複数の第1配線を
形成し、 上記絶縁基板の第1主面に上記第1溝および第1配線と
交差して延びる複数の細長い第2溝を形成し、 上記各第2溝に絶縁性物質を充填して絶縁層を形成し、 上記各第2溝内に形成された絶縁層に、第2溝に沿って
延びた第3溝を形成し、 上記第3溝内に導電性物質を充填して複数の第2配線を
形成し、 上記第1配線と第2配線との交差部近傍で上記絶縁基板
の第1主面上に複数の電子放出素子を設け、各電子放出
素子を上記第1および第2配線に接続することを特徴と
する電子源基板の製造方法。
8. A plurality of elongated first grooves are formed in a first main surface of an insulating substrate having first and second main surfaces opposed to each other, and a conductive material is filled in the first grooves to form a plurality of first grooves. Forming one wiring, forming a plurality of elongated second grooves intersecting the first groove and the first wiring on the first main surface of the insulating substrate; filling each of the second grooves with an insulating material; Forming a third groove extending along the second groove in the insulating layer formed in each of the second grooves, and filling the third groove with a conductive material. A plurality of electron-emitting devices are provided on the first main surface of the insulating substrate in the vicinity of the intersection of the first and second wires, and each electron-emitting device is provided with the first and second electron-emitting devices. A method for manufacturing an electron source substrate, comprising connecting to two wirings.
【請求項9】上記第1溝内に導電性ペーストを充填し焼
成することにより上記第1配線を形成することを特徴と
する請求項8に記載の電子源基板の製造方法。
9. The method according to claim 8, wherein the first wiring is formed by filling and firing a conductive paste in the first groove.
【請求項10】上記第3溝内に導電性ペーストを充填し
焼成することにより上記第2配線を形成することを特徴
とする請求項8又は9に記載の電子源基板の製造方法。
10. The method according to claim 8, wherein the second wiring is formed by filling and firing a conductive paste in the third groove.
【請求項11】導電性物質を上記第1溝内にメッキある
いは蒸着して上記第1配線を形成することを特徴とする
請求項8に記載の電子源基板の製造方法。
11. The method according to claim 8, wherein the first wiring is formed by plating or depositing a conductive material in the first groove.
【請求項12】導電性物質を上記第3溝内にメッキある
いは蒸着して上記第2配線を形成することを特徴とする
請求項8又は11に記載の電子源基板の製造方法。
12. The method according to claim 8, wherein a conductive material is plated or vapor-deposited in the third groove to form the second wiring.
【請求項13】上記第1、第2、第3溝をそれぞれサン
ドブラストにより形成することを特徴とする請求項8な
いし12のいずれか1項に記載の電子源基板の製造方
法。
13. The method of manufacturing an electron source substrate according to claim 8, wherein the first, second, and third grooves are respectively formed by sandblasting.
【請求項14】請求項1ないし7のいずれか1項に記載
の電子源基板を備えた画像表示装置。
14. An image display device comprising the electron source substrate according to claim 1.
【請求項15】請求項1ないし7のいずれか1項に記載
の電子源基板と、 上記電子源基板と所定の間隔を持って対向配置され、上
記電子放出素子により励起されて可視光を発光する発光
面を有した対向基板と、を備えたことを特徴とする画像
表示装置。
15. An electron source substrate according to any one of claims 1 to 7, disposed opposite to said electron source substrate at a predetermined interval, and excited by said electron emitting element to emit visible light. And a counter substrate having a light emitting surface.
JP2001000211A 2001-01-04 2001-01-04 Electron source substrate, its manufacturing method and image display device provided with it Pending JP2002203475A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001000211A JP2002203475A (en) 2001-01-04 2001-01-04 Electron source substrate, its manufacturing method and image display device provided with it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001000211A JP2002203475A (en) 2001-01-04 2001-01-04 Electron source substrate, its manufacturing method and image display device provided with it

Publications (1)

Publication Number Publication Date
JP2002203475A true JP2002203475A (en) 2002-07-19

Family

ID=18869056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001000211A Pending JP2002203475A (en) 2001-01-04 2001-01-04 Electron source substrate, its manufacturing method and image display device provided with it

Country Status (1)

Country Link
JP (1) JP2002203475A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007145123A1 (en) * 2006-06-15 2007-12-21 Canon Kabushiki Kaisha Wiring board, electron source, image display apparatus, and image reproducing apparatus
US7837529B2 (en) 2007-08-31 2010-11-23 Canon Kabushiki Kaisha Electron-emitting device and manufacturing method thereof
US7866039B2 (en) 2006-07-10 2011-01-11 Canon Kabushiki Kaisha Method for manufacturing wiring board for an image display

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007145123A1 (en) * 2006-06-15 2007-12-21 Canon Kabushiki Kaisha Wiring board, electron source, image display apparatus, and image reproducing apparatus
US8089205B2 (en) 2006-06-15 2012-01-03 Canon Kabushiki Kaisha Wiring board with groove in which wiring can move, image display apparatus, and image reproducing apparatus
US7866039B2 (en) 2006-07-10 2011-01-11 Canon Kabushiki Kaisha Method for manufacturing wiring board for an image display
US7837529B2 (en) 2007-08-31 2010-11-23 Canon Kabushiki Kaisha Electron-emitting device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP3619085B2 (en) Image forming apparatus, manufacturing method thereof, and storage medium
WO2001020639A1 (en) Display device and method of manufacture thereof
US7807334B2 (en) Substrate having fine line, electron source and image display apparatus
TWI291191B (en) Image display device
JP2002203475A (en) Electron source substrate, its manufacturing method and image display device provided with it
TWI287817B (en) Image display and method for manufacturing the same
US7642705B2 (en) Electron emission device and method of manufacturing the same
TWI281686B (en) Image display device
JP2002203474A (en) Electron source substrate, its manufacturing method and image display device provided with it
US7132784B2 (en) Fluorescent display tube having provision for preventing short-circuit therein, and method of manufacturing the same
JP4273848B2 (en) Flat display device and assembly method thereof
JP2002033061A (en) Image display device and method of manufacturing the same
JP2002117792A (en) Image display device
JPWO2003102999A1 (en) Image display device
EP1786016A1 (en) Display unit
JP2005044705A (en) Cold cathode field electron emission display device
JPH10144204A (en) Matrix substrate for electron emitting element and its manufacture
JPH07134561A (en) Substrate for large-screen image display device and its production and large-screen image display device
JPH07134559A (en) Plane type image forming device
US20030160738A1 (en) Display device
JPH0935646A (en) Plasma display panel
JP2005259517A (en) Display device
JPH0660830A (en) Plane type display
JP2006269335A (en) Image display device
JP2006066201A (en) Image display device and its manufacturing method