JPH0854837A - Light emitting device and display panel having it - Google Patents

Light emitting device and display panel having it

Info

Publication number
JPH0854837A
JPH0854837A JP6208235A JP20823594A JPH0854837A JP H0854837 A JPH0854837 A JP H0854837A JP 6208235 A JP6208235 A JP 6208235A JP 20823594 A JP20823594 A JP 20823594A JP H0854837 A JPH0854837 A JP H0854837A
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor layer
electrode
layer
conductive region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP6208235A
Other languages
Japanese (ja)
Inventor
Hiroyasu Yamada
裕康 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP6208235A priority Critical patent/JPH0854837A/en
Publication of JPH0854837A publication Critical patent/JPH0854837A/en
Abandoned legal-status Critical Current

Links

Abstract

PURPOSE:To provide a light emitting device which is producible at a good yield and has good controllability and a display panel having it. CONSTITUTION:Electrodes 12 for control and a gate insulating film 13 are formed on a glass substrate 11 and a semiconductor layer 14 is formed on it. Data line electrodes 15 are formed on the source side of this semiconductor layer 14 and a light emitting layer 17 and electrodes 18 for light emission, etc., are formed on the drain side. The light emitting device and display panel capable of executing light emission operation with good controllability by selectively controlling the electrodes 12 for control and the electrodes 18 for light emission are realized by adopting such constitution.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、発光デバイス及びそ
れを備えた表示パネルに関し、さらに詳しくは、薄膜半
導体層を介して発光手段を駆動する技術に係る。そし
て、この発明は、フラットディスプレイ等の製造分野で
利用することができる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device and a display panel including the same, and more particularly to a technique for driving a light emitting means through a thin film semiconductor layer. The present invention can be used in the field of manufacturing flat displays and the like.

【0002】[0002]

【従来の技術】従来の表示装置としては、図9に示すよ
うなCRTが知られている。このCRTは、同図に示す
ように、電子銃1から照射された電子線2を偏向ヨーク
3などにより電磁的または静電的に偏向させ、発光面4
上に走査させている。そして、グリッドによって蛍光面
に到達する電子の量を制御して画像信号を与えるように
なっている。しかし、このようなCRTでは、消費電力
が大きく、画面を大きくすると奥行きも長くなるという
問題点を有していた。一方、図10に示すように、シリ
コン基板5上に針状構造の電極(エミッタ)6を各画素
に対応させるように多数立設し、この電極6と図示しな
い蛍光面との間に強電界をかけて、Fowler−No
rdheimトンネル電流で発光させる方式が提案され
ている。なお、図中7は絶縁膜、8は引き出し電極(ゲ
ート電極)を示している。この装置は、スピント型冷陰
極装置と称されるものであり、熱電子放出を行わないた
め消費電流が低く、また平面状のディスプレイになる利
点がある。
2. Description of the Related Art As a conventional display device, a CRT as shown in FIG. 9 is known. As shown in the figure, this CRT electromagnetically or electrostatically deflects an electron beam 2 emitted from an electron gun 1 by a deflection yoke 3 or the like, and a light emitting surface 4
Scanning up. Then, the grid controls the amount of electrons reaching the fluorescent screen to give an image signal. However, such a CRT has a problem that it consumes a large amount of power, and the larger the screen, the longer the depth. On the other hand, as shown in FIG. 10, a large number of needle-shaped electrodes (emitters) 6 are provided upright on the silicon substrate 5 so as to correspond to each pixel, and a strong electric field is placed between the electrodes 6 and a phosphor screen (not shown). Fowler-No
A method of emitting light with an rdheim tunnel current has been proposed. In the figure, 7 is an insulating film and 8 is an extraction electrode (gate electrode). This device is called a Spindt-type cold cathode device, and has the advantages of low current consumption because it does not emit thermoelectrons, and has a flat display.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記し
たスピント型冷陰極装置にあっては、X電極(エミッ
タ)とY電極としての引き出し電極8との間の電位差で
決まる単純マトリクス方式であり、高集積化するとクロ
ストークが生じ易く、コントラストが低下する問題があ
る。また、針状構造の電極6を歩留り良く形成すること
が難しいという問題がある。さらに、蛍光面と電極6と
の間の空間を真空にする必要があるなどの製造上の問題
がある。この発明が解決しようとする課題は、歩留り良
く製造することができ、しかも制御性の良い発光デバイ
ス及びそれを備えた表示パネルを得るにはどのような手
段を講じればよいかという点にある。
However, the Spindt-type cold cathode device described above is a simple matrix system which is determined by the potential difference between the X electrode (emitter) and the extraction electrode 8 as the Y electrode. When integrated, there is a problem that crosstalk is likely to occur and the contrast is lowered. Further, there is a problem that it is difficult to form the electrode 6 having a needle-like structure with a high yield. Further, there is a manufacturing problem that the space between the phosphor screen and the electrode 6 needs to be evacuated. The problem to be solved by the present invention lies in what kind of means should be taken to obtain a light emitting device which can be manufactured with high yield and has good controllability, and a display panel including the light emitting device.

【0004】[0004]

【課題を解決するための手段】そこで、請求項1記載の
発明は、半導体層と、この半導体層のチャネル領域を挟
む一方の導電領域に電気的に接続された入力電極と、該
半導体層の前記チャネル領域を挟む他方の導電領域側で
当該半導体層から離間して配設された発光用電極と、前
記発光用電極と前記半導体層の他方の導電領域との間に
設けられた発光層と、前記入力電極と前記発光用電極と
の間の前記半導体層のチャネル領域に対向して配置され
た制御用電極とを備えることを、その解決手段としてい
る。また、請求項2記載の発明は前記半導体層と前記発
光層との間に絶縁膜が介在されることをを特徴としてい
る。請求項3記載の発明は前記発光層が蛍光体膜である
ことを特徴とし、請求項4記載の発明は前記他方の導電
領域と発光用電極とこれらに挟まれた発光層とがEL
(electroluminecence)素子を構成することを特徴とし
ている。さらに、請求項5記載の発明は、前記制御用電
極が前記半導体層の上方及び/又は下方に配設されるこ
とを特徴としている。そして、請求項6記載の発明は、
透明基板上の1画素部毎に、半導体層と選択用のゲート
電極とが絶縁膜を介して互いに対向して形成され、且つ
前記半導体層のチャネル領域を挟む一方の導電領域にデ
ータ線が接続されると共に、前記半導体層のチャネル領
域を挟む他方の導電領域に発光層を介して発光用電極が
設けられたことを特徴としている。また、請求項7記載
の発明は前記発光層が蛍光体膜であることを特徴とし、
請求項8記載の発明は前記他方の導電領域と発光用電極
とこれらに挟まれた発光層とがEL素子を構成すること
を特徴としている。さらに、請求項9記載の発明は、前
記ゲート電極が前記半導体層の上方及び/又は下方に配
設されることを特徴としている。
Therefore, the invention according to claim 1 is directed to a semiconductor layer, an input electrode electrically connected to one conductive region sandwiching a channel region of the semiconductor layer, and the semiconductor layer of the semiconductor layer. A light emitting electrode disposed apart from the semiconductor layer on the other conductive region side sandwiching the channel region, and a light emitting layer provided between the light emitting electrode and the other conductive region of the semiconductor layer. The control means is provided so as to face the channel region of the semiconductor layer between the input electrode and the light emitting electrode, and the solution is to solve the problem. The invention according to claim 2 is characterized in that an insulating film is interposed between the semiconductor layer and the light emitting layer. The invention according to claim 3 is characterized in that the light emitting layer is a phosphor film, and the invention according to claim 4 is that the other conductive region, the light emitting electrode, and the light emitting layer sandwiched therebetween are EL.
It is characterized in that it constitutes an (electroluminecence) element. Further, the invention according to claim 5 is characterized in that the control electrode is disposed above and / or below the semiconductor layer. The invention according to claim 6 is
In each pixel portion on the transparent substrate, a semiconductor layer and a selection gate electrode are formed to face each other via an insulating film, and a data line is connected to one conductive region sandwiching the channel region of the semiconductor layer. In addition, a light emitting electrode is provided in the other conductive region sandwiching the channel region of the semiconductor layer via a light emitting layer. Further, the invention according to claim 7 is characterized in that the light emitting layer is a phosphor film,
The invention according to claim 8 is characterized in that the other conductive region, the light emitting electrode, and the light emitting layer sandwiched therebetween form an EL element. Further, the invention according to claim 9 is characterized in that the gate electrode is provided above and / or below the semiconductor layer.

【0005】[0005]

【作用】この発明においては、制御用電極に制御用電圧
を印加することにより、入力電極側から一方の導電領域
に入力された電流を、半導体層のチャネル領域を介して
他方の導電領域へ流すことが可能となり、このとき発光
用電極と他方の導電領域との間に印加された電圧が所定
電圧になると発光層を発光させることが可能となる。こ
こで、制御用電極はMOSトランジスタのゲートとして
の作用を奏する。また、この発光層が蛍光膜であり、発
光層と他方の導電領域との間に絶縁膜がある場合、Fo
wler−Nordheimトンネル電流が蛍光材料を
励起して光を起こさせる作用がある。さらに、他方の導
電領域と発光用電極との間に介在された発光層とがEL
素子を構成する場合には、発光層に電界がかかることに
より正孔(電子)が注入されて電荷の再結合が起こり、
発光を起こす作用を奏する。そして、制御用電極を半導
体層の上方及び/又は下方に配設することが可能であ
り、特に上方及び下方の両方に設けることにより、制御
方式の多機能化を可能にすると共に、チャネル電流を実
質的に大きくする作用がある。また、上記構成の発光デ
バイスを透明基板上に形成し、半導体層の一方の導電領
域にデータ線を接続し、半導体層の他方の導電領域に発
光層を介して発光用電極を設け、この発光デバイスを2
次元マトリクス状に配置した画素毎に設けた構成とすれ
ば、各画素を確実に駆動することができるため、大面積
で奥行きの極めて浅い表示パネルが得られる。このよう
に発光用電極と制御用電極とにより、発光層を確実に駆
動させることができるため、クロストークが発生するの
を防止することができる。このため、コントラストの低
下を防止する作用がある。さらに、データ線の電圧を制
御することにより、各画素の階調表示を可能にする作用
を有する。
According to the present invention, by applying the control voltage to the control electrode, the current inputted from the input electrode side to the one conductive region is made to flow to the other conductive region through the channel region of the semiconductor layer. When the voltage applied between the light emitting electrode and the other conductive region reaches a predetermined voltage, the light emitting layer can emit light. Here, the control electrode acts as the gate of the MOS transistor. When the light emitting layer is a fluorescent film and an insulating film is provided between the light emitting layer and the other conductive region, Fo
The wler-Nordheim tunnel current has the effect of exciting the fluorescent material and causing it to emit light. Further, the light emitting layer interposed between the other conductive region and the light emitting electrode is EL.
In the case of forming a device, when an electric field is applied to the light emitting layer, holes (electrons) are injected and charge recombination occurs,
Has the effect of causing light emission. It is possible to dispose the control electrode above and / or below the semiconductor layer, and in particular, by disposing the control electrode both above and below the semiconductor layer, it becomes possible to make the control system multifunctional and to increase the channel current. It has the effect of substantially increasing the size. In addition, a light emitting device having the above structure is formed on a transparent substrate, a data line is connected to one conductive region of a semiconductor layer, and a light emitting electrode is provided in the other conductive region of the semiconductor layer through the light emitting layer. Device 2
If the pixel is arranged for each pixel arranged in a dimensional matrix, each pixel can be driven reliably, so that a display panel having a large area and an extremely shallow depth can be obtained. As described above, since the light emitting layer and the control electrode can reliably drive the light emitting layer, it is possible to prevent crosstalk from occurring. Therefore, there is an effect of preventing a decrease in contrast. Further, by controlling the voltage of the data line, it has an effect of enabling gradation display of each pixel.

【0006】[0006]

【実施例】以下、この発明に係る発光デバイス及びそれ
を備えた表示パネルの詳細を図面に示す実施例に基づい
て説明する。 (実施例1)図1は、発光デバイスを透明基板上の1画
素部毎に2次元マトリクス状に配置した表示パネルの要
部断面図である。図中11はガラス基板であり、この基
板11上に例えばメタル膜でなる、選択ゲートラインと
しての制御用電極12が形成されている。さらに、その
上には例えばSiN膜13からなるゲート絶縁膜13が
周知の成膜技術にて形成されている。このゲート絶縁膜
13の上には、ポリシリコン等からなる半導体層14が
制御用電極12の幅よりも大きくなるように加工されて
いる。なお、半導体層14の幅方向の中央下方には、上
記制御用電極12がゲート絶縁膜13を介して位置する
ように設定されている。そして、半導体層14には、例
えばN型不純物を導入してなる一方の導電領域としての
ソース領域14Aと他方の導電領域としてのドレイン領
域14Bとが形成され、PMOSトランジスタが構成さ
れている。これらソース領域14Aとドレイン領域14
Bとの間の領域は、チャネル領域14Cであり、本実施
例では同図に示すようにゲート長よりチャネル長がやや
短く設定されている。
The details of a light emitting device according to the present invention and a display panel including the same will be described below with reference to the embodiments shown in the drawings. (Embodiment 1) FIG. 1 is a sectional view of a main part of a display panel in which light emitting devices are arranged in a two-dimensional matrix for each pixel portion on a transparent substrate. In the figure, reference numeral 11 denotes a glass substrate, and a control electrode 12 as a selection gate line, which is made of, for example, a metal film, is formed on the glass substrate 11. Furthermore, a gate insulating film 13 made of, for example, a SiN film 13 is formed thereon by a known film forming technique. A semiconductor layer 14 made of polysilicon or the like is processed on the gate insulating film 13 so as to have a width larger than that of the control electrode 12. Note that the control electrode 12 is set below the center of the semiconductor layer 14 in the width direction so as to be located via the gate insulating film 13. Then, in the semiconductor layer 14, for example, a source region 14A as one conductive region formed by introducing an N-type impurity and a drain region 14B as the other conductive region are formed to form a PMOS transistor. These source region 14A and drain region 14
A region between B and C is a channel region 14C, and in this embodiment, the channel length is set to be slightly shorter than the gate length as shown in FIG.

【0007】また、半導体層14のソース領域14Aの
表面には、後記するデータライン電極とオーミックコン
タクトをとるための高濃度(N+)不純物層14Dが形
成されている。そして、この高濃度不純物層14Dの上
には入力電極としてのデータライン電極15が導電膜を
パターニングして形成されている。このようにして半導
体層14上にデータライン電極15を形成した構造及び
露出するゲート絶縁膜13の上を薄い膜厚の発光用絶縁
膜16が覆っている。この発光用絶縁膜16は、例えば
SiN膜をCVD法にて形成することができる。さら
に、半導体層14のドレイン領域14Bの上方には、発
光用絶縁膜16を介してこのドレイン領域14Bに対応
する領域に発光層17が形成され、発光層17の上には
発光用電極18が導電膜にて形成されている。なお、こ
の発光層17は蛍光体でなり、この蛍光体にFowle
r−Nordheimトンネル電流が発光用絶縁膜16
を介して流れることにより、発光が起こるようになって
いる。なお、制御用電極12側のゲート絶縁膜13は、
発光時のような高電圧でもリークの生じないように、絶
縁耐圧を高く設定する。
On the surface of the source region 14A of the semiconductor layer 14, a high concentration (N +) impurity layer 14D for making ohmic contact with a data line electrode, which will be described later, is formed. A data line electrode 15 as an input electrode is formed on the high concentration impurity layer 14D by patterning a conductive film. In this way, the light emitting insulating film 16 having a thin film thickness covers the structure in which the data line electrode 15 is formed on the semiconductor layer 14 and the exposed gate insulating film 13. The light emitting insulating film 16 can be formed of, for example, a SiN film by a CVD method. Further, above the drain region 14B of the semiconductor layer 14, a light emitting layer 17 is formed in a region corresponding to the drain region 14B via the light emitting insulating film 16, and a light emitting electrode 18 is formed on the light emitting layer 17. It is formed of a conductive film. The light emitting layer 17 is made of a phosphor, and the phosphor
The r-Nordheim tunnel current causes the insulating film 16 for light emission.
Light is emitted by flowing through. The gate insulating film 13 on the control electrode 12 side is
The withstand voltage is set high so that leakage does not occur even at a high voltage such as during light emission.

【0008】本実施例のように発光デバイスをガラス基
板11の上に2次元マトリクス状に配設する構成とする
ことにより、以下のような作用・動作を有する。即ち、
本実施例で形成した発光デバイスは、制御用電極12に
よるゲートを開くことにより、データライン電極15か
ら電流がソース領域14A、チャネル領域14Cを介し
てドレイン領域14Bへ流れる。このとき、発光用電極
18に所定の電圧が印加されている場合にドレイン領域
14Bと発光用電極18との間に強電界が生じ、これに
よって発光用絶縁膜16を通してFowler−Nor
dheimトンネル電流が発生し、発光層17の蛍光体
を蛍光発光させる。このため、ガラス基板11上に多数
形成された発光用電極18と制御用電極12とに選択的
に電圧を印加することにより、所定の画素を選択的に発
光させることが可能となる。なお、本実施例では、発光
層17をMOSトランジスタのオン・オフにより発光さ
せる構成としたことにより、従来のようなクロストーク
による弊害が発生する余地がなく、確実な表示機能を持
つ。
By arranging the light emitting devices in a two-dimensional matrix on the glass substrate 11 as in this embodiment, the following actions and operations are obtained. That is,
In the light emitting device formed in this example, by opening the gate by the control electrode 12, current flows from the data line electrode 15 to the drain region 14B via the source region 14A and the channel region 14C. At this time, when a predetermined voltage is applied to the light emitting electrode 18, a strong electric field is generated between the drain region 14B and the light emitting electrode 18, which causes the Fowler-Nor through the light emitting insulating film 16.
A dheim tunnel current is generated to cause the phosphor of the light emitting layer 17 to emit fluorescence. Therefore, by selectively applying a voltage to the light emitting electrode 18 and the control electrode 12 formed on the glass substrate 11, it is possible to selectively cause a predetermined pixel to emit light. In this embodiment, since the light emitting layer 17 is configured to emit light by turning on / off the MOS transistor, there is no room for adverse effects due to crosstalk as in the conventional case, and a reliable display function is provided.

【0009】図2は上記のように発光デバイスを2次元
マトリクス状に配置してなる表示パネルの等価回路であ
る。この図から判るように、例えば選択ゲートラインm
を選択し、データラインnを選択し且つ発光ゲートライ
ンlに電圧が印加されている場合に、これらラインと接
続された部分の発光デバイスの発光層が発光するように
なっている。図3(A)及び(B)は画素が選択された
状態と非選択の状態とを示す等価回路である。図3
(A)は画素選択状態であり、データ電圧Vdが発光用
電極18下まで届くため、発光用電極印加電圧Vtgと
データ電圧Vdの電位差に応じたFowler−Nor
dheimトンネル電流が発光層17を流れ、蛍光発光
を起こさせる。また、図3(B)は画素非選択状態であ
り、選択ゲートラインとしての制御用電極12に電圧が
印加されず、MOSトランジスタがオフの状態にあり、
発光用電極18下はほぼ発光用電極18と同電位である
ため発光しない。なお、発光に必要なVtg−Vdは、
一般的な蛍光体の吸収エネルギーが16.5eV程度で
あるため、20Vオーダでよいと考えられる。一方、こ
のような薄膜トランジスタ(TFT)がNMOS動作す
るとすれば、Vtg=20V、Vd=0Vで制御用電極
の電圧Vbg=0Vのとき非選択となり、Vbg=+2
0Vで選択、といった電圧関係となる。
FIG. 2 is an equivalent circuit of a display panel in which the light emitting devices are arranged in a two-dimensional matrix as described above. As can be seen from this figure, for example, the selection gate line m
Is selected, and the data line n is selected and a voltage is applied to the light emitting gate line l, the light emitting layer of the light emitting device in the portion connected to these lines emits light. FIGS. 3A and 3B are equivalent circuits showing a pixel selected state and a pixel non-selected state. FIG.
In (A), the pixel voltage is selected, and the data voltage Vd reaches below the light emitting electrode 18. Therefore, the Fowler-Nor corresponding to the potential difference between the light emitting electrode applied voltage Vtg and the data voltage Vd.
A dheim tunnel current flows through the light emitting layer 17 to cause fluorescence emission. Further, FIG. 3B shows a pixel non-selected state, in which a voltage is not applied to the control electrode 12 as the selection gate line, and the MOS transistor is in an off state.
Since the potential under the light emitting electrode 18 is substantially the same as that of the light emitting electrode 18, no light is emitted. The Vtg-Vd required for light emission is
Since the absorption energy of a general phosphor is about 16.5 eV, it is considered that the order is 20 V. On the other hand, if such a thin film transistor (TFT) operates as an NMOS, when Vtg = 20V, Vd = 0V and the voltage Vbg = 0V of the control electrode is unselected, Vbg = + 2.
There is a voltage relationship such as selection at 0V.

【0010】なお、本実施例では、半導体層としてポリ
シリコンを用いたが、アモルファスシリコン膜を用いて
も勿論よい。ところで、SiN膜をゲート絶縁膜として
用いるアモルファスシリコンTFTでは、片側のゲート
のみに高電圧を長期的に印加していると、チャージアッ
プにより特性が変動することが知られている。そこで、
図4の波形図に示すように非選択時の制御用電極及び発
光用電極に負電圧を印加するサイクルを設け、蓄積され
た電荷を放出するようにすれば長期的に安定した動作が
期待できる。
Although polysilicon is used as the semiconductor layer in this embodiment, an amorphous silicon film may of course be used. By the way, it is known that the characteristics of an amorphous silicon TFT using a SiN film as a gate insulating film change due to charge-up when a high voltage is applied to only one gate for a long time. Therefore,
As shown in the waveform diagram of FIG. 4, if a cycle in which a negative voltage is applied to the control electrode and the light emitting electrode at the time of non-selection is provided to discharge the accumulated charge, stable operation can be expected in the long term. .

【0011】また、発光時にはFowler−Nord
heim(F−N)トンネル電流が発光ゲート絶縁膜1
6中を流れるため、チャネル長方向で電位降下が生じチ
ャネル長方向での発光領域は局所的であったり、チャネ
ル長方向で発光強度が減衰する可能性がある。そこで、
画素当たりの単位面積に対してチャネル幅を大きくとる
ようにすれば、単位面積当たりの輝度が向上し、表示品
質を上げることができる。具体的には、図5に示すよう
に、下層に形成される制御用電極12をポリシリコン膜
14より面積が大きくなるように設定し、半導体層14
がこの制御用電極12の平面領域内に収まり、且つチャ
ネル幅を稼ぐため曲がりくねった形状になるように形成
する。このように構成することにより、チャネル長方向
で発光領域が局所的であったり、チャネル長方向に発光
強度が減衰する可能性があっても単位面積当たりの輝度
を向上することが可能となる。
When emitting light, the Fowler-Nord is used.
Heim (F-N) tunnel current is generated by the light emitting gate insulating film 1
Since there is a flow in the channel 6, a potential drop occurs in the channel length direction, and the light emitting region in the channel length direction may be local, or the emission intensity may be attenuated in the channel length direction. Therefore,
If the channel width is set larger than the unit area per pixel, the luminance per unit area is improved and the display quality can be improved. Specifically, as shown in FIG. 5, the control electrode 12 formed in the lower layer is set to have an area larger than that of the polysilicon film 14, and the semiconductor layer 14 is formed.
Are formed so as to fit within the plane area of the control electrode 12 and have a meandering shape in order to increase the channel width. With such a configuration, it is possible to improve the luminance per unit area even if the light emitting region is local in the channel length direction or the light emission intensity is attenuated in the channel length direction.

【0012】(実施例2)図6は、本発明に係る発光デ
バイス及びそれを備えた表示パネルの実施例2の要部断
面図である。本実施例では、ガラス基板11の上に半導
体層としての半導体層14を所定形状に形成し、この半
導体層14のソース領域側にデータライン電極15を形
成している。このデータライン電極15は、半導体層の
上面と側面にわたって接触するように接続され、コンタ
クト抵抗の低減化を図っている。そして、このような構
造の上に発光用絶縁膜16を堆積させ、半導体層14の
ドレイン領域上方に発光用絶縁膜16を介して発光層1
7及び発光用電極18を形成している。さらに、例えば
SiN膜13をゲート絶縁膜として形成し、このSiN
膜13の上に制御用電極12が形成されている。本実施
例の構成は、上記実施例1の制御用電極12を半導体層
の上に配置した所謂トップゲート構造としたものであ
り、作用・動作は上記実施例1とほぼ同様である。本実
施例では、特にデータライン電極15のコンタクト面積
を大きくできる利点がある。
(Embodiment 2) FIG. 6 is a sectional view of the essential portions of Embodiment 2 of a light emitting device according to the present invention and a display panel including the same. In this embodiment, the semiconductor layer 14 as a semiconductor layer is formed in a predetermined shape on the glass substrate 11, and the data line electrode 15 is formed on the source region side of the semiconductor layer 14. The data line electrode 15 is connected so as to make contact with the upper surface and the side surface of the semiconductor layer to reduce the contact resistance. Then, the light emitting insulating film 16 is deposited on such a structure, and the light emitting layer 1 is provided above the drain region of the semiconductor layer 14 via the light emitting insulating film 16.
7 and the light emitting electrode 18 are formed. Further, for example, the SiN film 13 is formed as a gate insulating film, and the SiN film 13 is formed.
The control electrode 12 is formed on the film 13. The structure of this embodiment is a so-called top gate structure in which the control electrode 12 of the first embodiment is arranged on the semiconductor layer, and the operation and operation are almost the same as those of the first embodiment. In this embodiment, there is an advantage that the contact area of the data line electrode 15 can be particularly increased.

【0013】(実施例3)図7は、本発明に係る発光デ
バイス及びそれを備えた表示パネルの実施例3を示す要
部断面図である。本実施例は、ガラス基板11の上に発
光用電極18、発光層17を順次積層し、これらをパタ
ーニングした後、発光用絶縁膜16を全面にコンフォー
マルに形成し、その上に平坦化絶縁膜19を設けて形成
されている。そして、平坦化絶縁膜19の上に半導体層
14が形成され、この半導体層の一方の領域(ソース
側)にデータライン電極15を上記実施例2と同様に形
成している。そして、全面にゲート絶縁膜を形成し、こ
のゲート絶縁膜13の上に制御用電極12が形成されて
いる。本実施例においても、作用・動作は上記実施例2
と同様である。
(Embodiment 3) FIG. 7 is a cross-sectional view of essential parts showing Embodiment 3 of a light emitting device according to the present invention and a display panel including the same. In this embodiment, a light emitting electrode 18 and a light emitting layer 17 are sequentially laminated on a glass substrate 11, and after patterning these, a light emitting insulating film 16 is conformally formed on the entire surface and flattening insulation is performed thereon. It is formed by providing a film 19. Then, the semiconductor layer 14 is formed on the planarization insulating film 19, and the data line electrode 15 is formed in one region (source side) of the semiconductor layer in the same manner as in the second embodiment. Then, a gate insulating film is formed on the entire surface, and the control electrode 12 is formed on the gate insulating film 13. Also in this embodiment, the action and operation are the same as those in the second embodiment.
Is the same as.

【0014】(実施例4)図8は、本発明の実施例4の
要部断面図を示している。同図に示すように、本実施例
では半導体層14のソース側に形成するデータライン電
極15を半導体層14の両面及び側面に渡るように形成
し、さらにコンタクト抵抗の低減化を図るようにしたも
のである。また、発光用絶縁膜16、発光層17及び発
光用電極18も半導体層14のドレイン側の両面及び側
面に渡るように形成している。さらに、半導体層14の
上方に制御用電極12Aを形成し、半導体層14の下方
に制御用電極12Bを形成した所謂ダブルゲート構造と
したものである。本実施例では、データライン電極15
のコンタクト抵抗を低減でき、発光層17の発光領域を
広くすることができる。また、制御用電極が上下にある
ため、MOSトランジスタのチャネルを流れる電流を実
質的に大きくすることができる。このほか、本実施例に
よれば、制御用電極の制御方式を多機能化することが可
能となる。
(Embodiment 4) FIG. 8 shows a sectional view of the essential portions of Embodiment 4 of the present invention. As shown in the figure, in this embodiment, the data line electrode 15 formed on the source side of the semiconductor layer 14 is formed so as to extend over both sides and side surfaces of the semiconductor layer 14 to further reduce the contact resistance. It is a thing. Further, the light emitting insulating film 16, the light emitting layer 17, and the light emitting electrode 18 are also formed so as to extend over both sides and side surfaces of the semiconductor layer 14 on the drain side. Further, a so-called double gate structure is formed in which a control electrode 12A is formed above the semiconductor layer 14 and a control electrode 12B is formed below the semiconductor layer 14. In this embodiment, the data line electrode 15
The contact resistance can be reduced, and the light emitting region of the light emitting layer 17 can be widened. Further, since the control electrodes are located above and below, the current flowing through the channel of the MOS transistor can be substantially increased. In addition, according to the present embodiment, the control method of the control electrode can be made multifunctional.

【0015】以上、各実施例について説明したが、本発
明はこれらに限定されるものではなく、本発明の趣旨に
基づいて種々変形することが可能である。例えば、上記
各実施例では発光層17に蛍光材料を用い、F−Nトン
ネル電流により蛍光材料を励起して発光するものである
が、本発明では発光層17としてEL(エレクトロルミ
ネッセンス)発光材料を用い、電界の印加により電荷の
再結合をおこして発光させる発光デバイスとすることも
できる。この場合、EL材料でなる発光層17は電荷の
結合層とし、絶縁膜16は電荷(正孔又は電子)の輸送
層とする。この輸送層と半導体層14との間にはインジ
ウム等の金属膜を設けて電子放出用電極とする。また、
発光用電極18はITO等により形成して正孔放出用電
極とする。発光用電極と電子放出用電極間に電界が印加
されることにより正孔と電子が発光そするにて再結合し
て励起光を発する。EL材料や蛍光材料は各種の材料の
中から適宜選択が可能である。また、いずれの実施例に
おいても、制御用電極12のゲート絶縁膜としてSiN
膜を用いたがSiO2膜などの他の絶縁膜を用いても勿
論よい。同様に、発光層と半導体層との間に介在される
発光用絶縁膜もSiN膜に限定されるものではない。
Although the respective embodiments have been described above, the present invention is not limited to these, and various modifications can be made based on the spirit of the present invention. For example, in each of the above embodiments, a fluorescent material is used for the light emitting layer 17, and the fluorescent material is excited by an F-N tunnel current to emit light. However, in the present invention, an EL (electroluminescence) light emitting material is used as the light emitting layer 17. It is also possible to use a light emitting device that emits light by recombining charges by applying an electric field. In this case, the light emitting layer 17 made of an EL material is a charge coupling layer, and the insulating film 16 is a charge (hole or electron) transport layer. A metal film of indium or the like is provided between the transport layer and the semiconductor layer 14 to serve as an electron emission electrode. Also,
The light emitting electrode 18 is formed of ITO or the like to serve as a hole emitting electrode. When an electric field is applied between the light emitting electrode and the electron emitting electrode, holes and electrons emit light and recombine with each other to emit excitation light. The EL material and the fluorescent material can be appropriately selected from various materials. Further, in any of the examples, SiN is used as the gate insulating film of the control electrode 12.
Although a film is used, it is needless to say that another insulating film such as a SiO2 film may be used. Similarly, the light emitting insulating film interposed between the light emitting layer and the semiconductor layer is not limited to the SiN film.

【0016】[0016]

【発明の効果】以上の説明から明らかなように、この発
明によれば、歩留り良く製造することができ、しかも制
御性の良い発光デバイス及びそれを備えた表示パネルが
得られる効果を奏する。また、液晶や電子ビーム等を用
いずに安定した発光特性や表示特性を有する大面積フラ
ットディスプレイの製造を可能にする効果がある。
As is apparent from the above description, according to the present invention, it is possible to obtain a light emitting device which can be manufactured with a high yield and has good controllability, and a display panel including the same. Further, there is an effect that it is possible to manufacture a large-area flat display having stable light emission characteristics and display characteristics without using liquid crystal, electron beam, or the like.

【0017】[0017]

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1の要部断面図。FIG. 1 is a sectional view of a main part of a first embodiment of the present invention.

【図2】実施例1の表示パネルに備えられた、2次元マ
トリクス状に形成された発光デバイスの等価回路。
FIG. 2 is an equivalent circuit of a light emitting device formed in a two-dimensional matrix shape provided in the display panel of Example 1.

【図3】(A)は実施例1の発光デバイスが画素選択状
態にある等価回路、(B)は同発光デバイスが非選択状
態にある等価回路。
3A is an equivalent circuit in which the light emitting device of Example 1 is in a pixel selected state, and FIG. 3B is an equivalent circuit in which the light emitting device is in a non-selected state.

【図4】図3(A)及び(B)に示された発光デバイス
を駆動する場合のタイミングを示す図。
FIG. 4 is a diagram showing a timing when the light emitting device shown in FIGS. 3A and 3B is driven.

【図5】実施例1においてポリシリコン膜14のチャネ
ル幅を長くするようにした改良例を示す平面図。
FIG. 5 is a plan view showing an improved example in which the channel width of the polysilicon film 14 is lengthened in the first embodiment.

【図6】本発明の実施例2を示す要部断面図。FIG. 6 is a cross-sectional view of essential parts showing a second embodiment of the present invention.

【図7】本発明の実施例3を示す要部断面図。FIG. 7 is a cross-sectional view of essential parts showing a third embodiment of the present invention.

【図8】本発明の実施例4を示す要部断面図。FIG. 8 is a sectional view of an essential part showing a fourth embodiment of the present invention.

【図9】従来のCRTの構造を示す説明図。FIG. 9 is an explanatory diagram showing the structure of a conventional CRT.

【図10】従来のスピント型冷陰極装置の断面図。FIG. 10 is a sectional view of a conventional Spindt-type cold cathode device.

【符号の説明】[Explanation of symbols]

11 ガラス基板 12 制御用電極 13 ゲート絶縁膜 14 半導体層 14A ソース領域 14B ドレイン領域 15 データライン電極 16 発光用絶縁膜 17 発光層 18 発光用電極 11 glass substrate 12 control electrode 13 gate insulating film 14 semiconductor layer 14A source region 14B drain region 15 data line electrode 16 light emitting insulating film 17 light emitting layer 18 light emitting electrode

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 半導体層と、 前記半導体層のチャネル領域を挟む一方の導電領域に電
気的に接続された入力電極と、 前記半導体層の前記チャネル領域を挟む他方の導電領域
側で当該半導体層から離間して配設された発光用電極
と、 前記発光用電極と前記半導体層の他方の導電領域との間
に設けられた発光層と、 前記入力電極と前記発光用電極との間の前記半導体層の
チャネル領域に対向して配置された制御用電極と、を備
えることを特徴とする発光デバイス。
1. A semiconductor layer, an input electrode electrically connected to one conductive region sandwiching a channel region of the semiconductor layer, and the semiconductor layer on the other conductive region side of the semiconductor layer sandwiching the channel region. A light emitting electrode disposed apart from the light emitting electrode, a light emitting layer provided between the light emitting electrode and the other conductive region of the semiconductor layer, and the light emitting layer between the input electrode and the light emitting electrode. A light emitting device, comprising: a control electrode arranged to face a channel region of the semiconductor layer.
【請求項2】 前記半導体層と前記発光層との間に絶縁
膜が介在されることを特徴とする発光デバイス。
2. A light emitting device, wherein an insulating film is interposed between the semiconductor layer and the light emitting layer.
【請求項3】 前記発光層は蛍光体膜であることを特徴
とする請求項1記載の発光デバイス。
3. The light emitting device according to claim 1, wherein the light emitting layer is a phosphor film.
【請求項4】 前記他方の導電領域と発光用電極とこれ
らに挟まれた発光層とはEL素子を構成することを特徴
とする請求項1記載の発光デバイス。
4. The light emitting device according to claim 1, wherein the other conductive region, the light emitting electrode, and the light emitting layer sandwiched therebetween form an EL element.
【請求項5】 前記制御用電極は前記半導体層の上方及
び/又は下方に配設されることを特徴とする請求項1記
載の発光デバイス。
5. The light emitting device according to claim 1, wherein the control electrode is provided above and / or below the semiconductor layer.
【請求項6】 透明基板上の1画素部毎に、半導体層と
選択用のゲート電極とが絶縁膜を介して互いに対向して
形成され、且つ前記半導体層のチャネル領域を挟む一方
の導電領域にデータ線が接続されると共に、前記半導体
層のチャネル領域を挟む他方の導電領域に発光層を介し
て発光用電極が設けられたことを特徴とする表示パネ
ル。
6. A conductive region, in which a semiconductor layer and a gate electrode for selection are formed to face each other with an insulating film in between for each pixel portion on a transparent substrate, and one conductive region sandwiching a channel region of the semiconductor layer. And a data line connected thereto, and a light emitting electrode is provided in the other conductive region sandwiching the channel region of the semiconductor layer via a light emitting layer.
【請求項7】 前記発光層は蛍光体膜であることを特徴
とする請求項6記載の表示パネル。
7. The display panel according to claim 6, wherein the light emitting layer is a phosphor film.
【請求項8】 前記他方の導電領域と発光用電極とこれ
らに挟まれた発光層とはEL素子を構成することを特徴
とする請求項6記載の表示パネル。
8. The display panel according to claim 6, wherein the other conductive region, the light emitting electrode, and the light emitting layer sandwiched therebetween form an EL element.
【請求項9】 前記ゲート電極は前記半導体層の上方及
び/又は下方に配設されることを特徴とする請求項6記
載の表示パネル。
9. The display panel according to claim 6, wherein the gate electrode is provided above and / or below the semiconductor layer.
JP6208235A 1994-08-10 1994-08-10 Light emitting device and display panel having it Abandoned JPH0854837A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6208235A JPH0854837A (en) 1994-08-10 1994-08-10 Light emitting device and display panel having it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6208235A JPH0854837A (en) 1994-08-10 1994-08-10 Light emitting device and display panel having it

Publications (1)

Publication Number Publication Date
JPH0854837A true JPH0854837A (en) 1996-02-27

Family

ID=16552897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6208235A Abandoned JPH0854837A (en) 1994-08-10 1994-08-10 Light emitting device and display panel having it

Country Status (1)

Country Link
JP (1) JPH0854837A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003208110A (en) * 2001-11-09 2003-07-25 Semiconductor Energy Lab Co Ltd Light emitting device
KR101306192B1 (en) * 2012-02-10 2013-10-16 서울대학교산학협력단 Manufacturing method of organic light emitting device and organic light emitting device thereof
JP2016040786A (en) * 2000-02-03 2016-03-24 株式会社半導体エネルギー研究所 Light-emitting device and electric equipment
JP2021508942A (en) * 2018-01-15 2021-03-11 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Display panel

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016040786A (en) * 2000-02-03 2016-03-24 株式会社半導体エネルギー研究所 Light-emitting device and electric equipment
JP2003208110A (en) * 2001-11-09 2003-07-25 Semiconductor Energy Lab Co Ltd Light emitting device
KR100920316B1 (en) * 2001-11-09 2009-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light emitting device
US8324618B2 (en) 2001-11-09 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US9054199B2 (en) 2001-11-09 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US9577016B2 (en) 2001-11-09 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US9905624B2 (en) 2001-11-09 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US10461140B2 (en) 2001-11-09 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US10680049B2 (en) 2001-11-09 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US11063102B2 (en) 2001-11-09 2021-07-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR101306192B1 (en) * 2012-02-10 2013-10-16 서울대학교산학협력단 Manufacturing method of organic light emitting device and organic light emitting device thereof
JP2021508942A (en) * 2018-01-15 2021-03-11 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Display panel

Similar Documents

Publication Publication Date Title
US6781320B2 (en) Active matrix organic electroluminescence display device
JP4220277B2 (en) Active matrix organic electroluminescent device
JP3863325B2 (en) Image display device
US5153483A (en) Display device
US7154117B2 (en) Display device
JP2000221903A (en) Electro-luminescence display device
JP2000214800A (en) Electroluminescence display device
JP2000242196A (en) Electroluminescence display device
KR100233254B1 (en) Field emission display
US6011356A (en) Flat surface emitter for use in field emission display devices
US8390538B2 (en) Active-matrix field emission pixel
JP2001035663A (en) Organic electroluminescence element display device and its manufacture
JP4424622B2 (en) Light emitting device and display device
US6815710B2 (en) Organic electroluminescence unit
JP2000221907A (en) Electroluminescence display device
US7525125B2 (en) Thin film transistor and organic electro-luminescence display device using the same
JP2000172199A (en) Electroluminescence display device
JPH0854837A (en) Light emitting device and display panel having it
KR100482328B1 (en) Active Matrix Organic Electro-Luminescence Display Panel And Method Of Fabricating The Same
JP2005222074A (en) Image display device
JPH11111156A (en) Field emission device
JP2002299049A (en) Organic electroluminescence unit
JP2002299046A (en) Organic electroluminescence unit
JPH05342995A (en) Mis type cold cathode electron emitting apparatus
WO2007066920A1 (en) Active-matrix field emission pixel and active-matrix field emission display

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040113

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20040310