JP2003015609A - Display device and portable equipment using the same - Google Patents
Display device and portable equipment using the sameInfo
- Publication number
- JP2003015609A JP2003015609A JP2001194858A JP2001194858A JP2003015609A JP 2003015609 A JP2003015609 A JP 2003015609A JP 2001194858 A JP2001194858 A JP 2001194858A JP 2001194858 A JP2001194858 A JP 2001194858A JP 2003015609 A JP2003015609 A JP 2003015609A
- Authority
- JP
- Japan
- Prior art keywords
- display
- ram
- display data
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、表示駆動回路およ
びそれを用いた表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display drive circuit and a display device using the same.
【０００２】[0002]
【従来の技術】図を参照して従来の表示装置の表示駆動
回路について説明する。尚、説明の簡明のため、表示部
に液晶ディスプレイ（Liquid Crystal Display：以下Ｌ
ＣＤ）を用い、表示領域に、３ドット×８ラインの画素
を４ｂｉｔ（１６階調）で表示する場合を例に説明す
る。2. Description of the Related Art A display drive circuit of a conventional display device will be described with reference to the drawings. For the sake of simplicity of explanation, a liquid crystal display (hereinafter referred to as L
An example will be described in which a pixel of 3 dots × 8 lines is displayed in 4 bits (16 gradations) in a display area by using a CD.
【０００３】図５は、従来の表示駆動回路１００であ
り、後述するように、表示データを記憶するＲＡＭ（Ra
ndom Access Memory）を備えて、ＲＡＭに書き込まれた
表示データをＬＣＤに印加して表示することにより消費
電力を低減する構成を備える場合の一例である。FIG. 5 shows a conventional display drive circuit 100, which has a RAM (Ra) for storing display data, as will be described later.
This is an example of a case in which the display data written in the RAM is provided to the LCD to display the data by applying the display data written in the RAM to reduce the power consumption.
【０００４】図５に示すように表示駆動回路１００は、
シフトレジスタ３、ＲＡＭ５、ＲＡＭ制御回路４、ラッ
チ回路７、ＤＡ変換回路８および駆動回路９で構成され
る。As shown in FIG. 5, the display drive circuit 100 has
It is composed of a shift register 3, a RAM 5, a RAM control circuit 4, a latch circuit 7, a DA conversion circuit 8 and a drive circuit 9.
【０００５】ＲＡＭ５は随時書き込み、読み出しの可能
なメモリのことであり、ここではＬＣＤへの表示データ
をシフトレジスタ３から入力、記憶し、ラッチ回路７へ
出力している。ＲＡＭ５の容量は、ＬＣＤの画素数（信
号ライン数ｎ、走査ライン数ｍ）および表示階調数（ｌ
ｂｉｔ）により、ｎドット×ｍライン×ｌｂｉｔ（２ l
階調）必要であるが、図５の場合は上記表示領域のた
め、３ドット×８ライン×４ｂｉｔ（１６階調）の容量
を備えていることとなる。ＲＡＭアドレスｒｎｍｌは、
ＬＣＤの表示座標に対応し、ｎがドット、ｍが行、ｌが
表示階調ｂｉｔを示している。RAM 5 can be written and read at any time
Memory, here the display data on the LCD
Is input from the shift register 3 and stored in the latch circuit 7.
It is outputting. The capacity of RAM5 depends on the number of pixels
Number of signal lines n, number of scanning lines m) and number of display gradations (l
bit), n dots x m lines x 1 bit (2 l
Gradation) is required, but in the case of FIG.
Therefore, capacity of 3 dots x 8 lines x 4 bits (16 gradations)
It will be equipped with. RAM address rnml is
Corresponding to the display coordinates on the LCD, n is a dot, m is a row, and l is
The display gradation bit is shown.
【０００６】ＲＡＭ制御回路４は、ＲＡＭ５の書き込み
信号、読み出し信号およびアドレス信号の制御を行う回
路であり、ＲＡＭ５はこれらの信号にしたがって、指定
されたアドレスに対して、データの読み出し、書き込み
を行う。The RAM control circuit 4 is a circuit for controlling a write signal, a read signal and an address signal of the RAM 5, and the RAM 5 reads and writes data at a specified address according to these signals. .
【０００７】ラッチ回路７は、フリップフロップにデー
タを記憶させる回路で、ＲＡＭ５から表示データを入力
し、ＤＡ変換回路８に出力する。The latch circuit 7 is a circuit for storing data in a flip-flop, and inputs display data from the RAM 5 and outputs it to the DA conversion circuit 8.
【０００８】ＤＡ変換回路８は、ラッチ回路７から入力
されるデータをデジタルからアナログに変換する回路で
あり、変換したデータを駆動回路９に出力する。The DA conversion circuit 8 is a circuit for converting the data input from the latch circuit 7 from digital to analog, and outputs the converted data to the drive circuit 9.
【０００９】駆動回路９は、ＤＡ変換回路８から入力し
たデータにしたがって、ＬＣＤに表示電圧を供給する回
路である。The drive circuit 9 is a circuit that supplies a display voltage to the LCD according to the data input from the DA conversion circuit 8.
【００１０】次に表示駆動回路１００の動作を説明す
る。ＬＣＤへの表示データは、１行分の表示データ毎
に、まずシフトレジスタ３に取り込まれる。ＲＡＭ制御
回路４は、アドレス信号（以下ＡＤ）と書き込み信号
（以下ＷＲ）をＲＡＭ５に出力し、シフトレジスタ３か
ら出力された表示データは、ＷＲにしたがって、ＡＤで
指定されたアドレスへ書き込まれて、全行分の表示デー
タがＲＡＭ５に書きこまれる。Next, the operation of the display drive circuit 100 will be described. The display data on the LCD is first taken into the shift register 3 for each display data of one row. The RAM control circuit 4 outputs an address signal (hereinafter referred to as AD) and a write signal (hereinafter referred to as WR) to the RAM 5, and the display data output from the shift register 3 is written at the address designated by AD according to WR. , The display data for all lines is written in the RAM 5.
【００１１】そして、ＲＡＭ制御回路４より、行アドレ
スが１、２、・・・、８と順に指定され、指定されたア
ドレスのデータがＲＡＭ５から読み出され、ラッチ回路
７に入力される。この表示データはラッチ回路７を経由
して、ＤＡ変換回路８へ入力される。ＤＡ変換回路８に
おいては、表示データはデジタルからアナログに変換さ
れ、駆動回路９へ出力される。そして駆動回路９によっ
て、ＬＣＤの駆動が制御され、データが表示される。Then, the RAM control circuit 4 sequentially designates the row address as 1, 2, ..., 8 and the data at the designated address is read from the RAM 5 and input to the latch circuit 7. This display data is input to the DA conversion circuit 8 via the latch circuit 7. In the DA conversion circuit 8, the display data is converted from digital to analog and output to the drive circuit 9. Then, the driving circuit 9 controls the driving of the LCD and displays the data.
【００１２】[0012]
【発明が解決しようとする課題】このような従来の表示
駆動回路は、特に携帯電話などの低消費電力が要求され
る場合に適用され、例えば、通話状態あるいは操作状態
の通常状態時と待機状態時に応じて、通常表示／待機表
示を切り替え、待機状態時にはＲＡＭに記憶された表示
データを用いてＬＣＤに待ち受け画像を表示させること
によって、ＬＣＤの駆動に係る電力を削減するように構
成される。Such a conventional display drive circuit is applied particularly when low power consumption is required of a mobile phone or the like. For example, a normal state of a call state or an operation state and a standby state. Depending on the time, the normal display / standby display is switched, and in the standby state, the display data stored in the RAM is used to display the standby image on the LCD, thereby reducing the power for driving the LCD.
【００１３】しかし、表示駆動回路１００の回路構成で
は、通常表示時においても、表示データは必ずＲＡＭ５
に書き込まれ、その後駆動回路９に転送されるため、Ｒ
ＡＭ５の容量は、通常表示時に必要な容量（画素数×階
調数）を有する必要がある。これはＲＡＭの容量および
面積の増大につながるとともに、コスト高につながる。
また、データ保持に必要なＲＡＭ自体の消費電力も大き
くなるという問題が発生する。However, in the circuit configuration of the display drive circuit 100, the display data is always stored in the RAM 5 even during the normal display.
To the drive circuit 9 and then R
The capacity of the AM5 needs to have a capacity (number of pixels × number of gradations) necessary for normal display. This leads to an increase in the capacity and area of the RAM and an increase in cost.
In addition, there is a problem that the power consumption of the RAM itself required for holding data also increases.
【００１４】さらに、通常表示から待機表示に切り替え
る際、表示データを入力してＲＡＭ５に書き込んだ後、
駆動回路９に転送して表示させる必要がある。このこと
から、ＲＡＭ５の消費電力が増え、物理的な要因から、
十分に消費電力を低減させることができない。Further, when switching from the normal display to the standby display, after inputting the display data and writing it in the RAM 5,
It is necessary to transfer it to the drive circuit 9 and display it. From this, the power consumption of the RAM 5 increases, and due to physical factors,
Power consumption cannot be reduced sufficiently.
【００１５】本発明の課題は、表示装置の駆動に係る消
費電力を出来うる限り低減可能な構成とする表示駆動回
路を提供することである。An object of the present invention is to provide a display drive circuit having a configuration capable of reducing power consumption for driving a display device as much as possible.
【００１６】[0016]
【課題を解決するための手段】以上の課題を解決するた
め、請求項１記載の発明は、複数階調表示可能な表示部
と、外部から第１の階調の表示データを入力する入力手
段（例えば、図１のシフトレジスタ３）と、外部から入
力される、前記第１の階調の階調数より少ない階調数の
第２の階調の表示データを記憶する記憶手段（例えば、
図１のＲＡＭ５１）と、前記入力手段により入力される
前記第１の階調の表示データに基づく前記表示部への駆
動信号の出力と、前記記憶手段に記憶された前記第２の
階調の表示データに基づく前記表示部への駆動信号の出
力とを切り替える切替手段（例えば、図１の切替回路
６）を備える表示駆動回路を特徴としている。In order to solve the above problems, the invention according to claim 1 provides a display unit capable of displaying a plurality of gradations, and an input means for inputting display data of the first gradation from the outside. (For example, the shift register 3 in FIG. 1) and a storage unit (for example, a storage unit that stores externally input display data of a second gray scale having a gray scale number smaller than the gray scale number of the first gray scale).
1), the output of the drive signal to the display unit based on the display data of the first gradation input by the input unit, and the output of the second gradation stored in the storage unit. The display driving circuit is characterized by including switching means (for example, the switching circuit 6 in FIG. 1) for switching between the output of the driving signal to the display unit based on the display data.
【００１７】この請求項１記載の発明によれば、複数階
調表示可能な表示部と、外部から入力される第１の階調
の表示データに基づく表示部への駆動信号の出力と、前
記記憶手段に記憶された、前記第１の階調の階調数より
少ない階調数の第２の階調の表示データに基づく表示部
への駆動信号の出力を切替手段によって切り替える手段
を備える表示駆動回路を備えることによって、前記記憶
装置の容量と駆動回数を最小限に抑えることができ、表
示装置の占有面積と消費電力を削減することができる。According to the first aspect of the present invention, a display section capable of displaying a plurality of gradations, an output of a drive signal to the display section based on display data of a first gradation inputted from the outside, A display provided with a means for switching the output of the drive signal to the display unit based on the display data of the second gradation of the gradation number smaller than the gradation number of the first gradation stored in the storage means. By including the drive circuit, the capacity of the storage device and the number of times of driving can be minimized, and the area occupied by the display device and the power consumption can be reduced.
【００１８】また、請求項２記載の発明のように、請求
項１記載の表示装置において、前記記憶手段は前記表示
部の一部分に表示される部分表示データを複数記憶し
（例えば、図３のＲＡＭ５２）、前記切替手段は、前記
記憶手段に記憶された複数の部分表示データを択一的に
切り替える部分表示データ切替手段（例えば、図３の切
替回路６１）を持つ構成としてもよい。Further, as in the invention described in claim 2, in the display device according to claim 1, the storage means stores a plurality of partial display data displayed on a part of the display section (for example, in FIG. 3). The RAM 52) and the switching unit may have a partial display data switching unit (for example, the switching circuit 61 in FIG. 3) that selectively switches the plurality of partial display data stored in the storage unit.
【００１９】この請求項２記載の発明によれば、前記記
憶手段により複数パターンの部分表示データを記憶し、
その複数の部分表示データを択一的に切り替える部分表
示データ切替手段を有することにより、前記記憶手段に
記憶された表示データに基づいて表示部に表示させ、且
つ、表示部の表示切り替えをする際に、外部から表示デ
ータを入力し記憶する必要がないため、表示装置の消費
電力を更に削減することができる。According to the invention of claim 2, a plurality of patterns of partial display data are stored by the storage means,
By having a partial display data switching unit for selectively switching the plurality of partial display data, when displaying on the display unit based on the display data stored in the storage unit and switching the display of the display unit. Moreover, since it is not necessary to input and store the display data from the outside, the power consumption of the display device can be further reduced.
【００２０】また、請求項３記載の発明は、請求項１ま
たは２記載の表示装置を用いた携帯機器であって、該携
帯機器の使用状態に応じて前記切替手段が制御され、該
携帯機器の待機状態において、前記記憶手段に記憶され
た表示データに基づく前記表示部への駆動信号の出力が
行われることを特徴としている。According to a third aspect of the present invention, there is provided a portable device using the display device according to the first or second aspect, wherein the switching means is controlled according to a usage state of the portable device, and the portable device is controlled. In the standby state, the drive signal is output to the display unit based on the display data stored in the storage means.
【００２１】この請求項３の発明によれば、携帯機器に
請求項１および請求項２の特徴を持たせ、前記切替手段
の切替動作を、携帯機器の使用状態に応じて制御し、待
機状態において、前記記憶手段に記憶された表示データ
に基づく表示部への駆動信号の出力を行うように制御す
ることによって、例えば携帯機器を携帯電話機とした場
合、携帯電話機の受信待機時の消費電力を低減させるこ
とができる。According to the invention of claim 3, the portable device is provided with the features of claims 1 and 2, and the switching operation of the switching means is controlled according to the usage state of the portable device, and the standby state. In the above, by controlling to output a drive signal to the display unit based on the display data stored in the storage means, for example, when the mobile device is a mobile phone, the power consumption during reception standby of the mobile phone is reduced. Can be reduced.
【００２２】[0022]
【発明の実施の形態】以下、図１〜図４を参照して、本
発明を適用した表示装置の実施の形態を詳細に説明す
る。尚、説明の簡明のため、表示領域は従来の液晶表示
装置と同様、８ライン×３ドットの画素を４ｂｉｔ（１
６階調）で表示する場合を例に説明する。また、携帯機
器として、例えば携帯電話機にこの表示駆動回路を用
い、使用時の通常表示状態と受信待ち受け時の待機表示
状態を有している場合について説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a display device to which the present invention is applied will be described below in detail with reference to FIGS. Incidentally, for the sake of simplicity of explanation, the display area is the same as in the conventional liquid crystal display device, and the pixel of 8 lines × 3 dots is 4 bits (1
The case of displaying with 6 gradations will be described as an example. In addition, a case where the display drive circuit is used for a mobile phone as a mobile device and has a normal display state during use and a standby display state during reception standby will be described.
【００２３】〔第１の実施の形態〕図１は、第１の実施
の形態における表示駆動回路１を示す図である。図１に
おいて、表示駆動回路１はシフトレジスタ３、ＲＡＭ５
１、ＲＡＭ制御回路４、切替回路６、ラッチ回路７、Ｄ
Ａ変換回路８および駆動回路９から構成される。[First Embodiment] FIG. 1 is a diagram showing a display drive circuit 1 according to the first embodiment. In FIG. 1, the display drive circuit 1 includes a shift register 3 and a RAM 5.
1, RAM control circuit 4, switching circuit 6, latch circuit 7, D
It is composed of an A conversion circuit 8 and a drive circuit 9.
【００２４】なお、図１において、シフトレジスタ３、
ＲＡＭ制御回路４、ラッチ回路７、ＤＡ変換回路８およ
び駆動回路９は、図５に示す従来の表示駆動回路１００
と同一の構成であるため、説明を省略する。In FIG. 1, the shift register 3,
The RAM control circuit 4, the latch circuit 7, the DA conversion circuit 8 and the drive circuit 9 are the conventional display drive circuit 100 shown in FIG.
Since the configuration is the same as that of, the description thereof will be omitted.
【００２５】ＲＡＭ５１は、ＲＡＭ制御回路４から出力
される信号にしたがって、ＬＣＤへの表示データをシフ
トレジスタ３から入力、記憶し、切替回路６へ出力す
る。切替回路６はＡＮＤとＯＲで構成され、表示データ
をＲＡＭ５１から入力するモードと、シフトレジスタ３
から直接入力する２つのモードを切替信号Ｍによって選
択する。すなわち、図１の表示駆動回路１は、従来の表
示駆動回路２００に対して、通常表示時においては、表
示データをＲＡＭ５１に書き込まず、シフトレジスタ３
から直接ラッチ回路７に表示データが入力され、待機表
示時のみＲＡＭに書き込まれた表示データを用いて表示
する構成を備えることを特徴としている。The RAM 51 inputs and stores the display data for the LCD from the shift register 3 according to the signal output from the RAM control circuit 4, and outputs it to the switching circuit 6. The switching circuit 6 is composed of AND and OR, and has a mode for inputting display data from the RAM 51 and a shift register 3
Two modes that are directly input from are selected by the switching signal M. That is, the display drive circuit 1 of FIG. 1 does not write the display data to the RAM 51 during normal display as compared with the conventional display drive circuit 200, and the shift register 3
The display data is directly input to the latch circuit 7 from, and the display data written in the RAM is used for display only during standby display.
【００２６】このため、ＲＡＭ５１の容量は、通常表示
時のデータの表示画素数および表示階調ｂｉｔによらな
い。そこで、待機表示における表示データの階調数を通
常表示の表示データの階調数より少なくすることによ
り、ＲＡＭ５１に必要な容量を少なくすることを特徴と
している。ここでは例として、ＲＡＭ５１は、３ドット
×８ライン×１ｂｉｔ（２階調）分の容量を持っている
こととする。ＲＡＭアドレスｒｎｍｌは、ＬＣＤの表示
座標に対応し、ｎがドット、ｍが行行、ｌが表示階調ｂ
ｉｔを示している。なお、ＲＡＭ５１における、ｒ１５
１／１１１’、ｒ１６１／１２１’・・等の記載は、後
述する部分表示データをＲＡＭ５１に書き込む場合に対
応したものである。Therefore, the capacity of the RAM 51 does not depend on the number of display pixels and the display gradation bit of data at the time of normal display. Therefore, the number of gradations of the display data in the standby display is set to be smaller than that of the display data in the normal display, thereby reducing the capacity required for the RAM 51. Here, as an example, the RAM 51 has a capacity of 3 dots × 8 lines × 1 bit (2 gradations). The RAM address rnml corresponds to the display coordinates on the LCD, where n is a dot, m is a row, and l is a display gradation b.
indicates it. In the RAM 51, r15
The description such as 1/111 ', r161 / 121', ... Corresponds to the case of writing the partial display data described later in the RAM 51.
【００２７】次に、動作を説明する。表示領域全てを表
示させる通常表示、即ち、３ドット×８ライン×４ｂｉ
ｔ（１６階調）を表示させる場合、ＬＣＤへの表示デー
タは、１行分の表示データ毎に、まずシフトレジスタ３
に取り込まれる。切替回路６では、切替信号Ｍを０とす
ることよって、シフトレジスタ３の出力が選択され、シ
フトレジスタ３のデータはラッチ回路７へ入力される。
次にそのデータはＤＡ変換回路８に出力され、駆動回路
９を介してＬＣＤへ表示される。ここで、シフトレジス
タ３に取り込まれた表示データは、ＲＡＭ５１には書き
込まれない。Next, the operation will be described. Normal display for displaying the entire display area, that is, 3 dots × 8 lines × 4 bi
In the case of displaying t (16 gradations), the display data to be displayed on the LCD is the shift register 3 for each line of display data.
Is taken into. In the switching circuit 6, the output of the shift register 3 is selected by setting the switching signal M to 0, and the data of the shift register 3 is input to the latch circuit 7.
Next, the data is output to the DA conversion circuit 8 and displayed on the LCD via the drive circuit 9. Here, the display data taken in the shift register 3 is not written in the RAM 51.
【００２８】次に、待機表示時について説明する。この
場合、ＲＡＭ５１に書き込まれる表示データは、例えば
表示ビット数が１ｂｉｔで、表示領域全体に表示する表
示データとしてもよく、また、表示領域の一部分の領域
に表示する部分表示データとして、これを複数書き込む
ようにしてもよい。ここでは、後者の場合において、表
示領域の一部分の領域だけにデータを表示させ、さらに
その表示を切り替える場合について説明する。まず複数
の部分表示データをシフトレジスタ３に入力する。そし
て、そのデータはＲＡＭ制御回路４のＡＤとＷＲにした
がって、ＲＡＭ５１に書き込まれる。Next, the standby display will be described. In this case, the display data written in the RAM 51 may have display bits of 1 bit, for example, and may be display data to be displayed in the entire display area, or a plurality of display data may be displayed as partial display data in a partial area of the display area. It may be written. Here, in the latter case, a case will be described in which data is displayed only in a part of the display area and the display is switched. First, a plurality of partial display data are input to the shift register 3. Then, the data is written in the RAM 51 according to AD and WR of the RAM control circuit 4.
【００２９】例えば図２に示すように、３ドット×８ラ
イン×１ｂｉｔ（２階調）の容量を持つＲＡＭ５１に、
３ドット×４ライン×１ｂｉｔ（２階調）の部分表示デ
ータからなる第１表示パターンと第２表示パターンを記
憶させた場合、まず第１表示パターンを表示させる場合
には、ＲＡＭ制御回路４によって、行アドレスを１、
２、３、４と順に指定する。指定されたアドレスのデー
タがＲＡＭ５１から読み出され、切替回路６では、切替
信号Ｍを１とすることよって、ＲＡＭ５１の出力が選択
されて、ラッチ回路７に転送される。そしてこのデータ
はＤＡ変換回路８に入力され、駆動回路９によりＬＣＤ
が駆動されて、ＬＣＤに表示される。For example, as shown in FIG. 2, in a RAM 51 having a capacity of 3 dots × 8 lines × 1 bit (2 gradations),
When the first display pattern and the second display pattern which are composed of partial display data of 3 dots × 4 lines × 1 bit (2 gradations) are stored, when the first display pattern is displayed first, the RAM control circuit 4 is used. , The row address is 1,
Specify 2, 3, and 4 in that order. The data of the designated address is read from the RAM 51, and the switching circuit 6 sets the switching signal M to 1, so that the output of the RAM 51 is selected and transferred to the latch circuit 7. Then, this data is input to the DA conversion circuit 8, and the drive circuit 9 drives the LCD.
Is driven and displayed on the LCD.
【００３０】次に、第１表示パターンを第２表示パター
ンに切り替える場合、ＲＡＭ制御回路４によって、行ア
ドレスを５、６、７、８と順に指定し、指定したアドレ
スのデータをＲＡＭ５１から読み出し、切替回路６、ラ
ッチ回路７およびＤＡ変換回路８を介して、駆動回路９
に転送することによって、ＬＣＤの表示を切り替えるこ
とができる。Next, when the first display pattern is switched to the second display pattern, the RAM control circuit 4 sequentially specifies the row addresses 5, 6, 7, and 8, and the data of the specified address is read from the RAM 51, A drive circuit 9 is provided via the switching circuit 6, the latch circuit 7, and the DA conversion circuit 8.
, The display on the LCD can be switched.
【００３１】このように、通常表示時においては、シフ
トレジスタ３に入力された表示データを、ＲＡＭ５１へ
の書き込みなしで、直接切替回路６に取り込み、ＬＣＤ
へ表示させるため、ＲＡＭ５１を駆動する必要が無く、
ＲＡＭ５１の駆動に必要な消費電力を削減できる。As described above, during normal display, the display data input to the shift register 3 is directly fetched into the switching circuit 6 without writing to the RAM 51, and the LCD is displayed.
To display, there is no need to drive the RAM 51,
The power consumption required to drive the RAM 51 can be reduced.
【００３２】また、待機表示時においては、ＲＡＭの容
量が従来の構成に対して少ないため、ＲＡＭの駆動に要
する消費電力を低減させることができる。また、ＲＡＭ
の容量が減少することにより、ＲＡＭ面積が減少してコ
ストが低減される効果を有する。更に、待機表示の表示
を部分表示とし、複数の表示パターンを切り替えて表示
させるようにした場合においても、表示パターンの異な
る複数の部分表示データをＲＡＭ５１に記憶させること
により、ＬＣＤの表示パターンを別の表示パターンに切
り替える際は、ＲＡＭ５１から切り替えたい表示パター
ンのデータを読み出すだけでよい。したがって、再度表
示データを外部から入力し、ＲＡＭ５１に書き込む必要
はなく、表示駆動回路１の消費電力を更に低減させるこ
とができる。Further, at the time of the standby display, the capacity of the RAM is smaller than that of the conventional structure, so that the power consumption required for driving the RAM can be reduced. RAM
Since the capacity of the RAM is reduced, the RAM area is reduced and the cost is reduced. Further, even when the display of the standby display is a partial display and a plurality of display patterns are switched and displayed, a plurality of partial display data having different display patterns are stored in the RAM 51, so that the display pattern of the LCD is different. When switching to the display pattern No. 1, it is only necessary to read the data of the display pattern to be switched from the RAM 51. Therefore, it is not necessary to input the display data again from the outside and write it in the RAM 51, and the power consumption of the display drive circuit 1 can be further reduced.
【００３３】なお、本発明は、上記実施の形態の内容に
限定されるものではなく、本発明の趣旨を逸脱しない範
囲で適宜変更可能であり、例えば、ＲＡＭ５１の容量を
例として３ドット×８ライン×１ｂｉｔ（２階調）とし
たが、階調は１ｂｉｔに限らず、複数ｂｉｔ（但し、４
ｂｉｔ未満）であっても同様の効果が得られる。The present invention is not limited to the contents of the above-mentioned embodiment, and can be changed as appropriate without departing from the spirit of the present invention. For example, taking the capacity of the RAM 51 as an example, 3 dots × 8. Although the line × 1 bit (2 gradations) is used, the gradation is not limited to 1 bit, but a plurality of bits (4
Even if it is less than bit), the same effect can be obtained.
【００３４】〔第２の実施の形態〕第２の実施の形態で
ある表示駆動回路２は、第１の実施の形態の変形例であ
り、待機時のＬＣＤへの表示方法を選択できる部分が異
なっている。したがって、以下の説明では、第１の実施
の形態と異なる部分を中心に説明し、同様の構成要素に
ついては、その説明を省略する。[Second Embodiment] The display drive circuit 2 according to the second embodiment is a modification of the first embodiment, and has a portion where the display method on the LCD during standby can be selected. Is different. Therefore, in the following description, the description will be focused on the parts different from the first embodiment, and the description of the same components will be omitted.
【００３５】図３は、第２の実施の形態における表示駆
動回路２を示す図である。図３において、表示駆動回路
２は、シフトレジスタ３、ＲＡＭ５２、ＲＡＭ制御回路
４、切替回路６１、切替回路６２、ラッチ回路７、ＤＡ
変換回路８および駆動回路９から構成される。FIG. 3 is a diagram showing the display drive circuit 2 according to the second embodiment. In FIG. 3, the display drive circuit 2 includes a shift register 3, a RAM 52, a RAM control circuit 4, a switching circuit 61, a switching circuit 62, a latch circuit 7, and a DA.
It is composed of a conversion circuit 8 and a drive circuit 9.
【００３６】ＲＡＭ５２は、３ドット×８ライン×２ｂ
ｉｔ（４階調）分の容量を持っており、ＲＡＭ制御回路
４にしたがって、シフトレジスタ３に入力された表示デ
ータを書き込み、読み出したデータを切替回路６１へ出
力する。ＲＡＭアドレスｒｎｍｌは、ＬＣＤの表示座標
に対応し、ｎがドット、ｍが行行、ｌが表示階調ｂｉｔ
を示している。The RAM 52 has 3 dots × 8 lines × 2b
It has a capacity of it (4 gradations) and writes the display data input to the shift register 3 according to the RAM control circuit 4 and outputs the read data to the switching circuit 61. The RAM address rnml corresponds to the display coordinates on the LCD, where n is a dot, m is a row, and l is a display gradation bit.
Is shown.
【００３７】切替回路６１は、待機表示時のＬＣＤ表示
を、２階調の部分表示にするか、４階調の部分表示にす
るかによって切替信号Ｍ１を決定し、ＲＡＭ５２から読
み出されたデータを選択する回路である。ここでは、切
替信号Ｍ１が０のときは２階調の表示データ、切替信号
Ｍ１が１のときは４階調の表示データをＲＡＭ５２から
入力する。入力した表示データは切替回路６２へ出力さ
れる。The switching circuit 61 determines the switching signal M1 depending on whether the LCD display during the standby display is the partial display of 2 gradations or the partial display of 4 gradations, and the data read from the RAM 52. Is a circuit for selecting. Here, when the switching signal M1 is 0, display data of 2 gradations is input from the RAM 52, and when the switching signal M1 is 1, display data of 4 gradations is input from the RAM 52. The input display data is output to the switching circuit 62.
【００３８】切替回路６２は、第１の実施の形態におけ
る切替回路６と同一の機能であり、切替信号Ｍ２によっ
て、表示データをシフトレジスタ３から入力するか、切
替回路６１から入力するか、すなわちＲＡＭ５２の表示
データを取り込むかを選択し、取り込んだ表示データは
ＤＡ変換回路８へ出力される。ここでは、切替信号Ｍ２
が０のときは、シフトレジスタ３の表示データを入力
し、切替信号Ｍ２が１のときは、切替回路６１のデータ
を入力する。The switching circuit 62 has the same function as the switching circuit 6 in the first embodiment, and whether the display data is input from the shift register 3 or the switching circuit 61 according to the switching signal M2, that is, It is selected whether or not the display data of the RAM 52 is loaded, and the loaded display data is output to the DA conversion circuit 8. Here, the switching signal M2
When is 0, the display data of the shift register 3 is input, and when the switching signal M2 is 1, the data of the switching circuit 61 is input.
【００３９】次に、動作を説明する。但し、ＬＣＤの通
常表示時における、表示駆動回路２の動作は、基本的に
第１の実施の形態と同様であるため、その説明を省略す
る。Next, the operation will be described. However, the operation of the display drive circuit 2 during the normal display of the LCD is basically the same as that of the first embodiment, and thus the description thereof is omitted.
【００４０】待機表示時において、ＬＣＤの一部分の領
域に複数階調の部分表示をさせ、さらにその表示を切り
替える場合、複数の部分表示データがシフトレジスタ３
に入力され、そのデータは、ＲＡＭ制御回路４のＡＤと
ＷＲにしたがって、ＲＡＭ５２に書き込まれる。In the standby display, when partial gradation display is performed in a partial area of the LCD and the display is switched, a plurality of partial display data are stored in the shift register 3.
To the RAM 52 according to AD and WR of the RAM control circuit 4.
【００４１】例えば、図４に示すように、ＲＡＭ５２に
３ドット×４ライン×２ｂｉｔ（４階調）の表示データ
からなる第３表示パターンと第４表示パターンを記憶さ
せた場合、まず第３表示パターンを表示させるときは、
ＲＡＭ制御回路４によって、行アドレスを１、２、３、
４と順に指定し、指定されたアドレスのデータがＲＡＭ
５２から読み出される。このとき、切替回路６１の切替
信号Ｍ１を１とすることによって、階調ｂｉｔを含んだ
表示データが切替回路６１に取り込まれるとともに、切
替回路６２に出力され、切替回路６２では切替信号Ｍ２
を１とすることによって、シフトレジスタ３の入力は遮
断され、切替回路６１の表示データが取り込まれる。そ
してこのデータはラッチ回路７を経由してＤＡ変換回路
８に入力され、駆動回路９を介して、ＬＣＤに表示され
る。For example, as shown in FIG. 4, when the RAM 52 stores the third display pattern and the fourth display pattern each including display data of 3 dots × 4 lines × 2 bits (4 gradations), the third display is performed first. When displaying the pattern,
The RAM control circuit 4 sets the row address to 1, 2, 3,
Specify 4 in order, and the data of the specified address is RAM
It is read from 52. At this time, by setting the switching signal M1 of the switching circuit 61 to 1, the display data including the gradation bit is taken into the switching circuit 61 and is output to the switching circuit 62, and the switching circuit 62 outputs the switching signal M2.
By setting 1 to 1, the input of the shift register 3 is cut off and the display data of the switching circuit 61 is fetched. Then, this data is input to the DA conversion circuit 8 via the latch circuit 7 and displayed on the LCD via the drive circuit 9.
【００４２】次に、第３表示パターンを第４表示パター
ンに切り替えるとき、ＲＡＭ制御回路４によって、行ア
ドレスを５、６、７、８と順に指定し、指定したアドレ
スのデータをＲＡＭ５２から読み出し、切替回路６１、
切替回路６２、ラッチ回路７およびＤＡ変換回路８を介
して、駆動回路９に転送することによって、ＬＣＤの表
示データを切り替えることができる。Next, when the third display pattern is switched to the fourth display pattern, the RAM control circuit 4 sequentially specifies the row addresses 5, 6, 7, and 8, and the data at the specified address is read from the RAM 52, Switching circuit 61,
The display data of the LCD can be switched by transferring to the drive circuit 9 via the switching circuit 62, the latch circuit 7, and the DA conversion circuit 8.
【００４３】また、待機表示時にＬＣＤの一部分の領域
に２階調の表示をさせ、さらにその表示を切り替えさせ
る場合、複数の部分表示データがシフトレジスタ３に入
力され、そのデータは、ＲＡＭ制御回路４のＡＤとＷＲ
にしたがって、ＲＡＭ５２に書き込まれる。Further, when displaying two gradations in a partial area of the LCD during standby display and switching the display, a plurality of partial display data are input to the shift register 3, and the data are stored in the RAM control circuit. 4 AD and WR
According to the above, the data is written in the RAM 52.
【００４４】例えば、ＲＡＭ５２に、３ドット×４ライ
ン×１ｂｉｔ（２階調）の表示データからなる第５表示
パターンと第６表示パターン（図４における第３、第４
表示パターンを１ｂｉｔのみとした場合に対応する）を
記憶させた場合、まず第５表示パターンを表示させると
きは、ＲＡＭ制御回路４によって、行アドレスが１、
２、３、４と順に指定され、指定されたアドレスのデー
タがＲＡＭ５２から読み出される。このときＬＣＤへの
表示階調は１ｂｉｔなので、ＲＡＭ５２から読み出され
た表示データのうち、階調ｂｉｔ１桁目のデータだけを
入力するため、切替回路６１の切替信号Ｍ１を０とする
ことによって、階調ｂｉｔ１桁目以外の表示データの入
力を遮断する。こうして切替回路６１は、階調ｂｉｔ１
桁目の表示データだけをＲＡＭ５２から入力する。この
データは切替回路６２に出力され、切替回路６２では切
替信号Ｍ２を１とすることによって、シフトレジスタ３
の入力は遮断され、切替回路６１の表示データが取り込
まれる。そしてこのデータはラッチ回路７を経由してＤ
Ａ変換回路８に入力され、駆動回路９を介して、ＬＣＤ
に表示される。For example, in the RAM 52, the fifth display pattern and the sixth display pattern (third and fourth in FIG. 4) each consisting of display data of 3 dots × 4 lines × 1 bit (2 gradations).
(Corresponding to the case where the display pattern is only 1 bit) is stored, first, when the fifth display pattern is displayed, the row address is set to 1 by the RAM control circuit 4.
The data of the designated address is read out from the RAM 52 in the order of 2, 3, and 4. At this time, since the display gradation on the LCD is 1 bit, only the data of the first digit of the gradation bit of the display data read from the RAM 52 is input. Therefore, by setting the switching signal M1 of the switching circuit 61 to 0, Input of display data other than the first digit of gradation bit is blocked. In this way, the switching circuit 61 controls the gradation bit1.
Only the display data of the digit is input from the RAM 52. This data is output to the switching circuit 62, and the switching circuit 62 sets the switching signal M2 to 1 to shift the shift register 3
Is cut off and the display data of the switching circuit 61 is fetched. Then, this data is transferred to D via the latch circuit 7.
It is input to the A conversion circuit 8 and the LCD via the drive circuit 9.
Is displayed in.
【００４５】このように、第２の実施の形態の表示駆動
回路２によれば、第１の実施の形態と同様の効果を奏す
るとともに、切替回路６１を増やすことによって、待機
表示時の表示において、表示階調を調整することが可能
となる。As described above, according to the display drive circuit 2 of the second embodiment, the same effect as that of the first embodiment can be obtained, and the number of switching circuits 61 is increased so that the display during the standby display can be achieved. It is possible to adjust the display gradation.
【００４６】なお、本発明は、上記実施の形態の内容に
限定されるものではなく、本発明の趣旨を逸脱しない範
囲で適宜変更可能であり、例えば、ＲＡＭ５２の容量を
例として３ドット×８ライン×２ｂｉｔ（４階調）とし
たが、階調は２ｂｉｔに限らず、複数ｂｉｔ（但し、４
ｂｉｔ未満）であっても同様の効果が得られる。The present invention is not limited to the contents of the above-described embodiment, and can be changed as appropriate without departing from the spirit of the present invention. For example, taking the capacity of the RAM 52 as an example, 3 dots × 8. Although the line is set to 2 bits (4 gradations), the gradation is not limited to 2 bits, but a plurality of bits (4
Even if it is less than bit), the same effect can be obtained.
【００４７】[0047]
【発明の効果】請求項１記載の発明によれば、外部から
第１の階調の表示データを入力し、ＲＡＭに記憶せずに
直接表示部へ表示させるモードと、第１の階調の階調数
より少ない階調数の第２の階調の表示データをＲＡＭに
記憶させ、表示部に表示させるモードと、を切り替える
機能を備えることにより、ＲＡＭの容量と駆動回数を削
減することができ、ＲＡＭの消費電力を低減させること
ができる。According to the first aspect of the present invention, the display data of the first gradation is input from the outside, and the data is directly displayed on the display unit without being stored in the RAM. It is possible to reduce the capacity of the RAM and the number of times of driving by providing a function of switching display mode of the display data of the second gradation having the gradation number smaller than the gradation number to the RAM and storing the display data in the RAM. Therefore, the power consumption of the RAM can be reduced.
【００４８】請求項２記載の発明によれば、請求項１記
載の発明の効果に加えて、ＲＡＭに記憶する表示データ
を複数パターンの部分表示データとすることにより、Ｒ
ＡＭに記憶された表示データにより表示部に表示させる
モードにおいて表示パターンを切り替える際に、表示デ
ータを外部から入力する必要がなく、表示装置の消費電
力を更に低減させることができる。According to the second aspect of the invention, in addition to the effect of the first aspect of the invention, the display data stored in the RAM is made into partial display data of a plurality of patterns, so that R
When the display pattern is switched in the mode in which the display data is stored in the AM and displayed on the display unit, it is not necessary to input the display data from the outside, and the power consumption of the display device can be further reduced.
【００４９】請求項３の発明によれば、携帯機器に請求
項１および２の特徴を持たせ、表示モードの切替動作
を、該携帯機器の使用状態に応じて制御し、待機状態時
には記憶手段に記憶された表示データに基づいて表示部
を駆動することによって、待機時の消費電力を低減する
ことができる。According to the invention of claim 3, the portable device is provided with the features of claims 1 and 2, and the display mode switching operation is controlled according to the usage state of the portable device, and the storage means is in the standby state. By driving the display unit based on the display data stored in, it is possible to reduce power consumption during standby.
【図１】第１の実施の形態の表示駆動回路の回路構成を
示す図。FIG. 1 is a diagram showing a circuit configuration of a display drive circuit according to a first embodiment.
【図２】第１の実施の形態の表示駆動回路におけるＲＡ
Ｍの一例を示す図。FIG. 2 is an RA in the display drive circuit according to the first embodiment.
The figure which shows an example of M.
【図３】第２の実施の形態の表示駆動回路の回路構成を
示す図。FIG. 3 is a diagram showing a circuit configuration of a display drive circuit according to a second embodiment.
【図４】第２の実施の形態の表示駆動回路におけるＲＡ
Ｍ部の一例を示す図。FIG. 4 is an RA in the display drive circuit according to the second embodiment.
The figure which shows an example of M part.
【図５】従来の表示駆動回路の回路構成を示す図。FIG. 5 is a diagram showing a circuit configuration of a conventional display drive circuit.
１、２ 表示駆動回路 ３ シフトレジスタ ４ ＲＡＭ制御回路 ５１、５２ ＲＡＭ ６、６１、６２ 切替回路 ７ ラッチ回路 ８ ＤＡ変換回路 ９ 駆動回路 1, 2 display drive circuit 3 shift register 4 RAM control circuit 51, 52 RAM 6, 61, 62 switching circuit 7 Latch circuit 8 DA conversion circuit 9 drive circuit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６２３Ｒ ６３１ ６３１Ｒ ６４１ ６４１Ｃ ６８０ ６８０Ｓ Ｆターム(参考） 2H093 NA51 NC26 NC28 ND06 5C006 AA01 AF11 AF83 BB11 BC12 BF03 BF04 BF09 BF26 FA44 FA47 5C080 AA10 BB05 DD03 DD23 DD26 EE29 JJ02 KK07 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) G09G 3/20 G09G 3/20 623R 631 631R 641 641C 680 680S F term (reference) 2H093 NA51 NC26 NC28 ND06 5C006 AA01 AF11 AF83 BB11 BC12 BF03 BF04 BF09 BF26 FA44 FA47 5C080 AA10 BB05 DD03 DD23 DD26 EE29 JJ02 KK07
Claims (3)
と、 外部から入力される、前記第１の階調の階調数より少な
い階調数の第２の階調の表示データを記憶する記憶手段
と、 前記入力手段により入力される前記第１の階調の表示デ
ータに基づく前記表示部への駆動信号の出力と、 前記記憶手段に記憶された前記第２の階調の表示データ
に基づく前記表示部への駆動信号の出力とを切り替える
切替手段と、を備える表示駆動回路と、 を備えることを特徴とする表示装置。1. A display unit capable of displaying a plurality of gradations, input means for inputting display data of a first gradation from the outside, and a number smaller than the number of gradations of the first gradation inputted from the outside. Storage means for storing display data of the second gradation of the number of gradations; output of a drive signal to the display unit based on the display data of the first gradation inputted by the input means; A display drive circuit, comprising: a switching unit that switches between outputting a drive signal to the display unit based on the display data of the second gradation stored in the unit.
示される部分表示データを複数記憶し、 前記切替手段は、前記記憶手段に記憶された複数の部分
表示データを択一的に切り替える部分表示データ切替手
段を有することを特徴とする請求項１記載の表示装置。2. The storage means stores a plurality of partial display data displayed on a part of the display section, and the switching means selectively switches a plurality of partial display data stored in the storage means. The display device according to claim 1, further comprising a partial display data switching unit.
携帯機器であって、該携帯機器の使用状態に応じて前記
切替手段が制御され、該携帯機器の待機状態において、
前記記憶手段に記憶された表示データに基づく前記表示
部への駆動信号の出力が行われることを特徴とする携帯
機器。3. A portable device using the display device according to claim 1 or 2, wherein the switching means is controlled according to a usage state of the portable device, and the portable device is in a standby state.
A portable device, wherein a drive signal is output to the display unit based on display data stored in the storage means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001194858A JP2003015609A (en) | 2001-06-27 | 2001-06-27 | Display device and portable equipment using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001194858A JP2003015609A (en) | 2001-06-27 | 2001-06-27 | Display device and portable equipment using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003015609A true JP2003015609A (en) | 2003-01-17 |
Family
ID=19032919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001194858A Abandoned JP2003015609A (en) | 2001-06-27 | 2001-06-27 | Display device and portable equipment using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003015609A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004163774A (en) * | 2002-11-14 | 2004-06-10 | Semiconductor Energy Lab Co Ltd | Display device and method for driving display device |
| JP2005208455A (en) * | 2004-01-26 | 2005-08-04 | Nec Corp | Personal digital assistant system and its information display method |
| US7138975B2 (en) | 2001-10-01 | 2006-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electric equipment using the same |
| CN100346385C (en) * | 2003-06-25 | 2007-10-31 | 罗姆股份有限公司 | Organic EL element drive circuit and organic EL display device using the same drive circuit |
-
2001
- 2001-06-27 JP JP2001194858A patent/JP2003015609A/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7138975B2 (en) | 2001-10-01 | 2006-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electric equipment using the same |
| JP2004163774A (en) * | 2002-11-14 | 2004-06-10 | Semiconductor Energy Lab Co Ltd | Display device and method for driving display device |
| CN100346385C (en) * | 2003-06-25 | 2007-10-31 | 罗姆股份有限公司 | Organic EL element drive circuit and organic EL display device using the same drive circuit |
| JP2005208455A (en) * | 2004-01-26 | 2005-08-04 | Nec Corp | Personal digital assistant system and its information display method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4127510B2 (en) | Display control device and electronic device | |
| US6222518B1 (en) | Liquid crystal display with liquid crystal driver having display memory | |
| US7724269B2 (en) | Device for driving a display apparatus | |
| JP3741733B2 (en) | Source drive device for liquid crystal display device | |
| KR101033434B1 (en) | Liquid crystal display, lcd driver, and operating method of lcd driver | |
| JP4446370B2 (en) | Source driver for liquid crystal display element and method for driving liquid crystal display element | |
| JP2004157526A (en) | Controller-driver, display device, and display method | |
| US20050001857A1 (en) | Image display apparatus and electronic apparatus | |
| US8350832B2 (en) | Semiconductor integrated circuit device for display controller | |
| JP3882593B2 (en) | Display drive device and drive control method | |
| JP3596507B2 (en) | Display memory, driver circuit, and display | |
| JP2003015609A (en) | Display device and portable equipment using the same | |
| US7466299B2 (en) | Display device | |
| JP2008145893A (en) | Display memory, display device and portable electronic information device | |
| KR20000006349A (en) | Screen driver with animation circuit | |
| JP2003296095A (en) | Display method and device | |
| JP3027371B1 (en) | Display device | |
| JPH10312175A (en) | Liquid crystal display device and liquid crystal drive semiconductor device | |
| JP2002278502A (en) | Portable telephone set with matrix-type display device | |
| JP3707806B2 (en) | Driver circuit | |
| US20080252654A1 (en) | Display control circuit and display device | |
| JP2001092433A (en) | Display screen having variable geometric shape display region | |
| JP2003295831A (en) | Liquid crystal driver | |
| JP2006126589A (en) | Data driver, optoelectronic device, electronic equipment, and drive method | |
| JP2003280604A (en) | Image display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060407 |