JP2003008558A - Frequency deviation monitoring device - Google Patents
Frequency deviation monitoring deviceInfo
- Publication number
- JP2003008558A JP2003008558A JP2001190176A JP2001190176A JP2003008558A JP 2003008558 A JP2003008558 A JP 2003008558A JP 2001190176 A JP2001190176 A JP 2001190176A JP 2001190176 A JP2001190176 A JP 2001190176A JP 2003008558 A JP2003008558 A JP 2003008558A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- value
- frequency deviation
- edge
- threshold value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】 この発明は、同期端局光通
信システムにおけるクロック周波数の周波数偏差監視装
置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency deviation monitoring device for a clock frequency in a synchronous terminal optical communication system.
【０００２】[0002]
【従来の技術】 図７は従来の周波数偏差監視装置を示
す構成図であり、図において、１は基準クロック信号を
カウントするＡカウンタ、２は入力クロック信号をカウ
ントするＢカウンタ、３はＢカウンタ２のカウンタ設定
値を設定する固定カウンタ値設定部、４はＢカウンタ２
がカウンタ設定値までカウントしたときに基準クロック
信号に同期したエッジ信号を生成するエッジ生成部、５
はＡカウンタ１のカウント値をエッジ生成部４により生
成されたエッジ信号に応じて保持するＡカウンタラッチ
部、６はＢカウンタ２のカウント値をエッジ生成部４に
より生成されたエッジ信号に応じて保持するＢカウンタ
ラッチ部、７は固定カウンタ値設定部３により設定され
たカウンタ設定値からのずれ（閾値）を可変に設定する
可変閾値設定部、８はＡカウンタラッチ部５およびＢカ
ウンタラッチ部６に保持されたカウント値を比較し、差
分が設定された閾値を超える場合に周波数偏差異常であ
ると判定し、差分が閾値以下となる場合に周波数偏差正
常であると判定する比較部である。2. Description of the Related Art FIG. 7 is a block diagram showing a conventional frequency deviation monitoring apparatus, in which 1 is an A counter for counting a reference clock signal, 2 is a B counter for counting an input clock signal, and 3 is a B counter. Fixed counter value setting unit for setting the counter setting value of 2 and 4 is the B counter 2
An edge generation unit that generates an edge signal synchronized with the reference clock signal when the counter counts up to the counter setting value,
Is an A counter latch unit that holds the count value of the A counter 1 according to the edge signal generated by the edge generation unit 4, and 6 is the count value of the B counter 2 according to the edge signal generated by the edge generation unit 4. A B counter latch unit for holding, 7 is a variable threshold setting unit for variably setting a deviation (threshold value) from the counter set value set by the fixed counter value setting unit 3, and 8 is an A counter latch unit 5 and a B counter latch unit. It is a comparison unit that compares the count values held in 6 and determines that the frequency deviation is abnormal when the difference exceeds the set threshold value, and determines that the frequency deviation is normal when the difference is less than or equal to the threshold value. .
【０００３】次に動作について説明する。図８は従来の
周波数偏差監視装置の動作を示すタイミングチャートで
あり、入力クロック信号をカウントするＢカウンタ２
に、固定カウンタ値設定部３により固定のカウンタ設定
値Ｘを設定して、Ｂカウンタ２でカウンタ設定値Ｘまで
カウントしたときに、エッジ生成部４で基準クロック信
号に同期したエッジ信号を生成し、そのエッジ信号をト
リガとして、Ａカウンタラッチ部５では、Ａカウンタ１
のカウント値を保持し、Ｂカウンタラッチ部６では、Ｂ
カウンタ２のカウント値を保持する。比較部８では、Ａ
カウンタラッチ部５およびＢカウンタラッチ部６に保持
されたカウント値の差分と、可変閾値設定部７で設定さ
れた可変閾値Ｎ（Ｎ＝ａ，ｂ，ｃ）とを比較し、差分が
設定された閾値Ｎを超える場合に周波数偏差異常である
と判定し、差分が閾値Ｎ以下となる場合に周波数偏差正
常であると判定することで周波数偏差を監視している。Next, the operation will be described. FIG. 8 is a timing chart showing the operation of the conventional frequency deviation monitoring apparatus, in which the B counter 2 which counts the input clock signal.
When the fixed counter value setting unit 3 sets a fixed counter setting value X and the B counter 2 counts up to the counter setting value X, the edge generation unit 4 generates an edge signal synchronized with the reference clock signal. With the edge signal as a trigger, the A counter latch unit 5 uses the A counter 1
Hold the count value of B
The count value of the counter 2 is held. In the comparison unit 8, A
The difference between the count values held in the counter latch unit 5 and the B counter latch unit 6 is compared with the variable threshold N (N = a, b, c) set by the variable threshold setting unit 7, and the difference is set. The frequency deviation is monitored by determining that the frequency deviation is abnormal when exceeding the threshold value N, and determining that the frequency deviation is normal when the difference is equal to or less than the threshold value N.
【０００４】[0004]
【発明が解決しようとする課題】従来の周波数偏差監視
装置は以上のように構成されているので、固定カウンタ
値設定部３でカウンタ設定値Ｘの値を固定値として、ま
た、可変閾値設定部７で閾値Ｎ（Ｎ＝ａ，ｂ，ｃ）を可
変に設定しているため、監視する周波数偏差は以下の式
により定まる。
周波数偏差 ＝ ｜閾値Ｎ（Ｎ＝ａ，ｂ，ｃ）｜ ／
カウンタ設定値Ｘ
このため、基準クロック信号に対する入力クロック信号
の周波数偏差異常を可変に監視するのに、Ｂカウンタ２
でカウンタ設定値Ｘまでカウントする時間が常に必要と
なってしまう課題があった。また、カウンタ設定値Ｘが
固定であるために、周波数偏差は、１／カウンタ設定値
Ｘの整数倍の周波数偏差しか監視できないという課題が
あった。Since the conventional frequency deviation monitoring apparatus is constructed as described above, the fixed counter value setting unit 3 sets the counter set value X to a fixed value, and the variable threshold setting unit. Since the threshold N (N = a, b, c) is variably set in 7, the frequency deviation to be monitored is determined by the following formula. Frequency deviation = | Threshold value N (N = a, b, c) | /
Counter set value X Therefore, in order to variably monitor the frequency deviation abnormality of the input clock signal with respect to the reference clock signal, the B counter 2
Therefore, there is a problem that the time for counting up to the counter set value X is always required. Further, since the counter setting value X is fixed, there is a problem that the frequency deviation can be monitored only by the frequency deviation which is an integral multiple of 1 / counter setting value X.
【０００５】この発明は上記のような課題を解決するた
めになされたもので、基準クロック信号に対して入力ク
ロック信号が、設定したある周波数偏差よりずれている
ことを監視するのに、監視する周波数偏差において、常
に最短時間で周波数偏差異常を監視することができる周
波数偏差監視装置を得ることを目的とする。また、監視
する周波数偏差の値に様々なバリエーションを持たせる
ことができる周波数偏差監視装置を得ることを目的とす
る。The present invention has been made to solve the above problems, and monitors the input clock signal with respect to the reference clock signal for deviation from a set frequency deviation. An object of the present invention is to obtain a frequency deviation monitoring device that can always monitor a frequency deviation abnormality in the shortest time. Another object of the present invention is to obtain a frequency deviation monitoring device that can give various variations to the value of the frequency deviation to be monitored.
【０００６】[0006]
【課題を解決するための手段】この発明に係る周波数偏
差監視装置は、第２のカウンタのカウンタ設定値を可変
カウンタ値設定部により可変に設定自在にすると共に、
そのカウンタ設定値からの閾値を固定閾値設定部により
±１に設定するようにしたものである。A frequency deviation monitoring apparatus according to the present invention allows a counter set value of a second counter to be variably set by a variable counter value setting section, and
The threshold value from the counter set value is set to ± 1 by the fixed threshold value setting unit.
【０００７】この発明に係る周波数偏差監視装置は、第
１のカウンタのカウンタ設定値を可変カウンタ値設定部
により可変に設定自在にすると共に、そのカウンタ設定
値からの閾値を固定閾値設定部により±１に設定するよ
うにしたものである。In the frequency deviation monitoring apparatus according to the present invention, the counter set value of the first counter can be variably set by the variable counter value setting section, and the threshold value from the counter set value can be controlled by the fixed threshold setting section. It is set to 1.
【０００８】この発明に係る周波数偏差監視装置は、第
２のカウンタのカウンタ設定値を可変カウンタ値設定部
により可変に設定自在にすると共に、そのカウンタ設定
値からの閾値を可変閾値設定部により可変に設定自在に
するようにしたものである。In the frequency deviation monitoring apparatus according to the present invention, the counter set value of the second counter can be variably set by the variable counter value setting section, and the threshold value from the counter set value can be changed by the variable threshold setting section. It is designed to be freely configurable.
【０００９】この発明に係る周波数偏差監視装置は、第
１のカウンタのカウンタ設定値を可変カウンタ値設定部
により可変に設定自在にすると共に、そのカウンタ設定
値からの閾値を可変閾値設定部により可変に設定自在に
するようにしたものである。In the frequency deviation monitoring apparatus according to the present invention, the counter set value of the first counter can be variably set by the variable counter value setting section, and the threshold value from the counter set value can be changed by the variable threshold setting section. It is designed to be freely configurable.
【００１０】[0010]
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。
実施の形態１．図１はこの発明の実施の形態１による周
波数偏差監視装置を示す構成図であり、図において、１
は基準クロック信号をカウントするＡカウンタ（第１の
カウンタ）、２は入力クロック信号をカウントするＢカ
ウンタ（第２のカウンタ）、９はＢカウンタ２のカウン
タ設定値を可変に設定自在な可変カウンタ値設定部、４
はＢカウンタ２がカウンタ設定値までカウントしたとき
に基準クロック信号に同期したエッジ信号を生成するエ
ッジ生成部、５はＡカウンタ１のカウント値をエッジ生
成部４により生成されたエッジ信号に応じて保持するＡ
カウンタラッチ部（第１のラッチ部）、６はＢカウンタ
２のカウント値をエッジ生成部４により生成されたエッ
ジ信号に応じて保持するＢカウンタラッチ部（第２のラ
ッチ部）、１０は可変カウンタ値設定部９により設定さ
れたカウンタ設定値からのずれ（閾値）を±１に設定す
る固定閾値設定部、８はＡカウンタラッチ部５およびＢ
カウンタラッチ部６に保持されたカウント値を比較し、
差分が設定された閾値を超える場合に周波数偏差異常で
あると判定し、差分が閾値以下となる場合に周波数偏差
正常であると判定する比較部である。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below. Embodiment 1. 1 is a block diagram showing a frequency deviation monitoring apparatus according to Embodiment 1 of the present invention. In FIG.
Is an A counter (first counter) that counts the reference clock signal, 2 is a B counter (second counter) that counts the input clock signal, and 9 is a variable counter that can variably set the counter set value of the B counter 2. Value setting section, 4
Is an edge generator that generates an edge signal in synchronization with the reference clock signal when the B counter 2 counts up to the counter set value. Reference numeral 5 denotes the count value of the A counter 1 according to the edge signal generated by the edge generator 4. Hold A
A counter latch unit (first latch unit), 6 is a B counter latch unit (second latch unit) that holds the count value of the B counter 2 according to the edge signal generated by the edge generation unit 4, and 10 is variable. A fixed threshold value setting unit that sets the deviation (threshold value) from the counter setting value set by the counter value setting unit 9 to ± 1, 8 is the A counter latch unit 5 and B
The count values held in the counter latch unit 6 are compared,
It is a comparing unit that determines that the frequency deviation is abnormal when the difference exceeds the set threshold value, and determines that the frequency deviation is normal when the difference is less than or equal to the threshold value.
【００１１】次に動作について説明する。図２はこの発
明の実施の形態１による周波数偏差監視装置の動作を示
すタイミングチャートであり、入力クロック信号をカウ
ントするＢカウンタ２に、可変カウンタ値設定部９によ
り可変のカウンタ設定値Ｘ（Ｘ＝α，β，γ）を設定し
て、Ｂカウンタ２でカウンタ設定値Ｘ（Ｘ＝α，β，
γ）までカウントしたときに、エッジ生成部４で基準ク
ロック信号に同期したエッジ信号を生成し、そのエッジ
信号をトリガとして、Ａカウンタラッチ部５では、Ａカ
ウンタ１のカウント値を保持し、Ｂカウンタラッチ部６
では、Ｂカウンタ２のカウント値を保持する。比較部８
では、Ａカウンタラッチ部５およびＢカウンタラッチ部
６に保持されたカウント値の差分と、固定閾値設定部１
０で設定された閾値Ｎ（Ｎ＝±１）とを比較し、差分が
設定された閾値Ｎを超える場合に周波数偏差異常である
と判定し、差分が閾値Ｎ以下となる場合に周波数偏差正
常であると判定することで周波数偏差を監視する。Next, the operation will be described. FIG. 2 is a timing chart showing the operation of the frequency deviation monitoring apparatus according to the first embodiment of the present invention. In the B counter 2 that counts the input clock signal, the counter setting value X (X = Α, β, γ) and the counter setting value X (X = α, β,
When counting up to γ), the edge generation unit 4 generates an edge signal in synchronization with the reference clock signal, and the A counter latch unit 5 holds the count value of the A counter 1 by using the edge signal as a trigger, Counter latch section 6
Then, the count value of the B counter 2 is held. Comparison unit 8
Then, the difference between the count values held in the A counter latch unit 5 and the B counter latch unit 6 and the fixed threshold value setting unit 1
When the difference exceeds the set threshold N, it is determined that the frequency deviation is abnormal. When the difference is less than or equal to the threshold N, the frequency deviation is normal. The frequency deviation is monitored by determining that
【００１２】以上のように、この実施の形態１によれ
ば、可変カウンタ値設定部９でカウンタ設定値Ｘ（Ｘ＝
α，β，γ）を可変に設定し、固定閾値設定部１０で閾
値Ｎ（Ｎ＝±１）を固定にしているため、監視する周波
数偏差は以下の式により定まる。
周波数偏差 ＝ ｜閾値Ｎ（Ｎ＝±１）｜／ カウンタ
設定値Ｘ（Ｘ＝α，β，γ）
このため、基準クロック信号に対する入力クロック信号
の周波数偏差異常を可変に監視するのに、Ｂカウンタ２
でカウンタ設定値Ｘ（Ｘ＝α，β，γ）を可変にカウン
トすることができるので、監視する周波数偏差において
は、常に最短時間で周波数偏差異常を監視することがで
きる。As described above, according to the first embodiment, the variable counter value setting unit 9 sets the counter set value X (X = X
Since α, β, γ) are variably set and the fixed threshold value setting unit 10 fixes the threshold value N (N = ± 1), the frequency deviation to be monitored is determined by the following equation. Frequency deviation = | Threshold value N (N = ± 1) | / Counter setting value X (X = α, β, γ) Therefore, in order to variably monitor the frequency deviation abnormality of the input clock signal with respect to the reference clock signal, B Counter 2
Since the counter set value X (X = α, β, γ) can be variably counted with, the frequency deviation abnormality can always be monitored in the shortest time in the frequency deviation to be monitored.
【００１３】実施の形態２．図３はこの発明の実施の形
態２による周波数偏差監視装置を示す構成図であり、図
において、可変カウンタ値設定部９は、Ａカウンタ１の
カウンタ設定値を可変に設定自在なものであり、エッジ
生成部４は、Ａカウンタ１がカウンタ設定値までカウン
トしたときに基準クロック信号に同期したエッジ信号を
生成するものである。その他の構成については、図１と
同一であるので説明を省略する。Embodiment 2. 3 is a block diagram showing a frequency deviation monitoring apparatus according to Embodiment 2 of the present invention. In the figure, a variable counter value setting unit 9 is capable of variably setting a counter setting value of an A counter 1. The edge generator 4 generates an edge signal synchronized with the reference clock signal when the A counter 1 counts up to the counter set value. The other configuration is the same as that of FIG.
【００１４】次に動作について説明する。図３に示した
構成の動作を図２に示したタイミングチャートを用いて
説明する。基準クロック信号をカウントするＡカウンタ
１に、可変カウンタ値設定部９により可変のカウンタ設
定値Ｘ（Ｘ＝α，β，γ）を設定して、Ａカウンタ１で
カウンタ設定値Ｘ（Ｘ＝α，β，γ）までカウントした
ときに、エッジ生成部４で基準クロック信号に同期した
エッジ信号を生成し、そのエッジ信号をトリガとして、
Ａカウンタラッチ部５では、Ａカウンタ１のカウント値
を保持し、Ｂカウンタラッチ部６では、Ｂカウンタ２の
カウント値を保持する。比較部８では、Ａカウンタラッ
チ部５およびＢカウンタラッチ部６に保持されたカウン
ト値の差分と、固定閾値設定部１０で設定された閾値Ｎ
（Ｎ＝±１）とを比較し、差分が設定された閾値Ｎを超
える場合に周波数偏差異常であると判定し、差分が閾値
Ｎ以下となる場合に周波数偏差正常であると判定するこ
とで周波数偏差を監視する。以上のように、この実施の
形態２によれば、実施の形態１と同様に、監視する周波
数偏差においては、常に最短時間で周波数偏差異常を監
視することができる。Next, the operation will be described. The operation of the configuration shown in FIG. 3 will be described with reference to the timing chart shown in FIG. The variable counter value setting unit 9 sets a variable counter setting value X (X = α, β, γ) to the A counter 1 that counts the reference clock signal, and the A counter 1 sets the counter setting value X (X = α). , Β, γ), the edge generation unit 4 generates an edge signal synchronized with the reference clock signal, and the edge signal is used as a trigger.
The A counter latch unit 5 holds the count value of the A counter 1, and the B counter latch unit 6 holds the count value of the B counter 2. In the comparison unit 8, the difference between the count values held in the A counter latch unit 5 and the B counter latch unit 6 and the threshold N set in the fixed threshold setting unit 10.
By comparing (N = ± 1), it is determined that the frequency deviation is abnormal when the difference exceeds the set threshold value N, and it is determined that the frequency deviation is normal when the difference is equal to or less than the threshold value N. Monitor frequency deviation. As described above, according to the second embodiment, in the frequency deviation to be monitored, the frequency deviation abnormality can always be monitored in the shortest time, as in the first embodiment.
【００１５】実施の形態３．図４はこの発明の実施の形
態３による周波数偏差監視装置を示す構成図であり、図
において、７は可変カウンタ値設定部９により設定され
たカウンタ設定値からのずれ（閾値）を可変に設定する
可変閾値設定部である。その他の構成については、図１
と同一であるので説明を省略する。Embodiment 3. 4 is a block diagram showing a frequency deviation monitoring apparatus according to Embodiment 3 of the present invention. In FIG. 4, reference numeral 7 variably sets a deviation (threshold value) from a counter set value set by a variable counter value setting unit 9. It is a variable threshold value setting unit. For other configurations, see FIG.
The description is omitted because it is the same as.
【００１６】次に動作について説明する。図５はこの発
明の実施の形態３による周波数偏差監視装置の動作を示
すタイミングチャートであり、入力クロック信号をカウ
ントするＢカウンタ２に、可変カウンタ値設定部９によ
り可変のカウンタ設定値Ｘ（Ｘ＝α，β，γ）を設定し
て、Ｂカウンタ２でカウンタ設定値Ｘ（Ｘ＝α，β，
γ）までカウントしたときに、エッジ生成部４で基準ク
ロック信号に同期したエッジ信号を生成し、そのエッジ
信号をトリガとして、Ａカウンタラッチ部５では、Ａカ
ウンタ１のカウント値を保持し、Ｂカウンタラッチ部６
では、Ｂカウンタ２のカウント値を保持する。比較部８
では、Ａカウンタラッチ部５およびＢカウンタラッチ部
６に保持されたカウント値の差分と、可変閾値設定部７
で設定された可変閾値Ｎ（Ｎ＝ａ，ｂ，ｃ）とを比較
し、差分が設定された閾値Ｎを超える場合に周波数偏差
異常であると判定し、差分が閾値Ｎ以下となる場合に周
波数偏差正常であると判定することで周波数偏差を監視
する。以上のように、この実施の形態３によれば、監視
する周波数偏差の値に様々なバリエーションを持たせる
ことができる。Next, the operation will be described. FIG. 5 is a timing chart showing the operation of the frequency deviation monitoring apparatus according to the third embodiment of the present invention. In the B counter 2 that counts the input clock signal, a variable counter value X (X = Α, β, γ) and the counter setting value X (X = α, β,
When counting up to γ), the edge generation unit 4 generates an edge signal in synchronization with the reference clock signal, and the A counter latch unit 5 holds the count value of the A counter 1 by using the edge signal as a trigger, Counter latch section 6
Then, the count value of the B counter 2 is held. Comparison unit 8
Then, the difference between the count values held in the A counter latch unit 5 and the B counter latch unit 6 and the variable threshold setting unit 7
The variable threshold value N (N = a, b, c) set in step 2 is compared, and when the difference exceeds the set threshold value N, it is determined that the frequency deviation is abnormal, and when the difference is less than or equal to the threshold value N. The frequency deviation is monitored by determining that the frequency deviation is normal. As described above, according to the third embodiment, it is possible to give various variations to the value of the frequency deviation to be monitored.
【００１７】実施の形態４．図６はこの発明の実施の形
態４による周波数偏差監視装置を示す構成図であり、図
において、固定閾値設定部１０の代わりに可変閾値設定
部７を設けたものである。その他の構成については、図
３と同一であるので説明を省略する。Embodiment 4. 6 is a block diagram showing a frequency deviation monitoring apparatus according to Embodiment 4 of the present invention. In the figure, a variable threshold setting unit 7 is provided instead of the fixed threshold setting unit 10. The other configurations are the same as those in FIG.
【００１８】次に動作について説明する。図６に示した
構成の動作を図５に示したタイミングチャートを用いて
説明する。基準クロック信号をカウントするＡカウンタ
１に、可変カウンタ値設定部９により可変のカウンタ設
定値Ｘ（Ｘ＝α，β，γ）を設定して、Ａカウンタ１で
カウンタ設定値Ｘ（Ｘ＝α，β，γ）までカウントした
ときに、エッジ生成部４で基準クロック信号に同期した
エッジ信号を生成し、そのエッジ信号をトリガとして、
Ａカウンタラッチ部５では、Ａカウンタ１のカウント値
を保持し、Ｂカウンタラッチ部６では、Ｂカウンタ２の
カウント値を保持する。比較部８では、Ａカウンタラッ
チ部５およびＢカウンタラッチ部６に保持されたカウン
ト値の差分と、可変閾値設定部７で設定された可変閾値
Ｎ（Ｎ＝ａ，ｂ，ｃ）とを比較し、差分が設定された閾
値Ｎを超える場合に周波数偏差異常であると判定し、差
分が閾値Ｎ以下となる場合に周波数偏差正常であると判
定することで周波数偏差を監視する。以上のように、こ
の実施の形態４によれば、実施の形態３と同様に、監視
する周波数偏差の値に様々なバリエーションを持たせる
ことができる。Next, the operation will be described. The operation of the configuration shown in FIG. 6 will be described with reference to the timing chart shown in FIG. The variable counter value setting unit 9 sets a variable counter setting value X (X = α, β, γ) to the A counter 1 that counts the reference clock signal, and the A counter 1 sets the counter setting value X (X = α). , Β, γ), the edge generation unit 4 generates an edge signal synchronized with the reference clock signal, and the edge signal is used as a trigger.
The A counter latch unit 5 holds the count value of the A counter 1, and the B counter latch unit 6 holds the count value of the B counter 2. The comparison unit 8 compares the difference between the count values held in the A counter latch unit 5 and the B counter latch unit 6 with the variable threshold N (N = a, b, c) set by the variable threshold setting unit 7. The frequency deviation is monitored by determining that the frequency deviation is abnormal when the difference exceeds the set threshold value N, and determining that the frequency deviation is normal when the difference is less than or equal to the threshold value N. As described above, according to the fourth embodiment, as in the third embodiment, it is possible to give various variations to the value of the frequency deviation to be monitored.
【００１９】[0019]
【発明の効果】以上のように、この発明によれば、第２
のカウンタのカウンタ設定値を可変カウンタ値設定部に
より可変に設定自在にすると共に、そのカウンタ設定値
からの閾値を固定閾値設定部により±１に設定するよう
に構成したので、監視する周波数偏差において、常に最
短時間で周波数偏差異常を監視することができる効果が
ある。As described above, according to the present invention, the second
Since the counter set value of the counter is set to be variable by the variable counter value setting unit and the threshold value from the counter set value is set to ± 1 by the fixed threshold value setting unit, the frequency deviation to be monitored There is an effect that the frequency deviation abnormality can always be monitored in the shortest time.
【００２０】この発明によれば、第１のカウンタのカウ
ンタ設定値を可変カウンタ値設定部により可変に設定自
在にすると共に、そのカウンタ設定値からの閾値を固定
閾値設定部により±１に設定するように構成したので、
監視する周波数偏差において、常に最短時間で周波数偏
差異常を監視することができる効果がある。According to the present invention, the counter set value of the first counter is variably set by the variable counter value setting unit, and the threshold value from the counter set value is set to ± 1 by the fixed threshold value setting unit. Since it was configured as
With respect to the frequency deviation to be monitored, the frequency deviation abnormality can always be monitored in the shortest time.
【００２１】この発明によれば、第２のカウンタのカウ
ンタ設定値を可変カウンタ値設定部により可変に設定自
在にすると共に、そのカウンタ設定値からの閾値を可変
閾値設定部により可変に設定自在にするように構成した
ので、監視する周波数偏差の値に様々なバリエーション
を持たせることができる効果がある。According to the present invention, the counter set value of the second counter can be variably set by the variable counter value setting section, and the threshold value from the counter set value can be set variably by the variable threshold setting section. Since it is configured to do so, there is an effect that various values can be given to the value of the frequency deviation to be monitored.
【００２２】この発明によれば、第１のカウンタのカウ
ンタ設定値を可変カウンタ値設定部により可変に設定自
在にすると共に、そのカウンタ設定値からの閾値を可変
閾値設定部により可変に設定自在にするように構成した
ので、監視する周波数偏差の値に様々なバリエーション
を持たせることができる効果がある。According to the present invention, the counter set value of the first counter can be variably set by the variable counter value setting unit, and the threshold value from the counter set value can be variably set by the variable threshold setting unit. Since it is configured to do so, there is an effect that various values can be given to the value of the frequency deviation to be monitored.
【図１】 この発明の実施の形態１による周波数偏差監
視装置を示す構成図である。FIG. 1 is a configuration diagram showing a frequency deviation monitoring device according to a first embodiment of the present invention.
【図２】 この発明の実施の形態１による周波数偏差監
視装置の動作を示すタイミングチャートである。FIG. 2 is a timing chart showing the operation of the frequency deviation monitoring apparatus according to the first embodiment of the present invention.
【図３】 この発明の実施の形態２による周波数偏差監
視装置を示す構成図である。FIG. 3 is a configuration diagram showing a frequency deviation monitoring device according to a second embodiment of the present invention.
【図４】 この発明の実施の形態３による周波数偏差監
視装置を示す構成図である。FIG. 4 is a configuration diagram showing a frequency deviation monitoring device according to a third embodiment of the present invention.
【図５】 この発明の実施の形態３による周波数偏差監
視装置の動作を示すタイミングチャートである。FIG. 5 is a timing chart showing the operation of the frequency deviation monitoring apparatus according to the third embodiment of the present invention.
【図６】 この発明の実施の形態４による周波数偏差監
視装置を示す構成図である。FIG. 6 is a configuration diagram showing a frequency deviation monitoring device according to a fourth embodiment of the present invention.
【図７】 従来の周波数偏差監視装置を示す構成図であ
る。FIG. 7 is a configuration diagram showing a conventional frequency deviation monitoring device.
【図８】 従来の周波数偏差監視装置の動作を示すタイ
ミングチャートである。FIG. 8 is a timing chart showing the operation of a conventional frequency deviation monitoring device.
１ Ａカウンタ（第１のカウンタ）、２ Ｂカウンタ
（第２のカウンタ）、４エッジ生成部、５ Ａカウンタ
ラッチ部（第１のラッチ部）、６ Ｂカウンタラッチ部
（第２のラッチ部）、７ 可変閾値設定部、８ 比較
部、９ 可変カウンタ値設定部、１０ 固定閾値設定
部。1 A counter (first counter), 2 B counter (second counter), 4 edge generation unit, 5 A counter latch unit (first latch unit), 6 B counter latch unit (second latch unit) , 7 variable threshold setting unit, 8 comparing unit, 9 variable counter value setting unit, 10 fixed threshold setting unit.
Claims (4)
カウンタと、入力クロック信号をカウントする第２のカ
ウンタと、上記第２のカウンタのカウンタ設定値を可変
に設定自在な可変カウンタ値設定部と、上記第２のカウ
ンタがカウンタ設定値までカウントしたときに上記基準
クロック信号に同期したエッジ信号を生成するエッジ生
成部と、上記第１のカウンタのカウント値を上記エッジ
生成部により生成されたエッジ信号に応じて保持する第
１のラッチ部と、上記第２のカウンタのカウント値を上
記エッジ生成部により生成されたエッジ信号に応じて保
持する第２のラッチ部と、上記可変カウンタ値設定部に
より設定されたカウンタ設定値からの閾値を±１に設定
する固定閾値設定部と、上記第１および第２のラッチ部
に保持されたカウント値を比較し、差分が上記固定閾値
設定部により設定された閾値を超える場合に周波数偏差
異常であると判定し、差分が閾値以下となる場合に周波
数偏差正常であると判定する比較部とを備えた周波数偏
差監視装置。1. A first counter for counting a reference clock signal, a second counter for counting an input clock signal, and a variable counter value setting section capable of variably setting a counter set value of the second counter. An edge generation unit that generates an edge signal synchronized with the reference clock signal when the second counter counts up to a counter set value, and an edge that generates the count value of the first counter by the edge generation unit. A first latch unit that holds the count value of the second counter according to the signal, a second latch unit that holds the count value of the second counter according to the edge signal generated by the edge generation unit, and the variable counter value setting unit. A fixed threshold value setting section for setting the threshold value from the counter set value set by 1 to ± 1, and a counter held in the first and second latch sections. The values are compared, and when the difference exceeds the threshold value set by the fixed threshold value setting unit, it is determined that the frequency deviation is abnormal, and when the difference is less than or equal to the threshold value, the frequency deviation is normal. A frequency deviation monitoring device equipped.
カウンタと、入力クロック信号をカウントする第２のカ
ウンタと、上記第１のカウンタのカウンタ設定値を可変
に設定自在な可変カウンタ値設定部と、上記第１のカウ
ンタがカウンタ設定値までカウントしたときに上記基準
クロック信号に同期したエッジ信号を生成するエッジ生
成部と、上記第１のカウンタのカウント値を上記エッジ
生成部により生成されたエッジ信号に応じて保持する第
１のラッチ部と、上記第２のカウンタのカウント値を上
記エッジ生成部により生成されたエッジ信号に応じて保
持する第２のラッチ部と、上記可変カウンタ値設定部に
より設定されたカウンタ設定値からの閾値を±１に設定
する固定閾値設定部と、上記第１および第２のラッチ部
に保持されたカウント値を比較し、差分が上記固定閾値
設定部により設定された閾値を超える場合に周波数偏差
異常であると判定し、差分が閾値以下となる場合に周波
数偏差正常であると判定する比較部とを備えた周波数偏
差監視装置。2. A first counter that counts a reference clock signal, a second counter that counts an input clock signal, and a variable counter value setting unit that can variably set a counter set value of the first counter. An edge generator that generates an edge signal in synchronization with the reference clock signal when the first counter counts up to a counter set value, and an edge that the count value of the first counter generates by the edge generator. A first latch unit that holds the count value of the second counter according to the signal, a second latch unit that holds the count value of the second counter according to the edge signal generated by the edge generation unit, and the variable counter value setting unit. A fixed threshold value setting section for setting the threshold value from the counter set value set by 1 to ± 1, and a counter held in the first and second latch sections. The values are compared, and when the difference exceeds the threshold value set by the fixed threshold value setting unit, it is determined that the frequency deviation is abnormal, and when the difference is less than or equal to the threshold value, the frequency deviation is normal. A frequency deviation monitoring device equipped.
カウンタと、入力クロック信号をカウントする第２のカ
ウンタと、上記第２のカウンタのカウンタ設定値を可変
に設定自在な可変カウンタ値設定部と、上記第２のカウ
ンタがカウンタ設定値までカウントしたときに上記基準
クロック信号に同期したエッジ信号を生成するエッジ生
成部と、上記第１のカウンタのカウント値を上記エッジ
生成部により生成されたエッジ信号に応じて保持する第
１のラッチ部と、上記第２のカウンタのカウント値を上
記エッジ生成部により生成されたエッジ信号に応じて保
持する第２のラッチ部と、上記可変カウンタ値設定部に
より設定されたカウンタ設定値からの閾値を可変に設定
自在な可変閾値設定部と、上記第１および第２のラッチ
部に保持されたカウント値を比較し、差分が上記可変閾
値設定部により設定された閾値を超える場合に周波数偏
差異常であると判定し、差分が閾値以下となる場合に周
波数偏差正常であると判定する比較部とを備えた周波数
偏差監視装置。3. A first counter that counts a reference clock signal, a second counter that counts an input clock signal, and a variable counter value setting unit that can variably set the counter set value of the second counter. An edge generation unit that generates an edge signal synchronized with the reference clock signal when the second counter counts up to a counter set value, and an edge that generates the count value of the first counter by the edge generation unit. A first latch unit that holds the count value of the second counter according to the signal, a second latch unit that holds the count value of the second counter according to the edge signal generated by the edge generation unit, and the variable counter value setting unit. A variable threshold value setting section capable of variably setting a threshold value from a counter set value set by the above, and a cow held by the first and second latch sections. Comparing the input values, it is determined that the frequency deviation is abnormal when the difference exceeds the threshold value set by the variable threshold value setting section, and when the difference is less than or equal to the threshold value, the frequency deviation is normal. Frequency deviation monitoring device.
カウンタと、入力クロック信号をカウントする第２のカ
ウンタと、上記第１のカウンタのカウンタ設定値を可変
に設定自在な可変カウンタ値設定部と、上記第１のカウ
ンタがカウンタ設定値までカウントしたときに上記基準
クロック信号に同期したエッジ信号を生成するエッジ生
成部と、上記第１のカウンタのカウント値を上記エッジ
生成部により生成されたエッジ信号に応じて保持する第
１のラッチ部と、上記第２のカウンタのカウント値を上
記エッジ生成部により生成されたエッジ信号に応じて保
持する第２のラッチ部と、上記可変カウンタ値設定部に
より設定されたカウンタ設定値からの閾値を可変に設定
自在な可変閾値設定部と、上記第１および第２のラッチ
部に保持されたカウント値を比較し、差分が上記可変閾
値設定部により設定された閾値を超える場合に周波数偏
差異常であると判定し、差分が閾値以下となる場合に周
波数偏差正常であると判定する比較部とを備えた周波数
偏差監視装置。4. A first counter that counts a reference clock signal, a second counter that counts an input clock signal, and a variable counter value setting unit that can variably set a counter set value of the first counter. An edge generator that generates an edge signal in synchronization with the reference clock signal when the first counter counts up to a counter set value, and an edge that the count value of the first counter generates by the edge generator. A first latch unit that holds the count value of the second counter according to the signal, a second latch unit that holds the count value of the second counter according to the edge signal generated by the edge generation unit, and the variable counter value setting unit. A variable threshold value setting section capable of variably setting a threshold value from a counter set value set by the above, and a cow held by the first and second latch sections. Comparing the input values, it is determined that the frequency deviation is abnormal when the difference exceeds the threshold value set by the variable threshold value setting section, and when the difference is less than or equal to the threshold value, the frequency deviation is normal. Frequency deviation monitoring device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001190176A JP2003008558A (en) | 2001-06-22 | 2001-06-22 | Frequency deviation monitoring device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001190176A JP2003008558A (en) | 2001-06-22 | 2001-06-22 | Frequency deviation monitoring device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003008558A true JP2003008558A (en) | 2003-01-10 |
| JP2003008558A5 JP2003008558A5 (en) | 2005-05-19 |
Family
ID=19028988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001190176A Pending JP2003008558A (en) | 2001-06-22 | 2001-06-22 | Frequency deviation monitoring device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003008558A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010020705A (en) * | 2008-07-14 | 2010-01-28 | Sinfonia Technology Co Ltd | Control device |
| JP2012044282A (en) * | 2010-08-13 | 2012-03-01 | Nippon Telegr & Teleph Corp <Ntt> | Deviation detection device and method |
| KR200475891Y1 (en) | 2013-08-30 | 2015-01-13 | 김봄 | Antislip device for a wheelchair |
| CN104323195A (en) * | 2014-11-27 | 2015-02-04 | 云南宏斌绿色食品有限公司 | Method for preparing instant noodle kelp seasoning packet |
-
2001
- 2001-06-22 JP JP2001190176A patent/JP2003008558A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010020705A (en) * | 2008-07-14 | 2010-01-28 | Sinfonia Technology Co Ltd | Control device |
| JP2012044282A (en) * | 2010-08-13 | 2012-03-01 | Nippon Telegr & Teleph Corp <Ntt> | Deviation detection device and method |
| KR200475891Y1 (en) | 2013-08-30 | 2015-01-13 | 김봄 | Antislip device for a wheelchair |
| CN104323195A (en) * | 2014-11-27 | 2015-02-04 | 云南宏斌绿色食品有限公司 | Method for preparing instant noodle kelp seasoning packet |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5460930B1 (en) | Circuit abnormality detection device | |
| JP2003008558A (en) | Frequency deviation monitoring device | |
| JP5338577B2 (en) | Synchronous transmission apparatus and jitter suppression method | |
| JP5185167B2 (en) | Jitter detection circuit and jitter detection method | |
| JP2005198434A (en) | Remote control device | |
| JP2002296309A (en) | Frequency anomaly detecting circuit and anomaly detecting value setting circuit used therefor | |
| JP2003008558A5 (en) | ||
| JPH06204993A (en) | Clock interruption detection circuit | |
| JPH04260238A (en) | Frequency deviation detector for clock | |
| US9100325B2 (en) | Controlling a network connection status indicator | |
| JP2009302912A (en) | Clock generation circuit | |
| KR200334102Y1 (en) | Clock monitoring circuit using shift register | |
| JPH05181709A (en) | Watchdog timer for intermittent operation | |
| JP3842880B2 (en) | Clock frequency anomaly detection circuit and method | |
| JPH11355110A (en) | Clock abnormality detection circuit | |
| JPH0316442A (en) | Clock fault detection system | |
| JP3820893B2 (en) | Transmission equipment | |
| JPH04177930A (en) | Alarm discrimination system | |
| JPH03250226A (en) | Watchdog timer | |
| JPH04233349A (en) | External master clock abnormality detecting circuit of clock device | |
| JPH09244761A (en) | Clock abnormality detecting circuit | |
| JPH07131446A (en) | Clock interruption detecting circuit | |
| JP2001125663A (en) | Cycle monitoring circuit | |
| JP2003032212A (en) | Optical transmission communication device and method | |
| JPH0786893A (en) | Detecting circuit for clock signal abnormality |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040712 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040712 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060124 |