JP2003007912A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2003007912A
JP2003007912A JP2001193742A JP2001193742A JP2003007912A JP 2003007912 A JP2003007912 A JP 2003007912A JP 2001193742 A JP2001193742 A JP 2001193742A JP 2001193742 A JP2001193742 A JP 2001193742A JP 2003007912 A JP2003007912 A JP 2003007912A
Authority
JP
Japan
Prior art keywords
connection pad
plating layer
wiring board
thickness
coating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001193742A
Other languages
English (en)
Other versions
JP4557461B2 (ja
Inventor
Takuya Ouchi
卓也 大内
Koichi Hirayama
浩一 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001193742A priority Critical patent/JP4557461B2/ja
Publication of JP2003007912A publication Critical patent/JP2003007912A/ja
Application granted granted Critical
Publication of JP4557461B2 publication Critical patent/JP4557461B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 【課題】 配線基板の小型化・高機能化に伴い、接続パ
ッドの面積が非常に小さくなるため、接続パッドの接合
強度が低くなり、また接合強度を向上させるために被覆
材で被覆するとソケット方式による実装が困難となる。 【解決手段】 配線導体2を有する絶縁基体1の表面に
配線導体2と電気的に接続された接続パッド3を設けて
成り、接続パッド3の上面外周部を絶縁基体1に一体的
に取着されている被覆材4で被覆した配線基板6であっ
て、接続パッド3の露出表面にめっき層5を被着させる
とともにめっき層5の厚みをt、接続パッド3の上面外
周部に位置する被覆材4の厚みをTとしたとき、t≧T
とする。接続パッド3に被着されているめっき層5の表
面部分が被覆材4から頭を出して露出し、接続パッド3
と外部電気回路基板の接続端子とをめっき層5を介して
容易かつ確実に電気的に接続させることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子やコンデ
ンサ・抵抗等の電子部品が搭載され、外部電気回路基板
に対してソケット方式で実装される配線基板に関するも
のである。
【0002】
【従来の技術】従来、半導体素子・容量素子等の電子部
品が搭載される配線基板は、一般に、酸化アルミニウム
質焼結体・ムライト質焼結体・ガラスセラミックス焼結
体等の電気絶縁材料から成り、上面に電子部品が搭載さ
れる絶縁基体と、絶縁基体の下面に形成した接続パッド
と、絶縁基体の上面から下面の接続パッドにかけて形成
した、タングステン・モリブデン・銅・銀等の金属材料
から成る配線導体とにより形成されている。
【0003】この配線基板は、絶縁基体の上面に電子部
品を搭載し、その電極を配線導体と半田やボンディング
ワイヤ等を介して接続することにより電子装置として完
成する。
【0004】このとき、絶縁基体の下面の接続パッドを
外部電気回路基板の端子に接続することにより、電子部
品が配線導体を介して外部電気回路基板と電気的に接続
される。
【0005】ここで、接続パッドと外部電気回路基板の
端子との接続手段としては、ソケット方式が多用される
ようになっている。
【0006】このソケット方式の接続手段とは、外部電
気回路基板の端子に予め凹部を設けておき、この凹部に
配線基板の接続パッドの下面を圧入するものであり、電
子部品と外部電気回路基板との接続経路を最短化すると
ともに良好な電気特性を有することから多用化されつつ
ある。
【0007】しかしながら、近年、配線基板の小型化・
高機能化に伴い、接続パッドの面積が非常に小さくなっ
ているため、接続パッドの絶縁基体に対する接合面積が
非常に小さなものとなる傾向があるため、ソケット方式
においても接続パッドの絶縁基体に対する接合強度を十
分に確保することが困難になりつつある。
【0008】特に、配線導体を伝播する信号の高周波数
化に応じて、絶縁基体を比誘電率の低いガラスセラミッ
クス焼結体(20℃/1MHzにおける比誘電率は、酸化
アルミニウム質焼結体が約10、ガラスセラミックス焼結
体が約7である)で形成した場合、配線導体および接続
パッドの材料としては焼成温度の低い銅が用いられ、こ
の銅(熱膨張係数が約17×10-6/℃)とガラスセラミッ
クス焼結体(熱膨張係数が約2.5〜5×10-6/℃)との
熱膨張係数の差が大きく、両者間に大きな熱応力が生じ
やすいため、接続パッドの絶縁基体に対する接合強度を
確保することがより一層困難となってしまうという問題
を生じることとなった。
【0009】このような問題を解決するため、図3に断
面図で示すような配線基板が提案されている。
【0010】図3において、11は絶縁基体、12は配線導
体、13は接続パッド、14は被覆材、15はめっき層であ
る。これら絶縁基体11・配線導体12・接続パッド13・被
覆材14・めっき層15により配線基板16が構成される。
【0011】この配線基板16では、接続パッド12の上面
外周部と絶縁基体11とを一体的に被覆材14で被覆し、こ
の被覆材14で接続パッド13の外周部を絶縁基体11に強固
に接着することにより、接続パッド13が絶縁基体11から
容易に剥がれることを防止している。
【0012】
【発明が解決しようとする課題】しかしながら、接続パ
ッド13の上面外周部を被覆材14で被覆すると、接続パッ
ド13の高さとして、接続パッド13上に被着されためっき
層15の高さが被覆材14の高さよりも低くなるため、接続
パッド13を外部回路基板(図示せず)の端子の凹部に圧
入するソケット方式で配線基板16を実装する場合、この
被覆材14が接続パッド13と外部回路基板の端子との接触
の妨げとなるため、接続パッド13と端子とを確実に電気
的に接続することが困難となり、電子部品17を外部電気
回路基板の端子に対して確実に電気的に接続することが
できなくなるという問題が誘発されてしまう。なお、18
は電子部品17の電極と配線基板16の配線導体12とを接続
するための例えば半田である。
【0013】本発明は上記従来技術の問題に鑑み案出さ
れたものであり、その目的は、配線基板の小型化・高機
能化に伴い、接続パッドの面積が非常に小さくなり、こ
のような非常に面積の小さい接続パッドを絶縁基体に強
固に接合するため被覆材が接続パッドの上面外周部を絶
縁基体に一体的に被覆していたとしても、ソケット方式
によって接続パッドを外部電気回路基板の端子に確実か
つ容易に接触させることができる小型・高信頼性の配線
基板を提供することにある。
【0014】
【課題を解決するための手段】本発明の配線基板は、配
線導体を有する絶縁基体の表面に前記配線導体と電気的
に接続された接続パッドを設けて成り、この接続パッド
の上面外周部を前記絶縁基体に一体的に取着されている
被覆材で被覆した配線基板であって、前記接続パッド
は、露出表面にめっき層を被着させるとともに該めっき
層の厚みをt、前記接続パッドの上面外周部に位置する
前記被覆材の厚みをTとしたとき、t≧Tであることを
特徴とするものである。
【0015】また本発明の配線基板は、上記構成におい
て、前記めっき層は、ニッケルまたはニッケルを主成分
とするめっき層と金めっき層とから成り、前記ニッケル
めっき層の厚さが前記接続パッドの上面外周部に位置す
る前記被覆材の厚みの90%以上であることを特徴とする
ものである。
【0016】本発明の配線基板によれば、接続パッドの
露出表面にめっき層を被着させるとともにこのめっき層
の厚みをt、接続パッドの上面外周部に位置する被覆材
の厚みをTとしたとき、t≧Tとしたことから、接続パ
ッドに被着されているめっき層の表面部分が被覆材から
頭を出して露出することとなる。さらに、このめっき層
が接続パッドを介して配線導体と電気的に導通している
ため、配線基板が外部電気回路基板にソケット方式で実
装される場合において、接続パッドの表面に被着させた
めっき層を外部電気回路基板の接続端子に確実に接触さ
せることができ、これにより、接続パッドと接続端子と
をめっき層を介して容易かつ確実に電気的に接続させる
ことができる。
【0017】
【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。
【0018】図1は本発明の配線基板の実施の形態の一
例を示す断面図であり、1は絶縁基体、2は配線導体、
3は接続パッド、4は被覆材、5はめっき層である。こ
れら絶縁基体1・配線導体2・接続パッド3・被覆材4
・めっき層5により配線基板6が構成される。
【0019】絶縁基体1は、電子部品7を搭載する機能
を有し、上面に電子部品7の搭載部を有している。
【0020】絶縁基体1は、ガラスセラミックス焼結体
・酸化アルミニウム質焼結体・ムライト質焼結体・窒化
アルミニウム質焼結体等の電気絶縁材料から成る。例え
ばガラスセラミックス焼結体から成る場合であれば、ホ
ウ珪酸ガラス等のガラス粉末と酸化アルミニウム等のセ
ラミック粉末とから成る原料粉末に適当な有機バインダ
・溶剤等を添加混合して泥黎物を作るとともに、この泥
黎物をドクターブレード法やカレンダーロール法を採用
することによってガラスセラミックグリーンシートと成
し、しかる後、このガラスセラミックグリーンシートに
適当な打ち抜き加工を施すとともに、これを必要に応じ
て複数枚積層し、約1000℃の温度で焼成することによっ
て作製される。
【0021】絶縁基体1には、電子部品7が搭載される
上面から下面にかけて、配線導体2が形成されている。
【0022】配線導体2は、電子部品7の電極を外部に
導出する機能を有し、電子部品7の搭載部に露出する部
分に電子部品7の電極が半田8やボンディングワイヤを
介して電気的に接続される。
【0023】配線導体2は、タングステン・モリブデン
・マンガン・銅・銀等の金属材料から成る。例えば絶縁
基体1がガラスセラミックス焼結体から成る場合であれ
ば、銅・銀等の金属粉末に適当な有機バインダや溶剤等
を添加混合して得た金属ペーストを、ガラスセラミック
グリーンシートの表面およびガラスセラミックグリーン
シートに予め設けておいたスルーホール内に印刷塗布・
充填しておくことにより形成される。
【0024】絶縁基体1の下面には外部接続用の接続パ
ッド3が配線導体2と電気的に接続されるようにして形
成されている。
【0025】この接続パッド3は、タングステン・モリ
ブデン・マンガン・銅・銀等の金属材料から成り、通常
は配線導体2と同様の材料が用いられる。例えば銅・銀
等の金属粉末に適当な有機バインダや溶剤等を添加混合
して得た金属ペーストを、絶縁基板となるガラスセラミ
ックグリーンシートに、予め従来周知のスクリーン印刷
法により、所定のパターンに印刷塗布しておくことによ
り形成される。
【0026】また、接続パッド3の上面外周部から絶縁
基体1にかけて一体的に被覆材4が被着されている。
【0027】この被覆材4は、接続パッド3の絶縁基体
1に対する接合強度を強くし、接続パッド3が絶縁基体
1から剥がれることを防止する機能を有している。
【0028】被覆材4は、例えば、絶縁基体1と同様の
セラミックス等から成るセラミック材料、例えば絶縁基
体1がガラスセラミックス焼結体から成る場合であれ
ば、同種(同系)のガラスセラミック材料で形成されて
おり、絶縁基体1を形成する際のセラミック泥黎物を接
続パッド3の上面外周部から側面を介し絶縁基体1の上
面にかけて従来周知のスクリーン印刷法により印刷塗布
し、しかる後、これを所定の温度で焼成することによっ
て形成される。
【0029】本発明においては、図2に要部拡大図で示
すように、接続パッド3の露出表面にめっき層5を被着
させるとともに、このめっき層5の厚みをt、接続パッ
ド3の上面外周部に位置する被覆材4の厚みをTとした
とき、t≧Tとすることが重要である。
【0030】これは、接続パッド3と電気的に接続する
めっき層5の表面が被覆材4から同一平面上にもしくは
突出して露出するようにすることにより、接続パッド3
をソケット方式の外部電気回路(図示せず)の接続端子
に実装するとき、接続パッド3を接続端子にめっき層5
を介して確実かつ容易に接触させることができるものと
するためである。
【0031】この場合、t<Tとなると、接続パッド3
に被着させためっき層5の表面が被覆材4より低くなる
ため、めっき層5を接続端子に確実かつ容易に接続させ
て接続パッド3を外部電気回路端子に接続することが困
難になり、接触不良等のため電子部品7を外部電気回路
基板に正常に電気的に接続することが困難になってしま
う。
【0032】なお、t≧T+20(μm)となると、めっ
き層5の内部応力が増大し、この内部応力によりめっき
層5が接続パッド3表面から剥がれ易くなる傾向があ
る。従って、t<T+20(μm)とすることが好まし
い。
【0033】また、めっき層5は、良導電性で耐食性に
優れ、かつロウ材等との濡れ性が良好であるため、ニッ
ケルめっき層および金めっき層を順次被着することで形
成しておくことが好ましい。
【0034】めっき層5は、順次被着させたニッケルめ
っき層および金めっき層で形成する場合、ニッケルめっ
き層の厚さが、接続パッド3の上面外周部に位置する被
覆材4の厚みの90%以上であるようにして形成すること
が好ましい。
【0035】これは、ニッケルめっき層の接続パッド3
表面に対する被着強度が良好であるとともに、めっき層
自体の機械的強度が良好であることから、ニッケルめっ
き層の厚さをかなり厚くしても接続パッド3に対して強
固に被着させておくことができるためであり、これによ
りめっき層5の合計の高さを容易に確保することができ
る。
【0036】なお、ニッケルめっき層の厚さが接続パッ
ド3の上面外周部に位置する被覆材4の厚みを超えるよ
うになると、ニッケルめっき層が変形し難いため、接続
パッド3を外部電気回路基板の接続端子に圧入したとき
に接続パッド3を接続端子に圧接することが困難となっ
て、ソケット方式による接続が若干難しくなる傾向があ
る。従って、ニッケルめっき層の厚さは、接続パッド3
の上面外周部に位置する被覆材4の厚みに対して、90%
以上かつ100%以下としておくことがより一層好まし
い。
【0037】このときのニッケルめっき層の皮膜の硬さ
は、ビッカース硬度(Hv)で600以上であることが好
ましい。
【0038】これは、ニッケルめっき皮膜のビッカース
硬度(Hv)が600以上であることにより、接続パッド
3と外部回路基板の接続端子とが確実に、かつ強固に接
続し、良好な電気特性を得ることができるためである。
【0039】また、接続パッド3の露出表面のめっき層
5は、外部回路基板の接続端子と確実に接続するため
に、その表面が平坦であることがなお一層好ましい。
【0040】なお、めっき層5は、例えば、ニッケルめ
っき層と金めっき層とから成る場合であれば、従来周知
のボロン系の無電解ニッケルめっき浴およびリン系の無
電解ニッケルめっき浴と、シアン系の無電解金めっき浴
とを用い、接続パッド3を順次ニッケルめっき浴および
金めっき浴に所定の時間浸漬することにより、無電解め
っきによるめっき層5を接続パッド3に所定の厚みに容
易に形成することができる。
【0041】かくして上述の本発明の配線基板6によれ
ば、絶縁基体1の上面に電子部品7を搭載するとともに
その電極を配線導体2と半田8等を介して接続し、必要
に応じて電子部品7を封止用樹脂または蓋体等で封止す
ることにより製品としての電子装置となり、接続パッド
3をソケット方式で外部電気回路の接続端子に接続する
ことにより、封止した電子部品7が外部電気回路基板と
電気的に接続される。
【0042】なお、本発明は上述の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば種々の変更は可能である。例えば、めっき層5
に熱処理を加えて接続パッド3に対する密着強度を高め
ようとしても良い。
【0043】
【発明の効果】本発明の配線基板によれば、接続パッド
の露出表面にめっき層を被着させるとともにこのめっき
層の厚みをt、接続パッドの上面外周部に位置する被覆
材の厚みをTとしたとき、t≧Tとしたことから、接続
パッドに被着されているめっき層の表面部分が被覆材か
ら頭を出して露出することとなる。さらに、このめっき
層が接続パッドを介して配線導体と電気的に導通してい
るため、配線基板が外部電気回路基板にソケット方式で
実装される場合において、接続パッドの表面に被着させ
ためっき層を外部電気回路基板の接続端子に確実に接触
させることができ、これにより、接続パッドと接続端子
とをめっき層を介して容易かつ確実に電気的に接続させ
ることができる。
【0044】以上により、本発明によれば、配線基板の
小型化・高機能化に伴い、接続パッドの面積が非常に小
さくなり、このような非常に面積の小さい接続パッドを
絶縁基体に強固に接合するため被覆材が接続パッドの上
面外周部を絶縁基体に一体的に被覆していたとしても、
ソケット方式によって接続パッドを外部電気回路基板の
端子に確実かつ容易に接触させることができる小型・高
信頼性の配線基板を提供することができる。
【図面の簡単な説明】
【図1】本発明の配線基板の実施の形態の一例を示す断
面図である。
【図2】本発明の配線基板の実施の形態の一例の要部拡
大断面図である。
【図3】従来の配線基板の例を示す断面図である。
【符号の説明】
1,11・・・絶縁基体 2,12・・・配線導体 3,13・・・接続パッド 4,14・・・被覆材 5,15・・・めっき層 6,16・・・配線基板 7,17・・・半田 8,18・・・電子部品

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 配線導体を有する絶縁基体の表面に前記
    配線導体と電気的に接続された接続パッドを設けて成
    り、該接続パッドの上面外周部を前記絶縁基体に一体的
    に取着されている被覆材で被覆した配線基板であって、
    前記接続パッドは、露出表面にめっき層を被着させると
    ともに該めっき層の厚みをt、前記接続パッドの上面外
    周部に位置する前記被覆材の厚みをTとしたとき、t≧
    Tであることを特徴とする配線基板。
  2. 【請求項2】 前記めっき層は、ニッケルまたはニッケ
    ルを主成分とするめっき層と金めっき層とから成り、前
    記ニッケルめっき層の厚さが前記接続パッドの上面外周
    部に位置する前記被覆材の厚みの90%以上であること
    を特徴とする請求項1記載の配線基板。
JP2001193742A 2001-06-26 2001-06-26 配線基板 Expired - Fee Related JP4557461B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001193742A JP4557461B2 (ja) 2001-06-26 2001-06-26 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001193742A JP4557461B2 (ja) 2001-06-26 2001-06-26 配線基板

Publications (2)

Publication Number Publication Date
JP2003007912A true JP2003007912A (ja) 2003-01-10
JP4557461B2 JP4557461B2 (ja) 2010-10-06

Family

ID=19031966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001193742A Expired - Fee Related JP4557461B2 (ja) 2001-06-26 2001-06-26 配線基板

Country Status (1)

Country Link
JP (1) JP4557461B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306743A (ja) * 1995-04-27 1996-11-22 Nec Corp 半導体パッケージ及び半導体装置
JPH1154660A (ja) * 1997-07-31 1999-02-26 Kyocera Corp 配線基板
JP2000208910A (ja) * 1999-01-08 2000-07-28 Hitachi Aic Inc バンプ付きプリント配線基板
JP2000277649A (ja) * 1999-03-26 2000-10-06 Matsushita Electric Works Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306743A (ja) * 1995-04-27 1996-11-22 Nec Corp 半導体パッケージ及び半導体装置
JPH1154660A (ja) * 1997-07-31 1999-02-26 Kyocera Corp 配線基板
JP2000208910A (ja) * 1999-01-08 2000-07-28 Hitachi Aic Inc バンプ付きプリント配線基板
JP2000277649A (ja) * 1999-03-26 2000-10-06 Matsushita Electric Works Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4557461B2 (ja) 2010-10-06

Similar Documents

Publication Publication Date Title
JP2000340687A (ja) 半導体素子収納用パッケージ
JP3495773B2 (ja) 回路基板
JP3526508B2 (ja) 半導体素子収納用パッケージ
JPH08335650A (ja) 半導体素子収納用パッケージ
JP4557461B2 (ja) 配線基板
JP3420469B2 (ja) 配線基板
JP3950950B2 (ja) セラミック配線基板の製造方法
JP2003046024A (ja) 配線基板
JP2003068932A (ja) 配線基板
JP3645744B2 (ja) セラミック配線基板
JP3801935B2 (ja) 電子部品搭載用基板
JP3281778B2 (ja) 半導体装置
JPH0888449A (ja) セラミック配線基板
JP3583018B2 (ja) セラミック配線基板
JPH0794839A (ja) 回路基板
JP2002299514A (ja) 電子部品搭載用基板
JP2003037211A (ja) 配線基板
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP3631664B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2828578B2 (ja) 半導体装置
JP3457748B2 (ja) 配線基板
JP3420362B2 (ja) 半導体装置の実装構造
JP2001339014A (ja) 配線基板
JPH04349690A (ja) 回路基板
JP2002353375A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100720

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees