JP2003007704A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003007704A JP2003007704A JP2001192731A JP2001192731A JP2003007704A JP 2003007704 A JP2003007704 A JP 2003007704A JP 2001192731 A JP2001192731 A JP 2001192731A JP 2001192731 A JP2001192731 A JP 2001192731A JP 2003007704 A JP2003007704 A JP 2003007704A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- oxide film
- semiconductor device
- wiring member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】埋め込み銅配線材料上部にのみ選択的にバリア
膜を設けることで総合的な絶縁膜誘電率を低下させ、信
号伝達の高速化が図れる配線構造を有する半導体装置及
びその製造方法を提供する。 【解決手段】層間絶縁膜１１の配線溝１３内表面にバリ
アメタル１４が形成され、Ｃｕが主成分のＣｕ配線部材
１５が埋め込まれている。Ｃｕ配線部材１５の上部には
Ｃｕの酸化膜（ＣｕＯ膜）１６が設けられており、層間
絶縁膜１１（１１３）へのＣｕの拡散を阻止する。Ｃｕ
の酸化膜（ＣｕＯ膜）１６は、Ｏ2プラズマに曝すこと
により成膜されるプラズマ酸化膜でもよい。または、例
えばＨ2Ｏ2液に漬浸することにより成膜される薬液に応
じた酸化膜であってもよい。または、電解液中に漬浸し
電界を印加して成膜される陽極酸化膜であってもよい。
膜を設けることで総合的な絶縁膜誘電率を低下させ、信
号伝達の高速化が図れる配線構造を有する半導体装置及
びその製造方法を提供する。 【解決手段】層間絶縁膜１１の配線溝１３内表面にバリ
アメタル１４が形成され、Ｃｕが主成分のＣｕ配線部材
１５が埋め込まれている。Ｃｕ配線部材１５の上部には
Ｃｕの酸化膜（ＣｕＯ膜）１６が設けられており、層間
絶縁膜１１（１１３）へのＣｕの拡散を阻止する。Ｃｕ
の酸化膜（ＣｕＯ膜）１６は、Ｏ2プラズマに曝すこと
により成膜されるプラズマ酸化膜でもよい。または、例
えばＨ2Ｏ2液に漬浸することにより成膜される薬液に応
じた酸化膜であってもよい。または、電解液中に漬浸し
電界を印加して成膜される陽極酸化膜であってもよい。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、特にダマシン系の構造における高集積化、微細化に
対応可能な低抵抗の半導体集積回路の配線構造及び配線
形成方法に関する。
り、特にダマシン系の構造における高集積化、微細化に
対応可能な低抵抗の半導体集積回路の配線構造及び配線
形成方法に関する。
【０００２】
【従来の技術】半導体装置において、ＩＣの近年の小型
化、高集積化、高速動作に伴ない、アルミニウム配線材
料の代って低抵抗の銅配線材料が実用化されるようにな
ってきた。銅配線材料による加工の困難性は、配線材料
埋め込み及び化学的機械的研磨（ＣＭＰ）技術を含むダ
マシン法などの技術によって解消されている。
化、高集積化、高速動作に伴ない、アルミニウム配線材
料の代って低抵抗の銅配線材料が実用化されるようにな
ってきた。銅配線材料による加工の困難性は、配線材料
埋め込み及び化学的機械的研磨（ＣＭＰ）技術を含むダ
マシン法などの技術によって解消されている。
【０００３】例えば、リソグラフィ技術を用いて層間絶
縁膜を選択的に開口し、コンタクト領域を露出させる。
コンタクト領域と共に配線領域となる溝を形成してもよ
い。その後、コンタクト領域にＴｉ／ＴｉＮ積層、Ｔａ
Ｎ、ＷＮなどのバリアメタル材料をスパッタ法により被
覆する。
縁膜を選択的に開口し、コンタクト領域を露出させる。
コンタクト領域と共に配線領域となる溝を形成してもよ
い。その後、コンタクト領域にＴｉ／ＴｉＮ積層、Ｔａ
Ｎ、ＷＮなどのバリアメタル材料をスパッタ法により被
覆する。
【０００４】次に、銅配線材料を埋め込む。これには、
Ｃｕのシード層のスパッタ及び電解メッキ法によるＣｕ
の堆積が一般的である。これにより、コンタクト領域及
び配線領域となる溝（配線溝）を含む領域上に銅配線材
料が堆積される。その後、化学的機械的研磨（ＣＭＰ）
技術により、必要な配線部分のみに銅配線材料を埋め込
んだ形に加工する。
Ｃｕのシード層のスパッタ及び電解メッキ法によるＣｕ
の堆積が一般的である。これにより、コンタクト領域及
び配線領域となる溝（配線溝）を含む領域上に銅配線材
料が堆積される。その後、化学的機械的研磨（ＣＭＰ）
技術により、必要な配線部分のみに銅配線材料を埋め込
んだ形に加工する。
【０００５】
【発明が解決しようとする課題】図６は、上記構成に関
し、配線溝に埋め込まれる銅配線材料の配線形態を示す
断面図である。銅配線材料（Ｃｕ配線部材６５）の下地
に適当な厚みを有するバリアメタル６４を被覆し、層間
絶縁膜６１（６１２）やコンタクト領域（図示せず）へ
のＣｕの拡散を防止している。
し、配線溝に埋め込まれる銅配線材料の配線形態を示す
断面図である。銅配線材料（Ｃｕ配線部材６５）の下地
に適当な厚みを有するバリアメタル６４を被覆し、層間
絶縁膜６１（６１２）やコンタクト領域（図示せず）へ
のＣｕの拡散を防止している。
【０００６】また、配線溝６３の形成には、層間絶縁膜
（ＳｉＯ2膜）６１に対してエッチング選択比のとれる
シリコン窒化膜（Ｓｉ3Ｎ4膜）がエッチングのストッパ
膜６２１として配され、配線溝６３の底部を形作る役割
を果たす。
（ＳｉＯ2膜）６１に対してエッチング選択比のとれる
シリコン窒化膜（Ｓｉ3Ｎ4膜）がエッチングのストッパ
膜６２１として配され、配線溝６３の底部を形作る役割
を果たす。
【０００７】さらに、上層とのコンタクト領域となるビ
ア・ホールの形成以前に際し、バリア膜６２２としてシ
リコン窒化膜（Ｓｉ3Ｎ4膜）がＣｕ配線部材６５上に設
けられている。これにより、ＣｕがＳｉＯ2膜６１等の
層間絶縁膜へ拡散するのを阻止している。
ア・ホールの形成以前に際し、バリア膜６２２としてシ
リコン窒化膜（Ｓｉ3Ｎ4膜）がＣｕ配線部材６５上に設
けられている。これにより、ＣｕがＳｉＯ2膜６１等の
層間絶縁膜へ拡散するのを阻止している。
【０００８】すなわち、堆積したＣｕ配線部材６５が化
学的機械的研磨（ＣＭＰ）技術で平坦化され、配線溝６
３のみに埋め込まれた形に加工された後、このままでは
次の層間絶縁膜６１３に晒される。この不都合を回避す
るため、平坦化全面にバリア膜６２２としてシリコン窒
化膜（Ｓｉ3Ｎ4膜）を設けるのである。
学的機械的研磨（ＣＭＰ）技術で平坦化され、配線溝６
３のみに埋め込まれた形に加工された後、このままでは
次の層間絶縁膜６１３に晒される。この不都合を回避す
るため、平坦化全面にバリア膜６２２としてシリコン窒
化膜（Ｓｉ3Ｎ4膜）を設けるのである。
【０００９】また、バリア膜６２２は、図示しない上層
配線とのビア・ホール形成直前までエッチングの保護膜
（ストッパ膜）として機能する。これにより、Ｃｕ配線
部材６５のコンタクト領域表面が酸化され高抵抗層とな
るのを防ぐ。
配線とのビア・ホール形成直前までエッチングの保護膜
（ストッパ膜）として機能する。これにより、Ｃｕ配線
部材６５のコンタクト領域表面が酸化され高抵抗層とな
るのを防ぐ。
【００１０】しかしながら、近年の微細化に伴ない、バ
リア膜６２２として用いるシリコン窒化膜（Ｓｉ3Ｎ
4膜）の高い誘電率が、信号の伝達遅延（ＣＲ遅延）を
増大させる原因の一つとなっているという問題がある。
リア膜６２２として用いるシリコン窒化膜（Ｓｉ3Ｎ
4膜）の高い誘電率が、信号の伝達遅延（ＣＲ遅延）を
増大させる原因の一つとなっているという問題がある。
【００１１】シリコン窒化膜（Ｓｉ3Ｎ4膜）は、誘電率
が７くらい（６．５〜７．５程度）あり、これがバリア
膜６２２として、コンタクト領域を除きＣｕ配線部材６
５上を含んで全面に覆われる形態となっている。これに
より、寄生容量が大きくなってしまい、総合的な層間絶
縁膜の実効誘電率を低下させることができないでいる
（ＳｉＯ2の誘電率は４．１〜４．８程度）。この結
果、信号の伝達遅延（ＣＲ遅延）を減少させることが困
難になっている。
が７くらい（６．５〜７．５程度）あり、これがバリア
膜６２２として、コンタクト領域を除きＣｕ配線部材６
５上を含んで全面に覆われる形態となっている。これに
より、寄生容量が大きくなってしまい、総合的な層間絶
縁膜の実効誘電率を低下させることができないでいる
（ＳｉＯ2の誘電率は４．１〜４．８程度）。この結
果、信号の伝達遅延（ＣＲ遅延）を減少させることが困
難になっている。
【００１２】本発明は上記のような事情を考慮してなさ
れたもので、埋め込み銅配線材料上部にのみ選択的にバ
リア膜を設けることで総合的な絶縁膜誘電率を低下さ
せ、信号伝達の高速化が図れる配線構造を有する半導体
装置及びその製造方法を提供しようとするものである。
れたもので、埋め込み銅配線材料上部にのみ選択的にバ
リア膜を設けることで総合的な絶縁膜誘電率を低下さ
せ、信号伝達の高速化が図れる配線構造を有する半導体
装置及びその製造方法を提供しようとするものである。
【００１３】
【課題を解決するための手段】本発明に係る半導体集積
回路の配線構造は、Ｃｕを主成分としたＣｕ配線部材を
含んで回路配線が構成される半導体装置であって、前記
Ｃｕ配線部材の上部を除いて回りを取り囲むように設け
られたバリアメタルと、 前記Ｃｕ配線部材上部が上層
に繋がるコンタクト領域を除いて覆われているＣｕの酸
化膜と、を具備したことを特徴とする。
回路の配線構造は、Ｃｕを主成分としたＣｕ配線部材を
含んで回路配線が構成される半導体装置であって、前記
Ｃｕ配線部材の上部を除いて回りを取り囲むように設け
られたバリアメタルと、 前記Ｃｕ配線部材上部が上層
に繋がるコンタクト領域を除いて覆われているＣｕの酸
化膜と、を具備したことを特徴とする。
【００１４】上記本発明に係る半導体集積回路の配線構
造によれば、Ｃｕ配線部材の上部のみにキャップされる
ようにＣｕの酸化膜が設けられる。Ｃｕの酸化膜はバリ
ア膜としてＣｕ配線部材のＣｕが周囲の絶縁膜側へ拡散
するのを抑える。また、Ｃｕ配線部材の上部以外には誘
電率の高いシリコン窒化膜等を設けないため、総合的な
絶縁膜の誘電率が低下する。
造によれば、Ｃｕ配線部材の上部のみにキャップされる
ようにＣｕの酸化膜が設けられる。Ｃｕの酸化膜はバリ
ア膜としてＣｕ配線部材のＣｕが周囲の絶縁膜側へ拡散
するのを抑える。また、Ｃｕ配線部材の上部以外には誘
電率の高いシリコン窒化膜等を設けないため、総合的な
絶縁膜の誘電率が低下する。
【００１５】なお、上記Ｃｕの酸化膜はプラズマ酸化膜
であることを特徴とする。Ｏ2プラズマにより短時間で
成膜処理できる。また、ドライプロセスのためコンタミ
ネーション（汚染）の懸念がほとんどない。
であることを特徴とする。Ｏ2プラズマにより短時間で
成膜処理できる。また、ドライプロセスのためコンタミ
ネーション（汚染）の懸念がほとんどない。
【００１６】また、上記Ｃｕの酸化膜は、薬液に応じた
酸化膜であることを特徴とする。例えばＨ2Ｏ2液に漬浸
する。漬浸処理は大量処理に寄与する。成膜は薄くかつ
緻密に構成される。
酸化膜であることを特徴とする。例えばＨ2Ｏ2液に漬浸
する。漬浸処理は大量処理に寄与する。成膜は薄くかつ
緻密に構成される。
【００１７】また、上記Ｃｕの酸化膜は、陽極酸化膜で
あることを特徴とする。上記薬液に応じた酸化膜と同等
かそれ以上に緻密な成膜が可能である。
あることを特徴とする。上記薬液に応じた酸化膜と同等
かそれ以上に緻密な成膜が可能である。
【００１８】また、上記本発明に係る構成において、上
記配線は、下層の導電領域と所定箇所で接続されるビア
を含み、上記バリアメタル及びＣｕ配線部材が形成され
ているデュアル・ダマシン構造を含むことを特徴とす
る。すなわち、微細化配線に有用な構造にも利用でき
る。
記配線は、下層の導電領域と所定箇所で接続されるビア
を含み、上記バリアメタル及びＣｕ配線部材が形成され
ているデュアル・ダマシン構造を含むことを特徴とす
る。すなわち、微細化配線に有用な構造にも利用でき
る。
【００１９】また、上記本発明に係る構成において、上
記バリアメタルはＴａＮ，Ｔａ，ＴｉＮ，ＴｉＳｉＮ，
ＴｉＷ，ＷＮ，Ｗのうちから選ばれる金属であることを
特徴とする。絶縁膜へのＣｕの拡散を阻止するために必
要である。
記バリアメタルはＴａＮ，Ｔａ，ＴｉＮ，ＴｉＳｉＮ，
ＴｉＷ，ＷＮ，Ｗのうちから選ばれる金属であることを
特徴とする。絶縁膜へのＣｕの拡散を阻止するために必
要である。
【００２０】本発明に係る半導体集積回路の配線形成方
法は、Ｃｕを主成分としたＣｕ配線部材を含んで回路配
線が構成される半導体装置の製造方法であって、 絶縁
膜を選択的に除去し溝状の配線領域を形成する工程と、
少なくとも前記溝状の配線領域内表面にバリアメタル
を被覆する工程と、 前記バリアメタル上に前記Ｃｕ配
線部材を堆積し、前記配線領域をＣｕ配線部材で埋め込
む工程と、 前記Ｃｕ配線部材を前記絶縁膜のレベルで
平坦化し配線構造を現出させる工程と、 前記Ｃｕ配線
部材の上部露出表面を酸化し、Ｃｕの酸化膜を形成する
工程と、を具備したことを特徴とする。
法は、Ｃｕを主成分としたＣｕ配線部材を含んで回路配
線が構成される半導体装置の製造方法であって、 絶縁
膜を選択的に除去し溝状の配線領域を形成する工程と、
少なくとも前記溝状の配線領域内表面にバリアメタル
を被覆する工程と、 前記バリアメタル上に前記Ｃｕ配
線部材を堆積し、前記配線領域をＣｕ配線部材で埋め込
む工程と、 前記Ｃｕ配線部材を前記絶縁膜のレベルで
平坦化し配線構造を現出させる工程と、 前記Ｃｕ配線
部材の上部露出表面を酸化し、Ｃｕの酸化膜を形成する
工程と、を具備したことを特徴とする。
【００２１】また、好ましくは、上記溝状の配線領域を
形成する工程において、同時に下層の導電領域へのホー
ル形状の形成を伴なうデュアル・ダマシン構造の形態を
とる所定領域が設けられることを特徴とする。
形成する工程において、同時に下層の導電領域へのホー
ル形状の形成を伴なうデュアル・ダマシン構造の形態を
とる所定領域が設けられることを特徴とする。
【００２２】また、その他好ましくは、上記溝状の配線
領域を形成する工程の前に、予め下層の導電領域へのホ
ール形状を形成しておき、上記溝状の配線領域を形成す
る工程において、上記ホール形状が含まれるようデュア
ル・ダマシン構造の形態をとる所定領域が設けられるこ
とを特徴とする。
領域を形成する工程の前に、予め下層の導電領域へのホ
ール形状を形成しておき、上記溝状の配線領域を形成す
る工程において、上記ホール形状が含まれるようデュア
ル・ダマシン構造の形態をとる所定領域が設けられるこ
とを特徴とする。
【００２３】上記本発明に係る半導体集積回路の配線形
成方法によれば、Ｃｕ配線部材が加工されてから、Ｃｕ
配線部材の上部露出表面のみが酸化され、バリア膜とな
る。バリア膜としてのＣｕの酸化膜は、プラズマによる
酸化、薬液による酸化、陽極酸化のうちから選ばれる方
法で成膜を達成する。Ｃｕの酸化膜をバリア膜とするこ
とにより、拡散バリアとして誘電率の高いシリコン窒化
膜をＣｕ配線部材上が含まれる層上一面に設ける必要が
なくなる。このため、総合的な絶縁膜の誘電率を低下さ
せることができる。
成方法によれば、Ｃｕ配線部材が加工されてから、Ｃｕ
配線部材の上部露出表面のみが酸化され、バリア膜とな
る。バリア膜としてのＣｕの酸化膜は、プラズマによる
酸化、薬液による酸化、陽極酸化のうちから選ばれる方
法で成膜を達成する。Ｃｕの酸化膜をバリア膜とするこ
とにより、拡散バリアとして誘電率の高いシリコン窒化
膜をＣｕ配線部材上が含まれる層上一面に設ける必要が
なくなる。このため、総合的な絶縁膜の誘電率を低下さ
せることができる。
【００２４】さらに、上記Ｃｕ配線部材の上部にＣｕの
酸化膜を形成する工程後、この配線上に絶縁膜を形成す
る工程と、 前記絶縁膜を選択的に除去してＣｕの酸化
膜の一部を露出させるコンタクト領域を形成する工程
と、 前記コンタクト領域に導電層を形成する前に露出
しているＣｕの酸化膜を選択的に除去する工程と、 を
さらに具備したことを特徴とする。これにより、コンタ
クト領域以外はＣｕ配線部材上にＣｕの酸化膜が存在
し、バリア膜として十分に機能する。
酸化膜を形成する工程後、この配線上に絶縁膜を形成す
る工程と、 前記絶縁膜を選択的に除去してＣｕの酸化
膜の一部を露出させるコンタクト領域を形成する工程
と、 前記コンタクト領域に導電層を形成する前に露出
しているＣｕの酸化膜を選択的に除去する工程と、 を
さらに具備したことを特徴とする。これにより、コンタ
クト領域以外はＣｕ配線部材上にＣｕの酸化膜が存在
し、バリア膜として十分に機能する。
【００２５】
【発明の実施の形態】図１は、本発明の一実施形態に係
る半導体装置における配線構造を示す断面図である。す
なわち、半導体ウェハの主面に集積される図示しない下
層側の回路素子あるいは導電領域に関係した配線及びそ
の付近の断面構成である。
る半導体装置における配線構造を示す断面図である。す
なわち、半導体ウェハの主面に集積される図示しない下
層側の回路素子あるいは導電領域に関係した配線及びそ
の付近の断面構成である。
【００２６】層間絶縁膜１１（１１１，１１２，１１
３）の中間（１１１上）に配線溝１３形成用としてエッ
チング時のストッパ膜１２を配している。ストッパ膜１
２は、層間絶縁膜１１とエッチング選択比のある窒化膜
（Ｓｉ3Ｎ4膜）等で構成される。配線溝１３は、層間絶
縁膜１１２内に形成されている。配線溝１３内表面にバ
リアメタル１４が下地として形成され、Ｃｕを主成分と
したＣｕ配線部材１５が埋め込まれている。
３）の中間（１１１上）に配線溝１３形成用としてエッ
チング時のストッパ膜１２を配している。ストッパ膜１
２は、層間絶縁膜１１とエッチング選択比のある窒化膜
（Ｓｉ3Ｎ4膜）等で構成される。配線溝１３は、層間絶
縁膜１１２内に形成されている。配線溝１３内表面にバ
リアメタル１４が下地として形成され、Ｃｕを主成分と
したＣｕ配線部材１５が埋め込まれている。
【００２７】すなわち、Ｃｕ配線部材１５は、その上部
を除いて回りを取り囲むようにバリアメタル１４を設け
て層間絶縁膜１１へのＣｕの拡散を阻止する。バリアメ
タル１４が例えばＴａＮ膜であれば、２５ｎｍ程度厚み
があれば問題ない。バリアメタル１４は上記ＴａＮ膜に
限らず、Ｔａ，ＴｉＮ，ＴｉＳｉＮ，ＴｉＷ，ＷＮ，Ｗ
Ｔａ，ＴｉＮ，ＴｉＷ，ＷＮのいずれを採用してもよ
い。
を除いて回りを取り囲むようにバリアメタル１４を設け
て層間絶縁膜１１へのＣｕの拡散を阻止する。バリアメ
タル１４が例えばＴａＮ膜であれば、２５ｎｍ程度厚み
があれば問題ない。バリアメタル１４は上記ＴａＮ膜に
限らず、Ｔａ，ＴｉＮ，ＴｉＳｉＮ，ＴｉＷ，ＷＮ，Ｗ
Ｔａ，ＴｉＮ，ＴｉＷ，ＷＮのいずれを採用してもよ
い。
【００２８】また、Ｃｕ配線部材１５の上部にはＣｕの
酸化膜（ＣｕＯ膜）１６が設けられており、バリア膜と
して層間絶縁膜１１（１１３）へのＣｕの拡散を阻止す
る。Ｃｕの酸化膜１６は、例えば２０〜３０ｎｍあれば
よい。
酸化膜（ＣｕＯ膜）１６が設けられており、バリア膜と
して層間絶縁膜１１（１１３）へのＣｕの拡散を阻止す
る。Ｃｕの酸化膜１６は、例えば２０〜３０ｎｍあれば
よい。
【００２９】シリコン窒化膜がＣｕ配線部材上を含み層
間絶縁膜一面に設けている従来構成と違い、Ｃｕ配線部
材１５上のみにＣｕの酸化膜（ＣｕＯ膜）１６が設けら
れていることで、総合的な絶縁膜の誘電率低下に寄与す
る。これにより、寄生容量は小さくなり、信号の伝達遅
延（ＣＲ遅延）を減少させることができる。
間絶縁膜一面に設けている従来構成と違い、Ｃｕ配線部
材１５上のみにＣｕの酸化膜（ＣｕＯ膜）１６が設けら
れていることで、総合的な絶縁膜の誘電率低下に寄与す
る。これにより、寄生容量は小さくなり、信号の伝達遅
延（ＣＲ遅延）を減少させることができる。
【００３０】Ｃｕの酸化膜（ＣｕＯ膜）１６は、Ｏ2プ
ラズマに曝すことにより成膜されるプラズマ酸化膜でも
よい。または、例えばＨ2Ｏ2液に漬浸することにより成
膜される薬液に応じた酸化膜であってもよい。または、
電解液中に漬浸し電界を印加して成膜される陽極酸化膜
であってもよい。膜の緻密さは陽極酸化膜が優れている
が、前者２つの方法でもＣｕの拡散を阻止するバリア膜
が成膜できる。いずれの手法による成膜も時間制御で厚
さ制御する。
ラズマに曝すことにより成膜されるプラズマ酸化膜でも
よい。または、例えばＨ2Ｏ2液に漬浸することにより成
膜される薬液に応じた酸化膜であってもよい。または、
電解液中に漬浸し電界を印加して成膜される陽極酸化膜
であってもよい。膜の緻密さは陽極酸化膜が優れている
が、前者２つの方法でもＣｕの拡散を阻止するバリア膜
が成膜できる。いずれの手法による成膜も時間制御で厚
さ制御する。
【００３１】図２は、上記図１の配線構造に関し、下層
とのコンタクト領域部分を示す断面図である。デュアル
・ダマシン構造であって、下層の導電領域（拡散層や配
線層）と接続されている。エッチングのストッパ膜１２
の所定部は開口され層間絶縁膜１１１を抜くビア・ホー
ル２１が形成され、図１と同様にバリアメタル１４及び
Ｃｕ配線部材１５が埋め込まれている。Ｃｕ配線部材１
５の上部にはＣｕの酸化膜（ＣｕＯ膜）１６が設けられ
ており、層間絶縁膜１１（１１３）へのＣｕの拡散を阻
止する。
とのコンタクト領域部分を示す断面図である。デュアル
・ダマシン構造であって、下層の導電領域（拡散層や配
線層）と接続されている。エッチングのストッパ膜１２
の所定部は開口され層間絶縁膜１１１を抜くビア・ホー
ル２１が形成され、図１と同様にバリアメタル１４及び
Ｃｕ配線部材１５が埋め込まれている。Ｃｕ配線部材１
５の上部にはＣｕの酸化膜（ＣｕＯ膜）１６が設けられ
ており、層間絶縁膜１１（１１３）へのＣｕの拡散を阻
止する。
【００３２】図３は、上記図１の配線構造に関し、上層
とのコンタクト領域部分を示す断面図である。デュアル
・ダマシン構造であって、上層配線の構造は上記図２の
構成と同様である。エッチングのストッパ膜３２の所定
部は開口され層間絶縁膜１１３を抜くビア・ホール３１
が形成され、図１と同様にバリアメタル３４及びＣｕ配
線部材３５が埋め込まれている。Ｃｕ配線部材３５の上
部にはＣｕの酸化膜（ＣｕＯ膜）３６が設けられてお
り、図示しない上層の層間絶縁膜へのＣｕの拡散を阻止
する。
とのコンタクト領域部分を示す断面図である。デュアル
・ダマシン構造であって、上層配線の構造は上記図２の
構成と同様である。エッチングのストッパ膜３２の所定
部は開口され層間絶縁膜１１３を抜くビア・ホール３１
が形成され、図１と同様にバリアメタル３４及びＣｕ配
線部材３５が埋め込まれている。Ｃｕ配線部材３５の上
部にはＣｕの酸化膜（ＣｕＯ膜）３６が設けられてお
り、図示しない上層の層間絶縁膜へのＣｕの拡散を阻止
する。
【００３３】図４、図５は、それぞれ本発明の一実施形
態に係る半導体装置の製造方法を工程順に示す断面図で
あり、前記図３の構成部位を９０度移動した別の角度か
らみて、その配線構造の製法を示している。図３と同様
の箇所には同一の符号を付して説明する。
態に係る半導体装置の製造方法を工程順に示す断面図で
あり、前記図３の構成部位を９０度移動した別の角度か
らみて、その配線構造の製法を示している。図３と同様
の箇所には同一の符号を付して説明する。
【００３４】図４に示すように、下層の導電領域（ここ
ではＣｕ配線部材１５で上部にＣｕの酸化膜（ＣｕＯ
膜）１６がある）上に層間絶縁膜１１３、エッチングの
ストッパ膜（窒化膜）３２、層間絶縁膜１１４を順次形
成する。
ではＣｕ配線部材１５で上部にＣｕの酸化膜（ＣｕＯ
膜）１６がある）上に層間絶縁膜１１３、エッチングの
ストッパ膜（窒化膜）３２、層間絶縁膜１１４を順次形
成する。
【００３５】層間絶縁膜１１４上にまずビア・ホール形
成に関するレジスト（図示せず）をパターニングし、そ
れに従って層間絶縁膜１１４、ストッパ膜３２、層間絶
縁膜１１３を順次エッチングする（デュアル・ダマシン
技術におけるビア・ファースト方式）。上記各膜はそれ
ぞれエッチングガスをＣ4Ｆ8系、ＣＦ4／Ｏ2系としたド
ライエッチングで達成する。このとき、Ｃｕの酸化膜
（ＣｕＯ膜）１６は最後に除去するので残す。
成に関するレジスト（図示せず）をパターニングし、そ
れに従って層間絶縁膜１１４、ストッパ膜３２、層間絶
縁膜１１３を順次エッチングする（デュアル・ダマシン
技術におけるビア・ファースト方式）。上記各膜はそれ
ぞれエッチングガスをＣ4Ｆ8系、ＣＦ4／Ｏ2系としたド
ライエッチングで達成する。このとき、Ｃｕの酸化膜
（ＣｕＯ膜）１６は最後に除去するので残す。
【００３６】次に、図示しない有機系の反射防止膜の塗
布後、層間絶縁膜１１４上に配線溝形成のためのレジス
ト（図示せず）をパターニングし、このレジストに従っ
て層間絶縁膜１１４をＣ4Ｆ8、ＣＦ4／ＣＨＦ3系のガス
でエッチングする。これにより、ストッパ膜３２によっ
て配線溝３３の底部が形作られ、さらに露出したストッ
パ膜（Ｓｉ3Ｎ4膜）３２が除去される。
布後、層間絶縁膜１１４上に配線溝形成のためのレジス
ト（図示せず）をパターニングし、このレジストに従っ
て層間絶縁膜１１４をＣ4Ｆ8、ＣＦ4／ＣＨＦ3系のガス
でエッチングする。これにより、ストッパ膜３２によっ
て配線溝３３の底部が形作られ、さらに露出したストッ
パ膜（Ｓｉ3Ｎ4膜）３２が除去される。
【００３７】その後、図示しない反射防止膜及びレジス
トをＯ2プラズマ等で除去する。次に、Ｈ2／Ｎ2系ガス
によるプラズマ処理、ＢＨＦ（バッファード・フッ酸）
と呼ばれるフッ化アンモニウム水溶液にフッ酸を加えた
エッチング液系への漬浸によって、Ｃｕの酸化膜（Ｃｕ
Ｏ膜）１６が除去され、配線溝３３及びビア・ホール３
１が形成される。
トをＯ2プラズマ等で除去する。次に、Ｈ2／Ｎ2系ガス
によるプラズマ処理、ＢＨＦ（バッファード・フッ酸）
と呼ばれるフッ化アンモニウム水溶液にフッ酸を加えた
エッチング液系への漬浸によって、Ｃｕの酸化膜（Ｃｕ
Ｏ膜）１６が除去され、配線溝３３及びビア・ホール３
１が形成される。
【００３８】その後、配線溝３３及びビア・ホール３１
内部にバリアメタル（ＴａＮ等）３４をスパッタ法によ
り被覆、次にＣｕのシード層をスパッタ形成し（破
線）、電解めっき法によりＣｕを堆積する。これによ
り、配線溝３３及びビア・ホール３１内部にＣｕ配線材
料（３５）が堆積される。
内部にバリアメタル（ＴａＮ等）３４をスパッタ法によ
り被覆、次にＣｕのシード層をスパッタ形成し（破
線）、電解めっき法によりＣｕを堆積する。これによ
り、配線溝３３及びビア・ホール３１内部にＣｕ配線材
料（３５）が堆積される。
【００３９】次に、図５に示すように、化学的機械的研
磨（ＣＭＰ）技術によって配線溝３３及びビア・ホール
ＶＨ内部のみにＣｕ配線材料（３５）を埋め込んだ形に
加工し、Ｃｕ配線部材３５を形成する。次に、例えばＯ
2プラズマ処理によってＣｕ配線部材３５上に２５〜３
０ｎｍ程度のＣｕの酸化膜（ＣｕＯ膜）３６を形成す
る。
磨（ＣＭＰ）技術によって配線溝３３及びビア・ホール
ＶＨ内部のみにＣｕ配線材料（３５）を埋め込んだ形に
加工し、Ｃｕ配線部材３５を形成する。次に、例えばＯ
2プラズマ処理によってＣｕ配線部材３５上に２５〜３
０ｎｍ程度のＣｕの酸化膜（ＣｕＯ膜）３６を形成す
る。
【００４０】Ｃｕの酸化膜（ＣｕＯ膜）３６は、Ｏ2プ
ラズマ処理の他、Ｈ2Ｏ2液（過酸化水素水）に漬浸する
ことにより成膜できる。また、陽極酸化を実施すること
により成膜してもよい。
ラズマ処理の他、Ｈ2Ｏ2液（過酸化水素水）に漬浸する
ことにより成膜できる。また、陽極酸化を実施すること
により成膜してもよい。
【００４１】陽極酸化は、クエン酸水溶液、酒石酸など
の電解液中に酸化したいＣｕ配線部材３５側を陽極に設
置し、電界を印加して表面を酸化させる。常温から６０
℃程度の低温プロセスで緻密な酸化膜を形成することが
できる。陽極酸化では、金属に電流が均等に流れていれ
ば酸化反応は等方的に進むが、電流密度の高い所ほど早
く酸化が進む。
の電解液中に酸化したいＣｕ配線部材３５側を陽極に設
置し、電界を印加して表面を酸化させる。常温から６０
℃程度の低温プロセスで緻密な酸化膜を形成することが
できる。陽極酸化では、金属に電流が均等に流れていれ
ば酸化反応は等方的に進むが、電流密度の高い所ほど早
く酸化が進む。
【００４２】上記実施形態の方法によれば、Ｃｕ配線部
材３５が加工されてから、Ｃｕ配線部材３５の上部露出
表面のみが酸化され、バリア膜（３６）となる。バリア
膜としてのＣｕの酸化膜３６を用いることにより、誘電
率の高いシリコン窒化膜等を設けないため、総合的な絶
縁膜の誘電率を低下させることができる。これにより、
寄生容量は小さくなり、信号の伝達遅延（ＣＲ遅延）を
減少させることができる。
材３５が加工されてから、Ｃｕ配線部材３５の上部露出
表面のみが酸化され、バリア膜（３６）となる。バリア
膜としてのＣｕの酸化膜３６を用いることにより、誘電
率の高いシリコン窒化膜等を設けないため、総合的な絶
縁膜の誘電率を低下させることができる。これにより、
寄生容量は小さくなり、信号の伝達遅延（ＣＲ遅延）を
減少させることができる。
【００４３】なお、上述の各実施形態及び方法におい
て、配線を形作る層間絶縁膜１１中のエッチングのスト
ッパ膜１２や３２は必ずしも必要ではない。例えば図示
しないが、配線形成したい層間絶縁膜１１上にビア・ホ
ール用のエッチングマスクと配線形成用のエッチングマ
スク（ダブルハードマスク）を形成しておき、１３や３
３のような配線溝及び２１や３１のようなビア・ホール
を同時形成することもできる。
て、配線を形作る層間絶縁膜１１中のエッチングのスト
ッパ膜１２や３２は必ずしも必要ではない。例えば図示
しないが、配線形成したい層間絶縁膜１１上にビア・ホ
ール用のエッチングマスクと配線形成用のエッチングマ
スク（ダブルハードマスク）を形成しておき、１３や３
３のような配線溝及び２１や３１のようなビア・ホール
を同時形成することもできる。
【００４４】また、上記図４において、配線溝３３及び
ビア・ホール３１の形成はビア・ファースト方式による
工程を説明したが、これに限らず、ＳＡＣ（Self Align
mentContact）方式を利用してもよい。
ビア・ホール３１の形成はビア・ファースト方式による
工程を説明したが、これに限らず、ＳＡＣ（Self Align
mentContact）方式を利用してもよい。
【００４５】すなわち、ストッパ膜３２には予め接続予
定領域に合わせて開口部をパターニングしておく。次
に、層間絶縁膜１１４上に配線溝形成のためのレジスト
（図示せず）をパターニングし、このレジストに従って
配線溝３３をエッチング形成すると同時に上記開口部に
応じたビア・ホール形状を形成する。その後、上述のよ
うにＣｕの酸化膜（ＣｕＯ膜）１６が除去され、配線溝
３３及びビア・ホール３１が形成される。
定領域に合わせて開口部をパターニングしておく。次
に、層間絶縁膜１１４上に配線溝形成のためのレジスト
（図示せず）をパターニングし、このレジストに従って
配線溝３３をエッチング形成すると同時に上記開口部に
応じたビア・ホール形状を形成する。その後、上述のよ
うにＣｕの酸化膜（ＣｕＯ膜）１６が除去され、配線溝
３３及びビア・ホール３１が形成される。
【００４６】また、実施形態の方法において、Ｃｕのシ
ード層のスパッタ及び電解めっき法によるＣｕの堆積が
行われる説明をしたが、これに限らず、その他ＰＶＤや
ＣＶＤの技術を用いてもよい。
ード層のスパッタ及び電解めっき法によるＣｕの堆積が
行われる説明をしたが、これに限らず、その他ＰＶＤや
ＣＶＤの技術を用いてもよい。
【００４７】上記各実施形態及び方法によれば、Ｃｕ配
線部材の上部にのみキャップされるＣｕの酸化膜は、拡
散防止機能を有すると共に低誘電率を実現する。これに
より、微細化した配線デザインに対し、寄生容量を大き
くすることなく、高信頼性、低消費電力、高速動作に寄
与する微細な配線構造を有する半導体装置が実現される
ことが期待できる。
線部材の上部にのみキャップされるＣｕの酸化膜は、拡
散防止機能を有すると共に低誘電率を実現する。これに
より、微細化した配線デザインに対し、寄生容量を大き
くすることなく、高信頼性、低消費電力、高速動作に寄
与する微細な配線構造を有する半導体装置が実現される
ことが期待できる。
【００４８】
【発明の効果】以上説明したように本発明によれば、Ｃ
ｕ配線部材の上部にのみキャップされるようにＣｕの酸
化膜が設けられ、バリア膜としてＣｕ拡散防止機能を十
分発揮できる構成とした。これにより、誘電率の高いシ
リコン窒化膜がＣｕ配線部材のキャップ層として層全面
に設けられることはなくなった。この結果、埋め込み銅
配線材料上部にのみ選択的にバリア膜を設けることで総
合的な絶縁膜誘電率を低下させ、信号伝達の高速化が図
れる配線構造を有する半導体装置及びその製造方法を提
供することができる。
ｕ配線部材の上部にのみキャップされるようにＣｕの酸
化膜が設けられ、バリア膜としてＣｕ拡散防止機能を十
分発揮できる構成とした。これにより、誘電率の高いシ
リコン窒化膜がＣｕ配線部材のキャップ層として層全面
に設けられることはなくなった。この結果、埋め込み銅
配線材料上部にのみ選択的にバリア膜を設けることで総
合的な絶縁膜誘電率を低下させ、信号伝達の高速化が図
れる配線構造を有する半導体装置及びその製造方法を提
供することができる。
【図１】本発明の一実施形態に係る半導体装置における
配線構造を示す断面図である。
配線構造を示す断面図である。
【図２】図１の配線構造に関し、下層とのコンタクト領
域部分を示す断面図である。
域部分を示す断面図である。
【図３】図１の配線構造に関し、上層とのコンタクト領
域部分を示す断面図である。
域部分を示す断面図である。
【図４】本発明の一実施形態に係る半導体装置の製造方
法を工程順に示す第１の断面図である。
法を工程順に示す第１の断面図である。
【図５】本発明の一実施形態に係る半導体装置の製造方
法を工程順に示す第２の断面図である。
法を工程順に示す第２の断面図である。
【図６】配線溝に埋め込まれる銅配線材料（Ｃｕ配線部
材）の配線形態を示す断面図である。
材）の配線形態を示す断面図である。
【符号の説明】
１１（111,112,113,114 ），６１（611,612,613 ）…層
間絶縁膜 １２，３２，６２１…ストッパ膜 １３，３３，６３…配線溝 １４，３４…バリアメタル １５，３５，６５…Ｃｕ配線部材 １６，３６…Ｃｕの酸化膜（ＣｕＯ膜） ２１，３１…ビア・ホール ６２２…バリア膜
間絶縁膜 １２，３２，６２１…ストッパ膜 １３，３３，６３…配線溝 １４，３４…バリアメタル １５，３５，６５…Ｃｕ配線部材 １６，３６…Ｃｕの酸化膜（ＣｕＯ膜） ２１，３１…ビア・ホール ６２２…バリア膜
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F033 HH11 HH19 HH21 HH23 HH27
HH32 HH33 HH34 JJ11 JJ19
JJ21 JJ23 JJ27 JJ32 JJ33
JJ34 KK11 KK19 KK21 KK23
KK27 KK32 KK33 KK34 MM01
MM02 MM05 MM12 MM13 NN06
NN07 PP06 QQ09 QQ11 QQ19
QQ25 QQ37 QQ48 QQ89 RR03
RR06 SS26 XX24 XX27 XX28
Claims (12)
- 【請求項１】 Ｃｕを主成分としたＣｕ配線部材を含ん
で回路配線が構成される半導体装置であって、 前記Ｃｕ配線部材の上部を除いて回りを取り囲むように
設けられたバリアメタルと、 前記Ｃｕ配線部材上部が上層に繋がるコンタクト領域を
除いて覆われているＣｕの酸化膜と、 を具備したことを特徴とする半導体装置。 - 【請求項２】 前記Ｃｕの酸化膜は、プラズマ酸化膜で
あることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記Ｃｕの酸化膜は、薬液に応じた酸化
膜であることを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記Ｃｕの酸化膜は、陽極酸化膜である
ことを特徴とする請求項１記載の半導体装置。 - 【請求項５】 前記Ｃｕ配線部材は、下層の導電領域と
所定箇所で接続されるビアを含んで前記バリアメタル及
びＣｕ配線部材が形成されているデュアル・ダマシン構
造を含むことを特徴とする請求項１〜４のうち一つに記
載の半導体装置。 - 【請求項６】 前記バリアメタルは、ＴａＮ，Ｔａ，Ｔ
ｉＮ，ＴｉＳｉＮ，ＴｉＷ，ＷＮ，Ｗのうちから選ばれ
る金属であることを特徴とする請求項１〜５いずれか一
つに記載の半導体集積回路の配線構造。 - 【請求項７】 Ｃｕを主成分としたＣｕ配線部材を含ん
で回路配線が構成される半導体装置の製造方法であっ
て、 絶縁膜を選択的に除去し溝状の配線領域を形成する工程
と、 少なくとも前記溝状の配線領域内表面にバリアメタルを
被覆する工程と、 前記バリアメタル上に前記Ｃｕ配線部材を堆積し、前記
配線領域をＣｕ配線部材で埋め込む工程と、 前記Ｃｕ配線部材を前記絶縁膜のレベルで平坦化し配線
構造を現出させる工程と、 前記Ｃｕ配線部材の上部露出表面を酸化し、Ｃｕの酸化
膜を形成する工程と、を具備したことを特徴とする半導
体装置の製造方法。 - 【請求項８】 前記溝状の配線領域を形成する工程にお
いて、同時に下層の導電領域へのホール形状の形成を伴
なうデュアル・ダマシン構造の形態をとる所定領域が設
けられることを特徴とする請求項７記載の半導体装置の
製造方法。 - 【請求項９】 前記溝状の配線領域を形成する工程の前
に、予め下層の導電領域へのホール形状を形成してお
き、前記溝状の配線領域を形成する工程において、上記
ホール形状が含まれるようデュアル・ダマシン構造の形
態をとる所定領域が設けられることを特徴とする請求項
７記載の半導体装置の製造方法。 - 【請求項１０】 前記Ｃｕ配線部材の上部にＣｕの酸化
膜を形成する工程は、プラズマによる酸化、薬液による
酸化、陽極酸化のうちから選ばれる方法で達成すること
を特徴とする請求項７〜９いずれか一つに記載の半導体
装置の製造方法。 - 【請求項１１】 前記バリアメタルは、ＴａＮ，Ｔａ，
ＴｉＮ，ＴｉＳｉＮ，ＴｉＷ，ＷＮ，Ｗのうちから選ば
れる金属のスパッタ形成によって達成され、前記Ｃｕ配
線部材は、このバリアメタル上にＣｕ薄膜をスパッタ形
成してシード層とし、電解めっきにより堆積する工程を
含むことを特徴とする請求項７〜１０いずれか一つに記
載の半導体装置の製造方法。 - 【請求項１２】 前記Ｃｕ配線部材の上部にＣｕの酸化
膜を形成する工程後、この配線上に絶縁膜を形成する工
程と、 前記絶縁膜を選択的に除去してＣｕの酸化膜の一部を露
出させるコンタクト領域を形成する工程と、 前記コンタクト領域に導電層を形成する前に露出してい
るＣｕの酸化膜を選択的に除去する工程と、をさらに具
備したことを特徴とする請求項７〜１１いずれか一つに
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001192731A JP2003007704A (ja) | 2001-06-26 | 2001-06-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001192731A JP2003007704A (ja) | 2001-06-26 | 2001-06-26 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003007704A true JP2003007704A (ja) | 2003-01-10 |
Family
ID=19031144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001192731A Withdrawn JP2003007704A (ja) | 2001-06-26 | 2001-06-26 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003007704A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009278000A (ja) * | 2008-05-16 | 2009-11-26 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| KR101095817B1 (ko) * | 2009-02-10 | 2011-12-21 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
-
2001
- 2001-06-26 JP JP2001192731A patent/JP2003007704A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009278000A (ja) * | 2008-05-16 | 2009-11-26 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| KR101095817B1 (ko) * | 2009-02-10 | 2011-12-21 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| US8119485B2 (en) | 2009-02-10 | 2012-02-21 | Hynix Semiconductor, Inc. | Semiconductor device and fabrication method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6143658A (en) | Multilevel wiring structure and method of fabricating a multilevel wiring structure | |
| CN100431098C (zh) | 金属-绝缘体-金属电容器及互连结构 | |
| US6943111B2 (en) | Barrier free copper interconnect by multi-layer copper seed | |
| US6417094B1 (en) | Dual-damascene interconnect structures and methods of fabricating same | |
| US6221763B1 (en) | Method of forming a metal seed layer for subsequent plating | |
| US10304774B2 (en) | Semiconductor structure having tapered damascene aperture and method of the same | |
| US7319071B2 (en) | Methods for forming a metallic damascene structure | |
| US6331481B1 (en) | Damascene etchback for low ε dielectric | |
| US6451664B1 (en) | Method of making a MIM capacitor with self-passivating plates | |
| KR100468069B1 (ko) | 인터레벨 금속 접속을 위한 자기-정렬 금속 캡 | |
| US20050029665A1 (en) | Barrier-less integration with copper alloy | |
| US20020036309A1 (en) | Semiconductor device and method for fabricating the same | |
| US20070085211A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN102203935A (zh) | 生物兼容电极 | |
| JP2005340808A (ja) | 半導体装置のバリア構造 | |
| JPH1116918A (ja) | 銅配線構造およびその製造方法 | |
| JP2003007834A (ja) | 半導体装置及びその製造方法 | |
| US6583053B2 (en) | Use of a sacrificial layer to facilitate metallization for small features | |
| JP2002033323A (ja) | 銅相互接続部を有する半導体デバイスの製造方法 | |
| EP1330842B1 (en) | Low temperature hillock suppression method in integrated circuit interconnects | |
| US20030203586A1 (en) | Production of metal insulator metal (MIM) structures using anodizing process | |
| KR20070014266A (ko) | 구리 금속 배선의 형성 방법 및 그에 의해 형성된 구리금속 배선을 포함하는 반도체 소자 | |
| US8053359B2 (en) | Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method | |
| JPH11274428A (ja) | 半導体装置及びその製造方法 | |
| JP2003007704A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080902 |