JP2003006269A - 論理シミュレーション方法 - Google Patents
論理シミュレーション方法Info
- Publication number
- JP2003006269A JP2003006269A JP2001188569A JP2001188569A JP2003006269A JP 2003006269 A JP2003006269 A JP 2003006269A JP 2001188569 A JP2001188569 A JP 2001188569A JP 2001188569 A JP2001188569 A JP 2001188569A JP 2003006269 A JP2003006269 A JP 2003006269A
- Authority
- JP
- Japan
- Prior art keywords
- cycle
- simulation
- waveform
- waveform display
- cycles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 観測不要なサイクルがある場合でも、観測不
要なサイクルのシミュレーション結果を波形表示する。
そのため、観測不要なサイクルの期間が長い場合や、周
期的に観測不要なサイクルが現れる場合などでは、表示
される波形の中から観測すべきクロックサイクルを探す
のが困難である課題があった。 【解決手段】 １サイクル分のシミュレーションを実行
し、当該サイクルが波形表示をオフするサイクルに該当
すれば、当該サイクルのシミュレーション結果を示す波
形を表示せずに、次サイクルのシミュレーションの実行
に移行する。
要なサイクルのシミュレーション結果を波形表示する。
そのため、観測不要なサイクルの期間が長い場合や、周
期的に観測不要なサイクルが現れる場合などでは、表示
される波形の中から観測すべきクロックサイクルを探す
のが困難である課題があった。 【解決手段】 １サイクル分のシミュレーションを実行
し、当該サイクルが波形表示をオフするサイクルに該当
すれば、当該サイクルのシミュレーション結果を示す波
形を表示せずに、次サイクルのシミュレーションの実行
に移行する。
Description
【０００１】
【発明の属する技術分野】この発明は、マイコンなどの
同期式順序回路をシミュレーションする論理シミュレー
ション方法に関するものである。
同期式順序回路をシミュレーションする論理シミュレー
ション方法に関するものである。
【０００２】
【従来の技術】論理回路の動作が正しいか否かを確認す
るために、論理シミュレーションを実行する。図１０に
示すような、クロック信号に同期して動作する同期式順
序回路については、クロック信号が入力される度に、回
路の信号の値を計算するなどのシミュレーションが行な
われる。シミュレーション結果を分かり易くするため、
図１１のようなタイミング波形の形式で表示する機能を
持つシミュレータが多い。
るために、論理シミュレーションを実行する。図１０に
示すような、クロック信号に同期して動作する同期式順
序回路については、クロック信号が入力される度に、回
路の信号の値を計算するなどのシミュレーションが行な
われる。シミュレーション結果を分かり易くするため、
図１１のようなタイミング波形の形式で表示する機能を
持つシミュレータが多い。
【０００３】
【発明が解決しようとする課題】従来の論理シミュレー
ション方法は以上のように構成されているので、観測不
要なサイクルがある場合でも、観測不要なサイクルのシ
ミュレーション結果を波形表示する。そのため、観測不
要なサイクルの期間が長い場合や、周期的に観測不要な
サイクルが現れる場合などでは、表示される波形の中か
ら観測すべきクロックサイクルを探すのが困難である課
題があった。また、観測不要なサイクルに対しても、そ
の他のサイクルと同様に１サイクル毎にシミュレーショ
ンを行うため、観測不要な期間が長い場合には、シミュ
レーションに長時間を要する課題があった。
ション方法は以上のように構成されているので、観測不
要なサイクルがある場合でも、観測不要なサイクルのシ
ミュレーション結果を波形表示する。そのため、観測不
要なサイクルの期間が長い場合や、周期的に観測不要な
サイクルが現れる場合などでは、表示される波形の中か
ら観測すべきクロックサイクルを探すのが困難である課
題があった。また、観測不要なサイクルに対しても、そ
の他のサイクルと同様に１サイクル毎にシミュレーショ
ンを行うため、観測不要な期間が長い場合には、シミュ
レーションに長時間を要する課題があった。
【０００４】この発明は上記のような課題を解決するた
めになされたもので、観測が必要なサイクルのシミュレ
ーション結果を速やかに確認することができる論理シミ
ュレーション方法を得ることを目的とする。また、この
発明は、シミュレーション時間を短縮することができる
論理シミュレーション方法を得ることを目的とする。
めになされたもので、観測が必要なサイクルのシミュレ
ーション結果を速やかに確認することができる論理シミ
ュレーション方法を得ることを目的とする。また、この
発明は、シミュレーション時間を短縮することができる
論理シミュレーション方法を得ることを目的とする。
【０００５】
【課題を解決するための手段】この発明に係る論理シミ
ュレーション方法は、１サイクル分のシミュレーション
を実行し、当該サイクルが波形表示をオンするサイクル
に該当すれば、当該サイクルのシミュレーション結果を
示す波形を表示して、次サイクルのシミュレーションの
実行に移行する一方、当該サイクルが波形表示をオフす
るサイクルに該当すれば、当該サイクルのシミュレーシ
ョン結果を示す波形を表示せずに、次サイクルのシミュ
レーションの実行に移行するようにしたものである。
ュレーション方法は、１サイクル分のシミュレーション
を実行し、当該サイクルが波形表示をオンするサイクル
に該当すれば、当該サイクルのシミュレーション結果を
示す波形を表示して、次サイクルのシミュレーションの
実行に移行する一方、当該サイクルが波形表示をオフす
るサイクルに該当すれば、当該サイクルのシミュレーシ
ョン結果を示す波形を表示せずに、次サイクルのシミュ
レーションの実行に移行するようにしたものである。
【０００６】この発明に係る論理シミュレーション方法
は、波形表示をオンするサイクルとオフするサイクルが
指定されると、ログファイルから波形表示をオンするサ
イクルのシミュレーション結果のみを抽出して、そのシ
ミュレーション結果を示す波形を表示するようにしたも
のである。
は、波形表示をオンするサイクルとオフするサイクルが
指定されると、ログファイルから波形表示をオンするサ
イクルのシミュレーション結果のみを抽出して、そのシ
ミュレーション結果を示す波形を表示するようにしたも
のである。
【０００７】この発明に係る論理シミュレーション方法
は、波形表示をオンするサイクルとオフするサイクルの
指定を受け付ける際、オンするサイクルとオフするサイ
クルの組み合わせが相互に異なる複数種類の指定を受け
付けて波形表示を切り替えるようにしたものである。
は、波形表示をオンするサイクルとオフするサイクルの
指定を受け付ける際、オンするサイクルとオフするサイ
クルの組み合わせが相互に異なる複数種類の指定を受け
付けて波形表示を切り替えるようにしたものである。
【０００８】この発明に係る論理シミュレーション方法
は、シミュレーション対象の回路情報に基づいて複数の
サイクルのシミュレーションをまとめて実行する回路モ
デルを生成し、その回路モデルを使用して、連続する観
測不要なサイクルのシミュレーションを実行するように
したものである。
は、シミュレーション対象の回路情報に基づいて複数の
サイクルのシミュレーションをまとめて実行する回路モ
デルを生成し、その回路モデルを使用して、連続する観
測不要なサイクルのシミュレーションを実行するように
したものである。
【０００９】この発明に係る論理シミュレーション方法
は、回路モデルを使用して、連続する観測不要なサイク
ルのシミュレーションを実行する際、シミュレーション
時刻の新しい方から先に計算を行うようにしたものであ
る。
は、回路モデルを使用して、連続する観測不要なサイク
ルのシミュレーションを実行する際、シミュレーション
時刻の新しい方から先に計算を行うようにしたものであ
る。
【００１０】この発明に係る論理シミュレーション方法
は、回路モデルをハードウエアにマッピングするように
したものである。
は、回路モデルをハードウエアにマッピングするように
したものである。
【００１１】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による論
理シミュレーション方法を示すフローチャートであり、
図において、ＳＴ１は波形表示をオンするサイクルとオ
フするサイクルを指定する指定ステップ、ＳＴ２はシミ
ュレーションの実行を開始する実行開始ステップ、ＳＴ
３は１サイクル分のシミュレーションを実行する実行ス
テップ、ＳＴ４は波形表示が必要であるか否かを判定す
る判定ステップ、ＳＴ５は波形表示を更新する更新ステ
ップ、ＳＴ６はシミュレーションの終了を判定する判定
ステップ、ＳＴ７はシミュレーションを終了する終了ス
テップである。
説明する。 実施の形態１．図１はこの発明の実施の形態１による論
理シミュレーション方法を示すフローチャートであり、
図において、ＳＴ１は波形表示をオンするサイクルとオ
フするサイクルを指定する指定ステップ、ＳＴ２はシミ
ュレーションの実行を開始する実行開始ステップ、ＳＴ
３は１サイクル分のシミュレーションを実行する実行ス
テップ、ＳＴ４は波形表示が必要であるか否かを判定す
る判定ステップ、ＳＴ５は波形表示を更新する更新ステ
ップ、ＳＴ６はシミュレーションの終了を判定する判定
ステップ、ＳＴ７はシミュレーションを終了する終了ス
テップである。
【００１２】次に動作について説明する。まず、図示せ
ぬ論理シミュレータがユーザから波形表示をオンするサ
イクルとオフするサイクルの指定を受け付ける（ステッ
プＳＴ１）。例えば、１サイクル〜７サイクルのうち、
３サイクル〜５サイクルの波形表示が不要な場合、３サ
イクル〜５サイクルをオフし、他のサイクルをオンする
指定を受け付ける。
ぬ論理シミュレータがユーザから波形表示をオンするサ
イクルとオフするサイクルの指定を受け付ける（ステッ
プＳＴ１）。例えば、１サイクル〜７サイクルのうち、
３サイクル〜５サイクルの波形表示が不要な場合、３サ
イクル〜５サイクルをオフし、他のサイクルをオンする
指定を受け付ける。
【００１３】論理シミュレータは、波形表示のオン／オ
フ指定を受け付けると、シミュレーションの実行を開始
して（ステップＳＴ２）、１サイクル分のシミュレーシ
ョンを実行する（ステップＳＴ３）。そして、論理シミ
ュレータは、上記の指定内容を参照して、当該サイクル
が波形表示をオンするサイクルに該当するのか、オフす
るサイクルに該当するのかを判断する（ステップＳＴ
４）。
フ指定を受け付けると、シミュレーションの実行を開始
して（ステップＳＴ２）、１サイクル分のシミュレーシ
ョンを実行する（ステップＳＴ３）。そして、論理シミ
ュレータは、上記の指定内容を参照して、当該サイクル
が波形表示をオンするサイクルに該当するのか、オフす
るサイクルに該当するのかを判断する（ステップＳＴ
４）。
【００１４】当該サイクルが波形表示をオンするサイク
ルに該当する場合には、当該サイクルのシミュレーショ
ン結果を示す波形を表示して（ステップＳＴ５）、ステ
ップＳＴ６に進む。一方、当該サイクルが波形表示をオ
フするサイクルに該当する場合には、シミュレーション
結果の波形表示を実行することなく、ステップＳＴ６に
進む。以降、すべてのサイクルのシミュレーションが終
了するまで、ステップＳＴ３〜ＳＴ５の処理を繰り返し
実行する（ステップＳＴ６，ＳＴ７）。
ルに該当する場合には、当該サイクルのシミュレーショ
ン結果を示す波形を表示して（ステップＳＴ５）、ステ
ップＳＴ６に進む。一方、当該サイクルが波形表示をオ
フするサイクルに該当する場合には、シミュレーション
結果の波形表示を実行することなく、ステップＳＴ６に
進む。以降、すべてのサイクルのシミュレーションが終
了するまで、ステップＳＴ３〜ＳＴ５の処理を繰り返し
実行する（ステップＳＴ６，ＳＴ７）。
【００１５】ここで、図２は観測不要なサイクルを含め
て波形表示した場合の波形図であり、図３は観測不要な
サイクルを除去して波形表示した場合の波形図である。
て波形表示した場合の波形図であり、図３は観測不要な
サイクルを除去して波形表示した場合の波形図である。
【００１６】以上で明らかなように、この実施の形態１
によれば、１サイクル分のシミュレーションを実行し、
当該サイクルが波形表示をオンするサイクルに該当すれ
ば、当該サイクルのシミュレーション結果を示す波形を
表示して、次サイクルのシミュレーションの実行に移行
する一方、当該サイクルが波形表示をオフするサイクル
に該当すれば、当該サイクルのシミュレーション結果を
示す波形を表示せずに、次サイクルのシミュレーション
の実行に移行するように構成したので、観測が必要なサ
イクルのシミュレーション結果を速やかに確認すること
ができる効果を奏する。
によれば、１サイクル分のシミュレーションを実行し、
当該サイクルが波形表示をオンするサイクルに該当すれ
ば、当該サイクルのシミュレーション結果を示す波形を
表示して、次サイクルのシミュレーションの実行に移行
する一方、当該サイクルが波形表示をオフするサイクル
に該当すれば、当該サイクルのシミュレーション結果を
示す波形を表示せずに、次サイクルのシミュレーション
の実行に移行するように構成したので、観測が必要なサ
イクルのシミュレーション結果を速やかに確認すること
ができる効果を奏する。
【００１７】実施の形態２．上記実施の形態１では、１
サイクル分のシミュレーションを実行する毎に、当該サ
イクルが波形表示をオンするサイクルに該当するのか、
オフするサイクルに該当するのかを判断するものについ
て示したが、図４に示すように、最初に、すべてのサイ
クルのシミュレーションを実行して、そのシミュレーシ
ョン結果をログファイルに保存し（ステップＳＴ１１：
保存ステップ）、波形表示をオンするサイクルとオフす
るサイクルが指定されると（ステップＳＴ１）、ログフ
ァイルから波形表示をオンするサイクルのシミュレーシ
ョン結果のみを抽出して（波形表示をオフするサイクル
のシミュレーション結果を除く）、そのシミュレーショ
ン結果を示す波形を表示するようにしてもよい（ステッ
プＳＴ１２：表示ステップ）。
サイクル分のシミュレーションを実行する毎に、当該サ
イクルが波形表示をオンするサイクルに該当するのか、
オフするサイクルに該当するのかを判断するものについ
て示したが、図４に示すように、最初に、すべてのサイ
クルのシミュレーションを実行して、そのシミュレーシ
ョン結果をログファイルに保存し（ステップＳＴ１１：
保存ステップ）、波形表示をオンするサイクルとオフす
るサイクルが指定されると（ステップＳＴ１）、ログフ
ァイルから波形表示をオンするサイクルのシミュレーシ
ョン結果のみを抽出して（波形表示をオフするサイクル
のシミュレーション結果を除く）、そのシミュレーショ
ン結果を示す波形を表示するようにしてもよい（ステッ
プＳＴ１２：表示ステップ）。
【００１８】実施の形態３．上記実施の形態１，２で
は、波形表示をオンするサイクルとオフするサイクルの
指定を１種類だけ受け付けるものについて示したが（複
数のサイクルの指定は可能であり、サイクルが連続して
いる必要はないが、サイクルの集合としては１種類しか
指定できない）、オンするサイクルとオフするサイクル
の組み合わせが相互に異なる複数種類の指定を受け付け
て波形表示を切り替えるようにしてもよい。
は、波形表示をオンするサイクルとオフするサイクルの
指定を１種類だけ受け付けるものについて示したが（複
数のサイクルの指定は可能であり、サイクルが連続して
いる必要はないが、サイクルの集合としては１種類しか
指定できない）、オンするサイクルとオフするサイクル
の組み合わせが相互に異なる複数種類の指定を受け付け
て波形表示を切り替えるようにしてもよい。
【００１９】即ち、図５に示すように、サイクルの集合
を複数種類設定できるようにし、指定するサイクルの種
類毎に、観測不要なサイクルの波形表示を行わないよう
にする。これにより、観測不要なサイクルの種類が複数
ある場合、それらの種類に応じて観測必要なサイクルの
みの波形表示が行える。したがって、サイクルの種類の
指定を変えるだけで、観測必要なサイクルについての波
形表示を切り替えることができる効果を奏する。
を複数種類設定できるようにし、指定するサイクルの種
類毎に、観測不要なサイクルの波形表示を行わないよう
にする。これにより、観測不要なサイクルの種類が複数
ある場合、それらの種類に応じて観測必要なサイクルの
みの波形表示が行える。したがって、サイクルの種類の
指定を変えるだけで、観測必要なサイクルについての波
形表示を切り替えることができる効果を奏する。
【００２０】実施の形態４．上記実施の形態１〜３で
は、特に言及していないが、シミュレーション対象の回
路情報に基づいて複数のサイクルのシミュレーションを
まとめて実行する回路モデルを生成し、その回路モデル
を使用して、連続する観測不要なサイクルのシミュレー
ションを実行するようにしてもよい。
は、特に言及していないが、シミュレーション対象の回
路情報に基づいて複数のサイクルのシミュレーションを
まとめて実行する回路モデルを生成し、その回路モデル
を使用して、連続する観測不要なサイクルのシミュレー
ションを実行するようにしてもよい。
【００２１】具体的には次の通りである。図６はシミュ
レーション対象となる回路の情報から、連続する複数の
サイクルに対して、シミュレーションをまとめて行うた
めの回路を作成する方法を示している。シミュレーショ
ン対象の回路として、図６の回路（イネーブル端子つき
フリップフロップ）が与えられた場合について説明す
る。この回路は、ＥＮが“１”のとき、クロックＣＬＫ
の立ち上がりでＤ端子の信号をＱ端子に取り込み、ＥＮ
が“０”の場合にＱ端子の値を保持するものである。
レーション対象となる回路の情報から、連続する複数の
サイクルに対して、シミュレーションをまとめて行うた
めの回路を作成する方法を示している。シミュレーショ
ン対象の回路として、図６の回路（イネーブル端子つき
フリップフロップ）が与えられた場合について説明す
る。この回路は、ＥＮが“１”のとき、クロックＣＬＫ
の立ち上がりでＤ端子の信号をＱ端子に取り込み、ＥＮ
が“０”の場合にＱ端子の値を保持するものである。
【００２２】回路中の信号Ｘの第ｋサイクル目の値をＸ
（ｋ）と表すことにすると、この回路の動作は、下記の
論理関数で表すことができる（Ａ・ＢはＡとＢの論理
積、Ａ＋ＢはＡとＢの論理和、ＡバーはＡの否定を表し
ている）。
（ｋ）と表すことにすると、この回路の動作は、下記の
論理関数で表すことができる（Ａ・ＢはＡとＢの論理
積、Ａ＋ＢはＡとＢの論理和、ＡバーはＡの否定を表し
ている）。
【数１】
【００２３】上記の式（１）により、１サイクル後のＱ
端子の値を、それ以前の信号の値から計算することがで
きる。式（１）を繰り返し適用することにより、２サイ
クル後のＱ端子の値を、それより前の信号の値より計算
することができる。
端子の値を、それ以前の信号の値から計算することがで
きる。式（１）を繰り返し適用することにより、２サイ
クル後のＱ端子の値を、それより前の信号の値より計算
することができる。
【数２】
【００２４】図７はこの論理関数を回路化したものであ
り、２サイクル分の処理をまとめて行う回路である。同
様にして、任意の数のサイクル分の処理をまとめて行う
回路を作成することができる。これらの回路において、
図８のように、計算結果（Ｑ（ｋ＋２））に近い方（シ
ミュレーション時刻のより新しい方）から計算すれば、
無駄な計算を省くことができるため（Ｑ（ｋ＋１）の計
算が不要）、計算を効率よく行うことができる。
り、２サイクル分の処理をまとめて行う回路である。同
様にして、任意の数のサイクル分の処理をまとめて行う
回路を作成することができる。これらの回路において、
図８のように、計算結果（Ｑ（ｋ＋２））に近い方（シ
ミュレーション時刻のより新しい方）から計算すれば、
無駄な計算を省くことができるため（Ｑ（ｋ＋１）の計
算が不要）、計算を効率よく行うことができる。
【００２５】以上で明らかなように、この実施の形態４
によれば、シミュレーション対象の回路情報に基づいて
複数のサイクルのシミュレーションをまとめて実行する
回路モデルを生成し、その回路モデルを使用して、連続
する観測不要なサイクルのシミュレーションを実行する
ように構成したので、シミュレーション時間を短縮する
ことができる効果を奏する。
によれば、シミュレーション対象の回路情報に基づいて
複数のサイクルのシミュレーションをまとめて実行する
回路モデルを生成し、その回路モデルを使用して、連続
する観測不要なサイクルのシミュレーションを実行する
ように構成したので、シミュレーション時間を短縮する
ことができる効果を奏する。
【００２６】実施の形態５．上記実施の形態４では、論
理シミュレータが回路モデルを使用して、連続する観測
不要なサイクルのシミュレーションを実行するものにつ
いて示したが、回路モデルをハードウエアにマッピング
して、論理シミュレータがハードウエアにシミュレーシ
ョンの入力系列を与えるようにしてもよい。
理シミュレータが回路モデルを使用して、連続する観測
不要なサイクルのシミュレーションを実行するものにつ
いて示したが、回路モデルをハードウエアにマッピング
して、論理シミュレータがハードウエアにシミュレーシ
ョンの入力系列を与えるようにしてもよい。
【００２７】具体的には次の通りである。上記実施の形
態４において作成した図７の回路を、図９に示すよう
に、フィールドプログラマブルゲートアレイなどの論理
をマッピング可能なデバイス（ハードウエア）上に作り
上げる。論理シミュレータは当該デバイスにシミュレー
ションの入力系列を与える。デバイス上では、それらの
入力に対する結果の計算を高速に行い、その計算結果を
論理シミュレータが受け取ることにより、シミュレーシ
ョン時間の短縮を図る。
態４において作成した図７の回路を、図９に示すよう
に、フィールドプログラマブルゲートアレイなどの論理
をマッピング可能なデバイス（ハードウエア）上に作り
上げる。論理シミュレータは当該デバイスにシミュレー
ションの入力系列を与える。デバイス上では、それらの
入力に対する結果の計算を高速に行い、その計算結果を
論理シミュレータが受け取ることにより、シミュレーシ
ョン時間の短縮を図る。
【００２８】
【発明の効果】以上のように、この発明によれば、１サ
イクル分のシミュレーションを実行し、当該サイクルが
波形表示をオンするサイクルに該当すれば、当該サイク
ルのシミュレーション結果を示す波形を表示して、次サ
イクルのシミュレーションの実行に移行する一方、当該
サイクルが波形表示をオフするサイクルに該当すれば、
当該サイクルのシミュレーション結果を示す波形を表示
せずに、次サイクルのシミュレーションの実行に移行す
るように構成したので、観測が必要なサイクルのシミュ
レーション結果を速やかに確認することができる効果が
ある。
イクル分のシミュレーションを実行し、当該サイクルが
波形表示をオンするサイクルに該当すれば、当該サイク
ルのシミュレーション結果を示す波形を表示して、次サ
イクルのシミュレーションの実行に移行する一方、当該
サイクルが波形表示をオフするサイクルに該当すれば、
当該サイクルのシミュレーション結果を示す波形を表示
せずに、次サイクルのシミュレーションの実行に移行す
るように構成したので、観測が必要なサイクルのシミュ
レーション結果を速やかに確認することができる効果が
ある。
【００２９】この発明によれば、波形表示をオンするサ
イクルとオフするサイクルが指定されると、ログファイ
ルから波形表示をオンするサイクルのシミュレーション
結果のみを抽出して、そのシミュレーション結果を示す
波形を表示するように構成したので、観測が必要なサイ
クルのシミュレーション結果を速やかに確認することが
できる効果がある。
イクルとオフするサイクルが指定されると、ログファイ
ルから波形表示をオンするサイクルのシミュレーション
結果のみを抽出して、そのシミュレーション結果を示す
波形を表示するように構成したので、観測が必要なサイ
クルのシミュレーション結果を速やかに確認することが
できる効果がある。
【００３０】この発明によれば、波形表示をオンするサ
イクルとオフするサイクルの指定を受け付ける際、オン
するサイクルとオフするサイクルの組み合わせが相互に
異なる複数種類の指定を受け付けて波形表示を切り替え
るように構成したので、観測必要なサイクルについての
波形表示を切り替えることができる効果がある。
イクルとオフするサイクルの指定を受け付ける際、オン
するサイクルとオフするサイクルの組み合わせが相互に
異なる複数種類の指定を受け付けて波形表示を切り替え
るように構成したので、観測必要なサイクルについての
波形表示を切り替えることができる効果がある。
【００３１】この発明によれば、シミュレーション対象
の回路情報に基づいて複数のサイクルのシミュレーショ
ンをまとめて実行する回路モデルを生成し、その回路モ
デルを使用して、連続する観測不要なサイクルのシミュ
レーションを実行するように構成したので、シミュレー
ション時間を短縮することができる効果がある。
の回路情報に基づいて複数のサイクルのシミュレーショ
ンをまとめて実行する回路モデルを生成し、その回路モ
デルを使用して、連続する観測不要なサイクルのシミュ
レーションを実行するように構成したので、シミュレー
ション時間を短縮することができる効果がある。
【００３２】この発明によれば、回路モデルを使用し
て、連続する観測不要なサイクルのシミュレーションを
実行する際、シミュレーション時刻の新しい方から先に
計算を行うように構成したので、計算を効率よく行うこ
とができる効果がある。
て、連続する観測不要なサイクルのシミュレーションを
実行する際、シミュレーション時刻の新しい方から先に
計算を行うように構成したので、計算を効率よく行うこ
とができる効果がある。
【００３３】この発明によれば、回路モデルをハードウ
エアにマッピングするように構成したので、シミュレー
ション時間を更に短縮することができる効果がある。
エアにマッピングするように構成したので、シミュレー
ション時間を更に短縮することができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による論理シミュレ
ーション方法を示すフローチャートである。
ーション方法を示すフローチャートである。
【図２】 観測不要なサイクルを含めて波形表示した場
合の波形図である。
合の波形図である。
【図３】 観測不要なサイクルを除去して波形表示した
場合の波形図である。
場合の波形図である。
【図４】 この発明の実施の形態２による論理シミュレ
ーション方法を示すフローチャートである。
ーション方法を示すフローチャートである。
【図５】 複数のサイクル集合を指定可能な場合の波形
表示を示す波形図である。
表示を示す波形図である。
【図６】 シミュレーションをまとめて行うための回路
を作成する方法を示す説明図である。
を作成する方法を示す説明図である。
【図７】 ２サイクル分の処理をまとめて行う回路を示
す回路図である。
す回路図である。
【図８】 論理関数の計算方法を示す説明図である。
【図９】 回路モデルのマッピング例を示す説明図であ
る。
る。
【図１０】 同期式順序回路を示す回路図である。
【図１１】 タイミング波形を示す波形図である。
ＳＴ１ 指定ステップ、ＳＴ２ 実行開始ステップ、Ｓ
Ｔ３ 実行ステップ、ＳＴ４ 判定ステップ、ＳＴ５
更新ステップ、ＳＴ６ 判定ステップ、ＳＴ７終了ステ
ップ、ＳＴ１１ 保存ステップ、ＳＴ１２ 表示ステッ
プ。
Ｔ３ 実行ステップ、ＳＴ４ 判定ステップ、ＳＴ５
更新ステップ、ＳＴ６ 判定ステップ、ＳＴ７終了ステ
ップ、ＳＴ１１ 保存ステップ、ＳＴ１２ 表示ステッ
プ。
Claims (6)
- 【請求項１】 波形表示をオンするサイクルとオフする
サイクルが指定されると、１サイクル分のシミュレーシ
ョンを実行し、当該サイクルが波形表示をオンするサイ
クルに該当すれば、当該サイクルのシミュレーション結
果を示す波形を表示して、次サイクルのシミュレーショ
ンの実行に移行する一方、当該サイクルが波形表示をオ
フするサイクルに該当すれば、当該サイクルのシミュレ
ーション結果を示す波形を表示せずに、次サイクルのシ
ミュレーションの実行に移行する論理シミュレーション
方法。 - 【請求項２】 すべてのサイクルのシミュレーションを
実行して、そのシミュレーション結果をログファイルに
保存し、波形表示をオンするサイクルとオフするサイク
ルが指定されると、上記ログファイルから波形表示をオ
ンするサイクルのシミュレーション結果のみを抽出し
て、そのシミュレーション結果を示す波形を表示する論
理シミュレーション方法。 - 【請求項３】 波形表示をオンするサイクルとオフする
サイクルの指定を受け付ける際、オンするサイクルとオ
フするサイクルの組み合わせが相互に異なる複数種類の
指定を受け付けて波形表示を切り替えることを特徴とす
る請求項１または請求項２記載の論理シミュレーション
方法。 - 【請求項４】 シミュレーション対象の回路情報に基づ
いて複数のサイクルのシミュレーションをまとめて実行
する回路モデルを生成し、その回路モデルを使用して、
連続する観測不要なサイクルのシミュレーションを実行
する論理シミュレーション方法。 - 【請求項５】 回路モデルを使用して、連続する観測不
要なサイクルのシミュレーションを実行する際、シミュ
レーション時刻の新しい方から先に計算を行うことを特
徴とする請求項４記載の論理シミュレーション方法。 - 【請求項６】 回路モデルをハードウエアにマッピング
することを特徴とする請求項４記載の論理シミュレーシ
ョン方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001188569A JP2003006269A (ja) | 2001-06-21 | 2001-06-21 | 論理シミュレーション方法 |
| US10/175,956 US20030018463A1 (en) | 2001-06-21 | 2002-06-21 | Logical simulation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001188569A JP2003006269A (ja) | 2001-06-21 | 2001-06-21 | 論理シミュレーション方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003006269A true JP2003006269A (ja) | 2003-01-10 |
Family
ID=19027645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001188569A Pending JP2003006269A (ja) | 2001-06-21 | 2001-06-21 | 論理シミュレーション方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20030018463A1 (ja) |
| JP (1) | JP2003006269A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070234205A1 (en) * | 2006-03-29 | 2007-10-04 | Avery Dennison Corporation | Defining virtual shapes to position text and graphics |
| US8863049B1 (en) * | 2010-12-06 | 2014-10-14 | Jasper Design Automation, Inc. | Constraining traces in formal verification |
| JP6259435B2 (ja) * | 2015-10-28 | 2018-01-10 | ファナック株式会社 | レーザ光を合波して出力するレーザ発振器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07129645A (ja) * | 1993-10-29 | 1995-05-19 | Nec Corp | タイムチャートの波形表示方法 |
| JP3890107B2 (ja) * | 1997-03-19 | 2007-03-07 | 富士通株式会社 | 論理シミュレーション結果の表示方法および論理シミュレーション支援装置 |
| US6651225B1 (en) * | 1997-05-02 | 2003-11-18 | Axis Systems, Inc. | Dynamic evaluation logic system and method |
| US6449752B1 (en) * | 1999-09-23 | 2002-09-10 | Jason Raymond Baumgartner | Digital circuit verification with automated specification enumeration |
-
2001
- 2001-06-21 JP JP2001188569A patent/JP2003006269A/ja active Pending
-
2002
- 2002-06-21 US US10/175,956 patent/US20030018463A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20030018463A1 (en) | 2003-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106802972A (zh) | 时钟抖动仿真 | |
| JPH07200642A (ja) | 半導体集積回路の遅延時間計算装置 | |
| JP2003173270A (ja) | ソフトウェアデバッグ装置 | |
| JP2003006269A (ja) | 論理シミュレーション方法 | |
| CN116776787B (zh) | 信号别名的自动识别方法、电子设备和介质 | |
| CN115756996A (zh) | 一种芯片测试方法、装置、设备及可读存储介质 | |
| JP2007226567A (ja) | 回路シミュレータおよび回路シミュレーションプログラム | |
| JPH06149925A (ja) | 回路シミュレーション装置 | |
| JP3953250B2 (ja) | 非同期回路の検証方法 | |
| JP2002351694A (ja) | スキャンパステスト方法 | |
| CN213458042U (zh) | 一种前仿真中对亚稳态的模拟处理电路 | |
| JP2001282574A (ja) | 処理時間情報を含む図式表現プログラムの表現方法 | |
| JP4205525B2 (ja) | 並列シミュレーション装置および並列シミュレーション方法 | |
| JP2589860B2 (ja) | シミュレーション装置 | |
| JPH05290119A (ja) | 機能および論理シミュレータ | |
| JP2002334129A (ja) | 論理シミュレータ波形表示方式 | |
| JP4640086B2 (ja) | 検査信号生成装置及び半導体検査装置 | |
| JP3640684B2 (ja) | テスト系列生成装置及びテスト容易化設計装置 | |
| JP2008299719A (ja) | 回路シミュレーション実行方法および回路シミュレーション実行プログラム | |
| TW202411979A (zh) | 圖像產生裝置及圖像產生方法 | |
| JP2000357181A (ja) | コシミュレータ及びコシミュレーション方法 | |
| JP2012052913A (ja) | 試験装置および信号発生装置 | |
| JP2000242524A (ja) | プロセッサのソフトウエアシミュレータ | |
| JPH10207730A (ja) | シミュレーション波形表示装置、および表示方法 | |
| JP2006155083A (ja) | 論理回路機能検証支援方法及び論理回路機能検証支援装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |