JP2003005211A - Semitransparent active element array substrate and its manufacturing method - Google Patents

Semitransparent active element array substrate and its manufacturing method

Info

Publication number
JP2003005211A
JP2003005211A JP2001185396A JP2001185396A JP2003005211A JP 2003005211 A JP2003005211 A JP 2003005211A JP 2001185396 A JP2001185396 A JP 2001185396A JP 2001185396 A JP2001185396 A JP 2001185396A JP 2003005211 A JP2003005211 A JP 2003005211A
Authority
JP
Japan
Prior art keywords
electrode
insulating film
active element
array substrate
element array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001185396A
Other languages
Japanese (ja)
Inventor
Masahito Tanabe
将人 田辺
Takashi Hirose
貴司 廣瀬
Nobuyuki Tsuboi
伸行 坪井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001185396A priority Critical patent/JP2003005211A/en
Publication of JP2003005211A publication Critical patent/JP2003005211A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semitransparent active element array substrate having a high reflection efficiency and its manufacturing method. SOLUTION: The semiconductor active element array substrate is provided with a transparent substrate 11, a gate electrode 12 formed on the transparent substrate 11, semiconductor layers 14 and 15 which are formed on the gate electrode 12 through a gate insulating film 13, a source electrode 17 and a drain electrode 18 which are formed on the semiconductor layer 15, inter-layer insulating films 20 and 21 which cover the source electrode 17 and the drain electrode 18, and a pixel electrode 22 which is formed on the inter-layer insulating film 21 and is electrically connected to the drain electrode 18. In this semitransparent active element array substrate, a plurality of projecting parts 16 are formed on the gate electrode 12 through the gate insulating film 13 so as to overlap the pixel electrode 22, and a reflection layer 19 is formed which covers the projecting parts 16 and is covered with the inter-layer insulating film 20.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半透過型液晶表示
装置に用いられるアクティブ素子アレイ基板およびその
製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active element array substrate used in a transflective liquid crystal display device and a method for manufacturing the same.

【0002】[0002]

【従来の技術】液晶表示装置は、主要な表示デバイスと
して、小型および軽量性が要求される用途を中心に広く
利用されている。特に、半透過型液晶表示装置は、低消
費電力であり、屋外視認性が良好であることから、携帯
機器用表示デバイスとしての需要が急速に高まってきて
いる。
2. Description of the Related Art Liquid crystal display devices are widely used as main display devices, mainly for applications requiring small size and light weight. In particular, the semi-transmissive liquid crystal display device has low power consumption and good outdoor visibility, so that the demand as a display device for a mobile device is rapidly increasing.

【0003】半透過型液晶表示装置は、自然光または室
内照明などが存在する明環境においては外光を反射させ
ることにより表示を行い、暗環境においてはバックライ
ト光を透過させることにより表示をおこなうものであ
る。
The transflective liquid crystal display device displays by reflecting external light in a bright environment where natural light or indoor lighting exists, and displays by transmitting a backlight light in a dark environment. Is.

【0004】図4は、このような半透過型液晶表示装置
を構成するアクティブ素子アレイ基板の構造を示す断面
図である。透明基板21上にゲート電極22が形成され
ており、ゲート電極22上にはゲート絶縁膜23を介し
てチャネル層24が形成されている。チャネル層24上
にはコンタクト層25を介してソース電極27およびド
レイン電極28が形成されている。更に、ソース電極2
7およびドレイン電極28を被覆するように保護絶縁膜
30および有機絶縁膜31が形成されている。有機絶縁
膜31上には透明画素電極32が形成されており、これ
はコンタクトホールを介してドレイン電極28と電気的
に接続されている。更に、透明画素電極32の一部の上
には反射層29が形成されている。このようなアクティ
ブ素子アレイ基板を用いることにより、明環境において
は外光を反射層で反射させることにより表示を行い、暗
環境においては透明画素電極の反射層が存在しない部分
からバックライト光を透過させることにより表示を行う
ことが可能となる。
FIG. 4 is a sectional view showing the structure of an active element array substrate constituting such a transflective liquid crystal display device. A gate electrode 22 is formed on the transparent substrate 21, and a channel layer 24 is formed on the gate electrode 22 via a gate insulating film 23. A source electrode 27 and a drain electrode 28 are formed on the channel layer 24 via a contact layer 25. Furthermore, the source electrode 2
A protective insulating film 30 and an organic insulating film 31 are formed so as to cover 7 and the drain electrode 28. A transparent pixel electrode 32 is formed on the organic insulating film 31, and is electrically connected to the drain electrode 28 via a contact hole. Furthermore, a reflective layer 29 is formed on a part of the transparent pixel electrode 32. By using such an active element array substrate, display is performed by reflecting external light with a reflective layer in a bright environment, and backlight light is transmitted from a portion where the reflective layer of the transparent pixel electrode does not exist in a dark environment. By doing so, it becomes possible to display.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記従
来の半透過型アクティブ素子アレイ基板においては、反
射層が平面であるため、反射層により外光を反射させた
ときに正反射成分が多くなり、良好な拡散反射性能が得
られないという問題があった。この問題を解決するた
め、従来の半透過型アクティブ素子アレイ基板において
は、液晶表示装置を構成する際に、透明基板の背面に半
透過反射板を積層する必要があった。そのため、液晶表
示装置を構成する部品数が多くなり、その構造が複雑と
なるため、液晶表示装置の小型化を図ることが困難とな
るという問題があった。
However, in the conventional transflective active element array substrate described above, since the reflection layer is a flat surface, the specular reflection component increases when external light is reflected by the reflection layer, There is a problem that good diffuse reflection performance cannot be obtained. In order to solve this problem, in the conventional transflective active element array substrate, it is necessary to stack a transflective plate on the back surface of the transparent substrate when constructing a liquid crystal display device. As a result, the number of parts that make up the liquid crystal display device increases, and the structure becomes complicated, which makes it difficult to reduce the size of the liquid crystal display device.

【0006】本発明は、反射効率の高く、液晶表示装置
に用いた際にその小型化を図ることが可能となる半透過
型アクティブ素子アレイ基板と、その製造方法とを提供
することを目的とする。
It is an object of the present invention to provide a semi-transmissive active element array substrate which has a high reflection efficiency and can be miniaturized when used in a liquid crystal display device, and a manufacturing method thereof. To do.

【0007】[0007]

【課題を解決するための手段】前記目的を達成するた
め、本発明の半透過型アクティブ素子アレイ基板は、透
明基板と、前記透明基板上に形成されたゲート電極と、
前記ゲート電極上にゲート絶縁膜を介して形成された半
導体層と、前記半導体層上に形成されたソース電極およ
びドレイン電極と、前記ソース電極および前記ドレイン
電極を被覆する層間絶縁膜と、前記層間絶縁膜上に形成
され、前記ドレイン電極と電気的に接続された画素電極
とを備えたアクティブ素子アレイ基板であって、更に、
前記画素電極の一部と重なり合うように、前記ゲート電
極上に前記ゲート絶縁膜を介して形成された複数の凸部
と、前記凸部を被覆し、且つ、前記層間絶縁膜により被
覆された反射層とを備えることを特徴とする。
To achieve the above object, a semi-transmissive active element array substrate of the present invention comprises a transparent substrate and a gate electrode formed on the transparent substrate.
A semiconductor layer formed on the gate electrode via a gate insulating film, a source electrode and a drain electrode formed on the semiconductor layer, an interlayer insulating film covering the source electrode and the drain electrode, and the interlayer. An active element array substrate formed on an insulating film, comprising: a pixel electrode electrically connected to the drain electrode, further comprising:
A plurality of convex portions formed on the gate electrode via the gate insulating film so as to overlap a part of the pixel electrode, and reflection that covers the convex portions and is covered by the interlayer insulating film. And a layer.

【0008】このような半透過型アクティブ素子アレイ
基板よれば、反射層が複数の凸部を被覆するように形成
されているため、反射層表面に凹凸が形成される。その
結果、反射層における反射効率を向上させることができ
る。そのため、この半透過型アクティブ素子アレイ基板
を用いて液晶表示装置を構成した場合、半透過反射板な
どの部品を積層する必要がないため、液晶表示装置の小
型化を図ることが可能となる。
According to such a semi-transmissive active element array substrate, since the reflective layer is formed so as to cover the plurality of convex portions, irregularities are formed on the surface of the reflective layer. As a result, the reflection efficiency in the reflective layer can be improved. Therefore, when a liquid crystal display device is configured using this semi-transmissive active element array substrate, it is not necessary to stack components such as a semi-transmissive reflection plate, so that the liquid crystal display device can be downsized.

【0009】前記半透過型アクティブ素子アレイ基板に
おいては、前記凸部と前記半導体層とが、同一材料によ
り形成されていることが好ましい。この好ましい例によ
れば、凸部と半導体層とを同一の成膜工程およびパター
ニング工程で形成することが可能となるため、その製造
が容易になる。
In the semi-transmissive active element array substrate, it is preferable that the convex portion and the semiconductor layer are made of the same material. According to this preferable example, since the convex portion and the semiconductor layer can be formed in the same film forming step and patterning step, the manufacturing thereof becomes easy.

【0010】また、前記半透過型アクティブ素子アレイ
基板においては、前記反射層と、前記ソース電極および
前記ドレイン電極とが、同一材料により形成されている
ことが好ましい。この好ましい例によれば、反射層とソ
ース電極およびドレイン電極とを同一の成膜工程および
パターニング工程で形成することが可能となるため、そ
の製造が容易になる。
In the semi-transmissive active element array substrate, it is preferable that the reflective layer and the source electrode and the drain electrode are made of the same material. According to this preferable example, the reflective layer and the source electrode and the drain electrode can be formed in the same film forming step and patterning step, so that the manufacturing thereof becomes easy.

【0011】また、前記半透過型アクティブ素子アレイ
基板においては、前記ソース電極、前記ドレイン電極お
よび前記反射層が、Cr、AlおよびAgからなる群よ
り選ばれる少なくとも1種を含むことが好ましい。反射
効率を更に向上させることができるからである。
In the semi-transmissive active element array substrate, it is preferable that the source electrode, the drain electrode and the reflective layer contain at least one selected from the group consisting of Cr, Al and Ag. This is because the reflection efficiency can be further improved.

【0012】前記目的を達成するため、本発明の半透過
型アクティブ素子アレイ基板の製造方法は、透明基板上
にゲート電極を形成する工程と、前記ゲート電極をゲー
ト絶縁膜を介して被覆するように半導体膜を形成する工
程と、前記半導体膜をパターニングすることにより、半
導体層および複数の凸部を形成する工程と、前記半導体
層および前記凸部を被覆するように導電膜を形成する工
程と、前記導電膜をパターニングすることにより、前記
半導体層上にソース電極およびドレイン電極を形成し、
前記凸部上に反射層を形成する工程と、前記ソース電
極、前記ドレイン電極および前記反射層を被覆するよう
に層間絶縁膜を形成する工程と、前記層間絶縁膜上に、
その一部が前記凸部および前記反射層と重なり合うよう
に、前記ドレイン電極と電気的に接続された画素電極を
形成する工程とを含むことを特徴とする。
In order to achieve the above object, a method of manufacturing a semi-transmissive active device array substrate according to the present invention comprises a step of forming a gate electrode on a transparent substrate and a step of covering the gate electrode with a gate insulating film. A step of forming a semiconductor film, a step of forming a semiconductor layer and a plurality of convex portions by patterning the semiconductor film, and a step of forming a conductive film so as to cover the semiconductor layer and the convex portion. Forming a source electrode and a drain electrode on the semiconductor layer by patterning the conductive film,
A step of forming a reflective layer on the convex portion, a step of forming an interlayer insulating film so as to cover the source electrode, the drain electrode and the reflective layer, and on the interlayer insulating film,
And a step of forming a pixel electrode electrically connected to the drain electrode so that a part of the pixel electrode overlaps the convex portion and the reflective layer.

【0013】このような製造方法によれば、生産効率を
損なうことなく、本発明の半透過型アクティブ素子アレ
イ基板を製造することができる。
According to such a manufacturing method, the semi-transmissive active element array substrate of the present invention can be manufactured without impairing the production efficiency.

【0014】前記製造方法においては、前記導電膜が、
Cr、AlおよびAgからなる群より選ばれる少なくと
も1種を含むことが好ましい。更に反射効率の高い半透
過型アクティブ素子アレイ基板を製造することができる
からである。
In the above manufacturing method, the conductive film is
It is preferable to contain at least one selected from the group consisting of Cr, Al and Ag. This is because a semi-transmissive active element array substrate having higher reflection efficiency can be manufactured.

【0015】[0015]

【発明の実施の形態】図1は、本発明に係る半透過型ア
クティブ素子アレイ基板の構造の一例を示す断面図であ
る。
1 is a sectional view showing an example of the structure of a semi-transmissive active element array substrate according to the present invention.

【0016】この半透過型アクティブ素子アレイ基板に
おいては、複数の画素が配置されている。各画素は、透
明基板上に形成されたアクティブ素子と、これに電気的
に接続された画素電極とを備えている。更に、各画素の
画素電極が形成された領域には、外光を反射させるため
の反射部42と、バックライト光を透過させるための透
過部41とが存在する。
In this semi-transmissive active element array substrate, a plurality of pixels are arranged. Each pixel includes an active element formed on a transparent substrate and a pixel electrode electrically connected to the active element. Further, a reflective portion 42 for reflecting external light and a transmissive portion 41 for transmitting backlight light are present in the area where the pixel electrode of each pixel is formed.

【0017】アクティブ素子としては、薄膜トランジス
タ(以下、「TFT」という。)を使用することができ
る。TFTの構造については、特に限定するものではな
いが、例えば、ゲート電極12上にゲート絶縁膜13を
介してチャネル層14が形成されており、このチャネル
層14上にコンタクト層15を介してソース電極17お
よびドレイン電極18が形成された構造を採用ずること
ができる。
A thin film transistor (hereinafter referred to as "TFT") can be used as the active element. Although the structure of the TFT is not particularly limited, for example, the channel layer 14 is formed on the gate electrode 12 via the gate insulating film 13, and the source layer is formed on the channel layer 14 via the contact layer 15. A structure in which the electrode 17 and the drain electrode 18 are formed can be adopted.

【0018】更に、反射部42となる領域においては、
ゲート電極12上にゲート絶縁膜13を介して、複数の
凸部16が形成されている。本実施形態においては、こ
の凸部16は、第1層16aと第2層16bとで形成さ
れている。この第1層16aおよび第2層16bは、そ
れぞれ、TFTのチャネル層14およびコンタクト層1
5と同一材料で形成されており、例えば、シリコンで形
成されている。更には、第1層16aおよび第2層16
bは、それぞれ、TFTのチャネル層14およびコンタ
クト層15と同一の成膜工程およびパターニング工程に
より形成されたものであることが好ましい。
Further, in the area which becomes the reflecting portion 42,
A plurality of protrusions 16 are formed on the gate electrode 12 with the gate insulating film 13 interposed therebetween. In the present embodiment, the convex portion 16 is formed by the first layer 16a and the second layer 16b. The first layer 16a and the second layer 16b are the channel layer 14 and the contact layer 1 of the TFT, respectively.
5 and the same material, for example, silicon. Furthermore, the first layer 16a and the second layer 16
b is preferably formed by the same film forming process and patterning process as the channel layer 14 and the contact layer 15 of the TFT, respectively.

【0019】凸部16の形状については、特に限定する
ものではないが、例えば、円筒状とすることができる。
凸部16の幅(W)は、例えば1〜30μm、好ましく
は3〜10μmである。また、層厚は、TFTのチャネ
ル層およびコンタクト層の合計層厚と同等であることが
好ましく、例えば100〜2000nm、好ましくは3
00〜800nmである。また、凸部16の配列は、不
規則であっても規則的であってもよい。また、凸部16
同士間の間隔(D)は、例えば0.1〜30μm、好ま
しくは1〜10μmとすることができる。
The shape of the convex portion 16 is not particularly limited, but may be, for example, a cylindrical shape.
The width (W) of the convex portion 16 is, for example, 1 to 30 μm, preferably 3 to 10 μm. The layer thickness is preferably equal to the total layer thickness of the channel layer and contact layer of the TFT, and is, for example, 100 to 2000 nm, preferably 3
It is 00-800 nm. Moreover, the array of the convex portions 16 may be irregular or regular. In addition, the convex portion 16
The distance (D) between them can be, for example, 0.1 to 30 μm, preferably 1 to 10 μm.

【0020】凸部16を被覆するように反射層19が形
成されている。この反射層19は、TFTのソース電極
17およびドレイン電極118と同一材料で形成されて
おり、例えば、Cr、Al、Agおよびこれらの合金な
どで形成されている。更には、反射層19は、ソース電
極17およびドレイン電極18と同一の成膜工程および
パターニング工程により形成されたものであることが好
ましい。
A reflective layer 19 is formed so as to cover the convex portion 16. The reflective layer 19 is made of the same material as the source electrode 17 and the drain electrode 118 of the TFT, and is made of, for example, Cr, Al, Ag and alloys thereof. Furthermore, the reflective layer 19 is preferably formed by the same film forming process and patterning process as the source electrode 17 and the drain electrode 18.

【0021】反射層19の層厚は、TFTのソース電極
17およびドレイン電極18の層厚と同等であることが
好ましく、例えば50〜1000nm、好ましくは10
0〜500nmである。
The layer thickness of the reflective layer 19 is preferably equal to the layer thickness of the source electrode 17 and the drain electrode 18 of the TFT, for example, 50 to 1000 nm, preferably 10 nm.
It is 0 to 500 nm.

【0022】TFTおよび反射層19を被覆するよう
に、保護絶縁膜20および有機絶縁膜21が形成されて
いる。有機絶縁膜21上には透明画素電極22が形成さ
れており、この電極22は、コンタクトホールを介して
TFTのドレイン電極18と電気的に接続されている。
透明画素電極21は、その一部が凸部16および反射層
19と重なり合うように配置されており、その部分が反
射部42となり、その他の部分が透過部41となる。
A protective insulating film 20 and an organic insulating film 21 are formed so as to cover the TFT and the reflective layer 19. A transparent pixel electrode 22 is formed on the organic insulating film 21, and the electrode 22 is electrically connected to the drain electrode 18 of the TFT via a contact hole.
The transparent pixel electrode 21 is arranged so that a part thereof overlaps the convex portion 16 and the reflective layer 19, and that portion becomes a reflective portion 42 and the other portion becomes a transmissive portion 41.

【0023】次に、本発明に係る半透過型アクティブ素
子アレイ基板の製造方法の一例について説明する。図2
は、前記半透過型アクティブ素子アレイ基板の製造方法
の一例を説明するための断面図である。また、図3は、
同平面図である。
Next, an example of a method of manufacturing the semi-transmissive active element array substrate according to the present invention will be described. Figure 2
FIG. 6A is a cross-sectional view for explaining an example of the method for manufacturing the semi-transmissive active element array substrate. In addition, FIG.
It is the same top view.

【0024】まず、透明基板11上に、ゲート電極12
を形成する(図2(a)、図3(a))。透明基板11
としては、例えば、ガラス基板を使用することができ
る。ゲート電極12としては、例えば、Cr、Al、A
l合金、AgまたはAg合金などを使用することがで
き、その形成方法としては、例えば、スパッタリング法
によりゲート電極材料を成膜した後、これをフォトリソ
グラフィーおよびエッチングによってパターニングする
方法が採用できる。また、ゲート電極12の膜厚につい
ては、特に限定するものではないが、例えば50〜10
00nmである。
First, the gate electrode 12 is formed on the transparent substrate 11.
Are formed (FIGS. 2A and 3A). Transparent substrate 11
For example, a glass substrate can be used. As the gate electrode 12, for example, Cr, Al, A
1 alloy, Ag or Ag alloy can be used, and as a method for forming the same, for example, a method of forming a film of a gate electrode material by a sputtering method and then patterning it by photolithography and etching can be adopted. The film thickness of the gate electrode 12 is not particularly limited, but is, for example, 50 to 10
00 nm.

【0025】続いて、ゲート電極12を被覆するように
ゲート絶縁膜13を形成する。ゲート絶縁膜13として
は、例えば、シリコン窒化膜を使用することができ、そ
の形成方法としては、例えば、プラズマ化学気相蒸着法
(以下、「p−CVD法」という。)を採用することが
できる。また、ゲート絶縁膜13の膜厚は、例えば10
〜1000nmである。
Then, a gate insulating film 13 is formed so as to cover the gate electrode 12. As the gate insulating film 13, for example, a silicon nitride film can be used, and as its forming method, for example, a plasma chemical vapor deposition method (hereinafter, referred to as “p-CVD method”) can be adopted. it can. The thickness of the gate insulating film 13 is, for example, 10
~ 1000 nm.

【0026】ゲート絶縁膜13上に、第1の半導体膜お
よび第2の半導体膜を形成する。第1の半導体膜として
は、例えば、アモルファスシリコンを使用することがで
き、その膜厚は、例えば50〜500nm、好ましくは
100〜300nmである。また、第2の半導体膜とし
ては、例えば、燐をドープした低抵抗アモルファスシリ
コンを使用することができ、その膜厚は、例えば5〜2
00nm、好ましくは10〜100nmである。また、
これらの半導体膜の形成方法としては、例えば、p−C
VD法を採用することができる。
A first semiconductor film and a second semiconductor film are formed on the gate insulating film 13. As the first semiconductor film, for example, amorphous silicon can be used, and the film thickness thereof is, for example, 50 to 500 nm, preferably 100 to 300 nm. Further, as the second semiconductor film, for example, phosphorus-doped low resistance amorphous silicon can be used, and the film thickness thereof is, for example, 5 to 2
00 nm, preferably 10 to 100 nm. Also,
As a method of forming these semiconductor films, for example, pC
The VD method can be adopted.

【0027】続いて、第1および第2の半導体膜をパタ
ーニングすることにより、TFTを形成する領域にチャ
ネル層14およびコンタクト層15を形成し、反射部4
2となる領域に、第1層16aおよび第2層16bから
なる凸部16を形成する(図2(b)、図3(b))。
このように、チャネル層14およびコンタクト層15
と、凸部16とは、同一の成膜工程およびパターニング
工程によって形成される。なお、このパターニングは、
例えば、フォトリソグラフィーおよびエッチングにより
実施することができる。
Subsequently, the first and second semiconductor films are patterned to form the channel layer 14 and the contact layer 15 in the region where the TFT is formed, and the reflection portion 4 is formed.
The convex portion 16 including the first layer 16a and the second layer 16b is formed in the region to be 2 (FIGS. 2B and 3B).
Thus, the channel layer 14 and the contact layer 15
And the convex portion 16 are formed by the same film forming process and patterning process. In addition, this patterning
For example, it can be performed by photolithography and etching.

【0028】TFTのチャネル層14およびコンタクト
層15と、凸部16とを被覆するように、導電膜を形成
する。導電膜としては、例えば、Cr、Al、Al合
金、Ag、Ag合金などを使用することができ、その形
成方法としては、例えば、スパッタリング法を採用する
ことができる。また、導電膜の膜厚は、例えば50〜1
000nm、好ましくは100〜500nmである。
A conductive film is formed so as to cover the channel layer 14 and the contact layer 15 of the TFT and the convex portion 16. As the conductive film, for example, Cr, Al, Al alloy, Ag, Ag alloy, or the like can be used, and as a forming method thereof, for example, a sputtering method can be adopted. The film thickness of the conductive film is, for example, 50 to 1
It is 000 nm, preferably 100 to 500 nm.

【0029】続いて、導電膜をパターニングすることに
より、コンタクト層15を被覆するようにソース電極1
7およびドレイン電極18を形成し、凸部16を被覆す
るように反射層19を形成する(図2(c)、図3
(c))。このように、ソース電極17およびドレイン
電極18と、反射層19とは、同一の成膜工程およびパ
ターニング工程によって形成される。なお、このパター
ニングは、例えば、フォトリソグラフィーおよびエッチ
ングにより実施することができる。
Subsequently, the conductive film is patterned to source electrode 1 so as to cover contact layer 15.
7 and the drain electrode 18, and the reflective layer 19 is formed so as to cover the convex portion 16 (FIG. 2C and FIG. 3).
(C)). In this way, the source electrode 17 and the drain electrode 18 and the reflective layer 19 are formed by the same film forming process and patterning process. In addition, this patterning can be implemented by photolithography and etching, for example.

【0030】ソース電極17、ドレイン電極18および
反射層19を被覆するように保護絶縁膜膜20を形成
し、これにコンタクトホール20aを形成する(図2
(d)、図3(d))。保護絶縁膜20としては、例え
ば、シリコン窒化膜を使用することができ、その形成方
法としては、例えば、p−CVD法を採用することがで
きる。保護絶縁膜20の膜厚は、例えば10〜1000
nmである。また、コンタクトホール20aの形成は、
例えば、エッチングにより実施することができる。
A protective insulating film 20 is formed so as to cover the source electrode 17, the drain electrode 18 and the reflective layer 19, and a contact hole 20a is formed therein (FIG. 2).
(D), FIG. 3 (d)). As the protective insulating film 20, for example, a silicon nitride film can be used, and as a method for forming the protective insulating film 20, for example, a p-CVD method can be adopted. The thickness of the protective insulating film 20 is, for example, 10 to 1000.
nm. The contact hole 20a is formed by
For example, it can be performed by etching.

【0031】保護絶縁膜20上に有機絶縁膜21を形成
する。有機絶縁膜21は、例えば、アクリル系樹脂など
の感光性樹脂を塗布することにより形成することができ
る。有機絶縁膜21の膜厚は、例えば0.5〜10μm
である。その後、有機絶縁膜21に開口部21bおよび
コンタクトホール21aを形成する(図2(e)、図3
(e))。開口部21bは、透過部41に相当する部分
に形成され、コンタクトホール21aは、少なくともT
FTのドレイン電極18上に形成される。開口部21b
およびコンタクトホール21aの形成は、例えば、有機
絶縁膜21として感光性樹脂を使用した場合であればフ
ォトリソグラフィーにより実施することができる。
An organic insulating film 21 is formed on the protective insulating film 20. The organic insulating film 21 can be formed, for example, by applying a photosensitive resin such as an acrylic resin. The film thickness of the organic insulating film 21 is, for example, 0.5 to 10 μm.
Is. After that, the opening 21b and the contact hole 21a are formed in the organic insulating film 21 (FIG. 2E, FIG.
(E)). The opening 21b is formed in a portion corresponding to the transmissive portion 41, and the contact hole 21a has at least T.
It is formed on the drain electrode 18 of the FT. Opening 21b
The contact hole 21a can be formed by photolithography, for example, when a photosensitive resin is used as the organic insulating film 21.

【0032】次に、有機絶縁膜21上に、透明画素電極
22を形成する(図2(f)、図3(f))。透明画素
電極22は、その一部が反射層19と重なり合うように
形成され、且つ、コンタクトホールを介してドレイン電
極18および反射層19と電気的に接続される。透明画
素電極22としては、例えば、インジウム錫酸化物(I
TO)を使用することができ、その形成方法としては、
例えば、スパッタリング法により成膜した後、フォトリ
ソグラフィーおよびエッチングによりパターニングする
方法を採用することができる。
Next, the transparent pixel electrode 22 is formed on the organic insulating film 21 (FIG. 2 (f), FIG. 3 (f)). The transparent pixel electrode 22 is formed so that a part thereof overlaps the reflective layer 19, and is electrically connected to the drain electrode 18 and the reflective layer 19 via a contact hole. As the transparent pixel electrode 22, for example, indium tin oxide (I
TO) can be used, and as a forming method thereof,
For example, a method of patterning by photolithography and etching after forming a film by a sputtering method can be adopted.

【0033】[0033]

【発明の効果】以上説明したように、本発明の半透過型
アクティブ素子アレイ基板によれば、透明基板上に複数
の凸部が形成され、その凸部を被覆するように反射層が
形成されているため、反射層表面に凹凸を形成し、その
結果、反射効率の高い半透過型アクティブ素子アレイ基
板とすることができる。
As described above, according to the semi-transmissive active element array substrate of the present invention, a plurality of convex portions are formed on the transparent substrate and the reflective layer is formed so as to cover the convex portions. Therefore, unevenness is formed on the surface of the reflective layer, and as a result, a semi-transmissive active element array substrate having high reflection efficiency can be obtained.

【0034】また、本発明の製造方法によれば、凸部と
半導体層とを同一の成膜工程およびパターニング工程に
より形成し、反射層とソース電極およびドレイン電極と
を同一の成膜工程およびパターニング工程により形成す
るため、生産効率を損なうことなく、反射効率の高い半
透過型アクティブ素子アレイ基板を製造することができ
る。
Further, according to the manufacturing method of the present invention, the convex portion and the semiconductor layer are formed by the same film forming step and the patterning step, and the reflective layer and the source electrode and the drain electrode are formed by the same film forming step and the patterning step. Since it is formed by steps, a semi-transmissive active element array substrate having high reflection efficiency can be manufactured without impairing production efficiency.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明に係る半透過型アクティブ素子アレイ
基板の一例を示す断面図である。
FIG. 1 is a cross-sectional view showing an example of a semi-transmissive active element array substrate according to the present invention.

【図2】 本発明に係る半透過型アクティブ素子アレイ
基板の製造方法の一例を示す工程断面図である。
FIG. 2 is a process sectional view showing an example of a method of manufacturing a semi-transmissive active element array substrate according to the present invention.

【図3】 本発明に係る半透過型アクティブ素子アレイ
基板の製造方法の一例を示す工程平面図である。
FIG. 3 is a process plan view showing an example of a method of manufacturing a semi-transmissive active element array substrate according to the present invention.

【図4】 従来の半透過型アクティブ素子アレイ基板を
示す断面図である。
FIG. 4 is a cross-sectional view showing a conventional transflective active device array substrate.

【符号の説明】[Explanation of symbols]

11、21 透明基板 12、22 ゲート電極 13、23 ゲート絶縁膜 14、24 チャネル層 15、25 コンタクト層 16 凸部 17、27 ソース電極 18、28 ドレイン電極 19、29 反射層 20、30 保護絶縁膜 21、31 有機絶縁膜 22、32 透明画素電極 11, 21 Transparent substrate 12, 22 Gate electrode 13, 23 Gate insulating film 14, 24 Channel layer 15, 25 Contact layer 16 convex 17, 27 Source electrode 18, 28 Drain electrode 19, 29 Reflective layer 20, 30 Protective insulation film 21, 31 Organic insulating film 22, 32 Transparent pixel electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 坪井 伸行 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 2H092 JA26 JA34 JA37 JA41 JA46 JB07 JB57 JB58 KA05 KA10 KA12 KA18 MA08 MA13 MA18 NA25 NA27 NA29 5C094 AA07 BA03 CA19 DA14 DA15 DB04 EA04 EA06 EA07 EB02 ED11 FB12 FB14 FB15 5F110 AA30 BB01 CC07 DD02 EE02 EE03 EE04 EE06 EE44 FF03 FF30 GG02 GG15 GG24 GG45 HK02 HK03 HK04 HK06 HK09 HK16 HK21 HK25 HK33 HK35 HL07 HL23 NN03 NN04 NN24 NN27 NN35 NN36 NN72    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Nobuyuki Tsuboi             1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric             Sangyo Co., Ltd. F-term (reference) 2H092 JA26 JA34 JA37 JA41 JA46                       JB07 JB57 JB58 KA05 KA10                       KA12 KA18 MA08 MA13 MA18                       NA25 NA27 NA29                 5C094 AA07 BA03 CA19 DA14 DA15                       DB04 EA04 EA06 EA07 EB02                       ED11 FB12 FB14 FB15                 5F110 AA30 BB01 CC07 DD02 EE02                       EE03 EE04 EE06 EE44 FF03                       FF30 GG02 GG15 GG24 GG45                       HK02 HK03 HK04 HK06 HK09                       HK16 HK21 HK25 HK33 HK35                       HL07 HL23 NN03 NN04 NN24                       NN27 NN35 NN36 NN72

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 透明基板と、前記透明基板上に形成され
たゲート電極と、前記ゲート電極上にゲート絶縁膜を介
して形成された半導体層と、前記半導体層上に形成され
たソース電極およびドレイン電極と、前記ソース電極お
よび前記ドレイン電極を被覆する層間絶縁膜と、前記層
間絶縁膜上に形成され、前記ドレイン電極と電気的に接
続された画素電極とを備えたアクティブ素子アレイ基板
であって、更に、前記画素電極の一部と重なり合うよう
に、前記ゲート電極上に前記ゲート絶縁膜を介して形成
された複数の凸部と、前記凸部を被覆し、且つ、前記層
間絶縁膜により被覆された反射層とを備えることを特徴
とする半透過型アクティブ素子アレイ基板。
1. A transparent substrate, a gate electrode formed on the transparent substrate, a semiconductor layer formed on the gate electrode via a gate insulating film, a source electrode formed on the semiconductor layer, and An active element array substrate including a drain electrode, an interlayer insulating film covering the source electrode and the drain electrode, and a pixel electrode formed on the interlayer insulating film and electrically connected to the drain electrode. Further, a plurality of convex portions formed on the gate electrode via the gate insulating film so as to overlap a part of the pixel electrode and the convex portion are covered, and by the interlayer insulating film. A transflective active element array substrate, comprising: a coated reflective layer.
【請求項2】 前記凸部と前記半導体層とが、同一材料
により形成されている請求項1に記載の半透過型アクテ
ィブ素子アレイ基板。
2. The semi-transmissive active element array substrate according to claim 1, wherein the convex portion and the semiconductor layer are formed of the same material.
【請求項3】 前記反射層と、前記ソース電極および前
記ドレイン電極とが、同一材料により形成されている請
求項1または2に記載の半透過型アクティブ素子アレイ
基板。
3. The semi-transmissive active element array substrate according to claim 1, wherein the reflective layer and the source electrode and the drain electrode are formed of the same material.
【請求項4】 前記ソース電極、前記ドレイン電極およ
び前記反射層が、Cr、AlおよびAgからなる群より
選ばれる少なくとも1種を含む請求項1〜3のいずれか
に記載の半透過型アクティブ素子アレイ基板。
4. The semi-transmissive active element according to claim 1, wherein the source electrode, the drain electrode and the reflective layer include at least one selected from the group consisting of Cr, Al and Ag. Array substrate.
【請求項5】 透明基板上にゲート電極を形成する工程
と、前記ゲート電極をゲート絶縁膜を介して被覆するよ
うに半導体膜を形成する工程と、前記半導体膜をパター
ニングすることにより、半導体層および複数の凸部を形
成する工程と、前記半導体層および前記凸部を被覆する
ように導電膜を形成する工程と、前記導電膜をパターニ
ングすることにより、前記半導体層上にソース電極およ
びドレイン電極を形成し、前記凸部上に反射層を形成す
る工程と、前記ソース電極、前記ドレイン電極および前
記反射層を被覆するように層間絶縁膜を形成する工程
と、前記層間絶縁膜上に、その一部が前記凸部および前
記反射層と重なり合うように、前記ドレイン電極と電気
的に接続された画素電極を形成する工程とを含むことを
特徴とする半透過型アクティブ素子アレイ基板の製造方
法。
5. A semiconductor layer is formed by forming a gate electrode on a transparent substrate, forming a semiconductor film so as to cover the gate electrode with a gate insulating film interposed therebetween, and patterning the semiconductor film. And a step of forming a plurality of convex portions, a step of forming a conductive film so as to cover the semiconductor layer and the convex portion, and patterning the conductive film to form a source electrode and a drain electrode on the semiconductor layer. A step of forming a reflective layer on the convex portion, a step of forming an interlayer insulating film so as to cover the source electrode, the drain electrode and the reflective layer, and the step of forming an interlayer insulating film on the interlayer insulating film. And a step of forming a pixel electrode electrically connected to the drain electrode so that a part of the pixel electrode overlaps the convex portion and the reflective layer. Method for manufacturing active element array substrate.
【請求項6】 前記導電膜が、Cr、AlおよびAgか
らなる群より選ばれる少なくとも1種を含む請求項5に
記載の半透過型アクティブ素子アレイ基板の製造方法。
6. The method for manufacturing a semi-transmissive active element array substrate according to claim 5, wherein the conductive film contains at least one selected from the group consisting of Cr, Al and Ag.
JP2001185396A 2001-06-19 2001-06-19 Semitransparent active element array substrate and its manufacturing method Pending JP2003005211A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001185396A JP2003005211A (en) 2001-06-19 2001-06-19 Semitransparent active element array substrate and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001185396A JP2003005211A (en) 2001-06-19 2001-06-19 Semitransparent active element array substrate and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2003005211A true JP2003005211A (en) 2003-01-08

Family

ID=19024986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001185396A Pending JP2003005211A (en) 2001-06-19 2001-06-19 Semitransparent active element array substrate and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2003005211A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004302174A (en) * 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp Liquid crystal display device and its manufacturing method
US7126657B2 (en) 2003-03-13 2006-10-24 Seiko Epson Corporation Multi-domain transflective liquid crystal display with plurality of band-shaped reflectors
US7196832B2 (en) 2001-12-17 2007-03-27 Seiko Epson Corporation Substrate for electrooptic device and method of manufacturing the same, electrooptic device, and electronic equipment
CN113838759A (en) * 2021-07-29 2021-12-24 信利半导体有限公司 Manufacturing method of thin film transistor, thin film transistor and electronic equipment

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7196832B2 (en) 2001-12-17 2007-03-27 Seiko Epson Corporation Substrate for electrooptic device and method of manufacturing the same, electrooptic device, and electronic equipment
US7630115B2 (en) 2001-12-17 2009-12-08 Seiko Epson Corporation Substrate for electrooptic device and method of manufacturing the same, electrooptic device, and electronic equipment
US7126657B2 (en) 2003-03-13 2006-10-24 Seiko Epson Corporation Multi-domain transflective liquid crystal display with plurality of band-shaped reflectors
JP2004302174A (en) * 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp Liquid crystal display device and its manufacturing method
CN113838759A (en) * 2021-07-29 2021-12-24 信利半导体有限公司 Manufacturing method of thin film transistor, thin film transistor and electronic equipment

Similar Documents

Publication Publication Date Title
JP5500937B2 (en) Transflective liquid crystal display device, manufacturing method thereof, and manufacturing method of thin film transistor substrate
US7450197B2 (en) Liquid crystal display device
TWI397130B (en) Method for manufacturing a pixel structure and the pixel structure
JP2004038186A (en) Translucent liquid crystal display device and manufacturing method therefor
US7220610B2 (en) Manufacturing method of array substrate for liquid crystal display device
JP2006171752A (en) Transflective liquid crystal display device and manufacturing method thereof
US8241935B2 (en) Method of fabricating liquid crystal display device having concave reflector
US20080062364A1 (en) Pixel structure and fabrication method thereof
JP2002229016A (en) Liquid crystal display, method of manufacturing the same, and image display application device
JP2003005211A (en) Semitransparent active element array substrate and its manufacturing method
TWI388035B (en) Pixel structures and fabricating methods thereof
US7656479B2 (en) Pixel structure and manufacturing method thereof
JP2003315788A (en) Semitransmission type liquid crystal display and method for manufacturing the same
JP2003279967A (en) Liquid crystal display device and manufacturing method therefor
KR20060088616A (en) Method of manufacturing for liquid crystal display panel
JP2002303883A (en) Semi-transmissive active element board and method for manufacturing it
JP2002090726A (en) Liquid crystal display device and method for manufacturing the same
KR100829708B1 (en) Liquid crystal display and fabrication method thereof
KR100852169B1 (en) Liquid crystal display device and method for manufacturing array substrate thereof
KR100945350B1 (en) Liquid crystal display device and fabrication method thereof
JP2001249358A (en) Liquid crystal display device amd method of manufacture
KR101071260B1 (en) Transflective liquid crystal display
KR100936889B1 (en) A array substrate and the fabrication method for LCD
JP2002040411A (en) Liquid crystal display device and method for manufacturing the same
KR100817127B1 (en) Structure and its fabrication method of reflective layer for reflective type liquid crystal display

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061109