JP2002542528A - 通信のためのインタフェース及び方法 - Google Patents
通信のためのインタフェース及び方法Info
- Publication number
- JP2002542528A JP2002542528A JP2000600184A JP2000600184A JP2002542528A JP 2002542528 A JP2002542528 A JP 2002542528A JP 2000600184 A JP2000600184 A JP 2000600184A JP 2000600184 A JP2000600184 A JP 2000600184A JP 2002542528 A JP2002542528 A JP 2002542528A
- Authority
- JP
- Japan
- Prior art keywords
- state
- data
- output
- interface
- changing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000005540 biological transmission Effects 0.000 claims abstract description 27
- 230000011664 signaling Effects 0.000 claims abstract description 23
- 230000002093 peripheral effect Effects 0.000 claims description 49
- 238000012546 transfer Methods 0.000 claims description 25
- 238000012790 confirmation Methods 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 101100388291 Arabidopsis thaliana DTX49 gene Proteins 0.000 description 2
- 101100268840 Danio rerio chrna1 gene Proteins 0.000 description 2
- 101150065731 NIC1 gene Proteins 0.000 description 2
- PWHVEHULNLETOV-UHFFFAOYSA-N Nic-1 Natural products C12OC2C2(O)CC=CC(=O)C2(C)C(CCC2=C3)C1C2=CC=C3C(C)C1OC(O)C2(C)OC2(C)C1 PWHVEHULNLETOV-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- JQGGAELIYHNDQS-UHFFFAOYSA-N Nic 12 Natural products CC(C=CC(=O)C)c1ccc2C3C4OC4C5(O)CC=CC(=O)C5(C)C3CCc2c1 JQGGAELIYHNDQS-UHFFFAOYSA-N 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
イン及び少なくとも8本のデータラインを含むインタフェースに関する。 本発明は、またこの様なインタフェースを通じての通信の方法に関する。
これは、ホストコンピュータと広範な同時にアクセス可能な周辺装置との間のデ
ータ交換を支援する直列ケーブルバスである。USBに付けられた周辺装置は、
ホストにスケジュールされたトークンに基づく(host-scheduled token-based)
プロトコルを通じてUSB帯域幅を共有する。例えば、USBは、ホストとして
動作するPCを、キーボード、マウス、モニター、スピーカ、プリンタ等に、種
々のコンステレーション(constellation)においてハブと呼ばれる接続箱を経
由して接続するのに使用される。
列バスであり、これはバックプレーン(backplane)バスとケーブルの両方を支
援する直列バスである。このシステムは、16個までの接続を同時に支援する。
る並列非同期ピア対ピア(peer−to−peer)I/Oバスである。SC
SIバスの目的は、多数の装置を1つ又はそれより多い計算機に接続し、たとえ
装置が6m又は25mケーブルで接続されても、高いデータのスループットを得
ることである。多数の装置を接続する目的で、装置は、少なくとも50ラインを
持つケーブルにより一緒にデイジー・チェーンされる。種々のユニットで通信を
管理するために、このシステムは、種々のユニットのアイデンティティに対応す
るアドレスを使用している。
して外部周辺装置を計算機に接続するために使用される。並列ポートは、長年に
わたり計算機と周辺装置との間の通信に使用され、従って今日使用されている多
くの計算機と周辺装置は、それを相互の通信のために使用している。通信のため
の新しくより良いプロトコル及びスキームは常に発達し、並列ポートも例外では
ない。並列ポートを利用している古い装置があるという事実は、全部並列ポート
を相互に両立できるようにすべきかどうか、又はポートをより良くするかどうか
に関する問題を生じている。この問題は、新しい並列ポートを全部の先のポート
と両立できるようにすることにより、また2つの接続されるポートにどのスキー
ムを通信において使用するかについて交渉をさせることにより解決される。上述
の様に、並列ポートはケーブルを経由して通信するように設計される。2つの接
続される装置を相互に関してどこに置くかの選択におけるより大きな自由度を使
用者に与えるため、並列ポートは17mケーブルを経由して通信できるように設
計される。これは結果として利点が得られ、例えば、走査器及び計算機は、込み
合った机上の小さな量の自由空間を共用する必要がなく、またやかましいプリン
タは、印刷するためそれを使用する人と同じ室内に置かれる必要がない。
かしこの解決策を高価で複雑にするであろう。更に、この様な解決策は、むしろ
大きなエネエルギー消費となり、また大きな空間を必要とするであろう。並列ポ
ートによる解決策に関しては、幾つかのインタフェース機能が余りにも遅いとい
う結果になるであろう。
タフェースである。このバスは、高度に集積された周辺制御器、コンポーネント
、周辺アド・イン(add−in)ボード、及びプロセッサメモリシステム間の
相互接続機構としての使用が意図されている。このバスの目的は、図形志向オペ
レーティングシステムにおけるプロセッサとディスプレイ周辺との間のボトルネ
ックの問題の解決である。これは、大きな帯域幅要求を持つ周辺機能をシステム
のプロセッサの近くに移動させることにより達成される。 2つの装置だけの間の接続に対するPCIローカルバスを使用しての解決策は
、不適当に複雑であり、またこれにより余りにも高価で、また多くの空間を必要
とするであろう。
ワークインタフェースカードとの間の接続のための新しいインタフェースを提供
することであり、このインタフェースは特に短距離に亘る接続に適している。こ
れは、複数シグナリングラインと少なくとも8本のデータラインを含む、第1と
第2の装置間の通信のための非同期インタフェースにより達成される。この非同
期インタフェースは、 2つの装置間の信号接地ライン、電力供給ライン及び電力供給接地ライン、
及び 2つの装置間の7本だけのシグナリングラインを特徴とし、 この7本のシグナリングラインは、 データが順方向及び逆方向へ転送される時、ハンドシェーキングのため第1
の装置から出力を与えるNICClkと、 データが順方向及び逆方向へ転送される時、ハンドシェーキングのため第2
の装置から出力を与えるPrntClkと、 データが逆方向へ転送される時、ハンドシェーキングのため第1の装置から
出力を与えるNICAckと、 転送方向の変更の用意があることを示すためかつ転送方向の変更を直ちに完
了するよう第2の装置への要求として、第1の装置から出力を与えるNICBu
sReqと、 転送方向の変更、即ち、順から逆へ又は逆から順への変更の確認のため、第
2の装置から出力を与えるPrntBusAckと、 逆方向ヘのデータ転送の要求のためかつ、逆方向への転送が終了した時、イ
ンタフェースを正常モードへ戻す要求のため、第2の装置から出力を与えるNI
CIntと、 インタフェースが再度初期化されるべきことを要求するため第1の装置から
出力を与えるPrntIntと、である。
のシグナリングラインは、その結果としてインタフェースのより簡単な構造が得
られる。本発明によりシグナリングラインに信号を運ばせることにより、比較的
速いインタフェースが提供される。本発明の解決策により信号を運ぶ正確に7本
のシグナリングラインを備えることにより、シグナリング速度とインタフェース
の単純性との間の最適な平衡が達成される。加えて、これらの特徴は、小型で安
価なインタフェースを提供し、かつこの結果として、実行のためにより少ない数
のコンポーネントが必要である。
を処理するドライバを含み、これは高々8mAを吸い込みまた高々8mAを出力
する能力がある。この実施例は、費用に対してより効果的なコンポーネントの使
用を可能にする利点を与える。
、これは 第1及び第2の装置は、第1から第2の装置へのデータ送信が可能であり、即
ち、データは送信され又はインタフェースは送信されるべきデータを待ち受け、
また第2の装置はデータを第1の装置へ送信しようと意図している、正常モード
にあるステップと、 第2の装置は、第1の装置へそれが送信すべきデータを持っていることを通知
しかつ転送方向を順方向から逆方向へ変更することを要求するため、出力NIC
Intを第1の状態から第2の状態へ変更するステップと 第1の装置は、それが送信すべきデータを最早持たない時、第2の装置へそれ
がアイドルでありデータを受信する用意があることを通知しかつ第2の装置が転
送方向の変更を完了することを要求するため、引き続いて出力、NICBusR
eqを第1の状態から第2の状態へ変更するステップと、 第2の装置は、第1の装置の出力NICBusReqに対する確認としてかつ
転送方向の変更が完了したことを確認するため、出力PrntBusAckを第
1の状態から第2の状態へ変更することによりこれに応答するステップと、 第2の装置は引き続いてそれが送信しようと意図し、第1の装置にデータライ
ン上で利用可能なデータを作り、第1の装置にそのデータが利用可能であること
を通知するため、それに引き続いて出力PrntClkを第1の状態から第2の
状態へ変更するステップと、 第1の装置は、それがデータが利用可能なことを認めたことを確認するため、
出力NICAckを第1の状態から第2の状態へ変更するステップと、 第2の装置は、それが出力NICAckの状態の変化を認めたことを確認する
ため、引き続いて出力PrntClkを第2の状態から第1の状態へ変更するス
テップと、 第1の装置は、データが受信されまたそれが新しいデータを受信する用意があ
ることを確認するため、引き続いて出力NICAckを第1の状態から第2の状
態へ変更するステップと、 第2の装置が送信するデータを持たなくなるまで、可能なさらなるデータ送信
が上述と同様な方法で行われ、その後それはその送信を終結したことを第1の装
置に通知するため、出力NICIntを第1の状態から第2の状態へ変更するス
テップと、 第1の装置は、それが送信機として動作する用意があることを示しかつ第2の
装置に送信方向の変更を完了するよう要求するため、第2の装置の出力NICI
ntに応答して出力NICBusReqを第2の状態から第1の状態へ変更する
ステップと、 第2の装置は、第1の装置にそれが受信機として動作する用意があることを通
知しかつ最終的にインタフェースを正常モードに戻す用意があることを通知する
ため、出力PrntBusAckを第2の状態から第1の状態へ変更することに
よりこれを確認するステップとを含む。
びこの逆を可能にする。 この発明の別の局面においては、この方法は更に 第1の装置は、初期化及び再初期化において、その出力を第2の状態にセット
するステップと、 第1の装置は、それが初期化を終了した時、その複数出力を、第2の状態から
、これら出力の状態が正常モードにある第1の状態へ変更するステップと、 第2の装置は、初期化及び再初期化において、その複数出力を第2の状態にセ
ットするステップと、 第1の装置は、それが初期化を終了した時、その複数出力を、第2の状態から
、これら出力の状態が正常モードにある第1の状態へ変更するステップと、 インタフェースは、第1の装置の複数出力と第2の装置の複数出力の両方が第
1の状態、即ち、インタフェースが正常モードにあるまで、データ送信を許さな
いステップと、を含む。
期化は短時間内に完了する利点を持つ。初期化手順の短時間間隔は、インタフェ
ースを通じての通信が最小限度である結果である。
ムにおける他のタスクのため装置である。周辺装置は、例えば、プリンタ、モデ
ム、走査器、ファクシミリ機械、フォトコピヤ(photocopier)又は多機能ペリ
フェラルである。
0(NIC)との間の通信のためのインタフェース140が示される。NIC1
20の目的は、周辺装置110をネットワーク150に接続することである。こ
の発明の好ましい実施例において、NIC120は周辺装置のケース100の内
側に取り付けられる。
インにより接続され、ここにXは、例えば、双方向データ転送のため8又は16
である。
シグナリングラインの4本、NICClk、NICAck、NICBusReq
及びPrntIntは、NIC120からの出力である。NICClk121は
、順方向のデータ転送の間、即ち、NIC120から周辺装置110へのデータ
転送の間ハンドシェーキングのために使用される。NICAck122は、逆方
向のデータ転送の間、即ち、周辺装置110からNIC120ヘのデータ転送の
間ハンドシェーキングのために使用される。NICBusReq123は、NI
C120がデータ転送方向の変更、即ち、順方向から逆方向及びこの反対、の用
意があることを確認するため使用される。PrntInt124は、割り込み・
シグナリング及び再初期化シグナリングのために使用される。
びNICIntは、周辺装置110からの出力である。PrntClk111は
、順方向及び逆方向の両方のデータ転送の間ハンドシェーキングのために使用さ
れる。PrntBusAck112は、データ転送の方向の変更を確認するため
使用される。NICInt113は、割り込み・シグナリングのため、及び順か
ら逆方向へ及びこの反対への転送方向の変更を要求するために使用される。
ライバは、8mAより多く吸い込むことが出来ずまた8mAより多く出力させる
ことが出来ない形式のものである。別の好ましい実施例において、シグナリング
ドライバは、4mAを吸い込みまた出力させるよう構成される。
置110からNIC120へ供給され、好ましくは3.3V/1.2Aであるが
、NIC120は、もし要求されれば5.0V/0.75Aを使用できるであろ
う。
の装置の接続のための使用に実際的ないかなる形式のものでも良い。NIC12
0を同じプリント回路カード上で実施することは可能である。別の可能性は、接
続部材を両方のプリント回路カードの一方の上に取り付け、プリント回路により
形成された複数ラインを、他方のプリント回路カードの縁に到達させるがそのや
り方は、前記縁を接続部材の中へ押し込むことにより接続が確立される様な方法
である。更に別の可能性は、接続部材を両方のプリント回路カードの各々の上に
取り付け、2つの接続部材を相互に直接接触させるか又は少数のデシメートルよ
り長くない平らなケーブルの小さい片を2つの接続部材の中に挿入することで2
つのカードを接続する。
グ手順が記載される。NICが始動又は再始動されると、その出力NICClk
、NICBusReq及びPrntIntは、初期化中であることを示すため、
ハンドシェーキング図におけるイベント201に従う状態にセットされる。周辺
装置が始動又は再始動されると、その出力PrntClk、PrntBusAc
k及びNICIntは、初期化中であることを示すため、ハンドシェーキング図
におけるイベント224に従う状態にセットされる。NICAckと名付けられ
たNIC出力信号は、その信号がこの情況において有効でないため、初期化手順
に影響しない。
データもこのハンドシェーキングにより影響されない。
変更する、イベント202を見よ。周辺装置110はその内部初期化を終了した
時、その出力ラインの状態を類似の方法で変更する、イベント203を見よ。
更するかは、例えば、どちらが最も速いか又はどちらが最初に初期化を開始した
かに依存する。従って、NIC120及び周辺装置110からの初期化終了シグ
ナリングは逆の順序で現れることがあり、即ち、周辺装置が最初に初期化され、
このためその出力ラインの状態を最初に変更し、またNIC120は2番目に初
期化され、このためその出力ラインの状態を周辺装置より後に変更する。
ルした時は、インタフェースは、それを通る通信が可能である状態に到達してお
り、以下この状態を正常モードと呼ぶ。
周辺装置110の方向へのデータの送信中に使用され、以下この送信方向は順方
向と呼ばれる。
らない。順方向への送信は、NIC110によりデータライン130上でデータ
利用可能205とすることにより開始される。次にNIC120は信号NICC
lkを低206にセットする。周辺装置110は、この変更をNICClk状態
において検出し、これを信号PrntClkを低207にセットすることにより
確認する。次にNIC120は信号NICClkを高208にセットし、周辺装
置110にそれが肯定応答を通知したこと告げる。周辺装置がデータの読み取り
がなされる時、それは信号PrntClkを高209にセットし、これは同時に
NIC120に、周辺装置は新しいデータを受信する用意があることを告げる。
インタフェースは今や正常モード204に後戻りし、これはNIC110に対し
て、上に開示したハンドシェーキングに従い新しい送信を開始することを可能に
する。
NIC120へのデータの送信を要求している時に使用され、この送信方向は以
下に逆方向と呼ばれる。
を表す。周辺装置110は、信号NICIntを低210にセットすることによ
り送信方向の変更を要求する。もしNIC110が、図5に示す様に、現在デー
タを送信していれば、それはその送信を完了し、これは多重データトランザクシ
ョンを含むことがあり、次に信号NICBusReqを低211にセットするこ
とによりそれがデータの受信の用意があることを確認し、同時に周辺装置に方向
の変更を出来るだけ早く終結するよう要求する。もしNIC120が、データ送
信がビジーでなければ、それは直ちに確認する。次に、周辺装置110は、それ
が肯定応答をNIC120から受信したことを確認し、同時にNICにそれがデ
ータを逆方向へ送信しようとしていることをPrntBusAckを高212に
セットすることにより告げる。その後信号NICAckは有効と定義され、低い
値225にセットされる。インタフェースは、今や全部の送信が逆方向になされ
る状態にあり、以下逆モードと呼ぶ。
装置110は、送信すべきデータをデータライン214上に置くことにより送信
を始める。データが前記ライン上で安定した時は、周辺装置110は、信号Pr
ntClkを低215にセットし、NIC120にデータはデータライン130
上で利用可能であることを告げる。NICは次に、それがPrntClk信号2
15を認めたことを信号NICAckを高216にセットすることにより確認す
る。これに応答して、周辺装置110は、それがNICAck信号216を認め
た時、信号PrntClkを高217にセットする。NIC120がデータを受
信した時、それは信号NICAckを低218にセットすることにより確認し、
それは同時に周辺装置110に、NIC120は新しいデータを受信する用意が
あることを通知する。今やインタフェースは、逆モードに戻っており、この結果
として周辺装置は、上のハンドシェーキングに従いより多くのデータを送信出来
る。
ースは正常モードに戻ることになっていると思われていた。インタフェースの正
常モードへの復帰は、周辺装置が、それがその送信を終了し、その意図はインタ
フェースを正常モード204へ戻すことであることをNIC120に通知するた
め、信号NICIntを高219にセットすることにより開始される。NIC1
20は、信号NICBusReqを高220にセットすることにより確認し、同
時に周辺装置にそれが順方向に送信を開始する用意があることを通知し、また同
時に周辺装置にインタフェースを出来るだけ早く正常モードに置くように要求す
る。周辺装置110は、信号PrntBusAckを低221にセットすること
により確認し、NIC120に、それがデータを受信しかつインタフェースを正
常モードへ戻す用意のあることを告げる。その後信号NICAckは最早有効2
26ではない。
生するハンドシェーキングを表すタイミング図。
生するハンドシェーキングを表すタイミング図。
Claims (9)
- 【請求項1】 第1の装置と第2の装置との間の通信のための非同期インタ
フェースであって、シグナリングライン及び少なくとも8本のデータラインを含
むものにおいて、 2つの装置間の信号接地ライン、電力供給ライン及び電力供給接地ラインと、 2つの装置間の7本のみのシグナリングラインとを特徴とし、 当該7本のシグナリングラインは、 データが順方向に転送される時、ハンドシェーキングのために第1の装置から
の出力を与えるNICClkと、 データが順方向及び逆方向にそれぞれ転送される時、ハンドシェーキングのた
めに第2の装置からの出力を与えるPrntClkと、 データが逆方向に転送される時、ハンドシェーキングのために第1の装置から
出力を与えるNICAckと、 それが転送方向の変更のため用意が出来ていることを示すため及び転送方向の
変更を直ちに完了するよう第2の装置への要求として、第1の装置から出力を与
えるNICBusReqと、 転送方向の変更、即ち、順から逆へ又は逆から順への確認のために第2の装置
から出力を与えるPrntBusAckと、 逆方向ヘのデータ転送を要求し、また逆方向ヘのデータ転送が終了した時、イ
ンタフェースが正常モードへ戻ることを要求するため第2の装置から出力を与え
るNICIntと、 インタフェース再初期化されるべきことを要求するため第1のインタフェース
から出力を与えるPrntIntとであることを特徴とする非同期インタフェー
ス。 - 【請求項2】 請求項1に記載の第1の装置と第2の装置との間の通信のた
めの非同期インタフェースであって、これら装置は、インタフェースを経由する
通信を処理する信号ドライバを含み、これは高々8mAを吸い込み、また高々8
mAを出力する能力がある非同期インタフェース。 - 【請求項3】 請求項1又は2に記載の第1の装置と第2の装置との間の通
信のための非同期インタフェースであって、第1の装置と第2のバイスとの間の
接続は、2つの装置を相互に短距離に位置させる形式のものである非同期インタ
フェース。 - 【請求項4】 請求項3に記載の第1の装置と第2の装置との間の通信のた
めの非同期インタフェースであって、2つの装置間のシグナリング距離は僅かに
少数デシメートルの長さである非同期インタフェース。 - 【請求項5】 請求項4に記載の第1の装置と第2の装置との間の通信のた
めの非同期インタフェースであって、2つの装置の各々はそれぞれ1つのプリン
ト回路カード上に位置し、これらの間の接続はプリント回路カードの1つの上の
接続部材により及び他方のプリント回路カードの、プリント回路により形成され
るラインをこのカードの縁に到達させることにより形成され、他方のプリント回
路カードのラインが当該接続部材に挿入された時接続を確立する非同期インタフ
ェース。 - 【請求項6】 請求項1から5に記載の第1の装置と第2の装置との間の通
信のための非同期インタフェースであって、第2の装置は周辺装置である非同期
インタフェース。 - 【請求項7】 非同期インタフェースによる通信の方法であって、 第1及び第2の装置は、第1から第2の装置へのデータ送信が可能であり、即
ち、データは送信され又はインタフェースは送信されるべきデータを待ち受け、
また第2の装置はデータを第1の装置へ送信しようと意図している、正常モード
にあるステップと、 第2の装置は、第1の装置へそれが送信すべきデータを持っていることを通知
しかつ転送方向を順方向から逆方向へ変更することを要求するため、出力NIC
Intを第1の状態から第2の状態へ変更するステップと、 第1の装置は、それが送信すべきデータを最早持たない時、第2の装置へそれ
がアイドルでありデータを受信する用意があることを通知しかつ第2の装置が転
送方向の変更を完了することを要求するため、引き続いて出力、NICBusR
eqを第1の状態から第2の状態へ変更するステップと、 第2の装置は、第1の装置の出力NICBusReqに対する確認としてかつ
転送方向の変更が完了したことを確認するため、出力PrntBusAckを第
1の状態から第2の状態へ変更することによりこれに応答するステップと、 第2の装置は引き続いてそれが送信しようと意図し、第1の装置にデータライ
ン上で利用可能なデータを作り、第1の装置にそのデータが利用可能であること
を通知するため、それに引き続いて出力PrntClkを第1の状態から第2の
状態へ変更するステップと、 第1の装置は、それがデータが利用可能なことを認めたことを確認するため、
出力NICAckを第1の状態から第2の状態へ変更するステップと、 第2の装置は、それが出力NICAckの状態の変化を認めたことを確認する
ため、引き続いて出力PrntClkを第2の状態から第1の状態へ変更するス
テップと、 第1の装置は、データが受信されまたそれが新しいデータを受信する用意があ
ることを確認するため、引き続いて出力NICAckを第1の状態から第2の状
態へ変更するステップと、 第2の装置が送信するデータを持たなくなるまで、可能なさらなるデータ送信
が上述と同様な方法で行われ、その後それはその送信を終結したことを第1の装
置に通知するため、出力NICIntを第1の状態から第2の状態へ変更するス
テップと、 第1の装置は、それが送信機として動作する用意があることを示しかつ第2の
装置に送信方向の変更を完了するよう要求するため、第2の装置の出力NICI
ntに応答して出力NICBusReqを第2の状態から第1の状態へ変更する
ステップと、 第2の装置は、第1の装置にそれが受信機として動作する用意があることを通
知しかつ最終的にインタフェースを正常モードに戻す用意があることを通知する
ため、出力PrntBusAckを第2の状態から第1の状態へ変更することに
よりこれを確認するステップとを含む非同期インタフェースによる通信の方法。 - 【請求項8】 請求項7に記載の非同期インタフェースによる通信の方法で
あって、更に 第1装置は、インタフェースが正常モードにある時、それが利用可能に送信し
ようと意図するデータを作り、第2の装置にデータが利用可能であることを通知
するため、引き続いて出力NICClkを第1の状態から第2の状態へ変更する
ステップと、 第2の装置は、それがデータが利用可能であることを通知したことを確認する
ため、出力PrntClkを第1の状態から第2の状態へ変更するステップと、 第1の装置は、それが出力PrntClkの状態の変更を認めたことを確認す
るため、引き続いて出力NICClkを第2の状態から第1の状態へ変更するス
テップと、 第2の装置は、データが受信されかつそれが新しいデータを受信する用意があ
ることを確認するため、引き続いてPrntClkを第2の状態から第1の状態
へ変更するステップと、 可能なさらなるデータ送信が上に定義したのと同じ方法で行われるステップと
を含む非同期インタフェースによる通信の方法。 - 【請求項9】 請求項7から8のいずれか1つに記載の非同期インタフェー
スによる通信の方法であって、更に 第1の装置は、初期化及び再初期化において、その出力を第2の状態にセッ
トするステップと、 第1の装置は、それが初期化を終了した時、その複数出力を、第2の状態から
、これら出力の状態が正常モードにある第1の状態へ変更するステップと、 第2の装置は、初期化及び再初期化において、その複数出力を第2の状態にセ
ットするステップと、 第1の装置は、それが初期化を終了した時、その複数出力を、第2の状態から
、これら出力の状態が正常モードにある第1の状態へ変更するステップと、 インタフェースは、第1の装置の複数出力と第2の装置の複数出力の両方が第
1の状態、即ち、インタフェースが正常モードにあるまで、データ送信を許さな
いステップと、を含む非同期インタフェースによる通信の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9900517-5 | 1999-02-17 | ||
SE9900517A SE9900517L (sv) | 1999-02-17 | 1999-02-17 | Gränssnitt och metod för kommunikation |
PCT/SE2000/000260 WO2000049508A1 (en) | 1999-02-17 | 2000-02-10 | Interface and method for communication |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002542528A true JP2002542528A (ja) | 2002-12-10 |
JP2002542528A5 JP2002542528A5 (ja) | 2010-04-22 |
JP4495860B2 JP4495860B2 (ja) | 2010-07-07 |
Family
ID=20414488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000600184A Expired - Fee Related JP4495860B2 (ja) | 1999-02-17 | 2000-02-10 | 通信のためのインタフェース及び方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6625670B1 (ja) |
JP (1) | JP4495860B2 (ja) |
AU (1) | AU3202400A (ja) |
SE (1) | SE9900517L (ja) |
WO (1) | WO2000049508A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015024552A2 (de) * | 2013-08-22 | 2015-02-26 | Anedo Ltd. | Intelligente peripheriekopplungsbaugruppe nebst computergestützten verfahren zu ihrer erstellung oder herstellung, sowie computergestütztes verfahren zur konfiguration eines datennetzwerkbasierten systems zur steuerung und/oder regelung und/oder überwachung von zumindest einem peripheriegerät mittels datenübertragung zwischen teilnehmern eines datennetzwerks |
US10917603B2 (en) * | 2014-07-03 | 2021-02-09 | Sony Corporation | Interface circuit, transmission system, and transmission direction control method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05341923A (ja) * | 1991-08-27 | 1993-12-24 | Compaq Computer Corp | 2方向性通信能力を提供する方法及びプロトコル |
EP0579515A1 (en) * | 1992-07-17 | 1994-01-19 | Digital Equipment Corporation | Asynchronous bus interface for minimising asynchronous bus data transfer times |
US5339395A (en) * | 1992-09-17 | 1994-08-16 | Delco Electronics Corporation | Interface circuit for interfacing a peripheral device with a microprocessor operating in either a synchronous or an asynchronous mode |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0606102A1 (en) | 1986-09-19 | 1994-07-13 | International Business Machines Corporation | An input output interface controller connecting a synchronous bus to an asynchronous bus and methods for performing operations on the buses |
US5446915A (en) * | 1993-05-25 | 1995-08-29 | Intel Corporation | Parallel processing system virtual connection method and apparatus with protection and flow control |
US5685012A (en) * | 1993-11-09 | 1997-11-04 | Micron Electronics, Inc. | System for employing high speed data transfer between host and peripheral via host interface circuitry utilizing an IOread signal driven by the peripheral or the host |
US6006284A (en) * | 1997-03-31 | 1999-12-21 | Sun Microsystems, Inc. | Method and apparatus for driving a parallel part to provide multiple modes of communications between a host and a peripheral |
JP3744137B2 (ja) * | 1997-08-07 | 2006-02-08 | ブラザー工業株式会社 | ネットワークシステム、ネットワーク管理方法、インタフェース装置、インタフェース装置を動作させるためのプログラムが記録された記録媒体及び端末装置 |
US6275874B1 (en) * | 1998-12-23 | 2001-08-14 | Nortel Networks Limited | System for producing communication codes responsive to communication signals, translating communication codes into peripheral codes, and producing signals for communicating with peripheral responsive to peripheral codes |
-
1999
- 1999-02-17 SE SE9900517A patent/SE9900517L/ not_active Application Discontinuation
- 1999-02-23 US US09/255,914 patent/US6625670B1/en not_active Expired - Fee Related
-
2000
- 2000-02-10 AU AU32024/00A patent/AU3202400A/en not_active Abandoned
- 2000-02-10 WO PCT/SE2000/000260 patent/WO2000049508A1/en active Application Filing
- 2000-02-10 JP JP2000600184A patent/JP4495860B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05341923A (ja) * | 1991-08-27 | 1993-12-24 | Compaq Computer Corp | 2方向性通信能力を提供する方法及びプロトコル |
EP0579515A1 (en) * | 1992-07-17 | 1994-01-19 | Digital Equipment Corporation | Asynchronous bus interface for minimising asynchronous bus data transfer times |
US5339395A (en) * | 1992-09-17 | 1994-08-16 | Delco Electronics Corporation | Interface circuit for interfacing a peripheral device with a microprocessor operating in either a synchronous or an asynchronous mode |
Also Published As
Publication number | Publication date |
---|---|
JP4495860B2 (ja) | 2010-07-07 |
AU3202400A (en) | 2000-09-04 |
SE9900517D0 (sv) | 1999-02-17 |
US6625670B1 (en) | 2003-09-23 |
WO2000049508A1 (en) | 2000-08-24 |
SE9900517L (sv) | 2000-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6735658B1 (en) | System and method for combining computer video and remote universal serial bus in an extended cable | |
US5915101A (en) | Arbitration in the case of a delaying bus coupling | |
US8103813B2 (en) | Method and system for hardware based implementation of USB 1.1 over a high speed link | |
US6708247B1 (en) | Extending universal serial bus to allow communication with USB devices at a remote location | |
EP2676204B1 (en) | Serial interface | |
JP4377603B2 (ja) | バス通信システムおよびその通信制御方法 | |
JP3405360B2 (ja) | コンピュータ装置バス、マスタ装置とスレーブ装置の間で通信する方法およびデータ幅を調整する方法 | |
JPH08509307A (ja) | 調停用の第1のバス構成とデータ転送用の第2のバス構成を有する通信ノード | |
JPS63255759A (ja) | 制御システム | |
US6671765B1 (en) | Architecture enabling code overlay using a dedicated endpoint | |
WO2012149767A1 (zh) | 访问存储设备的方法及系统 | |
EP1516261B1 (en) | Bus system, station for use in a bus system, and bus interface | |
US6175887B1 (en) | Deterministic arbitration of a serial bus using arbitration addresses | |
JP3636160B2 (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
US6889265B2 (en) | Apparatus and method to allow and synchronize schedule changes in a USB enhanced host controller | |
JP2002542528A (ja) | 通信のためのインタフェース及び方法 | |
JP2000194649A (ja) | 電子機器接続方法および電子機器接続装置 | |
JP2002542528A5 (ja) | ||
McDowell et al. | USB explained | |
WO2001031459A9 (en) | Wireless universal serial bus system | |
JPH10161973A (ja) | バス制御装置およびバスユニット | |
WO2001031460A9 (en) | Method and apparatus for an improved interface between computer components | |
JPH04225458A (ja) | コンピュータ | |
KR100324281B1 (ko) | 중앙 집중식 고속 데이터 전송 장치 | |
JP2003323391A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20100305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100402 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100412 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |