JP2002533977A - 無線周波数信号の送信回路 - Google Patents

無線周波数信号の送信回路

Info

Publication number
JP2002533977A
JP2002533977A JP2000590309A JP2000590309A JP2002533977A JP 2002533977 A JP2002533977 A JP 2002533977A JP 2000590309 A JP2000590309 A JP 2000590309A JP 2000590309 A JP2000590309 A JP 2000590309A JP 2002533977 A JP2002533977 A JP 2002533977A
Authority
JP
Japan
Prior art keywords
signal
output
frequency converter
input
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000590309A
Other languages
English (en)
Other versions
JP4454863B2 (ja
Inventor
パスカル、フィリップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2002533977A publication Critical patent/JP2002533977A/ja
Application granted granted Critical
Publication of JP4454863B2 publication Critical patent/JP4454863B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20Modulator circuits; Transmitter circuits
    • H04L27/2032Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
    • H04L27/2057Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases with a separate carrier for each phase state
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B2001/0491Circuits with frequency synthesizers, frequency converters or modulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transmitters (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transceivers (AREA)

Abstract

(57)【要約】 【課題】 本発明の目的は、第1周波数変換器の構造がかなり単純化され周知の構造よりも不本意の信号が少なくなる送信回路により従来技術の欠点を改善することにある。 【解決手段】 本発明は入力信号(IN)を受け入れるよう構成された無線周波数信号の送信回路に関する。この送信回路は、少なくとも1つの差動信号を受け取る基準入力端を備え、中間周波数と呼ばれる所定の周波数と、入力信号(IN)の周波数を表す位相とをもつ信号を配信するよう構成された基準入力端とを備えた第1周波数変換器(FC1)と、第1周波数変換器(FC1)の出力信号の周波数を調整可能周波数への変化により生成された無線周波数信号を配信するよう構成された第2周波数変換器(FC2)とを含んでいる。本発明によると、第1周波数変換器(FC1)は、第1周波数変換器(FC1)の出力端に接続するために入力信号(IN)の値の関数として基準入力の1つを選択するデジタル手段を含んでいる。本発明は送信回路の構造と実施例をかなり単純化可能であると共にその性能を改良可能である。無線電話の信号の送信に適用可能である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】
本発明は信号が保持するデータを表す位相をもつ入力信号を受け取るための少
なくとも1つの入力端を備えた無線周波数信号の送信回路に関し、この送信回路
は、第1発振器から到来する差動信号を受け取る基準入力端と呼ばれる少なくと
も2つの入力端と中間周波数と呼ばれる所定の周波数と入力信号の中間周波数を
表す位相をもつ出力信号を配信する1つの出力端とを備えた第1周波数変換器と
、送信回路の出力を形成し第1周波数変換器の出力信号の周波数を調整可能な周
波数に変換することにより生成される無線周波数信号を配信する出力端を備えた
第2周波数変換器と、から成る。
【0002】
【従来の技術】
こうした送信回路は、他にも可能な適用分野が多々あるのだが、信号処理回路
がデジタル入力信号を送信回路にアンテナを介して送信する無線電話で現在使用
されている。周知の送信回路では、デジタル入力信号は互いに直角位相にある第
1および第2デジタル信号に分割される。こうした第1および第2入力信号は、第
1周波数変換器内で、デジタル/アナログ変換およびIQ変調と呼ばれる変調が行
われ、その間にこれらの第1および第2入力信号は第1発振器から到来する2つ
の直角位相信号と混合され、中間周波数を含むようになり、再び結合されて、第
1周波数変換器の出力信号となる信号が最終的に形成される。
【0003】
【発明が解決しようとする課題】
本発明は以下に示す事項に関連している。IQ変調にはアナログ混合器が必要に
なる。アナログ混合器は線形性がかなり制約されるので複雑になり製造費が高く
なる。さらに、第1および第2信号のデジタル/アナログ変換には2つのデジタ
ル/アナログ変換器が必要になる。これらのデジタル/アナログ変換器も構成が
複雑で、さらに変換にサンプリングが必要なので、変換された信号にノイズが入
ることになる。したがって、デジタル/アナログ変換器とアナログ混合器の間に
フィルター装置を装備しなければならない。このため第1周波数変換器は一層複
雑になり製造コストが高くなる。最後に、第1および第2周波数変換器の間に他
のフィルター装置を備えなければならない。これは、アナログ混合器により第1
周波数変換器の出力信号に入ってしまう寄生変調の産物である不本意な信号を除
去するためである。
【0004】 本発明の目的は、第1周波数変換器の構造がかなり単純化され周知の構造より
も不本意の信号が少なくなる送信回路により上記の欠点を改善することにある。
【0005】 実際、最初の段落の送信回路は本発明の態様であり、第1周波数変換器が基準
入力の1つを入力信号の値の関数として選択して、前記基準入力を第1周波数変
換器に接続するデジタル手段を備えている点により特徴付けられる。
【0006】 この送信回路では、第1周波数回路は入力信号をデジタル形式のまま使用可能
なので、デジタル/アナログ変換器は使用されていない。こうした変換器を除け
ると、第1周波数変換器が生成したノイズを削減でき、これまでの送信回路で使
用されたフィルター装置を不必要にする。このため本発明による送信回路の複雑
な構成が緩和される。さらに、以下の記載で述べるように、互いに直角位相にあ
る第1および第2入力信号への入力信号の分割は、これまでの送信回路ではIQ変調
を実施するのに不可欠であったが、本発明の実施例ではこの分割を実行しないも
のもある。これにより送信回路の構造をさらに単純にできる。
【0007】 本発明の実施例の1つに、第1周波数変換器が、平均値が入力信号の値に等し
い中間信号を配信する出力端を備えたデルタ/シグマモジュールと、周波数変換
器の基準入力を形成する2つの信号入力端とデルタ/シグマモジュールの出力に
接続された1つの制御入力端と周波数変換器の出力を形成する1つの信号出力端
とを備えたマルチプレクサと、を含むことを特徴とする上記の送信回路がある。
【0008】 この実施例は、本発明のおかげで第1周波数変換器の構成が大幅に単純化され
たという利点をうまく示している。デルタ/シグマモジュールの動作原理による
と、当業者には周知で出版物「デルタ/シグマ変換器(Delta/Sigma Converters
)」Messers, Norsworthy, SchreierおよびTemesに顕著に開示されているように
、デルタ/シグマモジュールは、入力信号のものより高いサンプリング周波数で
2つの値-1と+1の間で振動する信号を生成する。デルタ/シグマモジュールの出
力信号の値に応じて、マルチプレクサは、第1周波数変換器の出力に向けて第1
または第2信号を交互に切りかえる。この第1および第2信号はどちらも中間周波
数をもっているが、互いに直角位相である、というのはこれらの信号は第1発振
器の差動出力信号を形成するからである。したがって、第1周波数変換器は容易
に第1発振器の出力信号の位相変調を実行し、周波数として中間周波数と入力信
号の中間周波数を表す位相をもつ出力信号を配信する。
【0009】 他の実施例では、本発明による送信回路は、位相が直角位相であり信号が保持
するデータを表している第1および第2中間信号を受け取るよう構成されており
、さらに、第1周波数変換器は、 平均値が第1中間信号の値に等しい第1制御信号を配信する出力端を備えた第
1デルタ/シグマモジュールと、 平均値が第2中間信号の値に等しい第2制御信号を配信する出力端を備えた第
2デルタ/シグマモジュールと、 周波数変換器の4つの基準入力を形成する4つの信号入力端を備え、第1発振
器から到来する互いに直角位相の2つの差動信号を受け取り、第1および第2デ
ルタ/シグマモジュールの出力端に接続された第1および第2制御入力端と周波
数変換器の出力を形成する第2出力端を備えているマルチプレクサとを、含むこ
とを特徴としている。
【0010】 この実施例では、送信回路の入力信号を2つの直角位相信号に分割しなければ
ならないが、その代償として第1周波数変換器が実行する位相変調の分解能が2
倍になる。
【0011】 この実施例の変形例では、第1周波数変換器が、 平均値が入力信号の値に等しい中間信号を配信する単一デルタ/シグマモジュ
ールと、 位相が互いに直角位相であり信号が保持するデータを表している第1および第
2制御信号に中間信号を分割する直角化モジュールと、 第1周波数変換器の4つの基準入力を形成し、互いに直角位相である第1発振
器から到来する2つの差動信号を受け取る4つの信号入力端を備え、第1および
第2制御信号を受け取る第1および第2制御入力端と第1周波数変換器の出力を形
成する信号出力端とを備えているマルチプレクサと、を含んでいる。
【0012】 この変形例は、第1および第2制御信号が相関関係にある点で有益である。し
たがって、第1周波数変換器が実行した変調によるノイズは位相定量化に関連し
てしか発生せず、振幅定量化とは無関係である。このことは、第1周波数の出力
に振幅制限器を使用可能であることを意味している。この振幅制限器は、次いで
、系統的にピークを制限する大規模増幅に第1周波数変換器の出力信号をかける
ことで、この出力信号を矩形波信号に変換する。したがって、こうした振幅制限
器の出力信号に含まれた有益な情報は、振幅制限器の出力信号の切替えによって
のみ表されるので、有益な情報は完全なデジタル形式となる。これにより、第2
周波数変換器の構造がかなり単純化されることになる。
【0013】 本発明の有益な実施例では、デルタ/シグマモジュールの利得は調整可能であ
る。
【0014】 こうした実施例では、送信回路全体の利得に影響を及ぼすので、第2周波数変
換器の利得に影響を及ぼすことになり、設計と動作方式が単純化される。
【0015】 本発明の特定の実施例では、第2周波数変換器は位相ロックド・ループにより
形成され、 第1周波数変換器の出力端に接続された第1入力端と、第2入力端と、第1お
よび第2入力端上の信号の間の位相差を表す信号を配信する出力端と、を備えた
位相検出器と、 位相検出器の出力端に接続された調整式入力端と、第2周波数変換器の出力を
形成する出力端とを備えた第2発振器と、 第1発振器の出力端に接続された第1入力端と、第3発振器の出力端に接続さ
れた第2入力端と、位相検出器の第2出力端に接続された出力端とを備えた混合
器と、を含むものである。
【0016】 本発明の他の特定の実施例では、第2周波数変換器は、位相ロックド・ループ
により形成され、第1の周波数変換器の出力に接続された第1入力端と、第2入
力端と、前記第1および第2入力端での信号間の位相差を表す信号を配信する出
力端とを有する位相検出器と、 前記位相検出器の出力端に接続された調整入力端と、前記第2周波数変換器の
出力を形成する出力端と、 出力が前記位相検出器の前記第2入力端に接続された第3発振器と、 前記第1発振器の出力端に接続された第1入力端と、前記第2発振器の出力端
に接続された第2入力端と、前記第1周波数変換器の基準入力端に接続された少
なくとも一つの同期出力端とを有する混合器とを有する。
【0017】 本実施例の変形例では、周波数変換器は、第1および第2周波数変換器の間に
挿入され、送信回路に備えられた様々な発振器の発信周波数に関する制限を緩和
するものである。
【0018】 本発明は無線信号を送信するあらゆる型の装置で使用可能であるが、中でも無
線電話での使用が有益である。したがって、本発明は、信号処理装置と無線周波
数信号を送信するアンテナを含む無線電話型装置にも関し、さらに上記の送信回
路が信号処理装置からの入力信号を受け取り無線周波数信号をアンテナに配信す
るように構成されていることを特徴とする。
【0019】 本発明の上記および他の態様は、図面を参照しながら発明を制限するものでは
ない実施例により明らかになるであろう。
【0020】
【発明の実施の形態】
図1は、信号送信器、たとえば、本発明による送信回路を備えている無線電話
の略図である。この回路は信号処理装置PUからデジタル入力信号INを受けて無線
周波数信号をアンテナANTに配信するよう構成されている。この特定の実施例で
は、送信回路は、 第1発振器OSC1から中間周波数を含む2つの差動信号(0;80)と(90;270)を
受ける基準入力端と呼ばれる4つの入力端と、周波数として中間周波数と入力信
号の周波数を表す位相をもつ出力信号を配信する1つの出力端とを備えた第1周
波数変換器FC1と、 送信回路の出力を形成し、第1周波数変換器FC1の出力信号の周波数を調整可
能周波数に変換することで生成される無線周波数信号を配信する1つの出力端を
備えた第2周波数変換器FC2と、から構成されている。
【0021】 ここで開陳されている実施例では、デジタル入力信号INは、直角化モジュール
により、直角位相を取り、デジタル入力信号が保持するデータを表す第1および
第2入力信号INIとINQに分割されている。第1周波数変換器FC1は、平均値が第1
入力信号INIに等しい第1制御信号MIを配信する出力端を備えた第1デルタ/シ
グマモジュールSDIを含む。第1周波数変換器FC1はさらに、平均値が第2入力信
号INQに等しい第2制御信号MQを配信する出力端を備えた第2デルタ/シグマモジ
ュールSDQを備えている。第1周波数変換器FC1はその上、第1周波数変換器FC
1の4つの基準入力端子を形成する4つの信号入力端を有するマルチプレクサM
UXを備え、このマルチプレクサは、他の直角化モジュールQMを介して第1発振
器OSC1から到来する2つの差動信号(0;80)と(90;270)を受け取るよう構成さ
れている。マルチプレクサMUXはさらに第1および第2デルタ/シグマモジュール
の出力端に接続された第1および第2制御入力端と、第1周波数変換器FC1の出力
を形成する信号出力端とを備えている。各デルタ/シグマモジュールSDIとSDQは
、その入力信号INIまたはINQのものよりも高いサンプリング周波数で2つの値-1
と+1の間で振動する信号を生成する。1対の制御信号(MI;MQ)の1対の値に応
じて、マルチプレクサMUXは、すべて中間周波数をもつ基準入力で受け取った信
号(0,90,180,270)の1つを交互に第1周波数変換器FC1の出力端に切り替る。
2つの連続する信号は互いに直角位相関係にある、というのは、これらの信号は
第1発振器OSC1から到来する直角位相の異なる信号の対を構成するからである。
次いで、第1周波数変換器FC1は第1発振器OSC1の出力信号の位相変調を容易に
実行して、中間周波数と入力信号INの中間周波数を表す位相とを含む出力信号を
配信する。
【0022】 本実施例において入力信号INを2つの成分INIとINQに分割する選択が行われる
場合には、入力信号INを直接受け取る単一のデルタ/シグマモジュールだけの使
用も検討されている。この場合、マルチプレクサMUXは、第1周波数変換器FC1の
2つの基準入力しか構成しておらず第1発振器OSC1から到来する単一の差動信号
(0;180)だけを受け取る2つの信号入力端しか備えていない。したがって、第
1周波数変換器FC1の構造、すなわち送信回路全体の構造が単純化されるが、第
1周波数変換器FC1が実行する位相変調の分解能が半分に低下する。図1で表さ
れた特定の実施例では、第2周波数変換器FC2は位相検出器PDを備えた位相ロッ
クド・ループで形成される。この位相検出器PDは、第1周波数変換器FC1の出力
端に接続された第1入力端と、第2入力端と、第1および第2入力端にある信号
の間の位相差を表す信号を配信する出力端とを備えている。位相ロックド・ルー
プはさらに第2発振器OSC2を備えている。この第2発振器OSC2は、位相検出器PD
の出力端に接続された調整式入力端と、第2周波数変換器FC2の出力を形成する
出力端とを備えている。低域フィルタLPFは位相検出器PDと第2発振器OSC2の間
に挿入されている。最後に、位相ロックド・ループは混合器MIXを備えている。
混合器MIXは第2発振器OSC2の出力端に接続された第1入力端と、第3発振器OSC
3の出力端に接続された第2入力端と、位相検出器PDの第2入力端に接続された
出力端とを備えている。
【0023】 第2周波数構成器FC2を構成するための、たとえば混合器に基づく他の実施例
も考えられる。しかし、図1に描かれた第2周波数変換器FC2の特定の実施例は
、位相ロックド・ループが極めて純粋なスペクトルをもつ無線周波数信号を生成
するという点において有益である。さらに、送信回路の出力信号の周波数は、第
3発振器OSC3の出力信号を修正すれば調整可能である。それでもなお、第2およ
び第3発振器OSC2とOSC3の間の出力信号の周波数の間の差は中間周波数の値に等
しくなければならなく、位相ロックド・ループの利得の値は、前記ループの安定
性を壊さない程度でなければならない。以下の説明では、本発明はこうした制約
を大幅に緩和可能であることを示すことになる。
【0024】 図2は、軸IとQが前述の送信回路の入力信号INを表すベクトルの進化を描く円
を支持するフレネル図である。このフレネル図によると、互いに直角位相関係に
ある2つの信号INIとINQへの入力信号INの分割は、軸IとQ上にベクトルINの射影
として解釈可能である。信号INIとINQはそれぞれ、入力信号INの位相を表す角度
βのコサインとサインに相当する。
【0025】 図3は、本発明による第1周波数変換器に備えられたデルタ/シグマモジュー
ルSDIの実施例を略式に示している。こうしたデルタ/シグマモジュールSDIの基
本構造は専門家には周知であり、デルタ/シグマモジュールの入力信号を第1入
力端で受け取る減数器SUBと、減数器SUBの出力信号を積分する積分器INTと、積
分器INTの出力信号の値の関数として-1または+1に等しい信号を出力端で配信す
る量子化器QUANTとを含んでいる。量子化器QUANTの出力端はデルタ/シグマモジ
ュールの出力を形成し、さらに減数器SUBの第2入力端に接続されている。こう
した構造は通常第1次の構造と呼ばれる。他の実施例では、デルタ/シグマモジ
ュールを実現するために、第1次のN個のインターリーブ式構造により形成され
たN番目の構造が選択されている。図3に描かれた実施例では、デルタ/シグマ
モジュールは可変利得をもつモジュールAから構成される。このモジュールAは送
信回路全体の利得、すなわち、第2周波数変換器の利得に影響を及ぼすことがで
きる。このモジュールは送信回路の設計と動作方式を単純化することになる。確
かに、動作状態の中には第2周波数変換器を形成する位相ロックド・ループの利
得は、たとえば、前記ループの安定性を壊すほど高くなることもあるが、その場
合は、前記の安定性を維持するためにデルタ/シグマモジュールに備えられた可
変利得モジュールAの利得を下げれば十分である。こうした可能性のおかげで送
信回路に備えられた発振器が被る制約がかなり柔軟なものになる。というのはこ
うした制約は前記発振器を統合形式に実現する際に障害となる場合があるからで
ある。
【0026】 図4は、上記のデルタ/シグマモジュールの出力信号MIの時間対進化を時間図
の形で示している。本発明の理解を容易にするために、図2に示す図においてIN
I=cosβ=0.5であり可変利得デルタ/シグマモジュールAが利得が1のホロワとし
て動作する場合が示されている。デルタ/シグマモジュールSDIは、入力信号INI
のものより高いサンプリング周波数で2つの値-1と+1の間で振動する信号MIを生
成する。出力信号MIの平均値は入力信号INIの値に等しくなる。第2デルタ/シ
グマモジュールSDQの構造は、第1デルタ/シグマモジュールSDQの入力信号INI
と直角位相関係にある入力信号INQを受け取るよう構成されてい点を除いて、前
述の構造と同じなので、第1および第2デルタ/シグマモジュールSDIとSDQの出
力端に接続された2つの選択入力端でマルチプレクサが受け取った1対の信号(
MI、MQ)には状態-1と+1の4つの可能な組合せが交互に現れる。したがって、マ
ルチプレクサはその基準入力端に現れる信号(0, 90, 180, 270)のそれぞれを
交互に選択することになる。第1周波数変換器FC1は、入力信号INの位相βの関
数として第1発振器OSC1の出力信号の位相変調を実行することになる。
【0027】 図5は、本発明の第2実施例に応じた送信回路を含む無線電話などの信号送信
器装置を略図で示す。できる限り、本送信回路と図1の回路に共通の構成要素は
同じ参照符号が振られており、本段では再度説明されることはない。本実施例で
は、第1周波数変換器FC1は、平均値が入力信号INの値に等しい中間信号INTを配
信するデルタ/シグマモジュールSDを1つだけ備えている。第1周波数変換器FC
1はさらに、互いに直角位相で入力信号INが保持するデータを表している第1お
よび第2制御信号MIとMQに中間信号INTを分割する直角化モジュールと呼ばれる
モジュールIQMを備えている。マルチプレクサMUXは、第1周波数変換器FC1の4
つの基準入力を形成し第1発振器OSC1から到来する互いに直角位相関係にある2
つの差動信号(0; 180)と(90; 270)を受け取るよう構成された4つの信号入力
端と、第1および第2制御信号MIとMQをそれぞれ受け取るよう構成された第1お
よび第2制御入力端と、第1周波数変換器FC1の出力端を形成する信号出力端と
を備えている。実施例の中には、直角化モジュールIQMがデルタ/シグマモジュ
ールSD内でも実現可能なものもある。
【0028】 こうした変形例が有益なのは、第1および第2制御信号MIとMQが相関している
が故である。したがって、第1周波数変換器FC1による変調が生み出したノイズ
は位相量子化に関連するものだけであり、振幅量子化には無関係である。これは
、第1周波数変換器FC1の出力端に振幅制限器LIMを使用することが可能なことを
意味している。振幅制限器LIMは、第1周波数変換器の出力信号を系統的なピー
ク制限により大規模増幅することで、この出力信号を矩形波信号に変調するもの
である。こうした振幅制限器の出力信号に含まれた有益な情報は振幅制限器の出
力信号の切替えによってしか表現されることはなく、したがって、純粋にデジタ
ル形式である。このため、第2周波数変換器FC2の構造がかなり単純化されるこ
とになる。具体的には、位相検出器PDは、本変形例では、単純な位相/周波数比
較器で形成可能であるが、他方で、線形動作モードを維持するためにアナログ乗
算器が必要になる。第2周波数変換器FC2も、本質的には、デジタル技術で設計
可能である。この場合は、構造が単純化されコストは下がるが、性能は改良され
ることになる。
【0029】 図6は、本発明の他の実施例による送信回路を備えた無線電話信号送信器、た
とえば、無線電話を略図で示している。できる限り、本送信回路と図1に示す回
路に共通の構成要素には同じ参照符号を振っており、本段で再度説明することは
ない。本実施例では、第2周波数変換器FC2は、位相検出器PDを含む位相ロック
ド・ループにより形成される。この位相検出器PDは、第1周波数変換器FC1の出
力端に接続された第1入力端と、第2入力端と、第1および第2入力端上にある
信号間の位相差を表す信号を配信する出力端とを備えている。位相ロックド・ル
ープはさらに第2発振器OSC2を備えている。この第2発振器OSC2は、位相検出器
PDの出力端に接続された調整入力端と、第2周波数変換器の出力を形成する出力
端とを備えている。低域フィルタLPFは位相検出器PDと第2発振器OSC2の間に挿
入されている。位相ロックド・ループはさらに、出力端が位相検出器PDの第2入
力端に接続されている第3発振器OSC3を備えている。第1発振器OSC1は、直角化
モジュールQMを介して、互いに直角位相関係にある2つの差動信号を配信する。
これらの信号の周波数は第2発振器OSC2の出力信号の周波数とほぼ同じ大きさで
ある。最後に、位相ロックド・ループは、第1発振器OSC1の出力端に直角化モジ
ュールを介して接続された2つの対称入力端を備えた2重混合器(MIX1, MIX2)
を備えている。2重混合器(MIX1, MIX2)は第2発振器OSC2の出力端に接続され
たもう1つの入力端と、第1周波数変換器FC1の4つの基準入力端に接続された
2つの対称出力端とを備えており、互いに直角位相関係にあり中間周波数を含ん
でいる2つの差動信号(0; 180)と(90; 270)を受け取るよう構成されている
【0030】 第2周波数変換器FC2の本実施例が有益なのは、位相ロックド・ループが極め
て純粋なスペクトルをもつ無線信号を生成する点である。さらに、送信回路の出
力信号の周波数は、第1発振器OSC1の出力信号の周波数を修正することで、調整
可能である、というのは中間周波数が固定され第1および第2発振器OSC1とOSC2
の出力信号の周波数間の差に等しいからである。
【0031】 本実施例で、入力信号INを2つの成分INIとINQに分割する選択がなされた場合
、入力信号INを直接受け入れる単一デルタ/シグマモジュールだけの使用も検討
可能で、その場合には、マルチプレクサMUXは第1周波数変換器FC1の2つの基準
入だけを形成する2つの信号入力端子しか備えておらず、単一混合器MX1から到
来する単一差動信号(0; 80)だけを受け取るよう構成されている。第1周波数
変換器FC1の構造、すなわち、送信回路全体の構造が単純化される、ただし、第
1周波数変換器FC1が実施する位相変調の分解能は半分に低下する。さらに、図
6を参照しながら説明される実施例の変形例では、信号処理装置PUからの入力信
号INを受け取るように構成された単一デルタ/シグマモジュールを利用して、こ
うしたデルタ/シグマモジュールの出力信号を互いに直角位相関係にある2つの
制御信号MIとMQに分割することができる。これにより第1周波数変換器の出力端
と周波数分割器の間に振幅制限器を挿入することが可能になり、上述の利点がも
たらされる。
【0032】 本項で記載された実施例では、第1周波数変換器FC1の基準入力端に到来する
信号は、2重混合器(MX1, MX2)による混合ですでに変調されたものである。し
たがって、第1周波数変換器FC1で実現された位相変調は、送信回路の出力信号
で明らかになるが、第1周波数変換器FC1の出力信号ではそれほど明らかになら
ない。これにより第1および第2周波数変換器FC1とFC2の間への周波数分割器DI
V/Nの挿入が可能になり、送信回路に備えられた様々な発振器の出力信号の周波
数の値を調整する際の自由度が追加され、送信回路の設計と動作モードが単純化
される。
【0033】 特に、第3発振器OSC3の出力信号の周波数はもはや中間周波数と同じである必
要はない。送信器の他の部分(図示せず)にすでに備えられている発振器は、発
進周波数が装置内に受信回路にある位相ロックド・ループの基準周波数として使
用される発振器といった第3発振器OSC3を実現するために使用できる。
【図面の簡単な説明】
【図1】 本発明の第1の実施例による送信回路を示す機能図である。
【図2】 本発明の上記実施例で実行される入力信号の分割を示すフレネル図である。
【図3】 本発明の上記実施例で使用されたデルタ/シグマモジュールを示す機能図であ
る。
【図4】 こうしたデルタ/シグマモジュールの入出力信号の進化を示すタイミング図で
ある。
【図5】 本発明の第2実施例による送信回路を示す機能図である。
【図6】 本発明の第3実施例による送信回路を示す機能図である。
【符号の説明】
FC1 第1周波数変換器 OSC1 第1発振器 FC2 第2周波数変換器 IN デジタル入力信号
───────────────────────────────────────────────────── フロントページの続き (71)出願人 Groenewoudseweg 1, 5621 BA Eindhoven, Th e Netherlands Fターム(参考) 5J064 AA04 BA03 BB12 BC11 BC25 BD02 5K004 AA01 AA05 BA02 FE06 5K060 BB08 CC04 DD04 FF06 HH14 HH16 HH26 HH27 HH28 HH29 【要約の続き】 に適用可能である。

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 入力信号自体が保持しているデータを表す位相をもつ前記入力信号を受け取る
    よう構成された少なくとも1つの入力端を備えた無線周波数信号の送信回路であ
    って、 第1発振器から到来する差動信号を受け取るよう構成された基準入力端と呼ば
    れる少なくとも2つの入力端と、中間周波数と呼ばれる所定の周波数と前記入力
    信号の中間周波数を表す位相をもつ出力信号を配信するよう構成された1つの出
    力端とを備えた第1周波数変換器と、 前記送信回路の出力を形成し、前記第1周波数変換器の出力信号の周波数を調
    整可能な周波数に変換することで生成された無線周波数信号を配信するよう構成
    された出力端を備えた第2周波数変換器とを含み、 前記第1周波数変換器は、前記基準入力を前記第1周波数変換器の出力端に接
    続するために、前記入力信号の値の関数として前記基準入力の1つを選択するデ
    ジタル手段を含むことを特徴とする送信回路。
  2. 【請求項2】 前記第1周波数変換器は、 平均値が前記入力信号の値に等しい中間信号を配信するよう構成された出力端
    を備えたデルタ/シグマモジュールと、 前記周波数変換器の基準入力を形成する2つの信号入力端と、前記デルタ/シ
    グマモジュールの出力端に接続された制御入力端と、前記周波数変換器の出力を
    形成する1つの信号出力と、を備えたマルチプレクサと、を含むことを特徴とす
    る請求項1に記載の送信回路。
  3. 【請求項3】 前記第1周波数変換器はさらに、位相が互いに直角位相であり前記入力信号が
    保持するデータを表している第1および第2制御信号に前記中間信号を分割する
    ように構成された直角化モジュールを備え、前記マルチプレクサは、前記第1周
    波数変換器の4つの基準入力を形成し、第1発振器から到来する互いに直角位相
    関係にある2つの差動信号を受け取るように構成された4つの信号入力をもち、
    さらに、それぞれ第1および第2制御信号を受け取るよう構成された第1および
    第2制御入力端と前記第1周波数変換器の出力を形成する信号出力端とを備えた
    ことを特徴とする請求項2に記載の送信回路。
  4. 【請求項4】 第1および第2中間信号を受け取り、前記両信号の位相は直角で前記信号が保
    持するデータを表しており、前記第1周波数変換器は、 平均値が前記第1中間信号の値に等しい第1制御信号を配信するよう構成され
    た出力端を備えた第1デルタ/シグマモジュールと、 平均値が前記第2中間信号の値に等しい第2制御信号を配信するよう構成され
    た出力端を備えた第2デルタ/シグマモジュールと、 前記周波数変換器の4つの基準入力を形成し、第1発振器から到来する互いに
    直角位相関係にある2つの差動信号を受け入れるよう構成されている4つの信号
    入力端をもち、前記第1および第2デルタ/シグマモジュールの出力端に接続さ
    れた第1および第2制御入力端と、前記周波数変換器の出力を形成する信号出力
    端とを備えたマルチプレクサと、を含むことを特徴とする請求項1に記載の送信
    回路。
  5. 【請求項5】 デルタ/シグマモジュールの利得は調整可能であることを特徴とする請求項2
    ,3または4のいずれかに記載の送信回路。
  6. 【請求項6】 前記第2周波数変換器は位相ロックド・ループにより形成され、 前記第1周波数変換器の出力端に接続された第1入力端と、第2入力端と、前
    記第1および第2入力端上の信号の間の位相差を表す信号を配信するよう構成さ
    れた出力端とを備えた位相検出器と、 前記位相検出器の出力端に接続された調整式入力端と、前記第2周波数変換器
    の出力を形成する出力端とを備えた第2発振器と、 前記第2発振器の出力端に接続された第1入力端と、前記第3発振器の出力端
    に接続された第2入力端と、前記位相検出器の第2入力端に接続された出力端と
    を備えた混合器と、を含むことを特徴とする請求項1に記載の送信回路。
  7. 【請求項7】 前記第2周波数変換器は位相ロックド・ループにより形成され、 前記第1周波数変換器の出力端に接続された第1入力端と、第2入力端と、前
    記第1及び第2入力端にある信号の位相差を表す信号を配信するよう構成された
    出力端とを備えた位相検出器と、 前記位相検出器の出力端に接続された調整型入力端と、前記第2周波数変換器
    の出力を形成する出力端とを備えた第2発振器と、 前記位相検出器の第2入力端に接続された入力端を備えた第3発振器と、 前記第1発振器の出力端に接続された第1入力端と、前記第2発振器の出力端
    に接続された第2入力端と、前記第1周波数変換器の基準入力端に接続された少
    なくとも1つの対称出力端とを備えた混合器と、を含むことを特徴とする請求項
    1に記載の送信回路。
  8. 【請求項8】 信号処理装置と無線周波数信号を送信するアンテナとを含み、前記信号処理装
    置からの入力信号を受け取り前記無線周波数信号を前記アンテナに配信する請求
    項1に記載の送信回路をさらに含むことを特徴とする無線電話装置。
  9. 【請求項9】 前記信号により保持されるデータを表す位相をもつ前記入力信号を受け取るよ
    う構成された信号入力端と、所定の周波数をもつ差動信号を発振器から受け取る
    よう構成された2つの基準入力端と、所定の周波数と前記入力信号の周波数を表
    す位相をもつ信号を配信するよう構成された出力端と、を備えた周波数変換器で
    あって、 平均値が前記入力信号の値に所定の時間等しくなる中間信号を配信するよう構
    成された出力端を備えたデルタ/シグマモジュールと、 前記周波数変換器の基準入力を形成する2つの信号入力端と、前記デルタ/シ
    グマモジュールの出力端に接続された1つの制御入力端と、前記周波数変換器の
    出力を形成する1つの信号出力端とを備えたマルチプレクサと、を含むことを特
    徴とする周波数変換器。
  10. 【請求項10】 位相が互いに直角で前記入力信号が伝達するデータを表す第1および第2制御
    信号に前記中間信号を分割するよう構成された直角化モジュールをさらに含み、
    前記マルチプレクサは前記第1周波数変換器の4つの基準入力を形成し第1発振
    器から到来する互いに直角位相関係にある2つの差動信号を受け取るよう構成さ
    れた4つの信号入力端を備え、前記第1および第2制御信号をそれぞれ受け取る
    よう構成された第1および第2制御入力端と前記第1周波数変換器の出力を形成
    する信号出力端とを備えていることを特徴とする請求項9に記載の周波数変換器
  11. 【請求項11】 互いに直角位相関係にあり信号が保持するデータを表す第1および第2入力信
    号を受け取るよう構成された2つの信号入力端と、所定の周波数をもつ直角位相
    関係にある2つの差動信号を発振器から受け取るよう構成された4つの基準入力
    端と、所定の周波数と前記入力信号の周波数を表す位相とをもつ信号を配信する
    よう構成された出力端と、を備えた周波数変換器において、 平均値が前記第1入力信号の値に等しい第1制御信号を配信するよう構成され
    た出力端を備えた第1デルタ/シグマモジュールと、 平均値が前記第2入力信号の値に等しい第2制御信号を配信するよう構成され
    た出力端を備えた第2デルタ/シグマモジュールと、 前記周波数変換器の4つの基準入力を形成し前記第1発振器から到来する互い
    に直角位相関係にある2つの差動信号を受け取るよう構成された4つの信号入力
    端と、前記第1および第2デルタ/シグマモジュールの出力端に接続された第1
    及び第2制御入力端と、前記周波数変換器の出力を形成する信号出力端と、を備
    えたマルチプレクサと、を含むことを特徴とする周波数変換器。
JP2000590309A 1998-12-22 1999-12-13 無線周波数信号の送信回路 Expired - Fee Related JP4454863B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9816208 1998-12-22
FR98/16208 1998-12-22
PCT/EP1999/010052 WO2000038334A1 (en) 1998-12-22 1999-12-13 Transmission circuit of a radio frequency signal

Publications (2)

Publication Number Publication Date
JP2002533977A true JP2002533977A (ja) 2002-10-08
JP4454863B2 JP4454863B2 (ja) 2010-04-21

Family

ID=9534297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000590309A Expired - Fee Related JP4454863B2 (ja) 1998-12-22 1999-12-13 無線周波数信号の送信回路

Country Status (7)

Country Link
EP (1) EP1057273B1 (ja)
JP (1) JP4454863B2 (ja)
KR (1) KR100703250B1 (ja)
CN (1) CN1290268C (ja)
DE (1) DE69933922T2 (ja)
TW (1) TW453055B (ja)
WO (1) WO2000038334A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7924937B2 (en) 2002-03-04 2011-04-12 Stmicroelectronics N.V. Resonant power converter for radio frequency transmission and method
EP1488336A4 (en) 2002-03-04 2006-02-15 St Microelectronics Nv ENCODER APPARATUS FOR RESONANCE POWER CONVERSION AND METHOD
CN102035476B (zh) * 2010-12-31 2012-10-10 钜泉光电科技(上海)股份有限公司 开关电容混频电路和具有开关电容混频电路的通信收发装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213094A (en) * 1978-07-13 1980-07-15 Raytheon Company Poly-phase modulation systems
FR2653959B1 (fr) * 1989-11-02 1994-05-20 Matra Communication Procede et dispositif de modulation numerique a composantes en phase et en quadrature.
GB9827363D0 (en) * 1998-12-14 1999-02-03 Philips Electronics Nv Transmitter

Also Published As

Publication number Publication date
WO2000038334A1 (en) 2000-06-29
EP1057273A1 (en) 2000-12-06
DE69933922D1 (de) 2006-12-21
CN1290268C (zh) 2006-12-13
TW453055B (en) 2001-09-01
EP1057273B1 (en) 2006-11-08
CN1298574A (zh) 2001-06-06
JP4454863B2 (ja) 2010-04-21
DE69933922T2 (de) 2007-09-13
KR20010041140A (ko) 2001-05-15
KR100703250B1 (ko) 2007-04-03

Similar Documents

Publication Publication Date Title
US6987953B2 (en) Digital transmitter and method
US5701106A (en) Method and modulator for modulating digital signal to higher frequency analog signal
US6137826A (en) Dual-mode modulation systems and methods including oversampling of narrow bandwidth signals
JP5602709B2 (ja) デルタ−シグマ・ディジタル/アナログ・コンバータ付きの効率的ハードウェアのトランシーバ
EP0619656B1 (en) Time division multiplex transmitting/receiving system
US20040224644A1 (en) Dual band transceiver architecture for wireless communication
WO2000031885A1 (en) Method and arrangement for transmitting and receiving rf signals through various radio interfaces of communication systems
WO2004039028A2 (en) Quadrature mismatch compensation
JP4416660B2 (ja) 信号の周波数を変換するためのシステムおよび方法
EP1434362B1 (en) Frequency hopping system and method thereof
JP2727829B2 (ja) 直交変調回路
US7099402B2 (en) Transmitter system and method for a wireless communication system
JPWO2016174805A1 (ja) 無線アクセスシステム及びその制御方法
JP2002533977A (ja) 無線周波数信号の送信回路
JPH1093475A (ja) 複合システム共用端末
JP2003152587A (ja) 複合システム共用端末
US20090253398A1 (en) Modulation and upconversion techniques
US6826237B1 (en) Radio transmitter
WO2001071934A1 (en) Communication system with frequency modulation and with a single local oscillator
JP2000316029A (ja) 時分割多重受信装置
US6754474B1 (en) Radio transmission system
JP2003018231A (ja) デジタル変調送信機
JP2003501928A (ja) フェーズロックループおよび直交位相変調器の両方を用いたfm変調器
JP2669237B2 (ja) 移動体衛星通信方式
JP2011135276A (ja) Δς変換器を用いて複数の帯域のrf信号を同時に送信する送信機及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061211

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090929

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091006

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091105

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees