JP2002529851A - デバッギングのためのデータ最適化と並行したオブジェクトサイズ情報の維持 - Google Patents
デバッギングのためのデータ最適化と並行したオブジェクトサイズ情報の維持Info
- Publication number
- JP2002529851A JP2002529851A JP2000581536A JP2000581536A JP2002529851A JP 2002529851 A JP2002529851 A JP 2002529851A JP 2000581536 A JP2000581536 A JP 2000581536A JP 2000581536 A JP2000581536 A JP 2000581536A JP 2002529851 A JP2002529851 A JP 2002529851A
- Authority
- JP
- Japan
- Prior art keywords
- data optimization
- attributes
- data
- target system
- microcontroller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3636—Software debugging by tracing the execution of the program
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
デバッギング環境は、標的システムの書込バッファによるデータ最適化オペレーションと並行して、オブジェクト情報（たとえばオブジェクトサイズ）を維持する。標的システム内で、システムバスは、システムメモリとマイクロコントローラとの間に結合される。書込バッファによる最適化オペレーションは、システムバスの併合信号をバス監視装置によって監視することにより検出される。データ最適化オペレーションが検出されたとき、データ最適化オペレーションに関連のデータ最適化属性（たとえばオブジェクト情報、データおよびアドレス）が、バス監視装置からの捕獲信号に応答するオブジェクト情報信号の形で捕獲される。データ最適化属性は、標的システムのトレースキャッシュ、またはデバッグポートに接続された外部のトレース捕獲装備のメモリ、またはバス監視装置のメモリにストアすることができる。マイクロコントローラ外部にデータ最適化属性を提供する際には、データ最適化属性はマイクロコントローラのデバッグポートのトレースピンによって一時的に保持されてもよい。データ最適化属性をオブジェクト情報信号から抽出して、外部のトレース捕獲装備か、またはバス監視装置によって処理することができる。データ最適化属性を処理することにより、最適化前の書込オブジェクト値を再構築することができる。
Description
【０００１】
この発明は、プロセッサ指向システムのためのソフトウェアのデバッギングに
関し、より特定的には、データ最適化と並行したオブジェクト情報の維持に関す
る。
関し、より特定的には、データ最適化と並行したオブジェクト情報の維持に関す
る。
【０００２】
プロセッサ指向システムの性能を向上させるために、システムバス性能の制限
からプロセッサの性能を切離すための努力がなされてきた。この努力は、書込バ
ッファを設けてプロセッサ指向システムのシステムリソースへのアクセスを制御
することにより追求されてきた。読取動作には、通常システムバスへのアクセス
に関して最も優先される。書込動作などのシステムバスへの他のアクセスの結果
、システムバスが使用可能になるまで、書込バッファにおいて書込データの遅延
が生じる。
からプロセッサの性能を切離すための努力がなされてきた。この努力は、書込バ
ッファを設けてプロセッサ指向システムのシステムリソースへのアクセスを制御
することにより追求されてきた。読取動作には、通常システムバスへのアクセス
に関して最も優先される。書込動作などのシステムバスへの他のアクセスの結果
、システムバスが使用可能になるまで、書込バッファにおいて書込データの遅延
が生じる。
【０００３】 書込バッファはプロセッサ指向システムに設けられることが多くなり、書込併
合、書込崩壊（collapsing）、および読取併合などの、データ最適化動作を行な
ってデータ一貫性を維持する。書込バッファ内で待ち行列に入れられる１つの候
補は、書込オブジェクト値である。書込オブジェクト値に関わるデータ最適化動
作の結果、書込オブジェクト値に対するオブジェクトサイズ情報が失われている
。すなわち、最適化されたオブジェクト値はもはや対応のオブジェクトサイズ情
報を有さない。たとえば、もし書込バッファが２つの連続したバイトサイズのオ
ブジェクト値を併合して単一のワードサイズのオブジェクト値にすると、新しい
データオブジェクトはバイトサイズではなくワードサイズなので、書込バッファ
は元のオブジェクト値のオブジェクトサイズを失う。
合、書込崩壊（collapsing）、および読取併合などの、データ最適化動作を行な
ってデータ一貫性を維持する。書込バッファ内で待ち行列に入れられる１つの候
補は、書込オブジェクト値である。書込オブジェクト値に関わるデータ最適化動
作の結果、書込オブジェクト値に対するオブジェクトサイズ情報が失われている
。すなわち、最適化されたオブジェクト値はもはや対応のオブジェクトサイズ情
報を有さない。たとえば、もし書込バッファが２つの連続したバイトサイズのオ
ブジェクト値を併合して単一のワードサイズのオブジェクト値にすると、新しい
データオブジェクトはバイトサイズではなくワードサイズなので、書込バッファ
は元のオブジェクト値のオブジェクトサイズを失う。
【０００４】 データ最適化動作の結果として失われたオブジェクトサイズは、プロセッサ指
向システムのソフトウェアプログラムのデバッギングにおける制限因子であった
。プロセッサ指向システムによって実行されるソフトウェアプログラムを用いて
、データオブジェクトに対して書込動作が行なわれてきた。ソフトウェアプログ
ラムがデータ最適化を用いないとき、ソフトウェアプログラムは典型的には、書
込動作によって生じる書込オブジェクト値をトレーシングまたはトラッキングす
ることによって、デバッグされてきた。しかしながらソフトウェアプログラムの
デバッギングにおける書込オブジェクト値の再構築は、書込バッファによる最適
化動作の制約を受けてきた。データ最適化動作から生じる書込オブジェクト値に
は、最適化前の書込オブジェクト値を再構築するために必要であるオブジェクト
サイズ情報が欠けていた。
向システムのソフトウェアプログラムのデバッギングにおける制限因子であった
。プロセッサ指向システムによって実行されるソフトウェアプログラムを用いて
、データオブジェクトに対して書込動作が行なわれてきた。ソフトウェアプログ
ラムがデータ最適化を用いないとき、ソフトウェアプログラムは典型的には、書
込動作によって生じる書込オブジェクト値をトレーシングまたはトラッキングす
ることによって、デバッグされてきた。しかしながらソフトウェアプログラムの
デバッギングにおける書込オブジェクト値の再構築は、書込バッファによる最適
化動作の制約を受けてきた。データ最適化動作から生じる書込オブジェクト値に
は、最適化前の書込オブジェクト値を再構築するために必要であるオブジェクト
サイズ情報が欠けていた。
【０００５】
要約すると、この発明によるデバッギング環境は、書込バッファによる標的シ
ステムのデータ最適化動作と並行してオブジェクト情報を維持する。標的システ
ム内で、システムバスはシステムメモリとマイクロコントローラとの間に結合さ
れる。書込バッファによるデータ最適化動作は、バス監視装置によってシステム
バスの併合信号を監視することにより、検出される。データ最適化動作が検出さ
れると、データ最適化動作に関連のデータ最適化属性（たとえばオブジェクト情
報、データおよびアドレス）は、バス監視装置からの捕獲信号に応答するオブジ
ェクト情報信号の形で捕獲される。データ最適化属性は、標的システムのトレー
スキャッシュ内、またはデバッグポートに接続される外部のトレース捕獲装備の
メモリ内、またはバス監視装置のメモリ内にストアされ得る。マイクロコントロ
ーラの外部にデータ最適化属性を提供する際には、データ最適化属性を一時的に
マイクロコントローラのデバッグポートのトレースピンによって保持してもよい
。データ最適化属性をオブジェクト情報信号から抽出して、外部のトレース捕獲
装備またはバス監視装置によって処理することができる。データ最適化属性を処
理することにより、最適化前の書込オブジェクト値を再構築できる。
ステムのデータ最適化動作と並行してオブジェクト情報を維持する。標的システ
ム内で、システムバスはシステムメモリとマイクロコントローラとの間に結合さ
れる。書込バッファによるデータ最適化動作は、バス監視装置によってシステム
バスの併合信号を監視することにより、検出される。データ最適化動作が検出さ
れると、データ最適化動作に関連のデータ最適化属性（たとえばオブジェクト情
報、データおよびアドレス）は、バス監視装置からの捕獲信号に応答するオブジ
ェクト情報信号の形で捕獲される。データ最適化属性は、標的システムのトレー
スキャッシュ内、またはデバッグポートに接続される外部のトレース捕獲装備の
メモリ内、またはバス監視装置のメモリ内にストアされ得る。マイクロコントロ
ーラの外部にデータ最適化属性を提供する際には、データ最適化属性を一時的に
マイクロコントローラのデバッグポートのトレースピンによって保持してもよい
。データ最適化属性をオブジェクト情報信号から抽出して、外部のトレース捕獲
装備またはバス監視装置によって処理することができる。データ最適化属性を処
理することにより、最適化前の書込オブジェクト値を再構築できる。
【０００６】 この発明の以下の詳細な説明を以下の図面とともに考察すると、この発明のよ
りよい理解が得られるであろう。
りよい理解が得られるであろう。
【０００７】
関連出願 以下の関連の特許出願を、その全体が説明されるように引用によりここに援用
する。
する。
【０００８】 同譲受人による、米国特許出願第０９／００８，３９４号、１９９８年１月１
６日出願、名称「ランダムアクセススヌーピング機能を備えた書込バッファＦＩ
ＦＯアーキテクチャ（Write-Buffer FIFO Architecture with Random Acces Sno
oping Capability）」 同譲受人による、米国特許出願第０８／９９２，６１０号、１９９７年１２月
１７日出願、名称「データのプロファイリングを行なうソフトウェアを捕獲する
ためのキャッシュを組込んだマイクロプロセッサに基づく装置（Microprocessor
-Based Device Incorporating a Cache for Capturing Software Performing Pr
ofiling Data）」 同譲受人による、米国特許出願第０８／９４９８９７号、１９９７年１０月１
４日出願、名称「マイクロプロセッサに基づく装置のためのトレースキャッシュ
（Trace Cache for a Microprocessor-Based Device）」 同譲受人による、米国特許出願第０８／９３２，５９７号、１９９７年８月２
５日出願、名称「マイクロプロセッサのためのソフトウェアデバッグポート（So
rtware Debug Port for a Microprocessor）」 図１を参照して、この発明による例示的なソフトウェアデバッギング環境Ｅを
示す。ソフトウェアデバッギング環境Ｅは、標的システムＴ、ホストシステムＨ
、およびバス監視装置ＢＭＤを提供する。開示される実施例において、標的シス
テムＴは、システムバスＳＢを介してシステムメモリＭに結合されるマイクロコ
ントローラＣを含む。これに代えて、マイクロプロセッサＣの代わりに、標的シ
ステムＴは異なった埋込型プロセッサ装置を提供してもよい。開示されるマイク
ロコントローラＣは、この発明にしたがって実行ユニット１０と、トレースキャ
ッシュ１２と、トレースキャッシュ制御ブロック１４と、書込バッファ１６と、
デバッグポート１８と、オブジェクト情報信号（ＯＢＩ）を生成するための信号
生成論理２２とを含む。この発明の完全な理解を得るために必要ではない、マイ
クロコントローラＣの特定の構成要素を省く。
６日出願、名称「ランダムアクセススヌーピング機能を備えた書込バッファＦＩ
ＦＯアーキテクチャ（Write-Buffer FIFO Architecture with Random Acces Sno
oping Capability）」 同譲受人による、米国特許出願第０８／９９２，６１０号、１９９７年１２月
１７日出願、名称「データのプロファイリングを行なうソフトウェアを捕獲する
ためのキャッシュを組込んだマイクロプロセッサに基づく装置（Microprocessor
-Based Device Incorporating a Cache for Capturing Software Performing Pr
ofiling Data）」 同譲受人による、米国特許出願第０８／９４９８９７号、１９９７年１０月１
４日出願、名称「マイクロプロセッサに基づく装置のためのトレースキャッシュ
（Trace Cache for a Microprocessor-Based Device）」 同譲受人による、米国特許出願第０８／９３２，５９７号、１９９７年８月２
５日出願、名称「マイクロプロセッサのためのソフトウェアデバッグポート（So
rtware Debug Port for a Microprocessor）」 図１を参照して、この発明による例示的なソフトウェアデバッギング環境Ｅを
示す。ソフトウェアデバッギング環境Ｅは、標的システムＴ、ホストシステムＨ
、およびバス監視装置ＢＭＤを提供する。開示される実施例において、標的シス
テムＴは、システムバスＳＢを介してシステムメモリＭに結合されるマイクロコ
ントローラＣを含む。これに代えて、マイクロプロセッサＣの代わりに、標的シ
ステムＴは異なった埋込型プロセッサ装置を提供してもよい。開示されるマイク
ロコントローラＣは、この発明にしたがって実行ユニット１０と、トレースキャ
ッシュ１２と、トレースキャッシュ制御ブロック１４と、書込バッファ１６と、
デバッグポート１８と、オブジェクト情報信号（ＯＢＩ）を生成するための信号
生成論理２２とを含む。この発明の完全な理解を得るために必要ではない、マイ
クロコントローラＣの特定の構成要素を省く。
【０００９】 実行ユニット１０は、高度に統合されたプロセッサ１１を設けてシステムメモ
リＭによってストアされるコードを実行してもよい。開示される実施例における
実行ユニット１０は、カリフォルニア州サニィベイルのアドバンスト・マイクロ
・デバイシス（Advanced Micro Devices, Inc.）からの、さまざまなマイクロコ
ントローラ内に実現化されるＡｍ１８６命令セットとの互換性を有する。実行ユ
ニット１０の代わりにさまざまな他の実行ユニットを用いてもよい。
リＭによってストアされるコードを実行してもよい。開示される実施例における
実行ユニット１０は、カリフォルニア州サニィベイルのアドバンスト・マイクロ
・デバイシス（Advanced Micro Devices, Inc.）からの、さまざまなマイクロコ
ントローラ内に実現化されるＡｍ１８６命令セットとの互換性を有する。実行ユ
ニット１０の代わりにさまざまな他の実行ユニットを用いてもよい。
【００１０】 この発明によると、トレースキャッシュ１２とトレースキャッシュ制御ブロッ
ク１４とは協働して、データ最適化動作と並行してデータ最適化属性を捕獲する
。データ最適化属性に関する詳細は以下のとおりである。トレースキャッシュ１
２にストアされるデータ最適化属性をホストシステムＨに与えてもよいし、これ
に代えて、トレースキャッシュ１２内のデータ最適化属性を内部で調べるよう標
的システムＴを構成してもよい。さらに、トレースキャッシュ１２によるトレー
ス捕獲を選択的に可能化し、かつ不能化してもよい。トレースキャッシュ１２は
先入れ先出し（ＦＩＦＯ）循環（circular）キャッシュであり得ることが企図さ
れる。トレースキャッシュは、同譲受人による米国特許出願第０８／９９２，６
１０号、名称「データのプロファイリングを行なうソフトウェアを捕獲するため
のキャッシュを組込んだマイクロプロセッサに基づく装置」、同譲受人による米
国特許出願第０８／９４９，８９７号、名称「マイクロプロセッサに基づく装置
のためのトレースキャッシュ」、および同譲受人による米国特許出願第０８／９
３２，５９７号、名称「マイクロプロセッサのためのソフトウェアデバッグポー
ト」にさらに記載される。
ク１４とは協働して、データ最適化動作と並行してデータ最適化属性を捕獲する
。データ最適化属性に関する詳細は以下のとおりである。トレースキャッシュ１
２にストアされるデータ最適化属性をホストシステムＨに与えてもよいし、これ
に代えて、トレースキャッシュ１２内のデータ最適化属性を内部で調べるよう標
的システムＴを構成してもよい。さらに、トレースキャッシュ１２によるトレー
ス捕獲を選択的に可能化し、かつ不能化してもよい。トレースキャッシュ１２は
先入れ先出し（ＦＩＦＯ）循環（circular）キャッシュであり得ることが企図さ
れる。トレースキャッシュは、同譲受人による米国特許出願第０８／９９２，６
１０号、名称「データのプロファイリングを行なうソフトウェアを捕獲するため
のキャッシュを組込んだマイクロプロセッサに基づく装置」、同譲受人による米
国特許出願第０８／９４９，８９７号、名称「マイクロプロセッサに基づく装置
のためのトレースキャッシュ」、および同譲受人による米国特許出願第０８／９
３２，５９７号、名称「マイクロプロセッサのためのソフトウェアデバッグポー
ト」にさらに記載される。
【００１１】 デバッグポート１８は好ましくは、ＩＥＥＥ−１１．４９．１−１９９０に従
うＪＴＡＧインターフェイスまたは他の同様の標準化シリアルポートインターフ
ェイスを用いる。デバッグポート１８はトレースキャッシュ１２を用いることが
可能である。デバッグポート１８は、送信レジスタ（ＴＸ−ＤＡＴＡ）、受信レ
ジスタ（ＲＸ−ＤＡＴＡ）、命令トレース構成レジスタ（ＩＴＣＲ）、およびデ
バッグ制御状態レジスタ（ＤＣＳＲ）などの、さまざまなレジスタを含み得る。
送信レジスタは、マイクロコントローラＣから送信されるべきデータを保持し、
受信レジスタは、マイクロコントローラＣによって受信されたデータをストアす
る。命令トレース構成レジスタは、トレースデバッグ機能の可能化、不能化およ
び構成に備える。デバッグ制御状態レジスタは、いつ実行ユニット１０がデバッ
グモードに入ったかを示す。この発明によると、デバッグポート１８はさらに、
外部に与えられるべきデータ最適化属性を一時的に保持するためのトレースピン
を提供する。トレースキャッシュと同様に、デバッグポートは上述の特許出願に
おいてさらに記載される。
うＪＴＡＧインターフェイスまたは他の同様の標準化シリアルポートインターフ
ェイスを用いる。デバッグポート１８はトレースキャッシュ１２を用いることが
可能である。デバッグポート１８は、送信レジスタ（ＴＸ−ＤＡＴＡ）、受信レ
ジスタ（ＲＸ−ＤＡＴＡ）、命令トレース構成レジスタ（ＩＴＣＲ）、およびデ
バッグ制御状態レジスタ（ＤＣＳＲ）などの、さまざまなレジスタを含み得る。
送信レジスタは、マイクロコントローラＣから送信されるべきデータを保持し、
受信レジスタは、マイクロコントローラＣによって受信されたデータをストアす
る。命令トレース構成レジスタは、トレースデバッグ機能の可能化、不能化およ
び構成に備える。デバッグ制御状態レジスタは、いつ実行ユニット１０がデバッ
グモードに入ったかを示す。この発明によると、デバッグポート１８はさらに、
外部に与えられるべきデータ最適化属性を一時的に保持するためのトレースピン
を提供する。トレースキャッシュと同様に、デバッグポートは上述の特許出願に
おいてさらに記載される。
【００１２】 書込バッファ１６（図１、図２および図３）は、好ましくはランダムアクセス
スヌーピング機能を備えた書込バッファである。書込バッファ１６は、書込併合
、書込崩壊、および読取併合を支持する。書込併合または書込崩壊動作はＷＲ＿
ＭＥＲＧＥ信号（図２）のアサートに応答して行なうことができる。読出併合動
作は、ＲＤ＿ＭＥＲＧＥ信号（図２）のアサートに応答して行なうことができる
。書込バッファ１６はランダムアクセスメモリを含む。書込アドレスのストアに
加えて、ランダムアクセスメモリのアドレスランクはデバッギングの目的でビッ
トを提供してもよい。この発明によると、オブジェクト情報（たとえばオブジェ
クトサイズ）を表わすビットは、ランダムアクセスメモリ内に支持されることが
できる。書込バッファは、同譲受人による米国特許出願第０９／００８，３９４
号、名称「ランダムアクセススヌーピング機能を備えた書込バッファＦＩＦＯア
ーキテクチャ」にさらに記載される。
スヌーピング機能を備えた書込バッファである。書込バッファ１６は、書込併合
、書込崩壊、および読取併合を支持する。書込併合または書込崩壊動作はＷＲ＿
ＭＥＲＧＥ信号（図２）のアサートに応答して行なうことができる。読出併合動
作は、ＲＤ＿ＭＥＲＧＥ信号（図２）のアサートに応答して行なうことができる
。書込バッファ１６はランダムアクセスメモリを含む。書込アドレスのストアに
加えて、ランダムアクセスメモリのアドレスランクはデバッギングの目的でビッ
トを提供してもよい。この発明によると、オブジェクト情報（たとえばオブジェ
クトサイズ）を表わすビットは、ランダムアクセスメモリ内に支持されることが
できる。書込バッファは、同譲受人による米国特許出願第０９／００８，３９４
号、名称「ランダムアクセススヌーピング機能を備えた書込バッファＦＩＦＯア
ーキテクチャ」にさらに記載される。
【００１３】 この発明によると、オブジェクト情報は書込バッファ１６によるデータ最適化
と並行して維持される。図５を参照すると、この発明によるデータ最適化属性退
避プロセスのフローチャートを示す。これはステップ５２において開始し、デー
タ最適化動作が行なわれたかどうかが判断される。データ最適化動作（たとえば
書込併合または読取併合）は、システムバスＳＢのＭＥＲＧＥ信号（図１および
図２）を監視することにより検出される。図２を参照すると、開示されるＭＥＲ
ＧＥ信号は、ＷＲ＿ＭＥＲＧＥ信号およびＲＤ＿ＭＥＲＧＥ信号を入力として受
取るＯＲ論理ゲート２８の出力である。ＭＥＲＧＥ信号の他の構成が可能である
ことを理解されたい。もしＷＲ＿ＭＥＲＧＥ信号またはＲＤ＿ＭＥＲＧＥ信号の
いずれかがアサートされると、ＭＥＲＧＥ信号がアサートされてデータ最適化動
作の検出が示される。再び図５に戻るが、もしデータ最適化動作が検出されなけ
れば、制御はステップ５２に留まる。データ最適化動作がステップ５２において
検出されると、データ最適化動作に関連するデータ最適化属性はステップ５４に
おいて捕獲される。
と並行して維持される。図５を参照すると、この発明によるデータ最適化属性退
避プロセスのフローチャートを示す。これはステップ５２において開始し、デー
タ最適化動作が行なわれたかどうかが判断される。データ最適化動作（たとえば
書込併合または読取併合）は、システムバスＳＢのＭＥＲＧＥ信号（図１および
図２）を監視することにより検出される。図２を参照すると、開示されるＭＥＲ
ＧＥ信号は、ＷＲ＿ＭＥＲＧＥ信号およびＲＤ＿ＭＥＲＧＥ信号を入力として受
取るＯＲ論理ゲート２８の出力である。ＭＥＲＧＥ信号の他の構成が可能である
ことを理解されたい。もしＷＲ＿ＭＥＲＧＥ信号またはＲＤ＿ＭＥＲＧＥ信号の
いずれかがアサートされると、ＭＥＲＧＥ信号がアサートされてデータ最適化動
作の検出が示される。再び図５に戻るが、もしデータ最適化動作が検出されなけ
れば、制御はステップ５２に留まる。データ最適化動作がステップ５２において
検出されると、データ最適化動作に関連するデータ最適化属性はステップ５４に
おいて捕獲される。
【００１４】 図３を参照すると、例示的なデータ最適化属性をストアする書込バッファ１６
の概略図を示す。データ最適化属性は一般的には、最適化前の値を再構築するた
めに用いることができる、データ最適化動作に関連の情報を指す。開示される例
示的なデータ最適化属性は、データフィールドＤＡＴＡにストアされる、データ
最適化動作によって生じたデータと、アドレスフィールドＡＤＤＲＥＳＳにスト
アされる特定のデータのアドレスと、オブジェクトサイズフラグフィールドＯＳ
Ｆにストアされる特定のデータのオブジェクトサイズとを含む。オブジェクトサ
イズ以外のオブジェクト情報をデータ最適化属性として規定することも可能であ
る。示される実施例においては、書込バッファ１６のデータ部分４０はデータフ
ィールドＤＡＴＡの列を提供し、書込バッファ１６のアドレス部分４２はアドレ
スフィールドＡＤＤＲＥＳＳの列を提供し、書込バッファ１６のオブジェクトサ
イズフラグ部分３８はオブジェクトサイズフラグフィールドＯＳＦの列を提供す
る。書込バッファ１６のすべてのランク３０、３２、３４および３６は、データ
部分４０、アドレス部分４２、およびオブジェクトサイズフラグ部分３８に対応
するフィールドを含み得る。
の概略図を示す。データ最適化属性は一般的には、最適化前の値を再構築するた
めに用いることができる、データ最適化動作に関連の情報を指す。開示される例
示的なデータ最適化属性は、データフィールドＤＡＴＡにストアされる、データ
最適化動作によって生じたデータと、アドレスフィールドＡＤＤＲＥＳＳにスト
アされる特定のデータのアドレスと、オブジェクトサイズフラグフィールドＯＳ
Ｆにストアされる特定のデータのオブジェクトサイズとを含む。オブジェクトサ
イズ以外のオブジェクト情報をデータ最適化属性として規定することも可能であ
る。示される実施例においては、書込バッファ１６のデータ部分４０はデータフ
ィールドＤＡＴＡの列を提供し、書込バッファ１６のアドレス部分４２はアドレ
スフィールドＡＤＤＲＥＳＳの列を提供し、書込バッファ１６のオブジェクトサ
イズフラグ部分３８はオブジェクトサイズフラグフィールドＯＳＦの列を提供す
る。書込バッファ１６のすべてのランク３０、３２、３４および３６は、データ
部分４０、アドレス部分４２、およびオブジェクトサイズフラグ部分３８に対応
するフィールドを含み得る。
【００１５】 図４を参照すると、オブジェクトサイズフラグに関する例示的な論理テーブル
を示す。開示されるオブジェクトサイズフラグはＡおよびＢとする２つのビット
を提供する。ビットの各々の組合せＡＢの意味はＣと称する。ビットの組合せ「
００」は対応のデータのバイトオブジェクトサイズを示す。ビットの組合せ「０
１」は対応のデータのワードオブジェクトサイズを示す。ビットの組合せ「１０
」は対応のデータのダブルワードオブジェクトサイズを示す。ビットの組合せ「
１１」は規定されていない。これらのビットの組合せは例示的であって限定的で
はないことを理解されたい。
を示す。開示されるオブジェクトサイズフラグはＡおよびＢとする２つのビット
を提供する。ビットの各々の組合せＡＢの意味はＣと称する。ビットの組合せ「
００」は対応のデータのバイトオブジェクトサイズを示す。ビットの組合せ「０
１」は対応のデータのワードオブジェクトサイズを示す。ビットの組合せ「１０
」は対応のデータのダブルワードオブジェクトサイズを示す。ビットの組合せ「
１１」は規定されていない。これらのビットの組合せは例示的であって限定的で
はないことを理解されたい。
【００１６】 図１を参照すると、信号生成論理２２は、データ最適化属性の捕獲に用いるた
めのオブジェクト情報信号ＯＢＩを生成する。信号生成論理２２は主にオブジェ
クトサイズフラグフィールドＯＳＦ、データフィールドＤＡＴＡ、およびアドレ
スフィールドＡＤＤＲＥＳＳ（図３）の内容を組合せて、オブジェクト情報信号
ＯＢＩを形成する。このようにして、オブジェクト情報を維持するために適切な
データ最適化情報を捕獲することができる。図示するように、信号生成論理２２
はオブジェクト情報信号ＯＢＩをトレースキャッシュ１２に与え得る。トレース
キャッシュ１２は、オブジェクト情報信号ＯＢＩをデバッグポート１８のトレー
スピン２０に与え得る。オブジェクト情報信号ＯＢＩはトレースピン２０によっ
て一時的に保持される。トレースピン２０から、オブジェクト情報信号ＯＢＩは
ホストシステムＨのメモリ２４に与えられるか、またはバス監視装置ＢＭＤのメ
モリ２４に与えられる。信号生成論理２２は、これに代えてオブジェクト情報信
号ＯＢＩを外部にデバッグポート１８のトレースピン２０を介して与えてもよい
。
めのオブジェクト情報信号ＯＢＩを生成する。信号生成論理２２は主にオブジェ
クトサイズフラグフィールドＯＳＦ、データフィールドＤＡＴＡ、およびアドレ
スフィールドＡＤＤＲＥＳＳ（図３）の内容を組合せて、オブジェクト情報信号
ＯＢＩを形成する。このようにして、オブジェクト情報を維持するために適切な
データ最適化情報を捕獲することができる。図示するように、信号生成論理２２
はオブジェクト情報信号ＯＢＩをトレースキャッシュ１２に与え得る。トレース
キャッシュ１２は、オブジェクト情報信号ＯＢＩをデバッグポート１８のトレー
スピン２０に与え得る。オブジェクト情報信号ＯＢＩはトレースピン２０によっ
て一時的に保持される。トレースピン２０から、オブジェクト情報信号ＯＢＩは
ホストシステムＨのメモリ２４に与えられるか、またはバス監視装置ＢＭＤのメ
モリ２４に与えられる。信号生成論理２２は、これに代えてオブジェクト情報信
号ＯＢＩを外部にデバッグポート１８のトレースピン２０を介して与えてもよい
。
【００１７】 再び図５に戻ると、制御は次に、データ最適化属性がストアされるステップ５
６に進む。開示される実施例において、データ最適化属性は、トレースキャッシ
ュ１２、ホストシステムＨのメモリ２４、またはバス監視装置ＢＭＤのメモリ２
４にストアされてもよい。ステップ５６から、データ最適化属性退避プロセスは
ステップ５８において完了する。
６に進む。開示される実施例において、データ最適化属性は、トレースキャッシ
ュ１２、ホストシステムＨのメモリ２４、またはバス監視装置ＢＭＤのメモリ２
４にストアされてもよい。ステップ５６から、データ最適化属性退避プロセスは
ステップ５８において完了する。
【００１８】 開示される実施例において、データ最適化動作の検出はバス監視装置ＢＭＤに
よって標的システムＴの外部で行なわれるために、オブジェクト情報は非介入的
（non-intrusive）であって透過的な態様に維持される。バス監視装置ＢＭＤは
、ＭＥＲＧＥ信号の監視によって書込バッファ１６によるデータ最適化動作の検
出が可能である。データ最適化動作が起こったとき、バス監視装置ＢＭＤはマイ
クロコントローラＣにＣＡＰＴＵＲＥ信号を与えて、検出されたデータ最適化動
作に関連のデータ最適化属性が捕獲されるべきことを示す。ＣＡＰＴＵＲＥ信号
に応答して、信号生成論理２２はオブジェクト情報信号ＯＢＩを生成し、トレー
スキャッシュ制御ブロック１４はトレースキャッシュ１２を準備してオブジェク
ト情報信号ＯＢＩを受信する。
よって標的システムＴの外部で行なわれるために、オブジェクト情報は非介入的
（non-intrusive）であって透過的な態様に維持される。バス監視装置ＢＭＤは
、ＭＥＲＧＥ信号の監視によって書込バッファ１６によるデータ最適化動作の検
出が可能である。データ最適化動作が起こったとき、バス監視装置ＢＭＤはマイ
クロコントローラＣにＣＡＰＴＵＲＥ信号を与えて、検出されたデータ最適化動
作に関連のデータ最適化属性が捕獲されるべきことを示す。ＣＡＰＴＵＲＥ信号
に応答して、信号生成論理２２はオブジェクト情報信号ＯＢＩを生成し、トレー
スキャッシュ制御ブロック１４はトレースキャッシュ１２を準備してオブジェク
ト情報信号ＯＢＩを受信する。
【００１９】 図６を参照すると、この発明によるデータ最適化属性デバッグプロセスのフロ
ーチャートを示す。ステップ６２において開始して、データ最適化属性がオブジ
ェクト情報信号ＯＢＩから抽出される。もしデータ最適化属性がマイクロコント
ローラＣにストアされていれば、属性は抽出前にホストシステムＨに提供される
。開示される実施例において、ホストシステムＨはトレース捕獲装備である。ト
レース捕獲装備Ｈは、メモリ２４とデータ最適化デコード論理２６とを含む。デ
ータ最適化デコード論理２６は、書込オブジェクト値を処理するよう特別に構成
される。一般的なデコード論理の設計と動作とは技術分野において知られている
。トレース捕獲装備に代えて、ホストシステムＨは他の形のソフトウェアデバッ
ギング装備であってもよい。ステップ６２の後、データ最適化属性はデータ最適
化デコード論理２６によって処理される。前進推論（forward inferring）また
は技術分野において既知である他の好適なアルゴリズムを用いて、デコード論理
２６はデータ最適化属性から元の書込オブジェクト値を再構築する。メモリ２４
とデコード論理２６とは、ホストシステムＨによって与えられるか、またはバス
監視装置ＢＭＤ（図１）によって与えられてもよい。データ最適化属性デバッグ
プロセスは、次いでステップ６６において終了する。
ーチャートを示す。ステップ６２において開始して、データ最適化属性がオブジ
ェクト情報信号ＯＢＩから抽出される。もしデータ最適化属性がマイクロコント
ローラＣにストアされていれば、属性は抽出前にホストシステムＨに提供される
。開示される実施例において、ホストシステムＨはトレース捕獲装備である。ト
レース捕獲装備Ｈは、メモリ２４とデータ最適化デコード論理２６とを含む。デ
ータ最適化デコード論理２６は、書込オブジェクト値を処理するよう特別に構成
される。一般的なデコード論理の設計と動作とは技術分野において知られている
。トレース捕獲装備に代えて、ホストシステムＨは他の形のソフトウェアデバッ
ギング装備であってもよい。ステップ６２の後、データ最適化属性はデータ最適
化デコード論理２６によって処理される。前進推論（forward inferring）また
は技術分野において既知である他の好適なアルゴリズムを用いて、デコード論理
２６はデータ最適化属性から元の書込オブジェクト値を再構築する。メモリ２４
とデコード論理２６とは、ホストシステムＨによって与えられるか、またはバス
監視装置ＢＭＤ（図１）によって与えられてもよい。データ最適化属性デバッグ
プロセスは、次いでステップ６６において終了する。
【００２０】 こうして、この発明によるデバッギング環境は、標的システムＴの書込バッフ
ァ１６によるデータ最適化動作と並行して、オブジェクト情報を維持する。標的
システムＴ内で、システムバスＳＢはシステムメモリＭとマイクロコントローラ
Ｃとの間に結合される。書込バッファ１６によるデータ最適化動作は、バス監視
装置ＢＭＤによるシステムバスＳＢのＭＥＲＧＥ信号の監視によって検出される
。データ最適化動作が検出されると、データ最適化動作に関連のデータ最適化属
性（たとえばオブジェクト情報、データおよびアドレス）は、バス監視装置ＢＭ
ＤからのＣＡＰＴＵＲＥ信号に応答するオブジェクト情報信号ＯＢＩの形で捕獲
される。データ最適化属性は、標的システムＴのトレースキャッシュ１２、デバ
ッグポート１８に接続される外部のトレース捕獲装備Ｈのメモリ２４、またはバ
ス監視装置ＢＭＤのメモリ２４のいずれかにストアすることができる。マイクロ
コントローラＣの外部にデータ最適化属性を提供するにあたっては、データ最適
化属性をトレースピン２０によって一時的に保持してもよい。データ最適化属性
を、オブジェクト情報信号ＯＢＩから抽出して、外部のトレース捕獲装備Ｈまた
はバス監視装置ＢＭＤによって処理することができる。データ最適化属性を処理
することにより、最適化前の書込オブジェクト値を再構築することができる。こ
の発明は、データ最適化動作を行ない得るいかなるシステムにも適用可能である
ことを理解されたい。
ァ１６によるデータ最適化動作と並行して、オブジェクト情報を維持する。標的
システムＴ内で、システムバスＳＢはシステムメモリＭとマイクロコントローラ
Ｃとの間に結合される。書込バッファ１６によるデータ最適化動作は、バス監視
装置ＢＭＤによるシステムバスＳＢのＭＥＲＧＥ信号の監視によって検出される
。データ最適化動作が検出されると、データ最適化動作に関連のデータ最適化属
性（たとえばオブジェクト情報、データおよびアドレス）は、バス監視装置ＢＭ
ＤからのＣＡＰＴＵＲＥ信号に応答するオブジェクト情報信号ＯＢＩの形で捕獲
される。データ最適化属性は、標的システムＴのトレースキャッシュ１２、デバ
ッグポート１８に接続される外部のトレース捕獲装備Ｈのメモリ２４、またはバ
ス監視装置ＢＭＤのメモリ２４のいずれかにストアすることができる。マイクロ
コントローラＣの外部にデータ最適化属性を提供するにあたっては、データ最適
化属性をトレースピン２０によって一時的に保持してもよい。データ最適化属性
を、オブジェクト情報信号ＯＢＩから抽出して、外部のトレース捕獲装備Ｈまた
はバス監視装置ＢＭＤによって処理することができる。データ最適化属性を処理
することにより、最適化前の書込オブジェクト値を再構築することができる。こ
の発明は、データ最適化動作を行ない得るいかなるシステムにも適用可能である
ことを理解されたい。
【００２１】 上述のこの発明の開示と説明とは、例示的であってこれを説明するものであり
、構成要素、回路要素、信号、フィールド、バス、レジスタ、可変値、接続、図
示される回路の詳細と構造、および動作の方法へのさまざまな変更は、この発明
の精神から逸脱することなく行なうことができる。
、構成要素、回路要素、信号、フィールド、バス、レジスタ、可変値、接続、図
示される回路の詳細と構造、および動作の方法へのさまざまな変更は、この発明
の精神から逸脱することなく行なうことができる。
【図１】 この発明に従った、例示的なソフトウェアデバッギング環境の概
略図である。
略図である。
【図２】 この発明に従った、併合信号に関連して図１の書込バッファを示
す概略図である。
す概略図である。
【図３】 この発明に従った、図１および図２の書込バッファの概略図であ
る。
る。
【図４】 この発明に従った、図３の例示的なオブジェクトサイズフラグの
論理テーブルの図である。
論理テーブルの図である。
【図５】 この発明に従った、データ最適化属性退避プロセスのフローチャ
ートの図である。
ートの図である。
【図６】 この発明に従った、データ最適化属性デバッグプロセスのフロー
チャートの図である。
チャートの図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年１２月１１日（２０００．１２．１１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】 データ最適化動作の結果として失われたオブジェクトサイズは、プロセッサ指
向システムのソフトウェアプログラムのデバッギングにおける制限因子であった
。プロセッサ指向システムによって実行されるソフトウェアプログラムを用いて
、データオブジェクトに対して書込動作が行なわれてきた。ソフトウェアプログ
ラムがデータ最適化を用いないとき、ソフトウェアプログラムは典型的には、書
込動作によって生じる書込オブジェクト値をトレーシングまたはトラッキングす
ることによって、デバッグされてきた。しかしながらソフトウェアプログラムの
デバッギングにおける書込オブジェクト値の再構築は、書込バッファによる最適
化動作の制約を受けてきた。データ最適化動作から生じる書込オブジェクト値に
は、最適化前の書込オブジェクト値を再構築するために必要であるオブジェクト
サイズ情報が欠けていた。 ＥＰ−Ａ−０，７６２，２７６は、データ処理システムにおけるデバッグ機能
を行なうための方法と装置とを開示する。データプロセッサは、リアルタイムの
トレース機能を実行し、これは、データプロセッサの効率に顕著に影響を与える
ことなく、外部の開発システムが動的に内部のデータプロセッサの処理を観察す
ることを可能にする。データプロセッサの内部のデバッグモジュールは、２つの
信号線を介してデバッギング環境にデータを与える。すなわち、一方はオペラン
ドおよびアドレス値のためのものであり、他方はデータプロセッサの実行状況情
報のためのものである。しかしながら、データ最適化動作の結果失われているオ
ブジェクトサイズ情報をデバッギング目的のために再獲得することについての問
題は、解決されていない。
向システムのソフトウェアプログラムのデバッギングにおける制限因子であった
。プロセッサ指向システムによって実行されるソフトウェアプログラムを用いて
、データオブジェクトに対して書込動作が行なわれてきた。ソフトウェアプログ
ラムがデータ最適化を用いないとき、ソフトウェアプログラムは典型的には、書
込動作によって生じる書込オブジェクト値をトレーシングまたはトラッキングす
ることによって、デバッグされてきた。しかしながらソフトウェアプログラムの
デバッギングにおける書込オブジェクト値の再構築は、書込バッファによる最適
化動作の制約を受けてきた。データ最適化動作から生じる書込オブジェクト値に
は、最適化前の書込オブジェクト値を再構築するために必要であるオブジェクト
サイズ情報が欠けていた。 ＥＰ−Ａ−０，７６２，２７６は、データ処理システムにおけるデバッグ機能
を行なうための方法と装置とを開示する。データプロセッサは、リアルタイムの
トレース機能を実行し、これは、データプロセッサの効率に顕著に影響を与える
ことなく、外部の開発システムが動的に内部のデータプロセッサの処理を観察す
ることを可能にする。データプロセッサの内部のデバッグモジュールは、２つの
信号線を介してデバッギング環境にデータを与える。すなわち、一方はオペラン
ドおよびアドレス値のためのものであり、他方はデータプロセッサの実行状況情
報のためのものである。しかしながら、データ最適化動作の結果失われているオ
ブジェクトサイズ情報をデバッギング目的のために再獲得することについての問
題は、解決されていない。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】 以下の図面は、例示のためにのみ示す。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】削除
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】 図１を参照して、この発明による例示的なソフトウェアデバッギング環境Ｅを
示す。ソフトウェアデバッギング環境Ｅは、標的システムＴ、ホストシステムＨ
、およびバス監視装置ＢＭＤを提供する。開示される実施例において、標的シス
テムＴは、システムバスＳＢを介してシステムメモリＭに結合されるマイクロコ
ントローラＣを含む。これに代えて、マイクロプロセッサＣの代わりに、標的シ
ステムＴは異なった埋込型プロセッサ装置を提供してもよい。開示されるマイク
ロコントローラＣは、実行ユニット１０と、トレースキャッシュ１２と、トレー
スキャッシュ制御ブロック１４と、書込バッファ１６と、デバッグポート１８と
、この発明によるオブジェクト情報信号（ＯＢＩ）を生成するための信号生成論
理２２とを含む。この発明の完全な理解を得るために必要ではない、マイクロコ
ントローラＣの特定の構成要素を省く。
示す。ソフトウェアデバッギング環境Ｅは、標的システムＴ、ホストシステムＨ
、およびバス監視装置ＢＭＤを提供する。開示される実施例において、標的シス
テムＴは、システムバスＳＢを介してシステムメモリＭに結合されるマイクロコ
ントローラＣを含む。これに代えて、マイクロプロセッサＣの代わりに、標的シ
ステムＴは異なった埋込型プロセッサ装置を提供してもよい。開示されるマイク
ロコントローラＣは、実行ユニット１０と、トレースキャッシュ１２と、トレー
スキャッシュ制御ブロック１４と、書込バッファ１６と、デバッグポート１８と
、この発明によるオブジェクト情報信号（ＯＢＩ）を生成するための信号生成論
理２２とを含む。この発明の完全な理解を得るために必要ではない、マイクロコ
ントローラＣの特定の構成要素を省く。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】 この発明によると、トレースキャッシュ１２とトレースキャッシュ制御ブロッ
ク１４とは協働して、データ最適化動作と並行してデータ最適化属性を捕獲する
。データ最適化属性に関する詳細は以下のとおりである。トレースキャッシュ１
２にストアされるデータ最適化属性をホストシステムＨに与えてもよいし、これ
に代えて、トレースキャッシュ１２内のデータ最適化属性を内部で調べるよう標
的システムＴを構成してもよい。さらに、トレースキャッシュ１２によるトレー
ス捕獲は選択的に可能化され、かつ不能化されてもよい。トレースキャッシュ１
２は先入れ先出し（ＦＩＦＯ）循環（circular）キャッシュであり得ることが企
図される。
ク１４とは協働して、データ最適化動作と並行してデータ最適化属性を捕獲する
。データ最適化属性に関する詳細は以下のとおりである。トレースキャッシュ１
２にストアされるデータ最適化属性をホストシステムＨに与えてもよいし、これ
に代えて、トレースキャッシュ１２内のデータ最適化属性を内部で調べるよう標
的システムＴを構成してもよい。さらに、トレースキャッシュ１２によるトレー
ス捕獲は選択的に可能化され、かつ不能化されてもよい。トレースキャッシュ１
２は先入れ先出し（ＦＩＦＯ）循環（circular）キャッシュであり得ることが企
図される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】 デバッグポート１８は好ましくは、ＩＥＥＥ−１１．４９．１−１９９０に従
うＪＴＡＧインターフェイスまたは他の同様の標準化シリアルポートインターフ
ェイスを用いる。デバッグポート１８はトレースキャッシュ１２を用いることが
可能である。デバッグポート１８は、送信レジスタ（ＴＸ−ＤＡＴＡ）、受信レ
ジスタ（ＲＸ−ＤＡＴＡ）、命令トレース構成レジスタ（ＩＴＣＲ）、およびデ
バッグ制御状態レジスタ（ＤＣＳＲ）などの、さまざまなレジスタを含み得る。
送信レジスタは、マイクロコントローラＣから送信されるべきデータを保持し、
受信レジスタは、マイクロコントローラＣによって受信されたデータをストアす
る。命令トレース構成レジスタは、トレースデバッグ機能の可能化、不能化およ
び構成に備える。デバッグ制御状態レジスタは、いつ実行ユニット１０がデバッ
グモードに入ったかを示す。この発明によると、デバッグポート１８はさらに、
外部に与えられるべきデータ最適化属性を一時的に保持するためのトレースピン
を提供する。
うＪＴＡＧインターフェイスまたは他の同様の標準化シリアルポートインターフ
ェイスを用いる。デバッグポート１８はトレースキャッシュ１２を用いることが
可能である。デバッグポート１８は、送信レジスタ（ＴＸ−ＤＡＴＡ）、受信レ
ジスタ（ＲＸ−ＤＡＴＡ）、命令トレース構成レジスタ（ＩＴＣＲ）、およびデ
バッグ制御状態レジスタ（ＤＣＳＲ）などの、さまざまなレジスタを含み得る。
送信レジスタは、マイクロコントローラＣから送信されるべきデータを保持し、
受信レジスタは、マイクロコントローラＣによって受信されたデータをストアす
る。命令トレース構成レジスタは、トレースデバッグ機能の可能化、不能化およ
び構成に備える。デバッグ制御状態レジスタは、いつ実行ユニット１０がデバッ
グモードに入ったかを示す。この発明によると、デバッグポート１８はさらに、
外部に与えられるべきデータ最適化属性を一時的に保持するためのトレースピン
を提供する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】 書込バッファ１６（図１、図２および図３）は、好ましくはランダムアクセス
スヌーピング機能を備えた書込バッファである。書込バッファ１６は、書込併合
、書込崩壊、および読取併合を支持する。書込併合または書込崩壊動作はＷＲ＿
ＭＥＲＧＥ信号（図２）のアサートに応答して行なうことができる。読出併合動
作は、ＲＤ＿ＭＥＲＧＥ信号（図２）のアサートに応答して行なうことができる
。書込バッファ１６はランダムアクセスメモリを含む。書込アドレスのストアに
加えて、ランダムアクセスメモリのアドレスランクはデバッギングの目的でビッ
トを提供してもよい。この発明によると、オブジェクト情報（たとえばオブジェ
クトサイズ）を表わすビットは、ランダムアクセスメモリ内に支持されることが
できる。
スヌーピング機能を備えた書込バッファである。書込バッファ１６は、書込併合
、書込崩壊、および読取併合を支持する。書込併合または書込崩壊動作はＷＲ＿
ＭＥＲＧＥ信号（図２）のアサートに応答して行なうことができる。読出併合動
作は、ＲＤ＿ＭＥＲＧＥ信号（図２）のアサートに応答して行なうことができる
。書込バッファ１６はランダムアクセスメモリを含む。書込アドレスのストアに
加えて、ランダムアクセスメモリのアドレスランクはデバッギングの目的でビッ
トを提供してもよい。この発明によると、オブジェクト情報（たとえばオブジェ
クトサイズ）を表わすビットは、ランダムアクセスメモリ内に支持されることが
できる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】 上述のこの発明の開示と説明とは、例示的であってこれを説明するものであり
、構成要素、回路要素、信号、フィールド、バス、レジスタ、可変値、接続、示
される回路の詳細と構造、および操作の方法へのさまざまな変更は、添付の特許
請求の範囲に定義される、この発明の範囲から逸脱することなく行なうことがで
きる。
、構成要素、回路要素、信号、フィールド、バス、レジスタ、可変値、接続、示
される回路の詳細と構造、および操作の方法へのさまざまな変更は、添付の特許
請求の範囲に定義される、この発明の範囲から逸脱することなく行なうことがで
きる。
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年２月６日（２００１．２．６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マン，ダニエル・ピィ アメリカ合衆国、78704 テキサス州、オ ースティン、エス・ラマー、3816、アパー トメント・2903 (72)発明者 ゴッドフレイ，ゲアリー・エム アメリカ合衆国、78741 テキサス州、オ ースティン、キバ・ドライブ、7606 Ｆターム(参考） 5B042 GA15 GA33 HH01 HH30 5B062 AA10 DD01 DD02 EE03 EE08 JJ08 【要約の続き】 ら抽出して、外部のトレース捕獲装備か、またはバス監 視装置によって処理することができる。データ最適化属 性を処理することにより、最適化前の書込オブジェクト 値を再構築することができる。
Claims (22)
- 【請求項１】 標的システムの書込バッファによるデータ最適化動作と並行
してオブジェクト情報を維持するための方法であって、 前記書込バッファによるデータ最適化動作を検出するステップと、 前記データ最適化動作に関連する複数のデータ最適化属性を捕獲するステップ
と、 前記複数のデータ最適化属性をストアするステップとを含む、方法。 - 【請求項２】 前記標的システムは、システムメモリとマイクロコントロー
ラとを含み、前記データ最適化動作を検出するステップは、 前記システムメモリと前記マイクロコントローラとの間に結合されたシステム
バスの併合信号を監視するステップを含む、請求項１に記載の方法。 - 【請求項３】 前記書込バッファの書込併合信号と読取併合信号とから前記
併合信号を生成するステップをさらに含む、請求項２に記載の方法。 - 【請求項４】 前記標的システムは、システムメモリとマイクロコントロー
ラとを含み、前記捕獲するステップは、 前記複数のデータ最適化属性を提供するオブジェクト情報信号を生成するステ
ップを含む、請求項１に記載の方法。 - 【請求項５】 前記捕獲するステップは、書込バッファ内でオブジェクト情
報フラグを提供するステップを含む、請求項１に記載の方法。 - 【請求項６】 前記標的システムは、デバッグポートを有するマイクロコン
トローラを含み、前記ストアするステップは、 前記複数のデータ最適化属性を前記デバッグポートの複数のトレースピンによ
って保持するステップを含む、請求項１に記載の方法。 - 【請求項７】 前記標的システムは、デバッグポートを有するマイクロコン
トローラを含み、前記デバッグポートは標的システムを外部のトレース捕獲装備
に接続し、前記ストアするステップは、 前記複数のデータ最適化属性を前記外部のトレース捕獲装備のメモリ内にスト
アするステップを含む、請求項１に記載の方法。 - 【請求項８】 前記標的システムは、バス監視装置に結合されたシステムバ
スを有するマイクロコントローラを含み、前記ストアするステップは、 前記複数のデータ最適化属性を前記バス監視装置のメモリ内にストアするステ
ップを含む、請求項１に記載の方法。 - 【請求項９】 書込バッファによるデータ最適化動作と並行してオブジェク
ト情報を維持するためのデバッギング環境であって、 標的システムを含み、前記標的システムは マイクロコントローラを含み、前記マイクロコントローラは 実行ユニットと、 実行ユニットに結合されてデータ最適化動作を行なう書込バッファと、 前記データ最適化動作に関連する複数のデータ最適化属性を提供するオブジェ
クト情報信号を生成するための信号生成論理と、 デバッグ装備と通信するためのデバッグポートとを含み、前記標的システムは
さらに システムメモリと、 前記マイクロコントローラを前記システムメモリに結合するシステムバスとを
含み、前記システムバスは 前記データ最適化動作を検出するための併合信号線を含み、前記デバッギング
環境はさらに 前記システムバスの併合信号線に結合されたバス監視装置と、 前記バス監視装置に結合されて、前記マイクロコントローラによる複数のデー
タ最適化属性の捕獲をトリガする捕獲信号線、とを含む、デバッギング環境。 - 【請求項１０】 前記デバッグポートに結合されて前記複数のデータ最適化
属性をストアするデバッギング装備をさらに含む、請求項９に記載のデバッギン
グ環境。 - 【請求項１１】 前記デバッギング装備はトレース捕獲装備を含む、請求項
１０に記載のデバッギング環境。 - 【請求項１２】 前記デバッギング装備は、前記複数のデータ最適化属性か
ら、最適化前の書込オブジェクト値を再構築するためのデコード論理を含む、請
求項１０に記載のデバッギング環境。 - 【請求項１３】 前記バス監視装置は、前記複数のデータ最適化属性から、
最適化前の書込オブジェクト値を再構築するためのデコード論理を含む、請求項
９に記載のデバッギング環境。 - 【請求項１４】 前記マイクロコントローラは、前記デバッグポートに結合
されて前記複数のデータ最適化属性をストアするトレースキャッシュをさらに含
む、請求項９に記載のデバッギング環境。 - 【請求項１５】 前記書込バッファは、データ最適化動作を行なうよう構成
される、請求項９に記載のデバッギング環境。 - 【請求項１６】 標的システムに対するオブジェクト情報のデバッギング方
法であって、前記標的システムは、データ最適化動作を行なうための書込バッフ
ァを含み、前記標的システムは、前記データ最適化動作に関連する複数のデータ
最適化属性を提供するオブジェクト情報信号を生成し、前記方法は、 前記オブジェクト情報信号から前記複数のデータ最適化属性を抽出するステッ
プと、 前記複数のデータ最適化属性を処理するステップとを含む、方法。 - 【請求項１７】 前記抽出するステップは、前記標的システムに接続された
デバッギング装備によって行なわれる、請求項１６に記載の方法。 - 【請求項１８】 前記抽出するステップは、前記標的システムのシステムバ
スに結合されたバス監視装置によって行なわれる、請求項１６に記載の方法。 - 【請求項１９】 前記複数のデータ最適化属性は、オブジェクトサイズ情報
を含む、請求項１６に記載の方法。 - 【請求項２０】 前記処理するステップは、前記複数のデータ最適化属性か
ら、最適化前の書込オブジェクト値を再構築するステップを含む、請求項１６に
記載の方法。 - 【請求項２１】 書込バッファによるデータ最適化動作と並行してオブジェ
クト情報を維持するためのデバッギング環境であって、 書込バッファによるデータ最適化動作を検出するための手段と、 前記データ最適化動作に関連する複数のデータ最適化属性を捕獲するための手
段と、 前記複数の最適化属性をストアするための手段とを含む、デバッギング環境。 - 【請求項２２】 前記複数のデータ最適化属性を抽出するための手段と、 前記複数のデータ最適化属性を処理するための手段とをさらに含む、請求項２
１に記載のデバッギング環境。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/187,852 | 1998-11-06 | ||
| US09/187,852 US6269454B1 (en) | 1998-11-06 | 1998-11-06 | Maintaining object information concurrent with data optimization for debugging |
| PCT/US1999/014816 WO2000028419A1 (en) | 1998-11-06 | 1999-06-29 | Maintaining object size information concurrent with data optimization for debugging |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002529851A true JP2002529851A (ja) | 2002-09-10 |
| JP2002529851A5 JP2002529851A5 (ja) | 2006-07-13 |
Family
ID=22690753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000581536A Pending JP2002529851A (ja) | 1998-11-06 | 1999-06-29 | デバッギングのためのデータ最適化と並行したオブジェクトサイズ情報の維持 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6269454B1 (ja) |
| EP (1) | EP1125200B1 (ja) |
| JP (1) | JP2002529851A (ja) |
| KR (1) | KR100605141B1 (ja) |
| DE (1) | DE69902936T2 (ja) |
| WO (1) | WO2000028419A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3736980B2 (ja) * | 1998-12-28 | 2006-01-18 | 富士通株式会社 | マイクロコントローラの評価装置および評価方法 |
| US6918065B1 (en) | 1999-10-01 | 2005-07-12 | Hitachi, Ltd. | Method for compressing and decompressing trace information |
| US6684348B1 (en) | 1999-10-01 | 2004-01-27 | Hitachi, Ltd. | Circuit for processing trace information |
| US6732307B1 (en) | 1999-10-01 | 2004-05-04 | Hitachi, Ltd. | Apparatus and method for storing trace information |
| US6615370B1 (en) * | 1999-10-01 | 2003-09-02 | Hitachi, Ltd. | Circuit for storing trace information |
| US7346895B2 (en) * | 2002-07-31 | 2008-03-18 | International Business Machines Corporation | Method of tracing data collection |
| EP1403774B1 (en) * | 2002-09-25 | 2007-07-25 | STMicroelectronics S.r.l. | Process and devices for transmitting digital signals over buses and computer program product therefor |
| EP1403775B1 (en) * | 2002-09-25 | 2006-03-08 | STMicroelectronics S.r.l. | Process and devices for transmiting digital signals over buses and computer program product therefor |
| US7587635B2 (en) * | 2004-10-04 | 2009-09-08 | Cisco Technology, Inc. | Method of debugging “active” unit using “non-intrusive source-level debugger” on “standby” unit of high availability system |
| US8706937B2 (en) * | 2011-03-02 | 2014-04-22 | Texas Instruments Incorporated | Method and system of debugging multicore bus transaction problems |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06290076A (ja) | 1993-04-05 | 1994-10-18 | Nec Ic Microcomput Syst Ltd | デバッグ装置 |
| US5740398A (en) * | 1993-10-18 | 1998-04-14 | Cyrix Corporation | Program order sequencing of data in a microprocessor with write buffer |
| US5471598A (en) * | 1993-10-18 | 1995-11-28 | Cyrix Corporation | Data dependency detection and handling in a microprocessor with write buffer |
| US5964893A (en) | 1995-08-30 | 1999-10-12 | Motorola, Inc. | Data processing system for performing a trace function and method therefor |
| JPH1021086A (ja) * | 1996-06-28 | 1998-01-23 | Matsushita Electric Ind Co Ltd | プログラム変換装置とデバッグ装置 |
| US5729678A (en) | 1996-03-04 | 1998-03-17 | Ag Communication Systems Corporation | Bus monitor system |
| US5941971A (en) * | 1997-07-31 | 1999-08-24 | Advanced Micro Devices, Inc. | Bus bridge transaction checker for correct resolution of combined data cycles |
-
1998
- 1998-11-06 US US09/187,852 patent/US6269454B1/en not_active Expired - Lifetime
-
1999
- 1999-06-29 DE DE69902936T patent/DE69902936T2/de not_active Expired - Lifetime
- 1999-06-29 WO PCT/US1999/014816 patent/WO2000028419A1/en active IP Right Grant
- 1999-06-29 JP JP2000581536A patent/JP2002529851A/ja active Pending
- 1999-06-29 KR KR1020017005758A patent/KR100605141B1/ko not_active IP Right Cessation
- 1999-06-29 EP EP99932097A patent/EP1125200B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010086008A (ko) | 2001-09-07 |
| DE69902936T2 (de) | 2003-05-28 |
| WO2000028419A1 (en) | 2000-05-18 |
| DE69902936D1 (de) | 2002-10-17 |
| KR100605141B1 (ko) | 2006-07-28 |
| US6269454B1 (en) | 2001-07-31 |
| EP1125200A1 (en) | 2001-08-22 |
| EP1125200B1 (en) | 2002-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3105223B2 (ja) | マイクロコンピュータ，マイクロプロセッサおよびコア・プロセッサ集積回路用デバッグ周辺装置 | |
| JP4190114B2 (ja) | マイクロコンピュータ | |
| US10929154B2 (en) | Overflow detection and correction in state machine engines | |
| JP4225851B2 (ja) | データ処理装置用トレース要素生成システム | |
| US6142683A (en) | Debug interface including data steering between a processor, an input/output port, and a trace logic | |
| JP3175757B2 (ja) | デバッグシステム | |
| US6154856A (en) | Debug interface including state machines for timing synchronization and communication | |
| US20040030962A1 (en) | Generation of trace elements within a data processing apparatus | |
| JPH09167105A (ja) | オンチップデバッグシステム | |
| US9678150B2 (en) | Methods and circuits for debugging circuit designs | |
| JPH11338734A (ja) | コンピュ―タシステムおよびこのコンピュ―タシステムを動作させる方法 | |
| US10078113B1 (en) | Methods and circuits for debugging data bus communications | |
| TWI546660B (zh) | 除錯系統與方法 | |
| CN109254883B (zh) | 一种片上存储器的调试装置及方法 | |
| JP2002529851A (ja) | デバッギングのためのデータ最適化と並行したオブジェクトサイズ情報の維持 | |
| US7607047B2 (en) | Method and system of identifying overlays | |
| EP2435918B1 (en) | Integrated circuit comprising trace logic and method for providing trace information | |
| US9223678B2 (en) | Data processor device having a debug control module which selectively modifies trace messages | |
| US6678838B1 (en) | Method to track master contribution information in a write buffer | |
| JP2000207247A (ja) | コンピュ―タシステムおよびこのコンピュ―タシステムを動作させる方法 | |
| US7992049B2 (en) | Monitoring of memory and external events | |
| GB2389931A (en) | Selective generation of trace elements | |
| JPS6316350A (ja) | マイクロプロセッサ | |
| JP2002132743A (ja) | メモリアクセス監視装置、メモリアクセス監視方法およびメモリアクセス監視用プログラムを記録した記録媒体 | |
| JP2520158B2 (ja) | ディジタルシグナルプロセッサのデバッグ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060524 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100302 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101116 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101122 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110107 |