JP2002520907A - ネットワークでのパケット交換のためのシステム及び方法 - Google Patents

Abstract

(57)【要約】 パケットを転送するスイッチングノードであって、各パケットがネットワーク上の宛先アドレスを含み、スイッチングノードが複数の入力ポートモジュールと、複数の出力ポートモジュールと、スイッチング機構とを含み、このスイッチング機構がパケットメタデータプロセッサとパケットスイッチとを含む。各入力ポートモジュールは、パケットを受信するための通信リンクに接続され、各出力ポートモジュールは、パケットを送信するための通信リンクに接続されている。各入力ポートモジュールは、パケットを受信する際に、パケットをバッファしてメタデータパケットを生成し、これによりパケットを送出する出力ポートモジュール及びパケット識別情報を識別して、パケットメタデータプロセッサに出力する。パケットメタデータプロセッサは、すべての入力ポートモジュールで生成されたメタデータパケットを受信し、すべての出力ポートモジュールから処理ステータス情報を受信し、そして、すべての入力ポートモジュールから受信したメタデータパケットを処理ステータス情報との関連において処理し、各出力ポートモジュールに対し、そのパケットがパス又はドロップされるべきか否かを判断する。もし、パケットメタデータプロセッサがそのメタデータパケットに対応するパケットがドロップされるべきと判断すると、そのパケットがバッファされている入力ポートに対してそれが通知され、パケットが破棄される。一方、パケットがパケットメタデータプロセッサがそのメタデータパケットに対応するパケットがドロップされるべきでないと判断すると、対応する出力ポートモジュールのキューにそのメタデータパケットが投入される。各出力ポートモジュールは、メタデータパケットを、パケットメタデータプロセッサにより管理される対応するメタデータパケットキューから取得する。出力ポートモジュールにより取得されたメタデータパケットの各々について、その出力ポートモジュールは、そのメタデータパケットにより識別される入力ポートモジュールが、パケットスイッチを介して入力ポートモジュールで識別されるパケットを転送するように要求する。出力ポートモジュールがパケットを受信すると、そこに接続された通信リンクを介してそれを送信する。

Description

【発明の詳細な説明】

【０００１】 （技術分野） 本発明は、一般的なディジタル通信に係り、特にディジタルデータネットワー
クで用いられる交換（スイッチング）ノードでのディジタルデータのパケットを
スイッチングするシステム及び方法に関する。

【０００２】 （背景技術） ディジタルネットワークは、データやプログラムを含む情報をディジタルコン
ピュータシステムと他の種々のデバイスとの間の伝送を容易にするために開発が
進められている。多様な情報伝送方法を用いて、種々のネットワークが開発され
、実装されている。近年のネットワークでは、情報はスイッチングノード網を介
して伝送され、このスイッチングノードは種々のパターンの通信リンクにより相
互に接続されている。網の相互接続パターンにより、ソースデバイスとして情報
を送信する各コンピュータシステムやその他のデバイスから、宛先（destinatio
n）デバイスとして情報を受信する他のコンピュータシステムやその他のデバイ
スへネットワークを介しての多くのパスが利用可能になるので、ネットワークの
ある部分で情報の渋滞が発生し、又はネットワークの一部分（component）が動
作不能になったときには、これらのネットワーク上の渋滞又は動作不能な部分を
回避した経路により情報が伝送できる。

【０００３】 ソースデバイスから宛先デバイスへ伝送される情報は、一般に固定長又は可変
長のパケットの型式をとっており、これらのパケットはスイッチングノードによ
り、そのスイッチングノードに接続されたある通信リンクを経由して受信され、
もう一つの通信リンクを介して送信されて、宛先デバイスや、宛先デバイスへの
パス上にあるもう一つの通信リンクへのパケットの転送が行われる。各パケット
は通常、アドレス情報を含み、このアドレス情報はパケットを生成した特定のデ
バイスを識別するソースアドレスと、特定のデバイス又はパケットを受信する複
数のデバイスを識別する宛先アドレスとを含む。

【０００４】 スイッチングノードは一般的に一つ以上の入力ポートを含み、各入力ポートに
はパケットを受信するために通信リンクに接続されており、また、複数の出力ポ
ートを含み、これらの出力ポートの各々は、パケットを送信するための通信リン
クに接続されていて、さらに、入力ポートからのパケットを送信のための、対応
する出力ポートへ関連づける「スイッチング機構（switching fabric）」を含む
。ある入力ポートがパケットを受信すると、通常はこのパケットをバッファし、
宛先アドレスに基づいて、パケットを送信するための出力ポートを識別し、そし
てパケットをスイッチング機構を介してその出力ポートへ伝送する。出力ポート
がパケットを受け取ると、それ（つまり当該出力ポート）は、通常は、そのパケ
ットをキュー（待ち行列）にバッファし、そこに接続された通信リンクを介して
送信する。出力ポートによるバッファ及びスケジューリングによって出力ポート
による効率的なパケット送信が可能となるが、出力ポートは継続的にビジーなの
で、出力ポートでバッファを行うことについて問題が発生する。一般に、各出力
ポートが入力ポートごとに一つのキューを備えることが効率的であるが、この場
合にはスイッチングノードに備えられるべきキューの総数が、入力ポート数「Ｎ
」に対しＮ²のオーダーになる。もしも各通信リンクがパケットを双方向に伝送
するというような典型的な場合には、このＮは、転じて出力ポートの数にも対応
する。従って、この入／出力ポートの数である「Ｎ」が増大するにつれて、出力
ポートにより維持されなければならないキューの数が２次、つまり、より早い割
合で増大し、従って、出力のキューは、合理的な大きさ（scale）ではない。

【０００５】 伝送すべきパケットの出力キューを使う代わりに、スイッチングノードが、入
力ポートでバッファしてキューを構成する、入力キューを備えることが開発され
ている。各入力ポートには、一つのみのキューが必要とされるだけなので、入力
（そして出力）ポートの数が増大しても、キューの数も１次のレートで増大する
に過ぎず、出力キューによる２次的増大を防止できる。しかしながら、入力ポー
トは、受信したパケットをバッファしてから、スイッチング機構を使って本質的
な処理（contend）及び調停（arbitrate）を行い、パケットを対応する出力ポー
トへ伝送のために送り出すのであるから、入力キューは、スイッチング機構の利
用上、効率が極めて低いという結果となる。

【０００６】 （発明の開示） 本発明は、新規かつ改良されたスイッチングノードを提供するものであり、こ
のスイッチングノードは、入力ポート群と出力ポート群を相互接続するスイッチ
ング機構の有効利用（これは、スイッチングノードにより伝送されるパケットの
出力キューイングを可能にするスイッチングノードの特徴である）を可能にする
一方で、入力／出力ポートの数の増加に応じたパケットキューの２次関数的な増
加（これは出力キューイングを可能にするスイッチングノードの特徴である）を
回避できるようにする。同様に、本発明は、新規かつ改良されたスイッチングノ
ードを提供するものであり、このスイッチングノードは、入力／出力ポートの数
の増加に応じて入力キューが線形増加する（これは入力キューイングを可能にす
るスイッチングノードの特徴である）ようにする一方で、入力ポート群と出力ポ
ート群を相互接続するスイッチング機構が相対的に充分に利用されないこと（こ
れはスイッチングノードにより伝送されるパケットの入力キューイングを可能に
するスイッチングノードの特徴である）を回避できるようにする。

【０００７】 簡単に説明すると、本発明は、複数の入力ポートモジュール、複数の出力ポー
トモジュール、及び宛先アドレスを含んだパケットをネットワーク内で伝送する
ためのスイッチング機構を備えるスイッチングノードを提供する。各入力ポート
モジュールはパケットを受信するための通信リンクに接続され、各出力ポートモ
ジュールはパケットを送信するための通信リンクに接続される。各入力ポートモ
ジュールは、当該モジュールに接続された通信リンクからパケットを受信すると
、そのパケットをバッファリングすると共に、そのパケットに対応して、そのパ
ケットの送信先の出力ポートモジュールを識別するメタデータパケットを生成し
、そのパケットに対して識別情報、特にそのパケットがバッファリングされた入
力ポートモジュールの識別情報、及びその入力ポートモジュールにおけるそのパ
ケットがバッファリングされた位置へのポインタ、を生成する。メタデータパケ
ットの生成の後、入力ポートモジュールは、そのメタデータパケットをスイッチ
ング機構、特にその機構の中のパケットメタデータプロセッサ部に供給する。

【０００８】 スイッチング機構は、パケットメタデータプロセッサ部とパケットスイッチ部
とを備える。パケットメタデータプロセッサ部は、すべての入力ポートモジュー
ルで生成されたメタデータパケットと、すべての出力ポートモジュールからの動
作状態情報とを受信する。各出力ポートモジュールの動作状態情報は、それら各
出力ポートモジュールにより送信されていたかもしれないパケットが廃棄、すな
わちドロップすべきものであるか否かを当該出力ポートモジュールが判定するの
に役立つ情報を含む。各出力ポートモジュールのために、パケットメタデータプ
ロセッサは、すべての入力ポートモジュールから受信したメタデータパケットを
、動作状態情報と関連づけて処理する。もし、メタデータパケットの処理におい
て、パケットメタデータプロセッサは、そのメタデータパケットに対応づけられ
たパケットをドロップすべきであると判定した場合、そのパケットをバッファリ
ングしている入力ポートモジュールに対して通知を行い、これによりその入力ポ
ートモジュールがそのパケットを廃棄する。一方、パケットメタデータプロセッ
サが、そのメタデータパケットに対応づけられたパケットをドロップすべきでな
いと判定した場合、そのプロセッサはそのメタデータパケットを、対応する出力
ポートモジュールにキューイングする。

【０００９】 各出力ポートモジュールは、パケットメタデータプロセッサにより維持されて
いる対応のメタデータパケットキューから、メタデータパケットを検索する。出
力ポートモジュールにより検索された各メタデータパケットについて、その出力
ポートモジュールは、そのメタデータパケットにおいて識別される入力ポートモ
ジュールに対してリクエストを発行する。このリクエストは、その入力ポートモ
ジュールで識別されたパケットを自分（すなわちそのリクエストを発行した出力
ポートモジュール）に伝送するように要求するリクエストである。入力ポートモ
ジュールは、その出力ポートモジュールからのリクエストを受信すると、スイッ
チング機構のパケットスイッチ部を介して、要求されたパケットを伝送する。す
るとパケットスイッチ部は、そのパケットを出力ポートモジュールへと伝送し、
この出力ポートモジュールに接続された通信リンクを介して送信するようにする
。

【００１０】 本発明に従って構成されたスイッチングノードは、入力をキューイングするス
イッチングノードのスケーラビリティ（大きさ）を実現しつつも、出力をキュー
イングするスイッチングノードのスイッチング機構の利用効率を実質的に維持す
る。パケットを対応の出力ポートモジュールに送信するべきであるとパケットメ
タデータプロセッサが判定するまで、それらパケットが、送信のために対応の出
力ポートモジュールまで伝送されるようその出力ポートモジュールから要求され
るまで、それらパケットは入力ポートモジュールにバッファリングされるので、
各入力ポートモジュールに対して１つずつで、“Ｎ”個のバッファ又はキューが
必要となり、一方、出力をキューイングするスイッチングノードでは、Ｎ²個の
バッファが必要となる。しかし、どのパケットを廃棄すべきか（すなわちどのパ
ケットをドロップしたらよいか）、及びどのパケットを廃棄すべきでないか（す
なわちどのパケットをパスさせるか）の判定は、各出力ポートモジュールごとに
個別に、それらについて構成されたキューにおいて効率的になされ、キューイン
グされる出力スイッチングノードに対して、パスさせるかドロップするかの判定
はそれと同様の方法で効率的になされる。したがって、スイッチング機構のパケ
ットスイッチ部は、キューイングされる出力スイッチングノードにおいて達成さ
れているのと同様の効率性を達成する。

【００１１】 本発明は、添付の特許請求の範囲により示される。本発明の上記の及び更なる
利点は、以下の記載を添付の図面とともに参照することによりよく理解されるで
あろう。

【００１２】 （発明を実施するための最良の形態） 図１は、多数のデバイス間のデータを示す信号を伝達する複数のスイッチング
ノード１１（１）〜１１（Ｎ）（全体として、符号１１（ｎ）で示す）を含むコ
ンピュータネットワーク１０を概略的に示している。図１において、デバイスは
、パケットソース（発信元）／デスティネーション（宛先）デバイス１２（１）
〜１２（Ｍ）（全体として、ワイドエリアネットワーク（広域ネットワーク：Ｗ
ＡＮ内において符号１２（ｍ）で示す）で示されている。パケットソース（発信
元）／デスティネーション（宛先）デバイス１２（ｍ）は、通常と同様に、デジ
タルデータを格納、発生、処理または取り扱うコンピュータシステムまたはその
他のデバイス、及びそれらのデバイスのローカルエリアネットワークまたはその
ようなもの（別に示してはいない）であって、広域ネットワーク１０に対するも
のを含む。各パケット発信元／宛先デバイス１２（ｍ）は、全体として１３（ｐ
）で示す通信リンクを介しそこからのデータの送信及びそこへのデータの受信を
行うスイッチングノード１１（ｎ）に接続されている。スイッチングノード１１
（ｎ）は、全体として１３（ｐ）で示す通信リンクによって相互に接続されてい
る。通信リンク１３（ｐ）は、各スイッチングノード（ｎ）間の情報の伝達を行
う。通信リンク１３（ｐ）は、どのような情報送信媒体を利用することもできる
。例えば、電気信号を伝送するワイヤ（電線）、光信号を伝送する光ファイバな
ど。各通信リンク１３（ｐ）は、好適には、双方向であり、スイッチングノード
１１（ｎ）のそれぞれの間及び同一のリンクに接続されているカスタマーの場所
のデバイス１２（ｍ）において、送受信を可能としている。各通信リンク１３（
ｐ）について選択された媒体のタイプに応じて、マルチメディアが反対方向の信
号伝送を提供し、これによって双方向リンクが提供される。

【００１３】 ネット１０において、データはパケットの形態で伝送（転送）される。一般的
に、パケットは、ヘッダー部分、及びデータ部分を含む。ヘッダー部分は、ネッ
トワークを介してのパケットのルーティング（転送の手順設定）のための情報と
、ネットワークにおけるパケットのルーティングに利用されているパケットルー
ティングプロトコルに従った特別の情報を含む。ネットワークの接続において、
多数のよく知られてたパケットルーティングプロトコルのいずれもが利用可能で
ある。１つの実施形態としては、よく知られているインターネットプロトコル（
ＩＰ）が利用される。いずれの場合においても、ヘッダーは、通常、パケットを
発生した特定のソースデバイス１２（ｍ_s）を特定するソースアドレス、及びパ
ケットが受信される特定の宛先アドレス１２（ｍ_D）を特定する宛先アドレスを
含むアドレス情報を含む。ＩＰプロトコルにおいて、パケットは、典型的に可変
長でよく、ヘッダーは、パケットの長さを特定する長さ情報を含むことになる。
ヘッダーはまた、他の情報、例えばパケットの構造を規定する特定のプロトコル
を特定するプロトコル特定情報含む。データ部分は、パケットのデータペイロー
ド（有料部分）を含む。パケットは、またデータ部分またはその他の部分として
転送されるパケットにエラーが発生したかを検出するために用いるエラー検出情
報を含む。

【００１４】 ソースデバイス１２（ｍ_s ）は、宛先デバイス１２（ｍ_D）に転送するパケッ
トを発生した後、そこに接続されているスイッチングノード１１（ｎ）にパケッ
トを供給する。スイッチングノード１１（ｎ）は、パケットの宛先アドレスを利
用して、そこに接続されている通信リンク１３（ｐ）の１つを使って宛先アドレ
スに結びつける「ルート（道筋）」を特定しようとする。そして、通信リンク１
３（ｐ）を介して、パケットが宛先デバイス１２（ｍ_D）に転送される。スイッ
チングノード１１（ｎ）が宛先デバイス１２（ｍ_D）に接続されている場合には
、そのまま宛先デバイス１２（ｍ_D）へ、そうでない場合には宛先デバイス１２
（ｍ_D）への経路に沿った他のスイッチングノード１１（ｎ’）（ｎ’≠ｎ）へ
パケットが転送される。スイッチングノードが受信パケットのルートを特定でき
る場合、パケットは、パケットをルートで特定された通信リンクを介し、転送さ
れる。パケットを受信する各スイッチングノード１１（ｎ），１１（ｎ”），・
・・，は、同様の動作を行う。すべてのスイッチングノードが、宛先アドレスに
ついてそれぞれのルートを有していた場合、パケットは、最終的に宛先デバイス
１２（ｍ_D）に到着する。

【００１５】 本発明は、新しいスイッチングノード１１（ｎ）を提供する。機能ブロック図
が図２に示されている。新しいスイッチングノード１１（ｎ）は、ネットワーク
におけるパケットの効率的転送を提供する。図２において、スイッチングノード
１１（ｎ）は、中間ポート（インターポート:inter-port）パケットスイッチ２
２、パケットメタデータ（meta-data）プロセッサ２３、及びスイッチングノー
ド管理（マネジメント）プロセッサ２７からなるスイッチング機構によって相互
に接続された多数の入力ポートモジュール２０（１）〜２０（Ｎ）（全体として
、符号２０（ｎ）で示す）及び、多数の出力ポートモジュール２１（１）〜２１
（Ｎ）（全体として符号２１（ｎ）で示す）を含んでいる。各入力ポートモジュ
ール２０（ｎ）は、１以上の入力ポート２５（ｎ）（１）〜２５（ｎ）（Ｍ）（
全体として符号２５（ｎ）で示す。）は、それぞれそこにおける受信パケットに
ついての１つの通信リンク１３（ｐ）に接続されている。受信パケットは、（ｎ
）（ｍ）信号の中でＰＫＴ＿ＩＮパケットで示されている。 各受信パケットに
ついて、入力ポートモジュール２０（ｎ）は、パケットバッファし、パケットヘ
ッダーに含まれる宛先アドレスからそこへの適切なルートを特定する。パケット
が送信される出力ポートモジュール２１（ｎ）を特定するプロセスにおいて、パ
ケットが送信される出力ポートモジュール２１（ｎ）１以上の出力ポート２６（
ｎ）（１）〜２６（ｎ）（Ｍ）（全体として符号２６（ｎ）（ｍ）で示す）の中
の１つが宛先デバイス１２（ｍ_D）または宛先デバイス１２（ｍ_D）へのパケット
のルート上の次のスイッチングノード１１（ｎ”）へパケットを送る。一般的に
、入力ポート２０（ｎ）は、スイッチング機構にパケットを転送する。特に、中
間ポートパケットスイッチ２２に転送する。これは、ＩＮＰ（ｎ）＿ＰＫＴ＿Ｄ
ＡＴＡで示される入力（ｎ）パケットデータ信号（インデックス「ｎ」は、１〜
「Ｎ」の整数である）で示されている。中間ポートスイッチ２２は、送信先とし
て特定された出力ポートモジュールにパケットを結合する。これは、ＯＰ（ｎ）
ＰＫＴ＿ＤＡＴＡ出力（ｎ）パケットデータ信号（インデックス「ｎ」は、１〜
「Ｎ」の整数である。）で示されている。

【００１６】 上述のように、各出力ポートモジュール２１（ｎ）は、１以上の出力ポート２
６（ｎ）（ｍ）を含んでいる。これらのそれぞれは、１以上の通信リンク１３（
ｐ）に接続されている。出力ポートモジュール２１（ｎ）は、通信リンク１３（
ｐ）を介し、対応する１つのパケットを送信する。これは、ＰＫＴ＿ＯＵＴパケ
ット出力信号で示してある。この信号は、スイッチング機構によってそこに供給
される。

【００１７】 中間ポートパケットスイッチ２２は、入力ポートモジュール２０（ｎ）から対
応する出力ポートモジュール２１（ｎ）へパケットを接続する（受け渡す）。中
間ポートパケットスイッチ２２は、クロスポイントスイッチの形態をとる。さら
に具体的には、中間ポートパケットスイッチ２２は、複数のスイッチプレーン２
２（１）〜２２（Ｐ）（全体として、符号２２（ｐ）で表す）の形態であり、各
スイッチプレーン２２（ｐ）は、クロスポイントスイッチの形態をとる。一般的
に、各入力オートモジュール２０（ｎ）は、パケットを中間ポートパケットスイ
ッチ２２に転送するときに、パケットをセグメントのシリーズに分割する。この
セグメントは、連続する中間ポートパケットスイッチ２２のスイッチプレーン２
２（ｍ）にラウンドロビンベース（円卓方式：メリーゴーラウンド方式）で、転
送される。同様に、各出力ポートモジュール２１（ｎ）は、中間ポートパケット
スイッチ２２からパケットを受信したときに、連続するスイッチプレーン２２（
ｍ）からの連続するパケットセグメントをラウンドロビンベースで受信する。そ
して、各出力ポートモジュール２１（ｎ）は、対応する出力ポート２６（ｎ）（
ｍ）に転送するに先立ってセグメントをパケットに再構成する。中間ポートパケ
ットスイッチ２２におけるマルチプルスイッチプレーン２２（ｐ）は、中間ポー
トパケットスイッチを介するパケットのより高速のスイッチを提供する。これに
よって、入力ポートモジュール２０（ｎ）から出力ポートモジュール２１（ｎ）
へのパケットのスループットを向上できる。さらに、スイッチプレーン２２（ｐ
）が作動しなかったり、不調であった時、そのプレーン２２（ｐ）はラウンドロ
ビン（円卓）から取り除かれる。中間ポートパケットスイッチ２２は、適切なス
イッチングをほかのスイッチプレーン２２（ｐ’）（ｐ’≠ｐ）を使って続けら
れる。一実施形態では、スイッチプレーン２２（ｐ）が作動しないまたは不調で
あるためラウンドロビンから取り除かれるべきかどうかは、入力ポートモジュー
ル２０（ｎ）から対応する出力ポートモジュール２１（ｎ）へのパケットセグメ
ントの転送におけるスイッチプレーン２２（ｐ）のビットエラーレートによって
検出する。

【００１８】 スイッチングノード管理プロセッサ２７は、スイッチングノード１１（ｎ）に
ついての多数の管理ファンクションを実行する。これらは、当業者に明らかであ
る。例えば、各パケットについてパケットが経由すべき出力ポートモジュール２
１（ｎ）及び出力ポート２６（ｎ）（ｍ）を特定するルート情報を入力ポートモ
ジュール２１（ｎ）においてい維持、更新する。さらに、スイッチングノード管
理プロセッサ２７は、対応するスイッチングプレーン２２（ｐ）についてのビッ
トエラーレート情報を受信し、これに基づいてスイッチングプレーン２２（ｐ）
のラウンドロビンに取り込んだりそこから除外したりのスイッチングをコントロ
ールする。

【００１９】 本発明によれば、スイッチング機構を介しての各入力ポートモジュール２０−
（ｎ）から対応する出力ポートモジュール２１（ｎ）へのパケットの転送をコン
トロールする際に、入力ポートモジュール２０（ｎ）がパケットを通信リンク１
３（ｐ）から受信したときに、パケットをバッファし、パケットを記述するメタ
データパケットを生成する。これは、入力ポートモジュール２０（ｎ）内のパケ
ットのポインタ及びルート情報を含んでいる。また、ルート情報は、パケットを
受信する出力ポートモジュール２１（ｎ）及びパケットが転送される出力ポート
２６（ｎ）（ｍ）の特定を含んでおり、パケットの長さの情報を含んでいても良
い。入力ポートモジュール２０（ｎ）は、パケットについてメタデータパケット
を発生した後、入力ポートモジュール２０（ｎ）は、メタデータパケットを処理
のためにスイッチ構造中のパケットメタデータプロセッサ２３に供給する。ＩＮ
Ｐ（ｎ）＿ＭＥＴＡ−ＤＡＴＡ／ＲＥＳＰ入力（ｎ）メタデータ／応答信号と記
載してある。

【００２０】 パケットメタデータプロセッサ２３は、対応する出力ポートモジュール２１（
ｎ）からの動作状況についての情報を受信する。この情報は、ＯＰ（Ｎ）＿ＣＴ
ＲＬ／ＳＴＡＴＵＳ出力ポートモジュール２１（ｎ）コントロール／ステータス
信号と表してある。特に、動作状況は、転送のための入力ポートモジュール２０
（ｎ）からの追加のパケットを受信するいかなるタイミングにおいてのこれらの
それぞれの容量を含む。出力ポートモジュール２１（ｎ）のステータス情報は、
いくつかのファクターの状態を示しているとよい。例えば、送信に先立ち入力ポ
ートモジュール２０（ｎ）から受信したパケットにたいし利用可能な出力ポート
モジュール２１（ｎ）のバッファの大きさを含む。逆に、転送されるパケットに
より現在占有されているバッファの量でも良い。これは、利用可能のバッファが
減少、増加または一定かどうかを示す。これらは、メタデータパケットに関連す
るパケットを受信する出力ポートモジュールの容量を示す。

【００２１】 対応する入力ポートモジュール２０（ｎ）からの各パケットについてのメタデ
ータパケットを受信した後、パケットメタデータプロセッサ２３は、現在の状況
の情報が、出力ポートモジュール２１（ｎ）が入力ポートモジュール２０（ｎ）
からのパケットを受信し、そのパケットを対応する通信リンク１３（ｐ）に送信
するのに十分な容量を有しているか否かを判定する。現在状況情報は、パケット
が送信される出力ポートモジュール２１（ｎ）についてものである。パケットメ
タデータプロセッサ２３は、肯定的な判定を下したとき、パケットメタデータプ
ロセッサ２３は、メタデータパケットを対応する出力ポートモジュール２１（ｎ
）に供給する。これは、ＯＰ（ｎ）＿ＣＴＲＬ／ＳＴＡＴＵＳ信号と示してある
。肯定的な判定とは、パケットが転送される出力ポートモジュール２１（ｎ）の
現在状況情報が、パケットを受信し送信するのに十分な容量を持っていることを
示していることである。

【００２２】 出力ポートモジュール２１（ｎ）は、パケットメタデータプロセッサ２３から
メタデータパケット受信した後、パケットリクエストを供給し、バケットをバッ
ファしている入力ポートモジュール２０（ｎ）に中間ポートパケットスイッチ２
２を介しパケットを転送することを許可する。メタデータパケットは、出力ポー
トモジュール２１（ｎ）に送信されるパケットについてのものである。パケット
リクエストは、ＯＰ（ｎ）／ＩＮＰ（ｎ）＿ＰＫＴ＿ＲＥＱ出力（ｎ）／入力（
ｎ）パケットリクエスト信号（ここで、「ｎ」は、整数であり、２つのｎは異な
っても良い。）で示してある。出力ポートモジュール２１（ｎ）からのパケット
リクエストを受信した後、入力ポートモジュール２０（ｎ）は、そのパケットを
中間ポートパケットスイッチ２２に送信する。ＩＮＰ（ｎ）＿ＰＫＴ＿ＤＡＴＡ
入力（ｎ）パケットデータ信号と表す。中間ポートパケットスイッチ２２は、パ
ケットを出力パケットポートモジュール２１（ｎ）に上述したように送信する。
ＯＰ（ｎ）＿ＰＫＴ＿ＤＡＴＡ出力（ｎ）パケットデータ信号をと表す。

【００２３】 反対に、入力ポートモジュール２０（ｎ）からパケットについてのメタデータ
パケットを受信した後、メタデータプロセッサ２３が、パケットが送信されるパ
ケット出力ポートモジュール２１（ｎ）の動作状況が出力ポートモジュール２１
（ｎ）の容量が出力ポートモジュール２１（ｎ）がパケットを送信できないこと
を示していた場合、パケットメタデータプロセッサ２３は、メタデータパケット
が受信された入力ポートモジュール２０（ｎ）へ通知を供給する。この通知は、
ＩＮＰ（ｎ）＿ＭＥＴＡ−ＤＡＴＡ／ＲＥＳＰ入力（ｎ）メタデータ／応答信号
で表されている。この状況は、例えば、メタデータプロセッサ２３に保持されて
いる出力ポートモジュール２１（ｎ）についての状況情報が出力ポートモジュー
ル２１（ｎ）が、混雑していることを示していたときである。これは、入力ポー
トモジュール２０（ｎ）がパケットメタデータプロセッサ２３に出力ポートモジ
ュール２１（ｎ）へ送信すべきパケットについてのメタデータパケットを供給し
たときに判定される。この場合、出力ポートモジュール２１（ｎ）は、パケット
を送信することができない。入力ポート０モジュール２０（ｎ）は、パケットを
捨てる。これによって、追加のパケットのためのフリーなバッファスペースがで
きる。追加のパケットは、ここに接続される通信リンクから提供されるかもしれ
ない。さらに、パケットメタデータプロセッサ２３は、捨てたパケットについて
のメタデータパケットを出力ポートモジュール２１（ｎ）に転送するのに代え捨
てる。入力ポートモジュール２０（ｎ）がパケットメタデータプロセッサ２３か
らパケットが捨てられたとの通知を受信しない限りは、通常通り、出力ポートモ
ジュール２１（ｎ）によってそこに接続されている通信リンク１３（ｐ）を介し
ての送信が要求される。

【００２４】 このように、ネットワークから受信したパケットスイッチングノードによって
送信されるか否かについてのスイッチングノード１１（ｎ）内での決定がパケッ
トメタデータプロセッサ２３によって行われることが好適である。この決定は、
入力ポートモジュール２０（ｎ）によってそこに供給されるメタデータパケット
によって行われる。特に、出力ポートモジュール２１（ｎ）によってそこに供給
される動作状況情報に基づいて行われる。パケットについてのメタデータパケッ
トを受信した後、パケットメタデータプロセッサ２３が、パケットが送信される
出力ポートモジュール２１（ｎ）そのパケットを受信し送信する容量を有すると
判定したとき、パケットメタデータプロセッサ２３は、メタデータパケットを出
力ポートモジュール２１（ｎ）に供給する。これによって、パケットの入力ポー
トモジュール２０（ｎ）による出力ポートモジュール２１（ｎ）への転送が始め
られる。これによって、出力ポートモジュール２１（ｎ）によってパケットが送
信される。反対に、パケットについてのメタデータパケットを受信した後、パケ
ットメタデータプロセッサ２３が、パケットが送信される出力ポートモジュール
２１（ｎ）そのパケットを受信し送信する容量を有しないと判定したとき、出力
ポートモジュール２１（ｎ）は、メタデータパケットを受信しない。代わりに、
パケットメタデータプロセッサ２３は、インプットポートモジュール２０（ｎ）
にそのパケットを捨てることを許可する。入力ポートモジュール２０（ｎ）は、
出力ポートモジュール２１（ｎ）からパケットを転送することに通知を受信する
か、またはパケットメタデータプロセッサ２３からパケットを捨てる（またはド
ロップする）ことの通知を受けるまで、パケットをバッファする。これによって
、入力ポートモジュール２０（ｎ）は、そこに受信されたパケットの入力キュー
（並び：行列）を提供する。

【００２５】 一方、パケットメタデータプロセッサ２３は、パケットを送るか捨てる（渡す
：パス／捨てる：ドロップ）かの決定において使用される出力キューイング情報
を効果的に提供する。しかし、パケットメタデータプロセッサ２３によって行わ
れるパケットパス／ドロップの決定は、通常はパケットよりずっと小さいサイズ
のメタデータパケットにより行われる。メタデータパケットは、単にパケットを
受信する入力ポートモジュール２０（ｎ）内のパケットのポインタと、パケット
を受信する出力ポートモジュール２１（ｎ）の特定する情報である。また、パケ
ットの長さを含むかもしれない。パケットメタデータプロセッサ２３に転送され
るデータ量は、通常の出力キュー構成において転送されるパケット全体のデータ
量に比べ非常に小さい。このようにして、本発明のスイッチングノード１１（ｎ
）は、通常の出力キュースイッチングノードのように、最終的に捨てられるパケ
ットによってパケットスイッチング帯域幅を使用することをさけることができる
。

【００２６】 パケットを送信するときに、パケットが送信される出力ポートモジュール２１
（ｎ）が、パケットをバッファしている入力ポートモジュール２０（ｎ）にパケ
ットを中間ポートパケットスイッチ２２を介し出力ポートモジュール２１（ｎ）
へ転送することを許可する。このため、中間ポートスイッチ２２は、入力キュー
（待ち）スイッチングノードの特性の効率に比べて高度の効率で動作することが
可能になる。

【００２７】 図２のスイッチングノード１１（ｎ）において使用されている入力ポートモジ
ュール２０（ｎ）、スイッチプレーン２２（ｍ）、パケットメタデータプロセッ
サ２３、及び出力ポートモジュール２１（ｎ）の機能ブロック図がそれぞれ図３
、４、５、６に示されている。図３において、スイッチングノード１１（ｎ）に
おいて使用される入力ポートモジュール２０（ｎ）は、ネットワーク入力インタ
ーフェース３０、パケットメモリ３１、メタデータパケット発生器３２を含み、
すべ他は、入力ポートモジュール２５（ｎ）制御回路３３によって制御される。
ネットワーク入力インタフェース３０は、入力ポート２５（ｎ）（ｍ）を含む。
この入力ポート２５（ｎ）（ｍ）は、ＰＫＴ＿ＩＮ（ｎ）（１）〜ＰＫＴ＿（ｎ
）（Ｍ）（全体として、ＰＫＴ＿ＩＮ（ｎ）（ｍ）と示す）パケット入力信号を
受信する。これらの信号は、それぞれの通信リンク１３（ｐ）上の信号を示して
いる。一実施形態において、各入力ポート２５（ｎ）（ｍ）は、追加／捨てる（
ａｄｄ／ｄｒｏｐ）マルチプレクサの一部を形成する。このマルチプレクサは、
よく知られているＳＯＮＥＴ使用に従って構成される。他の形式の入力ポートも
使用可能である。ネットワーク入力インタフェース３０は、ＰＫＴ＿ＤＡＴＡパ
ケットデータ信号として受信したパケットを入力ポートモジュール２０（ｎ）制
御回路３３に供給する。入力ポートモジュール２０（ｎ）制御回路３３は、ネッ
トワークインタフェース３０から受信したパケットをパケットメモリ３１内にバ
ッファする。

【００２８】 さらに、各バッファパケットに対して、前記入力ポートモジュール２０（ｎ）
制御回路３３は、メタデータパケットジェネネレータ３２に提供し、それが（す
なわち、メタデータパケットジェネネレータ（３２）メタデータパケットを前記
パケットに対して発生させる。メタデータパケットジェネネレータに提供された
情報は、前記パケットに対する宛先アドレス、前記パケットメモリ３１内の前記
パケットに対するポインタ、および、おそらくは前記パケットの長さに関する情
報の様な情報を含む。前記切替ノード管理プロセッサ２７によってそこに提供さ
れたルート情報を記憶しているメタデータパケットジェネネレータ３２は、前記
パケットに対する前記宛先アドレスを使用して、前記出力ポートモジュール２１
（ｎ）および、このパケットが送信されるべき通信リンク１３（ｐ）に連結され
ている前記出力ポートモジュール２６（ｎ）（ｍ）を確認する。もし、メタデー
タパケットジェネネレータ３２が、前記ルート情報から適切な出力ポートモジュ
ール２１（ｎ）と出力ポートモジュール２６（ｎ）（ｍ）を確認することができ
れば、メタデータパケットジェネネレータ３２は、そこから、および前記パケッ
トメモリ３１内の前記パケットに対するポインタ、さらに、おそらくは前記パケ
ット長情報から、前記パケットに対するメタデータパケットを生成し、このメタ
データパケットを、ＩＮＰ（ｎ）＿Ｍ−Ｄ＿ＥＮＱ入力（ｎ）メタデータパケッ
トエンキュー（キューに入れる：ｅｎｑｕｅｕｅ）信号によって表されているよ
うに、前記パケットメタデータプロセッサ２３に提供する。以下に説明するよう
に、メタデータパケット発生器３２は、入力ポートモジュール２０（ｎ）制御モ
ジュール５３によって提供された前記宛先アドレスから、そのパケットとそのパ
ケットが通過して送信されるべき出力ポートモジュール２６（ｎ）（ｍ）を受信
するべき前記出力ポートモジュール２１（ｎ）の確認を明確に決定し、その確認
を、入力ポートモジュール２０（ｎ）、パケットメモリ内のパケットに対するポ
インタ、および、おそらくは長さ情報と共に、パケットメタデータプロセッサ２
３に メタデータパケットとして提供する。

【００２９】 上述の様に、前記切替ノードはある宛先アドレスに対する適切なルート情報を
持たないことも有り得る。もし、メタデータパケット発生器３２が、入力ポート
モジュール２０（ｎ）制御回路３３によって提供された宛先アドレスに対してル
ート情報を有しないことを確定すると、それ（すなわち前記メタデータパケット
発生器）は、そのように、入力ポートモジュール２０（ｎ）制御回路３３に通知
することができる。入力ポートモジュール２０（ｎ）制御回路３３は、今度は、
当業者には明白であるような所定の動作を実行することができ、その中には、例
えば、前記宛先アドレスに関連するパケットをパケットメモリから破棄すること
を含むことができる。さらに、入力ポートモジュール２０（ｎ）制御回路３３は
、それ自身で、そのパケットに対するソースデバイス１２（ｍ_s）に送信するた
めのパケットを生成することができ、そのパケットは指定された宛先デバイス１
２（ｍ_p）に送られていなかったことを示すことができる。入力ポートモジュー
ル２０（ｎ）制御回路３３は、この生成されたパケットが、それによって受信さ
れたパケットと同様な方法で伝達されることを可能にする。

【００３０】 前記メタデータパケット発生器３２は、また、ＩＮＰ（ｎ）＿ＥＮＱ＿ＤＲＰ
入力（ｎ）エンキュードロップ信号とＩＮＰ（ｎ）＿ＰＫＴ＿ＤＲＰ入力（ｎ）
パケットドロップ信号を含む２種類の制御信号を、前記パケットメタデータプロ
セッサから、受信する。もし、パケットメタデータプロセッサ２３が、図５に関
連して後述するように、混雑している場合に起こり得る様に、メタデータパケッ
ト発生器３２がメタデータパケットを提供することを試みた時、もし、パケット
メタデータプロセッサ２３が、メタデータをメタデータパケット発生器３２から
受信することができなければ、パケットメタデータプロセッサ２３は、ＩＮＰ（
ｎ）＿ＥＮＱ＿ＤＲＰ入力（ｎ）エンキュードロップ信号を主張して、そのメタ
データパケットを受信することができないことを示す。もし、メタデータパケッ
ト発生器３２が、それ（すなわちメタデータパケット発生器３２）がメタデータ
パケットをそこに提供する時、主張されたＩＮＰ（ｎ）＿ＥＮＱ＿ＤＲＰ入力（
ｎ）エンキュードロップ信号をパケットメタデータプロセッサ２３から受信する
と、メタデータパケット発生器３２は、入力ポートモジュール２０（ｎ）制御回
路３３に、そのパケットをパケットメモリ３１から破棄させることができる。一
方、もし、パケットメタデータプロセッサ２３が、メタデータパケットをメタデ
ータパケット発生器３２から受信することができれば、パケットメタデータプロ
セッサ２３は、ＩＮＰ（ｎ）＿ＥＮＱ＿ＤＲＰ入力（ｎ）エンキュードロップ信
号を主張せず、代わりに、メタデータパケットを受信して処理する。

【００３１】 上述の様に、パケットメタデータプロセッサ２３は、それによって受信された
メタデータパケットを処理し、そのパケットを送信するべき出力ポートモジュー
ル２１（ｎ）に関連する現在の状態情報が、出力ポートモジュール２１（ｎ）は
パケットを入力ポートモジュール２０（ｎ）から受信して、それを（すなわち、
そのパケット）各通信リンク１３（ｐ）上に送信するのに十分な容量を有するか
どうかを決定する。もし、パケットメタデータプロセッサ２３が、処理するべき
メタデータパケットを受信した後で、否定的な決定を下した場合、すなわち、も
し、出力ポートモジュール２１（ｎ）がパケットを受信、送信するのに十分な容
量を有しないことを決定した時は、それは（すなわち、パケットメタデータプロ
セッサ２３）は、入力ポートモジュール２０（ｎ）によってバッファされるべき
、すなわち破棄されるべき特定のパケットを確認する過程において、ＩＮＰ（ｎ
）＿ＰＫＴ＿ＤＲＰ入力（ｎ）パケットドロップ信号を主張する。もし、メタデ
ータパケット発生器３２が、主張されたＩＮＰ（ｎ）＿ＰＫＴ＿ＤＲＰ入力（ｎ
）パケットドロップ信号をパケットメタデータプロセッサ２３から受信すると、
それを入力ポートモジュール２０（ｎ）制御回路３３に通知して、今度は、ＩＮ
Ｐ（ｎ）＿ＰＫＴ＿ＤＲＰ入力（ｎ）パケットドロップ信号によって確認された
パケットをパケットメモリから破棄する。

【００３２】 入力ポートモジュール２０（ｎ）制御回路３３は、また、パケット伝達要求を
出力ポートモジュール２１（ｎ）から受信し、パケットセグメント発生器３４を
用いて、パケットメモリ３１から、出力ポートモジュール２１（ｎ）へ伝達する
ためのインターポートパケットスイッチ２２パケットへの検索と伝達を制御する
。パケット伝達要求は、ＯＵＴ（１）／ＩＮＰ（ｎ）＿ＰＫＴ＿ＲＥＱ出力（１
）／入力（ｎ）パケット要求によって、ＯＵＴ（Ｎ）／ＩＮＰ（ｎ）＿ＰＫＴ＿
ＲＥＱ出力（Ｎ）／入力（ｎ）パケット要求信号（一般には、”ＯＵＴ（ｎ）／
ＩＮＰ（ｎ）＿ＰＫＴ＿ＲＥＱ”、ただしインデックス”ｎ”は、１と”Ｎ”の
間の整数であり、必ずしも必要ではないけれども、インデックス”ｎ”の値に等
しくてもよい。）を通して表され、入力ポートモジュール２０（ｎ）によって提
供されたパケットデータは、ＩＮＰ（ｎ）＿ＰＫＴ＿ＤＡＴＡ入力（ｎ）パケッ
トデータ信号によって表される。入力ポートモジュール２０（ｎ）制御回路３３
が、要求に応じて提供されるべきパケットに対するポインタを含むパケット伝達
要求を出力ポートモジュール２１（ｎ）から受信した後、入力ポートモジュール
２０（ｎ）制御回路３３は、パケットセグメント発生器３４に、要求されたパケ
ットをパケットメモリ３１から検索させ、そのパケットを各セグメントに分割さ
せるようにして、それらを、ＩＮＰ（ｎ）＿ＰＫＴ＿ＤＡＴＡ＿ＰＬＮ（１）入
力パケットデータプレーン（１）としてＩＮＰ（ｎ）＿ＰＫＴ＿ＤＡＴＡ＿ＰＬ
Ｎ（Ｐ）入力パケットデータプレーン（Ｐ）信号（これらは、共に前記ＩＮＰ（
ｎ）＿ＰＫＴ＿ＤＡＴＡ入力（ｎ）パケットデータ信号を形成する。）を通して
、そのパケットを送信するべき前記出力ポートモジュール２１（ｎ）の確認と共
に、インターポートパケットスイッチ２２に伝達する。図２に関連して前述した
様に、インターポートパケットスイッチ２２は、今度は、入力ポートモジュール
２０（ｎ）から受信したパケットを出力ポートモジュール２１（ｎ）に伝達し、
送信する。

【００３３】 インターポートパケットスイッチ２２において用いられるスイッチプレーン２
２（ｐ）の機能ブロック線図が図４に描かれている。図４を参照すれば、前記ス
イッチプレーン２２（ｐ）には、６０（ｐ）から６０（ｐ）（一般には、参照番
号６０（ｐ）（ｎ）によって確認される）までの複数のスイッチモジュールが含
まれ、それらの各々は、対応して参照されている出力ポートモジュール２１（ｎ
）に伝達されるべきパケットからのパケットセグメントに関連し、それを提供す
る。各スイッチモジュール６０（ｐ）（ｎ）は、ＦＩＦＯ（先入れ先出し方式）
モジュール６１（ｐ）（１）から６１（ｐ）（Ｎ）（一般には、参照番号６１（
ｐ）（ｎ）によって確認される。）までを含み、それらの各々は、複数のＦＩＦ
Ｏ６２（ｐ）（ｎ）（１）からＦＩＦＯ６２（ｐ）（ｎ）（Ｆ）（一般には、参
照番号６１（ｐ）（ｎ）（ｆ）によって確認される。）までを含む。各スイッチ
モジュール６０（ｐ）（ｎ）は、また、複数の入力マルチプレクサ６３（ｐ）（
ｎ）（１）から６３（ｐ）（ｎ）（Ｆ）（一般には、参照番号６１（ｐ）（ｎ）
（ｆ）によって確認される。）までを含み、それらの各々は、対応する参照番号
のＦＩＦＯ６２１（ｐ）（ｎ）（ｆ）と１個の出力マルチプレクサ６４（ｐ）（
ｎ）に対する入力を提供する。各入力マルチプレクサ６２（ｐ）（ｎ）（ｆ）は
、前記切替ノード管理プロセッサ２７（図２）によって、入力ポートモジュール
２０（ｎ）からのＩＮＰＵＴ（ｎ）＿ＰＫＴ＿ＤＡＴＡ＿（ＰＬＮ＿ｐ）入力（
ｎ）パケットデータ（プレーン（ｐ））信号を、これらの信号によって表されて
いるパケットセグメントが、ネットワーク上に伝達するため対応する参照番号の
出力ポートモジュール２１（ｎ）に伝達されるべき時、そこに接続されたＦＩＦ
Ｏ６２（ｐ）（ｎ）（ｆ）に結合させるように制御される。各スイッチモジュー
ル６０（ｐ）（ｎ）内の出力マルチプレクサ６４（ｐ）（ｎ）は、各出力ポート
モジュール２１（ｎ）によって、それが（すなわち、出力ポートモジュール２１
（ｎ））パケットセグメントを様々なＦＩＦＯ６２（ｐ）（ｎ）（ｆ）から、そ
れに関連するスイッチモジュール６０（ｐ）（ｎ）内に受信できる様に、制御さ
れる。一般に、各出力ポートモジュール２１（ｎ）は、出力マルチプレクサ６４
を、それが（すなわち、出力ポートモジュール２１（ｎ））パケットセグメント
を、様々なＦＩＦＯ６２（ｐ）（ｎ）（ｆ）の全てから受信できる様に制御する
。これらのＦＩＦＯ６２（ｐ）（ｎ）（ｆ）の中では、入力ポートモジュール２
０（ｎ）は、もし、出力ポートモジュール２１（ｎ）が全体のパケットに対する
パケットセグメントを１個のＦＩＦＯ６２（ｐ）（ｎ）（ｆ）から一度に受信す
る時に発生し得る１個以上のＦＩＦＯが一杯になる状態を避けるように、ラウン
ドロビン基準上のローディングパケットセグメントとしてある。

【００３４】 各スイッチングモジュール６０（ｐ）（１）内に「Ｎ」個のＦＩＦＯが存在す
る場合（すなわち、「Ｆ」が「Ｎ」に等しい場合）、ポート間パケットスイッチ
２２は、効率的に無閉鎖（non-blocking）であり、入力パケットモジュール２０
（ｎ）の全てが、いつでも、どの出力ポートモジュールへも、パケットを転送す
ることができる。

【００３５】 図２に示すスイッチングノード１１（ｎ）で使われるパケットメタデータプロ
セッサ２３の機能ブロック図を、図５に示す。図５において、パケットメタデー
タプロセッサ２３は、複数のプロセッサモジュール４０（１）から４０（Ｎ）（
一般的には、符号４０（ｎ）で識別される）を有し、各プロセッサモジュールは
、対応してインデックスを付けられた出力ポートモジュール２１（ｎ）に関連し
、該出力ポートモジュールのパケットパス／ドロップ判断を行う。プロセッサモ
ジュール４０（ｎ）は、一般的には全て類似している。各プロセッサモジュール
４０（ｎ）は、入力キュー４１（ｎ）と、パケットパス／ドロップ回路４２（ｎ
）と、出力ポートモジュール（ｎ）ステータス情報記憶部４３（ｎ）と、出力Ｆ
ＩＦＯ（先入れ先出しバッファ）４４（ｎ）と、を有する。入力キュー４１（ｎ
）は、メタデータパケットを全ての入力ポートモジュール２０（ｎ）から受信し
、パケットパス／ドロップ回路４２（ｎ）による処理のために、単一のキューに
組織化する。入力キュー４１（ｎ）は、ＩＮＰ（１）＿Ｍ−Ｄ＿ＥＮＱ、入力（
１）メタデータパケットエンキュー（enqueue)からＩＮＰ（Ｎ）＿Ｍ−Ｄ＿ＥＮ
Ｑ、入力（Ｎ）メタデータパケットエンキュー信号（一般的には「ＩＮＰ（ｎ）
＿Ｍ−Ｄ＿ＥＮＱ」）に表される、メタデータパケットエンキュー要求を受信す
る。各メタデータパケットエンキュー要求は、メタデータ発生器３２によって生
成されたメタデータパケットを含み、このメタデータパケットは上述のように、
入力ポートモジュール２０（ｎ）の識別子、パケットメモリ内のパケットへのポ
インタ、そしておそらくは、メタデータパケットに関連するパケットの長さを識
別する長さ情報、を含む。

【００３６】 メタデータパケットエンキュー要求が入力ポートモジュール２０（ｎ）から受
信された時に、プロセッサモジュール４０（ｎ）がメタデータパケットを受信し
、入力キュー４１（ｎ）にエンキューすることができる場合、プロセッサモジュ
ールは、その作業を実行する。しかしながら、メタデータパケットエンキュー要
求が入力ポートモジュール２０（ｎ）から受信され、プロセッサモジュール４０
（ｎ）が、メタデータパケットを受信し入力キュー４１（ｎ）にエンキューでき
ない場合は、プロセッサモジュールは、ＩＮＰ（ｎ）＿ＥＮＱ＿ＤＲＰ、入力（
ｎ）エンキュードロップ信号を表明（assert）することにより、入力ポートモジ
ュール２０（ｎ）に通知する。これは、例えば、入力キュー４１（ｎ）がいっぱ
いの場合、又は入力キュー４１（ｎ）内のメタデータパケットの母数（populati
on）が、所定の閾値よりも高い場合などに起こりうる。上述のように、プロセッ
サモジュール４０（ｎ）が、ＩＮＰ（ｎ）＿ＥＮＱ＿ＤＲＰ、入力（ｎ）エンキ
ュードロップ信号を表明することにより、入力ポートモジュール２０（ｎ）に、
プロセッサモジュールがメタデータパケットを入力ポートモジュールから受信し
エンキューできないことを通知した場合、入力ポートモジュール２０（ｎ）は、
そのメタデータパケットに関連するパケットを廃棄する。

【００３７】 入力キュー４１（ｎ）は、待機するメタデータパケットを、パケットパス／ド
ロップ回路４２（ｎ）に接続する。パケットパス／ドロップ回路４２（ｎ）は、
入力キュー４１（ｎ）によって接続された各メタデータパケットに対し、パス／
ドロップ判定を行う。この判定は、出力ポートモジュール（ｎ）状態情報記憶部
４３（ｎ）に記憶された、プロセッサモジュール４０（ｎ）に関連する出力ポー
トモジュール２１（ｎ）の状態情報に基づいて行われる。記憶部４３（ｎ）の状
態情報は、ＯＰ＿ＰＯＲＴ（ｎ）＿ＳＴＡＴＵＳ、すなわち出力ポート（ｎ）状
態信号で表される信号として、関連する出力ポートモジュール２１（ｎ）によっ
て供給される。上記信号は、パケットメタデータプロセッサ２３と出力ポートモ
ジュール２１（ｎ）との間で転送される図２に示されたＯＵＴ（ｎ）＿ＣＴＲＬ
／ＳＴＡＴＵＳ、すなわち出力（ｎ）制御／状態信号の１つを形成している。記
憶部４３（ｎ）に記憶された出力ポート状態情報は、出力ポートモジュールの動
作状態、特に、任意の時点において入力ポートモジュール２０（ｎ）から、送信
するためのさらなるパケットを受信する能力を表すものであり、送信のために入
力ポートモジュール２０（ｎ）から読み出したバッファパケットに対して出力ポ
ートモジュール２１（ｎ）が利用できるバッファリングの量、及びその利用可能
なバッファリングが増減しているかあるいはほぼ一定であるかの関数でもよい。
パケットパス／ドロップ回路４２（ｎ）が入力キュー４１からメタデータパケッ
トを受信し、これに関してパス／ドロップ判定を行う際に、記憶部４３（ｎ）の
状態情報により、出力ポートモジュール２１（ｎ）が入力ポートモジュール２０
（ｎ）から、送信するためのさらなるパケットを受信する能力を持つと示された
場合には、パケットパス／ドロップ回路４２（ｎ）はメタデータパケットを出力
ＦＩＦＯ４４（ｎ）にロードする。パケットパス／ドロップ回路４２（ｎ）は、
さらに、状態情報記憶部４３（ｎ）に記憶されている状態情報を調整し、出力ポ
ートモジュール２１（ｎ）によって読み出され、送信されたさらなるパケットの
メタデータパケットがＦＩＦＯ４４（ｎ）にロードされたという事実を反映させ
ることができる。例えば、メタデータパケットが、そのメタデータパケットに関
連するパケット長を識別する長さ情報を提供し、記憶部４３（ｎ）の状態情報が
出力ポートモジュール２１（ｎ）が利用できるバッファリングの量に関する情報
を提供する場合には、パケットパス／ドロップ回路４２（ｎ）は記憶部４３（ｎ
）に記憶された状態情報を減分してメタデータパケットに関連するパケットの長
さを反映させることができる。

【００３８】 一方、パケットパス／ドロップ回路４２（ｎ）が入力キュー４１からメタデー
タパケットを受信し、これに関してパス／ドロップ判定を行う際に、記憶部４３
（ｎ）の状態情報により、出力ポートモジュール２１（ｎ）が送信のために入力
ポートモジュール２０（ｎ）からさらなるパケットを受信する能力を持たないと
示された場合には、パケットパス／ドロップ回路４２（ｎ）は、メタデータパケ
ットを送信した入力ポートモジュール２０（ｎ）に対し、確定信号ＩＮＰ（ｎ）
＿ＰＫＴ＿ＤＲＰ、すなわち入力（ｎ）パケットドロップ信号で表されるドロッ
プ通告を供給し、そのメタデータパケットに関連するパケットを示すポインタを
与える。上述のように、プロセッサモジュール４０（ｎ）からの通告を受信する
と、入力ポートモジュール２０（ｎ）はそのパケットを破棄することができる。

【００３９】 出力ＦＩＦＯ４４（ｎ）は、プロセッサモジュール４０（ｎ）に関連する出力
ポートモジュール２１（ｎ）にメタデータパケットを供給すべく接続されている
。出力ポートモジュール２１（ｎ）は、入力ポートモジュール２０（ｎ）からパ
ケットを受信する状態にあることを判断すると、出力ＦＩＦＯ読み出し要求を送
る。この要求は、確定信号ＯＵＴ（ｎ）＿ＦＩＦＯ＿ＲＥＴＲ＿ＥＮ、すなわち
出力（ｎ）ＦＩＦＯ読み出し許可信号で表される。この信号は、図２に示された
、パケットメタデータプロセッサ２３と出力ポートモジュール２１（ｎ）との間
を転送されるＯＵＴ（ｎ）＿ＣＴＲＬ／ＳＴＡＴＵＳ、すなわち出力（ｎ）制御
／状態信号の１つを構成している。出力ポートモジュール２１（ｎ）からの出力
ＦＩＦＯ読み出し要求に応答し、プロセッサモジュール４０（ｎ）は、ＰＫＴ＿
ＭＥＴＡ−ＤＡＴＡ、すなわちパケットメタデータ信号で表されるメタデータパ
ケットを出力ポートモジュール２１（ｎ）に転送する。この信号は、図２に示さ
れた、パケットメタデータプロセッサ２３と、出力ＦＩＦＯ４４（ｎ）の先端に
位置する出力ポートモジュール２１（ｎ）との間を転送されるＯＵＴ（ｎ）＿Ｃ
ＴＲＬ／ＳＴＡＴＵＳ、すなわち出力（ｎ）制御状態信号を構成する。

【００４０】 パケットメタデータプロセッサ２３（図２）の関連するプロセッサモジュール
４０（ｎ）（図５）からメタデータパケットを受信後、出力ポートモジュール２
１（ｎ）は、パケットがバッファされている入力ポートモジュール２０（ｎ）に
対し、インターポートパケットスイッチ２２を介してそのパケットを転送するこ
とを許可する。スイッチ１１（ｎ）において使用される出力ポートモジュール２
１（ｎ）の機能ブロック図を図６に示す。図６において、出力ポートモジュール
２１（ｎ）は、出力ポートモジュール２１（ｎ）制御回路５０、パケットメモリ
５１、及びネットワーク出力インターフェース５２を含む。出力ポートモジュー
ル２１（ｎ）制御回路５０は、スイッチングノード１１（ｎ）の他のコンポーネ
ントに接続されて、以下のように作用する。

【００４１】 （ｉ）パケットメタデータプロセッサ２３の出力ポートモジュール２１（ｎ）
に関連するプロセッサモジュール４０（ｎ）に対し、そのパス／ドロップ判定に
使用する状態情報を供給し、出力ポートモジュール２１（ｎ）が、そこに接続さ
れた通信リンク１３（ｐ）を経由して入力ポートモジュール２０（ｎ）から、送
信するためのパケットを受信できる現在の能力を反映すべく動作状態情報を更新
する。

【００４２】 （ｉｉ）パケットパス／ドロップ回路４２（ｎ）がパスさせ、出力ＦＩＦＯ４
４（ｎ）にロードされたメタデータパケットをプロセッサモジュール４０（ｎ）
から読み出す。

【００４３】 （ｉｉｉ）入力ポートモジュール２０（ｎ）のそれぞれが、読み出されたメタ
データパケット（上記項目（ｉｉ）を参照）に関連するパケットを、インターポ
ートパケットスイッチ２２を介して出力ポートモジュール２１（ｎ）に転送する
動作を開始させる。一般的に、出力ポートモジュール２１（ｎ）制御回路５０は
、ＯＵＴ（Ｎ）＿ＦＩＦＯ＿ＲＥＴＲ＿ＥＮ、すなわち出力（ｎ）ＦＩＦＯ読み
出し許可信号で表されるメタデータパケット読み出し要求を生成し、パケットメ
タデータプロセッサ２３、特に出力ポートモジュール２１（ｎ）に関連するプロ
セッサモジュール４０（ｎ）の出力ＦＩＦＯ４４（ｎ）にこの要求を供給し、メ
タデータパケットの読み出しを開始する（上記項目（ｉｉ）参照）。各メタデー
タパケット読み出し要求に応答し、出力ＦＩＦＯ４４（ｎ）は、出力ポートモジ
ュール２１（ｎ）に対してメタデータパケットを持っていれば、ＰＫＴ＿ＭＥＴ
Ａ−ＤＡＴＡ信号で表されるメタデータパケットを、出力ポートモジュール２１
（ｎ）制御回路５０に送る。

【００４４】 メタデータパケットの読み出し後、出力ポートモジュール２１（ｎ）制御回路
５０は、そのメタデータパケットにおいて識別された入力ポートモジュール２０
（ｎ）に対し、出力ポートモジュール２１（ｎ）へのパケットの転送を許可する
（上記項目（ｉｉｉ）参照）。この動作において、出力ポートモジュール２１（
ｎ）制御回路５０は、そのパケットをバッファしている入力ポートモジュール２
０（ｎ’）に送るための、ＯＵＴ（ｎ）／ＩＮＰ（ｎ’）＿ＰＫＴ＿ＲＥＱ、す
なわち出力（ｎ）／入力（ｎ’）パケット要求信号を生成する。各パケット転送
要求は、出力ポートモジュール２１（ｎ）制御回路５０が読み出されたメタデー
タパケットから取得した、転送すべきパケットへのポインタを含む。図３に関連
して既に説明したように、パケット転送要求を受信すると、入力ポートモジュー
ル２０（ｎ’）はその内部バッファからパケットを読み出し、出力ポートモジュ
ール２１（ｎ）に転送すべくインターポートパケットスイッチ２２に供給する。

【００４５】 インターポートパケットスイッチ２２は、ＯＵＴ（ｎ）＿ＰＫＴ＿ＤＡＴＡ、
すなわち出力（ｎ）パケットデータ信号として表されるように、パケットを出力
ポートモジュール２１（ｎ）制御回路５０に送る。より詳細には、インターポー
トパケットスイッチ２２を構成する種々のスイッチ面２２（ｐ）が、それぞれの
パケットセグメントを表す信号、すなわちＯＰ（ｎ）＿ＰＫＴ＿ＤＡＴＡ＿（Ｐ
ＬＮ＿１）である出力（ｎ）パケットデータ（面１）からＯＰ（ｎ）＿ＰＫＴ＿
ＤＡＴＡ＿（ＰＬＮ＿Ｐ）である出力（ｎ）パケットデータ（面Ｐ）の信号をそ
れぞれセグメント／パケット生成部５４に送る。セグメント／パケット生成部５
４は、インターポートパケットスイッチ２２から受信される種々のパケットを再
生成すべく機能する。これらのパケットは、転送に先立ちパケットメモリ５１に
バッファされる。

【００４６】 出力ポートモジュール２１（ｎ）制御回路５０によってインターポートスイッ
チ２２から受信されたパケットは、適当な通信リンク１３（ｐ）を経由して、送
信すべくネットワークインターフェース５２に供給される。一般に、送信に先立
って、出力ポートモジュール２１（ｎ）制御回路５０はパケットをパケットメモ
リ５１にバッファする。ネットワーク出力インターフェース５２は、出力ポート
２６（ｎ）（ｍ）を含む。出力ポート２６（ｎ）（ｍ）は、通信リンク１３（ｐ
）に接続され、ＰＫＴ＿ＯＵＴ（ｎ）（１）からＰＫＴ＿ＯＵＴ（ｎ）（Ｍ）（
総括してＰＫＴ＿ＯＵＴ（ｎ）（ｍ））のパケット入力信号で表されるパケット
の送信を助ける。１実施形態においては、各出力ポート２６（ｎ）（ｍ）は、周
知のＳＯＮＥＴ仕様に従って構成されたアド（加算）／ドロップマルチプレクサ
を形成するが、もちろんそれ以外のタイプの入力ポートを使用してもよい。

【００４７】 上述のように、出力ポートモジュール２１（ｎ）制御回路５０は、さらに、パ
ス／ドロップ判定に使用すべく、パケットメタデータプロセッサ２３の出力ポー
トモジュール２１（ｎ）に関連するプロセッサモジュール４０（ｎ）に対し状態
情報を供給し、出力ポートモジュール２１（ｎ）が、そこに接続された通信リン
ク１３（ｐ）を経由して送信するために、入力ポートモジュール２０（ｎ）から
パケットを受信する現在の能力を反映する状態情報を更新する（上記項目（ｉ）
参照）。これに関連し、動作状態情報は、好ましくは、パケットメモリ５１にお
いて利用可能なバッファリングの量を反映し、あるいはその量が増減しているの
か一定のままであるのかを示してもよい。そのいずれによっても、入力ポートモ
ジュール２０（ｎ）からパケットを受信する出力ポートモジュールの現在の能力
についての情報が提供される。なお、出力ポートモジュール２１（ｎ）のパケッ
ト送信時に、動作状態情報によりパケットメモリにおいて利用できるバッファリ
ング量が反映されている場合には、状態情報記憶部４３（ｎ）内の情報を、各パ
ケットの長さを反映する値だけ増分させることにより、動作状態情報を更新でき
る。

【００４８】 既に説明したように、かつ図３に関連し、入力ポートモジュール２０（ｎ）制
御回路３３は、メタデータ生成部３２に対し、ネットワーク入力インターフェー
ス３０から受信され、パケットメモリ３１にバッファされている各パケットに関
する情報、例えば宛先アドレス及びメモリ３０内のパケットへのポインタなどの
情報を供給する。メタデータ生成部３２は、パケットメタデータプロセッサ２３
に送信するためのメタデータパケットを生成する。メタデータパケットの生成に
おいては、メタデータ生成部３２は、宛先アドレスが適当な経路を持っていれば
、このアドレスから適当な経路を識別する。この経路により、パケットを受信す
る特定の出力ポートモジュール２１（ｎ）、及び出力ポート２６（ｎ）（ｍ）の
１つが識別される。この出力ポートを通って、パケットは目的デバイス１２（ｍ _D ）又は目的デバイス１２（ｍ_D）への送信路に沿った、ネットワーク内の次のス
イッチングノードに送られる。

【００４９】 技術背景として、ＩＰパケットルーティングプロトコルが使用される１実施形
態においては、パケットの適当な経路は、必ずしもパケット内の宛先アドレスと
スイッチングノードの経路情報との完全な一致に基づいて識別されるのではなく
、宛先アドレスにおいて最も長い「プレフィックス」のあいだでの一致に基づき
選択される。なお、プレフィックスは、宛先アドレスの上位ビット（high-order
bits）から構成される。上述のように、各経路は、アドレス情報と、出力ポー
トモジュール２１（ｎ）及び出力ポート２６（ｎ）（ｍ）の識別情報を含み、プ
レフィックスと経路のアドレス情報部分とが比較され、一致が判断される。現在
、ＩＰアドレス（ソースアドレスまたは上記用いられるような宛先アドレス）は
、Ａ₃₁・・・Ａ₀の形式を有する３２ビットの整数である。なお、各「Ａ_i」は２
進数（ビット）である。したがって、適当な経路とは、最も長いビット列Ａ₃₁・
・・Ａ_j（すなわち、インデックス「ｊ」が最小値）が、スイッチングノードに
より保持される経路におけるアドレス情報に一致している経路である。宛先アド
レスに対して一致する経路がない場合には、スイッチングノードはその特定宛先
アドレスに対する経路を持たない。

【００５０】 このような一致を判断するためにいくつかのメカニズムを使用できる。例えば
、ルーティング情報を複数のテーブルの形にまとめることもできる。各テーブル
には、特定のプレフィックス長に対するルーティング情報が記憶されている。そ
の場合、テーブルは、最も長いプレフィックス長に関連する物からより短いプレ
フィックス長のテーブルの順に処理できる。テーブルにおいて、宛先アドレスの
プレフィックスとテーブルに記憶されたアドレス情報とが一致した最初の経路が
適当な経路である。いずれのテーブルにおいても一致が判断されなければ、スイ
ッチングノードが該宛先アドレスに対する経路を持たないことになる。しかしな
がら、このような構成に関連していくつかの問題が生じる。最も深刻な問題は、
多数のテーブルを生成し、スイッチングノードにより維持しなければならないこ
とであり、これによりスイッチングノードがより複雑になり、さらには各テーブ
ルを記憶するために必要なメモリ量が増えてしまう。さらに、一般的には、ある
アドレスのルーティング情報を得る際に、特にそのアドレスに対して適当なルー
ティング情報を有するテーブルを識別するために、多数のテーブルにアクセスす
ることがある。現在提案されているようにインターネットアドレスにおいて使用
されるアドレスビットの数が１２８ビットまで増加すると、これらの問題はより
深刻になる。

【００５１】 これらの問題に対処するため、メタデータ生成部３２は、１実施形態において
、圧縮された読み出しツリー（”trie”）構造を、また別の実施形態ではバイナ
リサーチツリー構造を利用し、入力ポートモジュール制御回路３３（図２）によ
ってこれに接続されたインターネットアドレスに対するルーティング情報を生成
する。符号７０で示された圧縮された読み出しツリー構造の機能ブロック図を図
７に示し、符号９０で示されたバイナリサーチツリー構造の機能ブロック図を図
８に示す。いずれの実施形態においても、図７及び図８に関連して以下に説明す
るように、適当なルーティング情報の生成において、メタデータ生成部３２は、
各ステージがある動作を実行する複数のパイプラインステージにおけるパイプラ
イン方式でルーティング情報を生成する。情報がパイプライン方式で生成される
ため、メタデータ生成部３２は、アクセスする必要のあるテーブルの数を減少さ
せながら、複数のパケットから同時発生したインターネットアドレスに関連して
種々の処理動作を実行することができる。

【００５２】 まず、図７を参照すると、圧縮された読み出しツリー構造７０は、複数のアド
レスレジスタ７１（１）から７１（Ｎ−１）（総括して符号７１（ｎ）により識
別される）を含む。各アドレスレジスタは、複数のステージ７２（１）から７２
（Ｎ−１）の１つに関連する。「Ｎ番目の」ステージ７２（Ｎ）が、以下に示す
ように使用すべくさらに設けられ、ステージ７２（１）から７２（Ｎ）が総括し
て符号７２（ｎ）で識別されている。ルーティング情報の生成は、以下に示す一
連のパイプラインステージにおいて進行する。

【００５３】 （ｉ）第１のパイプラインステージでは、アドレスレジスタ（７１）（１）が
、ルーティング情報を生成すべきパケットのインターネットアドレスをまず受信
する。その後、関連するステージ７２（１）により、図７中ＡＤＲＳ＿ＦＩＥＬ
Ｄ＿０及びＡＤＲＳ＿ＦＩＥＬＤ＿１として識別される２つのアドレスフィール
ドにおいて、所定数の上位アドレスビットが使用され、ステージ７２（２）に接
続された情報を生成する。

【００５４】 （ｉｉ）第２のパイプラインステージでは、ステージ７１（１）におけるイン
ターネットアドレスはアドレスレジスタ７１（２）に転送される。ステージ７２
（１）によってステージ７２（２）に接続された情報は、現在アドレスレジスタ
７１（２）にあるインターネットアドレスから得られた、図７においてＡＤＲＳ
＿ＦＩＥＬＤ＿２と識別される、上位アドレスビットに続く所定数のアドレスビ
ットとともに、ステージ７２（２）によって使用され、ステージ７２（３）に接
続された情報が生成される。

【００５５】 （Ｎ−１）最後の「Ｎ−１番目」パイプラインステージでは、ステージ（Ｎ−
１）におけるインターネットアドレスはアドレスレジスタ７１（Ｎ−１）に転送
される。ステージ７２（Ｎ−２）によってステージ７２（Ｎ−１）に接続された
情報は、現在アドレスレジスタ７１（Ｎ−１）にあるインターネットアドレスか
ら得られた、図７においてＡＤＲＳ＿ＦＩＥＬＤ＿Ｎ−１と識別される、所定数
の下位アドレスビットとともに、ステージ７２（Ｎ−１）によって使用され、ス
テージ７２（Ｎ）に結合された情報が生成される。なお、上述したような各パイ
プラインステージに対し、インターネットアドレスがアドレスレジスタ７１（１
）からアドレスレジスタ７１（２）に転送されると、アドレスレジスタ７１（１
）には別のインターネットアドレスをシフトでき、後続のアドレスレジスタ７１
（ｎ）に対しても同様にシフトできるので、インターネットアドレスのパイプラ
イン処理が簡単に行える。

【００５６】 各ステージ７２（ｎ）は、テーブル７３（ｎ）と、関連する記録および／また
は処理回路とを含む。ステージ７２（１）〜７１（Ｎ−１）の各々は、テーブル
７３（ｎ）を含む。このテーブルの各々は、複数のエントリ７３（ｎ）（ｙ_n）
を含む。各エントリ７３（ｎ）（ｙ_n）は、データ／ポインタフラッグ７５と、
マップフィールド７６と、データ／ポインタフィールド７７（テーブル７３（２
）に明示的に示す）とを含む複数のフィールドを含む。マップフィールド７６は
、一連のビットＭ_B1〜Ｍ₀（総括的にＭ_bとして示す）を含む。この各々は、アド
レスレジスタ７２（ｎ）内のＡＤＲＳ＿ＦＩＥＬＤ＿ｎ内のアドレスビットによ
って示される、可能なバイナリ符号値(possible binary encoded values)の一つ
と関連する。通常、データ／ポインタフラッグ７５が設定されている場合、デー
タ／ポインタフィールド７７は、アドレスレジスタ７２（ｎ）内のＡＤＲＳ＿Ｆ
ＩＥＬＤ＿ｎ内のアドレスビットに関連する全てのアドレスに対するルーティン
グ情報を含む。一方、データ／ポインタフラッグ７５がクリアであり、アドレス
レジスタ７２（ｎ）内のＡＤＲＳ＿ＦＩＥＬＤ＿ｎ内のアドレスビットのバイナ
リコード値と関連するマップフィールド７６内のビットＭ_bが設定されている場
合、マップフィールド７６の一部と共にデータ／ポインタフィールド７７を使用
して、次のステージ７２（ｎ＋１）において、テーブル７３（ｎ＋１）内のエン
トリ７３（ｎ＋１）（ｙ_n+1）を示すポインタを生成する。

【００５７】 マップフィールド７６は更に、デフォルトフラッグＭ_Bを含む。データ／ポイ
ンタフラッグ７５がクリアである場合、アドレスレジスタ７２（ｎ）内のＡＤＲ
Ｓ＿ＦＩＥＬＤ＿ｎ内のバイナリコード値と関連するビットＭ_bが設定されてい
れば、デフォルトフラッグＭ_Bを用いる。ビットＭ_bがクリアであるが、デフォル
トフラッグＭ_Bが設定されている場合、デフォルトフラッグＭ_B自身以外に、マッ
プフィールド７６全体と共にデータ／ポインタフィールド７７を使用して、次の
ステージ７２（ｎ＋１）において、テーブル７３（ｎ＋１）内のエントリ７３（
ｎ＋１）（ｙ＋_n+1）を生成する。最後に、データ／ポインタフラッグ７５と、
アドレスレジスタ７２（ｎ）内のＡＤＲＳ＿ＦＩＥＬＤ＿ｎのバイナリ符号値に
関連するビットＭ_bと、デフォルトフラッグＭ_Bとがすべてクリアである場合、ア
ドレスレジスタ７１（ｎ）内のインターネットアドレスに対するルーティング情
報は存在しない。

【００５８】 ステージ７２（Ｎ）は、複数のエントリ７３（Ｎ）（Ｙ_N）を含むテーブル７
３（Ｎ）も含む。しかしテーブル７３（Ｎ）では、各エントリは１フィールドの
みを有し、このフィールドは、ルート情報を有する。

【００５９】 テーブル７３（ｎ）（Ｙ_n）内の情報を処理して、以下のようにしてルート情
報を生成する。ステージ７２（１）では、使用するテーブル７３（１）が有する
特定のエントリを、ＡＤＲＳ＿ＦＩＥＬＤ＿０のバイナリコード値によってポイ
ントする。ステージ７２（１）〜７１（Ｎ−１）の各々は、さらに、ステージ（
ｎ）プロセッサ８０（ｎ）を有する。これは、以下のように動作する。ステージ
（１）プロセッサ８０（１）は、アドレスレジスタ７２（１）からＡＤＲＳ＿Ｆ
ＩＥＬＤ＿１を、また、ＡＤＲＳ＿ＦＩＥＬＤ＿０によって示されたテーブル７
３（１）が有するエントリ７３（１）（ｙ₁）からフィールド７５，７６，７７
の内容を、それぞれ受信して、これらに応じて多数の演算を行う。特に、ステー
ジ（１）プロセッサ８０（１）は、 （ｉ）データ／ポインタフラッグ７５が設定されているかを検出し、設定され
ている場合は、データ／ポインタフラッグと、データ／ポインタフィールド７７
の内容とを次のステージ７２（１）に供給する。この時、設定されたデータ／ポ
インタフラッグは、データ／ポインタフィールド７７から供給された情報がルー
ト情報（「ＲＴ＿ＩＮＦＯ」）を有することを示す。

【００６０】 （ｉｉ）データ／ポインタフラッグ７５がクリアであって、アドレスレジスタ
７２（１）内のＡＤＲＳ＿ＦＩＥＬＤ＿１のバイナリコード値に関連する、選択
されたエントリ７３（１）（ｙ₁）のマップフィールド７６におけるのビットＭ_b が設定されている場合、設定されているビットＭ₀、Ｍ₁、・・・をビットＭ_b未満
までカウントし、データ／ポインタフィールド７７に含まれる値に該番号を加算
し、合計とデータ／ポインタフラッグとを次のステージ７２（２）に供給する。
この時、クリアデータ／ポインタフラッグは、該合計を使用して、該ステージ７
２（２）のテーブル７３（２）におけるエントリ７３（２）（ｙ₂）を識別する
ことを示す。

【００６１】 （ｉｉｉ）データ／ポインタフラッグ７５と、アドレスレジスタ７２（１）内
のＡＤＲＳ＿ＦＩＥＬＤ＿１のバイナリコード値に関連する、選択されたエント
リ７３（１）（ｙ₁）のマップフィールド７６におけるビットＭ_bとが共にクリア
である場合、ビットＭ_Bが設定されているかを検出し、検出されていれば、設定
されているビットＭ₀、Ｍ₁、・・・をビットＭ_B未満までカウントし、データ／ポ
インタフィールド７７に含まれる値に該番号を加算し、合計とデータ／ポインタ
フラッグとを次のステージ７２（２）に供給する。この時、クリアデータ／ポイ
ンタフラッグは、該合計を使用して、該ステージ７２（２）のテーブル７３（２
）におけるエントリ７３（２）（ｙ₂）を識別することを示す。

【００６２】 （ｉｖ）データ／ポインタフラッグ７５と、アドレスレジスタ７２（１）内の
ＡＤＲＳ＿ＦＩＥＬＤ＿１のバイナリコード値に関連する、選択されたエントリ
７３（１）（ｙ₁）のマップフィールド７６におけるビットＭ_bと、ビットＭ_Bと
がすべてクリアである場合、これ（つまり、ステージ（１）プロセッサ８０（１
））は、アドレスレジスタ７２（１）内のアドレスに対するルーティング情報が
無いことを示す通知を、次のステージ７２（２）に供給する。つまり、上記（ｉ
ｉ）（ｉｉｉ）に関連して分かることは、テーブル７３（２）が有していなけれ
ばならないエントリ７３（２）（ｙ₂）の数は、せいぜい、データ／ポインタフ
ラッグ７５がクリアである（上述したように、データ／ポインタフィールド７７
がポインタを有することを示す）エントリ７３（１）（ｙ₁）に対して（最大「
Ｂ」エントリ７３（１）（ｙ₂）まで）設定される、エントリ７３（１）（ｙ₁）
のマップフィールド７６におけるビットＭ₀、Ｍ₁、Ｍ_Bの数に対応する数である
、ということである。これは、各エントリ７３（１）（ｙ₁）に対して、また、
アドレスレジスタ７２（２）のＡＤＲＳ＿ＦＩＥＬＤ＿２におけるアドレスビッ
トの可能なバイナリコード値に対して、一つのエントリ７３（２）（ｙ₂）を設
けた場合にくらべて非常に少ない数にすることができる。

【００６３】 ステージ（１）プロセッサ８０（１）が上述のように出力情報を生成した後、
ステージ７２（２）による処理のために、アドレスレジスタ７２（１）内のイン
ターネットアドレスをアドレスレジスタ７２（２）に転送する。ステージ７２（
２）は、ステージ７２（１）からの出力に関連して、ステージ７２（２）内のア
ドレスにおける次のアドレスフィールドＡＤＲＳ＿ＦＩＥＬＤ＿２（別途図示せ
ず）のからのアドレスビットを処理する。上述のように、ステージ７２（２）は
、テーブル７３（２）を有する。このテーブルは、ステージ７２（１）中のテー
ブル７３（１）と同様に構成される。さらに、ステージ７２（２）は、ステージ
（２）プロセッサ８０（２）を有する。これは、ステージ（１）プロセッサ８０
（１）と関連して説明した方法と同様の方法で動作するが、次の点で異なる。つ
まり、ステージ７２（２）が、データ／ポインタフラッグが設定される情報をス
テージ７２（１）から受信すると（つまり、ステージ７２（１）から受信した情
報は、ルート情報または、現在アドレスレジスタ７２（２）中にあるインターネ
ットアドレスに対してメタデータ発生器３２はルーティング情報を有さない旨を
ステージ７２（２）に知らせる通知であることを示す）、ステージ（２）プロセ
ッサ８０（２）は、該情報を次のステージ７２（３）につなげ、ステージ７２（
２）のテーブル７３（２）のエントリ７３（２）（ｙ₂）に関連した処理演算を
行わない。

【００６４】 アドレスが、連続するアドレスレジスタ７１（３）〜７１（Ｎ−１）を通過す
るように転送されるので、連続するステージ７２（３）〜７２（Ｎ−１）におい
てこれらの演算が繰り返される。インターネットアドレスのアドレスフィールド
ＡＤＲＳ＿ＦＩＥＬＤ＿Ｎ−１をステージ７２（Ｎ−１）で処理した後、該ステ
ージ７２（Ｎ−１）はルーティング情報または、ステージ７２（Ｎ）に向けたポ
インタも提供する。ステージ７２（Ｎ）は、ステージ（Ｎ）プロセッサ８０（Ｎ
）も含む。ステージ（Ｎ）プロセッサ８０（Ｎ）が、ステージ７２（Ｎ−１）か
らルーティング情報（デフォルトルーティング情報、または、メタデータ発生器
３２が該アドレスに対するルーティング情報を有さない旨の通知を含む）を受信
する場合、これは、メタデータ発生器３２に対する出力ルーティング情報として
、該ルーティング情報を提供する。一方、ステージ７２（Ｎ）が、テーブル７３
（Ｎ）内のエントリ７３（Ｎ）（Ｙ_N）に向けたポインタをステージ７２（Ｎ−
１）から受信する場合、ステージ（Ｎ）プロセッサ８０（Ｎ）は、エントリの内
容を、該インターネットアドレスに対するルーティング情報として提供する。

【００６５】 図８は、 他の実施形態の機能ブロックである。この実施形態は、バイナリサ
ーチツリー構成を有し、これに接続されたインターネットアドレスに対するルー
ティング情報を、入力ポートモジュール制御回路３３（図２）によって生成する
。参照番号９０で示すバイナリサーチツリー構成の機能ブロック図を図８に示す
。前段階で、バイナリサーチツリー構成は実際に、複数のバイナリサーチツリー
を規定する。各バイナリサーチツリーはノードを有する。これは、最高レベルで
ある１個の「根」ノードから、最低レベルである複数の「葉」まで、複数のレベ
ルで構成される。根ノードから葉ノードまでの間のバイナリサーチツリーでのノ
ードの各々は、より高いレベルに１つの親と、より低いレベルに２つの子とを有
する。根ノードは２つの子（親は無し）も有し、各葉は１つの親（子は無し）も
有する。ここでは、各ノードに対して子の一つを「右手」子、他の子を「左手」
子と称する。各バイナリツリーに対して、レベルの数「ＮＵＭ＿ＬＥＶＥＬＳ」
が、ベース２に対する、葉の数「ＮＵＭ＿ＬＥＡＶＥＳ」の対数の関数であるこ
とが分かる。つまり、ＮＵＭ＿ＬＥＶＥＬＳ＝Ｌｏｇ₂（ＮＵＭ＿ＬＥＶＥＬＳ
）＋１。

【００６６】 通常、バイナリサーチツリーを用いて、入力値を、葉の一つと関連づける。こ
れは、以下のように、非葉ノードレベルの数に対応する回数の繰返しにおいて行
う。葉レベルより上のバイナリツリーにおけるノードの各々が比較値と関連づけ
られ、葉におけるは葉ノードは、該入力値と関連づけようとされる多様な値に関
連づけられる。一回目の繰返しで、入力値を、根ノードと関連する比較値と比較
する。

【００６７】 （ｉ）該入力値が比較値以上であれば、右側子が選択される。

【００６８】 （ｉｉ）該入力値が比較値未満であれば、左側子が選択される。

【００６９】 その後は、第２レベル内でのノードが葉ノードでなければ、２番目の繰返しに
おいて、第２レベルにおいて選択されたノードに関連する比較値に関連して比較
を行い、根ノードに関して行ったと同様の方法で（上記（ｉ）（ｉｉ）を参照の
こと）一方の子を選択する。これらの演算を、葉レベルより上の各レベルにおい
てノードに対して繰り返す。葉レベルのすぐ上のレベルで、上述の方法と同様に
（上記（ｉ）（ｉｉ）を参照のこと）ノードに関連して演算を行う場合、葉レベ
ルでの子ノードを選択し、これを、入力値と関連づけようとする値に関連づける
。

【００７０】 バイナリサーチツリーに関連して実行される演算に関する上記の記述から、葉
レベルより上の各レベルにおいて、ノードに関連する比較値は、基本的に、可能
な入力値の範囲を複数の間隔(intervals)に分割する作用をする。つまり、可能
な入力値の範囲が（０、最大）の場合、根ノードは全体の範囲を２つの間隔（０
，Ａ）、（Ａ，最大）に分割する。この時、「最大」は可能な最大の入力値を示
し、「ｘ、ｙ」は終点「ｘ」および「ｙ」を含む範囲を示す。また、「Ａ」は根
ノードに関連する比較値を示し、「ｘ、ｙ」は低い方の終点「ｘ」を含み、高い
方の終点「ｙ」を含まない間隔を示す。したがって、入力値が低い方の間隔（０
，Ａ）に該当する場合、左側子ノードが選択される。一方、入力値が高い方の間
隔（Ａ、最大）に該当する場合、右側子ノードが選択される。根ノードの左側子
はさらに、間隔（０、Ａ）を二つの間隔（０、Ｂ）と（Ｂ、Ａ）とに分割する。
また、根ノードの右側子はさらに、間隔（Ａ、最大）を二つの間隔（Ａ，Ｃ）と
（Ｃ，最大）とに分割する。通常、葉ノードより上のレベルでは、より低いレベ
ルのノードは、その次に高いレベルで規定される一組の間隔セットを、より小さ
な連続した間隔に更に分割する作用をする。したがって、バイナリサーチツリー
は、基本的に、入力値を、葉ノードと関連する間隔に関連づけるよう作用するこ
とが分かる。

【００７１】 本発明の状況では、入力値はインターネットアドレスであり、葉ノードに関連
する値はルーティング情報を有する。

【００７２】 かかる背景で、図８を参照しながらバイナリサーチツリー構造９０を説明する
。バイナリサーチツリー構造は、入力レジスタ９１と、入力テーブル９２と、一
連のツリーステージ９５（１）〜９５（Ｎ）（総括的に参照番号９５（ｎ）で示
す）と、ルーティング情報テーブル１１２とを有する。通常、ツリーステージ９
５（１）〜９５（ｎ）は、葉レベルより上のレベルでバイナリサーチツリー構造
９０を有するバイナリサーチツリーのノードに対するノード情報を記録し、ルー
ティング情報テーブルは、バイナリサーチツリー構造を有するバイナリサーチツ
リーのリーフノードに関するルーティング情報を記録する。上述のように、バイ
ナリサーチツリー構造９０は複数のバイナリサーチツリーを規定するが、バイナ
リサーチツリーは、異なる数のレベルを有することができる。したがって、ステ
ージ９５（ｎ）の番号「Ｎ」は、すべてのバイナリサーチツリーに対する、葉レ
ベルより上のレベルの最大数の関数である。しかし、基本的に、葉ノードはルー
ティング情報テーブル１１２に関連づけられるので、多様なバイナリサーチツリ
ーの根ノードを、ステージ９５（ｎ）の多様なバイナリサーチツリーと関連づけ
ることができる。つまり、レベルの数が比較的少ないバイナリツリーの場合、そ
の根ノードが関連づけられるステ−ジ９５（ｎ）の「ｎ」は比較的「１」に近い
。該インデックスは、最後のステージ９５（１）に関連する。一方、比較的多く
の数のレベルを有するバイナリサーチツリーの場合、その根ノードが関連づけら
れるステージ９５（ｎ）の「ｎ」は比較的「Ｎ」に近い。該インデックスは最初
のステージ９５（Ｎ）に関連する。インターネットアドレスを関連づける特定の
バイナリサーチツリーは、インターネットアドレスの上位部分で決定される。入
力テーブル９２は、インターネットアドレスの上位部分のバイナリコード値の各
々に対して、該バイナリコード値に対して使用されるバイナリサーチツリーに対
する根ノードに関連するステージ９５（ｎ）を識別するポインタを含む。

【００７３】 より具体的には、入力テーブル９２は、複数のエントリー９２（１）〜９２（
Ｎ）を含む（総称的に参照番号９２（ｎ）で示す）。各エントリは、インターネ
ットアドレスの上位部分のバイナリエンコード値に関連づけられる。各エントリ
９２（ｎ）は、２つのフィールド、つまり、テーブル遅延フィールド９３と、次
テーブルインデックスフィールド９４とを有する。テーブル遅延フィールド９３
は、該ツリーに対する根ノードに関連するステージ９５（ｎ）を識別する際に使
用される値を含む。次テーブルインデックスフィールド９４は、インターネット
アドレスの下位部分との比較に使用される比較値を含むステージ９５（ｎ）によ
って維持されるテーブル（後述）内のエントリを示すポインタを含む。

【００７４】 ステージ９５（Ｎ）〜９５（１）は全て同様なので、ステージ９５（Ｎ）のみ
を詳細に図８に示す。ステージ９５（Ｎ）は、下位アドレス記憶部９７と、テー
ブル９６（Ｎ）と、後述する処理構成要素とを有する。入力テーブル９２内のエ
ントリ９２（ｎ）がアクセスされた後、記憶部９７は、入力レジスタ９１からイ
ンターネットアドレスの低位部分を受信し、記録する。同時に、アドレスレジス
タ９１内のインターネットアドレスの上位部分に関連する入力テーブル９２のエ
ントリ９２（ｎ）からのテーブル遅延フィールド９３および次のテーブルインデ
ックスフィールド９４の内容を、記憶部１００に記録する。テーブル９６（Ｎ）
は複数のエントリ９６（Ｎ）（０）〜９６（Ｎ）（Ｙ_N）（総括的に参照番号９
６（Ｎ）（ｙ_N）で示す）を含む。この各々は、バイナリ比較ツリー内のノード
に関連し、比較値フィールド１０１を有する。各エントリ９６（Ｎ）（ｙ_N）の
各々における比較値フィールド１０１は、最大のバイナリ比較ツリーの根ノード
、つまり、葉レベルより上の「Ｎ」個のレベルを有するバイナリ比較ツリーに対
するノード情報に対応する。比較値フィールド１０１は、記憶部９７内のインタ
ーネットアドレスの低位部分と比較される比較値を記録する。

【００７５】 ステージ９５（Ｎ−１）、・・・、９５（１）（総括的に参照番号９５（ｎ）
で示す）は、テーブル９６（Ｎ−１）、・・・、９６（１）（総括的に参照番号
９６（ｎ）で示す）も有する。各テーブルは、Ｙ_N-1、・・・、Ｙ₁（通常Ｙ_N）
個のエントリを有する。その各々も比較値を記録する。テーブル９６（Ｎ−１）
、・・・、９６（１）の各々おけるエントリの中には、それぞれの先行ステージ
でのテーブル９６（Ｎ）、・・・、９６（２）におけるエントリの、それそれの
バイナリ比較ツリーの子ノードに相当するものもある。したがって、テーブル９
６（Ｎ−１）、・・・、９６（１）の各々は、子ノードに適応するために、先行
するテーブル９６（Ｎ）、・・・、９６（２）のエントリ数の２倍の数のエント
リを有する。さらに、該ステージからバイナリ比較値が開始されるテーブル９５
（Ｎ−１）、・・・、９５（１）に対して、該ステージに関連するテーブル９６
（Ｎ−１）、・・・、９６（１）も追加された数のエントリを有する。これらエ
ントリの各々は、該ステージから開始される各バイナリ比較ツリーの根と関連す
る。また、これらの場合、テーブル９６（Ｎ−１）、・・・、９６（１）は、先
行ステージに関連するテーブル９６（Ｎ）、・・・、９６（２）におけるエント
リの数の２倍以上の数のエントリを有することができる。

【００７６】 ステージ９５（Ｎ）の処理部は、以下の動作を含むいくつかの動作を行なう。

【００７７】 （ｉ）記憶部１００のテーブルインデックス部分「ＴＢＬ＿ＩＤＸ」が指す、
テーブル９６（Ｎ）内のエントリ９６（Ｎ）（ｙ）を選択する。このテーブルイ
ンデックス部分は、入力テーブルの選択されたエントリ９２（ｎ）からの次テー
ブルインデックスフィールド９４の内容に対応する。

【００７８】 （ｉｉ）記憶部９７内のインターネットアドレスの下位部分がバイナリ符号化
された値と、選択されたエントリ９６（Ｎ）（ｙ₁）のフィールド１０１からの
比較値とを比較する。

【００７９】 （ｉｉｉ）上記項目（ｉｉ）の比較結果に基づき、次のステージ７６（Ｎ−１
）のテーブル内のエントリへのポインタを生成する。

【００８０】 （ｉｖ）記憶部１００からのテーブル遅延値の値とステージのインデックス「
Ｎ」との比較に基づき、上記項目（ｉｉｉ）で生成されたポインタ又は記憶部１
００からのテーブルインデックスのいずれかを選択し、次のステージ９５（Ｎ−
１）に繋げる。記憶部１００内のテーブル遅延値が、ステージ９５（Ｎ）のイン
デックス「Ｎ」に対応する場合、記憶部１００内のテーブルインデックスが指す
エントリは、ステージ９５（Ｎ）内のエントリ９６（Ｎ）（ｙ_N）を指し、この
エントリ９６（Ｎ）（ｙ_N）は、記憶部９７内にその下位部分があるインターネ
ットアドレスに使われる、バイナリサーチツリーのルートノードである。同様に
、記憶部１００内のテーブル遅延値が、ステージ９５（Ｎ）のインデックス「Ｎ
」よりも小さい場合、記憶部１００内のテーブルインデックスが指すエントリは
、ステージ９５（Ｎ）内のエントリ９６（Ｎ）（ｙ_N）を指し、このエントリは
、その下位部分が記憶部９７にあるインターネットアドレスに使われるバイナリ
サーチツリー内に、ルートノードよりも下にある。いずれの場合においても処理
部は、記憶部９７内のインターネットアドレスの下位部分がバイナリ符号化され
た値と、選択されたエントリ９６（Ｎ）（ｙ_N）のフィールド１０１からの比較
値との比較結果に基づき、生成されたポインタの一つを、ステージ９５（Ｎ）内
の記憶部１００からのテーブル遅延値と共に、テーブルインデックスとして使う
ために次のステージ９５（Ｎ−１）の記憶部１００に繋げる。

【００８１】 一方、記憶部１００内のテーブル遅延値がステージのインデックスよりも大き
い場合、記憶部１００内のテーブルインデックスが指すエントリは、その下位部
分が記憶部９７にあるインターネットアドレスに使われるための、バイナリサー
チツリー内のノードである、ステージのテーブル内のエントリのいずれも指さな
い。この場合、処理部は、記憶部１００からのインデックス値を、記憶部１００
内のテーブル遅延値と共に、テーブルインデックスとして使うために次のステー
ジ９５（Ｎ−１）に繋げる。

【００８２】 ステージ９５（Ｎ）内の処理部は、コンパレータ９８及び９９、マルチプレク
サ１０４及び１０５、乗算器１０６、及び加算器１０７などのいくつかの構成要
素を含む。乗算器１０６及び加算器１０７は、次のステージ９５（Ｎ−１）内の
エントリへのポインタを生成する機能を持つ。上述のように、バイナリ比較ツリ
ーでは、各ノードが二つの子を有する。よって、一つの実施形態では、エントリ
９６（Ｎ）（０）の子が、ステージ９５（Ｎ−１）のテーブル内のエントリ９６
（Ｎ−１）（０）及びエントリ９６（Ｎ−１）（１）となり、エントリ９６（Ｎ
）（１）の子が、エントリ９６（Ｎ−１）（２）及びエントリ９６（Ｎ−１）（
３）、などとなるように、次のステージ内のエントリへのポインタを生成しても
よい。よって、この実施形態では、乗算器１０６及び加算器１０７が、記憶部１
００内のテーブルインデックス値に値「２」を掛け（この作業は乗算器１０６に
よって実行される）、エントリ９６（Ｎ）（ｙ_N）に関連するバイナリツリーの
ノードの片方の子へのポインタを生成し、乗算器１０６によって生成された値に
値「１」を足すことにより、もう一方の子へのポインタを生成することにより、
複数のポインタを生成できる。この場合、次のステージ９５（Ｎ−１）のテーブ
ル９６（Ｎ−１）内のエントリー９６（Ｎ−１）（０）から９６（Ｎ−１）（２
Ｙ_N−１）は、バイナリ比較ツリー内の子ノードに関連し、このバイナリ比較ツ
リーのルートノードは、ステージ９５（Ｎ）に関連するテーブル９６（Ｎ）内の
エントリ９６（Ｎ）（ｙ_N）に関連する。いずれかのバイナリ比較ツリーが、ス
テージ９５（Ｎ−１）に関連するルートノードを有する場合、これらのルートノ
ードはそれぞれ、テーブル９６（Ｎ−１）内の追加エントリ９６（Ｎ−１）（２
Ｙ_N）などと関連する。テーブル９６（Ｎ−２）からテーブル９６（１）は、同
様に組織化される。

【００８３】 コンパレータ９８は、記憶部９７からのインターネットアドレスの下位部分と
、選択されたエントリ９６（Ｎ）（Ｙ）のフィールド１０１からの比較値とを比
較し、これに応答してマルチプレクサ１０４を制御する機能を有する。コンパレ
ータ９８が、記憶部９７からのインターネットアドレスの下位部分が、選択され
たエントリ９６（Ｎ）（Ｙ）のフィールド１０１からの比較値以上であると判断
した場合、マルチプレクサ１０４は、加算器１０７によって生成されたポインタ
を、マルチプレクサ１０５の一方の入力に繋げる。一方、コンパレータ９８が、
記憶部９７からのインターネットアドレスの下位部分が、選択されたエントリ９
６（Ｎ）（Ｙ）のフィールド１０１からの比較値よりも小さいと判断した場合、
マルチプレクサ１０４は、乗算器１０６によって生成されたポインタを、マルチ
プレクサ１０５の上と同一の入力に繋げる。記憶部１００からのテーブルインデ
ックスは、マルチプレクサ１０５の第二の入力と繋げられる。

【００８４】 マルチプレクサ１０５は、コンパレータ９９からの信号により制御される。コ
ンパレータ９９は、記憶部１００からテーブル遅延値を受信し、また、ステージ
インデックス「Ｎ」に対応する値を受信する。テーブル遅延値がステージインデ
ックス以下の場合、マルチプレクサ１０５は、マルチプレクサ１０４が出力した
値、すなわち、乗算器１０６又は加算器１０７によって生成されたポインタを次
のステージ９５（Ｎ−１）に繋げる。一方、記憶部１００内のテーブル遅延が、
ステージインデックスよりも大きな値を有する場合、マルチプレクサ１０５は、
記憶部１００からのテーブルインデックスを次のステージ９５（Ｎ−１）に繋げ
る。

【００８５】 乗算器１０６、加算器１０７、及びマルチプレクサ１０４によって提供される
と説明された機能は、そのための明確な部品を設けずに実施してもよいことを理
解すべきである。テーブルインデックスに「２」を掛けることは、記憶部１００
内のテーブルインデックスを構成する２進数の桁をそれぞれ「左」に一ビットの
位置分シフトすることに対応し、「１」を足すことは、下位ビット位置の二進数
の桁をセットすることに対応するため、これらの機能は、記憶部１００内のテー
ブルインデックスを構成するビットＴＩ_HからＴＩ₀（別個には図示せず）を、マ
ルチプレクサ１０５の関連する入力端末の信号路Ｓ_H+1からＳ₁（これもまた別個
には図示せず）（すなわちマルチプレクサ１０４から信号を受信するよう図示す
る入力端末）に繋げることによって提供してもよい。下位信号路Ｓ₀は、コンパ
レータ９８からの信号を受信し、よって、テーブル９６（Ｎ）の選択されたエン
トリ内の比較値と、記憶部９７内のアドレスの下位部分との比較結果が、次のス
テージ９５（Ｎ−１）に関連するテーブル９６（Ｎ−１）内のどのエントリ９６
（Ｎ−１）（ｙ_N−１）が選択されるのかを制御する。

【００８６】 バイナリ比較ツリーのそれぞれのエントリ及びノードの関係が、上述のように
制限されていない場合、ステージ９５（Ｎ）から９５（２）のそれぞれのテーブ
ル９６（Ｎ）から９６（２）内のエントリ９６（Ｎ）（ｙ_N）、...９６（２）（
ｙ₂）が、それぞれの次のステージ９５（Ｎ−１）から９５（１）のエントリ９
６（Ｎ−１）（ｙ_N-1）から９６（１）（ｙ₁）への明確なポインタを含んでいて
もよいことを理解すべきである。

【００８７】 本発明はいくつかの利点を有する。特に、本発明は、入力キューに入れられた
スイッチングノードのスケールを変更できるスイッチングノードを提供し、同時
に、出力キューに入れられたスイッチングノードのスイッチング機構利用（swit
ching fabric usage）の効率を実質的に保つ。出力キューに入れられたスイッチ
ングノードにおいては、Ｎ²個のバッファが必要とされるが、それぞれの出力ポ
ートモジュール２１（ｎ）によってパケットが送信されるべきかどうかの判断が
下されるまで、また、それぞれの出力ポートモジュール２１（ｎ）によって、送
信のためにそのモジュールへとパケットを転送するように要求されるまで、パケ
ットが入力ポートモジュール２０（ｎ）にバッファされるため、各入力ポートモ
ジュール２０（ｎ）に一つ、計「Ｎ」個のバッファ又はキューのみが必要とされ
る。一方、パケットをパスさせるかドロップするかの判断は、入力ポートモジュ
ール２０（ｎ）の全てから出力ポートモジュールへとキューに入れられたメタデ
ータパケットに関連して、各出力ポートモジュール２１（ｎ）に対して行われる
ため、パス／ドロップの判断は、全ての入力ポートモジュール２０（ｎ）に対し
て、出力キューに入れられたスイッチングノードと実質的に同じ方法で実行され
る。しかしながら、パス／ドロップの判断は、ネットワークを通じて転送される
典型的なパケットの大きさよりも一般的に小さな、メタデータパケットに対して
行われるため、出力キューに入れたスイッチングノードにおいて発生するような
、ドロップされたパケットが、パケットスイッチ２２をパスしないようにするこ
とにより、その後のステップで出力ポートモジュール２１（ｎ）によってドロッ
プされるパケットを転送することにより使われてしまうスイッチング帯域幅を低
減できる。

【００８８】 これに加え、パケットのパス／ドロップの決定は、パケットがそれぞれの入力
ポートモジュール２０（ｎ）からそれぞれの出力ポートモジュール２１（ｎ）へ
と転送される前に行われるため、入力及び出力ポートモジュール間の、ポート間
パケットスイッチ２２を通じた帯域幅が、出力ポートモジュール２１（ｎ）が混
んでいる時に出力ポートモジュール２１（ｎ）によってドロップされる可能性の
高いパケットによって使われてしまうことが無い。これにより、出力ポートモジ
ュールに到達した時に送信される可能性の高いパケットのみを入力ポートモジュ
ールから出力ポートモジュールへと転送することを保証することにより、入力及
び出力ポートモジュール間のパケットトラヒックを最適化できる。これにより、
それぞれの出力ポートモジュール２１（ｎ）が、混んでいない場合には送信する
が混雑により送信できずドロップしてしまうパケットを、スイッチングノード１
１（ｎ）を通じて転送することによるリソースの無駄が無くなるので、スイッチ
ングノード１１（ｎ）に、比較的高いトラヒック容量を取り扱う能力を提供する
。

【００８９】 より一般的には、パス／ドロップの判断は、各出力ポートモジュール２１（ｎ
）のパケットメタデータプロセッサによって、入力ポートモジュール２０（ｎ）
の全てが提供した「グローバル」な情報に基づいて行われるため、スイッチング
ノード１１（ｎ）は、小さなデバイスの集合体ではなく、単一のモノリシック（
集積）デバイスとして動作できる。このグローバルな情報は、それぞれの出力ポ
ートモジュール２１（ｎ）に、全ての入力ポートモジュール２０（ｎ）の状態を
表すグローバルな視点を提供する。この視点を提供しないデバイスにおいては、
入力ポートモジュール２０（ｎ）の集合によって提供される情報に基づいて判断
でき、この場合、集合情報は、共通の視点に集められ、この共通の視点がそれぞ
れの出力ポートモジュール２１（ｎ）によって使われる。入力ポートモジュール
２０（ｎ）がどのように集合化されるかによって、また、各集合によって提供さ
れた情報がどのように集められるかによって、各集合内のそれぞれの入力ポート
モジュール２０（ｎ）の状態に関する重要な情報が無視されてしまう場合もあり
、この場合、入力ポートモジュール２０（ｎ）とそれぞれの集合との関係に基づ
き、出力ポートモジュール２１（ｎ）が、スイッチングノードが、あたかもより
小さなデバイスの集合体であるかのように、動作する場合もある。これにより、
スイッチングノードの全体的なトラヒック取り扱い能力を低減させてしまう場合
もある。

【００９０】 図２から図６に関して上で説明したスイッチングノード１１（ｎ）に、数々の
変更を加えられることを理解すべきである。例えば上述では、メッセージの転送
のためのＩＰルーティングプロトコルを使うスイッチングノード１１（ｎ）を示
したが、ここに挙げるものに限らないが、ＩＰパケット、ＡＴＭセル、フレーム
中継パケットなどを含む、可変長又は固定長のパケットを使う、便利なルーティ
ングプロトコルの数々を使用しても良いことを理解すべきである。

【００９１】 これに加え、メタデータプロセッサ４０（ｎ）として、それぞれの出力ポート
モジュール２１（ｎ）に関連する別個のステータス情報記憶部４３（ｎ）を設け
るものを説明したが、この代わりに、メタデータプロセッサ２３が、混雑してい
る出力ポートモジュール２１（ｎ）の識別子を保存するキャッシュメモリ（図示
せず）を有していてもよく、全てのメタデータプロセッサ４０（ｎ）のパケット
パス／ドロップ回路４２（ｎ）が、このキャッシュメモリを使うことができる。
どの時点においても、少数の出力ポートモジュール２１（ｎ）のみが混雑するこ
とが予測される場合、キャッシュメモリの使用に必要とされるメモリの量は、各
メタデータプロセッサ４０（ｎ）に対して記憶部４３（ｎ）を設けるために必要
な量よりも少ない場合もある。

【００９２】 更に、スイッチングノード１１（ｎ）は、ポート間パケットスイッチとして、
交点スイッチを使うものとして説明されたが、他の数々の形式のスイッチのいず
れを使用することもできることを理解すべきである。

【００９３】 これに加え、パケットメタデータプロセッサ２３は、出力ポートモジュール２
１（ｎ）の各々に関連して一つのプロセッサモジュール４０（ｎ）を設けるもの
として説明されたが、この代わりに、各出力ポート２６（ｎ）（ｍ）に関連する
プロセッサモジュールを設けてもよいことを理解すべきである。この場合、それ
ぞれの出力ポートモジュール２１（ｎ）は、プロセッサモジュールに、それぞれ
の出力ポート２６（ｎ）（ｍ）に関連する動作ステータス情報を提供し、この情
報は、プロセッサモジュールによって、パス／ドロップ判断を行うために使われ
る。これに加え、各出力ポートモジュール２１（ｎ）は、出力ポート２６（ｎ）
（ｍ）に関連するそれぞれのプロセッサモジュールによって通過されたメタデー
タパケットの回収及びそれに関連する後続のパケットの回収の予定を決定し、全
ての出力ポート２６（ｎ）（ｍ）を通じたパケット送信を最大化できるようにし
てもよい。

【００９４】 これに加え、メタデータ発生器３２として、単一の比較ツリーを使い、送信先
アドレスへの適切な経路を識別するものが説明されたが、メタデータ発生器３２
は、いくつかのそのような比較ツリーを使うように構成されてもよく、使用する
特定の比較ツリーの選択が、例えば、送信先アドレスの上位ビットの選択された
桁に表されるバイナリ符号化された値によって決定されてもよいことを理解すべ
きである。この場合、比較テーブルは、残りの下位ビットに基づいて構成され、
比較は、送信先アドレスの下位ビットに関連して行われる。

【００９５】 これに加え、スイッチングノード１１（ｎ）は、ＳＯＮＥＴ追加／ドロップマ
ルチプレクサを入力ポート２５（Ｎ）（ｍ）及び出力ポート２６（ｎ）（ｍ）と
して使うものとして説明されたが、通信リンクにインターフェースを有する他の
種類のデバイスを便利に使用してもよいことを理解すべきである。

【００９６】 本発明によるシステムは、全体として又は一部として、特別な目的のハードウ
ェア又は汎用コンピュータシステム又はその組み合わせから構成してもよく、ど
の部分も適切なプログラムによって制御されてもよいことを理解すべきである。
いずれのプログラムも、従来の方法によって、その全体又は一部が、システムの
一部を成す又はシステムに保存されていてもよく、又はいずれのプログラムも、
その全体又は一部が、従来の方法によって、ネットワーク上又は情報を転送する
ための他の機構上のシステム内に設けられてもよい。これに加えシステムは、オ
ペレータ入力構成要素（図示せず）を使うオペレータが提供する情報によって、
動作し及び／又はそうでなければ制御されてもよく、このオペレータ入力構成要
素は、システムに直接接続されていても、ネットワーク上又は従来の方法で情報
を転送するその他の機構上を、システムに情報を転送してもよいことを理解すべ
きである。

【００９７】 上述の説明は、本発明の特定の実施形態に限った説明である。しかしながら、
本発明のいくつか又は全ての利点を有する、様々な変更又は変形が可能であるこ
とは明らかである。付随する請求項の目的は、本発明の真の精神及び範囲内にあ
る、これら及びそのような他の変形及び変更にも及ぶものである。

【図面の簡単な説明】

【図１】 本発明に従って構成された少なくとも１つのスイッチングノード
を含んだコンピュータネットワークを示す図である。

【図２】 本発明に従って構成された、図１のネットワークで用いられる、
スイッチングノードの機能ブロック図である。

【図３】 図２に示されたスイッチングノードにおいて用いられる入力ポー
トモジュールの機能ブロック図である。

【図４】 図２に示されたスイッチングノードにおいて用いられる、ポート
間パケットスイッチにおける１つのスイッチプレーンの機能ブロック図である。

【図５】 図２に示されたスイッチングノードにおける、パケットメタデー
タを処理するためのメタデータパケットプロセッサの機能ブロック図である。

【図６】 図１に示されたスイッチングノードにおいて用いられる出力ポー
トモジュールの機能ブロック図である。

【図７】 図３に示された入力ポートモジュールに有効なフレーム転送エン
ジンの一実施例の機能ブロック図である。

【図８】 図３に示された入力ポートモジュールに有効なフレーム転送エン
ジンの別の実施例の機能ブロック図である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ， ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，Ｇ Ｈ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ， ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，Ｍ Ｗ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ， ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 ペデュエイ ユヴァル アメリカ合衆国 マサチューセッツ州 ウ ィンチェスター アルバモント ロード 16 (72)発明者 ハサウェイ マイケル アメリカ合衆国 マサチューセッツ州 バ ーリントン パインベイル アベニュー ４ Ｆターム(参考） 5K030 GA04 HA08 HB28 KA03 KA05 KX12 KX13 LB05 【要約の続き】 のパケットがパス又はドロップされるべきか否かを判断 する。もし、パケットメタデータプロセッサがそのメタ データパケットに対応するパケットがドロップされるべ きと判断すると、そのパケットがバッファされている入 力ポートに対してそれが通知され、パケットが破棄され る。一方、パケットがパケットメタデータプロセッサが そのメタデータパケットに対応するパケットがドロップ されるべきでないと判断すると、対応する出力ポートモ ジュールのキューにそのメタデータパケットが投入され る。各出力ポートモジュールは、メタデータパケット を、パケットメタデータプロセッサにより管理される対 応するメタデータパケットキューから取得する。出力ポ ートモジュールにより取得されたメタデータパケットの 各々について、その出力ポートモジュールは、そのメタ データパケットにより識別される入力ポートモジュール が、パケットスイッチを介して入力ポートモジュールで 識別されるパケットを転送するように要求する。出力ポ ートモジュールがパケットを受信すると、そこに接続さ れた通信リンクを介してそれを送信する。

Claims (54)

【特許請求の範囲】
1. 【請求項１】 ネットワーク上でのデータ伝送のためのスイッチングノード
   であって、 前記ネットワークからのデータのパケットを受信してバッファリングする入力
   ポートモジュールであって、前記入力ポートモジュールは、伝送すべき受信パケ
   ットに関するパケットメタデータを生成し、このパケットメタデータは、前記ネ
   ットワークから前記データのパケットを受信した該入力ポートモジュールを識別
   する情報を含む、入力ポートモジュールと、 前記入力ポートから前記パケットメタデータを受信するパケットメタデータ・
   プロセッサと、 前記ネットワーク上へデータのパケットを送信するための出力ポートモジュー
   ルであって、前記出力ポートモジュールは、 (i)前記パケットメタデータ・プロ
   セッサからパケットメタデータを受信し、(ii)そのパケットメタデータをキュー
   に入れ、 (iii)キューに入れられたパケットメタデータを読み取り、(iv)前記入
   力ポートモジュールからの前記パケットメタデータと関連づけた前記データのパ
   ケットの送信を開始するために、前記入力ポートモジュールに対して要求信号を
   送信する、出力ポートモジュールと、 前記入力ポートモジュールと前記出力ポートモジュールとの間に設けられ、前
   記入力ポートモジュールから前記出力ポートモジュールへのデータのパケットを
   伝送するスイッチモジュールと、 を備えるスイッチングノード。
2. 【請求項２】 前記スイッチモジュールは、前記スイッチモジュールにより
   伝送されるデータのパケットの複数の部分を伝送するために複数のスイッチを備
   える、請求項１記載のスイッチングノード。
3. 【請求項３】 前記複数のスイッチは、ラウンドロビン方式にて前記データ
   のパケットの複数の部分を伝送する、請求項２記載のスイッチングノード。
4. 【請求項４】 前記出力ポートモジュールは、前記メタデータ・プロセッサ
   に対して、前記出力ポートモジュールの動作状態に関する情報を提供する、請求
   項１記載のスイッチングノード。
5. 【請求項５】 前記出力ポートモジュールの動作状態に関する情報は、パケ
   ットメタデータが前記出力ポートモジュールに対して伝送されるかどうかを判定
   するために、前記メタデータ・プロセッサにて用いられる、請求項４記載のスイ
   ッチングノード。
6. 【請求項６】 前記出力ポートモジュールの動作状態に関する情報は、前記
   出力ポートモジュールが前記入力ポートモジュールからデータのパケットを受信
   することに利用できるかどうかに関する情報を含む、請求項４記載のスイッチン
   グノード。
7. 【請求項７】 前記出力ポートモジュールが前記入力ポートモジュールから
   データのパケットを受信することに利用できるかどうかに関する情報が、前記出
   力モジュールが利用可能であることを示している場合、前記メタデータ・プロセ
   ッサが前記出力ポートモジュールに対してパケットメタデータを伝送する、請求
   項６記載のスイッチングノード。
8. 【請求項８】 前記出力ポートモジュールが前記入力ポートモジュールから
   データのパケットを受信することに利用できるかどうかに関する情報が、前記出
   力モジュールが利用できないことを示している場合、データのパケットがドロッ
   プされる、請求項６記載のスイッチングノード。
9. 【請求項９】 前記出力ポートモジュールの動作状態に関する情報は、前記
   出力ポートモジュールにおけるデータ輻輳に関する情報を含む、請求項４記載の
   スイッチングノード。
10. 【請求項１０】 前記入力ポートモジュールは、前記ネットワークから受信
    したデータのパケットをバッファリングするためのパケットメモリを備える、請
    求項１記載のスイッチングノード。
11. 【請求項１１】 前記入力ポートモジュールは、前記ネットワークからデー
    タのパケットを受信するための複数の入力ポートを備える、請求項１記載のスイ
    ッチングノード。
12. 【請求項１２】 前記出力ポートモジュールは、前記ネットワークへデータ
    のパケットを送信するための複数の出力ポートを備える、請求項１記載のスイッ
    チングノード。
13. 【請求項１３】 前記スイッチモジュールは、複数の入力ポートモジュール
    と複数の出力ポートモジュールとの間でデータパケットを伝送することができる
    、請求項１記載のスイッチングノード。
14. 【請求項１４】 ネットワーク上でデータを伝送するための方法であって、 入力ポートモジュールにて、 (i)前記ネットワークからデータのパケットを受
    信し、(ii)前記ネットワークから受信したデータのパケットをバッファリングし
    、 (iii)伝送すべき受信パケットに関するパケットメタデータであって、前記ネ
    ットワークから前記データのパケットを受信した該入力ポートモジュールを識別
    する情報を含むパケットメタデータを生成し、 前記入力ポートから前記パケットメタデータを受信するパケットメタデータ・
    プロセッサを用意し、 前記ネットワーク上へデータのパケットを送信するための出力ポートモジュー
    ルにて、(i)前記パケットメタデータ・プロセッサからパケットメタデータを受
    信し、(ii)そのパケットメタデータをキューに入れ、 (iii)キューに入れられた
    パケットメタデータを読み取り、(iv)前記入力ポートモジュールからの前記パケ
    ットメタデータと関連づけた前記データのパケットの送信を開始するために、前
    記入力ポートモジュールに対して要求信号を送信し、 前記入力ポートモジュールと前記出力ポートモジュールとの間に、前記入力ポ
    ートモジュールから前記出力ポートモジュールへのデータのパケットを伝送する
    ためのスイッチモジュールを用意する、 方法。
15. 【請求項１５】 前記スイッチモジュールを用意するステップは、前記スイ
    ッチモジュールにより伝送されるデータのパケットの複数の部分を伝送するため
    に複数のスイッチを用意するステップを含む、請求項１４記載の方法。
16. 【請求項１６】 前記複数のスイッチは、ラウンドロビン方式にて前記デー
    タのパケットの複数の部分を伝送する、請求項１５記載の方法。
17. 【請求項１７】 前記出力ポートモジュールは、前記メタデータ・プロセッ
    サに対して、前記出力ポートモジュールの動作状態に関する情報を提供する、請
    求項１４記載の方法。
18. 【請求項１８】 前記出力ポートモジュールの動作状態に関する情報は、パ
    ケットメタデータが前記出力ポートモジュールに対して伝送されるかどうかを判
    定するために、前記メタデータ・プロセッサにて用いられる、請求項１７記載の
    方法。
19. 【請求項１９】 前記出力ポートモジュールの動作状態に関する情報は、前
    記出力ポートモジュールが前記入力ポートモジュールからデータのパケットを受
    信することに利用できるかどうかに関する情報を含む、請求項１７記載の方法。
20. 【請求項２０】 前記出力ポートモジュールが前記入力ポートモジュールか
    らデータのパケットを受信することに利用できるかどうかに関する情報が、前記
    出力モジュールが利用可能であることを示している場合、前記メタデータ・プロ
    セッサが前記出力ポートモジュールに対してパケットメタデータを伝送する、請
    求項１９記載の方法。
21. 【請求項２１】 前記出力ポートモジュールが前記入力ポートモジュールか
    らデータのパケットを受信することに利用できるかどうかに関する情報が、前記
    出力モジュールが利用できないことを示している場合、データのパケットがドロ
    ップされる、請求項１９記載の方法。
22. 【請求項２２】 前記出力ポートモジュールの動作状態に関する情報は、前
    記出力ポートモジュールにおけるデータ輻輳に関する情報を含む、請求項１７記
    載の方法。
23. 【請求項２３】 前記入力ポートモジュールは、前記ネットワークから受信
    したデータのパケットをバッファリングするためのパケットメモリを備える、請
    求項１４記載の方法。
24. 【請求項２４】 前記入力ポートモジュールは、前記ネットワークからデー
    タのパケットを受信するための複数の入力ポートを備える、請求項１４記載の方
    法。
25. 【請求項２５】 前記出力ポートモジュールは、前記ネットワークへデータ
    のパケットを送信するための複数の出力ポートを備える、請求項１４記載の方法
    。
26. 【請求項２６】 前記スイッチモジュールは、複数の入力ポートモジュール
    と複数の出力ポートモジュールとの間でデータパケットを伝送することができる
    、請求項１４記載の方法。
27. 【請求項２７】 ネットワーク上にてスイッチングノードを介してデータの
    パケットを転送する方法であって、前記データのパケットは、前記スイッチング
    ノードから出る出力経路に沿ってそのデータパケットが転送される転送先の前記
    ネットワーク上の宛先ノードを識別する宛先アドレスを含み、前記宛先アドレス
    は複数のサブアドレスを保持する複数のサブアドレス・フィールドに分割されて
    いる、方法であって、 複数の宛先アドレスの各々を、前記宛先アドレスにより識別される前記宛先ノ
    ードに対してパケットが転送される際の前記スイッチングノードの出力経路に対
    応づけるテーブルをメモリに格納するステップであって、前記テーブルの複数の
    部分の各々は、それぞれサブアドレス・フィールドに関連づけられ、該サブアド
    レスフィールドに保持されたサブアドレスを用いてアクセス可能になっていると
    ころのステップと、 一連のサブアドレスプロセッサを用意するステップであって、それら各サブア
    ドレスプロセッサは、それぞれサブアドレス・フィールドに対応づけられており
    、その対応するサブアドレス・フィールドに保持されたサブアドレスを受け取り
    、そのサブアドレスを用いて前記テーブルのうちの前記サブアドレス・フィール
    ドに関連づけられた部分にアクセスし、前記宛先アドレスに関連づけられた前記
    出力経路に関する情報を受信するところのステップと、 前記スイッチングノードを介して転送されるべき一連のデータのパケットから
    、対応する一連の宛先アドレスを受信するステップと、 前記一連のサブアドレスプロセッサを用いてパイプライン方式で前記テーブル
    にアクセスし、前記受信したデータのパケット群の各々に対する出力経路を検索
    することにより、 第１のアドレッシング期間において、第１のサブアドレス・フィールドに対応
    づけられた第１のサブアドレスプロセッサが、受信した第１の宛先アドレスの第
    １のサブアドレス・フィールドに保持されたサブアドレスを用いて、前記テーブ
    ルのうち前記第１のサブアドレス・フィールドに対応づけられた第１の部分にア
    クセスし、 第２のアドレッシング期間において、 (i)第２のサブアドレス・フィールドに
    対応づけられた第２のサブアドレスプロセッサが、受信した第１の宛先アドレス
    の第２のサブアドレス・フィールドに保持されたサブアドレスを用いて、前記テ
    ーブルのうち前記第２のサブアドレス・フィールドに対応づけられた第２の部分
    にアクセスし、(ii)前記第１のサブアドレスプロセッサが、受信した第２の宛先
    アドレスの第１のサブアドレス・フィールドに保持されたサブアドレスを用いて
    、前記テーブルのうち前記第１のサブアドレス・フィールドに対応づけられた第
    １の部分にアクセスする、 方法。
28. 【請求項２８】 前記各アドレッシング期間において、前記第１のサブアド
    レスプロセッサが前記第２のサブアドレスプロセッサに対して情報項目を提供し
    、この情報項目は、前記第２のサブアドレスプロセッサが前記テーブルの前記第
    ２の部分にアクセスするのに利用される、請求項２７記載の方法。
29. 【請求項２９】 前記情報項目は前記テーブルにおけるスタートアドレスで
    あり、前記第２のサブアドレスプロセッサが前記テーブルの前記第２の部分にア
    クセスするのに利用される、請求項２８記載の方法。
30. 【請求項３０】 前記第２のサブアドレス・フィールドに保持されたサブア
    ドレスはアドレスオフセットであり、 前記第２のサブアドレスプロセッサは前記スタートアドレスと前記アドレスオ
    フセットを結合することにより前記テーブルの前記第２の部分にアクセスする、 ことを特徴とする請求項２９記載の方法。
31. 【請求項３１】 前記テーブルはパケットルーティングテーブルであること
    を特徴とする請求項２７記載の方法。
32. 【請求項３２】 前記テーブルはインターネットプロトコルに準拠したパケ
    ットルーティングテーブルであることを特徴とする請求項２７記載の方法。
33. 【請求項３３】 ネットワーク上にてスイッチングノードを介してデータの
    パケットを転送するための装置であって、前記データのパケットは、前記スイッ
    チングノードから出る出力経路に沿ってそのデータパケットが転送される転送先
    の前記ネットワーク上の宛先ノードを識別する宛先アドレスを含み、前記宛先ア
    ドレスは複数のサブアドレスを保持する複数のサブアドレス・フィールドに分割
    されている、装置であって、 複数の宛先アドレスの各々を、前記宛先アドレスにより識別される前記宛先ノ
    ードに対してパケットが転送される際の前記スイッチングノードの出力経路に対
    応づけるテーブルを格納するメモリであって、前記テーブルの複数の部分の各々
    は、それぞれサブアドレス・フィールドに関連づけられ、該サブアドレスフィー
    ルドに保持されたサブアドレスを用いてアクセス可能になっている、ところのメ
    モリと、 それぞれサブアドレス・フィールドに対応づけられており、その対応するサブ
    アドレス・フィールドに保持されたサブアドレスを受け取り、そのサブアドレス
    を用いて前記テーブルのうちの前記サブアドレス・フィールドに関連づけられた
    部分にアクセスし、前記宛先アドレスに関連づけられた前記出力経路に関する情
    報を受信する、一連のサブアドレスプロセッサと、 前記スイッチングノードを介して転送されるべき一連のデータのパケットから
    、対応する一連の宛先アドレスを受信するレシーバと、 を備え、 前記一連のサブアドレスプロセッサは、パイプライン方式で前記テーブルにア
    クセスし、前記受信したデータのパケット群の各々に対する出力経路を検索する
    ことにより、 第１のアドレッシング期間において、第１のサブアドレス・フィールドに対応
    づけられた第１のサブアドレスプロセッサが、受信した第１の宛先アドレスの第
    １のサブアドレス・フィールドに保持されたサブアドレスを用いて、前記テーブ
    ルのうち前記第１のサブアドレス・フィールドに対応づけられた第１の部分にア
    クセスし、 第２のアドレッシング期間において、 (i)第２のサブアドレス・フィールドに
    対応づけられた第２のサブアドレスプロセッサが、受信した第１の宛先アドレス
    の第２のサブアドレス・フィールドに保持されたサブアドレスを用いて、前記テ
    ーブルのうち前記第２のサブアドレス・フィールドに対応づけられた第２の部分
    にアクセスし、(ii)前記第１のサブアドレスプロセッサが、受信した第２の宛先
    アドレスの第１のサブアドレス・フィールドに保持されたサブアドレスを用いて
    、前記テーブルのうち前記第１のサブアドレス・フィールドに対応づけられた第
    １の部分にアクセスする、 装置。
34. 【請求項３４】 前記各アドレッシング期間において、前記第１のサブアド
    レスプロセッサが前記第２のサブアドレスプロセッサに対して情報項目を提供し
    、この情報項目は、前記第２のサブアドレスプロセッサが前記テーブルの前記第
    ２の部分にアクセスするのに利用される、請求項３３記載の装置。
35. 【請求項３５】 前記情報項目は前記テーブルにおけるスタートアドレスで
    あり、前記第２のサブアドレスプロセッサが前記テーブルの前記第２の部分にア
    クセスするのに利用される、請求項３４記載の装置。
36. 【請求項３６】 前記第２のサブアドレス・フィールドに保持されたサブア
    ドレスはアドレスオフセットであり、 前記第２のサブアドレスプロセッサは前記スタートアドレスと前記アドレスオ
    フセットを結合することにより前記テーブルの前記第２の部分にアクセスする、 ことを特徴とする請求項３５記載の装置。
37. 【請求項３７】 前記テーブルはパケットルーティングテーブルであること
    を特徴とする請求項３３記載の装置。
38. 【請求項３８】 前記テーブルはインターネットプロトコルに準拠したパケ
    ットルーティングテーブルであることを特徴とする請求項３３記載の装置。
39. 【請求項３９】 ネットワーク上で入力モジュールから出力モジュールへの
    データの伝送を制御する方法であって、 前記入力モジュールと前記出力モジュールとの間の通信を制御する制御モジュ
    ールを用意するステップと、 前記入力モジュールにてデータのパケットを受信するステップであって、前記
    入力モジュールはそのパケットに応じてメタデータパケットを生成し、そのメタ
    データパケットは前記データのパケットが伝送されるべき出力モジュールを識別
    するための情報を含み、前記入力モジュールは前記メタデータパケットを前記制
    御モジュールに伝送する、ステップと、 前記制御モジュールにて、 (i)前記入力モジュールから前記メタデータパケッ
    トを受信し、(ii)識別された前記出力モジュールから、その出力モジュールの状
    態を示す第１の情報項目を受信し、 (iii)前記第１の情報項目に基づき、前記デ
    ータのパケットが前記識別された出力モジュールに対して伝送されるか否かを判
    定するステップと、 を含む方法。
40. 【請求項４０】 スイッチングモジュールを介して前記入力モジュールと前
    記出力モジュールとを組み合わせることにより、データのパケットが前記スイッ
    チングモジュールを介して前記入力モジュールから前記出力モジュールに伝送さ
    れるようにするステップを更に含む請求項３９記載の方法。
41. 【請求項４１】 前記第１の情報項目は、前記識別された出力モジュールに
    おけるデータの輻輳に関する情報を示す、請求項３９記載の方法。
42. 【請求項４２】 前記第１の情報項目は、前記識別された出力モジュールが
    データのパケットを受信するのに利用できるかどうかに関する情報を示す、請求
    項３９記載の方法。
43. 【請求項４３】 前記制御モジュールから前記入力モジュールに、前記デー
    タのパケットが前記識別された出力モジュールに対して伝送されないことを示す
    第２の情報項目を伝送するステップ、をさらに含む請求項３９記載の方法。
44. 【請求項４４】 前記入力モジュールに対応づけられた少なくとも１つのバ
    ッファにて前記データのパケットを格納するステップを更に含む請求項３９記載
    の方法。
45. 【請求項４５】 前記第２の情報項目に応じて、前記制御モジュールから前
    記入力モジュールに対し、前記識別された出力モジュールに対して前記データの
    パケットを伝送せずに、そのパケットを格納した前記少なくとも一つのバッファ
    をクリアする旨のコマンドを伝送するステップ、を更に含む請求項４４記載の方
    法。
46. 【請求項４６】 前記第２の情報項目に応じて、前記制御モジュールから前
    記入力モジュールに対し、前記識別された出力モジュールに対して前記データの
    パケットを伝送せずに、そのパケットを格納した前記少なくとも一つのバッファ
    を再割当する旨のコマンドを伝送するステップ、を更に含む請求項４４記載の方
    法。
47. 【請求項４７】 ネットワーク上でデータを伝送するための装置であって、 前記ネットワークからデータのパケットを受信するための入力モジュールと、 前記入力モジュールからデータのパケットを受信し、前記ネットワークにデー
    タのパケットを送信する出力モジュールと、 前記入力モジュールと前記出力モジュールとの間の通信を制御する制御モジュ
    ールと、 を備え、 前記入力モジュールは、 (i)受信したデータのパケットに応じて、そのパケッ
    トが伝送されるべき出力モジュールを識別する情報を含んだメタデータパケット
    を生成し、(ii)そのメタデータパケットを前記制御モジュールに伝送するように
    構成され、 前記制御モジュールは、 (i)前記入力モジュールから前記メタデータパケット
    を受信し、(ii)前記識別された出力モジュールから、その出力モジュールの状態
    を示す第１の情報項目を受信し、 (iii)前記第１の情報項目に基づき、前記デー
    タのパケットが前記識別された出力モジュールに伝送されるか否かを判定するよ
    うに構成される、 装置。
48. 【請求項４８】 前記入力モジュールから前記出力モジュールへと前記デー
    タのパケットを伝送するためのスイッチングモジュールを更に備える請求項４７
    記載の装置。
49. 【請求項４９】 前記第１の情報項目は、前記出力モジュールにおけるデー
    タの輻輳状況を示すことを特徴とする請求項４７記載の装置。
50. 【請求項５０】 前記第１の情報項目は、データのパケットを受信するのに
    前記出力モジュールが利用できるかどうかに関する情報を示すことを特徴とする
    請求項４７記載の装置。
51. 【請求項５１】 前記制御モジュールは、前記データのパケットが前記識別
    された出力モジュールに伝送されないことを示す第２の情報項目を、前記制御モ
    ジュールから前記入力モジュールに伝送するように構成されることを特徴とする
    請求項４７記載の装置。
52. 【請求項５２】 前記入力モジュールが、受信したデータのパケットを格納
    するための少なくとも１つのバッファに対応づけられていることを特徴とする請
    求項４７記載の装置。
53. 【請求項５３】 前記制御モジュールは、前記第２の情報項目に応じて、前
    記入力モジュールに対し、前記識別された出力モジュールに対して前記データの
    パケットを伝送せずに、そのパケットを格納した前記少なくとも一つのバッファ
    をクリアする旨のコマンドを伝送することを特徴とする請求項５２記載の装置。
54. 【請求項５４】 前記制御モジュールは、前記第２の情報項目に応じて、前
    記入力モジュールに対し、前記識別された出力モジュールに対して前記データの
    パケットを伝送せずに、そのパケットを格納した前記少なくとも一つのバッファ
    を再割当する旨のコマンドを伝送することを特徴とする請求項５２記載の装置。