JP2002511187A - 予めめっきされたリードを有する改善されたリードフレーム構造およびその製造方法 - Google Patents

予めめっきされたリードを有する改善されたリードフレーム構造およびその製造方法

Info

Publication number
JP2002511187A
JP2002511187A JP53326998A JP53326998A JP2002511187A JP 2002511187 A JP2002511187 A JP 2002511187A JP 53326998 A JP53326998 A JP 53326998A JP 53326998 A JP53326998 A JP 53326998A JP 2002511187 A JP2002511187 A JP 2002511187A
Authority
JP
Japan
Prior art keywords
lead
outer portion
plating
integrated circuit
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP53326998A
Other languages
English (en)
Inventor
ブッチ,ジュゼッペ・ディ
バザン,ポール・エイチ
Original Assignee
ジィ・シィ・ビィ・テクノロジーズ・リミテッド・ライアビリティ・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジィ・シィ・ビィ・テクノロジーズ・リミテッド・ライアビリティ・カンパニー filed Critical ジィ・シィ・ビィ・テクノロジーズ・リミテッド・ライアビリティ・カンパニー
Publication of JP2002511187A publication Critical patent/JP2002511187A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49558Insulating layers on lead frames, e.g. bridging members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664Palladium (Pd) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464Palladium (Pd) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 改良されたリードフレーム構造、その製造プロセス、ならびに改良されたICパッケージ(190)およびそれを用いるパッケージングプロセスを提供する。リードフレームは複数のリード(85)を含み、これらリードフレームは、IC被包領域内に位置する内側部分(95)と、その被包領域の外を延びて外の環境と接触する外側部分(80)とを有する。めっきマスクは、予め選択された構成を有するポリマー構造と協働することにより、実質的に流体耐密ガスケットを形成して、ICパッケージングプロセスの開始前にリードフレームのリードの外側部分の選択的な前もってのめっき(92)を容易にする。ポリマー構造(160)は絶縁性があるため、めっきマスク(200)の位置ずれに関する問題を最小限にする。

Description

【発明の詳細な説明】 予めめっきされたリードを有する改善されたリードフレーム構造 およびその製造方法 本発明は、「改善されたリードフレーム構造および集積回路をパッケージング する方法」と言う名称の、1996年11月5日付出願の出願番号第08/74 4,520号および「ロックしたインナリードを有する改善されたリードフレー ム構造およびその製造方法」と言う名称の、1996年12月19日付出願の出 願番号第 号に関連し、これらはいずれも、本件出願の発明の発明者 である、ジュゼッペ・ディ・ブッチおよびポール・バザン(Guiseppe D.Bucci およびPaul Voisin)が発明者として名前を記し、かついずれも本件の譲受人で あるジィ・シィ・ビィ・テクノロジーズ・リミテッド・ライアビリティ・カンパ ニー(GCB Technologies LLC)に譲渡されている。これら出願の開示について、 本件にその全内容を記載するごとくここに引用により援用するものである。 発明の背景 1.発明の分野 本発明は、一般に半導体集積回路のパッケージングに関し、かつより詳細には 、パッケージングされた集積回路と外部環境との間に電気的接続を提供する「リ ードフレーム」に関する。 2.関連技術の説明 集積回路(IC)のパッケージングに使用される現在のリードフレームの設計 には、コストの増大を招き、歩留まりを下げるいくつかの欠点がある。これら欠 点のいくつかについては、上記の同時係属中の出願第第08/744,520号 および出願番号第 号に指摘され説明されている。以下に説明する通 り、それ以外の欠点は、アウタリードめっきプロセスに関連するが、このプロセ スは、現在のICパッケージングプロセスに絶対不可欠なものである。 現在使用されるリードフレームは、一般に、銅またはニッケル系合金から製作 される。リード内部の端部と装着されたIC上のボンディングパッドとリードを 電気的に相互接続するために用いるボンディングワイヤの端部との良好な冶金学 的ボンディングを容易にするため、一般に、ボンディング工程を行う前に、リー ドの内部先端は銀や金等適当な材料の薄い層で被覆される。このために、化学的 かつ電気化学的めっきや蒸着など様々なプロセスが存在する。特定のプロセスの 選択は、一部には使用されるボンディングワイヤの材料に依存する。典型的な材 料は金および銅を含む。 同様に、リードの外側部分、すなわち完成したICパッケージの外部に延在す る部分は、一般に、選択された材料の薄い層で被覆される。多くの民用の用途で は、アウタリードが、様々な周知の錫/鉛(Sn/Pb)はんだ組成物等、導電性 はんだを使って、印刷回路基板または同様の基板上の他のコンポーネントに電気 的かつ物理的に接続される。このはんだ成分には、特定の応用に基づいて、錫( Sn)、インジウム(In)、銀(Ag)および/またはビスマス(Bi)が含 まれてもよい。しっかりしたはんだ接合の形成を容易にするため、アウタリード は、一般に類似するはんだ組成物の薄層で被覆される。その正確な組成は、特定 の応用により様々に異なるが、選択する比率で錫(Sn)および鉛(Pb)を含 み得る。比較的高温の応用においては、はんだ組成物とリード上のはんだコーテ ィングが溶けて一緒になるかまたは「リフロー」が生じて、リードを基板に物理 的かつ電気的に接続するはんだ接合が形成される。 より高い信頼度が要求される軍事目的等の用途向けのICパッケージの中には 、リードの外側部分のコーティングに金を用いるものもある。一般に、金は、従 来のSn/Pbはんだ組成物と非常に融和性がある。しかしながら、Sn/Pbは んだミックスにおける金の濃度を制限するには、金のコーティングの厚さを慎重 に制御する必要がある。金の濃度が約3%を超えるとAu4Sn等の好ましくな い冶金学的相が形成される傾向にあり、はんだ接合のひび割れに、所謂「パープ ル・プレーグ」(purple plague)が生じまた信頼性の問題が生じ得る。 最近、アウタリード用コーティングにパラジウムおよびパラジウム/ニッケル 合金も使われるようになった。金と同様、パラジウムは、従来のSn/Pbはん だ組成物と非常に融和性がある。パラジウムは、一般に、金のコストの約30% から40%しかコストがかからないと言う利点があるが、両方のの材料とも、そ のコストはかなり市場に左右される。 今日の民用のICパッケージングプロセスでは、アウタリードのめっきは一般 にプロセスの終わり近くで行われる。典型的なプロセスでは、めっき作業は、エ ンキャプシュレーションの後でかつダムバーの除去およびデフラッシュ作業の後 に行われる。一般に、リードフレームのレールおよび外部フレームが除去される 最終的なトリミング/成形作業の直前に行われ、外部フレームが分離されて成形 される。 パッケージングプロセスのこのような遅い段階でアウタリードをめっきするや りかたには、いくつか欠点がある。まず、おおむね機械的性質の工程であるパッ ケージングプロセスの残りの工程と異なり、コーティングプロセスは、一般に、 電気化学的性質のものである。したがって、ICのパッケージ業者は、機械的パ ッケージング作業を行うための設備投資および維持管理をする必要があるのみな らず、化学的作業を行うための設備も整える必要がある。パッケージ業者は、ま た、めっき用の化学薬品、特に鉛(Pb)に関し環境および健康に関する配慮を しなければならない。また、たとえばシリカを充填したエポキシ等、一般に使わ れるエンキャプシュレーション材料は密封されないので、めっき溶液がパッケー ジ内に進入する危険性がある。また、めっきプロセスの間、ダムバーを取り除い て形成されることがあるエポキシパッケージの表面に沿ったチャネルにめっき材 料が堆積した結果、錫の「ひげ結晶」が隣接するリードの間に形成されることが ある。これは、電気的性能の低下を招き、または隣接するリードが短絡する原因 にさえなり得る。これらの欠点とたの欠点が合わさって、パッケージングサイク ルは長くなり、歩留まりが下がり、コストが増大する。 以上の欠点に鑑み、パッケージングプロセスが開始される前、たとえば、IC のダイをリードフレームに装着する前に、アウタリードを予めめっきしておく( preplate)ことが望ましいと考えられる。予めめっきするプロセスを開発するた め今まで様々な努力がなされてきた。しかしながら、これらの努力も、予めめっ きするという一般的な目的についてはかなりうまく達成する一方で、新たな欠点 および問題を作り出した。 たとえば、リードの露出した外側部分を従来のSn/Pbはんだ組成物で選択 的に予めめっきする努力は、かなり成功している。しかしながら、はんだ組成物 は一般に160から200℃の範囲の温度で溶けるので、ダイアッタッチメント 、モールドおよび硬化作業が比較的低温で行われかつグレードの低いエポキシが 使われる比較的低コスト、低信頼度ICパッケージでの使用に限られる。 標準的応用では、Sn/Pb組成物の代りに完全な金のめっきを使用すること ができる。しかしながら、比較的コストが高いために、金は少量の試作品に時々 使用されるに過ぎない。 最近、パラジウムや様々なパラジウム/ニッケル合金については、その比較的 高温のパッケージング作業に耐える能力や金よりコストが低いことに鑑み、予備 めっき用材料として限られた範囲の用途が見つかっている。テキサス・インスト ロメンツ(Texas Instruments)は、ダイを取りつける前に、パラジウムやパラ ジウム/ニッケル合金の薄層でリードフレーム全体を被覆するプロセスを開発し た。このプロセスでは、リードの外側の露出した部分が被覆されるだけでなく、 後でボンディングワイヤがリードにボンディングされる表面を含む内部にまで被 覆が行われる。このプロセスは、リードを予めめっきするという希望の目的は達 成するが、選択性がなく、新たな問題や欠点がいくつか生じる。パラジウムやパ ラジウム/ニッケル合金は、金よりコストが低いが、それでもリードフレーム全 体を被覆するにはあまりコスト効率が良いとは言えない。ICとともに包封され ICに接続部を作る上で無関係なリードの内側部分は、環境にさらされることが なく、保護コーティングを必要としない。また、リードの内側部分の端部が、従 来銀で被覆されるのは、一般に金からなるボンディングワイヤとのボンディング を容易にするためである。銀のコーティングに代えてパラジウムまたはパラジウ ム/ニッケル合金を使うなら、ボンディングプロセスを変更してボンドの連続し た完全性を確保する必要が生じ得る。また、銀エポキシダイアタッチメント接着 組成物の粘着に関する懸念がある。さらには、金のボンディングワイヤとパラジ ウムまたはパラジウム/ニッケル合金との間の結合の完全性を確保するためには 、コーティングの厚さを約3から5マイクロインチ未満にする必要があると言わ れている。しかしながら、パッケージングプロセスの間の、多孔性およびひっか き、ひび割れその他による損傷を防止するため、リードの露出する外側部分には 、一般にこれよりわずかに厚いコーティングが望ましい。コーティングがこれよ り薄 ければ、リードの損傷を避けるために、スラリーの媒質ではなく追加の化学薬品 をデフラッシュ作業用に使用することも必要になる。このような厚さが違うとい う用件は、プロセスの設計および制御にとってかなりの難題である。また、エン キャプシュレーションプロセスで用いられる典型的なエポキシモールド組成物は 、一般に、パラジウムやパラジウム合金よりも、銅やニッケル系の表面によくく っつく。その結果、リードとエポキシパッケージとの間で層間剥離の危険性が増 大し、非選択性パラジウムまたはパラジウム/ニッケル合金のめっきでは、パッ ケージの中に湿気が進入する。この湿気が、ICダイアッタッチメントエポキシ に蓄積されて、所謂ICパッケージの「ポップコーン」状態が生じ得る。 従来技術のリードフレームを予めめっきする既存の方法に共通するもう一つの 欠点は、ダムバーを取り除く時、リードフレームの下敷きベース金属が部分的に 保護コーティングもなく環境にさらされてしまう点である。これは、最初にリー ドフレーム全体が被覆されるか外部の露出部分のみが被覆されるかに関係なくま た使用する被覆材料にも関係なく生じる問題である。 既存の非選択的に予備めっき処理を施すプロセスのもう一つの欠点は、銅のリ ードフレームのトリミングおよび成形作業において削り取られる部分、たとえば 外側フレームおよびレールのスクラップとしての価値がかなり下がってしまう点 である。これは、めっき材料は汚染物質と考えられるので、スクラップから除去 する必要があるためである。パラジウム等、めっき材料自体が比較的高価でリサ イクルされる場合、分離にかかる費用も増大し、リサイクルコストが上昇する。 今日、多くのIC市場では、価格と信頼性が重要な問題である。その結果、パ ッケージングコスト、歩留まりの向上および高い信頼性がICの製作者にとって 重要なポイントとなる。したがって、リードの外部露出部分のみに選択的に予備 めっき処理を施して、使用する高価なめっき材料の量を減らし、製造者が負担す るコストを削減してより販売価格を下げる、改善されたリードフレームおよびこ れに伴う製造プロセスが求められている。 また、リードの外部露出部分に選択的な予備めっき処理を施しても、パッケー ジング作業の残りの工程に実質的に影響を及ぼさず、パッケージ業者が追加の設 備投資および維持管理の負担を負わなくて済み、かつ様々な環境および健康に関 する懸念を配慮する必要のない、改善されたリードフレームおよびこれに伴う製 造プロセスが求められている。 また、ダムバーを除去する作業により、ベース金属が露出するという共通の問 題を克服する改善されたリードフレームおよびこれに伴う製造プロセスが求めら れている。 したがって、本発明の目的は、公知のリードフレームおよびリードフレームめ っきプロセスの欠点を克服する改善されたリードフレーム構造とこれに伴う製造 プロセスを提供することである。 本発明の他の目的は、費用効率的で、パッケージングプロセスのほかの作業に に一体化し悪影響を与えず、かつパッケージ業者に化学設備の投資、維持管理の 負担や、これに付随する健康や環境に関する懸念への配慮の負担を負わせない、 構造およびプロセスを提供することである。 本発明のもう一つの目的は、リードフレームダムバーを除去する際にベース金 属が露出するという共通の問題を克服する構造およびプロセスを提供することで ある。 本発明のさらにもう一つの目的は、非選択的めっき材料による汚染を減らして 、スクラップリードフレーム材料の価値を高めかつパラジウム等の比較的高価な めっき材料をリサイクルするコストを低減することである。 本発明の他の目的は、改善されたリードフレーム構造と製造方法をそれぞれ一 体に採用する改善されたICパッケージとICパッケージプロセスとを提供する ことである。 発明の概要 本発明の1局面は、改善されたリードフレーム構造およびその製造方法である 。改善されたリードフレーム構造は、フレーム、集積回路チップを装着するよう になっているパッド、および内部がパッドに向かって延在しかつ外部がフレーム に向かって延在する複数のリードを有する。改善されたリードフレームには、そ の内部および外部の中間のリードの少なくともいくつかの間に延在するポリマー 構造物が設けられる。ポリマー構造物は、めっきマスクと協働して、金、金合金 、 パラジウム、パラジウム-ニッケル合金、錫-鉛はんだまたはインジウム、ビスマ ス、錫、銀他等の選択された材料でのリードの外部の選択的予備めっき処理を可 能にする一方、めっき材料がリードの内部に実質的に接近できないようにする。 本発明のもう一つの局面は、改善されたICパッケージおよび改善されたリー ドフレーム構造を用いたICパッケージングプロセスである。改善されたICパ ッケージは、パッド、内部と外部を有する複数のリード、内部と外部の中間のリ ードの少なくともいくつかの間に延在するポリマー構造を有するリードフレーム を含む。ポリマー構造は、リードの外側部分が、実質的にポリマー構造の場所ま で、選択されためっき材料で選択的に予めめっきされるように、めっきマスクと 協働する一方、めっき材料は、リードの内部への接近が実質上阻まれる。ICは パッド上に装着され、導電体がICとリードフレームを接続する。エポキシパッ ケージ構造がIC、導電体およびリードの内部を被包する。予めめっきされたリ ードの外側部分は、エポキシ構造の外部に延びる。ポリマー構造は、完成したI Cのパッケージの一体部分として残るので、ダムバーの除去およびデフラッシン グに関する工程が不要になり、このためリードの露出する外側部分のベース金属 の露出が避けられる。 図面の簡単な説明 図1は、ダムバーを有するプラスティッククワドフラットパック(QFC)I Cパッケージのための公知の208ピンリードフレーム構造の平面図である。 図1aは、マルチチップモジュール(MCM)基板とともに使用するダムバー を有する公知の176ピンパッドレスリードフレーム構造の平面図である。 図2は、ICチップを装着するためのラミネートされた基板を有するパッドレ スリードフレーム構造の部分断面図である。 図3は、208ピンQFP構成に形成され、ダムバーの代りにポリマー構造を 有する本発明の好ましいリードフレームの平面図である。 図4は、ダムバーの代りにポリマー構造を有する、本発明による好ましいリー ドフレームの一部拡大斜視図である。 図5は、パッケージングとダムバー除去後の従来のリードフレームの一部拡大 斜視図であって、露出した隣接するアウタリードとベース金属を示す図である。 図6は、ダムバーの代りにポリマー構造を有する本発明の好ましいリードフレ ームの一部拡大斜視図であって、予めめっきされたアウタリードおよびレールを 示す図である。 図7は、ダムバーの代りにポリマー構造を有する本発明の好ましいリードフレ ームの一部拡大斜視図であって、選択的に予めめっきしたアウタリードを示す図 である。 図8は、ダムバーの代りにポリマー構造を有する本発明の好ましいリードフレ ームの一部拡大斜視図であって、パッケージングの後、完成したICパッケージ とめっきされたアウタリードの一部として組込まれたポリマー構造を示す図であ る。 好ましい実施例の詳細な説明 この発明に従う改良されたリードフレーム構造の好ましい実施例は、公知のス タンピング方法もしくはエッチング方法または他の任意の好適な方法を用いて製 造されてもよい。この発明は、リードフレームが形成される態様に関して限定さ れない。さまざまな銅またはニッケル合金のような公知の材料を含む任意の好適 な材料をリードフレームに対して用いてもよい。この発明の適用性はリードフレ ームに対して用いられる特定の材料によって限定されるものではない。 さらに、このリードフレームは、現在公知であるクワド・フラット・パック( QFP)、成形されたキャリア・リング(MCR)、スモール・アウトライン( SO)、チップ・キャリア(CC)、またはデュアル・イン・ライン・パッケー ジ(DIP)構成を含む、本質的に任意の構成で形成されてもよい。この発明の 適用性は、リードフレームの構成、リード数またはリードピッチによって限定さ れるものではない。 あるQFP構成における典型的なリードフレームの一例を図1に示す。MCM および積層化された基板とともに用いるための公知のリードフレーム構造の他の 例も図1aおよび図2に示す。図示されるように、リードフレーム10は典型的 には外側フレーム15を含む。何百または何千ものリードフレームを公知の方法 に従ってある材料からなる共通のストリップから形成してもよく、外側フレーム は、個々のリードフレームが分離されるまでは、同一のストリップにおけるすべ てのリードフレームに共通のものである。外側フレーム15は、典型的には、1 つ以上の配置および位置決め開口部20を含む。リードフレームの機能的要素が すべてこれら開口部20に相対して精密に配されることによってリードフレーム の形成中およびICアセンブリプロセス中におけるそれら要素の精密な位置決め が容易になる。図1のQFP型リードフレームは、さらに、ICチップが上に取 付けられるパッドまたはパドル25と、本例では208本である、複数のリード 30とを含む。図1aおよび図2のリードフレームも同様に複数のリード30( 図1aのリードフレームの場合176本)を有するが、どちらもIC取付パッド は有さない。代わりに、図1のリードフレームにおいては、ICチップはマルチ チップ・モジュール(MCM)基板上に取付けられる。この基板は、単一層また は複数層のいずれでもよく、ガラスで補強される。複数個のICチップに対応し 得る。同様に、図2のリードフレームでは、ICチップは積層化された基板35 上に取付けられる。典型的には、この積層化された基板35は、エポキシで接合 される、ガラスで補強された誘電体材料からなる複数の層を含む。この基板は、 単一または二重のいずれの側部を有してもよく、片側または両側に1つ以上のI Cチップのための1つ以上の取付領域36を有してもよい。リード30の内側部 分は基板35とともに積層化される。この基板の層は、さまざまな電気的相互接 続をなすために、従来の態様で、ビア(図示せず)をその中に形成してそのビア に銅を充填してもよく、または銅のトレースをその上に形成してもよい。 各リード30は、パッド25にまたは基板35に近接する自由端32を有する 内側部分と、端部34を伴う外側部分とを有する。一旦ICがパッドまたは代替 的に後でICにワイヤボンディングされてもよい基板に取付けられると、内側自 由端はICへの電気的接続のための点を与える。リードの内側部分は、典型的に は、IC(および適用可能である場合には基板)とともに被包され、したがって 、周囲の環境に晒されないよう保護される。外側部分は、典型的には、ICパッ ケージの外側を延びて周囲の環境に晒される。外側部分は外部の電気的構成要素 および回路との電気的接続の点を与える。 図1および図1aに示されるものを含む多くの現在のリードフレーム設計は、 リードをそれらの内側端部と外側端部との間の点で相互接続する「ダムバー」構 造40を含む。このダムバー40の主な目的は、我々の同時係属の関連出願番号 第08/744,520号により詳細に記載されるように、成形または被包プロ セス中にバリアとして機能することによって、エポキシがそのモールドから流れ 出てアウタリード上にバリを形成するのを防ぐことである。MCMまたは積層化 された基板の場合、エポキシ層42は、QFP構成の場合とは異なり、一面に形 成される。しかしながら、ダムバー40は両方の場合において同様に機能する。 第2に、このダムバーは、リードに対する支持を与えることによって、ICアセ ンブリプロセス中におけるリードの相対位置の維持を補助する。 図3を参照して、QFP構成における好ましいリードフレーム75の一例が、 外側フレーム80と、パッド100と、外側部分90および内側部分95を伴う 複数のリード85とを有する状態で示される。図3のこの好ましいリードフレー ムは、その一部が図4にも示されているが、それにはダムバー構造が全く存在し ない。代わりに、ポリマー構造160が、リード85の内側端部95と外側端部 90との間にて形成される。我々の同時係属中の関連出願第08/744,52 0号に詳細に記載され図示されるように、このポリマー構造はダムバーと同様の 目的を有する。それは、IC被包プロセス中におけるエポキシの流出およびバリ 形成に対するバリアとして働き、さらに、リードに対するさらなる支持も与える 。有利なことに、ダムバーとは異なり、このポリマー構造は、図8に示されるよ うに、仕上がったICパッケージ190の一部として含み入れられ、パッケージ ングプロセスの一部としてのダムバー除去、バリ除去および屑除去処理の必要性 をなくす。この発明のため、このポリマー構造は、好ましくは、我々の関連の同 時係属出願第08/744,520号に記載される態様および材料を用いて配さ れ、構成され、および形成される。 さらに、この発明のため、このポリマー構造は、好ましくは、ICパッケージ ングプロセスを開始する前、つまりICチップをパッド100上にQFP構成に て取付ける前に形成される。MCMまたは積層化された基板とともに用いるため のパッドなしフレームでは、このポリマー構造は、好ましくは、リードフレーム を基板とともに積層化する前に形成される。実際には、ある非常に好ましい実施 例では、リードがストリップから分離される前にその各々上にポリマー構造を予 め形成することにより、それをマスクとともに用いてリードを選択的に前もって めっきすることができ、その一方で、リードは依然としてストリップ形状のまま であり、かつその上にICチップを取付ける前である。これにより、ICパッケ ージ業者は選択的に前もってめっきされたリードフレームをパッケージングプロ セスにおいて用いるために購入することができ、必要な機械的パッケージング設 備に加えた化学的および電気化学的めっき設備に投資それを維持するという負担 からICパッケージ業者を開放するという利点がもたらされる。 パラジウム、パラジウム−ニッケル合金、金などでめっきするための標準的な リードフレーム槽化学組成は周知であり、ルーセント・テクノロジーズ(Lucent Technologies)などの業者から市場で入手可能である。これら化学組成はこの 発明とともに用いるのに好適である。ストリップ形状のリードフレームの領域を 選択的にめっきするためのマスク処理、たとえば機械的またはフォトレジストマ スク方法なども周知のものであり、当業者がこの発明を十分に理解するにあたっ てここに詳細に記載する必要はない。 この発明では、しかしながら、他のリードフレームマスク処理、特にダムバー を含むリードフレームに対して行なわれる処理とは異なって、ポリマー構造16 0は恩恵をもたらす結果を与える。図5〜図7を参照して、このポリマー構造は パッケージ周縁部に位置するため、リード85の外側部分90の選択的な前もっ てのめっき92のために機械的めっきマスク200とともに用いられるのに完璧 な位置にある。ダムバー構造40の場合、それはフォトレジストまたは機械的め っきマスクとともに用いられることによって選択的リードめっきを行なってもよ いが、その後ダムバー構造を除去しなければならない。図5に特に示されるよう に、ダムバーの除去は、被包プロセス中に、ダムバー40と、リードの外側部分 90のダム87部分内に含まれる過剰なエポキシ45とを削り取る。これによっ て、めっき材料下のベース金属47の領域が露出されたままになるという所望さ れない状態になる。ポリマー構造160は、図8に示されるように、仕上がった パッケージの一体的な部分のままであり、取除かれないため、下のベース金属が 露出されたまま残ることはない。 加えて、ポリマー構造160はマスク200と協働して実質的に流体耐密ガス ケットを形成する。ダムバー構造とは異なり、このポリマー構造は実際にはリー ドを覆う。それは、したがって、効果的な、絶縁性の流体耐密ガスケットを形成 する。インナリード95はエポキシパッケージ190または層42内に配される ので、めっきを所望しなければ必要ともしないインナリード領域への流体めっき 材料の流出または漏洩がそのガスケットによって実質的に防止される。 典型的には、このポリマー構造160は10〜15ミル幅のオーダであっても よい。マスク200の端縁はそのポリマー構造の上面の実質的にいずれの場所に おいても接触することが好適である。これによって、マスク200とポリマー構 造160との間において比較的幅の広い整列許容値が与えられる。この発明の恩 恵は、マスクの端縁がポリマー構造の外側端縁と精密に整列せずともよく、それ でいて適切に機能するという点である。このポリマー構造は絶縁性があるため、 マスクの位置ずれによってたとえめっき溶液に晒されても、典型的な電気化学め っきプロセスではめっきされない。 図6および図7に示されるように、レール80を含むリードの全外側部分90 が前もってめっきされ得るか、または、別のマスク210を用いることによって 、その前もってのめっきを、リードが後のトリミング/形成処理にてトリミング される領域94に限定し得る。後者の代替策は、費用が掛かる貴金属がめっきに 用いられる場合に特に好ましい。 この発明のさらに別の利点は、リードの外側部分を選択的に前もってめっきす ることにより、ICボンディングパッドまたは基板に近接する内側部分が銀で選 択的に前もってめっきされてもよく、それが現在のボンディングプロセスと互換 性があるという点である。したがって、たとえば、他の態様ではパラジウムまた はパラジウム/ニッケル合金を用いての全リードめっきの場合に必要とされるか もしれないように、現在のボンディングプロセスの修正を必要としないので、パ ッケージング費用が低減され、使用されるめっき材料の量がはるかに低減される 。 この発明の現在の好ましい実施例の上述の説明は例示的なものにすぎず、この 発明の範囲を限定することを意図するものではない。当業者には、この発明の精 神から逸脱することなくさまざまな変更が材料、設計、寸法などにおいてされて もよいことが理解され、この発明の範囲は請求の範囲によってのみ規定されるこ とが意図される。
【手続補正書】 【提出日】平成11年8月5日(1999.8.5) 【補正内容】 (1) 明細書第1頁第8行および第24行の「第 号」を「第0 8/772,033号」に補正する。 (2) 請求の範囲を別紙のとおり補正する。 請求の範囲 1.集積回路チップをパッケージングする際に用いるための改良されたリードフ レーム構造であって、 フレーム構造と、 内側部分および外側部分を有する複数の被包されないリードとを含み、前記外 側部分は外方向に前記フレーム構造に向かって延び、前記内側部分は内方向にそ れから延び、前記内側部分はワイヤボンディングがなく、前記リードフレーム構 造はさらに、 前記リードのうち少なくともいくつかのリードの間を前記内側部分と外側部分 との間にて延びるポリマー構造を含み、 前記外側部分は、選択されためっき材料で選択的にめっきされる、リードフレ ーム構造。 2.前記リードの前記内側部分の内に位置する前記集積回路チップを取付けるた めの開いたパッドを含む、請求項1に記載のリードフレーム構造。 3.前記外側部分は前記ポリマー構造の位置まで実質的に完全にめっきされる、 請求項1に記載のリードフレーム構造。 4.前記外側部分は実質的にトリミング点と前記ポリマー構造の位置との間にて めっきされる、請求項1に記載のリードフレーム構造。 5.前記めっき材料は、金、パラジウム、パラジウム/ニッケル合金、錫−鉛は んだ、錫、銀、インジウムおよびビスマスを含む群から選択される、請求項1に 記載のリードフレーム構造。 6.集積回路チップをパッケージングする際に用いるための改良されたリードフ レーム構造を製造する方法であって、 リードフレーム構造を形成するステップを含み、前記リードフレーム構造は、 フレーム構造と、 内側部分および外側部分を有する複数のリードとを含み、前記外側部分は外 方向に前記フレーム構造に向かって延び、前記内側部分は内方向にそこから延び 、前記方法はさらに、 前記リードのうち少なくともいくつかのリード間を前記内側部分と前記外側部 分との間にて延びるポリマー構造を設けるステップと、 前記外側部分を、選択されためっき材料で選択的にめっきするステップとを含 む、方法。 7.リードフレーム構造を形成するステップは、前記リードの前記内側部分の内 に前記集積回路チップを取付けるためのパッドを形成するステップをさらに含む 、請求項6に記載の方法。 8.前記外側部分を選択的にめっきするステップはさらに、 前記リードの内側部分をマスクでマスキングするステップを含み、前記ポリマ ー構造は前記マスクと協働してめっき材料が前記内側部分に近づくことを実質的 に防ぎ、前記選択的にめっきするステップはさらに、 めっき材料を、前記外側部分のマスキングされない領域の実質的に全体に適用 するステップを含む、請求項6に記載の方法。 9.前記外側部分を選択的にめっきするステップはさらに、 前記リードの内側部分をマスクでマスキングするステップを含み、前記ポリマ ー構造は前記マスクと協働してめっき材料が前記内側部分に近づくことを実質的 に防ぎ、前記選択的にめっきするステップはさらに、 前記外側部分を、選択されたトリミング点を超えてマスキングするステップと 、 前記トリミング点の位置と前記ポリマー構造の位置との間において、前記外側 部分のマスキングされない領域の実質的に全体にめっき材料を適用するステップ とを含む、請求項6に記載の方法。 10.前記めっき材料は、金、パラジウム、パラジウム/ニッケル合金、錫−鉛 はんだ、錫、銀、インジウムおよびビスマスを含む群から選択される、請求項6 に記載の方法。 11.改良された集積回路パッケージであって、 リードフレームを含み、前記リードフレームは、 集積回路チップを取付けるための取付手段と、 内側部分および外側部分を有する複数のリードとを含み、前記内側部分は前 記取付手段に向かって延び、前記リードフレームはさらに、 前記リードのうち少なくともいくつかのリード間を前記内側部分と前記外側 部分との間にて延びるポリマー構造を含み、前記外側部分は選択されためっき材 料によって前記ポリマー構造の位置まで選択的に前もってめっきされ、前記集積 回路パッケージはさらに、 前記取付手段に取付けられる集積回路チップと、 前記集積回路チップと前記リードフレームとを接続する複数の導電体と、 前記集積回路チップと前記取付手段と前記導電体と前記リードの前記内側部分 とを被包するエポキシ構造とを含み、前記リードの前記外側部分は前記エポキシ 構造の外側を延びる、集積回路パッケージ。 12.前記めっき材料は、金、パラジウム、パラジウム/ニッケル合金、錫−鉛 はんだ、錫、銀、インジウムおよびビスマスを含む群から選択される、請求項1 1に記載の集積回路パッケージ。 13.集積回路をパッケージングするための改良された方法であって、 リードフレーム構造を形成するステップを含み、前記リードフレーム構造は、 集積回路チップを取付けるための取付手段と、 内側部分および外側部分を有する複数のリードとを含み、前記内側部分は前 記取付手段の方向に延び、前記リードフレームはさらに、 前記リードのうち少なくともいくつかのリード間を前記内側部分と前記外側 部分との間にて延びるポリマー構造を含み、前記方法はさらに、 前記リードの前記外側部分を、選択されためっき材料で選択的にめっきするス テップと、 前記取付手段に集積回路チップを取付けるステップと、 前記集積回路チップと前記リードフレームとを複数の導電体で接続するステッ プと、 前記リードの前記めっきされた外側部分はエポキシ構造の外を延びる状態で、 前記集積回路チップと前記取付手段と前記導電体と前記リードの前記内側部分と を前記エポキシ構造内に被包するステップとを含む、方法。 14.前記リードの前記外側部分を選択的にめっきするステップはさらに、 前記リードの内側部分をマスクでマスキングするステップを含み、前記ポリマ ー構造は前記マスクと協働してめっき材料が前記内側部分に近づくことを実質的 に防ぎ、前記選択的にめっきするステップはさらに、 めっき材料を、前記外側部分のマスキングされない領域の実質的に全体に適用 するステップを含む、請求項13に記載の方法。 15.前記リードフレーム構造はまずフレーム構造を含み、 前記リードの前記外側部分を選択的にめっきするステップはさらに、 前記リードの内側部分をマスクでマスキングするステップを含み、前記ポリ マー構造は前記マスクと協働してめっき材料が前記内側部分に接近するのを実質 的に防ぎ、前記選択的にめっきするステップはさらに、 前記外側部分を、選択されたトリミング点を超えてマスキングするステップ と、 前記トリミング点の位置と前記ポリマー構造の位置との間において前記外側 部分のマスキングされない領域の実質的に全体にめっき材料を適用するステップ とを含み、 前記フレーム構造を含む、前記外側部分のめっきされない領域を削り取る、請 求項13に記載の方法。 16.前記めっき材料は、金、パラジウム、パラジウム/ニッケル合金、錫−鉛 はんだ、錫、銀、インジウムおよびビスマスを含む群から選択される、請求項1 3に記載の方法。

Claims (1)

  1. 【特許請求の範囲】 1.集積回路チップをパッケージングする際に用いるための改良されたリードフ レーム構造であって、 フレーム構造と、 内側部分および外側部分を有する複数のリードとを含み、前記外側部分は外方 向に前記フレーム構造に向かって延び、前記内側部分は内方向にそれから延び、 前記リードフレーム構造はさらに、 前記リードのうち少なくともいくつかのリードの間を前記内側部分と外側部分 との間にて延びるポリマー構造を含み、 前記外側部分は、選択されためっき材料で選択的にめっきされる、リードフレ ーム構造。 2.前記リードの前記内側部分の内に位置する前記集積回路チップを取付けるた めのパッドを含む、請求項1に記載のリードフレーム構造。 3.前記外側部分は前記ポリマー構造の位置まで実質的に完全にめっきされる、 請求項1に記載のリードフレーム構造。 4.前記外側部分は実質的にトリミング点と前記ポリマー構造の位置との間にて めっきされる、請求項1に記載のリードフレーム構造。 5.前記めっき材料は、金、パラジウム、パラジウム/ニッケル合金、錫−鉛は んだ、錫、銀、インジウムおよびビスマスを含む群から選択される、請求項1に 記載のリードフレーム構造。 6.集積回路チップをパッケージングする際に用いるための改良されたリードフ レーム構造を製造する方法であって、 リードフレーム構造を形成するステップを含み、前記リードフレーム構造は、 フレーム構造と、 内側部分および外側部分を有する複数のリードとを含み、前記外側部分は外 方向に前記フレーム構造に向かって延び、前記内側部分は内方向にそこから延び 、前記方法はさらに、 前記リードのうち少なくともいくつかのリード間を前記内側部分と前記外側部 分との間にて延びるポリマー構造を設けるステップと、 前記外側部分を、選択されためっき材料で選択的にめっきするステップとを含 む、方法。 7.リードフレーム構造を形成するステップは、前記リードの前記内側部分の内 に前記集積回路チップを取付けるためのパッドを形成するステップをさらに含む 、請求項6に記載の方法。 8.前記外側部分を選択的にめっきするステップはさらに、 前記リードの内側部分をマスクでマスキングするステップを含み、前記ポリマ ー構造は前記マスクと協働してめっき材料が前記内側部分に近づくことを実質的 に防ぎ、前記選択的にめっきするステップはさらに、 めっき材料を、前記外側部分のマスキングされない領域の実質的に全体に適用 するステップを含む、請求項6に記載の方法。 9.前記外側部分を選択的にめっきするステップはさらに、 前記リードの内側部分をマスクでマスキングするステップを含み、前記ポリマ ー構造は前記マスクと協働してめっき材料が前記内側部分に近づくことを実質的 に防ぎ、前記選択的にめっきするステップはさらに、 前記外側部分を、選択されたトリミング点を超えてマスキングするステップと 、 前記トリミング点の位置と前記ポリマー構造の位置との間において、前記外側 部分のマスキングされない領域の実質的に全体にめっき材料を適用するステップ とを含む、請求項6に記載の方法。 10.前記めっき材料は、金、パラジウム、パラジウム/ニッケル合金、錫−鉛 はんだ、錫、銀、インジウムおよびビスマスを含む群から選択される、請求項6 に記載の方法。 11.改良された集積回路パッケージであって、 リードフレームを含み、前記リードフレームは、 集積回路チップを取付けるための取付手段と、 内側部分および外側部分を有する複数のリードとを含み、前記内側部分は前 記取付手段に向かって延び、前記リードフレームはさらに、 前記リードのうち少なくともいくつかのリード間を前記内側部分と前記外側 部分との間にて延びるポリマー構造を含み、前記外側部分は選択されためっき材 料によって前記ポリマー構造の位置まで選択的に前もってめっきされ、前記集積 回路パッケージはさらに、 前記取付手段に取付けられる集積回路チップと、 前記集積回路チップと前記リードフレームとを接続する複数の導電体と、 前記集積回路チップと前記取付手段と前記導電体と前記リードの前記内側部分 とを被包するエポキシ構造とを含み、前記リードの前記外側部分は前記エポキシ 構造の外側を延びる、集積回路パッケージ。 12.前記めっき材料は、金、パラジウム、パラジウム/ニッケル合金、錫−鉛 はんだ、錫、銀、インジウムおよびビスマスを含む群から選択される、請求項1 1に記載の集積回路パッケージ。 13.集積回路をパッケージングするための改良された方法であって、 リードフレーム構造を形成するステップを含み、前記リードフレーム構造は、 集積回路チップを取付けるための取付手段と、 内側部分および外側部分を有する複数のリードとを含み、前記内側部分は前 記取付手段の方向に延び、前記リードフレームはさらに、 前記リードのうち少なくともいくつかのリード間を前記内側部分と前記外側 部分との間にて延びるポリマー構造を含み、前記方法はさらに、 前記リードの前記外側部分を、選択されためっき材料で選択的にめっきするス テップと、 前記取付手段に集積回路チップを取付けるステップと、 前記集積回路チップと前記リードフレームとを複数の導電体で接続するステッ プと、 前記リードの前記めっきされた外側部分はエポキシ構造の外を延びる状態で、 前記集積回路チップと前記取付手段と前記導電体と前記リードの前記内側部分と を前記エポキシ構造内に被包するステップとを含む、方法。 14.前記リードの前記外側部分を選択的にめっきするステップはさらに、 前記リードの内側部分をマスクでマスキングするステップを含み、前記ポリマ ー構造は前記マスクと協働してめっき材料が前記内側部分に近づくことを実質的 に防ぎ、前記選択的にめっきするステップはさらに、 めっき材料を、前記外側部分のマスキングされない領域の実質的に全体に適用 するステップを含む、請求項13に記載の方法。 15.前記リードフレーム構造はまずフレーム構造を含み、 前記リードの前記外側部分を選択的にめっきするステップはさらに、 前記リードの内側部分をマスクでマスキングするステップを含み、前記ポリ マー構造は前記マスクと協働してめっき材料が前記内側部分に接近するのを実質 的に防ぎ、前記選択的にめっきするステップはさらに、 前記外側部分を、選択されたトリミング点を超えてマスキングするステップ と、 前記トリミング点の位置と前記ポリマー構造の位置との間において前記外側 部分のマスキングされない領域の実質的に全体にめっき材料を適用するステップ とを含み、 前記フレーム構造を含む、前記外側部分のめっきされない領域を削り取る、請 求項13に記載の方法。 16.前記めっき材料は、金、パラジウム、パラジウム/ニッケル合金、錫−鉛 はんだ、錫、銀、インジウムおよびビスマスを含む群から選択される、請求項1 3に記載の方法。
JP53326998A 1997-01-30 1998-01-05 予めめっきされたリードを有する改善されたリードフレーム構造およびその製造方法 Pending JP2002511187A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US79077997A 1997-01-30 1997-01-30
US08/790,779 1997-01-30
PCT/US1998/004119 WO1998034277A1 (en) 1997-01-30 1998-01-05 Improved leadframe structure with preplated leads and process for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2002511187A true JP2002511187A (ja) 2002-04-09

Family

ID=25151727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53326998A Pending JP2002511187A (ja) 1997-01-30 1998-01-05 予めめっきされたリードを有する改善されたリードフレーム構造およびその製造方法

Country Status (4)

Country Link
EP (1) EP1021831A1 (ja)
JP (1) JP2002511187A (ja)
TW (2) TW444309B (ja)
WO (1) WO1998034277A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006206945A (ja) * 2005-01-27 2006-08-10 Toyo Kohan Co Ltd 低融点ハンダ性に優れた表面処理Al板
JP2006219736A (ja) * 2005-02-14 2006-08-24 Toyo Kohan Co Ltd 表面処理Al板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2383874T3 (es) * 2001-07-09 2012-06-27 Sumitomo Metal Mining Company Limited Procedimiento para la fabricación de un soporte de conexión
US8920617B1 (en) 2010-07-06 2014-12-30 Greatbatch Ltd. Selective plating fixture

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595079A (ja) * 1991-10-02 1993-04-16 Ibiden Co Ltd リードフレーム、半導体集積回路搭載用基板及び半導体装置並びにそれらの製造方法
US5541447A (en) * 1992-04-22 1996-07-30 Yamaha Corporation Lead frame

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006206945A (ja) * 2005-01-27 2006-08-10 Toyo Kohan Co Ltd 低融点ハンダ性に優れた表面処理Al板
JP2006219736A (ja) * 2005-02-14 2006-08-24 Toyo Kohan Co Ltd 表面処理Al板

Also Published As

Publication number Publication date
EP1021831A1 (en) 2000-07-26
TW383436B (en) 2000-03-01
TW444309B (en) 2001-07-01
WO1998034277A1 (en) 1998-08-06

Similar Documents

Publication Publication Date Title
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
TWI295846B (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
US6194777B1 (en) Leadframes with selective palladium plating
US20080087996A1 (en) Semiconductor device and manufacturing method of the same
US7413934B2 (en) Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices
US7788800B2 (en) Method for fabricating a leadframe
TW200416969A (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US20080012101A1 (en) Semiconductor Package Having Improved Adhesion and Solderability
JPH09503102A (ja) 電子部品パッケージを組立てる方法
US20190295934A1 (en) Leadframe package using selectively pre-plated leadframe
US20210265214A1 (en) Methods and apparatus for an improved integrated circuit package
US8513786B2 (en) Pre-bonded substrate for integrated circuit package and method of making the same
JP2002511187A (ja) 予めめっきされたリードを有する改善されたリードフレーム構造およびその製造方法
US20040183166A1 (en) Preplated leadframe without precious metal
US11791168B2 (en) Method for creating a wettable surface for improved reliability in QFN packages
TW200901422A (en) Pre-plated leadframe having enhanced encapsulation adhesion
JP2002064173A (ja) 半導体の外形の小さなノーリード・リードフレームの予備めっき
WO1998034277A9 (en) Improved leadframe structure with preplated leads and process for manufacturing the same
JP3680812B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0689478B2 (ja) 樹脂封止半導体装置の製造方法
JP2000061684A (ja) Pbに代わる接合材料及びその接合材料で実装接合用の合金メッキを施した被実装電子部品
KR19990030504A (ko) 집적 회로 패키지용 리드프레임 및 그의 제조 방법
JP2003243596A (ja) リードフレーム、半導体装置および半導体装置の製造方法
KR19990004669A (ko) 반도체 패키지 제조방법
JPS59182547A (ja) 半導体装置