JP2002506545A - 割込み制御を伴うコンピュータシステム - Google Patents

割込み制御を伴うコンピュータシステム

Info

Publication number
JP2002506545A
JP2002506545A JP50525699A JP50525699A JP2002506545A JP 2002506545 A JP2002506545 A JP 2002506545A JP 50525699 A JP50525699 A JP 50525699A JP 50525699 A JP50525699 A JP 50525699A JP 2002506545 A JP2002506545 A JP 2002506545A
Authority
JP
Japan
Prior art keywords
computer system
routine
interrupt
program
executed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50525699A
Other languages
English (en)
Inventor
グリュンドル アンドレアス
ホフマン ベルンハルト
バルス ヴェルナー
Original Assignee
グリュンドル ウント ホフマン ゲーエムベーハー ゲゼルシャフト フュア エレクトロテクニッシェ エントヴィックルンゲン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by グリュンドル ウント ホフマン ゲーエムベーハー ゲゼルシャフト フュア エレクトロテクニッシェ エントヴィックルンゲン filed Critical グリュンドル ウント ホフマン ゲーエムベーハー ゲゼルシャフト フュア エレクトロテクニッシェ エントヴィックルンゲン
Publication of JP2002506545A publication Critical patent/JP2002506545A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4812Task transfer initiation or dispatching by interrupt, e.g. masked

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】 割込み制御とオペレーティングシステムを伴うプロセッサを含むコンピュータシステムであって、割込み要求(IRQ)のためにプロセッサのアドレスカウンタがプロセッサにより実行される割込み処理ルーチン(10)に割り当てられ、該割込み処理ルーチン(10)は、コンピュータシステムの少なくとも一部の状態を保存するためのプロローグ(12)、主要部(14)、及びプロローグで保存されたコンピュータシステムの状態を復元し、他のタスクの実行を準備するためのエピローグ(16)を含み、割込み処理ルーチン(10)が実行されて判断基準(Var)がのちの照会へと変更されるか、または判断基準(Var)だけがのちの照会へと変更され、及びある判断基準(Var)の存在次第である判断処理において少なくとも一つの他のプログラム部(22)が実行される。

Description

【発明の詳細な説明】 割込み制御を伴うコンピュータシステム 説明 本発明は割込み制御を伴うコンピュータシステムに関する。特に、本発明は標 準タスク(データの入出力、周辺管理、データ及びプログラムの記憶、他のコン ピュータとの通信等)のためのオペレーティングシステムが装備された割込み制 御を伴うコンピュータシステムに関する。演算の正確さ(浮動小数点演算)や演 算のスピードについての必要性が高い適用に対し、RISCプロセッサが、非常 に有効で快適なプログラム開発及び操作環境(コンパイラ、デバッガ、オペレー ティングシステム)を利用できるのでますます用いられてきている。この型のプ ロセッサは、例えば、モトローラ パワー ピーシー(POWER PC)プロ セッサの組み込み型版MPC 505である。 しかし、そのようなプロセッサの顕著な欠点は、それらが外部から開始され得 る割込みの複数の入力があるという事実である。しかし、外部から開始され得る 全てのこれら割込みは、論理的にリンクまたはマスクされ、結果としてプロセッ サの核(カーネル)に供給される単一の割込み信号が開始される。しかし、この ことは、外部事象によって開始された割込みを処理する間は、第2の割込み(要 求)はそのプロセッサの核により処理され得ないことを意味する。 加えて、非常に高速なプロセッサをもつ現在利用可能なオペレーティングシス テムでさえ、その複雑性ゆえ、非常に短い間隔または高い周期性をもつ割込み( 要求)に非常に短い応答時間内で対応することができない。 割込み制御を伴うコンピュータシステム及びオペレーティングシステムでは、 一般的に割込み要求のために、プロセッサのアドレスカウンタが、オペレーティ ングシステム特有であり、かつプロセッサによりその後実行される割込み処理ル ーチンに割り当てら れることになる。割込み処理ルーチンは、コンピュータシステムの少なくとも一 部の状態を保存するためのプロローグ、主要部、及びプロローグで保存されたコ ンピュータシステムの状態を復元するためのエピローグから成るため、割込み処 理ルーチンは比較的広範囲に及ぶ。主要部では、コンピュータシステムに供給さ れるタスクのための事象が開始される(例えばタスクの停止状態、実行可能状態 または実行状態、のいずれかの状態により時間信号が出力される)。エピローグ では、多くの非常に特殊化されたタスク(例えば、次のタスク実行等のためのオ ペレーティングシステムに関するルーチン)が実行される。この結果、割込み処 理ルーチンのこの部分において、かなりの時間を必要とする。 現在のRISCコンピュータシステムにおいて、そのような割込み処理ルーチ ンは少なくとも約80から90μsecを必要とする。コンピュータシステムに より制御される処理に関する仕様のために、あるルーチンが例えば各々100μ secで実行されなければならないとしたら、そのプロセッサは、各100μs ecごとに起こる割込み信号とそれにより開始される割込み処理ルーチンによっ て、演算時間のうち10から20%を除いて利用されることになる。 制御タスクの解決法において、現在のオペレーティングシステムの快適さを無 くせないまたは無くそうとしないならば、そのような制御タスクだけが、割込み (要求)が一定の最小時間間隔を超えないような現在のオペレーティングシステ ムの環境において、さしあたり対処され得る。この技術分野で知られているこの ようなコンピュータシステムでの割込み(要求)に要する演算時間は、一般的に 、次の割込み(要求)までに利用可能な演算時間のうちの約5%である。 従って、特に、割込み(要求)に対する非常に短い応答時間及び非常に厳格な 周期性が要求されるそれらのアプリケーションは、現在のオペレーティングシス テム環境では実現され得ない。 オースボーネ アダム(Osborne,Adam)のアインファーラング イン ディー 版、ミューニッヒ(Munich):テー−ヴィ(te-wi)出版、1982年、第5−7 6〜5−82頁から、割込み制御を伴うコンピュータシステムにおける割込み要 求のために、プロセッサによりその後実行される割込み処理ルーチンにプロセッ サのアドレスカウンタが割り当てられることが知られている。割込み処理ルーチ ンは、中央制御装置のレジスタ内容が記憶領域に書き込まれる第1部、割込みプ ログラム主要部、及び割込み期間の終了時に古いプログラムの内容を伴う中央制 御装置のレジスタが再び書き込まれる終了部を包含する。 フレース ヴォルフガンク(Frees,Wolfgang)のテイルツァイトアルバイト イム・プロツェッサ コーパラチブス マルチタスキング ファー エヒトツァ イトシステマ レクトロニーク(Elektronik)9/1996、1996年、第100頁〜106 頁には、協同リアルタイム性の多重タスクシステムのための解決法が記載されて いる。協同多重タスクシステムの特徴は、各タスクが、プロセッサまたは他のリ ソースの制御を伝達するまで保持することである。この理由は、異なるタスク間 の切換が、プログラムがシステムコールを実行する時のみ実行状態となるスケジ ューラによりもたらされることにある。しかし、二つのシステムコール間の時間 は少しでも所用期間となり得るし、結果としてもたらされる多重タスクの質は相 応して低くなる。 この文献で取り組まれた第2の解決方法は、タスクの切換時間がアプリケーシ ョンのみに残されることのない優先度のある(割込み)スケジューラを利用する 。むしろ、スケジューラ自身は、例えばタイマに制御された割込み経由で、その 演算に割込み、かつタスクを変更させる。 この文献に詳細に記載された協同多重タスクは、様々なタスクの交互の排他に 対する要求が、例えば広域データへのアクセスにおいて最初から除外されるので 、本来知られていると思われる論文中の解決法よりは有効である。このことが、 プログラムとタスク変更に要する時間とを大いに削減する。しかし、各タスク自 身がタスク変更の時間を決 定するので、このことが実現され得るだけである。 いつ実行状態のタスクが完了されかつプロセッサの核の制御を現在待機状態の タスクに伝達するかが完全には不確かであるので、周期性に関するまたはタスク の実行開始時のジッターが最小化されなければならないという特に高度な要求を 伴うタスクは、よって全く解決され得ない。記載されたスケジューラもまた、時 間が重要なタスクに対する固定した割り当て時間パターンを供給することができ ない。 この文献はまた、プロセッサの割込み要求チャンネルを経由する複数の割込み の導入によって生じる、個々の割込みサービスルーチンの実行によるジッターに 関する問題を取り扱ってはいない。この文献に記載された解決法では、多くの割 込みの発生が、個々の割込みプログラムの開始時の不確かさに伴う長い応答時間 を引き起こすこともまた避けられない。 本発明は、それゆえ、現在のオペレーティングシステム環境内における非常に 短い間隔または高い周期性をもつ割込み(要求)を非常に短い応答時間で処理す る可能性を供給する目的に基づいている。 本発明の解決法は、実際には、特に上記のプロセッサ型(RISC)をもつコ ンピュータシステムで用いられ得る。しかし、本発明の解決法は、割込み(要求 )の処理に関して上記のような制限を持つ他のプロセッサ型(CISC)をもつ コンピュータシステムでもまた用いられ得る。 本発明の解決法では、(非常に時間のかかる)オペレーティングシステム特有 の割込み処理ルーチンは、各割込み要求ごとに実行されない。むしろ、他のプロ グラム部が常に実行されていて、そこで周期性、特に高い周期性等に関して特に 高度な要求を伴うタスクが処理される。これらは、例えば処理制御システムにお いて高い優先度をもつ制御タスクである。 他のプログラム部は、コンピュータシステムの少なくとも一部の状態のための 保存ルーチン、周期性及び/または時間に関して重要なタスクが処理される核、 及び保存ルーチンで保存された状態を復元する復元ルーチンを含んでいる。 保存ルーチンでは、最初、プロセッサの(及び、必要ならば、周辺モジュール の)レジスタが特別な記憶領域(例えば、スタック)に書き込まれる。 核部では、ハードウェアに関するまたは処理に重要な仕事が実行され得、仕事 のタスクへの移行はタスクの高い周期性(要求)のため確実になされる。復元ル ーチンは実際には保存ルーチンの逆を行う。 このことは、時間のかかるオペレーティングシステム特有の割込み処理ルーチ ンが常に実行されるのではなく一定の時間の間隔ごとにのみ実行されるので、一 定のタスクの反復度(周期性)が本発明の解決法により非常に正確に維持され得 ることを意味する。他のタスクにおける実行開始時のジッターがそれゆえ最小化 される。 高い反復度をもつタスクが正確に時間内に実行されることも達成される。しか し、オペレーティングシステム特有の割込み処理ルーチンもまた、低いジッター のもとで実行される。 本発明の好ましい実施形態においては、割込み要求は、好ましくは500μs ecより短い間隔、特に100μsecまたはそれより短い間隔で割込み要求を 発生する、コンピュータシステムと関連付けられたタイマにより開始される。非 常に時間のかかるオペレーティングシステム特有の割込み処理ルーチンは各割込 み要求ごとには実行されないことから、より多くの演算時間が一般的なタスクに 残され、また、二つの割込み要求間の最小割り当て時間パターンを従来技術に比 べてかなり短くすることができる。 本発明によると、割込み処理ルーチンの主要部は、コンピュータシステム内に 存在するタスクのための準備段階を実行するように設計される。これらの準備段 階の結果、少 なくとも一つのタスクが割込み処理ルーチンの終了した時点でそのタスクの状態 を変更することができる(しかし必ずしも変更しなければならないということで はない)。これらの準備段階は、例えば、プログラム待機カウンタの増分量から 成る。 本発明のコンピュータシステムの特に好ましい実施形態においては、他のプロ グラム部は保存ルーチンの後に初期化ルーチンを包含していて、その初期化ルー チンにより他のプログラム部の核での標準言語プログラム部の実行が開始される 。特に初期化ルーチンは、他のプログラム部の核における局所的な及び/または 広域の変数(整数形式または浮動小数点形式においても)、外部データ(フィール ド)、定数等の使用を準備する。このことで、標準言語(例えばC言語)での複 雑な(ハードウェアに関する)プログラミングタスクが実現し、その結果アセン ブラ言語でプログラムを作る必要がない。 好ましくは、核は、高い周期性(要求)をもつ少なくとも一つのより高位レベ ルのルーチン、及びより低い周期性(要求)をもつ幾つかのより低位レベルのル ーチンを包含する。この方法においては、異なる重みの(一部の)タスクを処理 することが可能である。特に、オペレーティングシステム特有の割込み処理ルー チンの(異なる長さの)エピローグが必ずしも実行されないので、タスク実行の 反復度の正確な維持が重要である(一部の)タスクは、安全かつ確実に実行され 得る。 特に、もし、高い周期性(要求)をもつより高位レベルのルーチンが他のプロ グラム部の各コールごとに実行され、一方、より低い周期性(要求)をもつより 低位レベルの各々のルーチンが判断処理の関数として好ましくはより高位レベル のルーチンに続いて実行されれば、このことが正確に保たれる。オペレーティン グシステム特有の割込み処理ルーチンがより低位レベルのルーチンのうちの一つ を形成する可能性がある。 本発明の好ましい態様においては、プログラム部(B1...Bn−1)のプロ グラム実行時間の所要時間は、オペレーティングシステム特有の割込み処理ルー チンを形成するプログラム部(Bn)の実行時間の所要時間と少なくともほぼ一 致している。 さらなる特徴、特性、利点および可能な改良は、この技術分野における当業者 にとって、添付図を参照とした以下の説明から明らかとなるだろう。 図1は本発明による割込み要求のフロー図を示す。 図2は本発明による割込み要求のより拡大した場面でのプログラム構成を示す 。 図3は本発明による割込み要求の部分修正されたプログラム構成を示す。 図1は、割込み制御を伴うプロセッサとオペレーティングシステムを含むコン ピュータシステムにおける本発明による割込み要求のフロー図を示し、そのオペ レーティングシステムにおいて(単一の割込み入力で)ある割込み要求(IRQ )のために、プロセッサのアドレスカウンタが割込み処理ルーチン10に割り当 てられることになる。しかし本発明によると、オペレーティングシステム特有の 割込み処理ルーチン10に直接の分岐は行われない。むしろ、参照図においては 、オペレーティングシステム特有の割込み処理ルーチン10の代わりに、プロセ ッサが最初に実行する割込みベクトルテーブル(不図示)は、他のプログラム部 22の出発に向けられる。この他のプログラム部22の詳細は以下でさらに説明 される。 次に、一定の判断基準(Var=n?)の存在が確認される判断処理18の結 果に基づき、オペレーティングシステム特有の(または甚だ同等の)割込み処理 ルーチン10が実行され、次いで判断基準(Var)がのちの照会へと変更され るか、または判断基準(Var)だけがのちの照会へと変更される。 割込み処理ルーチン10は、プロセッサのレジスタの状態を保存するためのプ ロローグ12と、コンピュータシステムにおけるタスクの準備段階が実行され、 その結果、少なくとも一つのタスクが、割込み処理ルーチン10が終了した時点 でそのタスクの状態を変更することができる主要部14を有する。詳細に言えば 、例えば、タスク(スリープx)に対して命令するタイマが増分される。最後に 、割込み処理ルーチン10は、プ ロローグで保存されたレジスタを復元し、タスク命令、またはタスク変更ルーチ ンを準備するためのエピローグ16を有する。さらに、判断基準(Var)はゼ ロにリセットされる。 本発明によると、割込み要求(IRQ)は100μsecまたはそれより短い 周期性を有するタイマにより開始される。 他のプログラム部22は(もまた)、さらなる関連データと同様にプロセッサの レジスタの状態のための保存ルーチン22a、もし必要ならば、周期性及び/ま たは時間に決定的なタスク(例えば、プロセッサ制御)が処理される核22b、 及びレジスタまたは保存ルーチンで保存されたレジスタまたはデータを復元する ための復元ルーチン22cを有する。 核においてできるだけ効率的でかつ簡単にタスクのプログラムを作り得るため に、初期化ルーチン22dが保存ルーチン22aに続いて供給され、初期化ルー チンによりプログラム部22の核22bでの標準言語プログラム部の実行が開始 される。詳細に言えば、標準言語における局所的な及び/または広域の変数、外 部データ(フィールド)、定数等の使用が、他のプログラム部22の核22bにお いて準備される。他のプログラム部22の一部(例えば、保存ルーチン22aの 一部または復元ルーチン22cの一部)が、(例えば、プロローグ12またはエ ピローグ16をそれぞれ伴う)割込み処理ルーチンの一部と一致することから、 他のプログラム部22もまた分割され得る。このことは、もし復元ルーチン22 cが判断基準Varの増加20に先だって実行されるならば、例えばエピローグ 16が部分的にのみ実行されなければならないことを意味する。他のプログラム 部22もまた、判断基準Varの増加20に先だってその全体において実行され 得る。 図2で示されるように、核22は、高い周期性(要求)をもつ少なくとも一つ のより高位レベルのルーチン(A)と、より低い周期性(要求)をもつ幾つかの より低位レベルのルーチン(B1、B2、...Bn)を含むことができる。 この場合において、より高位レベルのルーチン(A)は、他のプログラム部( 22)内の各コールごとに実行される一方、より低位レベルのルーチン(B1、 B2、...Bn)は、判断処理18内の判断基準Varの容量の関数として実行 される。 このことは、(オペレーティングシステム特有の)割込み処理ルーチン10が 、より低位レベルのルーチン(Bn)のうちの一つを形成することを意味する。 図3は、いかにして図1による順序が図2による説明と組み合わされ得るかを 示す。図1及び図2のものと一致する図3における符号は、同一のまたは同様に 実行状態にあるプログラム部を特定している。特に、図3によるプログラム構成 は、プログラム部B1...Bn−1のプログラム実行時間の所要時間と、オペレ ーティングシステム特有の割込み処理ルーチン10(または大いに相応する同様 なもの)であるプログラム部Bnの実行時間の所要時間とが整合することを示す 。概して、時間に関しては、(ルーチンAの後に)ルーチンB1、B2、...ま たはルーチンBnのうちの一つが実行されるかどうかはその時点では重要では無 いので、完全な割込み処理によるジッターは事実上ゼロになり得る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴェルナー バルス ドイツ国 D―82340 フェルダーフィン グ ヴィーリンゲルシュトラーセ 20

Claims (1)

  1. 【特許請求の範囲】 1. 割込み制御を伴うプロセッサとオペレーティングシステムを含むコンピュ ータシステムであって、 割込み要求(IRQ)のために、プロセッサのアドレスカウンタが、プロセッ サにより実行される割込み処理ルーチン(10)に割り当てられ、該割込み処理 ルーチン(10)は、コンピュータシステムの少なくとも一部の状態を保存する ためのプロローグ(12)、主要部(14)、及びプロローグで保存されたコンピュ ータシステムの状態を復元し、他のタスクの実行を準備するためのエピローグ( 16)を含み、 判断基準(Var)の存在次第である判断処理において、割込み処理ルーチン (10)が実行されて判断基準(Var)がのちの照会へと変更されるか、また は判断基準(Var)だけがのちの照会へと変更され、また、 コンピュータシステムのうちの少なくとも一部の状態のための保存ルーチン( 22a)、周期性及び/または時間に重要なタスクが処理される核(22b)、及 び保存ルーチンで保存されたコンピュータシステムの状態を復元するための復元 ルーチン(22c)を含む、少なくとも一つの他のプログラム部(22)が実行 されることを特徴とするコンピュータシステム。 2. 請求項1のコンピュータシステムにおいて、割込み要求(IRQ)が、好 ましくは500μsecより短い、特に100μsecまたはそれより短い周期 性を有するコンピュータシステムに関連付けられたタイマにより開始されること を特徴とするコンピュータシステム。 3. 請求項1または請求項2のコンピュータシステムにおいて、割込み処理ル ーチン(10)の主要部(14)が、コンピュータシステムに存在するタスクの 準備段階を実行し、その結果、少なくとも一つのタスクが割込み処理ルーチン( 10)が終了した時点でそのタスクの状態を変更できることを特徴とするコンピ ュータシステム。 4. 請求項1のコンピュータシステムにおいて、保存ルーチン(22a)の後 の他の プログラム部(22)が初期化ルーチン(22d)から成り、該初期化ルーチン により他のプログラム部(22)の核(22b)での標準言語プログラム部の実 行が開始されることを特徴とするコンピュータシステム。 5. 請求項4のコンピュータシステムにおいて、初期化ルーチン(22d)が 、他のプログラム部(22)の核(22b)における局所的な及び/または広域 の変数、外部データ(フィールド)、定数等の使用を準備することを特徴とするコ ンピュータシステム。 6. 請求項1のコンピュータシステムにおいて、核(22)が、高い周期性を もつ少なくとも一つのより高位レベルのルーチン(A)と、より低い周期性をも つ幾つかのより低位レベルのルーチン(B1、B2、...Bn)を含むことを特 徴とするコンピュータシステム。 7. 請求項6のコンピュータシステムにおいて、より高位レベルのルーチン( A)が他のプログラム部(22)内の各コールごとに実行される一方、各々のよ り低位レベルのルーチン(B1、B2、...Bn)が判断処理(18)の関数とし て、好ましくはより高位レベルのルーチン(A)に続いて実行されることを特徴 とするコンピュータシステム。 8. 請求項6または請求項7のコンピュータシステムにおいて、オペレーティ ングシステム特有の割込み処理ルーチン(10)がより低位レベルのルーチン( Bn)のうちの一つを形成することを特徴とするコンピュータシステム。 9. 請求項8のコンピュータシステムにおいて、プログラム部(B1...Bn −1)のプログラム実行時間の所要時間と、オペレーティングシステム特有の割 込み処理ルーチン(10)を形成するプログラム部(Bn)の実行時間の所要時 間とが少なくともほぼ一致することを特徴とするコンピュータシステム。
JP50525699A 1997-06-27 1998-06-18 割込み制御を伴うコンピュータシステム Pending JP2002506545A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19727480A DE19727480C1 (de) 1997-06-27 1997-06-27 Computersystem mit Unterbrechungssteuerung
DE19727480.3 1997-06-27
PCT/EP1998/003687 WO1999000726A1 (de) 1997-06-27 1998-06-18 Computersystem mit unterbrechungssteuerung

Publications (1)

Publication Number Publication Date
JP2002506545A true JP2002506545A (ja) 2002-02-26

Family

ID=7833902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50525699A Pending JP2002506545A (ja) 1997-06-27 1998-06-18 割込み制御を伴うコンピュータシステム

Country Status (4)

Country Link
EP (1) EP0991995B1 (ja)
JP (1) JP2002506545A (ja)
DE (2) DE19727480C1 (ja)
WO (1) WO1999000726A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007141240A (ja) * 2005-11-14 2007-06-07 Fujitsu Ltd コンピュータシステム及びコンピュータシステムにおけるインタラプトを処理するための方法
US7762472B2 (en) 2007-07-04 2010-07-27 Murata Manufacturing Co., Ltd Wireless IC device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001014970A2 (de) * 1999-08-25 2001-03-01 Infineon Technologies Ag Eventscheduler und verfahren zur zerlegung von ereignisorientiertem programmcode

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5542076A (en) * 1991-06-14 1996-07-30 Digital Equipment Corporation Method and apparatus for adaptive interrupt servicing in data processing system
US5437039A (en) * 1992-05-21 1995-07-25 Intel Corporation Servicing transparent system interrupts and reducing interrupt latency
EP0764901B1 (de) * 1995-09-20 2001-02-14 Siemens Aktiengesellschaft Interruptbehandlungssystem eines Betriebssystems

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007141240A (ja) * 2005-11-14 2007-06-07 Fujitsu Ltd コンピュータシステム及びコンピュータシステムにおけるインタラプトを処理するための方法
JP4709728B2 (ja) * 2005-11-14 2011-06-22 富士通株式会社 コンピュータシステム及びコンピュータシステムにおけるインタラプトを処理するための方法
US7762472B2 (en) 2007-07-04 2010-07-27 Murata Manufacturing Co., Ltd Wireless IC device

Also Published As

Publication number Publication date
DE59800696D1 (de) 2001-06-13
EP0991995A1 (de) 2000-04-12
WO1999000726A1 (de) 1999-01-07
DE19727480C1 (de) 1998-12-24
EP0991995B1 (de) 2001-05-09

Similar Documents

Publication Publication Date Title
US8612986B2 (en) Computer program product for scheduling ready threads in a multiprocessor computer based on an interrupt mask flag value associated with a thread and a current processor priority register value
US5701495A (en) Scalable system interrupt structure for a multi-processing system
US5390329A (en) Responding to service requests using minimal system-side context in a multiprocessor environment
US8190864B1 (en) APIC implementation for a highly-threaded x86 processor
US6820155B1 (en) Interruption managing device and interruption managing method
JPH04246740A (ja) マイクロコンピュータ
US20060015876A1 (en) Light weight context switching technique
WO2007035126A1 (fr) Procede d'organisation d'ordinateurs multiprocesseurs
JPH06243112A (ja) マルチプロセッサ装置
JP2002506545A (ja) 割込み制御を伴うコンピュータシステム
US20030172215A1 (en) Interrupt- controller
US6990669B1 (en) Real-time scheduler
US20030110201A1 (en) VLIW instruction control
JP2636722B2 (ja) マルチタスク実行管理方式
JPH0484335A (ja) 仮想計算機制御方式
JP2868447B2 (ja) トランザクション処理タスク数制御方式
JP2553526B2 (ja) マルチタスク処理装置
JPH0414376B2 (ja)
KR100506254B1 (ko) 임베디드 시스템의 비특권 모드에서 인터럽트 처리를 위한장치 및 방법
CN117251393B (zh) 处理器的中断响应方法、装置、芯片、计算机设备和介质
JP2001229038A (ja) マルチオペレーテング計算機システム
JP3022398B2 (ja) 仮想計算機方式
KR19980022135A (ko) 임베디드 시스템에서 싱글태스크로 멀티테스킹하는 기법
WO1992003783A1 (en) Method of implementing kernel functions
JPH08329022A (ja) マルチプロセッサシステムの入出力処理負荷分散制御方式