JP2002503844A - 同じ論理的空間を占有する複数のレジスタファイルを含むマイクロプロセッサ - Google Patents

同じ論理的空間を占有する複数のレジスタファイルを含むマイクロプロセッサ

Info

Publication number
JP2002503844A
JP2002503844A JP2000531777A JP2000531777A JP2002503844A JP 2002503844 A JP2002503844 A JP 2002503844A JP 2000531777 A JP2000531777 A JP 2000531777A JP 2000531777 A JP2000531777 A JP 2000531777A JP 2002503844 A JP2002503844 A JP 2002503844A
Authority
JP
Japan
Prior art keywords
instruction
microprocessor
type
instructions
register file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000531777A
Other languages
English (en)
Other versions
JP3837289B2 (ja
JP2002503844A5 (ja
Inventor
フェイバー，ジョン・ジィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2002503844A publication Critical patent/JP2002503844A/ja
Publication of JP2002503844A5 publication Critical patent/JP2002503844A5/ja
Application granted granted Critical
Publication of JP3837289B2 publication Critical patent/JP3837289B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • G06F9/30109—Register structure having multiple operands in a single register
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/3013—Organisation of register space, e.g. banked or distributed register file according to data content, e.g. floating-point registers, address registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】 マイクロプロセッサは、マルチメディア命令についてのオペランドを記憶するよう定義される複数個のマルチメディアレジスタを含む第１のレジスタファイルと、浮動小数点命令についてのオペランドを記憶するよう定義される複数個の浮動小数点レジスタを含む第２のレジスタファイルとを含む。マルチメディアレジスタおよび浮動小数点レジスタは、マイクロプロセッサによって採用される命令セットに従って同じ論理的記憶装置に対応付けられる。浮動小数点命令がマルチメディア命令によって最も最近に更新されたレジスタを読出す際またはその逆の際に予め定義された挙動を維持するために、マイクロプロセッサは、１以上のマルチメディア命令の組の実行と１以上の浮動小数点命令の組の実行との間で第１および第２のレジスタファイルの同期化に備える（この場合いずれの組がプログラム順序で他のものに先行してもよく、この順序はどの方向に内容のコピーが実行されるか、すなわち第１のレジスタファイルから第２のレジスタファイルへ、またはその逆、に影響する）。このようにして、上述した状況における予め定められた挙動が維持される。マイクロプロセッサは空状態命令をサポートする。もし空状態命令が１以上のマルチメディア命令の組と１以上の浮動小数点命令の組との間にコードシーケンスで含まれれば、マイクロプロセッサはレジスタファイル同期化を禁止する。ｘ８６命令セットを含むある実施例では、空状態命令は、上記特徴に加えてＥＭＭＳ命令と同じ動作の組を実行する。

Description

【発明の詳細な説明】
【０００１】
【発明の分野】
この発明は、マイクロプロセッサの分野に関し、より特定的には、同じ論理的
記憶装置に対応付けられる複数のレジスタファイルを有するマイクロプロセッサ
に関する。
【０００２】
【関連技術の説明】
マイクロプロセッサはしばしば、広範な問題に対する計算解決を与えるために
さまざまなデータ型を演算するように構成される。たとえば、整数データ型と浮
動小数点データ型とは普通に用いられる。整数データ型は、演算されるべき値が
おおよそ同じ絶対値（さらには関心の結果を発生するために計算される任意の中
間結果）である場合に使用されるであろう。一方で、演算されるべき値の絶対値
（または中間結果）が大きく変動すると予想されるならば、浮動小数点データ型
がより適切であろう。
【０００３】 命令セット内の各命令によって使用されるデータ型は、典型的には、命令定義
の一部として予め定義される。たとえば整数命令は、整数データ型を演算するた
めに定義される命令である。同様に、浮動小数点命令は、浮動小数点データ型を
演算するために定義される。一般的には、命令とは、マイクロプロセッサが所望
の機能を実行するよう命じるために、プログラマが特定可能な最も基本的な演算
である。特定の順序で命令を配置することによって、プログラマは特定の目的を
達成し得る。命令は、他の命令とグルーピングされ、これらが演算するように定
義されたデータ型に従って異なった命令型を形成してもよい。典型的には、命令
は、演算を実行すべき１つ以上のオペランド（「ソースオペランド」）を受取る
よう定義され、結果（「デスティネーションオペランド」）を記憶するよう定義
される。ここに用いられる「命令セット」という言葉は、特定のプロセッサアー
キテクチャを介して定義される命令の群を指す。各命令は、その命令を命令セッ
ト内の他の命令から明白に識別する一意な符号を割当てられる。
【０００４】 半導体製造プロセスの進歩に伴って、単一のチップに含まれ得るトランジスタ
の数を増加させ、かつ、チップの動作周波数を増大させることが可能となった。
したがって、マイクロプロセッサは、増大した動作周波数（すなわちより短いク
ロックサイクル）と、利用可能なトランジスタの増加によって可能となった進歩
したマイクロアーキテクチャとによって、性能を向上させることができるように
なった。
【０００５】 利用可能なトランジスタの増加を利用する１つの方法は、新しいデータ型をマ
イクロプロセッサに加えることである。この新しいデータ型は、特定のタスクを
念頭に置いて特に設計されてもよい。データ型と、そのデータ型を演算するため
に定義される命令とは、特定のタスクのために最適化されてもよい。たとえば、
ｘ８６命令セットは、このようにして最近拡張されている。ｘ８６命令セットを
実現する先行のマイクロプロセッサ（たとえば、インテル社（Intel Corporatio
n）の８０４８６およびアドバンストマイクロデバイス社の５K８６）は一般的に
、浮動小数点データ型および整数データ型を特定する命令を実行するが、最も最
近のマイクロプロセッサの実現化例は、ＭＭＸデータ型を特定する命令をも実行
する。ＭＭＸデータ型は、１組のパックされた整数として処理される６４ビット
のオペランドである。パックされた整数は、８個の８ビット整数、４個の１６ビ
ット整数または２個の３２ビット整数であってもよい。
【０００６】 ＭＭＸデータ型およびこのデータ型を使用する命令は、ビデオおよびオーディ
オデータ操作のために最適化される。オーディオおよび／またはビデオ操作をこ
こでは「マルチメディア操作」と呼ぶ。コンピュータシステムが、オペレーティ
ングシステムおよびその上にインストールされたアプリケーションプログラムを
介してより進歩したグラフィカルユーザインターフェイスを採用するにつれて、
これらの型の演算はより重要となってきている。加えて、コンピュータシステム
のオーディオ能力が向上してきた。より特定的には、ＭＭＸデータ型は、パック
された整数内の整数値の各々に対して同じ演算が実行されることを考慮している
。１つの命令が複数の値を演算し得るために、所望の操作を実行するために採用
され得る命令は、そうでない場合に必要となる命令より少なくてすむ。多くのビ
デオおよび／またはオーディオ計算タスクについては、同じ演算がディスプレイ
または再生のために配置された多数のデータ要素に与えられるので、このため複
数のデータ要素に対して同じ演算を行なう命令が有利であろう。
【０００７】 ＭＭＸデータ型および命令を付加するより前にｘ８６アーキテクチャのために
設計されたオペレーティングシステムに対する影響を最小限にするために、ＭＭ
Ｘオペランドを記憶するように定義されたレジスタは、浮動小数点レジスタと共
有されるよう定義される。言い換えれば、ＭＭＸレジスタは、浮動小数点レジス
タと同じ論理的記憶場所を使用するようにアーキテクチャ的に定義される。こう
すればいかなる新しい状態もマイクロプロセッサに加えられない。ＭＭＸ命令に
よって使用されるデータは浮動小数点データと同じ組のレジスタに記憶されるの
で、ＭＭＸ命令を認識しないオペレーティングシステムでも適切に動作し得る。
これらのオペレーティングシステムは既に浮動小数点レジスタを処理しているの
で、ＭＭＸレジスタは自動的に処理される。
【０００８】 データ型間のレジスタの共有は、オペレーティングシステムの互換性について
は有利であるかもしれないが、新しいデータ型および命令をサポートするマイク
ロプロセッサについてはさらなるハードウェア上の問題を生ずる。共有レジスタ
内に１つのデータ型の値を記憶して、異なったデータ型を演算する命令のために
共有レジスタをソースオペランドとして使用することは一般的には非論理的であ
るが、そのような状況においても定義された挙動を提供することが望ましい。新
しいデータ型を使用して書かれたソフトウェアとの互換性を維持するために、ア
ーキテクチャを実現するマイクロプロセッサを設計するときにこの定義された挙
動を維持することが望ましい。マイクロプロセッサの性能への最小限の影響でこ
の挙動を維持することがまた望まれる。
【０００９】
【発明の概要】 以上に略述した問題は、この発明に従うマイクロプロセッサによって大部分解
決される。マイクロプロセッサは、マルチメディア命令についてのオペランドを
記憶するよう定義される複数個のマルチメディアレジスタを含む第１のレジスタ
ファイルと、浮動小数点命令についてのオペランドを記憶するよう定義される複
数個の浮動小数点レジスタを含む第２のレジスタファイルとを含む。マルチメデ
ィアレジスタおよび浮動小数点レジスタは、マイクロプロセッサによって採用さ
れる命令セットに従って同じ論理的記憶装置に対応付けられる。浮動小数点命令
がマルチメディア命令によって最も最近に更新されたレジスタを読出すとき、ま
たはその逆のときに予め定められた挙動を維持するために、マイクロプロセッサ
は、１以上のマルチメディア命令の組と１以上の浮動小数点命令の組とを実行す
るときの間での第１および第２のレジスタファイルの同期化に備える（ここでは
どちらの組がプログラム順で他方に先行してもよく、この順序はどちらの方向に
内容のコピーが行なわれるか、すなわち第１のレジスタファイルから第２のレジ
スタファイルへかまたはその逆か、に影響を及ぼす）。有利には、レジスタファ
イルの同期化は、自動的に実行される。上述した状況における予め定められた挙
動は、このようにして維持される。
【００１０】 予め定められた挙動が必要でない場合に、より高い性能をサポートするために
、マイクロプロセッサは空状態命令をサポートする。もし空状態命令が１以上の
マルチメディア命令の組と１以上の浮動小数点命令の組との間にコードシーケン
スで含まれれば、マイクロプロセッサはレジスタファイル同期化を禁止する。レ
ジスタファイル同期化が実行されないので、同期化に関連する遅延は回避される
。有利には、より効率的なコード実行が実現されてもよい。ｘ８６命令セットを
含むある実施例では、空状態命令は、上記特徴に加えてＥＭＭＳ命令と同じ動作
のセットを実行する。レジスタファイル同期化および空状態命令を与えることに
よって、予め定められた挙動を期待するソフトウェアとの互換性が維持されなが
らも、予め定められた挙動を必要としないソフトウェアにレジスタファイル同期
化を備えない柔軟性を与える。
【００１１】 概して、この発明は、デコードユニット、第１のレジスタファイル、第２のレ
ジスタファイル、第１の実行ユニットおよび第２の実行ユニットを含むマイクロ
プロセッサを企図する。デコードユニットは、第１の型の命令、第２の型の命令
および空状態命令を含む命令セット内で定義される命令をデコードするよう構成
される。加えて、命令セットは、第２の複数個のレジスタの各々が割当てられた
論理的記憶場所に、第１の複数個のレジスタの対応する１つが割当てられるよう
に、第１の型の命令を介してアクセス可能である第１の複数個のレジスタと第２
の型の命令を介してアクセス可能である第２の複数個レジスタとが、論理的記憶
装置に対応付けられるよう定義する。第１のレジスタファイルは、第１の複数個
のレジスタに対応する物理的記憶場所を含む。同様に、第２のレジスタファイル
は、第２の複数個のレジスタに対応する物理的記憶場所を含む。第１のレジスタ
ファイルに結合され、第１の実行ユニットは、第１の型の命令を実行するよう構
成される。加えて、第１の実行ユニットは、第１の型の命令についてのオペラン
ドを第１のレジスタファイルから読出すよう構成される。同様に、第２の実行ユ
ニットは、第２のレジスタファイルに結合され、第２の型の命令を実行するよう
構成される。第２の実行ユニットは、第２の型の命令についてのオペランドを第
２のレジスタファイルから読出すよう構成される。デコードユニットは、第１の
型の第１の命令、空状態命令および第２の型の第２の命令を含む第１の命令シー
ケンスをデコードすると、第１の命令の実行と第２の命令の実行との間で第１の
レジスタファイルと第２のレジスタファイルとの同期化を禁止するよう構成され
る。
【００１２】 この発明は、第１の型の命令、第２の型の命令および空状態命令を含む命令セ
ット内で定義される命令を実行するための方法をさらに企図する。命令セットは
、第２の複数個のレジスタの各々が割当てられた論理的記憶場所に、第１の複数
個レジスタの対応する１つが割当てられるよう、第１の型の命令を介してアクセ
ス可能な第１の複数個のレジスタと第２の型の命令を介してアクセス可能な第２
の複数個のレジスタとが論理的記憶装置に対応付けられるようにさらに定義する
。第１の型の第１の命令についての第１のオペランドは、第１の複数個のレジス
タの各々についての物理的記憶場所を含む第１のレジスタファイルから読出され
る。第２の型の第２の命令についての第２のオペランドは、第２の複数個のレジ
スタの各々についての物理的記憶場所を含む第２のレジスタファイルから読出さ
れる。もし空状態命令が第１の命令と第２の命令との間に命令シーケンスで含ま
れていなければ、第１のレジスタファイルと第２のレジスタファイルとは、第１
のオペランドの読出と第２のオペランドの読出との間で同期化される。もし空状
態命令が第１の命令と第２の命令との間に命令シーケンスで含まれていれば、第
１のレジスタファイルと第２のレジスタファイルとの同期化は禁止される。
【００１３】 さらに、この発明は、第１のレジスタファイルおよび第２のレジスタファイル
を含むマイクロプロセッサを企図する。第１のレジスタファイルは、第１の複数
個のレジスタに対応する物理的記憶場所を含む。同様に、第２のレジスタファイ
ルは、第２の複数個のレジスタに対応する物理的記憶場所を含む。マイクロプロ
セッサは、第１の型の命令、第２の型の命令および空状態命令を含む命令セット
内で定義される命令を実行するよう構成され、命令セットは、第２の複数個レジ
スタの各々が割当てられた論理的記憶場所に第１の複数個のレジスタの対応する
１つが割当てられるように、第１の型の命令を介してアクセス可能な第１の複数
個のレジスタと第２の型の命令を介してアクセス可能な第２の複数個のレジスタ
とが論理的記憶装置に対応付けられるようさらに定義する。加えて、マイクロプ
ロセッサは、第１の命令および第２の命令を含む第１の命令シーケンスが空状態
命令をも含むことに応答して、第１の型の第１の命令を実行した後に、かつ、第
２の型の第２の命令を実行する前に、第１のレジスタファイルと第２のレジスタ
ファイルとの同期化を禁止するよう構成される。
【００１４】 この発明は、マイクロプロセッサ、メモリ、Ｉ／Ｏ装置を含むコンピュータシ
ステムをさらに企図する。マイクロプロセッサは、第１の複数個のレジスタに対
応する物理的記憶場所を含む第１のレジスタファイルと、第２の複数個レジスタ
に対応する物理的記憶場所を含む第２のレジスタファイルとを含む。マイクロプ
ロセッサは、第１の型の命令、第２の型の命令および空状態命令を含む命令セッ
ト内で定義される命令を実行するよう構成され、命令セットは、第２の複数個レ
ジスタファイルが割当てられた論理的記憶場所に、第１の複数個レジスタの対応
する１つが割当てられるように、第１の型の命令を介してアクセス可能な第１の
複数個のレジスタと第２の型の命令を介してアクセス可能な第２の複数個のレジ
スタとが論理的記憶装置に対応付けられるようさらに定義する。さらに、マイク
ロプロセッサは、第１の命令および第２の命令を含む命令シーケンスが空状態命
令も含むことに応答して、第１の型の第１の命令を実行した後に、かつ、第２の
型の第２の命令を実行するより前に、第１のレジスタファイルと第２のレジスタ
ファイルとの同期化を禁止するよう構成される。マイクロプロセッサに結合され
、主メモリは、命令シーケンスを記憶し、マイクロプロセッサから命令シーケン
スを要求されると、命令シーケンスをマイクロプロセッサに与えるよう構成され
る。主メモリに結合され、Ｉ／Ｏ装置は、主メモリとＩ／Ｏ装置に結合される第
２のコンピュータシステムとの間でデータを転送するよう構成される。
【００１５】 この発明の他の目的および利点は、以下の詳細な説明を読みかつ添付の図面を
参照することによって明らかとなるであろう。
【００１６】 この発明は、さまざまな変形および代替形を許すが、その特定の実施例は、図
面の例によって示され、ここに詳細に記載される。しかしながら、図面およびこ
れに対する詳細な説明は、開示される特定の形態にこの発明を限定するものでは
なく、反対に、前掲のクレームによって規定されるようなこの発明の精神および
範囲内にあるすべての変形、等価および代替を含むものである。
【００１７】
【詳細な説明】
図１を参照すると、マイクロプロセッサ１０のある実施例のブロック図が示さ
れる。他の実施例も可能であり、企図される。図１の実施例では、マイクロプロ
セッサ１０は、命令キャッシュ１４およびプリデコードキャッシュ１５に結合さ
れるプリデコード論理ブロック１２を含む。キャッシュ１４および１５はまた、
命令ＴＬＢ１６を含む。キャッシュコントローラ１８は、プリデコード論理ブロ
ック１２、命令キャッシュ１４およびプリデコードキャッシュ１５に結合される
。コントローラ１８はさらに、バスインターフェイスユニット２４、レベル１デ
ータキャッシュ２６（これはデータＴＬＢ２８を含む）、およびＬ２キャッシュ
４０に結合される。マイクロプロセッサ１０は、デコードユニット２０をさらに
含み、これは命令キャッシュ１４から命令を受取りプリデコードキャッシュ１５
からのデータをプリデコードする。この情報は、分岐論理ユニット２２から受取
られる入力に従って実行エンジン３０に転送される。
【００１８】 実行エンジン３０は、デコードユニット２０から入力を受取るよう結合される
スケジューラバッファ３２を含む。スケジューラバッファ３２は、命令制御ユニ
ット３４から受取られる入力に従って、デコードされた命令を複数個の実行ユニ
ット３６Ａ−３６Ｅに送るよう結合される。実行ユニット３６Ａ−３６Ｅは、ロ
ードユニット３６Ａ、ストアユニット３６Ｂ、レジスタＸユニット３６Ｃ、レジ
スタＹユニット３６Ｄ、および、浮動小数点ユニット３６Ｅを含む。ロードユニ
ット３６Ａはデータキャッシュ２６から入力を受取り、ストアユニット３６Ｂは
ストアキュー３８を介してデータキャッシュ２６にインターフェイスする。後ろ
に文字が付いた参照番号でここに参照される要素は、参照番号だけで集合的に参
照される。たとえば、実行ユニット３６Ａ−３６Ｅは、実行ユニット３６として
集合的に参照される。
【００１９】 図１に示すとおり、レジスタユニット３６Ｃ−３６Ｄはレジスタファイル４４
に結合され、レジスタユニット３６Ｃ−３６Ｄはここからソースオペランドを読
出すよう構成され、レジスタユニット３６Ｃ−３６Ｄはここにデスティネーショ
ン結果値を記憶するよう構成される。浮動小数点ユニット３６Ｅはまた、レジス
タファイル４２を含むものとして示される。レジスタファイル４２は、設計に従
った浮動小数点レジスタの各々に割当てられる物理的記憶場所を含む。レジスタ
ファイル４４はまた、設計に従った浮動小数点レジスタの各々に割当てられる物
理的記憶場所を含む。浮動小数点命令は、浮動小数点ユニット３６Ｅによって実
行され、これはレジスタファイル４２からソースオペランドを読出し、また、レ
ジスタファイル４２内のデスティネーションを更新する。レジスタユニット３６
Ｃ−３６Ｄは、整数命令を実行し、レジスタファイル４４からソースオペランド
を読出し、レジスタファイル４４内のデスティネーションを更新する。しかしな
がら、整数レジスタは、浮動小数点レジスタから論理的に分離している（すなわ
ち、別個の記憶場所であるようにアーキテクチャ的に定義されている）。加えて
、レジスタユニット３６Ｃ−３６Ｄは、マルチメディア命令を実行するよう構成
され、この実施例では、これは論理的に浮動小数点レジスタと同じ記憶場所であ
るマルチメディアレジスタからソースオペランドを読出すよう定義される。した
がって、レジスタファイル４４内のマルチメディアレジスタに対応する物理的記
憶場所は、レジスタファイル４２内の物理的記憶場所と論理的に同じである。こ
こに使用される、マルチメディア命令という言葉は、上記のパックされた整数演
算（たとえばｘ８６命令セット内のＭＭＸ命令によって定義されるものなどの演
算）を指す。さらに、マルチメディア命令という言葉は、３次元グラフィック計
算のために最適化された浮動小数点命令を指してもよい。これらの命令は、たと
えば、所与の浮動小数点レジスタにパックされた２つの３２ビットの浮動小数点
数を演算するように定義されてもよい。
【００２０】 レジスタファイル４２および４４内の物理的記憶場所の別個の組は、１組の論
理的記憶場所（すなわち設計に従った浮動小数点レジスタ）に対応付けられるの
で、マイクロプロセッサ１０は、以下の場合に予測可能な挙動を可能にするため
にレジスタファイル４２および４４の同期化をサポートする。すなわち、（ｉ）
浮動小数点命令がソースオペランドとしてレジスタを使用し、レジスタへの最も
最近の更新がマルチメディア命令に応答して実行された場合と、（ii）マルチメ
ディア命令がソースオペランドとしてレジスタを使用し、レジスタへの最も最近
の更新が浮動小数点命令に応答して実行された場合とである。しかしながら、レ
ジスタファイルの同期化は比較的遅いプロセスである。一般的に、レジスタファ
イル４２と４４との同期化は、マルチメディア命令と浮動小数点命令とで論理的
に共有されるレジスタを表わすレジスタファイルのうちの一方の内の各物理的記
憶場所の内容を、他方のレジスタファイルにコピーすることを伴う。コピーの方
向（すなわちレジスタファイル４２からレジスタファイル４４へ、または、レジ
スタファイル４４からレジスタファイル４２へ）は、どの型の命令（浮動小数点
またはマルチメディア）が最近実行されたかに依存する。ここに使用される、「
論理的記憶場所」という言葉は、存在するようアーキテクチャ的に定義される記
憶場所（すなわちレジスタ）を指す。言い換えれば、命令セット定義は、記憶場
所を定義し、命令は、命令のさまざまな符号を介してオペランドとして記憶場所
を特定することができる。反対に、「物理的記憶場所」は、マイクロプロセッサ
によって実際に実現される記憶場所を指す。論理的記憶場所にアクセスするよう
符号化された命令が、結果として特定の物理的記憶場所にアクセスすれば、論理
的記憶場所は特定の物理的記憶場所に「対応付け」られたことになる。
【００２１】 上記のとおり、レジスタファイル４２と４４との同期化は、比較的遅いプロセ
スである。したがって、レジスタファイル４２と４４との同期化は、マイクロプ
ロセッサ１０の性能を不当に制限してしまうことがある。前述のとおり、浮動小
数点命令がソースオペランドとしてマルチメディア結果を使用すること、および
その逆もまた、一般的には非論理的である。マイクロプロセッサ１０は、空状態
命令を定義し、これを使用して特定の命令シーケンスがマルチメディアレジスタ
更新と浮動小数点レジスタ更新との間の同期化に頼らないことを示すことができ
る。もし空状態命令が命令シーケンス内で使用されれば、マイクロプロセッサ１
０は、レジスタファイル４２と４４との同期化を禁止する。このようにして、同
期化を必要としないコードシーケンスは、マイクロプロセッサ１０によってより
迅速に実行される可能性があり、したがって、他の態様で可能であるよりも、よ
り高い性能レベルを達成し得る。
【００２２】 ある実施例では、マイクロプロセッサ１０は、ｘ８６命令セットを採用し、空
状態命令は、レジスタファイル同期化を禁止するのに加えて、ＥＭＭＳ命令につ
いて定義される演算を実行する。より特定的には、浮動小数点ユニット３６Ｅ内
のタグワードレジスタが、空状態命令が実行されると更新されて各浮動小数点レ
ジスタが有効でないことを示す。空状態命令はＥＭＭＳ命令とは異なって符号化
され、マイクロプロセッサ１０はまた、ＥＭＭＳ命令を実行するよう構成される
。しかしながら、ＥＭＭＳ命令は、レジスタファイル４２と４４とが同期化され
るかどうかに影響しない。言い換えれば、もしＥＭＭＳ命令が実行され空状態命
令が実行されなければ、レジスタファイル４２と４４とは同期化される。ある特
定の実施例では、（ＥＭＭＳ命令の符号０Ｆ ７７に対して）０Ｆ ０Ｅ（１６
進法）の符号が、空状態命令に割当てられ、命令ニーモニックはＦＥＭＭＳであ
る。
【００２３】 なお、レジスタファイル４２内の特定の物理的場所が、所与の論理的浮動小数
点レジスタに永続的に割当てられないように（同様に、レジスタファイル４４内
の特定の物理的場所が所与の論理的マルチメディアレジスタに永続的に割当てら
れないように）、マイクロプロセッサ１０はレジスタファイル４２および４４に
関してレジスタリネーミングを採用してもよい。しかしながら、所与の特定の命
令の実行より前に、各レジスタファイル内の１組の物理的場所が論理的レジスタ
に対応する。したがって、レジスタリネーミングの存在下でもレジスタファイル
の同期化はなお実行される。さらに、上記説明は、レジスタソースオペランドお
よびデスティネーションを有するものとして浮動小数点命令およびマルチメディ
ア命令について言及するが、これらの命令は、メモリオペランド（すなわち、レ
ジスタの使用とは反対に直接にメモリ場所から読出されそこに記憶されるオペラ
ンド）を有することを妨げられないことが注目される。さらに、マルチメディア
および浮動小数点命令型が、共有レジスタセットを有するものとしてここに記載
されるが、他の型の命令が同様に構成されてもよく、空状態命令はそのような実
施例で使用されてもよいことが企図される。
【００２４】 ある実施例では、命令キャッシュ１４はセクタとして構成され、各セクタは２
個の３２バイトキャッシュラインを含む。セクタの２個のキャッシュラインは、
共通のタグを共有し、ラインのステータスを追跡する別個の状態ビットを有する
。したがって、２つの形態のキャッシュミス（および関連するキャッシュフィル
）が起こり得る。すなわちセクタ置換およびキャッシュライン置換とである。セ
クタ置換の場合、ミスは命令キャッシュ１４内のタグミスマッチによるものであ
って、必要とされるキャッシュラインが、バスインターフェイス２４を介して外
部メモリから与えられる。次に、必要とされないセクタ内のキャッシュラインは
無効であるとマークされる。必要とされるキャッシュラインは外部メモリによっ
て与えられるが、セクタ置換の場合とは違って、要求されなかったセクタ内のキ
ャッシュラインは同じ状態に維持される。代替の実施例では、命令キャッシュ１
４についての他の構成と、さまざまな置換ポリシーとが利用されてもよい。
【００２５】 ある実施例では、マイクロプロセッサ１０はセクタ置換の場合においてのみプ
リフェッチを実行する。セクタ置換の間、必要とされるキャッシュラインが満た
される。もしこの必要とされるキャッシュラインがセクタの前半にあれば、セク
タ内の他のキャッシュラインがプリフェッチされる。もしこの必要とされるキャ
ッシュラインがセクタの後半にあれば、いかなるプリフェッチも実行されない。
なお、他のプリフェッチ方法がマイクロプロセッサ１０の異なる実施例において
採用されてもよい。
【００２６】 命令データのキャッシュラインがバスインターフェイスユニット２４によって
外部メモリから検索されると、データはプリデコード論理ブロック１２に送られ
る。ある実施例では、マイクロプロセッサ１０によって処理されキャッシュ１４
内に記憶される命令は、可変長（たとえばｘ８６命令セット）である。可変長命
令のデコードは特に複雑であるので、プリデコード論理ブロック１２は、プリデ
コードキャッシュ１５に記憶されるべき付加的な情報を与えてデコードの際に支
援するように構成される。ある実施例では、プリデコード論理ブロック１２は、
命令キャッシュ１４に記憶される各バイトごとにプリデコードビットを生成する
。プリデコードビットは、次の可変長命令の開始に対してバイトの数を示す。こ
れらのプリデコードビットは、プリデコードキャッシュ１５に記憶され、命令バ
イトがキャッシュ１４から要求されるとデコードユニット２０に送られる。
【００２７】 命令キャッシュ１４は、３２Ｋバイトの２ウェイセットアソシアティブキャッ
シュとして実現されてもよい。キャッシュラインサイズは、たとえば３２バイト
であってもよい。キャッシュ１４はまた、線形アドレスを物理的アドレスに変換
するために使用されるＴＬＢ１６を含む。ＴＬＢ１６は、たとえば６４エントリ
を含んでもよい。
【００２８】 命令フェッチアドレスは、キャッシュコントローラ１８によって命令キャッシ
ュ１４に与えられる。ある実施例では、１クロックサイクルあたり１６バイトま
でがキャッシュ１４からフェッチされてもよい。対応するプリデコード情報は、
プリデコードキャッシュ１５から並列にフェッチされる。フェッチされた情報は
、デコードユニット２０内の命令バッファに置かれる。マイクロプロセッサ１０
のある実施例では、フェッチは、７個までの未決の分岐が取られる単一の実行ス
トリームに沿って行なわれてもよい。
【００２９】 デコードユニット２０は、１プロセッサクロックサイクルあたり多数の命令を
デコードするよう構成される。ある実施例では、デコードユニット２０は、命令
バイトを受付け、命令バッファからビットをプリデコードし（ｘ８６フォーマッ
トにおいて）、命令境界を位置付け、対応する「ＲＩＳＣ演算」を生成する。Ｒ
ＩＳＣ演算は、固定されたフォーマット内部命令であって、そのほとんどはマイ
クロプロセッサ１０によって単一のクロックサイクルで実行可能である。ＲＩＳ
Ｃ演算は、ｘ８６命令セットのあらゆる機能を形成するよう組合される。
【００３０】 命令制御ユニット３４は、スケジューラバッファ３２に記憶される命令の飛越
実行を管理するのに必要な論理を含む。命令制御ユニット３４はまた、データ転
送と、レジスタリネーミングと、ＲＩＳＣ演算の同時発行およびリタイアメント
と、投機的実行とを管理する。ある実施例では、スケジューラバッファ３２は、
最大１２個のｘ８６命令に等しい、２４個までのＲＩＳＣ演算を一度に保持する
。可能であれば、命令制御ユニット３４は、実行ユニット３６の任意の利用可能
な１つにＲＩＳＣ演算を（バッファ３２から）同時に発行してもよい。ある実施
例では、命令制御ユニット３４は、１クロックサイクルあたり６個までのＲＩＳ
Ｃ演算を発行し、４個までのＲＩＳＣ演算をリタイアメントしてもよい。
【００３１】 図１に示すとおり、マイクロプロセッサ１０は、５個の実行ユニット３６を含
む。ストアユニット３６Ｂおよびロードユニット３６Ａは、２段階のパイプライ
ン設計である。ストアユニット３６Ａは、１クロックサイクル後ロードに応じら
れるデータメモリ書込を実行する。ロードユニット３６Ａは、メモリ読出を実行
する。これらの読出からのデータは、２クロックサイクル後に利用可能である。
ロードユニットおよびストアユニットは、さまざまなレイテンシを持つ他の実施
例でも可能である。
【００３２】 実行ユニット３６Ｃは、ＡＬＵ演算、乗算、除算（符号付きおよび符号なしの
両方とも）、シフトおよびローテートを演算するよう構成される固定小数点（ま
たは整数）実行ユニットである。対照的に、実行ユニット３６Ｄは、基本語およ
び倍長語ＡＬＵ演算（たとえば加算および比較など）を演算するよう構成される
固定小数点実行ユニットである。
【００３３】 実行ユニット３６Ｃ−３６Ｄはまた、マルチメディア命令を使用して書かれた
ソフトウェアの性能を加速するよう構成される。マルチメディア命令の利用が可
能なアプリケーションは、グラフィック、ビデオおよびオーディオ圧縮および伸
長、音声認識、ならびに、電話機能を含む。
【００３４】 実行ユニット３６Ｅは、ｘ８６浮動小数点命令を利用するソフトウェアの性能
を加速するよう設計されるＩＥＥＥ７５４に従った浮動小数点ユニットを含む。
実行ユニット３６Ｅは、加算器ユニットと、乗算器ユニットと、除算／平方根ル
ートユニットとを含んでもよい。実行ユニット３６Ｅは、コプロセッサの形態で
動作してもよく、この場合デコードユニット２０が浮動小数点命令を実行ユニッ
ト３６Ｅに直接ディスパッチする。浮動小数点命令はなおも、スケジューラバッ
ファ３２に割当てられ、命令の正順リタイアメントを可能にする。実行ユニット
３６Ｅとスケジューラバッファ３２とは、いつ浮動小数点命令がリタイアメント
の準備ができたかを決定するよう通信する。
【００３５】 分岐解決ユニット３５は、これが分岐条件が評価された後に条件分岐を解決す
るという点で分岐予測論理２２から分離している。分岐解決ユニット３５は、効
率的な投機的実行を可能にし、マイクロプロセッサ１０が分岐予測が正しいかど
うかわかる前に条件分岐を超えて命令を実行することを可能にする。上記のとお
り、ある実施例ではマイクロプロセッサ１０は、７個までの未決の分岐を処理す
るよう構成される。
【００３６】 デコードユニット２０に結合される分岐予測論理２２は、条件分岐がマイクロ
プロセッサ１０において予測される正確さを増大させるよう構成される。分岐予
測論理２２は、分岐挙動および、遅延された命令フェッチによるストールなどの
、命令実行へのその否定的影響を処理するよう構成される。ある実施例では、分
岐予測論理２２は、８１９２エントリ分岐ヒストリテーブルと、１６バイト×１
６エントリ分岐ターゲットキャッシュと、１６エントリリターンアドレススタッ
クとを含む。
【００３７】 分岐予測論理２２は、分岐ヒストリテーブルを使用して２レベル適応的ヒスト
リアルゴリズムを実現する。このテーブルは、実行される分岐情報を記憶し、個
々の分岐を予測し、分岐の群の挙動を予測する。ある実施例では、分岐ヒストリ
テーブルは、スペースを節約するために、予測されたターゲットアドレスを記憶
しない。これらのアドレスは代わりに、デコード段の間にオンザフライで計算さ
れる。分岐が取られると予測されるときのキャッシュフェッチの１クロックサイ
クルペナルティを回避するために、分岐論理２２内の分岐ターゲットキャッシュ
は、（もし分岐ターゲットキャッシュ内にヒットが生ずれば）ターゲットアドレ
スの最初の１６バイトを直接命令バッファに与える。
【００３８】 分岐論理２２はまた、コールおよびリターン命令を最適化するよう設計される
回路を含む。この回路は、メモリ内のコール命令に続く次の命令のアドレスがリ
ターンアドレススタック上にプッシュされることを可能にする。マイクロプロセ
ッサ１０がリターン命令に遭遇すると、分岐論理２２は、リターンスタックから
アドレスをポップしそのアドレスでフェッチを開始する。
【００３９】 この発明の実施例に従えば、命令キャッシュ１４と同様に、データキャッシュ
２６もまた２ウェイセットアソシアティブの、３２Ｋバイトのキャッシュとして
構成される。データＴＬＢ２８は、線形アドレスを物理的アドレスに変換するた
めに使用され、たとえば、１２８エントリを含んでもよい。データキャッシュ２
６は、命令キャッシュ１４と同様に区分されてもよい。
【００４０】 図２を次に参照すると、デコードユニット１０のある実施例のブロック図が示
される。他の実施例は可能で企図される。図２に示す実施例では、デコードユニ
ット２０は、命令バッファ５０と、１組のショートデコーダ５２と、ロングデコ
ーダ５４と、ベクトルデコーダ５６と、シーケンサ５８と、マイクロコードＲＯ
Ｍ６０と、出力選択マルチプレクサ（ｍｕｘ）６２とを含む。命令バッファ５０
は、分岐が取られると予測される場合に、命令キャッシュ１４およびプリデコー
ドキャッシュ１５または分岐論理ユニット２２から命令バイトおよび対応するプ
リデコードデータを受取るよう結合される。命令バッファ５０はまた、ショート
デコーダ５２とロングデコーダ５４とベクトルデコーダ５６とに結合される。シ
ョートデコーダ５２、ロングデコーダ５４、ベクトルデコーダ５６およびシーケ
ンサ５８の各々は、出力選択マルチプレクサ６２に入力を与えるよう結合される
。ベクトルデコーダ５６はまた、シーケンサ５８に結合され、これはさらにマイ
クロコードＲＯＭ６０に結合される。出力選択マルチプレクサ６２は、スケジュ
ーラバッファ３２に結合される。ベクトルデコーダ５６は、１対の記憶場所６４
および６６を含む。記憶場所６４は、マルチメディアイネーブル表示を記憶し、
記憶場所６６は浮動小数点イネーブル表示を記憶する。シーケンサ５８は、マイ
クロコードＲＯＭ６０に記憶されるマイクロコードルーチンによって使用される
スクラッチＲＡＭ６８を含む。スクラッチＲＡＭ６８は、浮動小数点／マルチメ
ディア状態についての記憶装置を含む。
【００４１】 命令バッファ５０は、バイトがデコーダ５２、５４および５６の１つによって
デコードされディスパッチされるまで、命令バイトおよび対応するプリデコーダ
データを記憶するよう構成される。各クロックサイクルごとに、命令バッファ５
０は、デコードされた命令バイトを廃棄し、残りの命令バイトを命令キャッシュ
１４／プリデコードキャッシュ１５または分岐論理ユニット２２から受取られた
命令バイトとマージする。ある実施例では、命令バッファ５０は、最大１６命令
バイトと対応するプリデコードデータとを記憶する。
【００４２】 ショートデコーダ５２は、最も共通して使用されるｘ８６命令（たとえば転送
、シフト、分岐など）を０、１または２個のＲＩＳＣ演算に各々変換する。ショ
ートデコーダ５２は、「短い」ｘ８６命令を演算するよう構成される。言い換え
れば、ショートデコーダ５２は、予め定められた最大長までの複数バイトを有す
る命令をデコードするよう構成される。ある実施例では、予め定められた最大長
は７バイトである。ある実施例では、ショートデコーダ５２は、２個の並列デコ
ーダを含む。
【００４３】 ロングデコーダ５４は、１クロックサイクル毎に１つの命令をデコードし、命
令に応答して４個までのＲＩＳＣ演算を生成する。デコーダ５４は、ショートデ
コーダ５２によってサポートされる予め定められた最大長よりも長いが多くとも
４ＲＩＳＣ演算になおも分解可能である命令をデコードするよう構成される。あ
る実施例では、ロングデコーダ５４は、長さが１１バイトまでの命令をデコード
するよう構成される。
【００４４】 ベクトルデコーダ５６は、ショートデコーダ５２またはロングデコーダ５４に
よって処理されない残りの命令をデコードする。ベクトルデコーダ５６は、デコ
ードされる命令に対応するマイクロコードルーチンの最初の４個のＲＩＳＣ演算
を生成するよう構成される。並列して、ベクトルデコーダ５６は、ルーチンの残
余が記憶されるエントリポイント（すなわちマイクロコードＲＯＭ６０内のアド
レス）を生成するよう構成される。シーケンサ５８は、その後のクロックサイク
ルの間マイクロコードＲＯＭ６０からルーチンの残余をフェッチし、一度に４Ｒ
ＩＳＣ演算まで、ルーチンを出力選択マルチプレクサ６２に転送する。
【００４５】 命令のうちこれに対してショートデコーダ５２およびロングデコーダ５４が設
計されないものを処理するのに加えて、ベクトルデコーダ５６は、ある例外条件
を検出しこの例外条件に応答してエントリポイントおよびマイクロコードルーチ
ンに対応するものの最初のＲＩＳＣ演算を生成する。これらの例外条件の１つは
、以下のいずれかの検出である、すなわち、（ｉ）浮動小数点命令のデコードの
後、しかし任意の他のマルチメディア命令のデコードの前のマルチメディア命令
と、（ii）マルチメディア命令のデコードの後、しかし任意の他の浮動小数点命
令のデコードの前の浮動小数点命令とのいずれかである。これらの場合の各々に
ついて、レジスタファイル４２と４４との同期化が必要とされ得る。
【００４６】 ベクトルデコーダ５６は、記憶場所６４および６６に記憶されるマルチメディ
アイネーブル表示および浮動小数点イネーブル表示を使用して上記の場合を検出
する。各表示は、セットされたとき、対応する命令型のデコードが能動化された
ことを示し、かつ、クリアされたとき、対応する命令型のデコードが不能化され
たことを示すビットを含んでもよい。代替的に、各表示は、セットされたとき、
対応する命令型のデコードが不能化されたことを示し、かつ、クリアされたとき
、対応する命令型のデコードが能動化されたことを示すビットを含んでもよい。
マルチメディアイネーブル表示および浮動小数点イネーブル表示によって表わさ
れる命令型のうちの１つのみが、任意の所与の時間で能動化され得る。不能化さ
れる命令型をデコードすると、ベクトルデコーダ５６は例外条件を生成する。
【００４７】 シーケンサ５８はマイクロコードルーチンをフェッチし、これはレジスタファ
イル４２と４４との間のレジスタファイル同期化を実行するべきか否かを決定し
、その同期化を選択的に実行する。マイクロコードルーチンはまた、実行ユニッ
ト３６Ｃ−３６Ｄと実行ユニット３６Ｅとの間である種の他の同期化を行なう。
たとえば、上記のマルチメディア命令を含むｘ８６アーキテクチャを採用するマ
イクロプロセッサ１０の実施例では、浮動小数点実行ユニット３６Ｅによって使
用され浮動小数点レジスタの有効性およびステータスワードのスタック部分の最
上部を示すタグワードは、マルチメディア命令の実行に応答して変更される。し
たがって、もし例外が生成されて浮動小数点命令がデコードされれば、３６Ｅの
浮動小数点実行内の最上部スタックおよびタグワードは従って変更される。
【００４８】 シーケンサ５８は、浮動小数点／マルチメディア状態をスクラッチＲＡＭ６８
内に記憶する。浮動小数点／マルチメディア状態は、ベクトルデコーダ５６によ
って維持されるマルチメディアイネーブル表示および浮動小数点イネーブル表示
と同様に、浮動小数点命令デコードまたはマルチメディア命令デコードが能動化
されるか否かを示す。しかしながら、付加的に、浮動小数点／マルチメディア状
態はまた、最も最近にデコードされたマルチメディア命令が空状態命令であった
かどうかも示す。ベクトルデコーダ５６が空状態命令をデコードすると、浮動小
数点／マルチメディア状態はセットされ最も最近にデコードされたマルチメディ
ア命令が空状態命令であったかどうかを示す。浮動小数点／マルチメディア状態
は、浮動小数点またはマルチメディア命令のいずれかがその後にデコードされる
まで、最も最近デコードされたマルチメディア命令が空状態命令であったことを
示す。（マルチメディアイネーブル表示および浮動小数点イネーブル表示によっ
て示されるとおり）もしその後にデコードされるマルチメディアまたは浮動小数
点命令が能動化されれば、浮動小数点／マルチメディア状態は更新されその命令
型およびデコードされた最終命令が空状態命令でなかったことを示す。ある実施
例では、空状態命令はベクトルデコーダ５６によってマルチメディア命令である
と考えられる。したがって、空状態命令のデコードの後に、浮動小数点命令は例
外をもたらし、マルチメディア命令は、例外をもたらさないが、浮動小数点／マ
ルチメディア状態によって最も最近にデコードされた命令が空状態命令であった
ことを示さないようにセットされる。このようにして、マイクロコードＲＯＭ６
０からフェッチされたマイクロコードルーチンは、レジスタファイル４２と４４
との同期化が所望されるか否かを決定することができる。代替的に、シーケンサ
５８は、浮動小数点／マルチメディア状態、および、ベクトルデコーダ５６によ
るマルチメディア命令のデコードの場合にはマルチメディア命令が空状態命令で
あるかどうかに依存して、異なったマイクロコードルーチンをフェッチしてもよ
い。マイクロコードルーチンはまた、先に能動化された命令型を不能化し、記憶
場所６４および６６に先に不能化された命令型を能動化する。その後に、ベクト
ルデコーダ５６が例外を生成した命令は、再びフェッチされる。対応する命令型
はここで能動化されているので、例外は生成されるはずはない。加えて、反対の
命令型の命令がその後にデコードされれば、別の例外が生成される（レジスタフ
ァイル４２と４４との同期化をする、または同期化をしない機会が生ずる）。
【００４９】 上記のようにして、デコードユニット２０は、レジスタファイル４２と４４と
の同期化を禁止するか、または、現在能動化されていない命令型をデコードする
と同期化を実行するよう構成される。イネーブル表示は、たとえさまざまな他の
命令型がその間にデコードされるとしても（たとえば整数命令）、デコードユニ
ット２０が１つ以上の浮動小数点命令のセットと１つ以上のマルチメディア命令
のセットとの間の境界を検出することを可能にする。なお、いくつかの場合にお
いては、いずれの命令型のデコードも能動化されないことがある。たとえば、浮
動小数点命令の実行は、マイクロプロセッサ１０によって採用されるアーキテク
チャによって定義される制御レジスタ内のさまざまな制御ビットを介して不能化
されることがある。そのような場合には、たとえマルチメディア命令のデコード
が不能化されているとしても浮動小数点命令のデコードは不能化される。
【００５０】 出力選択マルチプレクサ６２は、そこに命令を与えているソースの１つから命
令を選択しこれらの命令をスケジューラバッファ３２に伝送するよう構成される
。命令のソースの各々は、ＲＩＳＣ演算を出力選択マルチプレクサ６２に与え、
このためスケジューラバッファ３２はＲＩＳＣ演算のみを受取る。出力選択マル
チプレクサ６２は、デコーダおよびシーケンサ５８の各々から制御信号（わかり
やすくするため図面には図示せず）によって制御される。
【００５１】 なお、命令バッファ５０からの命令は、デコーダ５２、５４および５６の各々
に並列に与えられる。デコーダの各々は、与えられた命令バイトをデコードしよ
うと試み、命令を実際にデコードすることのできるデコーダによって出力選択マ
ルチプレクサ６２はその出力を選択する。さらに、マイクロコードＲＯＭ６０は
、レジスタファイルの同期化（またはその欠如）のために上記のルーチンを記憶
するのに加えて、所望のごとく、さまざまな他の目的のためにルーチンを記憶す
る。マイクロコードルーチンは、特定の目的を達成するよう配置される命令のシ
ーケンス（たとえばＲＩＳＣ演算）を含む。
【００５２】 図３を参照すると、シーケンサ５８によって維持される浮動小数点／マルチメ
ディア状態のある実施例の状態を示す例示の状態マシン７０が図示される。他の
実施例を企図することが可能である。図３の実施例では、状態マシン７０は、Ｆ
Ｐ活性化状態７２、マルチメディア活性化状態７４、および、ＦＥＭＭＳ状態７
６を含む。
【００５３】 ＦＰ活性化状態７２は、レジスタファイル同期化を実行するべきかどうかを決
定する例外を生じることなしに、浮動小数点命令がデコードされディスパッチさ
れ得る状態である。マルチメディア活性化状態７４またはＦＥＭＭＳ状態７６の
いずれかでは、レジスタファイル同期化を実行するべきかどうかを決定する例外
を生ずることなしにマルチメディア命令はデコードされディスパッチされ得る。
状態マシン７０に図示されるさまざまなアークは、状態変化を起こさせる事象を
示す。点線のアークは、レジスタファイル同期化が実行されるべきかどうかを決
定するためにベクトルデコーダ５６によって合図される例外を示す。実線のアー
クは、例外なしに実行される状態変化（またはその欠如）を示す。
【００５４】 状態マシン７０がＦＰ活性化状態７２にあるとき、浮動小数点または「通常」
命令のいずれかのデコードによって状態マシン７０はＦＰ活性化状態７２に維持
される。これを説明すると、「通常」命令とは、浮動小数点命令、マルチメディ
ア命令または空状態命令ではない命令を指す。たとえば、整数命令はこの説明で
は通常命令である。他方で、マルチメディア命令または空状態命令（図３に示す
「ＦＥＭＭＳ命令」）のデコードによって、ＦＰ活性化状態７２からマルチメデ
ィア活性化状態７４またはＦＥＭＭＳ状態７６の１つに、それぞれ遷移する。こ
れらの遷移の各々は、ベクトルデコーダ５６によってシーケンサ５８に合図され
る例外を介して生ずる。ＦＰ活性化状態７２からマルチメディア活性化状態７４
への遷移は、レジスタファイル同期化を招き、一方、ＦＰ活性化状態７２からＦ
ＥＭＭＳ状態７６への遷移はレジスタファイル同期化を招かない。このようにし
て、浮動小数点命令の実行からマルチメディア命令の実行への遷移は、空状態命
令によって開始可能であり、レジスタファイル同期化が禁止されることがある。
マイクロコードルーチンを完成すると、状態マシン７０はデスティネーション状
態になる。
【００５５】 状態マシン７０がマルチメディア活性化状態７４にあるとき、マルチメディア
命令または通常命令のいずれかのデコードによって、状態マシン７０はマルチメ
ディア状態７４に維持される。他方で、空状態命令のデコードによって、状態マ
シン７０はＦＥＭＭＳ状態７６に遷移し、浮動小数点命令のデコードによってＦ
Ｐ活性化状態７２に遷移する。ＦＥＭＭＳ状態７６への遷移は例外を生ずること
なしに起きる（なぜなら空状態命令は、状態マシン７０に関してはおよびレジス
タファイル４２と４４との同期化に関してはマルチメディア命令と考えられるか
らである）。逆にＦＰ活性化状態７２への遷移は例外を介して起こる。
【００５６】 状態マシン７０がＦＥＭＭＳ状態７６にあるとき、通常命令のデコードによっ
て状態マシン７０はＦＥＭＭＳ状態７６に維持される。このようにして、１つ以
上の通常命令は、空状態命令とその後のマルチメディア命令または浮動小数点命
令との間にコードシーケンスで挿入可能であり、コードシーケンス内の空状態命
令の存在によるレジスタファイル同期化への影響は、あたかも通常命令がコード
シーケンスにはなかったかのように同じである。したがって、空状態命令を使用
するプログラミングモデルは、より柔軟になる可能性がある。他方で、マルチメ
ディア命令のデコードによって状態マシン７０はマルチメディア活性化状態７４
に遷移する（空状態命令はマルチメディア命令であると考えられるので、ここで
もレジスタファイルの同期化はない）。浮動小数点命令のデコードは、ＦＰ活性
化状態７２への遷移と、レジスタファイルの同期化が所望されるかどうかを決定
する例外とをもたらす。ＦＥＭＭＳ状態７６からＦＰ活性化状態７２への遷移は
、レジスタファイル同期化なしに達成される、なぜならＦＥＭＭＳ状態７６にあ
る状態マシン７０は、最も最近に実行されたマルチメディアまたは浮動小数点命
令が空状態であったことを示し、したがってレジスタファイル同期化は所望され
ないからである。
【００５７】 なお、上記説明は、例外をもたらす遷移のうちどれがレジスタファイル同期化
を招き、どれがそうでないかを示すが、これらの状態マシンの遷移は、マイクロ
コードルーチンを介して管理される。したがって、状態遷移の実行の間、レジス
タファイル同期化が実行されるかどうかを決定するのはマイクロコードルーチン
である。さらに、空状態命令はマルチメディア命令であると考えられるので、マ
ルチメディア活性化状態７４とＦＥＭＭＳ状態７６との間の遷移は、例外をもた
らすことなしに実行され得ることが注目される。したがって、レジスタファイル
同期化は必要とされない。シーケンサ５８によって維持される浮動小数点／マル
チメディア状態が、新しい状態に更新されるだけである。さらに、上記の状態マ
シンは、一部マイクロコードルーチンで、一部ハードウェアで実現される。しか
しながら、状態マシンは、適切なレジスタファイル同期化を含め、ハードウェア
において完全に実現可能であることが企図される。さらにまた他の実施例が企図
され、状態マシン７０およびデコードユニット２０によって表される機能がデコ
ード段とは異なったパイプラインにおける段に採用されてもよい。いかなる好適
な構成が使用されてもよい。
【００５８】 ある実施例に従うと、状態マシン７０の状態は、マイクロプロセッサ１０によ
って予測される各分岐命令とともにディスパッチされてもよいことが注目される
。分岐の予測誤りが起きれば、その分岐命令とともにディスパッチされた状態は
状態マシン７０にリストアされてもよい。代替的に、分岐命令とともに状態をデ
ィスパッチすることとある種の命令を実行する前に実行命令をストールすること
とを組合わせてこれを所望のごとく採用してもよい。投機的命令実行がリダイレ
クトされるとき（たとえば分岐の予測誤りおよび例外）状態マシン７０の状態を
回復するための任意の好適な方法が使用されてもよい。
【００５９】 次に図４を参照すると、上記説明に従ってレジスタファイル同期化を選択的に
実行するために用いられる１つ以上のマイクロコードルーチンによって実行され
る動作の例示の組を図示するフローチャートが示される。他の実施例も可能であ
り企図される。図４に示すステップは場合によっては直列順に例示されるが、い
かなる好適な順が使用されてもよい。この説明の残りの部分では、マイクロコー
ドルーチンという用語を使用する。しかしながら、１つ以上のマイクロコードル
ーチンが図４に示すステップを実行するために使用されてもよいことが理解され
る。
【００６０】 マイクロコードルーチンは、記憶場所６４および６６に記憶される浮動小数点
イネーブル表示およびマルチメディアイネーブル表示の状態を調べて実行するべ
き適切な動作を決定する（決定ブロック８０および８２）。浮動小数点命令およ
びマルチメディア命令のいずれも能動化されなければ、マイクロコードルーチン
はソフトウェア割込ハンドラに制御を転送する（ステップ８４）。ソフトウェア
割込ハンドラは、浮動小数点および／またはマルチメディア実行が能動化される
べきか否かを決定してもよい。もし浮動小数点イネーブル表示が能動化されれば
（すなわち状態マシン７０がＦＰ活性化状態７２にある）、マイクロコードルー
チンは、デコードされるべきマルチメディア命令が空状態命令であるかどうかを
決定する（決定ブロック８６）。もしマルチメディア命令が空状態命令であれば
、浮動小数点命令とマルチメディア命令との間の遷移が検出されており、マルチ
メディア命令は空状態命令で開始される。したがって、レジスタファイル同期化
は所望されない。マイクロコードルーチンは浮動小数点／マルチメディア状態を
ＦＥＭＭＳ状態７６にセットし（ステップ８８）、記憶場所６４および６６をさ
らにセットしてマルチメディアが能動化され浮動小数点が不能化されたことを示
す。
【００６１】 他方で、もしデコードされるべきマルチメディア命令が空状態命令でなければ
、浮動小数点命令とマルチメディア命令との間の遷移が検出されており、レジス
タファイル同期化が所望される。したがって、レジスタファイル４２内のレジス
タの各々は、レジスタファイル４４内の対応するレジスタにコピーされる（ステ
ップ９０）。加えて、マイクロコードルーチンは、浮動小数点／マルチメディア
状態をマルチメディア活性化状態７４にセットし、記憶場所６４および６６をセ
ットしてマルチメディアが能動化され浮動小数点が不能化されたことを示す。
【００６２】 逆に、もし浮動小数点が不能化されマルチメディアが能動化されれば、マイク
ロコードルーチンは、状態マシン７０がＦＥＭＭＳ状態７６にあるかどうかを決
定する（決定ブロック９２）。もし状態マシン７０がＦＥＭＭＳ状態７６にあれ
ば、マルチメディア命令と浮動小数点命令との間の遷移が検出されており、レジ
スタファイル同期化は所望されない。したがって、マイクロコードルーチンは浮
動小数点実行ユニット３６Ｅ内のタグワードをセットしてレジスタファイル４２
内の各レジスタが無効であることを示す（なぜなら最も最近に実行されたマルチ
メディア命令は空状態命令であったからである）。加えて、マイクロコードルー
チンは、（マルチメディア命令定義に従って）ステータスワードのスタック部分
の最上部をセットする。さらに、マイクロコードルーチンは、浮動小数点／マル
チメディア状態をＦＰ活性化状態７２にセットし、記憶場所６４および６６をセ
ットしてマルチメディアが不能化され浮動小数点が能動化されたことを示す（ス
テップ９４）。
【００６３】 もし浮動小数点が不能化され、マルチメディアが能動化され、状態マシン７０
がマルチメディア活性化状態７４にあるならば、マルチメディア命令と浮動小数
点命令との間の遷移が検出されており、レジスタファイル同期化が所望される。
したがって、マイクロコードルーチンは、ステータスワードのスタック部分を０
にセットする（ステップ９６）。加えて、タグワードは、最も最近に実行された
マルチメディア命令がＥＭＭＳ命令であったか否かまたは別のマルチメディア命
令であったかどうかに依存して、各レジスタ毎に有効または無効のいずれかにセ
ットされる。加えて、マイクロコードルーチンは、レジスタファイル４４内のレ
ジスタをレジスタファイル４２内の対応するレジスタにコピーする。最後に、マ
イクロコードルーチンは、浮動小数点／マルチメディア状態をＦＰ活性化状態７
２にセットし、記憶場所６４および６６をセットしてマルチメディアが不能化さ
れ浮動小数点が能動化されたことを示す。
【００６４】 次に図５を参照すると、空状態命令の例示的使用を示す例示のソフトウェア階
層が示される。さまざまなルーチンがボックス１００−１０８によって例示され
る。各ボックスは、上部および下部に分かたれる。上部分は、ルーチンの型を特
定し、下部分はルーチンのその型に含まれる命令のセットを示す。ボックスの間
の矢印は、どのルーチンが互いと通信可能であるか（すなわちコールするかまた
はコールされる）を示す。
【００６５】 ボックス１００は、浮動小数点ルーチンによってコールされず浮動小数点ルー
チンをコールしない通常ルーチン（すなわち浮動小数点命令またはマルチメディ
ア命令を含まないルーチン）を例示する。したがって、通常ルーチンは、１つ以
上の通常命令を含む。もしマルチメディアルーチンが通常ルーチンによってコー
ルされるならば、オプションとして１つ以上の通常命令に続くのは空状態命令で
ある。リターン命令が通常ルーチンを締めくくる。したがって、ボックス１０８
によって表わされるルーチンなどのルーチンは、ルーチンの最後に空状態命令を
省略し得る。さらに、もしボックス１０８によって表わされるルーチンをコール
する通常ルーチンおよび任意のマルチメディアルーチンがボックス１０８によっ
て表わされるルーチンをコールする前に空状態命令を含めば、ボックス１０８に
よって表わされるルーチンはルーチンの開始時に空状態命令を省略し得る。
【００６６】 ボックス１０８によって例示されるルーチンは、マルチメディアルーチンまた
は通常ルーチンによってのみコールされるマルチメディアルーチン（すなわち１
つ以上のマルチメディア命令および任意で１つ以上の通常命令を含むルーチン）
である。ボックス１０８によって例示されるルーチンは、マルチメディアルーチ
ンまたは通常ルーチンによってのみコールされるので、ボックス１０８によって
例示されるルーチンは、空状態命令を省略し、コールされたルーチンが任意の浮
動小数点命令の実行より前に空状態命令を挿入するとすることができる。ボック
ス１０８によって例示されるルーチンは、リターン命令で終わる。
【００６７】 ボックス１０２によって例示されるルーチンは、浮動小数点ルーチンを含む、
任意のルーチンによってコールされ得る通常ルーチンである。したがって、ルー
チンは、リターン命令で終わる１つ以上の通常命令を含む。
【００６８】 ボックス１０４は、たとえば浮動小数点ルーチンを含む非マルチメディアルー
チンによってコール可能であるマルチメディアルーチンを例示する。したがって
、もしルーチンが浮動ルーチンによってコールされるか、または、浮動小数点ル
ーチンの実行の後にしかし異なったマルチメディアルーチンの実行よりも前にコ
ールされれば、ルーチンは空状態命令によって開始されレジスタファイル同期化
を禁止する。空状態命令の後に１つ以上のマルチメディアおよび／または通常命
令が続く。ルーチンは、別の空状態命令およびリターン命令で終わる。もしその
後のルーチンが浮動小数点命令を実行すれば、最後の空状態命令は、レジスタフ
ァイル同期化を禁止する。
【００６９】 浮動小数点ルーチンはボックス１０６によって例示される。浮動小数点ルーチ
ンは、いかなる他のルーチンによってコールされてもよく、１つ以上の浮動小数
点および／または通常命令を含み、リターン命令で終わる。
【００７０】 図５に例示するルーチンは、プログラムによって採用される可能性のあるさま
ざまなルーチンに含まれる空状態命令の数を最小限にしようとする例である。さ
らに、もしレジスタファイル同期化が所望されれば、空状態命令をこれらのルー
チンに使用するべきではないことが注目される。
【００７１】 次に図６を参照すると、バスブリッジ２０２を介してさまざまなシステムコン
ポーネントに結合されるマイクロプロセッサ１０を含むコンピュータシステム２
００のある実施例のブロック図が示される。他の実施例が可能であり企図される
。図示のシステムでは、主メモリ２０４はメモリバス２０６によってバスブリッ
ジ２０２に結合され、グラフィックコントローラ２０８はＡＧＰバス２１０によ
ってバスブリッジ２０２に結合される。最後に、複数個のＰＣＩデバイス２１２
Ａ−２１２ＢがＰＣＩバス２１４によってバスブリッジ２０２に結合される。２
次バスブリッジ２１６をさらに設けてＥＩＳＡ／ＩＳＡバス２２０によって１つ
以上のＥＩＳＡまたはＩＳＡデバイス２１８への電気的インターフェイスを可能
にしてもよい。マイクロプロセッサ１０は、ＣＰＵバス２２４によってバスブリ
ッジ２０２に結合される。
【００７２】 バスブリッジ２０２は、マイクロプロセッサ１０と主メモリ２０４とグラフィ
ックコントローラ２０８とＰＣＩバス２１４に接結されるデバイスとのインター
フェイスを与える。演算がバスブリッジ２０２に接続されるデバイスの１つから
受取られると、バスブリッジ２０２は演算のターゲットを特定する（たとえば、
特定のデバイスまたは、ＰＣＩバス２１４の場合、ターゲットはＰＣＩバス２１
４の上にある）。バスブリッジ２０２は、演算をターゲットされたデバイスへ送
る。バスブリッジ２０２は一般的には、演算を、ソースデバイスまたはバスによ
って使用されるプロトコルからターゲットデバイスまたはバスによって使用され
たプロトコルに変換する。
【００７３】 ＰＣＩバス２１４に対してＩＳＡ／ＥＩＳＡバスへのインターフェイスを与え
るのに加え、２次バスブリッジ２１６は、所望であれば、さらなる機能をさらに
組込んでもよい。たとえば、ある実施例では、２次バスブリッジ２１６は、マス
タＰＣＩアービタ（図示せず）を含んでＰＣＩバス２１４の所有権を調停する。
入力／出力コントローラ（図示せず）は、外部からであっても２次バスブリッジ
２１６と統合されてもよいが、これを所望のごとくコンピュータシステム２００
内に含んでキーボードおよびマウス２２２ならびにさまざまな直列および並列ポ
ートへの動作上のサポートを与えてもよい。他の実施例では、外部キャッシュユ
ニット（図示せず）がマイクロプロセッサ１０とバスブリッジ２０２との間のＣ
ＰＵバス２２４にさらに結合されてもよい。代替的に、外部キャッシュはバスブ
リッジ２０２に結合されてもよく、外部キャッシュに対するキャッシュ制御論理
はバスブリッジ２０２に統合されてもよい。
【００７４】 主メモリ２０４は、この中にアプリケーションプログラムが記憶されここから
マイクロプロセッサ１０が主に実行するメモリである。好適な主メモリ２０４は
、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）と、好ましくはＳＤＲＡＭ
（シンクロナスＤＲＡＭ）の複数個のバンクとを含む。
【００７５】 ＰＣＩデバイス２１２Ａ−２１２Ｂは、たとえば、ネットワークインターフェ
イスカード、ビデオアクセレータ、オーディオカード、ハードまたはフロッピー
ディスクドライブまたはドライブコントローラ、ＳＣＳＩ（スモールコンピュー
タシステムインターフェイス）アダプタ、および、電話機能カードなどのさまざ
まな周辺デバイスを例示するものである。同様に、ＩＳＡデバイス２１８は、モ
デム、サウンドカード、ＧＰＩＢまたはフィールドバスインターフェイスカード
などのさまざまなデータ収集カードなどの、さまざまなタイプの周辺デバイスを
例示する。
【００７６】 グラフィックコントローラ２０８は、ディスプレイ２２６上のテキストおよび
画像のレンダリングを制御するために設けられる。グラフィックコントローラ２
０８は、一般的に公知である典型的なグラフィックアクセレータを具体化して、
主メモリ２０４へおよびそこから効果的にシフト可能である３次元データ構造を
レンダリングしてもよい。グラフィックコントローラ２０８はしたがって、それ
がバスブリッジ２０２内のターゲットインターフェイスへのアクセスを要求し受
取って主メモリ２０４へのアクセスを獲得することが可能であるという点で、Ａ
ＧＰバス２１０のマスタであり得る。専用グラフィックバスは、主メモリからの
データの迅速な検索を収容する。ある種の演算では、グラフィックコントローラ
２０８はさらに、ＡＧＰバス２１０上のＰＣＩプロトコルトランザクションを生
成するよう構成されてもよい。したがって、バスブリッジ２０２のＡＧＰインタ
ーフェイスは、ＡＧＰプロトコルトランザクションとＰＣＩプロトコルターゲッ
トおよびイニシエータトランザクションとの両方をサポートする機能を含んでも
よい。ディスプレイ２２６は、画像またはテキストを与えることのできる任意の
電子ディスプレイである。好適なディスプレイ２２６は、陰極線管（「ＣＲＴ」
）、液晶ディスプレイ（「ＬＣＤ」）などを含む。
【００７７】 なお、ＡＧＰバス、ＰＧＩバス、およびＩＳＡバスまたはＥＩＳＡバスは、上
記説明では例として使用されるが、所望のごとくいかなるバスアーキテクチャと
置き換えてもよい。さらに、コンピュータシステム２００は、付加的なマイクロ
プロセッサ（たとえばコンピュータシステム２００の任意のコンポーネントとし
て示されるマイクロプロセッサ１０ａ）を含むマルチプロセシングコンピュータ
システムであってもよい。マイクロプロセッサ１０ａは、マイクロプロセッサ１
０と同様であってもよい。より特定的には、マイクロプロセッサ１０ａは、マイ
クロプロセッサ１０と全く同じコピーであってもよい。マイクロプロセッサ１０
ａは、マイクロプロセッサ１０（図６に図示される）とＣＰＵバス２２４を共有
してもよく、または、独立バスを介してバスブリッジ２０２に接続されてもよい
。
【００７８】 上記開示に従うと、マイクロプロセッサは、同じ論理的記憶装置に対応付ける
よう定義された２つのレジスタファイル間の選択的レジスタファイル同期化をサ
ポートするものとして示される。有利には、レジスタファイル間の同期化が所望
されない場合、マイクロプロセッサは同期化を禁止してもよい。同じ論理的レジ
スタファイルにアクセスする命令とレジスタファイル同期化を必要としない命令
との両方の型を採用する命令シーケンスは、レジスタファイルの非同期化によっ
てより高い性能を達成し得る。他方で、レジスタファイル同期化を必要としない
コードシーケンスでも同期化の利益を受ける（おそらく達成される性能はより低
い）。
【００７９】 上記開示を詳細に理解すると多くの変形および修正が当業者には明らかとなる
であろう。前掲のクレームはそのような変形および修正のすべてを含むものであ
ると理解されるべきである。
【図面の簡単な説明】
【図１】 マイクロプロセッサのある実施例のブロック図である。
【図２】 図１に示すデコードユニットのある実施例のブロック図である。
【図３】 図２に示すデコードユニットのある実施例の動作を例示する状態
マシンの図である。
【図４】 図２に示すデコードユニットのある実施例に従って図３に示す状
態マシンの一部を実現するマイクロコードシーケンスで実行されるステップを例
示するフローチャートである。
【図５】 高速の空状態命令の例示的使用とサブルーティン階層を例示する
図である。
【図６】 図１に示すマイクロプロセッサを含むコンピュータシステムのあ
る実施例のブロック図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年１月５日（２０００．１．５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【関連技術の説明】 ＷＯ−Ａ−９７／２２９２４は、命令を実行するための方法およびマイクロプ
ロセッサを開示している。ある実施例では、マイクロプロセッサは、第１および
第２のレジスタファイル、すなわちパックされたデータレジスタおよび浮動小数
点レジスタを採用する。遷移ユニットは、これら２つの物理的レジスタファイル
間でデータをコピーすることによって、パックされたデータレジスタを浮動小数
点レジスタ上にエイリアスする。全体または部分的なエイリアスが開示されてい
る。全体のエイリアスの際には、パックされたデータモードへの遷移の間、物理
的浮動小数点レジスタファイルは、パックされたデータレジスタファイル上に完
全にエイリアスされ、同様に、浮動小数点モードへの遷移の間、物理的パックさ
れたデータレジスタファイルは、物理的浮動小数点レジスタファイル上に完全に
エイリアスされる。部分的エイリアスの間、物理的浮動小数点レジスタまたは物
理的パックされたデータレジスタのうち対応するタグが非空状態を示すものにの
み記憶されたデータについてコピーが行なわれる。この文献の開示は、前掲の独
立クレームの前文を形成する。 マイクロプロセッサはしばしば、広範な問題に対する計算解決を与えるために
さまざまなデータ型を演算するように構成される。たとえば、整数データ型と浮
動小数点データ型とは普通に用いられる。整数データ型は、演算されるべき値が
おおよそ同じ絶対値（さらには関心の結果を発生するために計算される任意の中
間結果）である場合に使用されるであろう。一方で、演算されるべき値の絶対値
（または中間結果）が大きく変動すると予想されるならば、浮動小数点データ型
がより適切であろう。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＪＰ，ＫＲ (72)発明者 フェイバー，ジョン・ジィ アメリカ合衆国、95066 カリフォルニア 州、スコッツ・バレー、ウッドランド・ド ライブ、4400 Ｆターム(参考） 5B013 DD02 5B022 AA00 BA01 BA02 CA01 CA07 EA03 FA00 5B033 BA01 DD01 【要約の続き】 持される。マイクロプロセッサは空状態命令をサポート する。もし空状態命令が１以上のマルチメディア命令の 組と１以上の浮動小数点命令の組との間にコードシーケ ンスで含まれれば、マイクロプロセッサはレジスタファ イル同期化を禁止する。ｘ８６命令セットを含むある実 施例では、空状態命令は、上記特徴に加えてＥＭＭＳ命 令と同じ動作の組を実行する。

Claims (32)

    【特許請求の範囲】
  1. 【請求項１】 第１の型の命令、第２の型の命令および空状態命令を含む命
    令セット内で定義される命令をデコードするよう構成されるデコードユニットを
    含み、前記命令セットは、前記第２の複数個のレジスタの各々が割当てられた論
    理的記憶場所に前記第１の複数個のレジスタの対応する１つが割当てられるよう
    、前記第１の型の命令を介してアクセス可能な第１の複数個のレジスタと前記第
    ２の型の命令を介してアクセス可能な第２の複数個のレジスタとが論理的記憶装
    置に対応付けられるようさらに定義し、さらに、 前記第１の複数個のレジスタに対応する物理的記憶場所を含む第１のレジスタ
    ファイルと、 前記第２の複数個のレジスタに対応する物理的記憶場所を含む第２のレジスタ
    ファイルと、 前記第１のレジスタファイルに結合される第１の実行ユニットとを含み、前記
    第１の実行ユニットは前記第１の型の命令を実行するよう構成され、前記第１の
    実行ユニットは前記第１の型の前記命令についてのオペランドを前記第１のレジ
    スタファイルから読出すよう構成され、さらに、 前記第２のレジスタファイルに結合される第２の実行ユニットを含み、前記第
    ２の実行ユニットは前記第２の型の命令を実行するよう構成され、前記第２の実
    行ユニットは前記第２の型の前記命令についてのオペランドを前記第２のレジス
    タファイルから読出すよう構成され、 前記デコードユニットは、前記第１の型の第１の命令、前記空状態命令、およ
    び前記第２の型の前記第２の命令を含む第１の命令シーケンスをデコードすると
    、前記第１の命令の実行と前記第２の命令の実行との間で前記第１のレジスタフ
    ァイルと前記第２のレジスタファイルとの同期化を禁止するよう構成される、マ
    イクロプロセッサ。
  2. 【請求項２】 前記第１の型の命令はマルチメディア命令を含む、請求項１
    に記載のマイクロプロセッサ。
  3. 【請求項３】 前記第２の型の命令は浮動小数点命令を含む、請求項２に記
    載のマイクロプロセッサ。
  4. 【請求項４】 前記第１の型の命令は浮動小数点命令を含む、請求項１に記
    載のマイクロプロセッサ。
  5. 【請求項５】 前記第２の型の命令はマルチメディア命令を含む、請求項４
    に記載のマイクロプロセッサ。
  6. 【請求項６】 前記デコードユニットは、前記第１の命令とその後に前記空
    状態命令とさらにその後に前記第２の命令とである前記第１の命令シーケンスの
    プログラム順にのみ応答して前記同期化を禁止するよう構成される、請求項１に
    記載のマイクロプロセッサ。
  7. 【請求項７】 前記第１の命令シーケンスは、前記命令セットによって定義
    される第３の型の命令の１つ以上の命令をさらに含む、請求項６に記載のマイク
    ロプロセッサ。
  8. 【請求項８】 前記デコードユニットは、もし前記１つ以上の命令のいくつ
    かが前記第１の命令と前記空状態命令との間にプログラム順であるとしても前記
    同期化を禁止するよう構成される、請求項７に記載のマイクロプロセッサ。
  9. 【請求項９】 前記デコードユニットは、もし前記１つ以上の命令のいくつ
    かが前記第２の命令と前記空状態命令との間にプログラム順であるとしても前記
    同期化を禁止するよう構成される、請求項７に記載のマイクロプロセッサ。
  10. 【請求項１０】 前記第３の型の命令は整数命令を含む、請求項７に記載の
    マイクロプロセッサ。
  11. 【請求項１１】 前記デコードユニットは、前記第１および第２の命令を含
    むが前記空状態命令を除く第２の命令シーケンスがデコードされると前記第１の
    レジスタファイルと第２のレジスタファイルとの前記同期化を実行するよう構成
    される、請求項１に記載のマイクロプロセッサ。
  12. 【請求項１２】 前記デコードユニットは、 命令をデコードするよう構成される１つ以上のデコーダと、 前記１つ以上のデコーダの１つによってマイクロコードされた命令がデコード
    されると命令を与えるよう結合されるマイクロコードＲＯＭとを含み、前記マイ
    クロコードＲＯＭは前記同期化を禁止する命令と前記同期化を実行する命令とを
    含むルーチンをさらに記憶する、請求項１１に記載のマイクロプロセッサ。
  13. 【請求項１３】 第１の型の命令、第２の型の命令および空状態命令を含む
    命令セット内で定義される命令を実行するための方法であって、前記命令セット
    は、前記第２の複数個のレジスタの各々が割当てられた論理的記憶場所に前記第
    １の複数個のレジスタの対応する１つが割当てられるよう、前記第１の型の命令
    を介してアクセス可能な第１の複数個のレジスタと前記第２の型の命令を介して
    アクセス可能な第２の複数個のレジスタとが論理的記憶装置に対応付けられるよ
    うにさらに定義し、前記方法は、 前記第１の複数個のレジスタの各々についての物理的記憶場所を含む第１のレ
    ジスタファイルから前記第１の型の第１の命令についての第１のオペランドを読
    出すステップと、 前記第２の複数個のレジスタの各々についての物理的記憶場所を含む第２のレ
    ジスタファイルから前記第２の型の第２の命令についての第２のオペランドを読
    出すステップと、 もし前記空状態命令が前記第１の命令と前記第２の命令との間に命令シーケン
    スで含まれていなければ、前記第１のオペランドの前記読出と前記第２のオペラ
    ンドの前記読出との間で前記第１のレジスタファイルと前記第２のレジスタファ
    イルとを同期化するステップと、 もし前記空状態命令が前記第１の命令と前記第２の命令との間に前記命令シー
    ケンスで含まれていれば、前記第１のレジスタファイルと前記第２のレジスタフ
    ァイルとの同期化を禁止するステップとを含む、方法。
  14. 【請求項１４】 前記第１のオペランドの前記読出は、前記第１のレジスタ
    ファイルからマルチメディア型の前記第１の命令についての前記第１のオペラン
    ドを読出すステップを含む、請求項１３に記載の方法。
  15. 【請求項１５】 前記第２のオペランドの前記読出は、前記第２のレジスタ
    ファイルから浮動小数点型の前記第２の命令についての前記第２のオペランドを
    読出すステップを含む、請求項１４に記載の方法。
  16. 【請求項１６】 前記命令シーケンスのプログラム順は、前記第１の命令と
    その後に前記空状態命令とさらにその後に前記第２の命令とを含む、請求項１３
    に記載の方法。
  17. 【請求項１７】 前記空状態命令と前記第２の命令との間に前記第１の型の
    第３の命令を含む前記命令シーケンスに応答して前記第１のレジスタファイルと
    前記第３のレジスタファイルとを同期化するステップをさらに含む、請求項１６
    に記載の方法。
  18. 【請求項１８】 前記命令セット内に定義される第３の型の命令の１つ以上
    の命令が、前記命令シーケンス内に前記第１の命令と前記空状態命令との間また
    は前記第２の命令と前記空状態命令との間に含まれるとしても前記禁止が実行さ
    れる、請求項１３に記載の方法。
  19. 【請求項１９】 前記空状態命令が前記命令シーケンスから除かれるならば
    、もし前記命令セット内に定義される第３の型の命令の１つ以上の命令が前記命
    令シーケンス内に前記第１の命令と前記第２の命令との間に含まれるとしても前
    記同期化が実行される、請求項１３に記載の方法。
  20. 【請求項２０】 第１の複数個のレジスタに対応する物理的記憶場所を含む
    第１のレジスタファイルと、 第２の複数個のレジスタに対応する物理的記憶場所を含む第２のレジスタファ
    イルとを含むマイクロプロセッサであって、 前記マイクロプロセッサは、第１の型の命令、第２の型の命令および空状態命
    令を含む命令セット内で定義される命令を実行するよう構成され、前記命令セッ
    トは、前記第２の複数個のレジスタの各々が割当てられた論理的記憶場所に前記
    第１の複数個のレジスタの対応する１つが割当てられるよう、前記第１の型の命
    令を介してアクセス可能な第１の複数個のレジスタと前記第２の型の命令を介し
    てアクセス可能な第２の複数個のレジスタとが論理的記憶装置に対応付けられる
    ようさらに定義し、前記マイクロプロセッサは、前記第１の型の第１の命令を実
    行した後にかつ前記第２の型の第２の命令を実行するより前に前記第１の命令お
    よび前記第２の命令を含む第１の命令シーケンスが前記空状態命令を含むことに
    応答して前記第１のレジスタファイルと前記第２のレジスタファイルとの同期化
    を禁止するよう構成される、マイクロプロセッサ。
  21. 【請求項２１】 前記第１の型の命令はマルチメディア命令を含む、請求項
    ２０に記載のマイクロプロセッサ。
  22. 【請求項２２】 前記第２の型の命令は浮動小数点命令を含む、請求項２１
    に記載のマイクロプロセッサ。
  23. 【請求項２３】 前記第１の型の命令は浮動小数点命令を含む、請求項２０
    に記載のマイクロプロセッサ。
  24. 【請求項２４】 前記第２の型の命令はマルチメディア命令を含む、請求項
    ２３に記載のマイクロプロセッサ。
  25. 【請求項２５】 前記マイクロプロセッサは、前記第１の命令とその後に前
    記空状態命令とさらにその後に前記第２の命令とである前記第１の命令シーケン
    スのプログラム順にのみ応答して前記同期化を禁止するよう構成される、請求項
    ２０に記載のマイクロプロセッサ。
  26. 【請求項２６】 前記第１の命令シーケンスは、前記命令セットによって定
    義される第３の型の命令の１つ以上の命令をさらに含む、請求項２５に記載のマ
    イクロプロセッサ。
  27. 【請求項２７】 前記マイクロプロセッサは、もし前記１つ以上の命令のい
    くつかが前記第１の命令と前記空状態命令との間にプログラム順であるとしても
    前記同期化を禁止するよう構成される、請求項２６に記載のマイクロプロセッサ
    。
  28. 【請求項２８】 前記マイクロプロセッサは、もし前記１つ以上の命令のい
    くつかが前記第２の命令と前記空状態命令との間にプログラム順であるとしても
    前記同期化を禁止するよう構成される、請求項２６に記載のマイクロプロセッサ
    。
  29. 【請求項２９】 前記第３の型の命令は整数命令を含む、請求項２６に記載
    のマイクロプロセッサ。
  30. 【請求項３０】 前記マイクロプロセッサは、前記第１の命令を実行した後
    にかつ前記第２の命令を実行するよりも前に前記第１の命令および第２の命令を
    含むが前記空状態命令を除く第２の命令シーケンスに応答して前記第１のレジス
    タファイルと第２のレジスタファイルとの前記同期化を実行するよう構成される
    、請求項２０に記載のマイクロプロセッサ。
  31. 【請求項３１】 第１の複数個のレジスタに対応する物理的記憶場所を含む
    第１のレジスタファイルと、第２の複数個のレジスタに対応する物理的記憶場所
    を含む第２のレジスタファイルとを含むマイクロプロセッサを含み、前記マイク
    ロプロセッサは、第１の型の命令、第２の型の命令および空状態命令を含む命令
    セット内で定義される命令を実行するよう構成され、前記命令セットは、前記第
    ２の複数個のレジスタの各々が割当てられた論理的記憶場所に前記第１の複数個
    のレジスタの対応する１つが割当てられるよう、前記第１の型の命令を介してア
    クセス可能な第１の複数個のレジスタと前記第２の型の命令を介してアクセス可
    能な第２の複数個のレジスタとが論理的記憶装置に対応付けられるようにさらに
    定義し、前記マイクロプロセッサは、前記第１の型の第１の命令を実行した後に
    かつ前記第２の型の第２の命令を実行するより前に前記第１の命令および前記前
    記第２の命令を含む命令シーケンスが前記空状態命令も含むことに応答して前記
    第１のレジスタファイルと前記第２のレジスタファイルとの同期化を禁止するよ
    う構成され、さらに、 前記マイクロプロセッサに結合される主メモリを含み、前記主メモリは前記命
    令シーケンスを記憶し前記マイクロプロセッサに前記命令シーケンスがそこから
    要求されると前記命令シーケンスを与えるよう構成され、さらに、 前記主メモリに結合される入力／出力（Ｉ／Ｏ）デバイスを含み、前記Ｉ／Ｏ
    デバイスは前記主メモリと前記Ｉ／Ｏデバイスに結合される第２のコンピュータ
    システムとの間でデータを転送するよう構成される、コンピュータシステム。
  32. 【請求項３２】 前記マイクロプロセッサと同一の第２のマイクロプロセッ
    サをさらに含む、請求項３１に記載のコンピュータシステム。
JP2000531777A 1998-02-13 1999-02-12 同じ論理的空間を占有する複数のレジスタファイルを含むマイクロプロセッサ Expired - Fee Related JP3837289B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US12027598A 1998-02-13 1998-02-13
US09/120,275 1998-02-13
US09/110,518 1998-07-06
US09/110,518 US6237083B1 (en) 1998-02-13 1998-07-06 Microprocessor including multiple register files mapped to the same logical storage and inhibiting sychronization between the register files responsive to inclusion of an instruction in an instruction sequence
PCT/US1999/003121 WO1999041659A1 (en) 1998-02-13 1999-02-12 Microprocessor including multiple register files occupying the same logical space

Publications (3)

Publication Number Publication Date
JP2002503844A true JP2002503844A (ja) 2002-02-05
JP2002503844A5 JP2002503844A5 (ja) 2006-03-09
JP3837289B2 JP3837289B2 (ja) 2006-10-25

Family

ID=26808103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000531777A Expired - Fee Related JP3837289B2 (ja) 1998-02-13 1999-02-12 同じ論理的空間を占有する複数のレジスタファイルを含むマイクロプロセッサ

Country Status (6)

Country Link
US (1) US6237083B1 (ja)
EP (1) EP1053522B1 (ja)
JP (1) JP3837289B2 (ja)
KR (1) KR100682635B1 (ja)
DE (1) DE69901338T2 (ja)
WO (1) WO1999041659A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010097593A (ja) * 2008-10-16 2010-04-30 Internatl Business Mach Corp <Ibm> 命令ブロック・シーケンサ・ロジックを有するマルチ実行ユニットによる命令実行のための回路構成、集積回路デバイス、プログラム、及び方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6205543B1 (en) * 1998-12-03 2001-03-20 Sun Microsystems, Inc. Efficient handling of a large register file for context switching
US6412065B1 (en) * 1999-06-25 2002-06-25 Ip First, L.L.C. Status register associated with MMX register file for tracking writes
US6647462B1 (en) * 2000-06-29 2003-11-11 Motorola, Inc. Apparatus and a method for providing decoded information
US6732234B1 (en) 2000-08-07 2004-05-04 Broadcom Corporation Direct access mode for a cache
US6848024B1 (en) 2000-08-07 2005-01-25 Broadcom Corporation Programmably disabling one or more cache entries
US6748492B1 (en) 2000-08-07 2004-06-08 Broadcom Corporation Deterministic setting of replacement policy in a cache through way selection
US6748495B2 (en) 2001-05-15 2004-06-08 Broadcom Corporation Random generator
US8578387B1 (en) * 2007-07-31 2013-11-05 Nvidia Corporation Dynamic load balancing of instructions for execution by heterogeneous processing engines
US9304775B1 (en) 2007-11-05 2016-04-05 Nvidia Corporation Dispatching of instructions for execution by heterogeneous processing engines
US9411585B2 (en) 2011-09-16 2016-08-09 International Business Machines Corporation Multi-addressable register files and format conversions associated therewith
US9727336B2 (en) * 2011-09-16 2017-08-08 International Business Machines Corporation Fine-grained instruction enablement at sub-function granularity based on an indicated subrange of registers
US8914615B2 (en) 2011-12-02 2014-12-16 Arm Limited Mapping same logical register specifier for different instruction sets with divergent association to architectural register file using common address format
US20130339666A1 (en) * 2012-06-15 2013-12-19 International Business Machines Corporation Special case register update without execution
GB2552154B (en) * 2016-07-08 2019-03-06 Advanced Risc Mach Ltd Vector register access
US11327757B2 (en) * 2020-05-04 2022-05-10 International Business Machines Corporation Processor providing intelligent management of values buffered in overlaid architected and non-architected register files
US11561794B2 (en) * 2021-05-26 2023-01-24 International Business Machines Corporation Evicting and restoring information using a single port of a logical register mapper and history buffer in a microprocessor comprising multiple main register file entries mapped to one accumulator register file entry

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597044A (en) 1982-10-14 1986-06-24 Honeywell Information Systems, Inc. Apparatus and method for providing a composite descriptor in a data processing system
US4803622A (en) 1987-05-07 1989-02-07 Intel Corporation Programmable I/O sequencer for use in an I/O processor
JP2884831B2 (ja) 1991-07-03 1999-04-19 株式会社日立製作所 処理装置
JPH05233281A (ja) 1992-02-21 1993-09-10 Toshiba Corp 電子計算機
EP0594240B1 (en) 1992-10-19 2000-01-05 Koninklijke Philips Electronics N.V. Data processor with operation units sharing groups of register files
US5604912A (en) 1992-12-31 1997-02-18 Seiko Epson Corporation System and method for assigning tags to instructions to control instruction execution
WO1994027216A1 (en) 1993-05-14 1994-11-24 Massachusetts Institute Of Technology Multiprocessor coupling system with integrated compile and run time scheduling for parallelism
US5649174A (en) 1994-12-09 1997-07-15 Vlsi Technology Inc. Microprocessor with instruction-cycle versus clock-frequency mode selection
US5956747A (en) * 1994-12-15 1999-09-21 Sun Microsystems, Inc. Processor having a plurality of pipelines and a mechanism for maintaining coherency among register values in the pipelines
US5701508A (en) 1995-12-19 1997-12-23 Intel Corporation Executing different instructions that cause different data type operations to be performed on single logical register file
US5940859A (en) * 1995-12-19 1999-08-17 Intel Corporation Emptying packed data state during execution of packed data instructions
US5889975A (en) 1996-11-07 1999-03-30 Intel Corporation Method and apparatus permitting the use of a pipe stage having an unknown depth with a single microprocessor core
JP3578883B2 (ja) 1997-01-31 2004-10-20 三菱電機株式会社 データ処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010097593A (ja) * 2008-10-16 2010-04-30 Internatl Business Mach Corp <Ibm> 命令ブロック・シーケンサ・ロジックを有するマルチ実行ユニットによる命令実行のための回路構成、集積回路デバイス、プログラム、及び方法

Also Published As

Publication number Publication date
EP1053522A1 (en) 2000-11-22
KR100682635B1 (ko) 2007-02-15
US6237083B1 (en) 2001-05-22
DE69901338D1 (de) 2002-05-29
EP1053522B1 (en) 2002-04-24
JP3837289B2 (ja) 2006-10-25
KR20010040919A (ko) 2001-05-15
DE69901338T2 (de) 2002-12-12
WO1999041659A1 (en) 1999-08-19

Similar Documents

Publication Publication Date Title
KR100586058B1 (ko) 재명명 태그들을 교환함으로써 이동이 이루어지는 레지스터 재명명
JP3871883B2 (ja) 間接分岐ターゲットを計算するための方法
US6073215A (en) Data processing system having a data prefetch mechanism and method therefor
US6119203A (en) Mechanism for sharing data cache resources between data prefetch operations and normal load/store operations in a data processing system
JP3837289B2 (ja) 同じ論理的空間を占有する複数のレジスタファイルを含むマイクロプロセッサ
US6202130B1 (en) Data processing system for processing vector data and method therefor
EP1031074B1 (en) Processor configured to generate lookahead results from collapsed moves, compares, and simple arithmetic instructions
EP1353267B1 (en) Microprocessor with repeat prefetch instruction
US6275927B2 (en) Compressing variable-length instruction prefix bytes
US6260134B1 (en) Fixed shift amount variable length instruction stream pre-decoding for start byte determination based on prefix indicating length vector presuming potential start byte
EP1241567B1 (en) Method and apparatus for executing coprocessor instructions
US20040186985A1 (en) Method and apparatus for branch prediction based on branch targets
US6026483A (en) Method and apparatus for simultaneously performing arithmetic on two or more pairs of operands
US7685406B2 (en) Determination of current stack pointer value using architectural and speculative stack pointer delta values
JP3345787B2 (ja) データ処理装置
WO1997016785A1 (en) A microprocessor using an instruction field to define dsp instructions
JP2008204249A (ja) データプロセッサ
JP2002229779A (ja) 情報処理装置
EP1499956A2 (en) Method and apparatus for swapping the contents of address registers
US5895497A (en) Microprocessor with pipelining, memory size evaluation, micro-op code and tags
KR100572038B1 (ko) 프리디코딩에서 제어 전송 비트를 이용하여 제어 전송 명령을 식별하는 프로세서
IE901519A1 (en) Multiple instruction preprocessing system with data¹dependency resolution
JPH03186935A (ja) データ処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060731

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees